CN105027187B - 电光装置、电子设备和驱动电路 - Google Patents

电光装置、电子设备和驱动电路 Download PDF

Info

Publication number
CN105027187B
CN105027187B CN201480011846.3A CN201480011846A CN105027187B CN 105027187 B CN105027187 B CN 105027187B CN 201480011846 A CN201480011846 A CN 201480011846A CN 105027187 B CN105027187 B CN 105027187B
Authority
CN
China
Prior art keywords
circuit
transistor
contact site
semiconductor layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480011846.3A
Other languages
English (en)
Other versions
CN105027187A (zh
Inventor
吉井荣仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN105027187A publication Critical patent/CN105027187A/zh
Application granted granted Critical
Publication of CN105027187B publication Critical patent/CN105027187B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Theoretical Computer Science (AREA)

Abstract

提供具备对静电耐受性强的周边电路的电光装置以及具备该电光装置的电子设备。作为电光装置的液晶装置具备像素电路和对像素电路进行驱动控制的周边电路，作为周边电路的数据线驱动电路(101)具有对数据线驱动电路(101)中的初级电路以及最终级电路所包含的晶体管(121、123、125、127)的栅极、源极、漏极串联地附加的电阻(Rs)。

Description

电光装置、电子设备和驱动电路
技术领域
本发明涉及电光装置以及电子设备。详细而言，涉及电光装置中的静电对策。进一步地，涉及驱动电路等。
背景技术
作为电光装置，已知具有实施了制造期间以及使用期间的静电破坏防止对策的电路基板的电光装置(专利文献1)。
上述专利文献1记载的电路基板具备形成于基板上的多个端子、和形成于彼此相邻的端子间的电阻，多个端子中连接于模拟端子的电阻是示出了比连接于数字端子的电阻高的电阻值的构成。由此，既能够对所有端子谋求通过电阻进行的静电保护、又能够排除模拟端子中的串扰的产生。
现有技术文献
专利文献
专利文献1：日本特开2004-152901号公报
发明内容
发明要解决的问题
然而，若要导入静电对策用的电阻，则需要修正以往的布线图案。若以往的布线图案复杂或高精细化，则存在布线图案的修正困难这样课题。
用于解决问题的手段
本发明是用于解决上述问题的至少一部分而做出的，能够以以下的实施方式或应用例实现。
[应用例1]本应用例的电光装置的特征在于，具备像素电路和对所述像素电路进行驱动控制的周边电路，所述周边电路具有附加于所述周边电路中的初级电路以及最终级电路中至少一方的电路所包含的晶体管的电阻。
在对像素电路进行驱动控制的周边电路，在布线布局的关系中，连接有面积比像素电路大的布线(例如，电源布线、定电位布线等)，因此，该布线成为天线而容易招引静电。即，周边电路容易发生静电破坏。
根据本应用例，具有附加于周边电路中的初级电路以及最终级电路中至少一方的电路所包含的晶体管的电阻，因此，即使静电进入周边电路，也能够利用该电阻消耗静电。即，能够提供具备对静电耐受性强的周边电路的电光装置。
[应用例2]也可以是，在上述应用例的电光装置中，所述电阻串联地附加于所述晶体管的栅极与栅极布线之间、所述晶体管的源极与源极布线之间、和所述晶体管的漏极与漏极布线之间中至少一方。
根据该结构，能够减少静电对周边电路的晶体管的破坏。
[应用例3]也可以是，在上述应用例的电光装置中，所述电阻为设置于所述晶体管的栅极与栅极布线之间、所述晶体管的源极与源极布线之间、和所述晶体管的漏极与漏极布线之间中至少一方的接触部，所述接触部的大小比所述周边电路中的除了初级电路以及最终级电路以外的电路所包含的晶体管的接触部的大小小。
[应用例4]也可以是，在上述应用例的电光装置中，所述电阻为设置于所述晶体管的栅极与栅极布线之间、所述晶体管的源极与源极布线之间、和所述晶体管的漏极与漏极布线之间中至少一方的接触部，所述接触部的数量比所述周边电路中的除了初级电路以及最终级电路以外的电路所包含的晶体管的接触部的数量少。
根据上述结构，能够减少静电对周边电路的晶体管的破坏。另外，由于通过改变接触部的大小、数量来设置静电对策用的电阻，因此，即便不新附加静电对策用的电阻也可以，周边电路中的布线图案无需变复杂。
[应用例5]也可以是，在上述应用例的电光装置中，所述晶体管具备半导体层，该半导体层具有沟道区域和与所述沟道区域相接的LDD区域即轻掺杂漏极区域，所述电阻为所述LDD区域，所述LDD区域的LDD长度比所述周边电路的除了初级电路以及最终级电路以外的电路所包含的晶体管的LDD区域的LDD长度大。
[应用例6]也可以是，在上述应用例的电光装置中，所述晶体管具备半导体层，该半导体层具有沟道区域和与所述沟道区域相接的LDD区域即轻掺杂漏极区域，所述电阻为所述LDD区域，所述LDD区域的杂质离子的剂量(dose amount)比所述周边电路的除了初级电路以及最终级电路以外的电路所包含的晶体管的LDD区域的杂质离子的剂量小。
根据上述结构，通过增大LDD区域的长度、或减小LDD区域中的杂质离子的剂量，从而该LDD区域作为静电对策用的电阻发挥作用，因此，能够减少静电对周边电路的晶体管的破坏。另外，由于将LDD区域设为静电对策用的电阻，因此，即便不新附加静电对策用的电阻也可以，周边电路中的布线图案无需变复杂。
[应用例7]本应用例的电子设备的特征在于，具备上述应用例记载的电光装置。
根据本应用例，由于具备针对制造中或使用中的静电采取了对策的电光装置，因此，能够提供性价比(Cost Performance)优异、与以往相比对于静电耐受性强的电子设备。
附图说明
图1(a)是表示液晶装置的结构的概略俯视图，图1(b)是沿着图1(a)所示的液晶装置的H-H’线的概略剖视图。
图2是表示液晶装置的电结构的等价电路图。
图3是数据线驱动电路中的逻辑电路图。
图4是表示数据线驱动电路的一例的电路图。
图5(a)是表示实施例1的初级电路的晶体管的结构的概略俯视图，图5(b)是表示实施例1的第2级电路的晶体管的结构的概略俯视图。
图6(a)是表示实施例2的初级电路的晶体管的结构的概略俯视图，图6(b)是表示实施例2的第2级电路的晶体管的结构的概略俯视图。
图7(a)是表示实施例3的初级电路的晶体管的结构的概略俯视图，图7(b)是表示实施例3的第2级电路的晶体管的结构的概略俯视图。
图8是表示投影型显示装置的结构的概略图。
具体实施方式
以下，依照附图说明将本发明具体化了的实施方式。此外，为了说明的部分成为能够识别的状态，使用的附图通过适当放大或缩小而进行表示。
此外，在以下的实施方式中，例如在记载为“在基板上”的情况下，表示：以接触于基板上的方式配置的情况、或隔着其他构成物配置于基板上的情况、或一部分接触于基板上且一部分隔着其他构成物配置于基板上的情况等。
(第1实施方式)
在本实施方式中，例举具备薄膜晶体管(Thin Film Transistor；TFT)作为像素的开关元件的有源矩阵型的液晶装置而进行说明。该液晶装置例如能够适宜地用作后述的投影型显示装置(液晶投影机)的光调制元件(液晶光阀)。
＜液晶装置>
首先，参照图1以及图2说明作为本实施方式的电光装置的液晶装置。图1(a)是表示液晶装置的结构的概略俯视图，图1(b)是沿着图1(a)所示的液晶装置的H-H’线的概略剖视图。图2是表示液晶装置的电结构的等价电路图。
如图1(a)以及(b)所示，作为本实施方式的电光装置的液晶装置100具有：相对向配置的元件基板10以及对向基板20，和由该一对基板夹持的液晶层50。元件基板10的基材10s以及对向基板20的基材20s均使用透明的基板，例如石英基板、玻璃基板。
元件基板10比对向基板20大，两基板经由沿对向基板20的外缘配置的密封材料40而隔有间隔地贴合，在该间隔封入具有正或负的电介质各向异性的液晶而构成液晶层50。密封材料40例如采用热固化性或紫外线固化性的环氧树脂等粘接剂。在密封材料40中混入有用于将一对基板的上述间隔保持为一定的间隔件(省略图示)。
在密封材料40的内侧设置有包括排列为矩阵状的多个像素P的像素区域E。另外，在密封材料40与像素区域E之间以包围像素区域E的方式设置有划分部21。划分部21例如由遮光性的金属或金属氧化物等构成。此外，像素区域E除了包括有助于显示的多个像素P之外，还可以包括以围绕多个像素P的方式配置的虚设像素。另外，虽在图1中省略图示，在对向基板20，在像素区域E中设置有俯视看将多个像素P的各自划分的遮光部(黑矩阵；BM)。
在元件基板10设置有排列有多个外部连接端子104的端子部。在沿着该端子部的第1边部与密封材料40之间设置有数据线驱动电路101。另外，在沿着与第1边部相对向的第2边部的密封材料40和像素区域E之间设置有检查电路103。而且，在沿着与第1边部正交且彼此相对向的第3以及第4边部的密封材料40与像素区域E之间设置有扫描线驱动电路102。在第2边部的密封材料40与检查电路103之间设置有将2个扫描线驱动电路102相连的多个布线105。
与上述数据线驱动电路101、扫描线驱动电路102相连的布线连接于沿着第1边部排列的多个外部连接端子104。以后，将沿着第1边部的方向设为X方向，将沿着第3边部的方向设为Y方向进行说明。此外，检查电路103的配置不限于此，也可以设置于沿着数据线驱动电路101与像素区域E之间的密封材料40的内侧的位置。
如图1(b)所示，在元件基板10的液晶层50侧的表面形成有按各个像素P设置的透光性的像素电极15以及作为开关元件的薄膜晶体管(以后，称作TFT)30、信号布线、和覆盖上述像素电极15、薄膜晶体管30以及信号布线的取向膜18。另外，采用防止光入射到TFT30中的半导体层而导致开关动作不稳定的遮光构造。元件基板10包括基材10s、和形成于基材10s上的像素电极15、TFT30、信号布线、取向膜18。
与元件基板10相对向配置的对向基板20包括基材20s、形成于基材20s上的划分部21、以覆盖该划分部的方式成膜而成的平坦化层22、覆盖平坦化层22、至少遍及像素区域E设置的共用电极23、以及覆盖共用电极23的取向膜24。
如图1(a)所示，划分部21包围像素区域E，并且俯视观察设置于与扫描线驱动电路102、检查电路103重叠的位置。由此，起到遮挡从对向基板20侧向这些电路入射的光而防止这些电路由于光而发生误动作的作用。另外，遮挡以使不必要的杂散光不入射到像素区域E，从而确保像素区域E的显示的高对比度。
平坦化层22例如由氧化硅等无机材料构成，设置为具有光透射性并覆盖划分部21。作为这样的平坦化层22的形成方法，例如可举出使用等离子体CVD法等进行成膜的方法。
共用电极23例如由ITO(Indium Tin Oxide：铟锡氧化物)等透明导电膜构成，覆盖平坦化层22，并且通过如图1(a)所示设置于对向基板20的四角的上下导通部106与元件基板10侧的布线电连接。
覆盖像素电极15的取向膜18以及覆盖共用电极23的取向膜24基于液晶装置100的光学设计选定。例如可举出：如下形成的有机取向膜，即，将聚酰亚胺等有机材料成膜并研磨其表面，由此实施了对于具有正的电介质各向异性的液晶分子为大致水平取向的处理；如下形成的无机取向膜，即，用气相生长法将SiOx(氧化硅)等无机材料成膜，使该膜对于具有负的电介质各向异性的液晶分子大致垂直取向。
这样的液晶装置100是透射型，可采用在电压未施加状态下像素P的透射率为最大的常白模式、或在电压未施加状态下像素P的透射率为最小的常黑模式的光学设计。在包括元件基板10和对向基板20的液晶面板110的光的入射侧与射出侧，分别根据光学设计配置偏振元件而使用。
接着，参照图2说明液晶装置100的电结构。液晶装置100具有至少在像素区域E彼此绝缘并正交的作为信号布线的多个扫描线3a以及多个数据线6a，和沿着数据线6a平行配置的电容线3b。扫描线3a延伸的方向为X方向，数据线6a延伸的方向为Y方向。
在由扫描线3a、数据线6a以及电容线3b这些信号线类划分出的区域中，设置像素电极15、TFT30、以及存储电容16，它们构成像素P的像素电路。
扫描线3a与TFT30的栅极电连接，数据线6a与TFT30的源极电连接。像素电极15与TFT30的漏极电连接。
数据线6a与数据线驱动电路101(参照图1)连接，将从数据线驱动电路101供给的图像信号D1、D2、…、Dn向像素P供给。扫描线3a与扫描线驱动电路102(参照图1)连接，将从扫描线驱动电路102供给的扫描信号SC1、SC2、…、SCm向像素P供给。
从数据线驱动电路101向数据线6a供给的图像信号D1～Dn可以以该顺序按线依次供给，也可以对相互相邻的多个数据线6a彼此按组进行供给。扫描线驱动电路102将扫描信号SC1～SCm在预定的定时脉冲性地按照线依次供给到扫描线3a。
液晶装置100为如下结构：通过开关元件即TFT30由于扫描信号SC1～SCm的输入而在一定期间内为接通状态，从而从数据线6a供给的图像信号D1～Dn在预定的定时写入像素电极15。并且，经由像素电极15写入液晶层50的预定电平的图像信号D1～Dn在像素电极15与隔着液晶层50相对向配置的共用电极23之间保持一定期间。
为了防止所保持的图像信号D1～Dn泄露，与形成于像素电极15与共用电极23之间的液晶电容并联地连接有存储电容16。存储电容16设置于TFT30的漏极与电容线3b之间。
此外，在图1(a)所示的检查电路103连接有数据线6a，成为能够通过在液晶装置100的制造过程中检测上述图像信号来确认液晶装置100的动作缺陷等的结构，但在图2的等价电路中省略图示。
本实施方式中的对像素电路进行驱动控制的周边电路包括数据线驱动电路101、扫描线驱动电路102、以及检查电路103。另外，周边电路也可以包括：对上述图像信号进行采样并向数据线6a供给的采样电路、先于上述图像信号向数据线6a供给预定电压电平的预充电信号的预充电电路。
接着，例举周边电路中的数据线驱动电路101的电路结构来说明本发明中的周边电路的静电对策。
图3是数据线驱动电路中的逻辑电路图，图4是表示数据线驱动电路的一例的电路图。
作为周边电路之一的数据线驱动电路101例如如图3所示，构成为包括在数据线6a的各自设置的缓冲存储器101b、和移位寄存器101s。各数据线6a与移位寄存器101s经由缓冲存储器101b电连接。移位寄存器101s是用于基于时钟信号CLX以及移送开始脉冲DX将前述的图像信号D1～Dn送出到对应的数据线6a的电路。另外，移位寄存器101s是能够基于移送方向控制信号DIRX改变图像信号D1～Dn向在X方向上排列的多个数据线6a写入的写入方向的结构。
此外，附图标记表示反转控制信号，附图标记表示反转时钟信号。
具体而言，如图4所示，移位寄存器101s具有与图像信号D1～Dn向各数据线6a写入的写入方向对应地级联连接的多个变换器电路。缓冲存储器101b为了防止向数据线6a供给的图像信号D1～Dn中的电流、电压的变动而具有与数据线6a串联以及并联连接的晶体管。上述变换器电路也是在图像信号D1～Dn的传递方向上串联以及并联地连接有晶体管的结构。在缓冲存储器101b和移位寄存器101s均连接有供给基准电位VSS、驱动电位VDD的电源布线。
本发明的周边电路中的初级电路，在数据线驱动电路101的情况下，包括与在X方向上排列的多个数据线6a中第1条数据线6a连接的缓冲存储器101b1、和连接有缓冲存储器101b1的变换器电路101s1。
另外，本发明的周边电路中的最终级电路，在数据线驱动电路101的情况下，包括与在X方向上排列的多个数据线6a中第n条数据线6a连接的缓冲存储器101bn、和连接有缓冲存储器101bn的变换器电路101sn。
在元件基板10中的布线布局的关系中，与该初级电路和最终级电路这两者连接的上述电源布线的面积比周边电路的内部的电源布线的面积大，以抑制布线电阻引起的电位下降。因此，与初级电路、最终级电路连接的上述电源布线起到天线的作用，容易将静电招引到周边电路。
因此，在本实施方式中，对分别包含于作为初级电路的缓冲存储器101b1以及变换器电路101s1、作为最终级电路的缓冲存储器101bn以及变换器电路101sn的晶体管附加静电对策用的电阻Rs。
具体而言，对包含于初级电路的变换器电路101s1的所有的晶体管121的栅极、源极、漏极分别串联地附加电阻Rs。另外，对包含于初级电路的缓冲存储器101b1的所有的晶体管123的栅极、源极、漏极分别串联地附加电阻Rs。
对包含于最终级电路的变换器电路101sn的所有的晶体管125的栅极、源极、漏极分别串联地附加电阻Rs。另外，对包含于最终级电路的缓冲存储器101bn的所有的晶体管127的栅极、源极、漏极分别串联地附加电阻Rs。
对初级电路以及最终级电路以外的电路、例如第2级的变换器电路101s2所包含的所有的晶体管122的栅极、源极、漏极都不附加电阻Rs。另外，对包含于第2级的缓冲存储器101b2的所有的晶体管124的栅极、源极、漏极都不附加电阻Rs。
在作为本实施方式的周边电路的数据线驱动电路101中，在X方向上排列的初级电路和最终级电路这两者连接有供给基准电位VSS、驱动电位VDD的电源布线。因此，对包含于初级电路以及最终级电路的所有的晶体管的栅极、源极、漏极分别附加了静电对策用的电阻Rs。另一方面，在从周边电路的单侧连接有上述电源布线的情况下，优选对连接有上述电源布线一侧的初级电路或最终级电路所包含的所有的晶体管的栅极、源极、漏极分别附加静电对策用的电阻Rs。
若要用例如具有电阻的布线实现静电对策用的电阻Rs，则必须修正周边电路中的布线图案。在周边电路中的晶体管等元件、与元件相连的布线已经为复杂或高精细的配置(图案)的情况下，难以新追加静电对策用的布线。因此，发明者开发了利用周边电路中的以往的电路配置而附加静电对策用的电阻Rs的方法。以后，例举具体的实施例进行说明。此外，在实施例中，例举包含于初级电路和第2级电路的晶体管进行说明。
(实施例1)
图5(a)是表示实施例1的初级电路的晶体管的结构的概略俯视图，图5(b)是表示实施例1的第2级电路的晶体管的结构的概略俯视图。
如图5(a)所示，作为实施例1的初级电路的移位寄存器101s的变换器电路101s1所包含的晶体管121具有半导体层121a和栅极电极121g。半导体层121a例如由多晶硅构成，通过选择性地且使浓度不同地注入杂质离子，形成有沟道区域121c、源极区域121s、沟道区域121c与源极区域121s之间的LDD(Lightly Doped Drain：轻掺杂漏极)区域121e、漏极区域121d、以及沟道区域121c与漏极区域121d之间的LDD区域121f。即，晶体管121成为LDD区域121e与沟道区域121c的源极侧相接、LDD区域121f与沟道区域121c的漏极侧相接的LDD构造。
在半导体层121a的源极区域121s经由接触部135电连接有源极布线131。在漏极区域121d经由接触部136电连接有漏极布线132。即，接触部135作为源极电极发挥作用，接触部136作为漏极电极发挥作用。
另外，在隔着栅极绝缘膜(省略图示)与沟道区域121c相对向的位置形成栅极电极121g，栅极电极121g经由接触部137与栅极布线133电连接。
如图5(b)所示，作为实施例1的第2级电路的移位寄存器101s的变换器电路101s2所包含的晶体管122具有半导体层122a和栅极电极122g。半导体层122a例如也由多晶硅构成，通过选择性地且使浓度不同地注入杂质离子，形成LDD构造。因此，半导体层122a具有源极区域122s、LDD区域122e、沟道区域122c、LDD区域122f、以及漏极区域122d。
在半导体层122a的源极区域122s，经由接触部145电连接有源极布线141。在漏极区域122d，经由接触部146电连接有漏极布线142。即，接触部145作为源极电极发挥作用，接触部146作为漏极电极发挥作用。
另外，在隔着栅极绝缘膜(省略图示)与沟道区域122c相对向的位置形成栅极电极122g，栅极电极122g经由接触部147与栅极布线143电连接。
如图5(a)以及(b)所示，初级电路的晶体管121中的接触部135、136、137的俯视大小比第2级电路的晶体管122中的接触部145、146、147的俯视大小小。这些接触部例如是贯通覆盖半导体层121a、122a的栅极绝缘膜和/或层间绝缘膜的接触孔。通过由导电膜覆盖该接触孔的内部而获得电导通。例如，晶体管121的接触部135、136、137的俯视形状是1个边的长度为大致0.5μm的正方形。相对于此，晶体管122的接触部145、146、147的俯视形状是1个边的长度为大致1.0μm的正方形。在例如使覆盖接触孔的内部的导电膜为Al(铝)，使半导体层121a、122a为多晶硅时，接触部135、136、137的连接电阻为大致1250Ω。相对于此，接触部145、146、147的连接电阻为大致750Ω。即，晶体管121成为相对于晶体管122在栅极、源极、漏极分别附加了大致500Ω的静电对策用的电阻Rs的结构。
此外，接触部135、136、137、145、146、147的俯视形状不限于为正方形，例如也可以是圆形。
(实施例2)
图6(a)是表示实施例2的初级电路的晶体管的结构的概略俯视图，图6(b)是表示实施例2的第2级电路的晶体管的结构的概略俯视图。
实施例2中，使周边电路中的初级电路的晶体管与其他电路(第2级)的晶体管的接触部的大小相同，而使接触部的数量不同。因此，对与实施例1相同的结构标注相同附图标记并省略详细的说明。
具体而言，如图6(a)所示，初级电路的晶体管121具有作为源极电极发挥作用的接触部135、作为漏极电极发挥作用的接触部136、将栅极电极121g与栅极布线133电连接的接触部137共计3个接触部。
相对于此，第2级电路的晶体管122具有作为源极电极发挥作用的2个接触部145a、145b、作为漏极电极发挥作用的2个接触部146a、146b、将栅极电极122g与栅极布线143电连接的2个接触部147a、147b共计6个接触部。
2个接触部145a、145b在源极布线141的延伸方向上排列配置。2个接触部146a、146b在漏极布线142的延伸方向上排列配置。2个接触部147a、147b在栅极布线143的延伸方向上排列配置。
上述接触部135、136、137、145a、145b、146a、146b、147a、147b的俯视形状是1边的长度为大致0.5μm的正方形。
因此，如实施例1所说明的那样，在例如使覆盖接触孔的内部的导电膜为Al(铝)、使半导体层121a、122a为多晶硅时，接触部135、136、137的连接电阻为大致1250Ω。相对于此，作为源极电极发挥作用的2个接触部145a、145b的连接电阻为大致625Ω。其他接触部146a、146b、接触部147a、147b也是同样的。即，实施例2的晶体管121成为相对于晶体管122在栅极、源极、漏极分别附加了大致625Ω的静电对策用的电阻Rs的结构。
此外，晶体管121和晶体管122的接触部的数量不限于此。若接触部的大小相同，则使晶体管121的接触部的数量比晶体管122少即可。
(实施例3)
图7(a)是表示实施例3的初级电路的晶体管的结构的概略俯视图，图7(b)是表示实施例3的第2级电路的晶体管的结构的概略俯视图。
实施例3中，将初级电路的晶体管的半导体层中的LDD区域用作电阻Rs。因此，对与实施例1相同的结构标注相同的附图标记并省略详细的说明。
参照图7(a)以及(b)，说明实施例3的初级电路的晶体管121和第2级电路的晶体管122在元件基板10中的基材10s上的构造。
如图7(a)所示，以覆盖基材10s的方式形成例如由氧化硅等构成的基底绝缘膜10a。在基底绝缘膜10a上形成具有遮光性的布线3c。布线3c例如能够使用Al、Ti、Cr、W、Ta、Mo等金属单体、或包括这些金属单体中的至少1个金属单体的合金、金属硅化物、多晶硅硅化物(ポリシリサイド)、渗氮物、或它们层叠而成的物质。
以覆盖布线3c的方式形成例如由氧化硅等构成的第1层间绝缘膜11a，在第1层间绝缘膜11a上在与布线3c重叠的位置呈岛状地形成晶体管121的半导体层121a。半导体层121a如上所述例如由多晶硅构成，通过注入杂质离子而形成具有源极区域121s、LDD区域121e、沟道区域121c、LDD区域121f、以及漏极区域121d的LDD构造。通过在具有遮光性的布线3c的上层配置半导体层121a，从而成为由布线3c遮挡来自基材10s侧的入射光、防止由入射光引起的晶体管121的误动作的构造。
以覆盖半导体层121a的方式形成栅极绝缘膜11b。而且，在隔着栅极绝缘膜11b与沟道区域121c相对向的位置形成栅极电极121g。
形成覆盖栅极电极121g和栅极绝缘膜11b的第2层间绝缘膜11c，在与半导体层121a的源极区域121s以及漏极区域121d重叠的位置形成贯通栅极绝缘膜11b、第2层间绝缘膜11c的2个接触孔。而且，以填埋2个接触孔并且覆盖第2层间绝缘膜11c的方式使用Al(铝)等遮光性的导电部材料形成导电膜。通过使所形成的导电膜图案化，从而形成接触部135、136。另外，形成经由接触部135与源极区域121s相连的源极布线131。同时，形成经由接触部136与漏极区域121d相连的漏极布线132。
如图7(b)所示，晶体管122的半导体层122a也在基材10s的第1层间绝缘膜11a上在与布线3c重叠的位置形成为岛状。半导体层122a也如上所述例如由多晶硅构成，通过注入杂质离子而形成具有源极区域122s、LDD区域122e、沟道区域122c、LDD区域122f、漏极区域122d的LDD构造。
在初级电路的晶体管121的半导体层121a中，沟道区域121c与源极区域121s之间的LDD区域121e的长度L1(以后，称作LDD长度L1)比第2级电路的晶体管122的半导体层122a中的LDD区域122e的长度L2(以后，称作LDD长度L2)大(长)。在本实施方式中，LDD区域121e与LDD区域121f的LDD长度同为L1。另外，LDD区域122e与LDD区域122f的LDD长度同为L2。通过使晶体管121的LDD区域121e、121f的长度比晶体管122的LDD区域122e、122f的长度大(长)，能够使LDD区域121e、121f作为电阻Rs发挥作用。另外，实施例3包括实施例1所示的使接触部135、136、137的俯视形状小的结构、和增大LDD区域121e、121f的长度的结构，因此，能够进一步增大晶体管121的源极侧以及漏极侧的电阻Rs的值。因而，实施例3的初级电路的晶体管121成为相对于第2级电路的晶体管122在栅极、源极、漏极分别附加了静电对策用的电阻Rs的结构。
此外，晶体管121、122中的LDD构造不限于此，也可以设为相对于沟道区域在源极侧或漏极侧相接1个LDD区域的结构。另外，将初级电路的晶体管121的LDD区域设为静电对策用的电阻Rs的方法不限于增大(加长)杂质离子浓度低的该LDD区域的长度。例如，若相对于晶体管122而减小初级电路的晶体管121的该LDD区域中的剂量(注入的杂质离子浓度)，则能够不改变该LDD区域的大小地增大电阻而作为静电对策用的电阻Rs发挥作用。
在实施例1中，初级电路的晶体管121中的接触部135、136、137的电阻值(1250Ω)为第2级的晶体管121中的接触部145、146、147的电阻值(750Ω)的约1.7倍。
在实施例2中，初级电路的晶体管121中的接触部135、136、137的电阻值(1250Ω)为第2级的晶体管121中的接触部145a、145b、146a、146b、147a、147b的电阻值(625Ω)的2倍。
虽然也取决于周边电路的结构，但是优选为了不使周边电路本来应该传递的信号的电特性劣化，设定接触部135、136、137的电阻值。具体而言，优选附加于1个晶体管121的栅极、源极、漏极的电阻Rs的电阻值为与连接有晶体管122的栅极、源极、漏极的布线之间的电阻值的1.25倍～1.5倍程度。在设为1.5倍以上的情况下，需要确认液晶装置100中的显示质量。
以上，例举实施例1～实施例3说明了静电对策用的电阻Rs，但也可以将减少接触部的数量的实施例2和使LDD区域为电阻Rs的实施例3组合。
另外，如上所述，对包含于连接有电源布线的周边电路的初级电路和/或最终级电路的晶体管附加静电对策用的电阻Rs即可。
进而，若考虑到容易发生静电破坏的倾向，则优选对连接有供给电位比基准电位VSS大的驱动电位VDD的电源布线的一侧的源极或漏极、或夹着栅极绝缘膜11b与沟道区域121c相对向配置的栅极电极121g串联地附加电阻Rs。即，只要对晶体管121的栅极、源极、漏极中的至少之一串联地附加电阻Rs，作为静电对策就有效。
另外，附加静电对策用的电阻Rs的周边电路不限于数据线驱动电路101，如上所述，也能够应用于扫描线驱动电路102、检查电路103、采样电路、预充电电路。
另外，上述的数据线驱动电路是表示数据线驱动电路的一例，不言而喻，本发明也可适用于其他方式的数据电驱动电路。
(第2实施方式)
＜电子设备>
接着，参照图8说明作为第2实施方式的电子设备的投影型显示装置。图8是表示投影型显示装置的结构的概略图。
如图8所示，作为本实施方式的电子设备的投影型显示装置1000具备沿系统光轴L配置的偏振照明装置1100、作为光分离元件的2个分色镜1104、1105、3个反射镜1106、1107、1108、5个中继透镜1201、1202、1203、1204、1205、3个作为光调制机构的透射型的液晶光阀1210、1220、1230、作为光合成元件的十字分色棱镜1206、以及投影透镜1207。
偏振照明装置1100大致由下述构件构成：作为光源的灯单元1101，其由超高压水银灯、卤素灯等白色光源构成；积分透镜1102；以及偏振变换元件1103。
分色镜1104使从偏振照明装置1100射出的偏振光束中的红色光(R)反射，使绿色光(G)和蓝色光(B)透射。另一个分色镜1105使透射了分色镜1104的绿色光(G)反射，使蓝色光(B)透射。
由分色镜1104反射了的红色光(R)通过反射镜1106反射，之后经由中继透镜1205入射到液晶光阀1210。
由分色镜1105反射了的绿色光(G)经由中继透镜1204入射到液晶光阀1220。
透射了分色镜1105的蓝色光(B)经由由3个中继透镜1201、1202、1203以及2个反射镜1107、1108构成的导光系统而入射到液晶光阀1230。
液晶光阀1210、1220、1230分别与十字分色棱镜1206的各色光的入射面相对向配置。入射到液晶光阀1210、1220、1230的色光基于影像信息(影像信号)被调制，朝向十字分色棱镜1206射出。该棱镜由4个直角棱镜贴合而成，在其内面呈十字状形成有反射红色光的电介质多层膜和反射蓝色光的电介质多层膜。由这些电介质多层膜合成3个色光，合成表示彩色图像的光。所合成的光由作为投影光学系统的投影透镜1207投影在屏幕1300上，将图像放大地进行显示。
液晶光阀1210应用上述的液晶装置100。在液晶装置100的色光的入射侧和射出侧隔有间隙地配置有以正交尼科耳(Crossed nicols)的方式配置的一对偏振元件。其他液晶光阀1220、1230也是同样的。
根据这样的投影型显示装置1000，作为液晶光阀1210、1220、1230使用具有实施了静电对策的周边电路的液晶装置100，因此，能够提供具有所期望的电光特性并且对静电耐受性强的投影型显示装置1000。
本发明不限于上述的实施方式，能够在不违反从权利要求书以及说明书整体读出的发明的主旨或思想的范围内适当变更，伴随有这样的变更的电光装置以及应用该电光装置的电子设备也包含于本发明的技术范围内。除了上述实施方式以外，也想到了各种变形例。以下，例举变形例进行说明。
(变形例1)上述第1实施方式的液晶装置100中的数据线驱动电路101不限于形成于元件基板10的基材10s上。例如，也可以是设为如下结构：作为IC(集成电路)芯片另外制造，直接或经由中继基板间接地安装于元件基板10的端子部。
(变形例2)能够应用上述第1实施方式的周边电路中的静电对策用的电阻Rs的电光装置不限于透射型的液晶装置100。例如也能够应用于反射型的液晶装置。另外，不限于液晶装置，也能够应用按各像素P具备发光元件的有机电致发光装置。
(变形例3)应用作为电光装置的液晶装置100的电子设备不限于上述第3实施方式的投影型显示装置1000。例如，能够应用于投影型的HUD(平视显示器(head up display))、直视型的HMD(头戴式显示器)、或电子书、个人计算机、数字静物摄影机、液晶电视、取景器型或监视直视型的录像机、车辆导航系统、电子笔记本、POS等信息终端设备的显示部。
附图标记的说明
100…作为电光装置的液晶装置、101…作为周边电路的数据线驱动电路、102…作为周边电路的扫描线驱动电路、103…作为周边电路的检查电路、121…附加了电阻的晶体管、121a…半导体层、121c…沟道区域、121e、121f…LDD区域、131…源极布线、132…漏极布线、133…栅极布线、135、136、137…接触部、1000…作为电子设备的投影型显示装置、P…像素、Rs…电阻。

Claims (9)

1.一种电光装置，其特征在于，具备：
像素电路；以及
周边电路，其对所述像素电路进行驱动控制，
所述周边电路包括由晶体管构成的多级电路，
将所述周边电路的初级电路和最终极电路中的至少一方的电路所包含的晶体管设为第1晶体管，将所述周边电路的除了所述初级电路和所述最终极电路以外的电路所包含的晶体管设为第2晶体管，
在所述第1晶体管中，在栅极与栅极布线之间、源极与源极布线之间、和漏极与漏极布线之间中的至少一个部位，设有用于进行电连接的第1接触部，
在所述第2晶体管中，在栅极与栅极布线之间、源极与源极布线之间、和漏极与漏极布线之间中的至少一个部位，设有用于进行电连接的第2接触部，
所述第1接触部的俯视大小比所述第2接触部的俯视大小小，
与所述第2接触部相比，所述第1接触部是高电阻。
2.一种电光装置，其特征在于，具备：
像素电路；以及
周边电路，其对所述像素电路进行驱动控制，
所述周边电路包括由晶体管构成的多级电路，
将所述周边电路的初级电路和最终极电路中的至少一方的电路所包含的晶体管设为第1晶体管，将所述周边电路的除了所述初级电路和所述最终极电路以外的电路所包含的晶体管设为第2晶体管，
在所述第1晶体管中，在栅极与栅极布线之间、源极与源极布线之间、和漏极与漏极布线之间中的至少一个部位，设有用于进行电连接的第1接触部，
在所述第2晶体管中，在栅极与栅极布线之间、源极与源极布线之间、和漏极与漏极布线之间中的至少一个部位，设有用于进行电连接的第2接触部，
所述第1接触部的数量比所述第2接触部的数量少，
与所述第2接触部相比，所述第1接触部是高电阻。
3.一种电光装置，其特征在于，具备：
像素电路；以及
周边电路，其对所述像素电路进行驱动控制，
所述周边电路包括由晶体管构成的多级电路，
将所述周边电路的初级电路和最终极电路中的至少一方的电路所包含的晶体管设为第1晶体管，将所述周边电路的除了所述初级电路和所述最终极电路以外的电路所包含的晶体管设为第2晶体管，
所述第1晶体管的半导体层具有第1沟道区域和与所述第1沟道区域相接的第1LDD区域即第1轻掺杂漏极区域，
所述第2晶体管的半导体层具有第2沟道区域和与所述第2沟道区域相接的第2LDD区域即第2轻掺杂漏极区域，
所述第1LDD区域的LDD长度比所述第2LDD区域的LDD长度大，由此与所述第2晶体管的半导体层相比，所述第1晶体管的半导体层是高电阻。
4.一种电光装置，其特征在于，具备：
像素电路；以及
周边电路，其对所述像素电路进行驱动控制，
所述周边电路包括由晶体管构成的多级电路，
将所述周边电路的初级电路和最终极电路中的至少一方的电路所包含的晶体管设为第1晶体管，将所述周边电路的除了所述初级电路和所述最终极电路以外的电路所包含的晶体管设为第2晶体管，
所述第1晶体管的半导体层具有第1沟道区域和与所述第1沟道区域相接的第1LDD区域即第1轻掺杂漏极区域，
所述第2晶体管的半导体层具有第2沟道区域和与所述第2沟道区域相接的第2LDD区域即第2轻掺杂漏极区域，
所述第1LDD区域的杂质离子的剂量比所述第2LDD区域的杂质离子的剂量小，由此与所述第2晶体管的半导体层相比，所述第1晶体管的半导体层是高电阻。
5.一种驱动电路，其特征在于，包括：
初级电路；
第2级电路；以及
最终级电路，
将所述初级电路以及所述最终极电路中的至少一方的电路所包含的晶体管设为第1晶体管，将所述第2级电路所包含的晶体管设为第2晶体管，
在所述第1晶体管中，在栅极与栅极布线之间、源极与源极布线之间、和漏极与漏极布线之间中的至少一个部位，设有用于进行电连接的第1接触部，
在所述第2晶体管中，在栅极与栅极布线之间、源极与源极布线之间、和漏极与漏极布线之间中的至少一个部位，设有用于进行电连接的第2接触部，
所述第1接触部的俯视大小比所述第2接触部的俯视大小小，
与所述第2接触部相比，所述第1接触部是高电阻。
6.一种驱动电路，其特征在于，包括：
初级电路；
第2级电路；以及
最终级电路，
将所述初级电路以及所述最终极电路中的至少一方的电路所包含的晶体管设为第1晶体管，将所述第2级电路所包含的晶体管设为第2晶体管，
在所述第1晶体管中，在栅极与栅极布线之间、源极与源极布线之间、和漏极与漏极布线之间中的至少一个部位，设有用于进行电连接的第1接触部，
在所述第2晶体管中，在栅极与栅极布线之间、源极与源极布线之间、和漏极与漏极布线之间中的至少一个部位，设有用于进行电连接的第2接触部，
所述第1接触部的数量比所述第2接触部的数量少，
与所述第2接触部相比，所述第1接触部是高电阻。
7.一种驱动电路，其特征在于，包括：
初级电路；
第2级电路；以及
最终级电路，
将所述初级电路以及所述最终极电路中的至少一方的电路所包含的晶体管设为第1晶体管，将所述第2级电路所包含的晶体管设为第2晶体管，
所述第1晶体管的半导体层具有第1沟道区域和与所述第1沟道区域相接的第1LDD区域即第1轻掺杂漏极区域，
所述第2晶体管的半导体层具有第2沟道区域和与所述第2沟道区域相接的第2LDD区域即第2轻掺杂漏极区域，
所述第1LDD区域的LDD长度比所述第2LDD区域的LDD长度大，由此与所述第2晶体管的半导体层相比，所述第1晶体管的半导体层是高电阻。
8.一种驱动电路，其特征在于，包括：
初级电路；
第2级电路；以及
最终级电路，
将所述初级电路以及所述最终极电路中的至少一方的电路所包含的晶体管设为第1晶体管，将所述第2级电路所包含的晶体管设为第2晶体管，
所述第1晶体管的半导体层具有第1沟道区域和与所述第1沟道区域相接的第1LDD区域即第1轻掺杂漏极区域，
所述第2晶体管的半导体层具有第2沟道区域和与所述第2沟道区域相接的第2LDD区域即第2轻掺杂漏极区域，
所述第1LDD区域的杂质离子的剂量比所述第2LDD区域的杂质离子的剂量小，由此与所述第2晶体管的半导体层相比，所述第1晶体管的半导体层是高电阻。
9.一种电子设备，其特征在于，
具备权利要求1～4中任一项所述的电光装置。
CN201480011846.3A 2013-03-06 2014-03-03 电光装置、电子设备和驱动电路 Expired - Fee Related CN105027187B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-043795 2013-03-06
JP2013043795A JP6186757B2 (ja) 2013-03-06 2013-03-06 電気光学装置及び電子機器
PCT/JP2014/001120 WO2014136419A1 (ja) 2013-03-06 2014-03-03 電気光学装置及び電子機器並びに駆動回路

Publications (2)

Publication Number Publication Date
CN105027187A CN105027187A (zh) 2015-11-04
CN105027187B true CN105027187B (zh) 2018-08-28

Family

ID=51490955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480011846.3A Expired - Fee Related CN105027187B (zh) 2013-03-06 2014-03-03 电光装置、电子设备和驱动电路

Country Status (6)

Country Link
US (1) US20160013264A1 (zh)
JP (1) JP6186757B2 (zh)
KR (1) KR20150128769A (zh)
CN (1) CN105027187B (zh)
TW (1) TW201435850A (zh)
WO (1) WO2014136419A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102621447B1 (ko) * 2016-08-31 2024-01-08 엘지디스플레이 주식회사 액정 표시장치
CN107819022A (zh) * 2017-11-15 2018-03-20 武汉天马微电子有限公司 一种显示面板及显示装置
CN114255690A (zh) * 2020-09-21 2022-03-29 华为技术有限公司 显示面板与半导体显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
JP3290772B2 (ja) * 1993-08-18 2002-06-10 株式会社東芝 表示装置
JP3311835B2 (ja) * 1993-10-19 2002-08-05 株式会社東芝 表示装置用駆動回路およびそれを用いた液晶表示装置
JP2613015B2 (ja) * 1994-02-08 1997-05-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
US5852480A (en) * 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
JPH0830799B2 (ja) * 1994-04-26 1996-03-27 セイコーエプソン株式会社 液晶表示装置
JPH0822024A (ja) * 1994-07-05 1996-01-23 Mitsubishi Electric Corp アクティブマトリクス基板およびその製法
US6275278B1 (en) * 1996-07-19 2001-08-14 Hitachi, Ltd. Liquid crystal display device and method of making same
US7872728B1 (en) * 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US6337722B1 (en) * 1997-08-07 2002-01-08 Lg.Philips Lcd Co., Ltd Liquid crystal display panel having electrostatic discharge prevention circuitry
JP3844613B2 (ja) * 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
TW457690B (en) * 1999-08-31 2001-10-01 Fujitsu Ltd Liquid crystal display
JP3794368B2 (ja) * 2002-10-29 2006-07-05 セイコーエプソン株式会社 Ｅｌ表示装置
JP2006017767A (ja) * 2004-06-30 2006-01-19 Optrex Corp 表示装置及び電子機器
JP4297103B2 (ja) * 2005-02-17 2009-07-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
KR20060134730A (ko) * 2005-06-23 2006-12-28 삼성전자주식회사 어레이 기판 및 이를 구비한 표시 장치
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
JP5151172B2 (ja) * 2007-02-14 2013-02-27 ソニー株式会社 画素回路および表示装置
WO2009130822A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 多層配線、半導体装置、表示装置用基板及び表示装置
JP5229804B2 (ja) * 2008-10-17 2013-07-03 株式会社ジャパンディスプレイイースト 表示装置
KR102251817B1 (ko) * 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8780310B2 (en) * 2008-11-26 2014-07-15 Sharp Kabushiki Kaisha Display device having higher-layer wiring that does not overlap connection portion
WO2010064468A1 (ja) * 2008-12-05 2010-06-10 シャープ株式会社 表示装置用基板及び表示装置
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5221408B2 (ja) * 2009-02-06 2013-06-26 株式会社ジャパンディスプレイイースト 表示装置及びその製造方法
KR101040859B1 (ko) * 2009-09-02 2011-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
JP2012145619A (ja) * 2011-01-07 2012-08-02 Seiko Epson Corp 電気光学装置の製造方法および電気光学装置
TWI544525B (zh) * 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
CN105027187A (zh) 2015-11-04
KR20150128769A (ko) 2015-11-18
WO2014136419A1 (ja) 2014-09-12
JP2014174190A (ja) 2014-09-22
TW201435850A (zh) 2014-09-16
JP6186757B2 (ja) 2017-08-30
US20160013264A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
CN100371812C (zh) 电光装置和电子设备
US9541808B2 (en) Liquid crystal display device
CN103034001B (zh) 电光装置及电子设备
CN1550826B (zh) 液晶装置，有源矩阵基板，显示装置以及电子设备
US9482913B2 (en) Electro-optical device and electronic apparatus
US20170123250A1 (en) Liquid crystal device and electronic apparatus
US7164408B2 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
KR20030063131A (ko) 액정 표시 장치 및 화상 표시 장치
CN101232786A (zh) 显示装置
KR100687987B1 (ko) 액티브 매트릭스 기판, 전기 광학 장치, 전자 기기
US20200074955A1 (en) Electronic component board and display panel
US9164336B2 (en) Electro-optical device and electronic apparatus
KR100614737B1 (ko) 전기 광학 장치 및 전자 기기
KR20100022762A (ko) 액정 표시 장치
US10495935B2 (en) Electro-optical device and electronic apparatus with sampling and monitoring transistors
CN100445851C (zh) 电光装置和电子设备
KR20080077538A (ko) 박막트랜지스터 기판과 액정표시장치
CN108873511B (zh) 平面显示面板及其制造方法
CN105027187B (zh) 电光装置、电子设备和驱动电路
JP2004004540A (ja) 電気光学装置、電気光学装置の駆動回路及び電子機器
JP2018136477A (ja) 電気光学装置、電子機器
JP2006126867A (ja) アクティブマトリクス基板及び電気光学装置及び電子機器
JP2004004541A (ja) 電気光学装置、電気光学装置の駆動回路及び電子機器
JP2007226093A (ja) 液晶装置、液晶装置の製造方法及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180828

Termination date: 20200303

CF01 Termination of patent right due to non-payment of annual fee