JP5229804B2 - 表示装置 - Google Patents

Description

本発明は、表示装置に関し、特に、静電気による回路破壊を防止する技術に関する。

ガラス基板上に形成される薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）などの半導体回路では、静電気による回路破壊が製品の歩留まりを大きく左右する。回路破壊を引き起こす静電気は、特に半導体回路の周辺部で発生しやすい。

静電気による回路破壊を防ぐ方法の１つとして、従来、半導体回路以外の部分を意図的に破壊する方法が知られている。

たとえば、特許文献１には、製造工程における静電気の蓄積によるゲート絶縁膜の破壊や特定劣化を防止するＴＦＴマトリックスの製造方法が開示されている。この製造方法では、基板の端辺近傍領域にゲートバスラインと平行な幅の広い容量電極を形成し、ゲートの絶縁膜堆積後にこの上に形成されるドレインバスラインの端部を容量電極上に延在するように形成する。そして、製造工程の最終段階で、端辺近傍領域を基板から切断してドレインバスラインとその端部とを分離する。この製造方法によれば、幅の広い容量電極が形成された基板の端辺近傍領域でゲート絶縁膜の静電気破壊が生じやすくなるため、ＴＦＴマトリックスにおける静電気破壊を低減することができる。
特開平５−３１３１８９号公報

しかしながら、特許文献１に開示された製造方法では、容量電極が形成された端辺近傍領域で誘発されるゲート絶縁膜の静電気破壊によってゲートバスラインとドレインバスラインとが短絡するため、端辺近傍領域と回路部分とを最終工程で切断分離しない限り回路の動作テストを行うことができないという問題がある。

本発明は、上記課題に鑑みてなされたものであり、静電気による半導体回路の破壊を防止するとともに、基板の切り出し前に半導体回路の動作を検証することができる表示装置を提供することを目的とする。

上記課題を解決するために、本発明に係る表示装置は、絶縁基板と、前記絶縁基板の一方面上に形成された半導体回路と、前記絶縁基板の外周部の少なくとも一部と前記半導体回路との間に前記半導体回路から絶縁されるよう形成された静電気放電誘発部と、を含むことを特徴とする。

回路破壊を引き起こす静電気は、特に半導体回路の周辺部で生じやすい。本発明によれば、絶縁基板の外周部の少なくとも一部と半導体回路との間、すなわち半導体回路の周辺部に静電気放電誘発部が形成されているため、静電気による半導体回路の破壊を防止することができる。また、この静電気放電誘発部は半導体回路から絶縁されているため、基板の切り出し前に半導体回路の動作を検証することができる。

また、本発明の一態様では、前記静電気放電誘発部は、シリコン層と、前記シリコン層の少なくとも一部に対向する金属層と、前記シリコン層と前記金属層との間に形成された絶縁層と、を含み、前記金属層のうち前記シリコン層に対向する部分の少なくとも一部は、鋭角状に形成されている。この態様によれば、金属層のうち鋭角状に形成された部分とシリコン層とが対向する部分で静電気が放電しやすくなる。

また、本発明の一態様では、前記静電気放電誘発部は、前記シリコン層の一部と前記金属層の一部と前記絶縁層の一部とから構成される疑似半導体回路を含む。この態様によれば、半導体回路の周辺部に形成された疑似半導体回路に静電気が発生しやすくなる。

この態様では、前記疑似半導体回路の少なくとも一部が、前記半導体回路の一部と同一の回路パターンを有してもよい。こうすれば、半導体回路の周辺部に形成された疑似半導体回路に静電気がより発生しやすくなる。

また、本発明の一態様では、前記静電気放電誘発部に含まれる、前記シリコン層、前記金属層、および前記絶縁層は、前記半導体回路の能動層を構成するシリコン層、前記半導体回路を構成する配線金属層、および前記半導体回路を構成する絶縁層、とそれぞれ同一の工程で形成されている。この態様によれば、製造工程の数を増やすことなく、静電気放電誘発部を形成することができる。

なお、この態様では、前記静電気放電誘発部に含まれる前記シリコン層は、前記半導体回路の能動層を構成するポリシリコン層または微結晶シリコン層であってもよい。また、前記静電気放電誘発部に含まれる前記金属層は、前記半導体回路を構成するゲート配線金属層であってもよい。

また、本発明の一態様では、前記半導体回路は、画素駆動回路である。

以下、本発明の一実施形態を図面に基づいて詳細に説明する。

図１は、本発明の一実施形態に係る液晶表示装置に含まれるＴＦＴガラス基板１０を示す図である。同図に示すように、ＴＦＴガラス基板１０は、絶縁基板であるガラス基板５００、ガラス基板５００の一方面上に形成された静電気放電誘発部１００、ゲート線駆動回路（水平方向駆動回路）２００、データ線駆動回路（垂直方向駆動回路）３００、および画素領域４００、を含んで構成される。

画素領域４００は、マトリックス状に配置された複数の画素電極と、それらの画素電極をそれぞれ駆動する複数のＴＦＴと、水平方向に所定数ごとに配置されたＴＦＴのゲートにそれぞれ接続された複数のゲート線と、垂直方向に所定数ごとに配置されたＴＦＴのソースにそれぞれ接続された複数のデータ線と、を含む。

ゲート線駆動回路２００は、画素領域４００に形成された複数のゲート線を駆動する半導体回路であり、画素領域４００の一辺側（ここでは右側）に配置される。

データ線駆動回路３００は、画素領域４００に形成された複数のデータ線を駆動する半導体回路であり、画素領域４００の他辺側（ここでは下側）に配置される。

静電気放電誘発部１００は、ガラス基板５００の上縁および右縁に沿ってＬ字型に屈折した帯状のポリシリコン層１１１と、ガラス基板５００の上縁に沿うゲート配線金属層１１２と、ポリシリコン層１１１およびゲート配線金属層１１２に接続された疑似駆動回路１２０と、を含み、ガラス基板５００の外周部の少なくとも一部（ここでは上縁）とゲート線駆動回路２００との間に形成される。

図２は、図１に示すゲート線駆動回路２００および静電気放電誘発部１００の一部を拡大した図である。同図に示すように、ゲート線駆動回路２００は、回路要素２１０，２２０などから構成される。静電気放電誘発部１００は、ポリシリコン層１１１、ゲート配線金属層１１２、およびそれらの間に形成された図示しない絶縁層から構成される静電容量部１１０と、ゲート線駆動回路２００の一部に類似する疑似駆動回路１２０と、を含む。

ゲート線駆動回路２００の回路要素２１０は、ＴＦＴ２１１，２１２，２１３およびそれらを接続する配線金属層を含み、ゲート線駆動回路２００の回路要素２２０は、ＴＦＴ２２１，２２２，２２３およびそれらを接続する配線金属層を含む。ＴＦＴ２１１，２１２，２１３，２２１，２２２，２２３には、能動層を構成するポリシリコン層２１１ａ，２１２ａ，２１３ａ，２２１ａ，２２２ａ，２２３ａ、ゲート配線金属層２１１ｂ，２１２ｂ，２１３ｂ，２２１ｂ，２２２ｂ，２２３ｂ、およびそれらの間に形成された図示しないゲート絶縁層がそれぞれ含まれている。

疑似駆動回路１２０は、ＴＦＴ１２１，１２２，１２３およびそれらを接続する配線金属層を含み、ゲート線駆動回路２００、データ線駆動回路３００、および画素領域４００に形成された回路などから絶縁された半導体回路である。疑似駆動回路１２０の少なくとも一部は、ゲート線駆動回路２００の一部（回路要素２１０、または回路要素２２０など）と同一の回路パターンを有しており、より静電気の発生しやすい構造となっている。ＴＦＴ１２１，１２２，１２３には、能動層を構成するポリシリコン層１２１ａ，１２２ａ，１２３ａ、ゲート配線金属層１２１ｂ，１２２ｂ，１２３ｂ、およびそれらの間に形成された図示しないゲート絶縁層がそれぞれ含まれている。

静電容量部１１０に含まれるポリシリコン層１１１、ゲート配線金属層１１２、および絶縁層は、疑似駆動回路１２０に含まれるポリシリコン層１２１ａ，１２２ａ，１２３ａ、ゲート配線金属層１２１ｂ，１２２ｂ，１２３ｂ、およびそれらの間に形成されたゲート絶縁層と、それぞれ接続されており、疑似駆動回路１２０で発生する静電気を保持する。具体的には、ポリシリコン層１１１およびゲート配線金属層１１２の一方が静電気の発生に伴って高電位に帯電し、他方が低電位（たとえば接地電位）に維持される。

絶縁層を介してポリシリコン層１１１に対向するゲート配線金属層１１２の右端は、鋭角状に形成されており、静電容量部１１０で保持された静電気が放電しやすい構造となっている。以下、ゲート配線金属層１１２のうち鋭角状に形成された部分とポリシリコン層１１１とが対向する部分を「放電発生部１１３」という。図３は、放電発生部１１３を示す図であり、図３（ｂ）および図３（ｃ）は、それぞれ図３（ａ）に示す放電発生部１１３のＢ−Ｂ線断面およびＣ−Ｃ線断面を示している。

なお、静電容量部１１０に含まれるポリシリコン層１１１および疑似駆動回路１２０に含まれるポリシリコン層１２１ａ，１２２ａ，１２３ａは、ゲート線駆動回路２００に含まれるポリシリコン層２１１ａ，２１２ａ，２１３ａ，２２１ａ，２２２ａ，２２３ａなどと同一の工程で形成されてもよい。また、静電容量部１１０に含まれるゲート配線金属層１１２および疑似駆動回路１２０に含まれるゲート配線金属層１２１ｂ，１２２ｂ，１２３ｂは、ゲート線駆動回路２００に含まれるゲート配線金属層２１１ｂ，２１２ｂ，２１３ｂ，２２１ｂ，２２２ｂ，２２３ｂなどと同一の工程で形成されてもよい。さらに、静電容量部１１０に含まれる絶縁層および疑似駆動回路１２０に含まれるゲート絶縁層は、ゲート線駆動回路２００に含まれるゲート絶縁層と同一の工程で形成されてもよい。こうすれば、製造工程の数を増やすことなく、静電気放電誘発部１００を形成することができる。

以上説明したＴＦＴガラス基板１０によれば、ガラス基板５００の外周部の少なくとも一部（ここでは上縁）とゲート線駆動回路２００との間に静電気放電誘発部１００が形成されているため、静電気によるゲート線駆動回路２００の破壊を防止することができる。また、この静電気放電誘発部１００はゲート線駆動回路２００などの半導体回路から絶縁されているため、ＴＦＴガラス基板１０の切り出し前にゲート線駆動回路２００などの半導体回路の動作を検証することができる。

なお、本発明は、上記実施形態に限定されるものではなく、種々の変形実施が可能である。

たとえば、上記実施形態では、静電気放電誘発部１００がガラス基板５００の上縁とゲート線駆動回路２００との間に形成された例を示したが、静電気放電誘発部１００は、ガラス基板５００の外周部と、ゲート線駆動回路２００およびデータ線駆動回路３００の少なくとも一方と、の間のいずれの領域に形成されてもよい。たとえば、ガラス基板５００の２隅、３隅、または４隅に静電気放電誘発部１００が形成されると、静電気によるゲート線駆動回路２００やデータ線駆動回路３００の破壊をより効果的に防止することできるようになる。

また、図４に示すように、静電気放電誘発部１００の静電容量部１１０に含まれるポリシリコン層１１１は、ガラス基板５００の外周部に沿ってガラス基板５００を一周（一周未満でもよい）するよう形成されてもよいし、ゲート配線金属層１１２は、ガラス基板５００の上縁に沿ってガラス基板５００の左縁付近から右縁付近まで延伸するよう形成されてもよい。もちろん、ゲート配線金属層１１２は、ガラス基板５００の外周部に沿ってガラス基板５００を一周するよう形成されてもよい。

また、図５および図６に示すように、静電気放電誘発部１００の静電容量部１１０は、複数の放電発生部１１３（ここでは１１の放電発生部１１３ａ〜１１３ｋを示す）を有してもよい。こうすれば、静電容量部１１０に保持される静電気の放電効率をさらに高めることができる。この場合、図５に示すようにゲート配線金属層１１２のうち鋭角状に形成された部分の一部をポリシリコン層１１１に対向させてもよいし、図６に示すように鋭角状に形成された部分の全部をポリシリコン層１１１に対向させてもよい。

また、静電気放電誘発部１００は、疑似駆動回路１２０を含まず、静電容量部１１０だけを含む構成を備えてもよい。こうしても、静電気放電誘発部１００は、ゲート配線金属層１１２のうち鋭角状に形成された部分とポリシリコン層１１１とが対向する放電発生部１１３を有しているので、静電気の放電誘発機能を発揮することができる。

また、静電気放電誘発部１００およびゲート線駆動回路２００を構成するポリシリコン層に代えて、微結晶シリコン層を用いてもよいし、静電気放電誘発部１００を構成する金属層に、ゲート線駆動回路２００を構成するゲート配線金属層２１１ｂ，２１２ｂ，２１３ｂ，２２１ｂ，２２２ｂ，２２３ｂなどと異なる金属層を用いてもよい。

また、本発明は、液晶表示装置に限らず、絶縁基板と該絶縁基板の一方面上に形成された半導体回路とを含む表示装置全般に広く適用可能である。

本発明の実施形態に係るＴＦＴガラス基板を示す図である。 本発明の実施形態に係るゲート線駆動回路および静電気放電誘発部の一部を拡大した図である。 本発明の実施形態に係る放電発生部を示す図である。 本発明の実施形態に係る他のＴＦＴガラス基板を示す図である。 本発明の他の実施形態に係るゲート線駆動回路および静電気放電誘発部を示す図である。 本発明の他の実施形態に係るゲート線駆動回路および静電気放電誘発部を示す図である。

符号の説明

１０ ＴＦＴガラス基板、１００ 静電気放電誘発部、１１０ 静電容量部、１１１ ポリシリコン層、１１２ ゲート配線金属層、１１３ 放電発生部、１２０ 疑似駆動回路、１２１，１２２，１２３ 薄膜トランジスタ（ＴＦＴ）、１２１ａ，１２２ａ，１２３ａ ポリシリコン層、１２１ｂ，１２２ｂ，１２３ｂ ゲート配線金属層、２００ ゲート線駆動回路（水平方向駆動回路）、２１０，２２０ ゲート線駆動回路の回路要素、２１１，２１２，２１３，２２１，２２２，２２３ 薄膜トランジスタ（ＴＦＴ）、２１１ａ，２１２ａ，２１３ａ，２２１ａ，２２２ａ，２２３ａ ポリシリコン層、２１１ｂ，２１２ｂ，２１３ｂ，２２１ｂ，２２２ｂ，２２３ｂ ゲート配線金属層、３００ データ線駆動回路（垂直方向駆動回路）、４００ 画素領域、５００ ガラス基板。

Claims (5)

1. 絶縁基板と、
   前記絶縁基板の一方面上に形成された半導体回路と、
   前記絶縁基板の外周部の少なくとも一部と前記半導体回路との間に前記半導体回路から絶縁されるよう形成された静電気放電誘発部と、
   を含み、
   前記静電気放電誘発部は、シリコン層と、前記シリコン層の少なくとも一部に対向する金属層と、前記シリコン層と前記金属層との間に形成された絶縁層と、を含み、
   前記金属層のうち前記シリコン層に対向する部分の少なくとも一部は、鋭角状に形成され、
   前記静電気放電誘発部は、前記シリコン層の一部と前記金属層の一部と前記絶縁層の一部とから構成される疑似半導体回路を含み、
   前記疑似半導体回路の少なくとも一部は、前記半導体回路の一部と同一の回路パターンを有する、
   ことを特徴とする表示装置。
2. 請求項１に記載の表示装置において、
   前記静電気放電誘発部に含まれる、前記シリコン層、前記金属層、および前記絶縁層は、前記半導体回路の能動層を構成するシリコン層、前記半導体回路を構成する配線金属層、および前記半導体回路を構成する絶縁層、とそれぞれ同一の工程で形成されている、
   ことを特徴とする表示装置。
3. 請求項２に記載の表示装置において、
   前記静電気放電誘発部に含まれる前記シリコン層は、前記半導体回路の能動層を構成するポリシリコン層または微結晶シリコン層である、
   ことを特徴とする表示装置。
4. 請求項２に記載の表示装置において、
   前記静電気放電誘発部に含まれる前記金属層は、前記半導体回路を構成するゲート配線金属層である、
   ことを特徴とする表示装置。
5. 請求項１に記載の表示装置において、
   前記半導体回路は、画素駆動回路である、
   ことを特徴とする表示装置。
   

Images