KR102361329B1 - 디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법 - Google Patents

디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법 Download PDF

Info

Publication number
KR102361329B1
KR102361329B1 KR1020207029790A KR20207029790A KR102361329B1 KR 102361329 B1 KR102361329 B1 KR 102361329B1 KR 1020207029790 A KR1020207029790 A KR 1020207029790A KR 20207029790 A KR20207029790 A KR 20207029790A KR 102361329 B1 KR102361329 B1 KR 102361329B1
Authority
KR
South Korea
Prior art keywords
electrode
electroplating
data line
flexible base
display
Prior art date
Application number
KR1020207029790A
Other languages
English (en)
Other versions
KR20200134264A (ko
Inventor
잉웨이 류
솽 량
즈웨이 량
무신 디
커 왕
잔펑 차오
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20200134264A publication Critical patent/KR20200134264A/ko
Application granted granted Critical
Publication of KR102361329B1 publication Critical patent/KR102361329B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 디스플레이 디바이스 기술 분야에 관한 것이며 디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법을 개시한다. 상기 디스플레이 기판은 플렉서블 베이스; 플렉서블 베이스의 일측에 위치하는 복수의 신호 라인; 복수의 전기 도금 전극, 복수의 제 1 관통 홀 및 복수의 바인딩 전극을 포함하고, 상기 전기 도금 전극은 상기 플렉서블 베이스를 향하는 신호 라인의 측면에 위치하며, 상기 신호 라인과 일대일 대응하도록 전기적으로 연결되고, 상기 제 1 관통 홀은 상기 전기 도금 전극에 일대일로 대응하고, 상기 제 1 관통 홀이 상기 플렉서블 베이스를 관통하여 상기 전기 도금 전극이 노출되고, 상기 제 1 관통 홀에 전도성 재료로 채워져 있고, 상기 바인딩 전극은 상기 신호 라인에서 멀어지는 상기 플렉서블 베이스 측면에 위치하며 상기 제 1 관통 홀에 일대일로 대응되고, 각각의 상기 바인딩 전극은 대응하는 상기 제 1 관통 홀 내의 상기 전도성 재료를 통해 대응하는 상기 전기 도금 전극에 전기적으로 연결된다.

Description

디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법
[관련출원의 교차인용]
본 출원은, 2019년 01월 23일에 중국 특허청에 출원된 출원 번호 제201910062179.6호, "디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법"을 발명 명칭으로 하는 중국 특허 출원의 우선권을 주장하며, 상기 중국 특허 출원의 전체 내용은 참조로서 출원에 통합되어 본 출원의 일 부분으로 한다.
[기술분야]
본 발명은 통신 기술 분야에 속한 것으로서, 보다 상세하게는 디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법 에 관한 것이다.
현재 플렉서블 디스플레이 기판의 디스플레이 기판은 디스플레이 영역과 프레임 영역을 포함한다. 도 1에 도시된 바와 같이, 프레임 영역에는 디스플레이 영역의 게이트 라인 (01) 및 데이터 라인 (02)에 일대일 대응으로 전기적으로 연결된 팬 아웃 와이어 (Fanout) 및 바인딩 전극이 구비되어 있다. 바인딩 전극은 플렉서블 회로 기판 (03)과 전기적으로 연결되어 스캐닝 신호 및 데이터 신호의 전송이 실현된다. 그러나 대 면적 플렉시블 스플라이싱 스크린을 생산하려면 프레임이 좁은 플렉서블 디스플레이 기판을 스플라이싱해야 하며 프레임 영역의 팬 아웃 와이어 (Fanout) 및 바인딩 전극은 넓은 면적 스플라이싱 스크린 생산에 도움이 되지 않는다.
이를 바탕으로 프레임이 좁거나 프레임이 없는 플렉서블 디스플레이 제품을 구현하는 방법은 당업자가 시급히 해결해야 할 기술적 문제로 되어 있다.
본 발명에 의해 제공되는 디스플레이 기판은
플렉서블 베이스의 일측에 위치하는 복수의 신호 라인;
복수의 제 1 관통 홀;
복수의 제 1 관통 홀; 및
복수의 바인딩 전극을 포함하고,
상기 전기 도금 전극은 상기 플렉서블 베이스를 향하는 신호 라인의 측면에 위치하며, 상기 플렉서블 베이스 상의 각 상기 전기 도금 전극의 정투영은 상기 플렉서블 베이스 상의 상기 신호 라인의 일부 정투영과 중첩되고, 중첩된 위치에서 상기 신호 라인에 전기적으로 연결되고,
상기 플렉서블 베이스 상의 상기 제 1 관통 홀의 정투영은 상기 플렉서블 베이스 상의 상기 전기 도금 전극의 정투영과 중첩되고, 상기 제 1 관통 홀이 상기 플렉서블 베이스를 관통하여 상기 전기 도금 전극이 노출되고, 상기 제 1 관통 홀에 전도성 재료로 채워져 있고,
상기 바인딩 전극은 상기 신호 라인에서 멀어지는 상기 플렉서블 베이스 측면에 위치하며, 상기 플렉서블 베이스 상의 상기 바인딩 전극의 정투영은 상기 플렉서블 베이스 상의 상기 제 1 관통 홀의 정투영과 중첩되고, 각각의 상기 바인딩 전극은 대응하는 상기 제 1 관통 홀 내의 상기 전도성 재료를 통해 대응하는 상기 전기 도금 전극에 전기적으로 연결된다.
일 가능한 구현 방식에서, 상기 신호 라인은 복수의 게이트 라인을 포함하고,
상기 전기 도금 전극은 복수의 게이트 라인 전기 도금 전극을 포함하고, 상기 게이트 라인 전기 도금 전극은 상기 게이트 라인과 일대일로 대응하고, 상기 게이트 라인 전기 도금 전극은 상기 게이트 라인의 단부에 대응하고, 복수의 상기 게이트 라인 전기 도금 전극은 제 1 방향으로 순차적으로 배열되고, 상기 제 1 방향은 상기 게이트 라인이 위치한 면과 평행하고 상기 게이트 라인의 연장 방향과 수직이 된다.
일 가능한 구현 방식에서, 상기 디스플레이 기판은 상기 게이트 라인과 상기 게이트 라인 전기 도금 전극이 위치하는 층 사이에 위치하는 제 1 게이트 절연 층을 더 포함하고,
상기 게이트 라인 전기 도금 전극은 상기 제 1 게이트 절연 층을 관통하는 제 2 관통 홀을 통해 게이트 라인과 전기적으로 연결된다.
일 가능한 구현 방식에서, 상기 신호 라인은 상기 플렉서블 베이스로부터 멀어지는 상기 게이트 라인의 측면에 위치한 복수의 데이터 라인을 더 포함하고,
상기 전기 도금 전극은 복수의 데이터 라인 전기 도금 전극을 더 포함하고, 상기 데이터 라인 전기 도금 전극은 상기 데이터 라인과 일대일로 대응하고, 상기 데이터 라인 전기 도금 전극은 상기 데이터 라인의 단부에 대응하고, 복수의 상기 데이터 라인 전기 도금 전극은 제 2 방향으로 순차적으로 배열되고, 상기 제 2 방향은 상기 데이터 라인이 위치한 면과 평행하고 상기 데이터 라인의 연장 방향과 수직이 된다.
일 가능한 구현 방식에서, 상기 게이트 라인 전기 도금 전극과 상기 데이터 라인 전기 도금 전극은 동일한 층에 위치한다.
일 가능한 구현 방식에서, 상기 디스플레이 기판은 상기 데이터 라인이 위치하는 층과 상기 데이터 라인 전기 도금 전극이 위치하는 층 사이에 위치하는 데이터 라인 연결 전극을 더 포함하고,
상기 데이터 라인과 상기 데이터 라인 전기 도금 전극은 상기 데이터 라인 연결 전극을 통해 전기적으로 연결된다.
일 가능한 구현 방식에서, 상기 데이터 라인 연결 전극은 제 1 데이터 라인 연결 전극; 및 상기 데이터 라인을 향하는 상기 제 1 데이터 라인 연결 전극의 측면에 위치하는 제 2 데이터 라인 연결 전극을 포함한다.
일 가능한 구현 방식에서, 상기 제 1 데이터 라인 연결 전극과 상기 게이트 라인은 동일한 층에 위치한다.
일 가능한 구현 방식에서, 상기 제 2 데이터 라인 연결 전극과 상기 제 1 데이터 라인 연결 전극 사이에 제 2 게이트 절연 층이 더 제공되고;
상기 제 2 데이터 라인 연결 전극은 상기 제 2 게이트 절연 층을 관통하는 제 3 관통 홀을 통해 상기 제 1 데이터 라인 연결 전극과 전기적으로 연결되고;
상기 제 1 데이터 라인 연결 전극은 상기 제 1 게이트 절연 층을 관통하는 제 4 관통 홀을 통해 상기 데이터 라인 도금 전극과 전기적으로 연결된다.
일 가능한 구현 방식에서, 상기 디스플레이 기판은 상기 제 2 데이터 라인 연결 전극과 상기 데이터 라인 사이에 위치된 층간 유전체층을 더 포함하고,
상기 데이터 라인은 상기 층간 유전체층을 관통하는 제 5 관통 홀을 통해 상기 제 2 데이터 라인 연결 전극과 전기적으로 연결된다.
일 가능한 구현 방식에서, 상기 디스플레이 기판은 게이트 라인으로부터 멀어지는 상기 데이터 라인의 측면에 위치하는 공통 전극을 포함하고;
상기 전기 도금 전극은 상기 공통 전극에 전기적으로 연결된 공통 전기 도금 전극을 더 포함하고, 상기 공통 전기 도금 전극과 상기 게이트 라인 전기 도금 전극은 동일한 층에 위치한다.
일 가능한 구현 방식에서, 상기 디스플레이 기판은, 상기 데이터 라인과 동일한 층에 있는 제 1 공통 연결 전극; 상기 제 2 데이터 라인 연결 전극과 동일한 층에 있는 제 2 공통 연결 전극; 및 상기 제 1 데이터 라인 연결 전극과 동일한 층에 있는 제 3 공통 연결 전극을 더 포함하고,
상기 공통 전극은 순차적으로 상기 제 1 공통 연결 전극, 제 2 공통 연결 전극, 제 3 공통 연결 전극을 통해 상기 공통 전기 도금 전극과 전기적으로 연결된다.
일 가능한 구현 방식에서, 상기 디스플레이 기판은 상기 공통 전극과 동일한 층에 있는 제 3 데이터 라인 연결 전극을 더 포함하고, 상기 공통 전극이 위치하는 층과 상기 데이터 라인이 위치하는 층 사이에 평탄 층이 제공된다.
상기 디스플레이 기판은 데이터 라인과 동일한 층에 설치된 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 더 포함하고, 상기 소스 전극은 상기 데이터 라인에 전기적으로 연결되고, 상기 드레인 전극은 상기 평탄 층을 관통하는 제 6 관통 홀을 통해 상기 제 3 데이터 라인 연결 전극과 전기적으로 연결된다.
일 가능한 구현 방식에서, 상기 디스플레이 기판은 상기 평탄 층으로부터 멀어지는 상기 공통 전극의 측면에 위치하는 복수의 보스 구조를 더 포함하고, 상기 공통 전극으로부터 멀어지는 상기 보스 구조의 측면에 상기 보스 구조에 일대일로 대응하는 복수의 바인딩 라이너 그룹이 더 제공되고, 상기 바인딩 라이너 그룹 각각은 서로 절연된 제 1 바인딩 라이너 및 제 2 바인딩 라이너를 포함하고,
상기 제 1 바인딩 라이너는 상기 공통 전극으로부터 멀어지는 상기 보스 구조의 일부 표면을 덮고, 상기 제 3 데이터 라인 연결 전극의 일부를 덮고,
상기 제 2 바인딩 라이너는 상기 공통 전극으로부터 멀어지는 상기 보스 구조의 일부 표면을 덮고, 상기 공통 전극의 일부를 덮는다.
일 가능한 구현 방식에서, 상기 디스플레이 기판은 상기 평탄 층으로부터 멀어지는 상기 바인딩 라이너 그룹의 측면에 위치한 블랙 매트릭스를 포함하고, 상기 블랙 매트릭스는 상기 바인딩 라이너 그룹을 제외한 다른 영역을 덮는다.
일 가능한 구현 방식에서, 상기 플렉서블 베이스와 상기 복수의 전기 도금 전극 사이에 버퍼 층이 형성되고, 상기 제 1 관통 홀은 상기 버퍼 층을 관통한다.
일 가능한 구현 방식에서, 상기 바인딩 전극의 재료는 금속 또는 인듐 주석 산화물이다.
일 가능한 구현 방식에서, 상기 디스플레이 기판은 복수의 마이크로 발광 다이오드를 더 포함하고, 상기 마이크로 발광 다이오드는 제 1 전극 및 제 2 전극을 포함하고,
상기 마이크로 발광 다이오드의 상기 제 1 전극은 상기 제 1 바인딩 라이너와 바인딩되고, 상기 제 2 전극은 상기 제 2 바인딩 라이너와 바인딩된다.
본 발명의 실시예는 본 발명의 실시예에 의해 제공되는 상기 플렉서블 디스플레이 기판 적어도 두 개를 포함하는 스플라이싱 스크린을 더 제공한다.
본 발명의 실시예는 또한 다음을 포함하는 본 발명의 실시예에서 제공되는 스플라이싱 스크린의 제조 방법을 제공한다:
상기 스플라이싱 스크린의 제조 방법은, 복수의 디스플레이 영역을 갖는 디스플레이 마더 보드를 제공하는 단계 - 상기 디스플레이 마더 보드는 플렉서블 베이스를 포함하고, 상기 플렉서블 베이스는 복수의 제 1 관통 홀을 가짐;
복수의 상기 제 1 관통 홀에 전도성 재료를 형성하는 단계;
상기 복수의 디스플레이 영역 각각의 가장자리를 따라 상기 디스플레이 마더 보드를 복수의 디스플레이 기판으로 절단하는 단계; 및
복수의 상기 디스플레이 기판을 스플라이싱한다.
일 가능한 구현 방식에서, 상기 복수의 디스플레이 영역을 갖는 디스플레이 마더 보드를 제공하는 것은, 구체적으로,
제 1 강성 기판의 측면에 플렉서블 베이스, 복수의 전기 도금 전극 및 복수의 신호 라인을 순차적으로 형성하는 단계;
상기 제 1 강성 기판의 측면으로부터 멀어지는 상기 신호 라인에 제 2 강성 기판을 부착하는 단계;
상기 제 1 강성 기판을 제거하여 상기 플렉서블 베이스를 노출시키는 단계; 및
레이저 드릴링 공정에 의해 상기 플렉서블 베이스에서의 상기 전기 도금 전극과 일대일로 대응하는 위치에 제 1 관통 홀을 형성하는 단계
를 포함하고,
상기 복수의 디스플레이 영역 각각의 가장자리를 따라 상기 디스플레이 마더 보드를 복수의 디스플레이 기판으로 절단하기 전에, 상기 제조 방법은 상기 제 2 강성 기판을 제거하는 단계를 더 포함한다.
일 가능한 구현 방식에서, 상기 플렉서블 베이스로부터 멀어지는 상기 전기 도금 전극의 측면에 복수의 신호 라인을 형성하는 것은 구체적으로,
상기 플렉서블 베이스로부터 멀어지는 상기 전기 도금 전극의 측면에 복수의 게이트 라인을 형성하고, 동시에 인접한 상기 디스플레이 영역 사이의 갭에 상기 게이트 라인에 수직으로 연장되는 제 1 단락 전극을 형성하고, 상기 디스플레이 영역의 상기 게이트 라인 각각은 상기 제 1 단락 전극에 전기적으로 연결되고;
상기 플렉서블 베이스로부터 멀어지는 상기 게이트 라인의 측면에 복수의 데이터 라인을 형성하고, 동시에 인접한 상기 디스플레이 영역 사이의 갭에 상기 데이터 라인에 수직으로 연장되는 제 2 단락 전극을 형성하고, 상기 디스플레이 영역의 상기 데이터 라인 각각은 상기 제 2 단락 전극에 전기적으로 연결된다.
일 가능한 구현 방식에서, 상기 디스플레이 영역의 상기 제 1 관통 홀 각각에 전도성 재료를 형성하는 것은 구체적으로,
상기 제 1 단락 전극 및 상기 제 2 단락 전극을 전기 도금 디바이스에 전기적으로 연결하고;
상기 전기 도금 디바이스에 의해 상기 제 1 관통 홀에서 전도성 재료를 형성한다.
일 가능한 구현 방식에서, 상기 전기 도금 디바이스에 의해 상기 제 1 관통 홀에서 전도성 재료를 형성한 후, 상기 제조 방법은,
상기 전기 도금 전극으로부터 멀어지는 상기 플렉서블 베이스의 측면에 상기 제 1 관통 홀과 일대일로 대응하는 바인딩 전극을 형성하는 단계를 더 포함하고, 상기 바인딩 전극은 대응하는 상기 제 1 관통 홀 내의 상기 전도성 재료를 통해 상기 전기 도금 전극에 전기적으로 연결한다.
[발명의 효과]
본 발명의 유익한 효과는 다음과 같다. 본 발명의 실시예에 의해 제공되는 디스플레이 기판에서, 디스플레이 신호를 전송하기 위한 복수의 신호 라인 및 전기 도금 전극이 플렉서블 베이스 상에 형성되고, 신호 라인은 전기 도금 전극에 전기적으로 연결되고, 전기 도금 전극 각각에 서로 마주보는 플렉서블 베이스의 영역에 제 1 관통 홀이 형성되고, 제 1 관통 홀은 전도성 재료로 채워지고, 복수의 전기 도금 전극으로부터 멀어지는 플렉서블 베이스 측면에 상기 제 1 관통 홀과 일대일로 대응하는 바인딩 전극이 형성되고, 바인딩 전극은 대응하는 제 1 관통 홀 내의 전도성 재료를 통해 전기 도금 전극에 전기적으로 연결된다. 상기 구조는 전기 도금 전극, 전도성 재료 및 바인딩 전극의 설치를 통해 신호 라인을 플렉시블 기판의 후면으로 직접 유도할 수 있어, 외부 회로의 플렉서블 회로 기판과 연결하여 신호 라인으로 디스플레이 신호를 전송하는 것을 실현한다. 바인딩 전극은 신호 라인 층에서 멀어지는 플렉서블 베이스의 측면에 직접 배치되어 디스플레이 기판의 팬 아웃 와이어이 생략되어 있으므로 극히 좁은 프레임 또는 프레임 없음의 디자인을 실현하고 대 면적 스플라이싱 스크린의 생산을 실현할 수 있다.
도 1은 종래 기술에서 제공된 디스플레이 기판의 구조의 개략도이다.
도 2는 본 발명의 일 실시예에 의해 제공되는 디스플레이 기판의 단면 구조의 개략도이다.
도 3은 본 발명의 실시예에 의해 제공되는 디스플레이 기판의 개략적인 구조도이다.
도 4는 본 발명의 일 실시예에 의해 제공되는 스플라이싱 스크린 제조 방법의 흐름도이다.
도 5는 본 발명의 실시예에 의해 제공되는 스플라이싱 스크린 제조 방법의 개략도이다.
도 6 내지 도 12는 본 발명의 실시예에 의해 제공되는 디스플레이 기판 제조 공정의 상태도이다.
이하, 본 발명의 실시예의 기술적 해결책은 본 발명의 실시예의 첨부된 도면을 참조하여 명확하고 완전하게 설명될 것이며, 설명된 실시예는 모든 실시예가 아니라 본 발명의 실시예의 일부일 뿐이다. 본 발명의 실시예에 기초하여, 당업자가 창의적인 작업없이 획득한 다른 모든 실시예는 본 발명의 보호 범위에 속한다.
도 2를 참조한다. 본 발명에 의해 제공되는 디스플레이 기판은,
플렉서블 베이스 1; 복수의 신호 라인; 복수의 전기 도금 전극 (2); 복수의 제 1 관통 홀; 및 복수의 바인딩 전극 (5)을 포함한다.
상기 복수의 신호 라인은구체적으로는 게이트 라인 (301) 및 데이터 라인 (701)을 포함할 수 있으며, 복수의 신호 라인의 일측에 위치한다.
복수의 전기 도금 전극 (2), 전기 도금 전극 (2)은 플렉서블 베이스 (1)을 향하는 신호 라인의 측면에 위치하며 신호 라인과 일대일로 전기적으로 연결된다. 플렉서블 베이스 (1) 상의 각 전기 도금 전극 (2) 의 정투영 및 플렉서블 베이스 (1) 상의 신호 라인의 정투영의 일부가 중첩되고 중첩 위치에서 신호 라인에 전기적으로 연결된다.
상기 제 1 관통 홀은 전기 도금 전극 (2)에 일대일로 대응하고, 플렉서블 베이스 (1) 상의 제 1 관통 홀의 정투영 및 플렉서블 베이스 (1)상의 전기 도금 전극 (2)의 정투영이 중첩되고, 제 1 관통 홀은 플렉서블 베이스 (1)을 관통하여 전기 도금 전극 (2)을 노출시키고, 제 1 관통 홀은 전도성 재료 (4)로 채워져 있다. 구체적으로, 플렉서블 베이스 (1)상의 제 1 관통 홀의 정투영 면적은 플렉서블 베이스 (1)상의 전기 도금된 전극 (2) 의 정투영 면적보다 클 수 있다. 즉, 플렉서블 베이스 (1)상의 제 1 관통 홀의 정투영은 플렉서블 베이스 (1)상의 전기 도금 전극 (2)의 정투영을 완전히 덮을 수 있다.
상기 바인딩 전극 (5)은 제 1 관통 홀에 일대일로 대응하고 신호 라인으로부터 멀어지는 플렉시블 베이스 (1)의 측면에 위치하며, 플렉시블 베이스 (1) 상의 바인딩 전극 (2)의 정투영 및 플렉서블 베이스 (1) 상의 제 1 관통 홀의 정투영은 중첩되고, 각각의 바인딩 전극 (5)은 대응하는 제 1 관통 홀의 전도성 재료 (4)를 통해 대응하는 전기 도금 전극 (2)에 전기적으로 연결된다. 특히, 플렉서블 베이스 (1) 상의 바인딩 전극 (2)의 정투영의 면적은 플렉서블 베이스 (1)상의 제 1 관통 홀의 정투영의 면적보다 클 수 있으며, 즉, 플렉서블 베이스 (1)상의 바인딩 전극 (2)의 정투영은 플렉시블 베이스 (1)상의 제 1 관통 홀의 정투영을 완전히 덮는다.
상기 개시된 실시예에 의해 제공된 디스플레이 기판에서, 복수의 전기 도금 전극 (2) 및 디스플레이 신호를 전송하기 위한 신호 라인이 플렉서블 베이스 (1) 상에 형성된다. 신호 라인은 전기 도금 전극 (2)에 전기적으로 연결되고, 각 전기 도금 전극과 서로 마주보는 플렉서블 베이스 (1)의 영역에는 제 1 관통 홀이 형성되고, 제 1 관통 홀은 전도성 재료 (4)로 채워지고, 복수의 전기 도금 전극 (2)으로부터 멀어지는 플렉서블 베이스 (1)의 측면에는 제 1 관통 홀에 일대일로 대응하는 바인딩 전극 (5)이 형성된다. 바인딩 전극 (5)은 대응하는 제 1 관통 홀의 전도성 재료 (4)를 통해 대응하는 전기 도금 전극 (2)에 전기적으로 연결된다. 상기 구조는 신호 라인을 전기 도금 전극 (2), 전도성 재료 (4) 및 바인딩 전극 (5)을 통해 신호 라인에서 멀어지는 플렉서블 베이스의 측면으로 직접 유도할 수 있으며 외부 회로의 플렉서블 회로 기판에 연결되어 신호 라인을 통해 디스플레이 신호를 전송하도록 한다. 바인딩 전극 (5)은 박막 트랜지스터 TFT 소자 층에서 멀어지는 플렉서블 베이스 (1)의 측면에 직접 배치되기 때문에, 디스플레이 기판의 팬 아웃 와이어 설정이 생략되어 극히 좁은 프레임 또는 프레임없는 디자인을 구현할 수 있으며 대 면적 스플라이싱 스크린을 생성할 수 있다.
상기 개시된 실시예에 의해 제공되는 디스플레이 기판에서, 버퍼층 (6)은 플렉서블 베이스 (1)과 복수의 전기 도금 전극 (2) 사이에 더 형성되고, 제 1 관통 홀은 또한 버퍼층 (6)을 관통하고, 즉 각 전기 도금 전극에 서로 마주보는 플렉서블 베이스 (1) 및 버퍼층 (6)의 영역에는 제 1 관통 홀이 형성되고, 제 1 관통 홀에는 전도성 재료 (4)이 형성되어 있으며, 버퍼층 (6)의 배치는 플렉서블 디스플레이 기판의 휨 능력을 향상시키고 디스플레이 기판의 수분 및 산소 차단 능력 및 보온 효과를 향상시킬 수 있다.
선택적으로, 바인딩 전극 (5)의 재료는 우수한 광전 특성을 갖는 인듐 주석 산화물일 수 있다. 응용에 있어서, 바인딩 전극 (5)의 재료는 실제 선택에 따라 결정되며 여기에는 제한이 없다. 바람직하게는, 바인딩 전극 (5)은 제 1 관통 홀을 덮고, 이는 전도성 효과를 실현할 수 있을 뿐만 아니라 제 1 관통 홀에서 전도성 재료의 보호를 실현한다.
특정 구현에서, 도 2에 도시된 바와 같이, 신호 라인은 복수의 게이트 라인 (301)을 포함한다. 전기 도금 전극 (2)은 복수의 게이트 라인 전기 도금 전극 (201), 게이트 라인 전기 도금 전극 (201)이 게이트 라인 (301)에 일대일에 대응하고, 전기 도금 전극 (201)은 대응하는 게이트 라인 (301)의 단부에 대응한다 (도 3에 도시된 바를 참조하면, 게이트 라인 (301)의 바인딩 전극 (5)은 게이트 라인 (301)에 수직인 방향으로 배열된다. 즉, 상부에 수평으로 배열된 바인딩 전극 (5)은 게이트 라인 (301)에 대응하는 바인딩 전극 (5)이다. 전기 도금 전극 (2)이 제 1 관통 홀의 위치에 대응하고, 제 1 관통 홀이 바인딩 전극 (5)에 대응하기 때문에, 바인딩 전극 (5)의 위치도 도금 전극으로 간주될 수 있다. 도 2에서, 복수의 게이트 라인 전기 도금 전극 (201)이 제 1 방향으로 순차적으로 배열되고, 제 1 방향은 게이트 라인 (301)이 위치하는 면과 평행하고 게이트 라인 (301)의 연장 방향과수직하다.
특정 구현에서, 도 2에 도시된 바와 같이, 디스플레이 기판은 게이트 라인 (301)과 게이트 라인 전기 도금 전극 (201) 층 사이에 위치하는 제 1 게이트 절연 층 (901)을 더 포함하고, 게이트 라인 전기 도금 전극 (201)은 제 1 게이트 절연 층 (901)을 관통하는 제 2 관통 홀을 통해 게이트 라인 (301)과 전기적으로 연결된다.
특정 구현에서, 도 2에 도시된 바와 같이, 신호 라인은 플렉서블 베이스 (1)으로부터 멀어지는 게이트 라인 (301)의 측면에 위치한 복수의 데이터 라인 (701)을 더 포함한다. 전기 도금 전극 (2)은 또한 복수의 데이터 라인 전기 도금 전극 (202)을 더 포함한다. 데이터 라인 도금 전극 (202)은 데이터 라인 (701)에 일대일로 대응하고, 데이터 라인 도금 전극 (202)은 대응 데이터 라인 (701)의 단부에 대응한다 (도 3에 도시된 바를 참조하면, 데이터 라인 (701)의 바인딩 전극 (5)은 데이터 라인 (701)에 수직인 방향을 따라서 배열된다. 즉, 하부에 수직으로 배치된 바인딩 전극 (5)은 데이터 라인 (701)에 대응하는 바인딩 전극 (5)이다. 전기 도금 전극 (2)은 제 1 관통 홀의 위치에 대응하므로 제 1 관통 홀은 바인딩 전극 (5)에 대응한다. 그런 다음, 바인딩 전극 (5)의 위치는 전기 도금 전극 (2)의 위치로도 고려될 수 있으며, 복수의 데이터 라인 전기 도금 전극 (202)은 제 2 방향으로 순차적으로 배열되고, 제 2 방향은 데이터 라인이 위치한 면에 평행하고 데이터 라인의 연장 방향과 수직이 된다.
특정 구현에서, 게이트 라인 전기 도금 전극 (201) 및 데이터 라인 전기 도금 전극 (202)은 동일한 층에 위치한다. 본 발명의 실시예에서, 게이트 라인 전기 도금 전극 (201)과 데이터 라인 전기 도금 전극 (202)은 동일한 층에 위치하며, 게이트 라인 전기 도금 전극 (201)과 데이터 라인 전기 도금 전극 (202)은 생산 과정에서 동시에 형성될 수 있어 생산 공정을 단순화한다.
특정 구현에서, 도 2를 참조하면, 디스플레이 기판은 데이터 라인 (701)이 위치한 층과 데이터 라인 도금 전극 (202)이 위치한 층 사이에 위치한 데이터 라인 연결 전극을 더 포함하고, 데이터 라인 (701)과 데이터 라인 도금 전극 (202)이 데이터 라인 연결 전극을 통해 전기적으로 연결된다. 구체적으로, 데이터 라인 연결 전극은 제 1 데이터 라인 연결 전극 (302) 및 데이터 라인 (701)을 향하는 제 1 데이터 라인 연결 전극 (302) 측에 위치하는 제 2 데이터 라인 연결 전극 (304)을 포함한다.
특정 구현에서, 제 1 데이터 라인 연결 전극 (302)과 게이트 라인 (301)은 동일한 층에 위치할 수 있다.
특정 구현에서, 제 2 데이터 라인 연결 전극 (304)과 제 1 데이터 라인 연결 전극 (302) 사이에 제 2 게이트 절연 층 (902)이 있을 수 있다. 제 2 데이터 라인 연결 전극 (304)은 제 2 게이트 절연 층 (902)을 관통하는 제 3 관통 홀을 통해 제 1 데이터 라인 연결 전극 (302)과 전기적으로 연결된다. 제 1 데이터 라인 연결 전극 (302)은 제 1 게이트 절연막 (901)을 관통하는 제 4 관통 홀을 통해 데이터 라인 도금 전극 (202)과 전기적으로 연결된다.
특정 구현에서, 도 2를 참조하면, 디스플레이 기판은 제 2 데이터 라인 연결 전극 (304)과 데이터 라인 (701) 사이에 위치하는 층간 유전체층 (11)을 더 포함하고, 데이터 라인 (701)은 층간 유전체층 (11)을 관통하는 제 5 관통 홀을 통해 제 2 데이터 라인 연결 전극 (304)과 전기적으로 연결된다.
특정 구현에서, 도 2를 참조하면, 디스플레이 기판은 게이트 라인 (201)으로부터 멀어지는 데이터 라인 (701) 측면에 위치하는 공통 전극 (17)을 더 포함한다. 전기 도금 전극 (2)은 공통 전극 (17)에 전기적으로 연결된 공통 전기 도금 전극 (203)을 더 포함한다. 공통 도금 전극 (203)과 게이트 라인 도금 전극 (201)은 동일한 층에 위치한다.
특정 구현에서, 도 2를 참조하면, 디스플레이 기판은 데이터 라인 (701)과 동일한 층에 있는 제 1 공통 연결 전극 (704), 제 2 데이터 라인 연결 전극 (304)과 동일한 층에 있는 제 2 공통 연결 전극 (305), 제 1 데이터 라인 연결 전극 (302)과 동일한 층에 있는 제 3 공통 연결 전극 (306)을 더 포함한다. 공통 전극 (17)은 제 1 공통 연결 전극 (704), 제 2 공통 연결 전극 (305) 및 제 3 공통 연결 전극 (306)을 통해 공통 도금 전극 (203)과 순차적으로 전기적으로 연결된다. 물론, 전기적 연결이 순차적으로 이루어지면 드릴링 방식으로 전기적 연결을 실현할 수 있다.
특정 구현에서, 도 2에 도시된 바와 같이, 디스플레이 기판은 공통 전극 (17)과 동일한 층에 위치하는 제 3 데이터 라인 연결 전극 (13)을 더 포함하고, 또한 공통 전극 (17)이 위치하는 층과 데이터 라인 (701)이 위치하는 층 사이에 평탄 층 (12)이 제공된다. 디스플레이 기판은 박막 트랜지스터를 더 포함한다. 박막 트랜지스터는 데이터 라인 (701)과 동일한 층에 있는 소스 (702) 및 드레인 (703)을 포함한다. 소스 (702)는 데이터 라인 (701)에 전기적으로 연결된다 (연결은 도 2에 도시되지 않았지만 다른 위치에서 전기적으로 연결될 수 있음). 드레인 (703)은 평면 층 (12)을 관통하는 제 6 관통 홀을 통해 제 3 데이터 라인 연결 전극 (13)과 전기적으로 연결된다.
특정 구현에서, 도 2를 참조하면, 디스플레이 기판은 평탄 층 (12)으로부터 멀어지는 공통 전극 (17)의 측면에 복수의 보스 구조 (14)를 더 포함하고, 공통 전극 (17)으로부터 멀어지는 보스 구조 (14)의 측면에는 보스 구조 (14)에 일대일로 대응하는 여러 세트의 바인딩 라이너 그룹 (15)이 배치되어 있다. 각 바인딩 라이너 그룹 (15)은 서로 절연된 제 1 바인딩 라이너 (151) 및 제 2 바인딩 라이너 (152)를 포함한다. 제 1 라이너 (151)는 보스 구조물 (14)의 공통 전극 (17)에서 멀어지는 표면 일부 및 제 3 데이터 라인 연결 전극 (13)의 일부를 덮는다. 제 2 바인딩 라이너 (152)는 보스 구조물 (14)의 공통 전극 (17)에서 멀어지는 표면의 일부를 덮고, 및 공통 전극 (17)의 일부를 덮는다.
특정 구현에서, 도 2를 참조하면, 디스플레이 기판은 평탄 층 (12)으로부터 멀어지는 바인딩 라이너 그룹 (15)의 측면에 위치한 블랙 매트릭스 (10)를 더 포함하고, 블랙 매트릭스 (10)는 바인딩 라이너 그룹 (15)을 제외한 다른 영역을 덮는다. 플렉서블 베이스 (1)상의 블랙 매트릭스 (10)의 투영은 플렉서블 베이스 (1) 상의 제 1 관통 홀의 투영을 덮는다. 이러한 구성은 디스플레이 기판의 빛 누출을 방지할 수 있다.
전술한 디스플레이 기판에서, 신호 라인과 전기 도금 전극은 일대일 대응으로 전기적으로 연결되어 신호 전송을 실현한다.
상기 디스플레이 기판에서, 구체적으로 도 3에 도시된 바와 같이, 신호 라인은 서로 절연된 복수의 게이트 라인 및 복수의 데이터 라인 (701)을 포함한다. 복수의 전기 도금 전극 (2)은 일대일 대응으로 게이트 라인 (301)에 전기적으로 연결된 게이트 라인 전기 도금(201) 및 을 포함한다. 일대일 대응으로 데이터 라인 (701)에 전기적으로 연결된 데이터 라인 전기 도금 전극 (202)을 포함한다. 게이트 라인 (301) 및 데이터 라인 (701)은 전도성 재료 (4) 및 바인딩 전극 (5)을 통해 복수의 전기 도금 전극 (2)으로부터 멀어지는 플렉시블 베이스 (1)으로 유도된다. 따라서 바인딩 전극 (5)은 신호 전송을 위해 플렉서블 회로 기판에 연결된다.
구체적으로, 저온 폴리 실리콘 기술에 의해 제조된 디스플레이 기판을 예로 들면, 박막 트랜지스터 TFT 소자 층은 구체적으로 도 2에 도시된 바와 같이 활성층 (8), 제 2 게이트 절연 층 (902), 제 1 게이트 금속층, 제 2 게이트 라인 절연 층 (902), 제 2 게이트 금속층, 층간 유전체층 (11), 제 1 소스 및 드레인 금속층, 평탄화 층 (12), 보호 층 (16), 보스 구조 (14) 및 디스플레이 소자에 바인딩하기 위한 바인딩 라이너 그룹 (15)을 포함한다.
여기서, 활성층 (8)은 전기 도금 전극 (2)과 동일한 층에 제공될 수 있다.
제 1 게이트 금속 층에는 게이트 라인 (301) 및 제 1 데이터 라인 연결 전극 (302)이 제공되고, 게이트 라인 (301)은 게이트 라인 도금 전극 (201)에 전기적으로 연결된다.
제 2 게이트 금속층에는 제 1 게이트 금속층과 함께 커패시턴스를 형성하는 게이트 라인 전극 (303) 및 제 2 데이터 라인 연결 전극 (304)를 포함한다.
제 1 소스 및 드레인 금속층에는 데이터 라인 (701) 및 소스 전극 (702)이 형성된다. 소스 전극 (702)은 활성층 (8)에 전기적으로 연결된다. 데이터 라인 (701)은 제 1 데이터 라인 연결 전극 (302) 및 제 2 데이터 라인 연결 전극 (304)을 통해 데이터 라인 전기 도금 전극 (202) 에 전기적으로 연결되어 지나치게 높은 필름 층 갭으로 인한 스플라이싱의 어려움을 피한다.
제 3 데이터 라인 연결 전극 (13)은 소스 전극 (702)과 전기적으로 연결된다. 제 3 데이터 라인 연결 전극 (13)의 기능은 주로 바인딩 라이너 그룹 (15)에 결합된 표시 소자가 상대적으로 큰 표시 전류를 가질 때 제 3 데이터 라인은 데이터 라인 (701) 상의 저항을 감소시키고 IR 전압 강하를 감소시킬 수 있다. 선택적으로, 디스플레이 소자는 마이크로 LED 디스플레이 장치 일 수 있다. 보호 층 (16)의 기능은 제조 공정 중에 제 3 데이터 라인 연결 전극 (13)을 손상으로부터 보호하는 것이다.
보스 구조 (14)는 디스플레이 장치와 결합 라이너 그룹 (15)의 결합을 용이하게 한다.
전술한 디스플레이 기판의 특정 구조는 본 발명에서 좁은 프레임 또는 프레임 없음의 구현을 설명하기 위한 예시일 뿐이며, 제한된 실시예로 간주될 수 없다는 점에 유의해야한다.
본 발명의 실시예는 또한 본 발명의 실시예에서 제공되는 디스플레이 기판을 포함하는 플렉서블 디스플레이 기판을 제공한다.
특정 구현에서, 플렉서블 디스플레이 기판은 복수의 마이크로 발광 다이오드를 더 포함하고, 마이크로 발광 다이오드는 제 1 전극 및 제 2 전극을 포함하고, 마이크로 발광 다이오드의 제 1 전극은 제 1 결합 라이너에 결합되고, 제 2 전극은 제 2 바인딩 라이너와 바인딩된다.
본 발명의 실시예는 또한 본 발명의 실시예에서 제공된 바와 같이 적어도 2 개의 플렉서블 디스플레이 기판을 포함하는 스플라이싱 스크린을 제공한다. 구체적으로, 본 발명의 실시예들에 의해 제공되는 복수의 플렉서블 디스플레이 기판은 고정 부재를 통해 동일한 캐리어에 고정되어 대형 스플라이싱 스크린을 얻을 수 있다. 고정 부재는 자석일 수 있으며, 이에 대응하여 캐리어에 플렉서블 디스플레이 기판을 흡착시키기 위해 반대 극성의 자석을 캐리어에 제공할 수 있다. 고정 부재는 콜로이드, 즉 복수의 플렉서블 디스플레이 기판을 캐리어에 접착시킬 수 있다.
또한, 본 발명의 실시예는 도 4 및 도 5에 도시된 바와 같이, 본 발명의 실시예에 의해 제공되는 스플라이싱 스크린을 제조하는 방법을 제공하며, 다음 단계를 포함한다:
단계 S101: 복수의 디스플레이 영역을 갖는 디스플레이 마더 보드를 제공하고, 디스플레이 마더 보드는 플렉서블 베이스를 포함하고, 플렉서블 베이스는 복수의 제 1 관통 홀을 갖는다.
단계 S102: 복수의 제 1 관통 홀에 전도성 재료를 형성한다.
단계 S103: 디스플레이 마더 보드를 복수의 디스플레이 영역 각각의 가장자리를 따라 여러 디스플레이 기판으로 절단한다.
단계 S104: 복수의 디스플레이 기판을 스플라이싱한다.
특정 구현에서, 디스플레이 마더 보드의 동일한 행에 있는 2 개의 인접한 디스플레이 영역은 제 1 거리를 가지며, 동일한 열의 2 개의 인접한 디스플레이 영역은 제 2 거리를 갖고, 제 1 단락 전극, 제 2 단락 전극, 게이트 배선 영역과 절단을 위해 영역 (공간)을 제공하도록 한다. 구체적인 제 1 거리는 2mm 내지 3mm 일 수 있고, 제 2 거리는 2mm 내지 3mm 일 수 있다. 본 발명의 실시예에서는 디스플레이 마더 보드를 절단한 후 여러 개의 디스플레이 기판을 형성할 수 있으며, 각 디스플레이 기판은 이후에 임의의 크기의 디스플레이 제품에 스플라이싱 하기 위한 스플라이싱 유닛으로 사용될 수 있다.
특정 구현에서, 단계 S101과 관련하여, 복수의 디스플레이 영역을 갖는 디스플레이 마더 보드를 제공하는 것은 구체적으로,
상기 제 1 강성 기판의 일면에는 플렉서블 베이스, 복수의 전기 도금 전극 및 복수의 신호 라인이 순차적으로 형성되어있다. 제 1 강성 기판은 제 1 유리판 일 수 있다. 신호 라인은 게이트 라인과 데이터 라인을 포함할 수 있다. 제 1 강성 기판의 일면에는 플렉서블 베이스 (1), 버퍼층 (6), 전기 도금 전극 (2), 제 1 절연 층 (901), 게이트 층 (구체적으로는 게이트 (30), 게이트 라인 (301), 제 1 데이터 라인 연결 전극 (302), 제 3 공통 연결 전극 (306)이 포함될 수 있음), 제 2 절연 층 (902), 제 2 데이터 라인 연결 전극 (304) (제 2 공통 연결 전극 (305) 및 게이트 라인 전극 (303)이 동시에 형성될 수 있음), 층간 유전체층 (11), 소스 및 드레인 층 (구체적으로, 소스 전극 (702), 데이터 라인 (701), 드레인 전극 (703), 제 1 공통 연결 전극 (704)가 포함될 수 있음), 공통 전극 (17) (동시에 제 3 데이터 라인 연결 전극 (13)도 형성될 수 있음), 보호 층 (16), 보스 구조 (14), 바인딩 라이너 그룹 (15), 블랙 매트릭스 (10)이 순차적으로 형성된다.
제 2 강성 기판은 제 1 강성 기판으로부터 멀어지는 신호 라인의 측면에 부착되고, 제 2 강성 기판은 제 2 유리판 일 수 있다.
플렉서블 베이스를 노출시키기 위해 제 1 강성 기판을 제거한다.
레이저 드릴링 공정을 통해 전기 도금 전극에 일대일로 대응하는 플렉서블 베이스의 위치에 제 1 관통 홀을 형성한다.
단계 S103 이전, 즉, 디스플레이 마더 보드를 복수의 디스플레이 영역 각각의 가장자리를 따라 복수의 디스플레이 기판으로 절단하기 전에, 본 발명의 실시예의 제조 방법은 제 2 강성 기판을 제거하는 단계를 더 포함한다.
특정 구현에서, 도 5에 도시된 바와 같이, 복수의 신호 라인이 플렉서블 베이스로부터 멀어지는 전기 도금 전극의 측면에 형성되는 것은 구체적으로,
전기 도금 전극의 플렉서블 베이스에서 멀어지는 측면에는 복수의 게이트 라인 (301)이 형성되고, 동시에 인접한 디스플레이 영역 사이의 갭에는 게이트 라인 (301)에 수직으로 연장되는 제 1 단락 전극 (310)이 형성된다. 각 디스플레이 영역의 게이트 라인 (301)는 제 1 단락 전극 (310)에 전기적으로 연결된다.
게이트 라인 (301)의 플렉서블 베이스에서 멀어지는 쪽에는 복수의 데이터 라인 (701)이 형성되고, 동시에 인접한 디스플레이 영역 사이의 갭에는 데이터 라인 (701)에 수직으로 연장되는 제 2 단락 전극 (710)이 형성된다. 각 디스플레이 기판의 데이터 라인(701)는 제 2 단락 전극 (710)에 전기적으로 연결된다.
특정 구현에서, 각 디스플레이 영역의 제 1 관통 홀에 전도성 재료를 형성하는 것은 다음을 포함한다:
제 1 단락 전극 및 제 2 단락 전극을 전기 도금 디바이스에 전기적으로 연결시키고,
전도성 재료는 전기 도금 디바이스에 의해 제 1 관통 홀에 형성된다.
특정 구현에서, 전도성 재료가 전기 도금 디바이스에 의해 제 1 관통 홀에 형성된 후, 제조 방법에서 상기 제 1 관통 홀에 일대일로 대응하는 바인딩 전극은 전기 도금 전극으로부터 멀어지는 플렉서블 베이스의 측면에 형성되는 단계가 더 포함된다. 상기 바인딩 전극은 대응하는 제 1 관통 홀의 전도성 재료를 통해 대응하는 전기 도금 전극에 전기적으로 연결된다.
상술한 디스플레이 기판의 제조 방법은 플렉시블 기판 상에 복수의 전기 도금 전극과 박막 트랜지스터 TFT 소자 층을 형성한다. 박막 트랜지스터 TFT 소자 층은 전기 도금 전극과 전기적으로 연결되는 신호 라인을 포함한다. 그리고, 전기 도금 전극 각각에 서로 마주보는 플렉서블 베이스의 영역에 제 1 관통 홀이 형성된다. 제 1 관통 홀에서 전기 도금이 전도성 재료를 형성하고, 마지막으로 복수의 전기 도금 전극으로부터 멀어지는 플렉서블 베이스 측면에 제 1 관통 홀에 일대일로 대응하는 바인딩 전극이 형성된다. 바인딩 전극은 대응하는 제 1 관통 홀의 전도성 재료를 통해 대응하는 전기 도금 전극에 전기적으로 연결된다. 이 방법은 전기 도금 전극, 전도성 재료 및 바인딩 전극의 설치를 통해 박막 트랜지스터 TFT 소자 층을 플렉시블 기판에서의 박막 트랜지스터 TFT 소자 층에서 멀어지는 쪽으로 직접 유도할 수 있으며, 외부 회로의 플렉서블 회로 기판에 연결되어 박막 트랜지스터 TFT 소자 층으로부터의 디스플레이 신호의 전송을 실현한다. 바인딩 전극은 박막 트랜지스터 TFT 소자 층에서 멀어지는 플렉서블 베이스 측면에 직접 배치되므로, 디스플레이 기판의 팬 아웃 와이어이 생략되어 있으므로 극히 좁은 프레임 또는 프레임 없음의 디자인을 실현하고 대 면적 스플라이싱 스크린의 생산을 실현할 수 있다.
구체적으로, 플렉서블 베이스와 복수의 전기 도금 전극 사이에 도한 버퍼층을 형성하고, 플렉서블 베이스에 드릴링한 후 건식 식각 공정을 통해 버퍼층을 식각하여 각 전기 도금 전극에 서로 마주보는 제 1 관통 홀을 형성한다. 상기 제 1 관통 홀은 버퍼층과 플렉서블 베이스를 관통한다.
일 가능한 구현 방식에서, 전술한 디스플레이 기판의 특정 제조 단계는 다음을 포함할 수 있다 (다음은 예시를 위해 마더 보드 상의 디스플레이 기판의 제조 공정 일 뿐이다):
S501: 제 1 유리 (A)의 표면 상에 플렉서블 베이스 (1)을 형성한다.
S502: 도 6에 도시된 바와 같이, 플렉서블 베이스 (1)의 일측 상에 복수의 전기 도금 전극 (2) 및 박막 트랜지스터 TFT 디바이스 층을 형성한다.
S503: 플렉시블 기판에서 멀어지는 박막 트랜지스터 TFT 소자 층의 측면에 제 2 유리 (B)를 설정하고 조립 장치를 사용하여 제 2 유리를 정렬한다. 여기서 제 2 유리 (B)는 도 7에 도시된 바와 같이 접착제 (C)로 상자에 고정된다.
S504: 도 8에 도시된 바와 같이 박리 장치를 사용하여 제 1 유리 A를 박리한다.
S505: 레이저 드릴링 기술을 사용하여 전기 도금 전극과 반대되는 플렉서블 베이스의 영역을 드릴링한다. 건식 식각 공정으로 유연한 기판에 홀을 뚫고 건식 에칭을 사용하여 버퍼층과 전기 도금 전극 (2) 과 반대되는 버퍼 층의 영역을 식각하여 플렉서블 베이스 (1)과 버퍼층 (6)을 관통하는 제 1 관통 홀을 형성한다. 도 9 및 도 10에 도시된 바와 같다.
S506: 도 11에 도시된 바와 같이 전기 도금에 의해 제 1 관통 홀에 전도성 재료 (4)를 형성한다.
S507: 복수의 전기 도금 전극 (2)으로부터 멀어지는 플렉서블 베이스 (1)의 측면에 바인딩 전극 (5)을 형성하고, 바인딩 전극 (5)은 도 12에 도시된 바와 같이 제 1 관통 홀의 전도성 재료 (4)를 통해 전기 도금 전극에 전기적으로 연결된다;
S508: 제 2 유리 (B)와 접착제 (C)를 제거하고, 도 2 및 3에 도시된 바와 같이 디스플레이 기판의 초과 영역을 잘라낸다.
상기 디스플레이 기판의 제조 방법에서 박막 트랜지스터 박막 트랜지스터 소자 층을 제조하는 단계는 전기 도금 전극과 전기적으로 연결되는 신호 라인을 일대일로 제조하는 단계를 포함하며, 신호 라인은 게이트 라인과 데이터 라인을 포함할 수 있다.
구체적인 제조 방법에서 박막 트랜지스터 박막 트랜지스터 소자 층을 제조하는 것은 도 6에 도시된 바와 같이 베이스 기판 (1)의 측면에 순차적으로 형성되는 활성층 (8), 제 1 게이트 절연 층 (901) 및 제 1 게이트 금속층 (31), 제 2 게이트 절연 층 (902), 제 2 게이트 금속 층 (32), 층간 유전체 층 (11), 제 1 소스 및 드레인 금속 층 (7), 평탄 층 (12), 제 3 데이터 라인 연결 전극 (13), 보호 층 (16), 보스 구조 (14), 바인딩 라이너 (15)를 제조하는 것을 포함할 수 있다.
그 중에서도 박막 트랜지스터 TFT 소자 층의 활성층 (8)은 전기 도금 전극 (2)과 동일한 층에 제공될 수 있다. 활성층과 전기 도금 전극이 동일한 층에 제공되는 경우, 디스플레이 기판의 제조 공정에서 복수의 전기 도금 전극 (2)을 제조한 다음 동일한 층 상에 활성층 (8)을 제조하거나, 박막 트랜지스터 TFT 소자 층의 활성층 (8)이 먼저 제조된 다음 이어서 복수의 전기 도금 전극 (2)이 동일한 층 상에 제조될 수 있다.
제 1 게이트 금속층 (31)에는 게이트 라인 (301) 및 제 1 데이터 라인 연결 전극 (302)이 제공되고, 게이트 라인 (301)은 게이트 라인 도금 전극 (201)에 전기적으로 연결된다.
제 2 게이트 금속층 (32)에는 제 1 게이트 금속층 (31) 및 제 2 데이터 라인 연결 전극 (304)과 커패시턴스를 형성하는 게이트 라인 전극 (303)이 배치되어 있다.
제 1 소스 및 드레인 금속층 (7)은 데이터 라인 (701) 및 소스 전극 (702)으로 형성된다. 소스 전극 (702)은 활성층 (8)에 전기적으로 연결된다. 데이터 라인 (701)은 제 1 데이터 라인 연결 전극 (302) 및 제 2 데이터 라인 연결 전극 (304)을 통해 데이터 라인에 연결된다. 와이어 도금 전극 (202)에 전기적으로 연결된다.
제 3 데이터 라인 연결 전극 (13)은 소스 전극 (702)에 전기적으로 연결된다.
디스플레이 기판을 만들 때, 플렉시블 기판에 제 1 관통 홀을 제조한 다음 박막 트랜지스터 TFT 소자 층을 제조하는 과정에서 신호 라인 (게이트 라인, 데이터 라인 등)이 제 1에 직접 연결된다. 플렉서블 베이스와 금속 재질의 팽창 계수가 다르기 때문에 신호 라인이 끊어질 수 있다. 본 실시예의 제조 방법에서, 박막 트랜지스터 TFT 소자 층을 제고하기 전에 전기 도금 방식으로 신호 라인에 대응하는 전기적으로 연결된 전기 도금 전극을 제조한다. 박막 트랜지스터 TFT 소자 층 공정이 완료된 후 제 1 관통 홀이 제조된다. 제 1 관통 홀 내에 플렉서블 베이스 상에 전기 도금 방식으로 전도성 재료가 제조되어, 박막 트랜지스터 TFT 장치 층의 신호가 박막 트랜지스터 TFT 소자 층의 신호가 박막 트랜지스터 TFT 소자 층에서 멀어지는 플렉서블 베이스의 측면으로 전송될 수 있도록 하여 신호 라인 단선이 피해지고 전기 도금 전극은 전기 도금에 의해 형성된 전도성 재료와 연결되어 신호 전송을 보다 정확하게 한다.
구체적으로, 제 1 관통 홀의 전기 도금 재료 (4)는 구리와 같은 전도성 금속일 수 있고, 플렉서블 베이스의 재료는 폴리이 미드 등일 수 있다.
분명한 것은, 본 분야의 통상 지식을 가진 당업자들은 본 출원에 대해 각종 수정 및 변경을 실행하며 또한 본 출원의 주제 및 범위를 떠나지 않을 수 있다. 이렇게, 본 출원의 이러한 수정 및 변경이 본 출원의 청구항 및 동등 기술 범위 내에 속하는 경우, 본 출원은 이러한 수정 및 변경을 포함하는 것을 의도한다.

Claims (24)

  1. 플렉서블 베이스;
    플렉서블 베이스의 일측에 위치하는 복수의 신호 라인;
    복수의 전기 도금 전극;
    복수의 제 1 관통 홀; 및
    복수의 바인딩 전극을 포함하고,
    상기 전기 도금 전극은 상기 플렉서블 베이스를 향하는 신호 라인의 측면에 위치하며, 상기 플렉서블 베이스 상의 각 상기 전기 도금 전극의 정투영은 상기 플렉서블 베이스 상의 상기 신호 라인의 일부 정투영과 중첩되고, 중첩된 위치에서 상기 신호 라인에 전기적으로 연결되고,
    상기 플렉서블 베이스 상의 상기 제 1 관통 홀의 정투영은 상기 플렉서블 베이스 상의 상기 전기 도금 전극의 정투영과 중첩되고, 상기 제 1 관통 홀이 상기 플렉서블 베이스를 관통하여 상기 전기 도금 전극이 노출되고, 상기 제 1 관통 홀에 전도성 재료로 채워져 있고,
    상기 바인딩 전극은 상기 신호 라인에서 멀어지는 상기 플렉서블 베이스 측면에 위치하며, 상기 플렉서블 베이스 상의 상기 바인딩 전극의 정투영은 상기 플렉서블 베이스 상의 상기 제 1 관통 홀의 정투영과 중첩되고, 각각의 상기 바인딩 전극은 대응하는 상기 제 1 관통 홀 내의 상기 전도성 재료를 통해 대응하는 상기 전기 도금 전극에 전기적으로 연결되고,
    상기 신호 라인은 복수의 게이트 라인을 포함하고,
    상기 전기 도금 전극은 복수의 게이트 라인 전기 도금 전극을 포함하고, 상기 게이트 라인 전기 도금 전극은 상기 게이트 라인과 일대일로 대응하고, 상기 게이트 라인 전기 도금 전극은 상기 게이트 라인의 단부에 대응하고, 복수의 상기 게이트 라인 전기 도금 전극은 제 1 방향으로 순차적으로 배열되고, 상기 제 1 방향은 상기 게이트 라인이 위치한 면과 평행하고 상기 게이트 라인의 연장 방향과 수직이 되는 것을 특징으로 하는 디스플레이 기판.
  2. 제 1 항에 있어서,
    상기 디스플레이 기판은 상기 게이트 라인과 상기 게이트 라인 전기 도금 전극이 위치하는 층 사이에 위치하는 제 1 게이트 절연 층을 더 포함하고,
    상기 게이트 라인 전기 도금 전극은 상기 제 1 게이트 절연 층을 관통하는 제 2 관통 홀을 통해 게이트 라인과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 기판.
  3. 제 2 항에 있어서,
    상기 신호 라인은 상기 플렉서블 베이스로부터 멀어지는 상기 게이트 라인의 측면에 위치한 복수의 데이터 라인을 더 포함하고,
    상기 전기 도금 전극은 복수의 데이터 라인 전기 도금 전극을 더 포함하고, 상기 데이터 라인 전기 도금 전극은 상기 데이터 라인과 일대일로 대응하고, 상기 데이터 라인 전기 도금 전극은 상기 데이터 라인의 단부에 대응하고, 복수의 상기 데이터 라인 전기 도금 전극은 제 2 방향으로 순차적으로 배열되고, 상기 제 2 방향은 상기 데이터 라인이 위치한 면과 평행하고 상기 데이터 라인의 연장 방향과 수직이 되는 것을 특징으로 하는 디스플레이 기판.
  4. 제 3 항에 있어서,
    상기 게이트 라인 전기 도금 전극과 상기 데이터 라인 전기 도금 전극은 동일한 층에 위치하는 것을 특징으로 하는 디스플레이 기판.
  5. 제 4 항에 있어서,
    상기 디스플레이 기판은 상기 데이터 라인이 위치하는 층과 상기 데이터 라인 전기 도금 전극이 위치하는 층 사이에 위치하는 데이터 라인 연결 전극을 더 포함하고,
    상기 데이터 라인과 상기 데이터 라인 전기 도금 전극은 상기 데이터 라인 연결 전극을 통해 전기적으로 연결되는 것을 특징으로 하는 디스플레이 기판.
  6. 제 5 항에 있어서,
    상기 데이터 라인 연결 전극은 제 1 데이터 라인 연결 전극; 및 상기 데이터 라인을 향하는 상기 제 1 데이터 라인 연결 전극의 측면에 위치하는 제 2 데이터 라인 연결 전극을 포함하는 것을 특징으로 하는 디스플레이 기판.
  7. 제 6 항에 있어서,
    상기 제 1 데이터 라인 연결 전극과 상기 게이트 라인은 동일한 층에 위치하는 것을 특징으로 하는 디스플레이 기판.
  8. 제 6 항에 있어서,
    상기 제 2 데이터 라인 연결 전극과 상기 제 1 데이터 라인 연결 전극 사이에 제 2 게이트 절연 층이 더 제공되고;
    상기 제 2 데이터 라인 연결 전극은 상기 제 2 게이트 절연 층을 관통하는 제 3 관통 홀을 통해 상기 제 1 데이터 라인 연결 전극과 전기적으로 연결되고,
    상기 제 1 데이터 라인 연결 전극은 상기 제 1 게이트 절연 층을 관통하는 제 4 관통 홀을 통해 상기 데이터 라인 도금 전극과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 기판.
  9. 제 6 항에 있어서,
    상기 디스플레이 기판은 상기 제 2 데이터 라인 연결 전극과 상기 데이터 라인 사이에 위치된 층간 유전체층을 더 포함하고,
    상기 데이터 라인은 상기 층간 유전체층을 관통하는 제 5 관통 홀을 통해 상기 제 2 데이터 라인 연결 전극과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 기판.
  10. 제 9 항에 있어서,
    상기 디스플레이 기판은 상기 게이트 라인으로부터 멀어지는 상기 데이터 라인의 측면에 위치하는 공통 전극을 포함하고,
    상기 전기 도금 전극은 상기 공통 전극에 전기적으로 연결된 공통 전기 도금 전극을 더 포함하고, 상기 공통 전기 도금 전극과 상기 게이트 라인 전기 도금 전극은 동일한 층에 위치하는 것을 특징으로 하는 디스플레이 기판.
  11. 제 10 항에 있어서,
    상기 디스플레이 기판은, 상기 데이터 라인과 동일한 층에 있는 제 1 공통 연결 전극; 상기 제 2 데이터 라인 연결 전극과 동일한 층에 있는 제 2 공통 연결 전극; 및 상기 제 1 데이터 라인 연결 전극과 동일한 층에 있는 제 3 공통 연결 전극을 더 포함하고,
    상기 공통 전극은 순차적으로 상기 제 1 공통 연결 전극, 제 2 공통 연결 전극, 제 3 공통 연결 전극을 통해 상기 공통 전기 도금 전극과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 기판.
  12. 제 10 항에 있어서,
    상기 디스플레이 기판은 상기 공통 전극과 동일한 층에 있는 제 3 데이터 라인 연결 전극을 더 포함하고, 상기 공통 전극이 위치하는 층과 상기 데이터 라인이 위치하는 층 사이에 평탄 층이 제공되고;
    상기 디스플레이 기판은 데이터 라인과 동일한 층에 설치된 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 더 포함하고, 상기 소스 전극은 상기 데이터 라인에 전기적으로 연결되고, 상기 드레인 전극은 상기 평탄 층을 관통하는 제 6 관통 홀을 통해 상기 제 3 데이터 라인 연결 전극과 전기적으로 연결되는 것을 특징으로 하는 디스플레이 기판.
  13. 제 12 항에 있어서,
    상기 디스플레이 기판은 상기 평탄 층으로부터 멀어지는 상기 공통 전극의 측면에 위치하는 복수의 보스 구조를 더 포함하고, 상기 공통 전극으로부터 멀어지는 상기 보스 구조의 측면에 상기 보스 구조에 일대일로 대응하는 복수의 바인딩 라이너 그룹이 더 제공되고, 상기 바인딩 라이너 그룹 각각은 서로 절연된 제 1 바인딩 라이너 및 제 2 바인딩 라이너를 포함하고,
    상기 제 1 바인딩 라이너는 상기 공통 전극으로부터 멀어지는 상기 보스 구조의 일부 표면을 덮고, 상기 제 3 데이터 라인 연결 전극의 일부를 덮고,
    상기 제 2 바인딩 라이너는 상기 공통 전극으로부터 멀어지는 상기 보스 구조의 일부 표면을 덮고, 상기 공통 전극의 일부를 덮는 것을 특징으로 하는 디스플레이 기판.
  14. 제 13 항에 있어서,
    상기 디스플레이 기판은 상기 평탄 층으로부터 멀어지는 상기 바인딩 라이너 그룹의 측면에 위치한 블랙 매트릭스를 포함하고, 상기 블랙 매트릭스는 상기 바인딩 라이너 그룹을 제외한 다른 영역을 덮는 것을 특징으로 하는 디스플레이 기판.
  15. 제 1 항에 있어서,
    상기 플렉서블 베이스와 상기 복수의 전기 도금 전극 사이에 버퍼 층이 형성되고, 상기 제 1 관통 홀은 상기 버퍼 층을 관통하는 것을 특징으로 하는 디스플레이 기판.
  16. 제 1 항에 있어서,
    상기 바인딩 전극의 재료는 금속 또는 인듐 주석 산화물인 것을 특징으로 하는 디스플레이 기판.
  17. 제 13 항에 있어서,
    상기 디스플레이 기판은 복수의 마이크로 발광 다이오드를 더 포함하고, 상기 마이크로 발광 다이오드는 제 1 전극 및 제 2 전극을 포함하고,
    상기 마이크로 발광 다이오드의 상기 제 1 전극은 상기 제 1 바인딩 라이너와 바인딩되고, 상기 제 2 전극은 상기 제 2 바인딩 라이너와 바인딩되는 것을 특징으로 하는 디스플레이 기판.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 기재된 디스플레이 기판을 포함하는 스플라이싱 스크린.
  19. 복수의 디스플레이 영역을 갖는 디스플레이 마더 보드를 제공하는 단계 - 상기 디스플레이 마더 보드는 플렉서블 베이스를 포함하고, 상기 플렉서블 베이스는 복수의 제 1 관통 홀을 가짐;
    복수의 상기 제 1 관통 홀에 전도성 재료를 형성하는 단계;
    상기 복수의 디스플레이 영역 각각의 가장자리를 따라 상기 디스플레이 마더 보드를 복수의 디스플레이 기판으로 절단하는 단계; 및
    복수의 상기 디스플레이 기판을 스플라이싱하는 단계를 포함하는 것을 특징으로 하는 제 18 항에 기재된 스플라이싱 스크린의 제조 방법.
  20. 제 19 항에 있어서,
    상기 복수의 디스플레이 영역을 갖는 디스플레이 마더 보드를 제공하는 것은,
    제 1 강성 기판의 측면에 플렉서블 베이스, 복수의 전기 도금 전극 및 복수의 신호 라인을 순차적으로 형성하고;
    상기 제 1 강성 기판의 측면으로부터 멀어지는 상기 신호 라인에 제 2 강성 기판을 부착하고;
    상기 제 1 강성 기판을 제거하여 상기 플렉서블 베이스를 노출시키고;
    레이저 드릴링 공정에 의해 상기 플렉서블 베이스에서의 상기 전기 도금 전극과 일대일로 대응하는 위치에 제 1 관통 홀을 형성하고,
    상기 복수의 디스플레이 영역 각각의 가장자리를 따라 상기 디스플레이 마더 보드를 복수의 디스플레이 기판으로 절단하기 전에, 상기 제 2 강성 기판을 제거하는 것을 특징으로 하는 제조 방법.
  21. 제 20 항에 있어서,
    상기 플렉서블 베이스로부터 멀어지는 상기 전기 도금 전극의 측면에 복수의 신호 라인을 형성하는 것은,
    상기 플렉서블 베이스로부터 멀어지는 상기 전기 도금 전극의 측면에 복수의 게이트 라인을 형성하고, 동시에 인접한 상기 디스플레이 영역 사이의 갭에 상기 게이트 라인에 수직으로 연장되는 제 1 단락 전극을 형성하고, 상기 디스플레이 영역의 상기 게이트 라인 각각은 상기 제 1 단락 전극에 전기적으로 연결되고;
    상기 플렉서블 베이스로부터 멀어지는 상기 게이트 라인의 측면에 복수의 데이터 라인을 형성하고, 동시에 인접한 상기 디스플레이 영역 사이의 갭에 상기 데이터 라인에 수직으로 연장되는 제 2 단락 전극을 형성하고, 상기 디스플레이 영역의 상기 데이터 라인 각각은 상기 제 2 단락 전극에 전기적으로 연결되는 것을 특징으로 하는 제조 방법.
  22. 제 21 항에 있어서,
    상기 디스플레이 영역의 상기 제 1 관통 홀 각각에 전도성 재료를 형성하는 것은,
    상기 제 1 단락 전극 및 상기 제 2 단락 전극을 전기 도금 디바이스에 전기적으로 연결하고;
    상기 전기 도금 디바이스에 의해 상기 제 1 관통 홀에서 전도성 재료를 형성하는 것을 특징으로 하는 제조 방법.
  23. 제 22 항에 있어서,
    상기 전기 도금 디바이스에 의해 상기 제 1 관통 홀에서 전도성 재료를 형성한 후,
    상기 전기 도금 전극으로부터 멀어지는 상기 플렉서블 베이스의 측면에 상기 제 1 관통 홀과 일대일로 대응하는 바인딩 전극을 형성하고, 상기 바인딩 전극은 대응하는 상기 제 1 관통 홀 내의 상기 전도성 재료를 통해 상기 전기 도금 전극에 전기적으로 연결하는 것을 특징으로 하는 제조 방법.
  24. 삭제
KR1020207029790A 2019-01-23 2019-10-08 디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법 KR102361329B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910062179.6 2019-01-23
CN201910062179.6A CN109585462A (zh) 2019-01-23 2019-01-23 一种阵列基板及其制作方法、柔性显示面板、拼接屏
PCT/CN2019/110005 WO2020151257A1 (zh) 2019-01-23 2019-10-08 一种显示基板、拼接屏及其制作方法

Publications (2)

Publication Number Publication Date
KR20200134264A KR20200134264A (ko) 2020-12-01
KR102361329B1 true KR102361329B1 (ko) 2022-02-14

Family

ID=65917812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207029790A KR102361329B1 (ko) 2019-01-23 2019-10-08 디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법

Country Status (6)

Country Link
US (1) US11488987B2 (ko)
EP (1) EP3916785A4 (ko)
JP (1) JP7422688B2 (ko)
KR (1) KR102361329B1 (ko)
CN (1) CN109585462A (ko)
WO (1) WO2020151257A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585462A (zh) 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏
CN110047899B (zh) * 2019-04-26 2021-10-22 京东方科技集团股份有限公司 显示面板、显示装置及制造方法
CN110998847B (zh) * 2019-05-13 2022-07-08 京东方科技集团股份有限公司 阵列基板、显示设备和制造阵列基板的方法
CN110112171B (zh) * 2019-05-21 2021-08-20 京东方科技集团股份有限公司 一种显示面板的制作方法及显示面板
CN110265440A (zh) * 2019-06-06 2019-09-20 惠州市华星光电技术有限公司 显示面板及其制作方法
CN111244129B (zh) * 2019-06-18 2021-10-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
TWI759632B (zh) * 2019-09-23 2022-04-01 友達光電股份有限公司 顯示面板及顯示面板製作方法
CN112542086B (zh) * 2019-09-23 2023-03-31 上海和辉光电股份有限公司 显示面板及显示装置
CN112599532A (zh) * 2019-10-01 2021-04-02 财团法人工业技术研究院 电子装置
CN110828482B (zh) * 2019-11-15 2022-01-07 京东方科技集团股份有限公司 一种待电镀基板、背板和显示面板
CN110853531B (zh) * 2019-11-21 2021-11-05 京东方科技集团股份有限公司 显示用驱动背板及其制备方法、显示面板
CN110911437A (zh) * 2019-12-06 2020-03-24 业成科技（成都）有限公司 微发光二极管驱动背板和显示面板
TWI719785B (zh) * 2019-12-27 2021-02-21 友達光電股份有限公司 顯示器
CN113454782A (zh) * 2020-01-10 2021-09-28 京东方科技集团股份有限公司 显示面板及显示装置
EP4095911A4 (en) * 2020-01-22 2023-10-25 BOE Technology Group Co., Ltd. DRIVE BACKPACK AND PREPARATION METHOD THEREFOR, DISPLAY PANEL AND DISPLAY APPARATUS
KR20210117380A (ko) * 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN111724742B (zh) * 2020-06-11 2022-02-22 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN113805378B (zh) 2020-06-12 2022-07-26 京东方科技集团股份有限公司 发光基板及显示装置
CN112366218A (zh) * 2020-11-05 2021-02-12 Tcl华星光电技术有限公司 一种显示面板的制作方法及显示面板
TWI749889B (zh) 2020-11-20 2021-12-11 友達光電股份有限公司 畫素陣列基板
CN112736178B (zh) * 2020-12-23 2022-04-26 惠州市华星光电技术有限公司 mini-LED装置及制作方法
JP2022105856A (ja) * 2021-01-05 2022-07-15 株式会社ジャパンディスプレイ 表示装置の製造方法および表示装置
CN112885847B (zh) * 2021-01-27 2023-02-07 Tcl华星光电技术有限公司 显示面板及其制备方法
CN113437088B (zh) * 2021-06-09 2022-10-04 Tcl华星光电技术有限公司 显示基板及其制备方法、显示装置
CN114299828B (zh) * 2022-02-14 2023-04-07 惠州华星光电显示有限公司 显示单元、拼接屏以及显示装置
CN115036275A (zh) * 2022-05-13 2022-09-09 华南理工大学 一种显示面板的制备方法及显示面板
CN114975403A (zh) * 2022-05-24 2022-08-30 Tcl华星光电技术有限公司 一种显示面板及其制备方法、拼接显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342299A (zh) * 2017-08-30 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3876684B2 (ja) 2000-12-21 2007-02-07 セイコーエプソン株式会社 カラーフィルタの製造方法、カラーフィルタの製造装置、液晶装置の製造方法、液晶装置の製造装置、ｅｌ装置の製造方法、ｅｌ装置の製造装置、材料の吐出方法、ヘッドの制御装置、電子機器
JP2008203642A (ja) 2007-02-21 2008-09-04 Dainippon Printing Co Ltd 多面付け薄膜トランジスタ基板および液晶表示素子の製造方法
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP2014013810A (ja) 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
TWI532162B (zh) * 2013-06-25 2016-05-01 友達光電股份有限公司 可撓式顯示面板及其製造方法
JP2015053444A (ja) * 2013-09-09 2015-03-19 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
CN103715228B (zh) 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6305759B2 (ja) * 2013-12-26 2018-04-04 株式会社ジャパンディスプレイ 表示装置
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
JP6497858B2 (ja) * 2014-07-11 2019-04-10 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US9786686B2 (en) * 2014-11-04 2017-10-10 Japan Display Inc. Display device
KR101827633B1 (ko) * 2016-05-31 2018-03-22 한국광기술원 베젤리스 액정 디스플레이용 기판 및 그 제조방법
CN107564928B (zh) * 2016-06-30 2020-04-14 群创光电股份有限公司 显示装置
US10529745B2 (en) * 2016-07-05 2020-01-07 Innolux Corporation Display device
KR20180041301A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 장치
JP6807712B2 (ja) * 2016-11-16 2021-01-06 株式会社ジャパンディスプレイ 表示装置
CN107256870A (zh) * 2017-06-09 2017-10-17 京东方科技集团股份有限公司 一种阵列基板及制作方法、柔性显示面板、显示装置
KR102470375B1 (ko) * 2017-10-31 2022-11-23 엘지디스플레이 주식회사 디스플레이 장치
US10692799B2 (en) * 2018-06-01 2020-06-23 Innolux Corporation Semiconductor electronic device
US10636360B2 (en) * 2018-07-10 2020-04-28 A.U. Vista, Inc. Wireless display panel with multi-channel data transmission and display device using the same
KR102603697B1 (ko) * 2018-09-14 2023-11-16 엘지디스플레이 주식회사 타일링 표시장치
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
CN109585462A (zh) * 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏
CN209119104U (zh) * 2019-01-23 2019-07-16 京东方科技集团股份有限公司 一种阵列基板、柔性显示面板、拼接屏

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342299A (zh) * 2017-08-30 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其制作方法

Also Published As

Publication number Publication date
EP3916785A1 (en) 2021-12-01
JP2022518080A (ja) 2022-03-14
EP3916785A4 (en) 2022-11-09
CN109585462A (zh) 2019-04-05
JP7422688B2 (ja) 2024-01-26
US11488987B2 (en) 2022-11-01
US20210210522A1 (en) 2021-07-08
WO2020151257A1 (zh) 2020-07-30
KR20200134264A (ko) 2020-12-01

Similar Documents

Publication Publication Date Title
KR102361329B1 (ko) 디스플레이 기판, 스플라이싱 스크린 및 그의 제조 방법
CN110034150B (zh) 显示面板及其制作方法、显示装置
CN106951125B (zh) 一种触控显示面板及触控显示装置
CN104617106B (zh) 一种阵列基板及显示装置
US9711541B2 (en) Display panel and method for forming an array substrate of a display panel
TW565815B (en) Liquid crystal display panel
CN102569341B (zh) 有机发光二极管显示器
CN110349979B (zh) 柔性显示器
CN112466209A (zh) 显示面板和显示装置
CN111681610A (zh) 一种显示装置及其制作方法
CN110797352B (zh) 显示面板及其制作方法、显示装置
CN112930516A (zh) 显示模组和显示装置
JP2023525186A (ja) アレイ基板、液晶表示パネル及び液晶表示装置
CN112309268A (zh) 一种显示装置及显示装置制备方法
CN114188381A (zh) 显示面板及显示装置
CN116229846A (zh) 显示面板和显示装置
CN115457872A (zh) 拼接显示面板及其拼接方法、显示装置
CN108845465B (zh) 显示面板扇出走线结构及其制作方法
CN114284248A (zh) 显示面板
CN209119104U (zh) 一种阵列基板、柔性显示面板、拼接屏
KR20120049607A (ko) 표시장치
CN114185190B (zh) 阵列基板、显示面板及显示装置
US20230231094A1 (en) System and method for display panel
CN109860222B (zh) 显示面板及显示装置
CN219780849U (zh) 一种显示面板

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant