CN110828482B - 一种待电镀基板、背板和显示面板 - Google Patents

一种待电镀基板、背板和显示面板 Download PDF

Info

Publication number
CN110828482B
CN110828482B CN201911118890.5A CN201911118890A CN110828482B CN 110828482 B CN110828482 B CN 110828482B CN 201911118890 A CN201911118890 A CN 201911118890A CN 110828482 B CN110828482 B CN 110828482B
Authority
CN
China
Prior art keywords
conductive pattern
area
substrate
clamping
electroplated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911118890.5A
Other languages
English (en)
Other versions
CN110828482A (zh
Inventor
狄沐昕
李海旭
曹占锋
刘英伟
王珂
梁志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911118890.5A priority Critical patent/CN110828482B/zh
Publication of CN110828482A publication Critical patent/CN110828482A/zh
Application granted granted Critical
Publication of CN110828482B publication Critical patent/CN110828482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明涉及显示技术领域，尤其涉及一种待电镀基板、背板和显示面板。用于解决相关技术中由于驱动电路分布不均，而使得在通过电镀形成该驱动电路时，由于驱动电路的种子层分布不均匀所导致的电场分布不均，从而使得最终所获得的驱动电路厚度均一性较差的问题。本发明实施例提供一种待电镀基板，划分出待镀膜区和设置于所述待镀膜区相对两侧的第一夹持区和第二夹持区；待电镀基板包括基底，以及沿远离基底的方向依次层叠设置的第一导电图案、第一绝缘层和第二导电图案；其中，第一导电图案覆盖待镀膜区的部分和第二导电图案覆盖所述待镀膜区的部分之间图案互补；第一绝缘层在对应第一夹持区的位置镂空。

Description

一种待电镀基板、背板和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种待电镀基板、背板和显示面板。
背景技术
微发光二极管显示装置所采用的发光二极管的尺寸为微米等级，具有画面的独立控制，独立发光控制、高辉度、低耗电、超高分辨率和高色彩度等特点。成为未来显示技术发展的热点之一。
发明内容
本发明的主要目的在于，提供一种待电镀基板、背板和显示面板。用于解决相关技术中由于驱动电路分布不均，而使得在通过电镀形成该驱动电路时，由于驱动电路的种子层分布不均匀所导致的电场分布不均，使得最终所获得的驱动电路厚度均一性较差的问题。
为达到上述目的，本发明采用如下技术方案：
一方面，本发明实施例提供一种待电镀基板，所述待电镀基板划分出待镀膜区和设置于所述待镀膜区相对两侧的第一夹持区和第二夹持区；所述待电镀基板包括基底，以及沿远离所述基底的方向依次层叠设置的第一导电图案、第一绝缘层和第二导电图案；其中，所述第一导电图案包括覆盖所述待镀膜区的部分和覆盖所述第一夹持区的部分，所述第二导电图案包括覆盖所述待镀膜区的部分和覆盖所述第二夹持区的部分；所述第一导电图案覆盖所述待镀膜区的部分和覆盖所述第一夹持区的部分连接为一体结构，所述第二导电图案覆盖所述待镀膜区的部分和覆盖所述第二夹持区的部分连接为一体结构，所述第一导电图案覆盖所述待镀膜区的部分和所述第二导电图案覆盖所述待镀膜区的部分之间图案互补；所述第一绝缘层在对应所述第一夹持区的位置镂空；所述待电镀基板还包括设置于所述待镀膜区的第一电镀挡墙，所述第一电镀挡墙环绕所述第二导电图案覆盖所述待镀膜区部分的侧面一周设置，且所述第一电镀挡墙的高度大于所述第二导电图案的厚度，所述第一电镀挡墙的材料为绝缘材料。
可选的，所述第一电镀挡墙与所述第二导电图案覆盖待镀膜区的部分之间图案互补。
可选的，所述第一电镀挡墙的材料为光刻胶。
可选的，所述待电镀基板还包括设置于所述第一导电图案靠近基底一侧的第三导电图案、第二绝缘层、第四导电图案和第三绝缘层，其中，所述第三导电图案相对于所述第四导电图案更靠近所述基底，所述第二绝缘层设置于所述第三导电图案和所述第四导电图案之间，所述第三绝缘层设置于所述第一导电图案和所述第三导电图案之间；所述待电镀基板还划分出设置于所述待镀膜区相对两侧的第三夹持区和第四夹持区，所述第三夹持区和所述第四夹持区分别与所述第一夹持区和第二夹持区相邻；其中，所述第三导电图案包括覆盖所述待镀膜区的部分和覆盖所述第三夹持区的部分，所述第四导电图案包括覆盖所述待镀膜区的部分和覆盖所述第四夹持区的部分；所述第三导电图案覆盖所述待镀膜区的部分和覆盖所述第三夹持区的部分连接为一体结构，所述第四导电图案覆盖所述待镀膜区的部分和覆盖所述第四夹持区的部分连接为一体结构，所述第三导电图案覆盖所述待镀膜区的部分和所述第四导电图案覆盖所述待镀膜区的部分之间图案互补；所述第二绝缘层在对应所述第三夹持区的位置镂空。
可选的，所述第四导电图案覆盖所述待镀膜区的部分为双层结构，沿远离所述基底的方向依次包括第一导电子层和第二导电子层，所述第一导电子层的材料和所述第二导电子层的材料不同。
可选的，所述待电镀基板还包括设置于所述待镀膜区的第二电镀挡墙，所述第二电镀挡墙环绕所述第四导电图案覆盖所述待镀膜区部分的侧面一周设置，且所述第二电镀挡墙的高度大于或等于所述第四导电图案的厚度，所述第二电镀挡墙的材料为绝缘材料。
可选的，所述第二电镀挡墙与所述第四导电图案覆盖所述待镀膜区的部分之间图案互补。
可选的，所述待镀膜区包括多个呈矩阵形式排列的第一区域，多个所述第一区域的行方向为第二夹持区到第一夹持区的距离方向，多个所述第一区域的列方向为第四夹持区到第三夹持区的距离方向；所述第二导电图案覆盖所述第二夹持区的部分包括第一电极；所述第二导电图案覆盖所述待镀膜区的部分包括由所述第一电极延伸出的多条第一电极走线，多条所述第一电极走线沿所述第一区域的列方向被划分为多组，每组所述第一电极走线包括多条平行且间隔设置的第一电极走线，每组所述第一电极走线中的每条所述第一电极走线一一对应的与同一行所述第一区域中的一个所述第一区域连接；所述第四导电图案覆盖所述第四夹持区的部分包括第二电极；所述第四导电图案覆盖所述待镀膜区的部分包括由所述第二电极延伸出的多条第二电极走线，多条所述第二电极走线沿所述第一区域的行方向划分为多组，每组所述第二电极走线包括多条平行且间隔设置的第二电极走线，每组所述第二电极走线中的每条所述第二电极走线一一对应的与同一列所述第一区域中的一个所述第一区域连接。
可选的，所述第一电极走线和所述第二电极走线均为L形结构，每组该第一电极走线一一对应的设置于一行所述第一区域的列方向一侧，且每组所述第一电极走线中的每条第一电极走线的末端一一对应的与位于相应行中的一个第一区域连接，每组所述第二电极走线一一对应的设置于一列所述第一区域的行方向一侧，且每组所述第二电极走线中的每条第二电极走线的末端一一对应的与位于相应列中的一个第一区域连接。
另一方面，本发明实施例提供一种背板，包括如上所述的待电镀基板，以及驱动电路；所述驱动电路包括设置于所述待电镀基板上，且覆盖在所述第二导电图案表面的第五导电图案，所述第五导电图案为将所述第二导电图案作为种子层，通过电镀形成。
可选的，在所述待电镀基板还包括第三导电图案和第四导电图案，且所述第四导电图案包括第一导电子层和第二导电子层的情况下，所述驱动电路还包括所述第二导电子层。
另一方面，本发明实施例提供一种显示面板，包括如上所述的背板，以及设置于所述背板上，且与所述背板中的驱动电路电连接的多个微发光二极管。
本发明实施例提供一种待电镀基板、背板和显示面板。由于第一导电图案和第二导电图案在待镀膜区形成整面金属，因此，在将第二导电图案作为种子层，通过电镀形成该第五导电图案时，通过将电镀夹具的夹持件夹在第一夹持区和第二夹持区，对第一导电图案覆盖第一夹持区的部分和第二导电图案覆盖第二夹持区的部分进行通电，并通过对该第一导电图案和第二导电图案的电势进行控制，即可在电镀过程中，保证电场均匀分布，解决了相关技术中由于驱动电路分布不均，而使得在通过电镀形成该驱动电路时，由于驱动电路的种子层分布不均匀所导致的电场分布不均，使得最终所获得的驱动电路厚度均一性较差的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种微发光二极管显示装置的俯视结构示意图；
图2为本发明实施例提供的一种背板的俯视结构示意图；
图3为本发明实施例提供的一种背板的剖视结构示意图；
图4为本发明实施例提供的将该待电镀基板作为阴极进行电镀的结构示意图；
图5为本发明实施例提供的另一种背板的俯视结构示意图；
图6为本发明实施例提供的另一种背板的剖视结构示意图；
图7为本发明实施例提供的一种待电镀基板的制备方法的流程示意图；
图8为本发明实施例提供的一种在基底上形成第一导电图案的结构示意图；
图9为本发明实施例提供的基于图8形成第一绝缘层的结构示意图；
图10为本发明实施例提供的基于图9形成第二导电图案的结构示意图；
图11为本发明实施例提供的基于图10形成第一电镀挡墙的结构示意图；
图12为本发明实施例提供的在基底上形成第三导电图案的结构示意图；
图13为本发明实施例提供的基于图12形成第二绝缘层的结构示意图；
图14为本发明实施例提供的基于图13形成第一导电子层的结构示意图；
图15为本发明实施例提供的基于图14形成第二电镀挡墙的结构示意图；
图16为本发明实施例提供的基于图15形成第二导电子层的结构示意图；
图17为本发明实施例提供的基于图16形成第三绝缘层的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明的实施例提供一种微发光二极管显示装置，如图1所示，包括显示面板100。该显示面板100包括背板1，以及设置于该背板1上的多个微发光二极管2。
如图2和图3所示，该背板1包括待电镀基板11，以及设置于该待电镀基板11上的驱动电路12。
其中，如图2和图3所示，该待电镀基板11划分出待镀膜区A和设置于该待镀膜区A相对两侧的第一夹持区S1和第二夹持区S2。该待电镀基板11包括基底111、沿远离该基底111的方向依次层叠设置的第一导电图案112、第一绝缘层113和第二导电图案114。其中，该第一导电图案112包括覆盖该待镀膜区A的部分和覆盖第一夹持区S1的部分，该第二导电图案114包括覆盖待镀膜区A的部分和覆盖第二夹持区S2的部分，该第一导电图案112覆盖该待镀膜区A的部分和覆盖该第一夹持区S1的部分连接为一体结构，该第二导电图案114覆盖待镀膜区A的部分和覆盖第二夹持区S2的部分连接为一体结构，该第一导电图案112覆盖待镀膜区A的部分和第二导电图案114覆盖待镀膜区A的部分之间图案互补。该第一绝缘层113在对应该第一夹持区S1的位置镂空。如图2和图3所示，该待镀膜基板11还包括设置于待镀膜区A的第一电镀挡墙M1，该第一电镀挡墙M1环绕该第二导电图案114覆盖该待镀膜区A部分的侧面一周设置，且该第一电镀挡墙M1的高度h1大于该第二导电图案114的厚度d1，该第一电镀挡墙M1的材料为绝缘材料。
该第一导电图案112覆盖待镀膜区A的部分和第二导电图案114覆盖待镀膜区A的部分之间图案互补，是指在待镀膜区A，沿基底111的厚度方向，该第一导电图案112和第二导电图案114之间彼此无交叠，且二者共同填充满该待镀膜区A，即第一导电图案112和第二导电图案114在待镀膜区A形成整面金属。
如图3所示，该驱动电路12包括设置于该待电镀基板11上，且覆盖在该第二导电图案114表面的第五导电图案115。该第五导电图案115为将该第二导电图案114作为种子层，通过电镀形成。
基于以上结构，在本发明实施例提供的待电镀基板11中，由于第一导电图案112和第二导电图案114在待镀膜区A形成整面金属，因此，在将第二导电图案114作为种子层，通过电镀形成该第五导电图案115时，通过将电镀夹具的夹持件夹在第一夹持区S1和第二夹持区S2，对第一导电图案112覆盖第一夹持区S1的部分和第二导电图案114覆盖第二夹持区S2的部分进行通电，并通过对该第一导电图案112和第二导电图案114的电势进行控制，即可在电镀过程中，保证电场均匀分布，解决了相关技术中由于驱动电路12分布不均，而使得在通过电镀形成该驱动电路12时，由于驱动电路12的种子层分布不均匀所导致的电场分布不均，使得最终所获得的驱动电路厚度均一性较差的问题。
其中，可选的，该第五导电图案115的材料为金属铜。即，在电镀时，如图4所示，可以将金属铜作为阳极，与电源的正极电连接，将该待电镀基板11作为阴极，与电源的负极电连接，即可通过电镀形成该第五导电图案。
其中，对该第一电镀挡墙M1的图案的具体形状不做限定，只要该第一电镀挡墙M1环绕该第二导电图案114覆盖该待镀膜区A部分的侧面一周设置即可。
为了方便制作，可选的，如图2所示，该第一电镀挡墙M1与该第二导电图案114覆盖该待镀膜区A的部分之间图案互补。
这样一来，在制作时仅需要通过刻蚀将第二导电图案114露出即可。
其中，对该第一电镀挡墙M1的材料不做具体限定。
示例性的，该第一电镀挡墙M1的材料可以为光刻胶或OC胶。
其中，为了方便制作，本发明的一可选实施例中，该第一电镀挡墙M1的材料可以为光刻胶。
在本发明实施例中，在电镀完成后，还可以通过剥离液将该第一电镀挡墙M1移除。
其中，对该第五导电图案115的具体结构不做限定，该第五导电图案115可以为任何分布不均匀的形状。
如该第五导电图案115可以为有源驱动电路的源漏极金属层，也可以为无源驱动电路的阴极或阳极引线。
本发明的又一实施例中，如图5和图6所示，该待电镀基板11还包括设置于第一导电图案112靠近基底111一侧的第三导电图案116、第二绝缘层117、第四导电图案118和第三绝缘层119，其中，该第三导电图案116相对于第四导电图案118更靠近该基底111，该第二绝缘层117设置于该第三导电图案116和第四导电图案118之间，该第三绝缘层119设置于该第一导电图案112和第三导电图案116之间。该待电镀基板11还划分出设置于该待镀膜区相对两侧的第三夹持区S3和第四夹持区S4，该第三夹持区S3和第四夹持区S4分别与第一夹持区S1和第二夹持区S2相邻。其中，该第三导电图案116包括覆盖待镀膜区A的部分和覆盖第三夹持区S3的部分，该第四导电图案118包括覆盖待镀膜区A的部分和覆盖第四夹持区S4的部分；该第三导电图案116覆盖待镀膜区的部分和覆盖第三夹持区S3的部分连接为一体结构，该第四导电图案118覆盖待镀膜区A的部分和覆盖第四夹持区S4的部分连接为一体结构，该第三导电图案116覆盖待镀膜区的部分和第四导电图案118覆盖待镀膜区的部分之间图案互补。该第二绝缘层117在对应该第三夹持区S1的位置镂空。
即，在本发明实施例中，该背板可以为无源驱动背板。此时，该第四导电图案118覆盖该待镀膜区A的部分为双层结构，沿远离该基底111的方向依次包括第一导电子层1181和第二导电子层1182，该第一导电子层1181的材料和第二导电子层1182的材料不同。即，该第二导电子层1182为将第一导电子层1181作为种子层，通过电镀形成。
在此情况下，该驱动电路12还包括该第二导电子层1181。即，此时，该第二导电子层1181可以为用于与微发光二极管2的阳极电连接的阳极引线，该第五导电图案115为用于与微发光二极管2的阴极电连接的阴极引线。或者，该第二导电子层1182为用于与微发光二极管2的阴极电连接的阴极引线，该第五导电图案115为用于与微发光二极管2的阳极电连接的阳极引线。
在本发明实施例中，与第二导电图案114类似的，由于该第三导电图案116覆盖待镀膜区A的部分和第四导电图案118覆盖该待镀膜区的部分之间图案互补，因此，在将第一导电子层1181作为种子层，通过电镀形成该第二导电子层1182时，在待镀膜区A，该第三导电图案116和第一导电子层1181构成整面金属，因此，通过控制该第三导电图案116和第一导电子层1181的电势相同，即可在电镀过程中，保证电场均匀分布，解决了相关技术中由于待形成的阳极引线或阴极引线分布不均，而使得在通过电镀形成该阳极引线或阴极引线时，由于阳极引线或阴极引线的种子层(在此为第一导电子层1181)分布不均匀所导致的电场分布不均，使得最终所获得的阳极引线或阴极引线厚度均一性较差的问题。
本发明的又一实施例中，如图5所示，该待电镀基板11还包括设置于该第二绝缘层117远离基底一侧的第二电镀挡墙M2，该第二电镀挡墙M2环绕第四导电图案118覆盖待镀膜区部分的侧面一周设置，且该第二电镀挡墙M2的高度h2大于或等于该第四导电图案118的厚度d2，该第二电镀挡墙M2的材料为绝缘材料。
其中，对该第二电镀挡墙M2的图案的具体形状不做限定，只要该第二电镀挡墙M2环绕该第四导电图案118覆盖该待镀膜区A部分的侧面一周设置即可。
为了方便制作，可选的，如图5所示，该第二电镀挡墙M2与该第四导电图案118覆盖该待镀膜区A的部分之间图案互补。
这时，由于该第二导电子层1182为将该第一导电子层1181作为种子层，通过电镀形成，因此，在制作时，仅需要通过刻蚀将第一导电子层1181露出即可。
其中，对该第二电镀挡墙M2的材料不做具体限定。
示例性的，该第二电镀挡墙M2的材料可以为光刻胶或OC胶。
其中，为了方便制作，本发明的一可选实施例中，该第二电镀挡墙M2的材料可以为光刻胶。
在本发明实施例中，在电镀完成后，还可以通过剥离液将该第二电镀挡墙M2移除，即得到该待电镀基板11不包含该第二电镀挡墙M2的结构。
其中，对该无源驱动的阳极引线和阴极引线的具体分布情况不做限定，只要能够对多个该微发光二极管2进行无源驱动即可。
本发明的一实施例中，如图5所示，该待镀膜区A包括多个呈矩阵形式排列的第一区域P，多个该第一区域P的行方向为第二夹持区S2到第一夹持区S1的距离方向，多个该第一区域P的列方向为第四夹持区S4到第三夹持区S3的距离方向；该第二导电图案114覆盖第二夹持区S2的部分包括第一电极F1；该第二导电图案114覆盖待镀膜区A的部分包括由该第一电极F1延伸出的多条第一电极走线f1，多条该第一电极走线f1沿第一区域P的列方向被划分为多组，每组该第一电极走线f1包括多条平行且间隔设置的第一电极走线f1，每组该第一电极走线f1中的每条第一电极走线f1一一对应的与同一行第一区域P中的一个第一区域P连接；该第四导电图案118覆盖第四夹持区S4的部分包括第二电极F2；该第四导电图案118覆盖待镀膜区A的部分包括由第二电极F2延伸出的多条第二电极走线f2，多条第二电极走线f2沿第一区域P的行方向划分为多组，每组该第二电极走线f2包括多条平行且间隔设置的第二电极走线f2，每组该第二电极走线f2中的每条第二电极走线f2一一对应的与同一列第一区域P中的一个第一区域P连接。
基于此，本发明的一可选实施例中，如图5所示，该第一电极走线f1和第二电极走线f2均为L形结构，每组该第一电极走线f1一一对应的设置于一行该第一区域P的列方向一侧，且每组第一电极走线f1中的每条第一电极走线f1的末端一一对应的与位于相应行中的一个第一区域P连接，每组该第二电极走线f2一一对应的设置于一列该第一区域P的行方向一侧，且每组该第二电极走线f2中的每条第二电极走线f2的末端一一对应的与位于相应列中的一个第一区域P连接。
即，该第一电极走线f1和第二电极走线f1在该基底111的不同位置分布的密集程度不同的情况，是有的位置分布较为集中，而另一些位置分布则较为稀疏的一种示例。
本发明的实施例提供一种待电镀基板的制备方法，参见图7，包括：
S11、在基底111上，且沿远离基底111的方向依次形成第一导电图案112(如图8所示)、第一绝缘层113(如图9所示)和第二导电图案114(如图10所示)；其中，该第一导电图案112包括覆盖待镀膜区A的部分和覆盖第一夹持区S1的部分，该第二导电图案114包括覆盖待镀膜区A的部分和覆盖第二夹持区S2的部分；该第一导电图案112覆盖待镀膜区A的部分和覆盖第一夹持区S1的部分连接为一体结构，该第二导电图案114覆盖待镀膜区A的部分和覆盖第二夹持区S2的部分连接为一体结构，该第一导电图案112覆盖待镀膜区A的部分和该第二导电图案114覆盖待镀膜区A的部分之间图案互补；该第一绝缘层113在对应第一夹持区S1的位置镂空。
该制备方法还包括：S12、在该第一绝缘层113远离基底111一侧形成第一电镀挡墙M1，得到如图11所示的结构，该第一电镀挡墙M1环绕第二导电图案114覆盖待镀膜区A部分的侧面一周设置，且该第一电镀挡墙M1的高度h1大于该第二导电图案114的厚度d1，该第一电镀挡墙M1的材料为绝缘材料。
本发明实施例提供的待电镀基板的制备方法的有益技术效果和本发明实施例提供的待电镀基板的有益技术效果相同，在此不再赘述。
其中，该第一导电图案112、第二导电图案114和第一电镀挡墙M1均可以通过光刻工艺形成。
可选的，该第一导电图案112和第二导电图案114的材料均为金属材料，该第一电镀挡墙M1的材料可以为有机材料。如光刻胶材料、树脂材料等。
本发明的又一实施例中，如图5和图6所示，在该待电镀基板11还包括设置于第一导电图案112靠近基底111一侧的第三导电图案116、第二绝缘层117、第四导电图案118和第三绝缘层119，且该第四导电图案118包括第一导电子层1181和第二导电子层1182，该待电镀基板11还划分出设置于该待镀膜区A相对两侧的第三夹持区S3和第四夹持区S4的情况下；在基底111上形成第一导电图案112和第二导电图案114之前，该制备方法还包括：
在基底111上，且沿远离基底111的方向依次形成第三导电图案116(如图12所示)、第二绝缘层117(如图13所示)和第一导电子层1181(如图14所示)；其中，该第三导电图案116包括覆盖待镀膜区A的部分和覆盖第三夹持区S3的部分，该第一导电子层1181包括覆盖待镀膜区A的部分和覆盖第四夹持区S4的部分；该第三导电图案116覆盖待镀膜区A的部分和覆盖第三夹持区S3的部分连接为一体结构，该第四导电图案118覆盖待镀膜区A的部分和覆盖第四夹持区S4的部分连接为一体结构，该第三导电图案116覆盖待镀膜区A的部分和第四导电图案118覆盖待镀膜区A的部分之间图案互补；该第二绝缘层117在对应第三夹持区S3的位置镂空。
在该第二绝缘层117远离基底111一侧形成第二电镀挡墙M2，得到如图15所示结构。该第二电镀挡墙M2环绕第一导电子层1181覆盖待镀膜区A部分的侧面一周设置，且该第二电镀挡墙M2的高度h2大于第一导电子层1181的厚度d2，该第二电镀挡墙M2的材料为绝缘材料。
将该第一导电子层1181作为种子层，通过电镀形成该第二导电子层1182。得到如图16所示的结构。
其中，需要说明的是，在实际应用中，可以将电镀夹具中的夹持件夹在形成有第三导电图案116、第二绝缘层117和第一导电子层1181的待电镀基板11的第三夹持区S3和第四夹持区S4，并将该待电镀基板11作为阴极放置于电解液中，通过向该第三导电图案116覆盖第三夹持区S3的部分和第一导电子层1181覆盖第四夹持区S4的部分通电，即可利用电解反应，在该第一导电子层1181覆盖待镀膜区A的部分的表面形成该第二导电子层1182。
其中，可以将电源的负极引线通过该夹持件与第三导电图案116和第一导电子层1181电连接，对该第三导电图案116覆盖第三夹持区S3的部分和第一导电子层1181覆盖第四夹持区S4的部分通电，也可以直接向该夹持件(该夹持件的材料为导电材料的情况)进行通电来实现电连接。
在该第二导电子层1182远离基底111的一侧形成该第三绝缘层119，得到如图17所示的结构。
在本发明实施例中，利用第三导电图案116和第一导电子层1181在待镀膜区A的图案互补的关系，在通过电镀形成该第二导电子层1182时，由于第三导电图案116和第一导电子层1181在待镀膜区A的部分形成整面金属，因此，通过将电镀夹具的夹持件夹在第三夹持区S3和第四夹持区S4，对第三导电图案116覆盖第三夹持区S3的部分和第一导电子层1181覆盖第四夹持区S4的部分进行通电，并通过对该第三导电图案116和第一导电子层1181的电势进行控制，即可在电镀过程中，保证电场均匀分布，解决了相关技术中由于待形成的阳极引线或阴极引线分布不均，而使得在通过电镀形成该阳极引线或阴极引线时，由于阳极引线或阴极引线的种子层(在此为第一导电子层1181)分布不均匀所导致的电场分布不均，使得最终所获得的阳极引线或阴极引线厚度均一性较差的问题。
其中，该第三导电图案116、第一导电子层1181和第二电镀挡墙M2均可以通过光刻工艺形成。
其中，可选的，该第三导电图案116和第一导电子层1181的材料可以为金属材料，该第二电镀挡墙M2的材料可以为有机材料。如光刻胶材料、树脂材料等。
本发明的一可选实施例中，该第二导电子层1182的材料为金属铜。即，在本发明实施例中，可以将金属铜作为阳极，与电源的正极电连接，将形成有第三导电图案116、第二绝缘层117和第一导电子层1181的待电镀基板11作为阴极，与电源的负极电连接，即可通过电镀形成该第二导电子层1182。
本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种待电镀基板，其特征在于，所述待电镀基板划分出待镀膜区和设置于所述待镀膜区相对两侧的第一夹持区和第二夹持区；
所述待电镀基板包括基底，以及沿远离所述基底的方向依次层叠设置的第一导电图案、第一绝缘层和第二导电图案；其中，所述第一导电图案包括覆盖所述待镀膜区的部分和覆盖所述第一夹持区的部分，所述第二导电图案包括覆盖所述待镀膜区的部分和覆盖所述第二夹持区的部分；所述第一导电图案覆盖所述待镀膜区的部分和覆盖所述第一夹持区的部分连接为一体结构，所述第二导电图案覆盖所述待镀膜区的部分和覆盖所述第二夹持区的部分连接为一体结构，所述第一导电图案覆盖所述待镀膜区的部分和所述第二导电图案覆盖所述待镀膜区的部分之间图案互补；
所述第一绝缘层在对应所述第一夹持区的位置镂空；
所述待电镀基板还包括设置于所述待镀膜区的第一电镀挡墙，所述第一电镀挡墙环绕所述第二导电图案覆盖所述待镀膜区部分的侧面一周设置，且所述第一电镀挡墙的高度大于所述第二导电图案的厚度，所述第一电镀挡墙的材料为绝缘材料。
2.根据权利要求1所述的待电镀基板，其特征在于，
所述第一电镀挡墙与所述第二导电图案覆盖待镀膜区的部分之间图案互补。
3.根据权利要求1或2所述的待电镀基板，其特征在于，
所述第一电镀挡墙的材料为光刻胶。
4.根据权利要求1或2所述的待电镀基板，其特征在于，
所述待电镀基板还包括设置于所述第一导电图案靠近基底一侧的第三导电图案、第二绝缘层、第四导电图案和第三绝缘层，其中，所述第三导电图案相对于所述第四导电图案更靠近所述基底，所述第二绝缘层设置于所述第三导电图案和所述第四导电图案之间，所述第三绝缘层设置于所述第一导电图案和所述第三导电图案之间；
所述待电镀基板还划分出设置于所述待镀膜区相对两侧的第三夹持区和第四夹持区，所述第三夹持区和所述第四夹持区分别与所述第一夹持区和第二夹持区相邻；
其中，所述第三导电图案包括覆盖所述待镀膜区的部分和覆盖所述第三夹持区的部分，所述第四导电图案包括覆盖所述待镀膜区的部分和覆盖所述第四夹持区的部分；所述第三导电图案覆盖所述待镀膜区的部分和覆盖所述第三夹持区的部分连接为一体结构，所述第四导电图案覆盖所述待镀膜区的部分和覆盖所述第四夹持区的部分连接为一体结构，所述第三导电图案覆盖所述待镀膜区的部分和所述第四导电图案覆盖所述待镀膜区的部分之间图案互补；
所述第二绝缘层在对应所述第三夹持区的位置镂空。
5.根据权利要求4所述的待电镀基板，其特征在于，
所述第四导电图案覆盖所述待镀膜区的部分为双层结构，沿远离所述基底的方向依次包括第一导电子层和第二导电子层，所述第一导电子层的材料和所述第二导电子层的材料不同。
6.根据权利要求4所述的待电镀基板，其特征在于，
所述待电镀基板还包括设置于所述待镀膜区的第二电镀挡墙，所述第二电镀挡墙环绕所述第四导电图案覆盖所述待镀膜区部分的侧面一周设置，且所述第二电镀挡墙的高度大于或等于所述第四导电图案的厚度，所述第二电镀挡墙的材料为绝缘材料。
7.根据权利要求6所述的待电镀基板，其特征在于，
所述第二电镀挡墙与所述第四导电图案覆盖所述待镀膜区的部分之间图案互补。
8.根据权利要求4所述的待电镀基板，其特征在于，
所述待镀膜区包括多个呈矩阵形式排列的第一区域，多个所述第一区域的行方向为第二夹持区到第一夹持区的距离方向，多个所述第一区域的列方向为第四夹持区到第三夹持区的距离方向；
所述第二导电图案覆盖所述第二夹持区的部分包括第一电极；
所述第二导电图案覆盖所述待镀膜区的部分包括由所述第一电极延伸出的多条第一电极走线，多条所述第一电极走线沿所述第一区域的列方向被划分为多组，每组所述第一电极走线包括多条平行且间隔设置的第一电极走线，每组所述第一电极走线中的每条所述第一电极走线一一对应的与同一行所述第一区域中的一个所述第一区域连接；
所述第四导电图案覆盖所述第四夹持区的部分包括第二电极；
所述第四导电图案覆盖所述待镀膜区的部分包括由所述第二电极延伸出的多条第二电极走线，多条所述第二电极走线沿所述第一区域的行方向划分为多组，每组所述第二电极走线包括多条平行且间隔设置的第二电极走线，每组所述第二电极走线中的每条所述第二电极走线一一对应的与同一列所述第一区域中的一个所述第一区域连接。
9.根据权利要求8所述的待电镀基板，其特征在于，
所述第一电极走线和所述第二电极走线均为L形结构，每组该第一电极走线一一对应的设置于一行所述第一区域的列方向一侧，且每组所述第一电极走线中的每条第一电极走线的末端一一对应的与位于相应行中的一个第一区域连接，每组所述第二电极走线一一对应的设置于一列所述第一区域的行方向一侧，且每组所述第二电极走线中的每条第二电极走线的末端一一对应的与位于相应列中的一个第一区域连接。
10.一种背板，其特征在于，包括如权利要求1-9任一项所述的待电镀基板，以及驱动电路；
所述驱动电路包括设置于所述待电镀基板上，且覆盖在所述第二导电图案表面的第五导电图案，所述第五导电图案为将所述第二导电图案作为种子层，通过电镀形成。
11.根据权利要求10所述的背板，其特征在于，在所述待电镀基板还包括第三导电图案和第四导电图案，且所述第四导电图案包括第一导电子层和第二导电子层的情况下，所述驱动电路还包括所述第二导电子层。
12.一种显示面板，其特征在于，包括如权利要求10-11任一项所述的背板，以及设置于所述背板上，且与所述背板中的驱动电路电连接的多个微发光二极管。
CN201911118890.5A 2019-11-15 2019-11-15 一种待电镀基板、背板和显示面板 Active CN110828482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911118890.5A CN110828482B (zh) 2019-11-15 2019-11-15 一种待电镀基板、背板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911118890.5A CN110828482B (zh) 2019-11-15 2019-11-15 一种待电镀基板、背板和显示面板

Publications (2)

Publication Number Publication Date
CN110828482A CN110828482A (zh) 2020-02-21
CN110828482B true CN110828482B (zh) 2022-01-07

Family

ID=69555593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911118890.5A Active CN110828482B (zh) 2019-11-15 2019-11-15 一种待电镀基板、背板和显示面板

Country Status (1)

Country Link
CN (1) CN110828482B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040084318A1 (en) * 2002-11-05 2004-05-06 Uri Cohen Methods and apparatus for activating openings and for jets plating
JP3669363B2 (ja) * 2003-03-06 2005-07-06 ソニー株式会社 エレクトロデポジション型表示パネルの製造方法、並びにエレクトロデポジション型表示パネルおよびエレクトロデポジション型表示装置
EP3047949A1 (en) * 2011-01-14 2016-07-27 JX Nippon Oil & Energy Corporation Diffraction grating, method for producing diffraction grating and method for producing mold
US20150101857A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
CN106917121A (zh) * 2017-03-02 2017-07-04 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种晶圆电镀装置及电镀方法
CN108172584A (zh) * 2017-12-26 2018-06-15 深圳市华星光电半导体显示技术有限公司 阵列基板及其上电极线图案的制备方法和液晶显示面板
CN109585462A (zh) * 2019-01-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板及其制作方法、柔性显示面板、拼接屏

Also Published As

Publication number Publication date
CN110828482A (zh) 2020-02-21

Similar Documents

Publication Publication Date Title
US10964868B2 (en) LED display module
CN102263192B (zh) 发光二极管次基板、发光二极管封装及其制造方法
JP5640281B2 (ja) パッケージ基板及びその製造方法
CN101109094A (zh) 基板上进行水平式电镀、电沉积或无电极电镀加工的方法
US11672082B2 (en) Printed wiring board production method and printed wiring board production apparatus
CN212810308U (zh) 一种显示器件及显示装置
CN110828482B (zh) 一种待电镀基板、背板和显示面板
US10643982B2 (en) Device with multiple vertically separated terminals and methods for making the same
CN102373497A (zh) 电镀装置及电镀方法
US20210184126A1 (en) Light-emitting component, manufacturing method therefor, mask, and display device
US6077405A (en) Method and apparatus for making electrical contact to a substrate during electroplating
EP4086696A1 (en) Array substrate, manufacturing method therefor, and backlight module
TW202137597A (zh) Ｌｅｄ顯示模組及其顯示器
CN111463196A (zh) 显示支架、显示组件以及显示支架的制作方法
CN110752201A (zh) 显示背板及其制备方法、显示装置
KR101105454B1 (ko) 엘이디 조명장치용 인쇄회로기판 및 그의 제조방법
CN211858646U (zh) 显示支架以及具有其的显示组件
CN107604423B (zh) 一种适于多基片高精度电镀的夹持装置
KR20180016222A (ko) 모판, 모판의 제조 방법, 및 마스크의 제조 방법
US20230120741A1 (en) Electroplating apparatus and electroplating method
CN112701114B (zh) 背光装置及其制作方法
CN115410996B (zh) 显示面板及其制造方法
EP3011612B1 (en) Light-emitting device with alternating arrangement of anode pads and cathode pads
CN218631217U (zh) 柔性发光膜
CN114335286B (zh) Led芯片的键合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant