KR101851882B1

KR101851882B1 - 표면 처리 동박, 캐리어가 형성된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법

Info

Publication number: KR101851882B1
Application number: KR1020167004433A
Authority: KR
Inventors: 마사후미 이시이; 미사토 혼다; 노부아키 미야모토
Original assignee: 제이엑스금속주식회사
Priority date: 2013-07-23
Filing date: 2014-07-23
Publication date: 2018-04-24
Also published as: TW201511621A; US20160183380A1; US9955583B2; MY168616A; TWI601457B; US20180279482A1; EP3026145A1; CN105408525B; CN105408525A; KR20160034992A; WO2015012327A1; EP3026145A4; CN109951964A

Abstract

미세 배선 형성성을 유지하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현하는 동박 제거 후 기재면의 프로파일 형상을 부여할 수 있는 표면 처리 동박을 제공한다. 또한, 미세 배선 형성성을 유지하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현하는 표면의 프로파일 형상을 구비하는 수지 기재를 제공한다. 본 발명의 표면 처리 동박은, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 표면 처리층 표면의 면 조도 Sz 가 2 ∼ 6 ㎛ 이다.

Description

표면 처리 동박, 캐리어가 형성된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법{TREATED SURFACE COPPER FOIL, COPPER FOIL WITH CARRIER, SUBSTRATE, RESIN SUBSTRATE, PRINTED CIRCUIT BOARD, COPPER CLAD LAMINATE, AND PRINTED CIRCUIT BOARD MANUFACTURING METHOD}

본 발명은, 표면 처리 동박, 캐리어가 형성된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법에 관한 것이다.

반도체 패키지 기판 및 프린트 배선 기판의 회로 형성 공법은 서브트랙티브 공법이 주류이다. 그러나, 최근, 반도체의 고집적화에 수반하여, 거기에 사용되는 반도체 패키지 기판, 프린트 배선 기판의 회로의 미세화가 진전되어, 서브트랙티브 공법으로의 미세 회로 형성이 곤란해지고 있다.

추가적인 미세 배선화에 대한 대응으로서, 극박 동박을 급전층으로 하여 패턴 동 도금을 실시하고, 마지막에 극박 동층을 플래시 에칭에 의해 제거하여 배선 형성하는 회로 형성 공법 (1), 프리프레그나 빌드업 필름을 진공 프레스 등으로 경화시키고, 그 표면을 조면화하여, 기재면에 적절한 요철을 형성시킴으로써, 신뢰성이 있는 미세 배선을 형성하는 회로 형성 공법 (2), 동박 표면 프로파일을 기재 표면에 전사시키고, 기재 표면에 적절한 요철을 형성시킴으로써, 신뢰성이 있는 미세 배선을 형성하는 회로 형성 공법 (3) 이 주목받고 있다. 이들 공법은 일반적으로 SAP 공법 (세미 애디티브 공법) 이라고 불린다.

동박 표면의 프로파일을 사용한 SAP 공법은, 예를 들어 특허문헌 1 에 기재되어 있다. 이와 같은 동박 표면의 프로파일을 사용한 전형적인 SAP 공법의 예로는, 다음을 들 수 있다. 즉, 수지에 적층한 동박을 전체면 에칭하고, 에칭 기재면을 구멍 뚫고, 천공부 및 기재의 전체면 혹은 일부에 디스미어 처리를 실시하고, 천공부의 에칭면에 드라이 필름을 첩부하여, 회로를 형성하지 않는 부분의 드라이 필름을 노광·현상하고, 드라이 필름 불요부를 약액으로 제거하고, 드라이 필름이 피복되어 있지 않은 동박 표면 프로파일이 전사한 에칭 기재면에 무전해 동 도금, 전기 동 도금을 실시하고, 최종적으로 무전해 동 도금층을 플래시 에칭에 의해 제거하여 미세 배선을 형성한다는 것이다.

일본 공개특허공보 2006-196863호

미세 배선 형성을 위해서는, 기재 표면의 프로파일이 작고 평활한 것이 바람직하지만, 이 경우, 무전해 동 도금 피막의 밀착력이 약해져, 반도체 패키지 기판 혹은 프린트 배선판에 요구되는 신뢰성을 손상시킬 우려가 있다. 한편으로, 무전해 동 도금 피막의 밀착력을 확보하기 위해서는, 기재 표면의 프로파일이 큰 것이 바람직하지만, 이 경우, 미세 배선 형성성이 손상될 우려가 있다.

이들 점에 관해서, 종래 기술에서는 충분한 검토가 이루어져 있지 않아, 여전히 개선의 여지가 남아 있다. 그래서, 본 발명은, 미세 배선 형성성을 유지하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현하는, 동박 제거 후 기재면의 프로파일 형상을 부여할 수 있는 표면 처리 동박, 및/또는, 표면의 프로파일 형상을 구비하는 수지 기재를 제공하는 것을 과제로 한다.

상기 목적을 달성하기 위해서, 본 발명자들은 예의 연구를 거듭한 결과, 표면 처리층 표면의 면 조도 (표면의 최대 높이) Sz 가 소정 범위로 제어된 표면 처리 동박을 이용하여, 회로를 형성하는 기재 상에 당해 표면 처리 동박을 첩합한 후, 제거함으로써, 미세 배선 형성성을 유지하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현하는 동박 제거 후 기재면의 프로파일 형상을 부여할 수 있는 것을 알아냈다. 또한, 표면의 면 조도 (표면의 최대 높이) Sz 가 소정 범위로 제어된 수지 기재를 사용함으로써, 수지 기재 표면에 회로를 형성할 때의, 미세 배선 형성성을 유지하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현할 수 있는 것을 알아냈다.

본 발명은 상기 지견을 기초로 하여 완성한 것으로, 일 측면에 있어서, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 면 조도 Sz 가 2 ∼ 6 ㎛ 인 표면 처리 동박이다.

본 발명의 표면 처리 동박은 일 실시형태에 있어서, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 이다.

본 발명의 표면 처리 동박은 다른 일 실시형태에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 가 된다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 된다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 된다.

본 발명의 표면 처리 동박은 다른 일 측면에 있어서, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 인 표면 처리 동박이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 가 된다.

본 발명의 표면 처리 동박은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 실시형태에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 된다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는 표면 처리 동박이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층이 조화 처리층이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층이, 동, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 층이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층이, 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층 상에 수지층을 구비한다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 본 발명의 표면 처리 동박인 캐리어가 형성된 동박이다.

본 발명의 캐리어가 형성된 동박은 일 실시형태에 있어서, 상기 캐리어의 양면에 상기 극박 동층을 구비한다.

본 발명의 캐리어가 형성된 동박은 다른 일 실시형태에 있어서, 상기 캐리어의 상기 극박 동층과는 반대측에 조화 처리층을 구비한다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재이고, 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 인 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 형성된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어를 상기 캐리어가 형성된 동박으로부터 제거한 후에, 상기 표면 처리 동박인 상기 극박 동층을 제거한 기재이고, 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 인 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재이고, 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 형성된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어를 상기 캐리어가 형성된 동박으로부터 제거한 후에, 상기 표면 처리 동박인 상기 극박 동층을 제거한 기재이고, 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 인 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재이고, 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 형성된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어를 상기 캐리어가 형성된 동박으로부터 제거한 후에, 상기 표면 처리 동박인 상기 극박 동층을 제거한 기재이고, 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박, 또는, 본 발명의 캐리어가 형성된 동박을 이용하여 제조한 구리 피복 적층판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박, 또는, 본 발명의 캐리어가 형성된 동박을 이용하여 제조한 프린트 배선판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박과 절연 기판을 준비하는 공정,

상기 표면 처리 동박을, 표면 처리층측으로부터 절연 기판에 적층하는 공정,

상기 절연 기판 상의 표면 처리 동박을 제거하는 공정,

상기 표면 처리 동박을 제거한 절연 기판의 표면에 회로를 형성하는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 형성된 동박과 절연 기판을 준비하는 공정,

상기 캐리어가 형성된 동박을 극박 동층측으로부터 절연 기판에 적층하는 공정,

상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정,

상기 캐리어를 박리한 후의 절연 기판 상의 극박 동층을 제거하는 공정,

상기 극박 동층을 제거한 절연 기판의 표면에 회로를 형성하는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

상기 표면 처리 동박을, 표면 처리층측으로부터 절연 기판에 적층하여 구리 피복 적층판을 형성하고,

그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,

본 발명은 또 다른 일 측면에 있어서, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박, 또는, 극박 동층측 표면에 회로가 형성된 본 발명의 캐리어가 형성된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 표면 처리 동박 표면 또는 상기 캐리어가 형성된 동박 표면에 수지층을 형성하는 공정,

상기 수지층의 표면에 회로를 형성하는 공정, 및

상기 표면 처리 동박 또는 상기 캐리어가 형성된 동박을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면에 회로가 형성된 금속박, 또는, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박인 제 1 표면 처리 동박, 또는, 극박 금속측 표면에 회로가 형성된 캐리어가 형성된 금속박, 또는, 극박 동층측 표면에 회로가 형성된 본 발명의 캐리어가 형성된 동박인 제 1 캐리어가 형성된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 금속박 표면 또는 상기 표면 처리 동박 표면 또는 상기 캐리어가 형성된 금속박 표면 또는 상기 캐리어가 형성된 동박 표면에 수지층을 형성하는 공정,

본 발명의 표면 처리 동박인 제 2 표면 처리 동박을 표면 처리층측으로부터 상기 수지층에 적층하는 공정, 또는, 본 발명의 캐리어가 형성된 동박인 제 2 캐리어가 형성된 동박을 극박 동층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층된 박이 상기 제 2 캐리어가 형성된 동박인 경우에는, 상기 제 2 캐리어가 형성된 동박의 캐리어를 박리하는 공정,

상기 수지층 상의 표면 처리 동박, 또는, 상기 제 2 캐리어가 형성된 동박의 캐리어가 박리되고 남은 극박 동층을 제거하는 공정,

상기 표면 처리 동박을 제거한 수지층의 표면, 또는, 극박 동층을 제거한 수지층의 표면에 회로를 형성하는 공정, 및

상기 수지층 상에 회로를 형성한 후에, 상기 금속박을 제거함으로써, 또는, 상기 제 1 표면 처리 동박을 제거함으로써, 또는, 상기 캐리어가 형성된 금속박의 캐리어를 박리시킨 후에 극박 금속층을 제거함으로써, 또는, 상기 제 1 캐리어가 형성된 동박의 캐리어를 박리시킨 후에 극박 동층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

금속박을 상기 수지층에 적층하는 공정, 또는, 캐리어가 형성된 금속박을 극박 동층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층된 박이 상기 캐리어가 형성된 금속박인 경우에는, 상기 캐리어가 형성된 금속박의 캐리어를 박리하는 공정,

상기 수지층 상의 금속박, 또는, 상기 캐리어가 형성된 금속박의 캐리어가 박리되고 남은 극박 금속층을 제거하는 공정,

상기 금속박을 제거한 수지층의 표면, 또는, 극박 동층을 제거한 수지층의 표면에 회로를 형성하는 공정, 및

상기 수지층 상에 회로를 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는, 상기 캐리어가 형성된 동박의 캐리어를 박리시킨 후에 극박 동층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면에 회로가 형성된 금속박, 또는, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박인 제 1 표면 처리 동박, 또는, 극박 금속층측 표면에 회로가 형성된 캐리어가 형성된 금속박, 또는, 극박 동층측 표면에 회로가 형성된 본 발명의 캐리어가 형성된 동박인 제 1 캐리어가 형성된 동박을 준비하는 공정,

상기 수지층 상의 표면 처리 동박, 또는, 상기 제 2 캐리어가 형성된 동박의 캐리어가 박리되고 남은 극박 동층을 이용하여 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정,

을 포함하는 프린트 배선판의 제조 방법이다.

상기 수지층 상의 금속박, 또는, 상기 캐리어가 형성된 금속박의 캐리어가 박리되고 남은 극박 금속층을 이용하여 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정,

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 인 수지 기재이다.

본 발명의 수지 기재는 일 실시형태에 있어서, 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 이다.

본 발명의 수지 기재는 다른 일 실시형태에 있어서, 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 이다.

본 발명은 또 다른 일 측면에 있어서, 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 인 수지 기재이다.

본 발명은 또 다른 일 측면에 있어서, 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인 수지 기재이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 세미 애디티브 공법용이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 수지 기재를 이용하여 제조한 프린트 배선판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 수지 기재를 이용하여 제조한 구리 피복 적층판이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박과 수지 기재를 준비하는 공정,

상기 표면 처리 동박을, 표면 처리층측으로부터 수지 기재에 적층하는 공정,

상기 수지 기재 상의 표면 처리 동박을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 캐리어가 형성된 동박과, 수지 기재를 준비하는 공정,

상기 캐리어가 형성된 동박을 극박 동층측으로부터 수지 기재에 적층하는 공정,

상기 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정,

상기 캐리어를 박리한 후의 수지 기재 상의 극박 동층을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 극박 동층을 제거한 수지 기재의 표면에 회로를 형성하는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을, 표면 처리층측으로부터 본 발명의 수지 기재에 적층하여 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 캐리어가 형성된 동박을 극박 동층측으로부터 본 발명의 수지 기재에 적층하는 공정,

상기 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,

본 발명은 또 다른 일 측면에 있어서, 표면에 회로가 형성된 금속박을 준비하는 공정,

상기 회로가 매몰되도록 상기 금속박 표면에 수지 기재를 형성하는 공정,

표면 처리 동박을, 표면 처리층측으로부터 상기 수지 기재에 적층하는 공정,

상기 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정, 및

상기 금속박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 제 1 캐리어가 형성된 동박의 상기 극박 동층측 표면에 수지 기재를 형성하는 공정,

캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 제 2 캐리어가 형성된 동박을 준비하고, 상기 제 2 캐리어가 형성된 동박의 극박 동층측으로부터 상기 수지 기재에 적층하는 공정,

상기 제 2 캐리어가 형성된 동박을 상기 수지 기재에 적층한 후에, 상기 제 2 캐리어가 형성된 동박의 캐리어를 박리하는 공정,

상기 제 2 캐리어가 형성된 동박의 캐리어를 박리한 후의 수지 기재 상의 극박 동층을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 극박 동층을 제거한 수지 기재의 표면에 회로를 형성하는 공정,

상기 수지 기재 상에 회로를 형성한 후에, 상기 제 1 캐리어가 형성된 동박의 캐리어를 박리시키는 공정, 및

상기 제 1 캐리어가 형성된 동박의 캐리어를 박리시킨 후에, 상기 제 1 캐리어가 형성된 동박의 극박 동층을 제거함으로써, 상기 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

상기 회로가 매몰되도록 상기 금속박 표면에 본 발명의 수지 기재를 형성하는 공정,

표면 처리 동박을, 표면 처리층측으로부터 상기 수지 기재에 적층하고, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정, 및

을 포함하는 프린트 배선판의 제조 방법이다.

상기 회로가 매몰되도록 상기 제 1 캐리어가 형성된 동박의 상기 극박 동층측 표면에 본 발명의 수지 기재를 형성하는 공정,

캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 제 2 캐리어가 형성된 동박을 준비하고, 상기 제 2 캐리어가 형성된 동박의 극박 동층측으로부터 상기 수지 기재에 적층하여 상기 제 2 캐리어가 형성된 동박의 캐리어를 박리하고, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해 상기 수지 기재 상에 회로를 형성하는 공정,

을 포함하는 프린트 배선판의 제조 방법이다.

캐리어, 중간층, 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박을 극박 동층측 표면으로부터 상기 수지 기재에 적층하는 공정,

상기 캐리어가 형성된 동박의 캐리어를 박리시킨 후에, 상기 수지 기재 상의 극박 동층을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 극박 동층을 제거한 수지 기재의 표면에 회로를 형성하는 공정, 및

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박의 극박 동층측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 캐리어가 형성된 동박의 상기 극박 동층측 표면에 수지 기재를 형성하는 공정,

상기 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정,

상기 수지 기재 상에 회로를 형성한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리시키는 공정, 및

상기 캐리어가 형성된 동박의 캐리어를 박리시킨 후에, 상기 캐리어가 형성된 동박의 극박 동층을 제거함으로써, 상기 캐리어가 형성된 동박의 극박 동층측 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

상기 수지 기재 상에 회로를 형성하는 공정, 및

을 포함하는 프린트 배선판의 제조 방법이다.

상기 회로가 매몰되도록 상기 캐리어가 형성된 동박의 상기 극박 동층측 표면에 본 발명의 수지 기재를 형성하는 공정,

상기 수지 기재 상에 회로를 형성하는 공정,

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명에 의하면, 미세 배선 형성성을 유지하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현하는, 동박 제거 후 기재면의 프로파일 형상을 부여할 수 있는 표면 처리 동박, 및 표면의 프로파일 형상을 구비하는 수지 기재를 제공할 수 있다.

도 1 은 동박의 프로파일을 사용한 세미 애디티브 공법의 개략예를 나타낸다.
도 2 는 실시예 및 비교예의 데이터를 얻기 위한 샘플 제작 플로우를 나타낸다.
도 3 은 (a), (b), (c), (d), (e) 에, 각각 실시예 A1, A2, A3, A5, A6 의 동박 처리면의 SEM 이미지 (×30000) 를 나타낸다.
도 4 는 (f), (g) 에, 각각 비교예 A1, A2 의 동박 처리면의 SEM 이미지 (×6000) 를 나타낸다.
도 5 는 (h), (i), (j), (k), (l) 에, 각각 실시예 A1 (B1), A2 (B2), A3 (B3), A5 (B5), A6 (B6) 의 수지 기재면의 SEM 이미지 (×30000) 를 나타낸다.
도 6 은 (m), (n) 에, 각각 비교예 A1 (B1), A2 (B2) 의 수지 기재면의 SEM 이미지 (×6000) 를 나타낸다.

[수지 기재]

본 발명에 관련된 수지 기재는, 후술하는 표면 형태가 형성 가능한 것이면 특별히 한정되지 않지만, 예를 들어, 미츠비시 가스 화학사 제조 프리프레그 (GHPL-830MBT 등), 히타치 화성 공업사 제조 프리프레그 (679-FG 등), 스미토모 베이크라이트사 제조 프리프레그 (EI-6785TS-F 등) 로 형성할 수 있다. 본 발명에 있어서는, 미츠비시 가스 화학사 제조 프리프레그 GHPL-830MBT 를 준비하였다. 적층 프레스의 온도, 압력, 시간은, 기재 메이커의 추천 조건을 사용하였다.

본 발명에 관련된 수지 기재의 두께로는 특별히 한정되지 않지만, 예를 들어, 750 ∼ 850 ㎛, 100 ∼ 200 ㎛, 30 ∼ 100 ㎛ 로 할 수 있고, 전형적으로는 30 ∼ 200 ㎛ (양면판의 경우) 이다.

[수지 기재 표면의 면 조도 Sz]

SAP 공법에 있어서, 종래, 회로를 형성하는 기재 표면의 프로파일 형상을 정량화하는 방법으로서, 접촉식 조도계를 사용한 조도 측정이 일반적이었다. 이에 반하여, 본 발명에서는, 레이저 조도 측정계로 측정되는 면 조도 (표면의 최대 높이) Sz 가 적성 범위로 규정된 기재 표면의 프로파일 형상이, 보다 양호하게 미세 배선 형성성을 유지하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현하는 것을 알아냈다. 이와 같은 관점에서, 본 발명에 관련된 수지 기재는, 1 ∼ 5 ㎛ 로 제어되어 있다. 수지 기재 표면의 면 조도 Sz 가 1 ㎛ 미만이면, 무전해 동 도금 피막의 양호한 밀착력의 실현이 곤란해진다. 또한, 수지 기재 표면의 면 조도 Sz 가 5 ㎛ 초과이면, 수지 기재 표면의 미세 배선 형성성이 열화한다. 수지 기재 표면의 면 조도 Sz 는 바람직하게는 1 ∼ 4 ㎛, 보다 바람직하게는 1.5 ∼ 3.5 ㎛, 더욱 보다 바람직하게는 2 ∼ 3 ㎛ 이다.

[수지 기재 표면의 면적비 B/A]

3 차원 표면적과 2 차원 표면적의 비를 소정 범위로 갖는 수지 기재의 표면의 프로파일 형상은, 미세 배선 형성성이 양호하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현한다. 이와 같은 관점에서, 본 발명에 관련된 수지 기재 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 는, 1.01 ∼ 1.5 로 제어되어 있는 것이 바람직하다. 수지 기재 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 미만이면, 무전해 동 도금 피막의 양호한 밀착력의 실현이 곤란해진다. 또한, 수지 기재 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.5 초과이면, 수지 기재 표면의 미세 배선 형성성이 열화한다. 본 발명에 관련된 수지 기재 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 는 바람직하게는 1.03 ∼ 1.4, 보다 바람직하게는 1.05 ∼ 1.35, 더욱 보다 바람직하게는 1.1 ∼ 1.3 이다.

[수지 기재 표면의 흑색 면적률 및 구멍의 직경 평균치]

수지 기재 표면의 요철의 정도를 SEM 관찰 사진으로부터 얻어지는 흑색 면적률로 나타냈을 때, 당해 흑색 면적률을 소정 범위로 갖는 수지 기재의 표면의 프로파일 형상은, 미세 배선 형성성이 양호하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현한다. 이와 같은 관점에서, 본 발명에 관련된 수지 기재 표면의 흑색 면적률은 10 ∼ 50 ％ 가 되도록 제어되어 있는 것이 바람직하다. 여기서, 흑색 면적률로서, 기재 표면의 SEM 이미지 (30k 배) 에 대하여, Photo Shop 7.0 소프트웨어를 사용하여, 백색·흑색 화상 처리를 실시하고, 당해 흑색 영역의 면적률 (％) 을 구하였다. 흑색 면적률 (％) 은, Photo Shop 7.0 에 있는 「이미지」 의 「히스토그램」 을 선정하여, 임계치 128 에 있어서의 비율로 하였다. 또한, 흑색 영역은 측정 표면이 오목 형상, 백색부는 측정 표면이 볼록 형상이 되어 있는 것을 나타낸다. 기재 표면의 당해 흑색 면적률이 15 ％ 미만이면, 무전해 동 도금 피막의 양호한 밀착력의 실현이 곤란해진다. 기재 표면의 당해 흑색 면적률이 50 ％ 초과이면, 미세 배선 형성성이 열화한다.

흑색 면적 비율과 동시에, 표면의 구멍의 직경 평균치를 소정 범위로 갖는 수지 기재의 표면의 프로파일 형상은, 미세 배선 형성성이 양호하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현하기 위한 필요 조건이다. 그 이유는, 흑색 면적 비율만으로는 프로파일의 사이즈와 그 평면 상의 적절한 분포를 만족하지 않기 때문이다. 이와 같은 관점에서, 본 발명에 관련된 수지 기재 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되도록 제어되어 있는 것이 바람직하다. 수지 기재 표면의 당해 구멍의 직경 평균치가 0.03 ㎛ 미만이면, 무전해 동 도금 피막의 양호한 밀착력의 실현이 곤란해진다. 수지 기재 표면의 당해 구멍의 직경 평균치가 1.0 ㎛ 초과이면, 미세 배선 형성성이 열화한다.

이와 같이, 본 발명에 관련된 수지 기재는, 기재 표면의 당해 흑색 면적 비율이 10 ∼ 50 ％ 이고 또한 당해 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인 것이 바람직하고, 흑색 면적 비율이 15 ∼ 45 ％ 이고 또한 구멍의 직경 평균치가 0.1 ∼ 0.8 ㎛ 인 것이 보다 바람직하고, 흑색 면적 비율이 20 ∼ 40 ％ 이고 또한 구멍의 직경 평균치가 0.15 ∼ 0.7 ㎛ 인 것이 더욱 보다 바람직하다.

[수지 기재의 표면 프로파일의 형성 방법]

본 발명에 관련된 수지 기재의 표면의 프로파일 형상은, 수지 기재에 표면 처리 동박을 적층한 후, 당해 표면 처리 동박을 전체면 에칭 등으로 제거함으로써 형성할 수 있다. 또한, 본 발명에 관련된 수지 기재의 표면의 프로파일 형상은, 수지 기재 표면을 소정의 약액에 의해 처리함으로써 형성할 수 있다.

표면 처리 동박을 사용한 본 발명에 관련된 수지 기재의 표면 프로파일의 형성 방법으로는, 먼저, 표면 처리층 표면의 면 조도 (표면의 최대 높이) Sz 가 2 ∼ 6 ㎛ 로 제어되어 있는 표면 처리 동박을 준비한다. 다음으로, 당해 표면 처리 동박의 표면 처리층측으로부터 수지 기재에 첩합하여, 표면 처리 동박을 전체면 에칭 등에 의해 제거한다. 이로써, 표면 처리 동박 제거 후의 수지 기재 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 가 된다.

또한, 본 발명에 있어서 「표면 처리층 표면」 이란 표면 처리되어 있는 측의 최표면을 말한다.

즉, 조화 처리층, 방청층, 내열층, 크로메이트 처리층, 실란 커플링 처리층 등의 표면 처리층을 동박으로 형성한 경우에는, 동박으로 당해 표면 처리층을 형성한 후의 표면을 말한다.

또한, 표면 처리 동박으로서, 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 로 제어된 것을 이용하여, 동일하게 수지 기재에 첩합하여, 전체면 에칭 등에 의해 당해 표면 처리 동박을 제거하면, 표면 처리 동박 제거 후의 수지 기재 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 된다.

또한, 동일하게, 표면 처리 동박으로서, 레이저 조도계로의 면 조도 Sz 가 2 ∼ 6 ㎛ 이고, 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 로 제어된 것을 이용하여, 동일하게 수지 기재에 첩합하여, 전체면 에칭 등에 의해 당해 표면 처리 동박을 제거하면, 수지 기재 표면의 흑색 면적률을 10 ∼ 50 ％, 수지 기재 표면의 구멍의 직경 평균치를 0.03 ∼ 1.0 ㎛ 로 각각 제어할 수 있다.

조화 입자 형성시 등의 표면 처리시에 표면 처리의 전류 밀도와 표면 처리 종료 후의 도금액 중의 침지 시간을 제어함으로써, 표면 처리 후의 동박의 표면 상태나 조화 입자의 형태나 형성 밀도가 정해지고, 이에 의해 상기 표면 처리 동박의 면 조도 Sz, 면적비 B/A, 흑색 면적률, 및 구멍의 직경 평균치를 제어할 수 있다.

구체적으로는, 조화 입자 형성시 등의 표면 처리시에, 표면 처리의 전류 밀도를 높게 제어하여 표면 처리를 실시하고, 계속해서 표면 처리의 전류 밀도를 낮게 제어하여 표면 처리를 실시함으로써, 표면 처리 후의 동박의 표면 상태나 조화 입자의 형태나 형성 밀도가 정해지고, 상기 면 조도 Sz, 면적비 B/A, 흑색 면적률, 및 구멍의 직경 평균치를 제어할 수 있다. 또한, 표면 처리의 전류 밀도를 높게 제어하여 표면 처리를 실시하고, 계속해서 표면 처리의 전류 밀도를 낮게 제어하여 표면 처리를 실시하는 것을 반복 실시하는 것도 유효하다.

여기서, 조화 입자 형성시 등의 표면 처리시에 표면 처리의 전류 밀도를 높게 하면, 석출되는 금속 입자가, 동박의 표면에 대하여 수직 방향으로 성장하기 쉬운 경향이 있다. 또한, 조화 입자 형성시 등의 표면 처리시에 표면 처리의 전류 밀도를 낮게 하면, 동박 표면이 평활 (요철이 적어진다) 이 되기 쉬운 경향이 있다.

그 때문에, 표면 처리의 전류 밀도를 높게 제어하여 표면 처리를 실시하고, 계속해서 표면 처리의 전류 밀도를 낮게 제어하여 표면 처리를 실시하는 것은, 금속 입자를 동박 표면과 수직 방향으로 성장시킨 후에, 상기 금속 입자와 동박 표면의 요철을 매립하여 평활하게 한다는 표면 상태의 제어인 것으로 생각된다.

또한, 동박의 표면 처리층이 도금액에 용해되기 쉬운 경우, 표면 처리 동박의 표면 형태에 미치는, 표면 처리 종료 후의 도금액 중의 침지 시간의 영향이 보다 커지는 경향이 있다.

약액을 사용한 처리에 의한 본 발명에 관련된 수지 기재의 표면 프로파일 (상기 면 조도 Sz, 면적비 B/A, 흑색 면적률, 구멍의 직경 평균치) 의 형성 방법으로는, 수지 기재에 이하의 침지 처리 조건 A 또는 B 로 디스미어 처리를 실시하고, 그 후 중화 처리를 실시함으로써 형성할 수 있다.

(디스미어 처리 조건 A)

· 디스미어 처리액 : 40 g/ℓ KMnO₄, 20 g/ℓ NaOH

· 처리 온도 : 실온

· 침지 시간 : 20 분

· 교반자 회전수 : 300 rpm

(디스미어 처리 조건 B)

· 디스미어 처리액 : 90 g/ℓ KMnO₄, 5 g/ℓ HCl

· 처리 온도 : 49 ℃

· 침지 시간 : 20 분

· 교반자 회전수 : 300 rpm

(중화 처리 조건)

· 중화 처리액 : L-아스코르브산 80 g/ℓ

· 처리 온도 : 실온

· 침지 시간 : 3 분

· 교반 없음

또한, 본 발명에 사용되는, 디스미어 처리, 전해, 표면 처리 또는 도금 등에 사용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.

또한, 상기 침지 처리 외에, 이하의 처리 조건으로 수지 기재 표면에 샤워 처리 A, B 및 중화 처리를 실시하는 것으로도, 동일하게 수지 기재의 표면 프로파일 (상기 면 조도 Sz, 면적비 B/A, 흑색 면적률, 구멍의 직경 평균치) 의 형성을 실시할 수 있다.

(샤워 처리 조건 A)

· 디스미어 처리액 : 40 g/ℓ KMnO₄, 20 g/ℓ NaOH

· 처리 온도 : 실온

· 처리 시간 : 20 분

· 샤워 압력 : 0.2 ㎫

(샤워 처리 조건 B)

· 디스미어 처리액 : 90 g/ℓ KMnO₄, 5 g/ℓ HCl

· 처리 온도 : 49 ℃

· 처리 시간 : 20 분

· 샤워 압력 : 0.2 ㎫

(중화 처리 조건)

· 중화 처리액 : L-아스코르브산 80 g/ℓ

· 처리 온도 : 실온

· 침지 시간 : 3 분

· 교반 없음

[표면 처리 동박]

본 발명에 관련된 표면 처리 동박은, 상기 수지 기재의 표면 프로파일을 형성하기 위해서 사용할 수 있다. 당해 표면 처리 동박에 있어서 사용하는 동박은, 전해 동박 혹은 압연 동박 중 어느 것이어도 된다. 당해 동박의 두께는 특별히 한정할 필요는 없지만, 예를 들어 1 ㎛ 이상, 2 ㎛ 이상, 3 ㎛ 이상, 5 ㎛ 이상이고, 예를 들어 3000 ㎛ 이하, 1500 ㎛ 이하, 800 ㎛ 이하, 300 ㎛ 이하, 150 ㎛ 이하, 100 ㎛ 이하, 70 ㎛ 이하, 50 ㎛ 이하, 40 ㎛ 이하이다.

본 발명에서 사용하는 압연 동박에는 Ag, Sn, In, Ti, Zn, Zr, Fe, P, Ni, Si, Te, Cr, Nb, V, B, Co 등의 원소를 1 종 이상 포함하는 동 합금박도 포함된다. 상기 원소의 농도가 높아지면 (예를 들어 합계로 10 질량％ 이상), 도전율이 저하하는 경우가 있다. 압연 동박의 도전율은, 바람직하게는 50 ％IACS 이상, 보다 바람직하게는 60 ％IACS 이상, 더욱 바람직하게는 80 ％IACS 이상이다. 또한, 압연 동박에는 터프 피치동 (JIS H3100 C1100) 이나 무산소동 (JIS H3100 C1020) 을 이용하여 제조한 동박도 포함된다. 또한, 본 명세서에 있어서 용어 「동박」 을 단독으로 사용했을 때에는 동 합금박도 포함하는 것으로 한다.

또한, 본 발명에 사용할 수 있는 전해 동박에 대해서는, 이하의 전해액 조성 및 제조 조건으로 제작할 수 있다.

· 일반 전해 생박 :

＜전해액 조성＞

동 : 80 ∼ 120 g/ℓ

황산 : 80 ∼ 120 g/ℓ

염소 : 30 ∼ 100 ppm

레벨링제 (아교) : 0.1 ∼ 10 ppm

· 양면 플랫 전해 생박, 캐리어가 형성된 극박 동박의 캐리어 동박 :

＜전해액 조성＞

동 : 80 ∼ 120 g/ℓ

황산 : 80 ∼ 120 g/ℓ

염소 : 30 ∼ 100 ppm

레벨링제 1 (비스(3 술포프로필)디술파이드) : 10 ∼ 30 ppm

레벨링제 2 (아민 화합물) : 10 ∼ 30 ppm

상기의 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.

[화학식 1]

(상기 화학식 중, R₁ 및 R₂ 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)

＜제조 조건＞

전류 밀도 : 70 ∼ 100 A/dm²

전해액 온도 : 50 ∼ 65 ℃

전해액 선속 : 1.5 ∼ 5 m/sec

전해 시간 : 0.5 ∼ 10 분간 (석출시키는 동 두께, 전류 밀도에 따라 조정)

조화 처리로서 동-코발트-니켈 합금 도금, 동-니켈-인 합금 도금, 동-니켈-텅스텐 합금 도금, 동-코발트-텅스텐 합금 도금 등의 합금 도금, 보다 바람직하게는 동 합금 도금을 사용할 수 있다. 조화 처리로서의 동-코발트-니켈 합금 도금은, 전해 도금에 의해, 부착량이 15 ∼ 40 ㎎/dm² 의 동-100 ∼ 3000 ㎍/dm² 의 코발트-100 ∼ 1500 ㎍/dm² 의 니켈인 것과 같은 3 원계 합금층을 형성하도록 실시할 수 있다. Co 부착량이 100 ㎍/dm² 미만에서는, 내열성이 악화되어, 에칭성이 나빠지는 경우가 있다. Co 부착량이 3000 ㎍/dm² 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 발생하고, 또한, 내산성 및 내약품성의 악화가 발생하는 경우가 있다. Ni 부착량이 100 ㎍/dm² 미만이면, 내열성이 나빠지는 경우가 있다. 다른 한편, Ni 부착량이 1500 ㎍/dm² 를 초과하면, 에칭 찌꺼기가 많아지는 경우가 있다. 바람직한 Co 부착량은 1000 ∼ 2500 ㎍/dm² 이고, 바람직한 니켈 부착량은 500 ∼ 1200 ㎍/dm² 이다. 여기서, 에칭 얼룩이란, 염화동으로 에칭한 경우, Co 가 용해되지 않고 남게 되는 것을 의미하고 그리고 에칭 찌꺼기란 염화암모늄으로 알칼리 에칭한 경우, Ni 가 용해되지 않고 남게 되는 것을 의미하는 것이다.

이와 같은 3 원계 동-코발트-니켈 합금 도금을 형성하기 위한 도금욕 및 도금 조건은 다음과 같다 :

도금욕 조성 : Cu 10 ∼ 20 g/ℓ, Co 1 ∼ 10 g/ℓ, Ni 1 ∼ 10 g/ℓ

pH : 1 ∼ 4

온도 : 30 ∼ 50 ℃

전류 밀도 D_k : 20 ∼ 30 A/dm²

도금 시간 : 1 ∼ 5 초

도금 종료 후의 동일 도금액 침지 시간 : 20 초 이하 (20 초보다 길게 침지시키면 입자 형상이 흐트러지므로), 바람직하게는 10 초 이하, 보다 바람직하게는 5 초 이하

상기 도금 종료 후에는, 통상적이라면 특별히 서둘러 도금액으로부터 취출하는 경우는 없지만, 본 발명에서는, 당해 도금 종료 후, 소정의 시간 내에 도금액으로부터 취출할 필요가 있다. 이 때문에, 상기와 같이 상기 도금 종료 후의 동일 도금액 침지 시간을 20 초 이하로 하고 있다. 당해 침지 시간이, 20 초를 초과하여 침지시키면, 도금액에 의해 조화 입자의 일부가 용해되어 있을 가능성이 있다. 당해 조화 입자의 일부의 용해가, 입자 형상의 흐트러짐의 원인의 하나가 되는 것으로 생각된다.

상기 도금 종료 후의 동일 도금액 침지 시간을 10 초 이하, 혹은 5 초 이하로 짧게 함으로써, 입자 형상을 보다 흐트러지기 어렵게 할 수 있기 때문에 유효하다.

또한, 동-코발트-니켈 합금 도금과 마찬가지로, 동-코발트-니켈 합금 도금 이외의 합금 도금도 도금 종료 후의 동일 도금액 침지 시간을 20 초 이하 (20 초 보다 길게 침지시키면 입자 형상이 흐트러지므로), 바람직하게는 10 초 이하, 보다 바람직하게는 5 초 이하로 제어하는 것이 중요하다. 당해 침지 시간이, 20 초를 초과하여 침지시키면, 도금액에 의해 조화 입자의 일부가 용해되어 있을 가능성이 있다. 당해 조화 입자의 일부의 용해가, 입자 형상의 흐트러짐의 원인의 하나가 되는 것으로 생각된다. 동-코발트-니켈 합금 도금 이외의 합금 도금의 pH, 온도, 전류 밀도, 도금 시간은 공지된 조건을 사용할 수 있다.

또한, 표면 처리로서 이하의 조화 처리로서의 동 도금을 실시하는 것도 바람직하다. 이하의 조화 처리로서의 동 도금에 의해 형성되는 표면 처리층은 동 농도가 높아, 대부분이 동으로 구성되는 조화 처리층 (도금층) 이 된다. 동 농도가 높은, 조화 처리층 (도금층) 은 도금액에 잘 용해되지 않는다는 특징이 있다. 이하의 조화 처리로서의 동 도금은 동 도금 1, 동 도금 2 의 순서로 실시한다.

· 동 도금 1

(액 조성 1)

Cu 농도 : 10 ∼ 30 g/ℓ

H₂SO₄ 농도 : 50 ∼ 150 g/ℓ

텅스텐 농도 : 0.5 ∼ 50 ㎎/ℓ

도데실황산나트륨 : 0.5 ∼ 50 ㎎/ℓ

(전기 도금 조건 1)

온도 : 30 ∼ 70 ℃

(1 단째 전류 조건)

전류 밀도 : 18 ∼ 70 A/dm²

조화 쿨롱량 : 1.8 ∼ 1000 A/dm² 바람직하게는 1.8 ∼ 500 A/dm²

도금 시간 : 0.1 ∼ 20 초

(2 단째 전류 조건)

전류 밀도 : 0.5 ∼ 13 A/dm²

조화 쿨롱량 : 0.05 ∼ 1000 A/dm² 바람직하게는 0.05 ∼ 500 A/dm²

도금 시간 : 0.1 ∼ 20 초

또한, 1 단째와 2 단째를 반복해도 된다. 또한, 1 단째를 1 회 또는 복수 회 실시한 후, 2 단째를 1 회 또는 복수 회 실시해도 된다. 또한, 1 단째를 1 회 또는 복수 회 실시한 후, 2 단째를 1 회 또는 복수 회 실시하는 것을 반복해도 된다.

· 동 도금 2

(액 조성 2)

Cu 농도 : 20 ∼ 80 g/ℓ

H₂SO₄농도 : 50 ∼ 200 g/ℓ

(전기 도금 조건 2)

온도 : 30 ∼ 70 ℃

(전류 조건)

전류 밀도 : 5 ∼ 50 A/dm²

조화 쿨롱량 : 50 ∼ 300 A/dm²

도금 시간 : 1 ∼ 60 초

또한, 동박 상에 전술한 동-코발트-니켈 합금 도금 등의 합금 도금과 전술한 동 도금을 조합하여 실시해도 된다. 동박 상에 전술한 동 도금을 실시한 후에, 전술한 합금 도금을 실시하는 것이 바람직하다.

본 발명에 있어서, 동박 상에 형성하는 표면 처리층은, 조화 처리층이어도 된다. 조화 처리는, 통상적으로, 동박의, 수지 기판과 접착하는 면, 즉 표면 처리측의 표면에 적층 후의 동박의 박리 세기를 향상시키는 것을 목적으로 하여, 탈지 후의 동박의 표면에 옹이형의 전착을 형성하는 처리를 말한다. 전해 동박은 제조 시점에서 요철을 가지고 있지만, 조화 처리에 의해 전해 동박의 볼록부를 증강시켜 요철을 더욱 크게 할 수 있다. 조화 처리는, 예를 들어, 동 또는 동 합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리는 미세한 것이어도 된다. 조화 처리층은, 동, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 층 등이어도 된다. 또한, 동 또는 동 합금으로 조화 입자를 형성한 후, 추가로 니켈, 코발트, 동, 아연의 단체 또는 합금 등으로 2 차 입자나 3 차 입자를 형성하는 조화 처리를 실시할 수도 있다. 또한, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 된다.

또한, 본 발명에 있어서 동박 상에 형성하는 표면 처리층은, 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층이어도 된다.

내열층, 방청층으로는 공지된 내열층, 방청층을 사용할 수 있다. 예를 들어, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 동, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 포함하는 층이어도 되고, 니켈, 아연, 주석, 코발트, 몰리브덴, 동, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 된다. 또한, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 동, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 된다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 된다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈을 50 wt％ ∼ 99 wt％, 아연을 50 wt％ ∼ 1 wt％ 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5 ∼ 1000 ㎎/㎡, 바람직하게는 10 ∼ 500 ㎎/㎡, 바람직하게는 20 ∼ 100 ㎎/㎡ 여도 된다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비 (= 니켈의 부착량/아연의 부착량) 가 1.5 ∼ 10 인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5 ㎎/㎡ ∼ 500 ㎎/㎡ 인 것이 바람직하고, 1 ㎎/㎡ ∼ 50 ㎎/㎡ 인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 포함하는 층인 경우, 스루홀이나 비아홀 등의 내벽부가 디스미어액과 접촉했을 때에 동박과 수지 기판의 계면이 디스미어액에 잘 침식되지 않고, 동박과 수지 기판의 밀착성이 향상된다.

예를 들어 내열층 및/또는 방청층은, 부착량이 1 ㎎/㎡ ∼ 100 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 50 ㎎/㎡ 의 니켈 또는 니켈 합금층과, 부착량이 1 ㎎/㎡ ∼ 80 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 40 ㎎/㎡ 의 주석층을 순차 적층한 것이어도 되고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트의 어느 1 종에 의해 구성되어도 된다. 또한, 내열층 및/또는 방청층은, 니켈 또는 니켈 합금과 주석의 합계 부착량이 2 ㎎/㎡ ∼ 150 ㎎/㎡ 인 것이 바람직하고, 10 ㎎/㎡ ∼ 70 ㎎/㎡ 인 것이 보다 바람직하다. 또한, 내열층 및/또는 방청층은, [니켈 또는 니켈 합금 중의 니켈 부착량]/[주석 부착량] = 0.25 ∼ 10 인 것이 바람직하고, 0.33 ∼ 3 인 것이 보다 바람직하다. 당해 내열층 및/또는 방청층을 사용하면 캐리어가 형성된 동박을 프린트 배선판에 가공하여 이후의 회로의 박리 세기, 당해 박리 세기의 내약품성 열화율 등이 양호해진다.

또한, 실란 커플링 처리에 사용되는 실란 커플링제에는 공지된 실란 커플링제를 이용하면 되고, 예를 들어 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제, 메르캅토계 실란 커플링제를 이용하면 된다. 또한, 실란 커플링제에는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴옥시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 사용해도 된다.

상기 실란 커플링 처리층은, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란 등의 실란 커플링제 등을 사용하여 형성해도 된다. 또한, 이와 같은 실란 커플링제는, 2 종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 이용하여 형성한 것이 바람직하다.

여기서 말하는 아미노계 실란 커플링제란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-하이드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥소옥시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, (N,N-디에틸-3-아미노프로필)트리메톡시실란, (N,N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)부톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군에서 선택되는 것이어도 된다.

실란 커플링 처리층은, 규소 원자 환산으로, 0.05 ㎎/㎡ ∼ 200 ㎎/㎡, 바람직하게는 0.15 ㎎/㎡ ∼ 20 ㎎/㎡, 바람직하게는 0.3 ㎎/㎡ ∼ 2.0 ㎎/㎡ 의 범위로 형성되어 있는 것이 바람직하다. 전술한 범위의 경우, 기재와 표면 처리 동박의 밀착성을 보다 향상시킬 수 있다.

[표면 처리 동박의 면 조도 Sz]

SAP 공법에 있어서, 종래, 회로를 형성하는 기재 표면의 프로파일 형상을 정량화하는 방법으로서, 접촉식 조도계를 사용한 조도 측정이 일반적이었다. 이에 반하여, 본 발명에서는, 레이저 조도 측정계로 측정되는 면 조도 (표면의 최대 높이) Sz 가 적성 범위로 규정된 기재 표면의 프로파일 형상이, 보다 양호하게 미세 배선 형성성을 유지하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현하는 것을 알아냈다. 이와 같은 관점에서, 본 발명에 관련된 표면 처리 동박은, 표면 처리층 표면의 면 조도 Sz 가 2 ∼ 6 ㎛ 로 제어되어 있다. 표면 처리층 표면의 면 조도 Sz 가 2 ∼ 6 ㎛ 로 제어되어 있음으로써, 당해 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하여, 표면 처리 동박을 제거한 후의 기재의, 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 가 된다. 표면 처리 동박의 표면 처리층 표면의 면 조도 Sz 가 2 ㎛ 미만이면, 당해 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하여, 표면 처리 동박을 제거한 후의 기재의, 동박 제거측 표면의 면 조도 Sz 가 1 ㎛ 미만이 되어, 무전해 동 도금 피막의 양호한 밀착력의 실현이 곤란해진다. 또한, 표면 처리 동박의 표면 처리층 표면의 면 조도 Sz 가 6 ㎛ 초과이면, 당해 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하여, 표면 처리 동박을 제거한 후의 기재의, 동박 제거측 표면의 면 조도 Sz 가 5 ㎛ 초과가 되어, 미세 배선 형성성이 열화한다. 본 발명에 관련된 표면 처리 동박의 표면 처리층 표면의 면 조도 Sz 는 바람직하게는 2 ∼ 5.5 ㎛, 보다 바람직하게는 2.5 ∼ 5.5 ㎛, 더욱 보다 바람직하게는 3 ∼ 5 ㎛ 이다. 본 발명에 관련된 상기 표면 처리 동박을 제거한 후의 기재 표면의 면 조도 Sz 는 바람직하게는 1 ∼ 4 ㎛, 보다 바람직하게는 1.5 ∼ 3.5 ㎛, 더욱 보다 바람직하게는 2 ∼ 3 ㎛ 이다.

[표면 처리 동박의 면적비 B/A]

표면 처리 동박의 표면 처리측의 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 는, 당해 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하여, 표면 처리 동박을 제거한 후의 기재의 표면의 프로파일 형상에 크게 영향을 미친다. 이와 같은 관점에서, 본 발명에 관련된 표면 처리 동박은, 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 로 제어되어 있는 것이 바람직하다. 여기서, 표면 처리측의 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 는, 예를 들어 당해 표면이 조화 처리되어 있는 경우, 조화 입자의 표면적 B 와, 동박을 동박 표면측으로부터 평면에서 보았을 때에 얻어지는 면적 A 의 비 B/A 라고도 할 수 있다. 표면 처리 동박의 표면 처리측의 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 로 제어되어 있음으로써, 당해 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하여, 표면 처리 동박을 제거한 후의 기재의, 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 된다. 표면 처리 동박의 표면 처리측의 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 미만이면, 당해 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하여, 표면 처리 동박을 제거한 후의 기재의, 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 미만이 되어, 무전해 동 도금 피막의 양호한 밀착력의 실현이 곤란해진다. 또한, 표면 처리 동박의 표면 처리측의 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.8 초과이면, 당해 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하여, 표면 처리 동박을 제거한 후의 기재의, 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.5 초과가 되어, 미세 배선 형성성이 열화한다. 본 발명에 관련된 표면 처리 동박의 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 는 바람직하게는 1.10 ∼ 1.75, 보다 바람직하게는 1.14 ∼ 1.71, 더욱 보다 바람직하게는 1.18 ∼ 1.67 이다. 본 발명에 관련된 상기 표면 처리 동박을 제거한 후의 기재 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 는 바람직하게는 1.03 ∼ 1.4, 보다 바람직하게는 1.05 ∼ 1.35, 더욱 보다 바람직하게는 1.1 ∼ 1.3 이다.

[표면 처리 동박의 흑색 면적률 및 구멍의 직경 평균치]

기재 표면의 요철의 정도를 SEM 관찰 사진으로부터 얻어지는 흑색 면적률로 나타냈을 때, 당해 흑색 면적률을 소정 범위로 갖는 기재의 표면의 프로파일 형상은, 미세 배선 형성성이 양호하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현한다. 이와 같은 관점에서, 본 발명에 관련된 표면 처리 동박은, 표면 처리층측으로부터 기재에 첩합하고, 표면 처리 동박을 제거했을 때, 기재의 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 가 되도록 제어되어 있는 것이 바람직하다. 여기서, 흑색 면적률로서, 기재 표면의 SEM 이미지 (30k 배) 에 대하여, Photo Shop 7.0 소프트웨어를 사용하여, 백색·흑색 화상 처리를 실시하고, 당해 흑색 영역의 면적률 (％) 을 구하였다. 흑색 면적률 (％) 은, Photo Shop 7.0 에 있는 「이미지」 의 「히스토그램」 을 선정하여, 임계치 128 에 있어서의 비율로 하였다. 또한, 흑색 영역은 측정 표면이 오목 형상, 백색부는 측정 표면이 볼록 형상이 되어 있는 것을 나타낸다. 기재 표면의 당해 흑색 면적률이 10 ％ 미만이면, 무전해 동 도금 피막의 양호한 밀착력의 실현이 곤란해진다. 기재 표면의 당해 흑색 면적률이 50 ％ 초과이면, 미세 배선 형성성이 열화한다.

흑색 면적 비율과 동시에, 표면의 구멍의 직경 평균치를 소정 범위로 갖는 수지 기재의 표면의 프로파일 형상은, 미세 배선 형성성이 양호하고, 또한, 무전해 동 도금 피막의 양호한 밀착력을 실현하기 위한 필요 조건이다. 그 이유는, 흑색 면적 비율만으로는 프로파일의 사이즈와 그 평면 상의 적절한 분포를 만족하지 않기 때문이다. 이와 같은 관점에서, 본 발명에 관련된 수지 기재 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되도록 제어되어 있다. 수지 기재 표면의 당해 구멍의 직경 평균치가 0.03 ㎛ 미만이면, 무전해 동 도금 피막의 양호한 밀착력의 실현이 곤란해진다. 수지 기재 표면의 당해 구멍의 직경 평균치가 1.0 ㎛ 초과이면, 미세 배선 형성성이 열화한다.

조화 입자 형성시 등의 표면 처리시에 표면 처리의 전류 밀도와 표면 처리 종료 후의 도금액 중의 침지 시간을 제어함으로써, 표면 처리 후의 동박의 표면 상태나 조화 입자의 형태나 형성 밀도가 정해져, 상기 면 조도 Sz, 면적비 B/A, 흑색 면적률, 및 구멍의 직경 평균치를 제어할 수 있다.

구체적으로는, 조화 입자 형성시 등의 표면 처리시에, 표면 처리의 전류 밀도를 높게 제어하여 표면 처리를 실시하고, 계속해서 표면 처리의 전류 밀도를 낮게 제어하여 표면 처리를 실시함으로써, 표면 처리 후의 동박의 표면 상태나 조화 입자의 형태나 형성 밀도가 정해져, 상기 면 조도 Sz, 면적비 B/A, 흑색 면적률, 및 구멍의 직경 평균치를 제어할 수 있다. 또한, 표면 처리의 전류 밀도를 높게 제어하여 표면 처리를 실시하고, 계속해서 표면 처리의 전류 밀도를 낮게 제어하여 표면 처리를 실시하는 것을 반복하여 실시하는 것도 유효하다.

여기서, 조화 입자 형성시 등의 표면 처리시에 표면 처리의 전류 밀도를 높게 하면, 석출되는 금속 입자가, 동박의 표면에 대하여 수직 방향으로 성장하기 쉬운 경향이 있다. 또한, 조화 입자 형성시 등의 표면 처리시에 표면 처리의 전류 밀도를 낮게 하면, 동박 표면이 평활 (요철이 적어진다) 해지기 쉬운 경향이 있다.

[캐리어가 형성된 동박]

본 발명에 관련된 표면 처리 동박으로는, 캐리어가 형성된 동박을 이용해도 된다. 캐리어가 형성된 동박은, 캐리어와, 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 동층을 구비한다. 또한, 캐리어가 형성된 동박은 캐리어, 중간층 및 극박 동층을 이 순서로 구비해도 된다. 캐리어가 형성된 동박은 캐리어측의 표면 및 극박 동층측의 표면의 어느 일방 또는 양방에 조화 처리층 등의 표면 처리층을 가져도 된다.

캐리어가 형성된 동박의 캐리어측의 표면에 조화 처리층을 형성한 경우, 캐리어가 형성된 동박을 당해 캐리어측의 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판 등의 지지체가 잘 박리되지 않게 된다는 이점을 갖는다.

＜캐리어＞

본 발명에서는 캐리어로서 금속박을 사용할 수 있다. 금속박으로는 동박, 동 합금박, 니켈박, 니켈 합금박, 알루미늄박, 알루미늄 합금박, 철박, 철 합금박, 스테인리스박, 아연박, 아연 합금박 등을 사용할 수 있다. 이 중, 캐리어로는, 박리층을 형성하기 쉬운 점에서, 특히 동박을 사용하는 것이 바람직하다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산동 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 동을 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 동박의 재료로는 터프 피치동이나 무산소 동과 같은 고순도의 동 외에, 예를 들어 Sn 함유 동, Ag 함유 동, Cr, Zr 또는 Mg 등을 첨가한 동 합금, Ni 및 Si 등을 첨가한 코르손계 동 합금과 같은 동 합금도 사용 가능하다.

본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 12 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 비용이 높아지기 때문에 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.

＜중간층＞

캐리어 상에는 중간층을 형성한다. 캐리어와 중간층의 사이에는 다른 층을 형성해도 된다. 본 발명에서 사용하는 중간층은, 캐리어가 형성된 동박이 절연 기판에 대한 적층 공정 전에는 캐리어로부터 극박 동층이 잘 박리되지 않는 한편으로, 절연 기판에 대한 적층 공정 후에는 캐리어로부터 극박 동층이 박리 가능해지는 것과 같은 구성이면 특별히 한정되지 않는다. 예를 들어, 본 발명의 캐리어가 형성된 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 포함해도 된다. 또한, 중간층은 복수의 층이어도 된다.

또한, 예를 들어, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소의 수화물 또는 산화물로 이루어지는 층을 형성함으로써 구성할 수 있다.

또한, 예를 들어, 중간층은, 캐리어 상에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과, 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 동의 접착력은 크롬과 동의 접착력보다 높기 때문에, 극박 동층을 박리할 때에, 극박 동층과 크롬의 계면에서 박리되게 된다. 또한, 중간층의 니켈에는 캐리어로부터 동 성분이 극박 동층으로 확산되어 가는 것을 방지하는 배리어 효과가 기대된다. 중간층에 있어서의 니켈의 부착량은 바람직하게는 100 ㎍/dm² 이상 40000 ㎍/dm² 이하, 보다 바람직하게는 100 ㎍/dm² 이상 4000 ㎍/dm² 이하, 보다 바람직하게는 100 ㎍/dm² 이상 2500 ㎍/dm² 이하, 보다 바람직하게는 100 ㎍/dm² 이상 1000 ㎍/dm² 미만이고, 중간층에 있어서의 크롬의 부착량은 5 ㎍/dm² 이상 100 ㎍/dm² 이하인 것이 바람직하다. 중간층을 편면에만 형성하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다. 또한, 캐리어의 양측으로 중간층을 형성해도 된다.

＜극박 동층＞

중간층 상에는 극박 동층을 형성한다. 중간층과 극박 동층 사이에 다른 층을 형성해도 된다. 당해 극박 동층은, 본 발명의 표면 처리 동박이다. 극박 동층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이고, 보다 전형적으로는 1.5 ∼ 5 ㎛ 이다. 또한, 중간층 상에 극박 동층을 형성하기 전에, 극박 동층의 핀홀을 저감시키기 위해서 동-인 합금에 의한 스트라이크 도금을 실시해도 된다. 스트라이크 도금에는 피롤린산 동 도금액 등을 들 수 있다. 캐리어의 양측에 극박 동층을 형성해도 된다.

[표면 처리층 상의 수지층]

본 발명의 표면 처리 동박의 표면 처리층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.

상기 수지층은 접착제여도 되고, 접착용의 반 경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반 경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락이 닿아도 점착감은 없고, 그 절연 수지층을 중합하여 보관할 수 있고, 또한 가열 처리를 받으면 경화 반응이 일어나는 상태의 것을 포함한다.

또한 상기 수지층은 열경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또한, 상기 수지층은 열가소성 수지를 포함해도 된다. 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 말레이미드계 수지, 폴리비닐아세탈 수지, 우레탄 수지, 폴리에테르설폰, 폴리에테르술폰 수지, 방향족 폴리아미드 수지, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 다가 카르복실산의 무수물 등을 포함하는 수지를 바람직한 것으로서 들 수 있다. 또한, 상기 수지층이 블록 공중합 폴리이미드 수지층을 함유하는 수지층 또는 블록 공중합 폴리이미드 수지와 폴리말레이미드 화합물을 함유하는 수지층이어도 된다. 또한 상기 에폭시 수지는, 분자 내에 2 개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도에 사용할 수 있는 것이면, 특별히 문제 없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2 개 이상의 글리시딜기를 갖는 화합물을 이용하여 에폭시화한 에폭시 수지가 바람직하다. 또한, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라하이드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상을 혼합하여 사용할 수 있고, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.

상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체 (무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 사용해도 된다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또한, 상기 수지층은 예를 들어 국제 공개 번호 WO 2008/004399호, 국제 공개 번호 WO 2008/053878, 국제 공개 번호 WO 2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허 제3184485호, 국제 공개 번호 WO 97/02728, 일본 특허 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허 제3992225, 일본 공개특허공보 2003-249739호, 일본 특허 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허 제3949676호, 일본 특허 제4178415호, 국제 공개 번호 WO 2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허 제5024930호, 국제 공개 번호 WO 2006/028207, 일본 특허 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개 번호 WO 2006/134868, 일본 특허 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개 번호 WO 2007/105635, 일본 특허 제5180815호, 국제 공개 번호 WO 2008/114858, 국제 공개 번호 WO 2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개 번호 WO 2009/001850, 국제 공개 번호 WO 2009/145179, 국제 공개 번호 WO 2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 된다.

이들 수지를 예를 들어 메틸에틸케톤 (MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌글리콜모노메틸에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등의 용제에 용해시켜 수지액으로 하고, 이것을 상기 극박 동층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링제층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 이용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다. 상기 수지층의 조성물을, 용제를 이용하여 용해시키고, 수지 고형분 3 wt％ ∼ 60 wt％, 바람직하게는, 10 wt％ ∼ 40 wt％, 보다 바람직하게는 25 wt％ ∼ 40 wt％ 의 수지액으로 해도 된다. 또한, 메틸에틸케톤과 시클로펜타논의 혼합 용제를 이용하여 용해시키는 것이, 환경적인 견지에서 현단계에서는 가장 바람직하다.

상기 수지층을 구비한 표면 처리 동박 (수지가 형성된 표면 처리 동박) 은, 그 수지층을 기재에 중합한 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 동박으로 소정의 배선 패턴을 형성한다는 양태로 사용된다. 또한, 당해 표면 처리 동박을 극박 동층으로서 사용한 캐리어가 형성된 동박에 대하여, 수지층을 구비한 캐리어가 형성된 동박 (수지가 형성된 캐리어가 형성된 동박) 은, 그 수지층을 기재에 중합한 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 캐리어를 박리하여 극박 동층을 표출시키고 (당연히 표출되는 것은 그 극박 동층의 중간층측의 표면이다), 거기에 소정의 배선 패턴을 형성한다고 하는 양태로 사용된다.

이 수지가 형성된 표면 처리 동박 혹은 수지가 형성된 캐리어가 형성된 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 장 수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 것과 같은 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 구리 피복 적층판을 제조할 수 있다. 또한 이 때, 기재의 표면에 절연 수지를 언더 코트하여 표면의 평활성을 더욱 개선할 수도 있다.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또한 적층 공정도 간략해지기 때문에 경제적으로 유리해지고, 게다가, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 특히 수지가 형성된 캐리어가 형성된 동박에 대해서는 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다. 당해 수지층의 두께는 0.1 ∼ 120 ㎛ 인 것이 바람직하다.

수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하하고, 프리프레그재를 개재시키지 않고 이 수지가 형성된 표면 처리 동박 혹은 수지가 형성된 캐리어가 형성된 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다. 또한, 상기 경화 수지층, 반 경화 수지층과의 총 수지층 두께는 0.1 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 35 ㎛ ∼ 120 ㎛ 인 것이 실용상 바람직하다. 그리고, 그 경우의 각 두께는, 경화 수지층은 5 ∼ 20 ㎛ 이고, 반 경화 수지층은 15 ∼ 115 ㎛ 인 것이 바람직하다. 총수지층 두께가 120 ㎛ 를 초과하면, 얇은 두께의 다층 프린트 배선판을 제조하는 것이 어려워지는 경우가 있고, 35 ㎛ 미만에서는 얇은 두께의 다층 프린트 배선판을 형성하기 쉬워지기는 하지만, 내층의 회로간에 있어서의 절연층인 수지층이 지나치게 얇아져, 내층의 회로간의 절연성을 불안정하게 하는 경향이 발생하는 경우가 있기 때문이다. 또한, 경화 수지층 두께가 5 ㎛ 미만이면, 동박 조화면의 표면 조도를 고려할 필요가 발생하는 경우가 있다. 반대로 경화 수지층 두께가 20 ㎛ 를 초과하면 경화가 완료된 수지층에 의한 효과는 특별히 향상되지 않게 되는 경우가 있고, 총 절연층 두께는 두꺼워진다. 또한, 상기 경화 수지층은, 두께가 3 ㎛ ∼ 30 ㎛ 여도 된다. 또한, 상기 반 경화 수지층은, 두께가 7 ㎛ ∼ 55 ㎛ 여도 된다. 또한, 상기 경화 수지층과 상기 반 경화 수지층의 합계 두께는 10 ㎛ ∼ 60 ㎛ 여도 된다.

또한, 수지가 형성된 표면 처리 동박 혹은 수지가 형성된 캐리어가 형성된 동박이 극박의 다층 프린트 배선판을 제조하는 것에 사용되는 경우에는, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛, 보다 바람직하게는 0.5 ㎛ ∼ 5 ㎛, 보다 바람직하게는 1 ㎛ ∼ 5 ㎛ 로 하는 것이, 다층 프린트 배선판의 두께를 작게 하기 때문에 바람직하다. 또한, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛ 로 하는 경우에는, 수지층과 동박의 밀착성을 향상시키기 위해서, 표면 처리층 상에 내열층 및/또는 방청층 및/또는 크로메이트 처리층 및/또는 실란 커플링 처리층을 형성한 후에, 당해 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층 상에 수지층을 형성하는 것이 바람직하다.

또한, 수지층이 유전체를 포함하는 경우에는, 수지층의 두께는 0.1 ∼ 50 ㎛ 인 것이 바람직하고, 0.5 ㎛ ∼ 25 ㎛ 인 것이 바람직하고, 1.0 ㎛ ∼ 15 ㎛ 인 것이 보다 바람직하다. 또한, 전술한 수지층의 두께는, 임의의 10 점에 있어서 단면 관찰에 의해 측정한 두께의 평균치를 말한다.

한편, 수지층의 두께를 120 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적으로 하는 두께의 수지층을 형성하는 것이 곤란해지고, 여분의 재료비와 공정수가 가해지기 때문에 경제적으로 불리해진다. 나아가, 형성된 수지층은 그 가요성이 열등하기 때문에, 핸들링시에 크랙 등이 발생하기 쉬워지고, 또한 내층재와의 열 압착시에 과잉의 수지 흐름이 발생하여 원활한 적층이 곤란해지는 경우가 있다.

또한, 수지가 형성된 캐리어가 형성된 동박의 다른 하나의 제품 형태로는, 상기 극박 동층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 상에 수지층으로 피복하고, 반 경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는 수지가 형성된 동박의 형태로 제조하는 것도 가능하다.

이하에, 본 발명에 관련된 수지 기재를 사용한 프린트 배선판의 제조 공정의 예를 몇가지 나타낸다. 또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면 처리 동박과 수지 기재를 준비하는 공정, 표면 처리 동박을, 표면 처리층측으로부터 수지 기재에 적층하는 공정, 수지 기재 상의 표면 처리 동박을 제거하여 본 발명의 수지 기재를 얻는 공정, 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정을 포함한다.

도 1 에 동박의 프로파일을 사용한 세미 애디티브 공법의 개략예를 나타낸다. 당해 공법에서는, 수지 기재의 표면 프로파일의 형성을 위해서, 동박의 표면 프로파일을 사용하고 있다. 구체적으로는, 먼저, 수지 기재에 본 발명의 동박을 적층시켜 구리 피복 적층체를 제작한다. 다음으로, 구리 피복 적층체의 동박을 전체면 에칭한다. 다음으로, 동박 표면 프로파일이 전사된 수지 기재 (전체면 에칭 기재) 의 표면에 무전해 동 도금을 실시한다. 그리고, 수지 기재 (전체면 에칭 기재) 의 회로를 형성하지 않는 부분을 드라이 필름 등으로 피복하고, 드라이 필름으로 피복되어 있지 않은 무전해 동 도금층의 표면에 전기 (전해) 동 도금을 실시한다. 그 후, 드라이 필름을 제거한 후에, 회로를 형성하지 않는 부분에 형성된 무전해 동 도금층을 제거함으로써 미세한 회로를 형성한다. 본 발명으로 형성되는 미세 회로는, 본 발명의 동박 표면 프로파일이 전사된 수지 기재 (전체면 에칭 기재) 의 에칭면과 밀착되어 있기 때문에 그 밀착력 (필 강도) 이 양호해져 있다.

수지 기재는 내층 회로가 포함된 것으로 하는 것도 가능하다. 또한, 본 발명에 있어서, 세미 애디티브법이란, 수지 기재 또는 동박 시드층 상에 얇은 무전해 도금 및/또는 전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다. 무전해 도금 및/또는 전해 도금에는 동 도금을 사용할 수 있다. 동 도금을 형성하는 방법으로는 공지된 방법을 이용할 수 있다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 형성된 동박과 수지 기재를 준비하는 공정, 캐리어가 형성된 동박을 극박 동층측으로부터 수지 기재에 적층하는 공정, 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 캐리어를 박리한 후의 수지 기재 상의 극박 동층을 제거하여 본 발명의 수지 기재를 얻는 공정, 극박 동층을 제거한 수지 기재의 표면에 회로를 형성하는 공정을 포함한다.

본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 필요하면 그 후 전해 도금을 실시하고, 또한 그 후, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 형성된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 형성된 동박을 극박 동층측으로부터 절연 기판에 적층하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리한 후의 절연 기판 상의 극박 동층을 제거하는 공정, 상기 극박 동층을 제거한 절연 기판의 표면에 회로를 형성하는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면 처리 동박을, 표면 처리층측으로부터 본 발명의 수지 기재에 적층하여 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해, 회로를 형성하는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명의 표면 처리 동박과 절연 기판을 준비하는 공정, 상기 표면 처리 동박을, 표면 처리층측으로부터 절연 기판에 적층하여 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해, 회로를 형성하는 공정을 포함한다.

본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불요 부분을, 에칭 등에 의해, 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.

본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비아홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비아홀 등에 무전해 도금 처리에 의해 두께 부여를 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.

본 발명에 있어서, 모디파이드 세미 애디티브법이란, 수지 기재 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 동 두께 부여를 실시한 후, 레지스트를 제거하여, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 수지 기재 상에 회로를 형성하는 방법을 가리킨다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 형성된 동박을 극박 동층측으로부터 본 발명의 수지 기재에 적층하는 공정, 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 캐리어가 형성된 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해, 회로를 형성하는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명의 캐리어가 형성된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 형성된 동박을 극박 동층측으로부터 절연 기판에 적층하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해, 회로를 형성하는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면에 회로가 형성된 금속박을 준비하는 공정, 회로가 매몰되도록 금속박 표면에 수지 기재를 형성하는 공정, 표면 처리 동박 또는 캐리어가 형성된 동박을, 표면 처리층측 또는 극박 동층측으로부터 수지 기재에 적층하는 공정, 수지 기재 상의 표면 처리 동박 또는 캐리어가 형성된 동박을 제거하여 본 발명의 수지 기재를 얻는 공정, 표면 처리 동박 또는 캐리어가 형성된 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정, 및 금속박을 제거함으로써, 금속박 표면에 형성한, 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면에 회로가 형성된 금속박을 준비하는 공정, 상기 회로가 매몰되도록 상기 금속박 표면에 수지층을 형성하는 공정, 본 발명의 표면 처리 동박을, 표면 처리층측으로부터 상기 수지층에 적층하는 공정, 상기 수지층 상의 표면 처리 동박을 제거하는 공정, 상기 표면 처리 동박을 제거한 수지층의 표면에 회로를 형성하는 공정, 및 상기 금속박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 회로를 형성하는 공정, 회로가 매몰되도록 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 수지 기재를 형성하는 공정, 제 2 캐리어가 형성된 동박 또는 표면 처리 동박을 준비하고, 제 2 캐리어가 형성된 동박의 극박 동층측 또는 표면 처리층측으로부터 수지 기재에 적층하는 공정, 제 2 캐리어가 형성된 동박 또는 표면 처리 동박을 수지 기재에 적층한 후에, 제 2 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 제 2 캐리어가 형성된 동박의 캐리어를 박리한 후의 수지 기재 상의 극박 동층 또는 표면 처리 동박을 제거하여 본 발명의 수지 기재를 얻는 공정, 극박 동층 또는 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정, 수지 기재 상에 회로를 형성한 후에, 제 1 캐리어가 형성된 동박의 캐리어를 박리시키는 공정, 및 제 1 캐리어가 형성된 동박의 캐리어를 박리시킨 후에, 제 1 캐리어가 형성된 동박의 극박 동층을 제거함으로써, 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 형성한, 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명의 캐리어가 형성된 동박을 제 1 캐리어가 형성된 동박으로 하고, 상기 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 제 1 캐리어가 형성된 동박의 상기 극박 동층측 표면에 수지층을 형성하는 공정, 제 2 캐리어가 형성된 동박을 준비하고, 상기 제 2 캐리어가 형성된 동박의 극박 동층측으로부터 상기 수지층에 적층하는 공정, 상기 제 2 캐리어가 형성된 동박을 상기 수지층에 적층한 후에, 상기 제 2 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 제 2 캐리어가 형성된 동박의 캐리어를 박리한 후의 수지층 상의 극박 동층을 제거하는 공정, 상기 극박 동층을 제거한 수지층의 표면에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 제 1 캐리어가 형성된 동박의 캐리어를 박리시키는 공정, 및 상기 제 1 캐리어가 형성된 동박의 캐리어를 박리시킨 후에, 상기 제 1 캐리어가 형성된 동박의 극박 동층을 제거함으로써, 상기 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면에 회로가 형성된 금속박을 준비하는 공정, 회로가 매몰되도록 금속박 표면에 본 발명의 수지 기재를 형성하는 공정, 표면 처리 동박 또는 캐리어가 형성된 동박을, 표면 처리층측 또는 극박 동층측으로부터 수지 기재에 적층하고, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해 수지층 상에 회로를 형성하는 공정, 및 금속박을 제거함으로써, 금속박 표면에 형성한, 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면에 회로가 형성된 금속박을 준비하는 공정, 상기 회로가 매몰되도록 상기 금속박 표면에 수지층을 형성하는 공정, 본 발명의 표면 처리 동박을, 표면 처리층측으로부터 수지층에 적층하고, 서브트랙티브법, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정, 및 상기 금속박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 회로를 형성하는 공정, 회로가 매몰되도록 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 본 발명의 수지 기재를 형성하는 공정, 제 2 캐리어가 형성된 동박 또는 표면 처리 동박을 준비하고, 제 2 캐리어가 형성된 동박의 극박 동층측 또는 표면 처리 동박의 표면 처리층측으로부터 수지 기재에 적층하여, 제 2 캐리어가 형성된 동박을 수지 기재에 적층한 경우에는 제 2 캐리어가 형성된 동박의 캐리어를 박리하고, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해 수지 기재 상에 회로를 형성하는 공정, 수지 기재 상에 회로를 형성한 후에, 제 1 캐리어가 형성된 동박의 캐리어를 박리시키는 공정, 및 제 1 캐리어가 형성된 동박의 캐리어를 박리시킨 후에, 제 1 캐리어가 형성된 동박의 극박 동층을 제거함으로써, 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 형성한, 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명의 캐리어가 형성된 동박을 제 1 캐리어가 형성된 동박으로 하고, 상기 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 제 1 캐리어가 형성된 동박의 상기 극박 동층측 표면에 수지층을 형성하는 공정, 제 2 캐리어가 형성된 동박을 준비하고, 상기 제 2 캐리어가 형성된 동박의 극박 동층측으로부터 상기 수지층에 적층하여 상기 제 2 캐리어가 형성된 동박의 캐리어를 박리하고, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 제 1 캐리어가 형성된 동박의 캐리어를 박리시키는 공정, 및 상기 제 1 캐리어가 형성된 동박의 캐리어를 박리시킨 후에, 상기 제 1 캐리어가 형성된 동박의 극박 동층을 제거함으로써, 상기 제 1 캐리어가 형성된 동박의 극박 동층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면에 회로가 형성된 금속박을 준비하는 공정,

상기 금속박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어, 중간층, 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박의 극박 동층측 표면에 회로를 형성하는 공정,

상기 캐리어가 형성된 동박의 캐리어를 박리시킨 후에, 상기 캐리어가 형성된 동박의 극박 동층을 제거함으로써, 상기 캐리어가 형성된 동박의 극박 동층측 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

캐리어, 중간층, 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박을 준비하고, 상기 캐리어가 형성된 동박의 극박 동층측으로부터 상기 수지 기재에 적층한 후, 상기 캐리어가 형성된 동박의 캐리어를 박리하고, 그 후, 상기 수지 기재 상에 회로를 형성하는 공정, 및

표면 처리 동박을, 표면 처리층측으로부터 상기 수지 기재에 적층하고, 그 후, 상기 수지 기재 상에 회로를 형성하는 공정,

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 형성된 동박과 수지 기재를 준비하는 공정, 캐리어가 형성된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하여 본 발명의 수지 기재를 얻는 공정, 상기 극박 동층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정, 상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대하여 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박, 또는, 극박 동층측 표면에 회로가 형성된 본 발명의 캐리어가 형성된 동박을 준비하는 공정,

상기 수지층의 표면에 회로를 형성하는 공정, 및

을 포함한다.

본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 표면에 회로가 형성된 금속박, 또는, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박인 제 1 표면 처리 동박, 또는, 극박 금속층측 표면에 회로가 형성된 캐리어가 형성된 금속박, 또는, 극박 동층측 표면에 회로가 형성된 본 발명의 캐리어가 형성된 동박인 제 1 캐리어가 형성된 동박을 준비하는 공정,

을 포함한다.

본 발명에 있어서, 캐리어가 형성된 금속박은, 적어도 캐리어와 극박 금속층을 이 순서로 구비하고 있다. 캐리어가 형성된 금속박의 캐리어로는, 금속박을 사용할 수 있다. 금속박으로서 동박, 동 합금박, 니켈박, 니켈 합금박, 알루미늄박, 알루미늄 합금박, 철박, 철 합금박, 스테인리스박, 아연박, 아연 합금박을 사용할 수 있다. 금속박의 두께는 1 ∼ 10000 ㎛, 바람직하게는 2 ∼ 5000 ㎛, 바람직하게는 10 ∼ 1000 ㎛, 바람직하게는 18 ∼ 500 ㎛, 바람직하게는 35 ∼ 300 ㎛ 로 할 수 있다. 또한, 캐리어로서 수지 기재나 무기 물질이나 유기 물질의 판을 사용할 수도 있다. 수지 기재나 무기 물질이나 유기 물질의 판의 두께는 전술한 금속박의 두께와 동일하게 할 수 있다.

캐리어와 금속박은, 접착제나 이형제, 중간층을 개재하여 박리 가능하게 적층해도 된다. 또한 캐리어와 금속박을 용접, 용착 등으로 박리 가능하게 접합해도 된다. 캐리어와 금속박이 박리 곤란한 경우에는, 캐리어와 금속박이 접합되어 있는 지점을 절단 등에 의해 제거한 후에, 캐리어와 금속박을 박리해도 된다.

극박 금속층은, 동, 동 합금, 니켈, 니켈 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 스테인리스, 아연, 아연 합금이어도 된다. 극박 금속층의 두께는 캐리어가 형성된 동박의 극박 동층과 동일한 범위로 할 수 있다. 극박 금속층은, 회로로 했을 때의 도전성의 관점에서 극박 동층인 것이 바람직하다.

금속박을 상기 수지층에 적층하는 공정, 또는, 캐리어가 형성된 금속박을 극박 금속층측으로부터 상기 수지층에 적층하는 공정,

을 포함한다.

상기 수지층 상에 회로를 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는, 상기 캐리어가 형성된 동박의 캐리어를 박리시킨 후에 극박 동층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 형성된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, 상기 극박 동층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정, 상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대하여 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 캐리어가 형성된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하여 본 발명의 수지 기재를 얻는 공정, 상기 극박 동층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대하여 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대하여 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 동층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 형성된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, 상기 극박 동층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대하여 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대하여 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 동층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 형성된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층과 수지 기재에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하고, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 무전해 도금층을 형성하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층 표면에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 도금 레지스트를 제거함으로써 노출된 극박 동층을 플래시 에칭에 의해 제거하는 공정을 포함한다.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 형성된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 무전해 도금층을 형성하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층 표면에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 도금 레지스트를 제거함으로써 노출된 극박 동층을 플래시 에칭에 의해 제거하는 공정을 포함한다.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 캐리어가 형성된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대하여 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 동층을 플래시 에칭 등에 의해 제거하여, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정을 포함한다.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 형성된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대하여 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 동층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 형성된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층과 수지 기재에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하고, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 촉매핵을 부여하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대하여 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 동층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정, 상기 극박 동층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 수지 기재 표면에, 솔더 레지스트 또는 도금 레지스트를 형성하는 공정, 상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정을 포함한다.

파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 형성된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 촉매핵을 부여하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대하여 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 동층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정, 상기 극박 동층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 절연 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 형성하는 공정, 상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 형성된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층과 수지 기재에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하고, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에, 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 동층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대하여 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 동층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 형성된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에, 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 동층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대하여 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 동층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 캐리어가 형성된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 형성된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층과 수지 기재에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하고, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 마스크를 형성하는 공정, 마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 동층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대하여 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 동층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 형성된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 형성된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정, 상기 캐리어를 박리하여 노출된 극박 동층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대하여 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 마스크를 형성하는 공정, 마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 동층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대하여 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 동층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

스루홀 또는/및 블라인드 비아를 형성하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 된다.

여기서, 본 발명의 캐리어가 형성된 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 상세하게 설명한다.

공정 1 : 먼저, 표면에 조화 처리층이 형성된 극박 동층을 갖는 캐리어가 형성된 동박 (1 층째) 을 준비한다.

공정 2 : 다음으로, 극박 동층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하여, 레지스트를 소정의 형상으로 에칭한다.

공정 3 : 다음으로, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.

공정 4 : 다음으로, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 동층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어가 형성된 동박 (2 층째) 을 극박 동층측으로부터 접착시킨다.

공정 5 : 다음으로, 2 층째의 캐리어가 형성된 동박으로부터 캐리어를 박리한다. 또한, 2 층째에는 캐리어를 갖지 않는 동박을 사용해도 된다.

공정 6 : 다음으로, 2 층째의 극박 동층 또는 동박 및 수지층의 소정 위치에 레이저 구멍 뚫기를 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.

공정 7 : 다음으로, 블라인드 비아에 동을 매립하여 비아 필을 형성한다.

공정 8 : 다음으로, 비아 필 상에, 상기 공정 2 및 3 과 같이 하여 회로 도금을 형성한다.

공정 9 : 다음으로, 1 층째의 캐리어가 형성된 동박으로부터 캐리어를 박리한다.

공정 10 : 다음으로, 플래시 에칭에 의해 양표면의 극박 동층 (2 층째에 동박을 형성한 경우에는 동박) 을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.

공정 11 : 다음으로, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 동 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어가 형성된 동박을 사용한 프린트 배선판을 제작한다.

상기 다른 캐리어가 형성된 동박 (2 층째) 은, 본 발명의 캐리어가 형성된 동박을 사용해도 되고, 종래의 캐리어가 형성된 동박을 사용해도 되고, 또한 통상적인 동박을 사용해도 된다. 또한, 공정 8 에 있어서의 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수층 형성해도 되고, 그들 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해 실시해도 된다.

상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 공정 10 과 같은 플래시 에칭에 의한 극박 동층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이에 의해 미세 회로의 형성이 용이해진다. 또한, 회로 도금이 수지층에 의해 보호되기 때문에, 내마이그레이션성이 향상되고, 회로의 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또한, 공정 10 및 공정 11 에 나타내는 바와 같이 플래시 에칭에 의해 극박 동층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 오목한 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 추가로 그 위에 동 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.

또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리 천인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또한, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.

또한, 상기 1 층째에 사용되는 캐리어가 형성된 동박은, 당해 캐리어가 형성된 동박의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어가 형성된 동박은 지지되고, 주름이 잘 발생하지 않게 되기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1 층째에 사용되는 캐리어가 형성된 동박을 지지하는 효과를 갖는 것이면, 모든 기판 또는 수지층을 사용할 수 있다. 예를 들어 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.

또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」 에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.

또한, 당해 프린트 배선판을 이용하여 전자 기기를 제작해도 되고, 당해 전자 부품류가 탑재된 프린트 회로판을 이용하여 전자 기기를 제작해도 되고, 당해 전자 부품류가 탑재된 프린트 기판을 이용하여 전자 기기를 제작해도 된다.

실시예

이하에 본 발명의 실시예를 나타내지만, 이들 실시예는 본 발명 및 그 이점을 보다 양호하게 이해하기 위해서 제공하는 것으로, 발명이 한정되는 것을 의도하는 것은 아니다.

본 실시예에서는, 이하와 같이, 수지 기재의 표면 프로파일에 대하여, 동박을 이용하여 형성한 것과, 약액을 이용하여 형성한 것을 제작하였다.

1. 동박을 사용한 수지 기재의 표면 프로파일의 형성

도 2 에, 실시예 및 비교예의 데이터를 얻기 위한 샘플 제작 플로우를 나타낸다.

실시예 A1 ∼ A11 및 비교예 A1 ∼ A4 로서, 또한, 실시예 B1 ∼ B8, 실시예 B10 ∼ B12 및 비교예 B1 ∼ B4 의 기재 표면 프로파일을 제작하기 위한 동박으로서, 이하의 동박 벌크층 (생박) 을 준비하였다.

· 일반 전해 생박

동 농도 80 ∼ 120 g/ℓ, 황산 농도 80 ∼ 120 g/ℓ, 염화물 이온 농도 30 ∼ 100 ppm, 아교 농도 1 ∼ 5 ppm, 전해액 온도 57 ∼ 62 ℃ 의 황산동 전해액을 전해 동 도금욕으로 하고, 애노드와 캐소드 (동박용 전착용 금속제 드럼) 의 사이를 흐르는 전해액의 선속도를 1.5 ∼ 2.5 m/초, 전류 밀도 70 A/dm² 이고 두께 12 ㎛ (중량 두께 95 g/㎡) 인 일반 전해 생박을 제작하였다.

· 양면 플랫 전해 생박

동 농도 80 ∼ 120 g/ℓ, 황산 농도 80 ∼ 120 g/ℓ, 염화물 이온 농도 30 ∼ 100 ppm, 레벨링제 1 (비스(3 술포프로필)디술파이드) : 10 ∼ 30 ppm, 레벨링제 2 (아민 화합물) : 10 ∼ 30 ppm, 전해액 온도 57 ∼ 62 ℃ 의 황산동 전해액을 전해 동 도금욕으로 하고, 애노드와 캐소드 (동박용 전착용 금속제 드럼) 의 사이를 흐르는 전해액의 선속도를 1.5 ∼ 2.5 m/초, 전류 밀도 70 A/dm² 이고 두께 12 ㎛ (중량 두께 95 g/㎡) 의 양면 플랫 전해 생박을 제작하였다. 상기의 아민 화합물에는 이하의 화학식의 아민 화합물을 사용하였다.

[화학식 2]

· 캐리어가 형성된 극박 생동박

전술한 양면 플랫 전해 생박 제조 조건으로, 두께 18 ㎛ 의 양면 플랫 전해 생박을 제작하였다. 이것을 동박 캐리어로 하여, 이하의 방법에 의해, 박리층, 극박 동층을 형성하여, 두께 1.5, 2, 3, 5 ㎛ 의 캐리어가 형성된 극박 동박을 얻었다.

(1) Ni 층 (박리층 : 하지 도금 1)

동박 캐리어의 S 면에 대하여, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 1000 ㎍/dm² 의 부착량의 Ni 층을 형성하였다. 구체적인 도금 조건을 이하에 기재한다.

황산니켈 : 270 ∼ 280 g/ℓ

염화니켈 : 35 ∼ 45 g/ℓ

아세트산니켈 : 10 ∼ 20 g/ℓ

붕산 : 30 ∼ 40 g/ℓ

광택제 : 사카린, 부틴디올 등

도데실황산나트륨 : 55 ∼ 75 ppm

pH : 4 ∼ 6

욕온 : 55 ∼ 65 ℃

전류 밀도 : 10 A/dm²

(2) Cr 층 (박리층 : 하지 도금 2)

다음으로, (1) 에서 형성한 Ni 층 표면을 수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서 Ni 층 상에 11 ㎍/dm² 의 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.

중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 g/ℓ

pH : 7 ∼ 10

액온 : 40 ∼ 60 ℃

전류 밀도 : 2 A/dm²

(3) 극박 동층

다음으로, (2) 에서 형성한 Cr 층 표면을 수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 1.5, 2, 3, 5 ㎛ 의 극박 동층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어가 형성된 극박 동박을 제작하였다.

동 농도 : 80 ∼ 120 g/ℓ

황산 농도 : 80 ∼ 120 g/ℓ

염화물 이온 농도 : 30 ∼ 100 ppm

레벨링제 1 (비스(3 술포프로필)디술파이드) : 10 ∼ 30 ppm

레벨링제 2 (아민 화합물) : 10 ∼ 30 ppm

또한, 레벨링제 2 에는 이하의 아민 화합물을 사용하였다. 상기의 아민 화합물에는 이하의 화학식의 아민 화합물을 사용하였다.

[화학식 3]

전해액 온도 : 50 ∼ 80 ℃

전류 밀도 : 100 A/dm²

다음으로, 상기 생박의 수지 기재와의 접착측 표면인 M 면 (매트면) 혹은 S 면 (샤이니면) 에, 조화 처리, 배리어 처리, 방청 처리, 실란 커플링재 도포의 각 표면 처리를 이 순서로 실시하였다. 각 처리 조건을 이하에 나타낸다.

[조화 처리]

· 구상 조화 (통상) :

상기 기재한 각종 생박의 M 면 혹은 S 면에, 하기 조건으로 조화 처리를 실시하였다.

(전해액 조성)

Cu : 20 ∼ 30 g/ℓ (황산동 5 수화물로 첨가, 이하 동일)

H₂SO₄ : 80 ∼ 120 g/ℓ

비소 : 1.0 ∼ 2.0 g/ℓ

(전해액온)

35 ∼ 40 ℃

(전류 조건)

전류 밀도 : 70 A/dm²

상기 조건으로 조화 처리를 실시한 각종 동박의 M 면, 캐리어가 형성된 극박 동박의 표면에, 조화 입자의 탈락 방지와 필 강도 향상을 위해서, 황산·황산동으로 이루어지는 동 전해욕으로 피복 도금을 실시하였다. 피복 도금 조건을 이하에 기재한다.

(전해액 조성)

Cu : 40 ∼ 50 g/ℓ

H₂SO₄ : 80 ∼ 120 g/ℓ

(전해액온)

43 ∼ 47 ℃

(전류 조건)

전류 밀도 : 29 A/dm²

· 미세 조화 (1) :

상기 기재한 각종 생박의 M 면, 캐리어가 형성된 극박 생동박의 표면에, 하기 조건으로 조화 처리를 실시하였다.

(전해액 조성)

Cu 농도 : 10 ∼ 20 g/ℓ

H₂SO₄ 농도 : 80 ∼ 120 g/ℓ

텅스텐 농도 : 1 ∼ 10 ㎎/ℓ (텅스텐산나트륨 2 수화물로 첨가)

도데실황산나트륨 농도 : 1 ∼ 10 ㎎/ℓ

(전해액온)

35 ∼ 45 ℃

(전류 조건)

소정의 구멍 형상을 얻기 위해서, 4 단식으로 전류를 부여하였다. 전류 밀도는 다음과 같이 하였다.

1 단째 : 30 A/dm²

2 단째 : 10 A/dm²

3 단째 : 30 A/dm²

4 단째 : 10 A/dm²

(전해액 조성)

Cu : 40 ∼ 50 g/ℓ

H₂SO₄ : 80 ∼ 120 g/ℓ

(전해액온)

43 ∼ 47 ℃

(전류 조건)

전류 밀도 : 41 A/dm²

· 미세 조화 (2) :

상기 기재한 캐리어가 형성된 극박 생동박의 표면에, 하기 조건으로 조화 처리를 실시하였다.

(전해액 조성)

Cu 농도 : 10 ∼ 20 g/ℓ

H₂SO₄ 농도 : 80 ∼ 120 g/ℓ

도데실황산나트륨 농도 : 1 ∼ 10 ㎎/ℓ

(전해액온)

35 ∼ 45 ℃

(전류 조건)

소정의 구멍 형상을 얻기 위해서, 2 단식을 적용하였다. 전류 밀도는 다음과 같이 하였다.

1 단째 : 50 A/dm²

2 단째 : 10 A/dm²

(전해액 조성)

Cu : 40 ∼ 50 g/ℓ

H₂SO₄ : 80 ∼ 120 g/ℓ

(전해액온)

43 ∼ 47 ℃

(전류 조건)

전류 밀도 : 41 A/dm²

· 미세 조화 (3) :

상기 기재한 양면 플랫 전해 생박의 M 면, 및 캐리어가 형성된 극박 생동박의 표면에, 하기 조건으로 조화 처리를 실시하였다.

(전해액 조성)

Cu : 10 ∼ 20 g/ℓ

Co : 1 ∼ 10 g/ℓ

Ni : 1 ∼ 10 g/ℓ

pH : 1 ∼ 4

(전해액 온도)

40 ∼ 50 ℃

(전류 조건)

전류 밀도 : 25 A/dm²

(도금 종료 후의 도금액 중의 침지 시간)

소정의 구멍 형상을 얻기 위해서 5 초 이내로 하였다.

상기 조건으로 조화 처리를 실시한 양면 플랫 동박의 M 면, 및 캐리어가 형성된 극박 동박의 표면에, Co-Ni 의 피복 도금을 실시하였다. 피복 도금 조건을 이하에 기재한다.

(전해액 조성)

Co : 1 ∼ 30 g/ℓ

Ni : 1 ∼ 30 g/ℓ

pH : 1.0 ∼ 3.5

(전해액온)

30 ∼ 80 ℃

(전류 조건)

전류 밀도 5.0 A/dm²

· 미세 조화 (4) :

상기 기재한 캐리어가 형성된 극박 생동박의 표면에, 하기 조건으로 제 1 차 입자와 제 2 차 입자를 형성시키는 조화 처리를 실시하였다.

제 1 차 입자 형성 :

(전해액 조성)

Cu 농도 : 10 ∼ 20 g/ℓ

H₂SO₄ 농도 : 80 ∼ 120 g/ℓ

도데실황산나트륨 농도 : 1 ∼ 10 ㎎/ℓ

(전해액온)

35 ∼ 45 ℃

(전류 조건)

1 단째 : 50 A/dm²

2 단째 : 10 A/dm²

상기 조건으로 제 1 차 조화 입자를 형성한 캐리어가 형성된 극박 동박의 표면에, 제 1 차 조화 입자의 탈락 방지와 필 강도 향상을 위해서, 황산·황산동으로 이루어지는 동 전해욕으로 피복 도금을 실시하였다. 피복 도금 조건을 이하에 기재한다.

(전해액 조성)

Cu : 40 ∼ 50 g/ℓ

H₂SO₄ : 80 ∼ 120 g/ℓ

(전해액온)

43 ∼ 47 ℃

(전류 조건)

전류 밀도 : 41 A/dm²

제 2 차 입자 형성 :

다음으로, 캐리어가 형성된 극박 동박의 제 1 차 조화 입자 상에 제 2 차 조화 입자를 형성시키기 위한 조화 처리를 실시하였다.

(전해액 조성)

Cu : 10 ∼ 20 g/ℓ

Co : 1 ∼ 10 g/ℓ

Ni : 1 ∼ 10 g/ℓ

pH : 1 ∼ 4

(전해액 온도)

40 ∼ 50 ℃

(전류 조건)

전류 밀도 : 25 A/dm²

(도금 종료 후의 도금액 중의 침지 시간)

소정의 구멍 형상을 얻기 위해서 5 초 이내로 하였다.

상기 조건으로 제 2 차 입자 조화 처리를 실시한 캐리어가 형성된 극박 동박의 표면에 Co-Ni 의 피복 도금을 실시하였다. 피복 도금 조건을 이하에 기재한다.

(전해액 조성)

Co : 1 ∼ 30 g/ℓ

Ni : 1 ∼ 30 g/ℓ

pH : 1.0 ∼ 3.5

(전해액온)

30 ∼ 80 ℃

(전류 조건)

전류 밀도 5.0 A/dm²

· 미세 조화 (5) :

제 1 차 입자 형성 :

(전해액 조성)

Cu 농도 : 10 ∼ 20 g/ℓ

H₂SO₄ 농도 : 80 ∼ 120 g/ℓ

도데실황산나트륨 농도 : 1 ∼ 10 ㎎/ℓ

(전해액온)

35 ∼ 45 ℃

(전류 조건)

1 단째 : 20 A/dm²

2 단째 : 10 A/dm²

(전해액 조성)

Cu : 40 ∼ 50 g/ℓ

H₂SO₄ : 80 ∼ 120 g/ℓ

(전해액온)

43 ∼ 47 ℃

(전류 조건)

전류 밀도 : 41 A/dm²

제 2 차 입자 형성 :

(전해액 조성)

Cu : 10 ∼ 20 g/ℓ

Co : 1 ∼ 10 g/ℓ

Ni : 1 ∼ 10 g/ℓ

pH : 1 ∼ 4

(전해액 온도)

40 ∼ 50 ℃

(전류 조건)

전류 밀도 : 25 A/dm²

(도금 종료 후의 도금액 중의 침지 시간)

소정의 구멍 형상을 얻기 위해서 15 ∼ 20 초로 하였다.

(전해액 조성)

Co : 1 ∼ 30 g/ℓ

Ni : 1 ∼ 30 g/ℓ

pH : 1.0 ∼ 3.5

(전해액온)

30 ∼ 80 ℃

(전류 조건)

전류 밀도 5.0 A/dm²

· 미세 조화 (6) :

(전해액 조성)

Cu 농도 : 10 ∼ 20 g/ℓ

H₂SO₄ 농도 : 80 ∼ 120 g/ℓ

도데실황산나트륨 농도 : 1 ∼ 10 ㎎/ℓ

(전해액온)

35 ∼ 45 ℃

(전류 조건)

소정의 구멍 형상을 얻기 위해서, 4 단식을 적용하였다. 전류 밀도는 다음과 같이 하였다.

1 단째 : 50 A/dm²

2 단째 : 10 A/dm²

3 단째 : 50 A/dm²

4 단째 : 10 A/dm²

(전해액 조성)

Cu : 40 ∼ 50 g/ℓ

H₂SO₄ : 80 ∼ 120 g/ℓ

(전해액온)

43 ∼ 47 ℃

(전류 조건)

전류 밀도 : 41 A/dm²

· 미세 조화 (7) :

제 1 차 입자 형성 :

(전해액 조성)

Cu 농도 : 10 ∼ 20 g/ℓ

H₂SO₄ 농도 : 80 ∼ 120 g/ℓ

도데실황산나트륨 농도 : 1 ∼ 10 ㎎/ℓ

(전해액온)

35 ∼ 45 ℃

(전류 조건)

소정의 구멍 형상을 얻기 위해서, 3 단식을 적용하였다. 전류 밀도는 다음과 같이 하였다.

1 단째 : 25 A/dm²

2 단째 : 10 A/dm²

3 단째 : 5 A/dm²

(전해액 조성)

Cu : 40 ∼ 50 g/ℓ

H₂SO₄ : 80 ∼ 120 g/ℓ

(전해액온)

43 ∼ 47 ℃

(전류 조건)

전류 밀도 : 41 A/dm²

제 2 차 입자 형성 :

(전해액 조성)

Cu : 10 ∼ 20 g/ℓ

Co : 1 ∼ 10 g/ℓ

Ni : 1 ∼ 10 g/ℓ

pH : 1 ∼ 4

(전해액 온도)

40 ∼ 50 ℃

(전류 조건)

전류 밀도 : 25 A/dm²

(도금 종료 후의 도금액 중의 침지 시간)

소정의 구멍 형상을 얻기 위해서 5 ∼ 10 초로 하였다.

(전해액 조성)

Co : 1 ∼ 30 g/ℓ

Ni : 1 ∼ 30 g/ℓ

pH : 1.0 ∼ 3.5

(전해액온)

30 ∼ 80 ℃

(전류 조건)

전류 밀도 5.0 A/dm²

[배리어 (내열) 처리]

배리어 (내열) 처리를 하기의 조건으로 실시하고, 진유 도금층 또는 아연·니켈 합금 도금층을 형성하였다.

실시예 A6, 비교예 A2, A3, 실시예 B6, 비교예 B2, B3 의 배리어층 (진유 도금) 형성 조건 :

동 농도 50 ∼ 80 g/ℓ, 아연 농도 2 ∼ 10 g/ℓ, 수산화나트륨 농도 50 ∼ 80 g/ℓ, 시안화나트륨 농도 5 ∼ 30 g/ℓ, 온도 60 ∼ 90 ℃ 의 진유 도금욕을 이용하여, 전류 밀도 5 ∼ 10 A/dm² (다단 처리) 로 도금 전기량 30 As/dm² 를, 조화 처리층을 형성한 M 면에 부여하였다.

실시예 A3, 비교예 A1, 실시예 B3, 비교예 B1 의 배리어층 (아연·니켈 도금) 형성 조건 :

Ni : 10 g/ℓ ∼ 30 g/ℓ, Zn : 1 g/ℓ ∼ 15 g/ℓ, 황산 (H₂SO₄) : 1 g/ℓ ∼ 12 g/ℓ, 염화물 이온 : 0 g/ℓ ∼ 5 g/ℓ 를 첨가한 도금욕을 이용하여, 전류 밀도 1.3 A/dm² 로 도금 전기량 5.5 As/dm² 를, 조화 처리층을 형성한 M 면에 부여하였다.

[방청 처리]

방청 처리 (크로메이트 처리) 를 하기의 조건으로 실시하여, 방청 처리층을 형성하였다.

(크로메이트 조건) CrO₃ : 2.5 g/ℓ, Zn : 0.7 g/ℓ, Na₂SO₄ : 10 g/ℓ, pH 4.8, 54 ℃ 의 크로메이트욕으로 0.7 As/dm² 의 전기량을 부가. 추가로, 크로메이트욕에서의 방청 처리 종료 직후, 액샤워 배관을 이용하여, 동일한 크로메이트욕을 사용하여 조화 처리면 전체면을 샤워링하였다.

[실란 커플링재 도포]

동박의 조화 처리면에, 0.2 ∼ 2 ％ 의 알콕시실란을 함유하는 pH 7 ∼ 8 의 용액을 분무함으로써, 실란 커플링재 도포 처리를 실시하였다.

실시예 A8, 실시예 B8 에 대해서는, 방청 처리, 실란 커플링재 도포 후, 추가로 하기의 조건으로 수지층의 형성을 실시하였다.

(수지 합성예)

스테인리스제의 정형 교반봉, 질소 도입관과 스톱 코크가 부착된 트랩 상에, 볼이 형성된 냉각관을 장착한 환류 냉각기를 장착한 2 리터의 3 구 플라스크에, 3,4,3',4'-비페닐테트라카르복실산 2 무수물 117.68 g (400 m㏖), 1,3-비스(3-아미노페녹시)벤젠 87.7 g (300 m㏖), γ-발레로락톤 4.0 g (40 m㏖), 피리딘 4.8 g (60 m㏖), N-메틸-2-피롤리돈 (이하 NMP 라고 기재한다) 300 g, 톨루엔 20 g 을 첨가하고, 180 ℃ 에서 1 시간 가열한 후 실온 부근까지 냉각시킨 후, 3,4,3',4'-비페닐테트라카르복실산 2 무수물 29.42 g (100 m㏖), 2,2-비스{4-(4-아미노페녹시)페닐}프로판 82.12 g (200 m㏖), NMP 200 g, 톨루엔 40 g 을 첨가하고, 실온에서 1 시간 혼합 후, 180 ℃ 에서 3 시간 가열하여, 고형분 38 ％ 의 블록 공중합 폴리이미드를 얻었다. 이 블록 공중합 폴리이미드는, 하기에 나타내는 일반식 (1) : 일반식 (2) = 3 : 2 이고, 수평균 분자량 : 70000, 중량 평균 분자량 : 150000 이었다.

[화학식 4]

합성예에서 얻어진 블록 공중합 폴리이미드 용액을 NMP 로 추가로 희석하여, 고형분 10 ％ 의 블록 공중합 폴리이미드 용액으로 하였다. 이 블록 공중합 폴리이미드 용액에 비스(4-말레이미드페닐)메탄 (BMI-H, 케이·아이 화성) 을 고형분 중량 비율 35, 블록 공중합 폴리이미드의 고형분 중량 비율 65 로 하여 (즉, 수지 용액에 포함되는 비스(4-말레이미드페닐)메탄 고형분 중량 : 수지 용액에 포함되는 블록 공중합 폴리이미드 고형분 중량 = 35 : 65) 60 ℃, 20 분간 용해 혼합하여 수지 용액으로 하였다. 그 후, 실시예 A8, 실시예 B8 에서는 동박의 극박 동 표면에, 리버스 롤 도공기를 이용하여 상기 수지 용액을 도공하고, 질소 분위기하에서, 120 ℃ 에서 3 분간, 160 ℃ 에서 3 분간 건조 처리 후, 마지막에 300 ℃ 에서 2 분간 가열 처리를 실시하여, 수지층을 구비하는 동박을 제작하였다. 또한, 수지층의 두께는 2 ㎛ 로 하였다.

(표면 처리 동박 및 캐리어가 형성된 동박의 각종 평가)

상기와 같이 하여 얻어진 표면 처리 동박 및 캐리어가 형성된 동박에 대하여, 이하의 방법으로 각종 평가를 실시하였다.

＜선 조도 Rz＞

각 실시예, 비교예의 표면 처리 동박, 캐리어가 형성된 동박에 대하여, 주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C 를 사용하여 JIS B0601-1994 에 준거하여 10 점 평균 조도를 표면 처리면에 대하여 측정하였다. 측정 기준 길이 0.8 ㎜, 평가 길이 4 ㎜, 커트 오프치 0.25 ㎜, 이송 속도 0.1 ㎜/초의 조건으로, 압연 동박에 대해서는 압연 방향과 수직인 방향 (TD) 으로 측정 위치를 바꾸어, 또는, 전해 동박에 대해서는 전해 동박의 제조 장치에 있어서의 전해 동박의 진행 방향과 수직인 방향 (TD) 으로 측정 위치를 바꾸어, 각각 3 회 실시하고, 3 회의 측정에서의 값을 구하였다.

＜면 조도 Sz＞

올림푸스사 제조 레이저 현미경 (시험기 : OLYMPUS LEXT OLS 4000, 해상도 : XY- 0.12 ㎛, Z- 0.0 ㎛, 커트오프 : 없음) 을 이용하여, 표면 처리 동박 및 캐리어가 형성된 동박의 표면 처리층측 표면의 면 조도 (표면의 최대 높이) Sz 를, ISO25178 에 준거하여 측정하였다. 또한, 관찰부의 측정 면적을 66524 ㎛² 로 하였다.

＜면적비 (B/A)＞

각 실시예, 비교예의 표면 처리 동박, 캐리어가 형성된 동박에 대하여, 표면 처리층측 표면의 면적은 레이저 현미경에 의한 측정법을 이용하였다. 각 실시예, 비교예의 표면 처리 후의 동박에 대하여, 올림푸스사 제조 레이저 현미경 (시험기 : OLYMPUS LEXT OLS 4000, 해상도 : XY- 0.12 ㎛, Z- 0.0 ㎛, 커트오프 : 없음) 을 이용하여, 256 ㎛ × 256 ㎛ 상당 면적 (평면에서 보았을 때에 얻어지는 표면적) A (실제 데이터에서는 66,524 ㎛²) 에 있어서의 3 차원 표면적 B 를 측정하여, 3 차원 표면적 B ÷ 2 차원 표면적 A = 면적비 (B/A) 로 하는 수법에 의해 산출을 실시하였다. 또한, 레이저 현미경에 의한 3 차원 표면적 B 의 측정 환경 온도는 23 ∼ 25 ℃ 로 하였다.

각 실시예, 비교예의 표면 처리 동박, 캐리어가 형성된 동박에 대하여, 가로세로 20 ㎝ 사이즈의 하기의 수지 기재를 준비하고, 수지 기재와 동박을, 동박의 표면 처리층을 갖는 면을 수지 기재에 접하도록 하여 적층 프레스하였다. 적층 프레스의 온도, 압력, 시간은, 기재 메이커의 추천 조건을 사용하였다.

사용 수지 : 미츠비시 가스 화학사 GHPL-830MBT

다음으로, 수지 기재 상의 표면 처리 동박을 하기의 에칭 조건으로 전체면 에칭으로 제거하였다. 또한, 수지 기재 상의 캐리어가 형성된 동박에 대해서는, 캐리어를 박리한 후, 극박 동층을 하기의 에칭 조건으로 전체면 에칭으로 제거하였다. 또한, 「전체면 에칭」 이란, 동박이 두께분, 모두 제거되어, 전체면에 수지가 노출될 때까지 에칭하는 것을 말한다.

(에칭 조건) 에칭액 : 염화 제 2 구리 용액, HCl 농도 : 3.5 ㏖/ℓ, 온도 : 50 ℃, 비중 1.26 이 되도록 CuCl₂ 농도 조절

2. 약액을 사용한 수지 기재의 표면 프로파일의 형성

비교예 B5 로서, 두께 100 ㎛ 의 미츠비시 가스 화학사 제조의 수지 기재 GHPL-830MBT 를 2 장 준비하였다. 이 수지 기재 2 장을 중합하고, 그 양측에 이형층 필름을 첩합하여 적층 프레스하였다. 적층 프레스의 온도, 압력, 시간은, 기재 메이커의 추천 조건을 사용하였다. 적층 프레스 종료 후, 이형층 필름을 수지 기재로부터 박리하고, 이하의 침지 처리의 조건으로 디스미어 처리 A, B 및 중화 처리를 실시하여, 수지 기재의 표면 프로파일을 형성하였다.

(디스미어 처리 조건 A)

· 디스미어 처리액 : 40 g/ℓ KMnO₄, 20 g/ℓ NaOH

· 처리 온도 : 실온

· 침지 시간 : 20 분

· 교반자 회전수 : 300 rpm

(디스미어 처리 조건 B)

· 디스미어 처리액 : 90 g/ℓ KMnO₄, 5 g/ℓ HCl

· 처리 온도 : 49 ℃

· 침지 시간 : 20 분

· 교반자 회전수 : 300 rpm

(중화 처리 조건)

· 중화 처리액 : L-아스코르브산 80 g/ℓ

· 처리 온도 : 실온

· 침지 시간 : 3 분

· 교반 없음

비교예 B6 으로서, 두께 100 ㎛ 의 미츠비시 가스 화학사 제조의 수지 기재 GHPL-830MBT 를 2 장 준비하였다. 이 수지 기재 2 장을 중합하고, 그 양측에 이형층 필름을 첩합하여 적층 프레스하였다. 적층 프레스의 온도, 압력, 시간은, 기재 메이커의 추천 조건을 사용하였다. 적층 프레스 종료 후, 이형층 필름을 수지 기재로부터 박리하고, 이하의 침지 처리의 조건으로 디스미어 처리 A, B 및 중화 처리를 실시하여, 수지 기재의 표면 프로파일을 형성하였다.

(디스미어 처리 조건 A)

· 디스미어 처리액 : 40 g/ℓ KMnO₄, 20 g/ℓ NaOH

· 처리 온도 : 실온

· 침지 시간 : 20 분

· 교반자 회전수 : 300 rpm

(디스미어 처리 조건 B)

· 디스미어 처리액 : 90 g/ℓ KMnO₄, 5 g/ℓ HCl

· 처리 온도 : 49 ℃

· 침지 시간 : 30 분

· 교반자 회전수 : 300 rpm

(중화 처리 조건)

· 중화 처리액 : L-아스코르브산 80 g/ℓ

· 처리 온도 : 실온

· 침지 시간 : 3 분

· 교반 없음

실시예 B9 로서, 두께 100 ㎛ 의 미츠비시 가스 화학사 제조의 수지 기재 GHPL-830MBT 를 2 장 준비하였다. 이 수지 기재 2 장을 중합하고, 그 양측에 이형층 필름을 첩합하여 적층 프레스하였다. 적층 프레스의 온도, 압력, 시간은, 기재 메이커의 추천 조건을 사용하였다. 적층 프레스 종료 후, 이형층 필름을 수지 기재로부터 박리하고, 이하의 처리 조건으로 수지 기재 표면에 샤워 처리 A, B 및 중화 처리를 실시함으로써, 수지 기재의 표면 프로파일을 형성하였다.

(샤워 처리 조건 A)

· 디스미어 처리액 : 40 g/ℓ KMnO₄, 20 g/ℓ NaOH

· 처리 온도 : 실온

· 처리 시간 : 20 분

· 샤워 압력 : 0.2 ㎫

(샤워 처리 조건 B)

· 디스미어 처리액 : 90 g/ℓ KMnO₄, 5 g/ℓ HCl

· 처리 온도 : 49 ℃

· 처리 시간 : 20 분

· 샤워 압력 : 0.2 ㎫

(중화 처리 조건)

· 중화 처리액 : L-아스코르브산 80 g/ℓ

· 처리 온도 : 실온

· 침지 시간 : 3 분

· 교반 없음

이와 같이 하여, 약액을 사용한 수지 기재의 표면 프로파일의 형성을 실시하였다.

(수지 기재의 평가)

상기에서 제작한 표면 프로파일을 갖는 실시예 및 비교예의 수지 기재에 대하여, 이하의 평가를 실시하였다.

＜선 조도 Rz＞

각 실시예, 비교예의 수지 기재의 에칭측 표면에 대하여, 주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C 를 사용하여 JIS B0601-1994 에 준거하여 10 점 평균 조도를 측정하였다. 측정 기준 길이 0.8 ㎜, 평가 길이 4 ㎜, 커트 오프치 0.25 ㎜, 이송 속도 0.1 ㎜/초의 조건으로 각각 3 회 실시하여, 3 회의 측정에서의 값을 구하였다.

＜면 조도 Sz＞

각 실시예, 비교예의 수지 기재의 에칭측 표면에 대하여, 올림푸스사 제조 레이저 현미경 (시험기 : OLYMPUS LEXT OLS 4000, 해상도 : XY - 0.12 ㎛, Z - 0.0 ㎛, 커트오프 : 없음) 을 이용하여, 면 조도 (표면의 최대 높이) Sz 를, ISO25178 에 준거하여 측정하였다. 또한, 관찰부의 측정 면적을 66524 ㎛² 로 하였다.

＜면적비 (B/A)＞

각 실시예, 비교예의 수지 기재의 에칭측 표면에 대하여, 올림푸스사 제조 레이저 현미경 (시험기 : OLYMPUS LEXT OLS 4000, 해상도 : XY - 0.12 ㎛, Z - 0.0 ㎛, 커트오프 : 없음) 을 이용하여, 256 ㎛ × 256 ㎛ 상당 면적 (평면에서 보았을 때에 얻어지는 표면적) A (실제 데이터에서는 66,524 ㎛²) 에 있어서의 3 차원 표면적 B 를 측정하여, 3 차원 표면적 B ÷ 2 차원 표면적 A = 면적비 (B/A) 로 하는 수법에 의해 산출을 실시하였다. 또한, 레이저 현미경에 의한 3 차원 표면적 B 의 측정 환경 온도는 23 ∼ 25 ℃ 로 하였다.

＜흑색 면적률＞

각 실시예, 비교예의 수지 기재의 에칭측 표면에 대하여, 주사형 전자 현미경 (SEM) 을 이용하여 가속 전압을 15 ㎸ 로 하여, 사진 촬영을 실시하였다. 또한, 사진 촬영 시에, 관찰 시야 전체의 구멍의 윤곽이 명확하게 보이도록, 콘트라스트와 브라이트니스를 조정하였다. 사진 전체가 새하얗거나 새까맣지 않고, 구멍의 윤곽을 관찰할 수 있는 상태에서 사진 촬영을 실시하였다. 사진 전체가 새하얗거나 새까맣지 않고, 구멍의 윤곽을 관찰할 수 있는 상태에서 사진 촬영을 실시한 것이면, 당해 사진에 있어서의 흑색 면적률 (％) 은 대략 동일한 값이 된다. 그리고 촬영한 사진 (SEM 이미지 (30k 배 (30000 배))) 에 대하여, Photo Shop 7.0 소프트웨어를 사용하여, 백색·흑색 화상 처리를 실시하고, 흑색 면적률 (％) 을 구하였다. 흑색 면적률 (％) 은, Photo Shop 7.0 에 있는 「이미지」 의 「히스토그램」 을 선정하고, 임계치 128 로 한 경우의 관찰 면적 (백색 면적과 흑색 면적을 합계한 면적) 에 대한 흑색 면적의 비율로 하였다.

＜구멍의 직경 평균치＞

각 실시예, 비교예의 수지 기재의 에칭측 표면에 대하여, SEM 이미지 (x6000 ∼ x30000) 로부터 선분법에 의해 구멍의 직경을 세로, 가로, 비스듬하게 측정하여, 그것들 N = 3 의 평균치를 산정하였다.

＜필 강도＞

수지 기재 (전체면 에칭 기재) 의 에칭면에, 무전해 동을 석출시키기 위한 촉매 부여, 및 칸토 화성 제조의 KAP-8 욕을 이용하여, 하기 조건으로 무전해 동 도금을 실시하였다. 얻어진 무전해 동 도금의 두께는 0.5 ㎛ 였다.

CuSO₄ 농도 : 0.06 ㏖/ℓ, HCHO 농도 : 0.5 ㏖/ℓ, EDTA 농도 : 0.12 ㏖/ℓ, pH 12.5, 첨가제 : 2,2'-디피리딜, 첨가제 농도 : 10 ㎎/ℓ, 표면 활성제 : REG-1000, 표면 활성제 농도 : 500 ㎎/ℓ

다음으로, 무전해 동 도금 상에, 추가로 하기의 전해액을 사용하여 전해 도금을 실시하였다. 동 두께 (무전해 도금 및 전해 도금의 총 두께) 는 12 ㎛ 가 되었다.

단순 황산동 전해액 : Cu 농도 : 100 g/ℓ, H₂SO₄ 농도 : 80 g/ℓ

상기 서술한 바와 같이 수지 기재 (전체면 에칭 기재) 에 무전해 동 도금, 전해 동 도금을 실시하여 동층 두께를 12 ㎛ 로 한 도금 동이 형성된 적층판에 대하여, 폭 10 ㎜ 의 동 회로를 습식 에칭에 의해 제작하였다. JIS-C-6481 에 준하여, 이 동 회로를 90 도로 박리했을 때의 강도를 측정하고, 필 강도로 하였다.

＜미세 배선 형성성＞

상기 서술한 바와 같이 수지 기재 (전체면 에칭 기재) 에 무전해 동 도금, 전해 동 도금을 실시하여 동층 두께를 12 ㎛ 로 한 도금 동이 형성된 적층판에 대하여, 도금 동을 에칭에 의해 가공하고, L (라인)/S (스페이스) = 15 ㎛/15 ㎛, 및 10 ㎛/10 ㎛ 의 회로를 형성하였다. 이 때, 수지 기판 상에 형성된 미세 배선을 육안으로 관찰하고, 회로의 박리, 회로간의 쇼트 (회로간의 동 이상 석출), 회로의 결손이 없는 것을 OK (○) 라고 하였다.

표 1, 4 에, 상기 서술한, 동박 표면 프로파일의 기재면에 대한 전사에 의해, 실시예 A1 ∼ A11, 비교예 A1 ∼ A4, 실시예 B1 ∼ B12, 비교예 B1 ∼ B4 의 기재면 프로파일을 얻기 위해서 사용되는 동박의 제조 조건을 나타낸다.

표 2, 5 에, 상기 서술한, 기재면 프로파일의 평가 결과를 나타낸다.

표 3, 6 에, 상기 서술한, 기재면 프로파일을 부여하는 동박 표면 프로파일의 평가 결과를 나타낸다.

(평가 결과)

실시예 A1 ∼ A11 은, 모두 양호한 미세 배선 형성성을 갖고, 또한 양호한 필 강도를 나타냈다.

비교예 A1 ∼ A4 의 동박은, 모두 표면 처리층 표면의 면 조도 Sz 가 2 ∼ 6 ㎛ 의 범위 밖이었기 때문에, 기재의 표면 프로파일에 있어서 면 조도 Sz 가 1 ∼ 5 ㎛ 의 범위 밖이 되어, 미세 배선 형성성 또는 필 강도가 불량이 되었다. 또한, 비교예 A1 ∼ A4 의 동박은, 모두 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 의 범위 밖이었기 때문에, 기재의 표면 프로파일에 있어서 당해 비 B/A 가 1.01 ∼ 1.5 의 범위 밖이 되어, 미세 배선 형성성 또는 필 강도가 불량이 되었다. 또한, 비교예 A1 ∼ A4 의 기재의 표면 프로파일은, 모두 표면의 흑색 면적률이 10 ∼ 50 ％ 의 범위 밖이고, 또한, 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 의 범위 밖이었기 때문에, 미세 배선 형성성 또는 필 강도가 불량이 되었다.

또한, 실시예 및 비교예의 평가 결과로부터, 동박 표면 및 에칭 후 기재 표면의 Rz 의 수치는, 양호한 미세 배선 형성성 및 필 강도를 겸비하는 것에 대하여, 특별히 관련성이 없는 것이 확인되었다.

실시예 B1 ∼ B12 의 기재는, 모두 양호한 미세 배선 형성성을 갖고, 또한 양호한 필 강도를 나타냈다.

비교예 B1 ∼ B6 의 기재는, 모두 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 의 범위 밖이었기 때문에, 미세 배선 형성성 또는 필 강도가 불량이 되었다. 또한, 비교예 B1 ∼ B4 의 기재는, 모두 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 의 범위 밖이었기 때문에, 미세 배선 형성성 또는 필 강도가 불량이 되었다. 또한, 비교예 B1 ∼ B6 의 기재는, 모두 표면의 흑색 면적률이 10 ∼ 50 ％, 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 의 양방 혹은 어느 것이 범위 밖이었기 때문에, 미세 배선 형성성 또는 필 강도가 불량이 되었다.

또한, 실시예 및 비교예의 평가 결과로부터, 수지 기재 표면의 Rz 의 수치는, 양호한 미세 배선 형성성 및 필 강도를 겸비하는 것에 대하여, 특별히 관련성이 없는 것이 확인되었다.

도 3(a), (b), (c), (d), (e) 에, 각각 실시예 A1, A2, A3, A5, A6 의 동박 처리면의 SEM 이미지 (×30000) 를 나타낸다.

도 4(f), (g) 에, 각각 비교예 A1, A2 의 동박 처리면의 SEM 이미지 (×6000) 를 나타낸다.

도 5(h), (i), (j), (k), (l) 에, 각각 실시예 A1 (B1), A2 (B2), A3 (B3), A5 (B5), A6 (B6) 의 수지 기재면의 SEM 이미지 (×30000) 를 나타낸다.

도 6(m), (n) 에, 각각 비교예 A1 (B1), A2 (B2) 의 수지 기재면의 SEM 이미지 (×6000) 를 나타낸다.

Claims

동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 면 조도 Sz 가 2 ∼ 6 ㎛ 인, 표면 처리 동박.
제 1 항에 있어서,
동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 인, 표면 처리 동박.
제 1 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 가 되는, 표면 처리 동박.
제 2 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 가 되는, 표면 처리 동박.
제 1 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 되는, 표면 처리 동박.
제 2 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 되는, 표면 처리 동박.
제 3 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 되는, 표면 처리 동박.
제 4 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 되는, 표면 처리 동박.
제 1 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 2 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 3 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 4 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 5 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 6 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 7 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 8 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
삭제
동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 이며,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 가 되는, 표면 처리 동박.
동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 이며,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 되는, 표면 처리 동박.
제 18 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 되는, 표면 처리 동박.
동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.05 ∼ 1.8 이며,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 18 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 19 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 20 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 가 되는, 표면 처리 동박.
제 25 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 되는, 표면 처리 동박.
제 25 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 26 항에 있어서,
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
삭제
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되며,
상기 수지 기재의 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 가 되는, 표면 처리 동박.
표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 가 되는, 표면 처리 동박.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박으로서, 이하의 32-1 ∼ 32-5 중 어느 하나의 항목을 적어도 1 또는 2 또는 3 또는 4 또는 5 개 만족하는, 표면 처리 동박.
32-1：표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 면 조도 Sz 가 3 ㎛ 이하가 된다,
32-2：표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색 면적률이 45 ％ 이하이다,
32-3：표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.7 ㎛ 이하가 된다,
32-4：상기 표면 처리층 표면의 면 조도 Sz 가 3.23 ㎛ 이하이다,
32-5：상기 표면 처리층 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.2401 이하이다.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 있어서,
상기 표면 처리층이 조화 처리층인, 표면 처리 동박.
제 33 항에 있어서,
상기 조화 처리층이, 동, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 층인, 표면 처리 동박.
제 33 항에 있어서,
상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 표면 처리 동박.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 있어서,
상기 표면 처리층이, 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층인, 표면 처리 동박.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 있어서,
상기 표면 처리층 상에 수지층을 구비하는, 표면 처리 동박.
제 36 항에 있어서,
상기 표면 처리층 상에 수지층을 구비하는, 표면 처리 동박.
캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박인, 캐리어가 형성된 동박.
캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 36 항에 기재된 표면 처리 동박인, 캐리어가 형성된 동박.
캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 37 항에 기재된 표면 처리 동박인, 캐리어가 형성된 동박.
캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 38 항에 기재된 표면 처리 동박인, 캐리어가 형성된 동박.
캐리어의 양면에, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박인, 캐리어가 형성된 동박.
캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박이고,
상기 캐리어의 상기 극박 동층과는 반대측에 조화 처리층을 구비한, 캐리어가 형성된 동박.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재이고, 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 인, 기재.
제 39 항에 기재된 캐리어가 형성된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어를 상기 캐리어가 형성된 동박으로부터 제거한 후에, 상기 표면 처리 동박인 상기 극박 동층을 제거한 기재이고, 상기 동박 제거측 표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 인, 기재.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재이고, 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 인, 기재.
제 39 항에 기재된 캐리어가 형성된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어를 상기 캐리어가 형성된 동박으로부터 제거한 후에, 상기 표면 처리 동박인 상기 극박 동층을 제거한 기재이고, 상기 동박 제거측 표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 인, 기재.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재이고, 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인, 기재.
제 39 항에 기재된 캐리어가 형성된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어를 상기 캐리어가 형성된 동박으로부터 제거한 후에, 상기 표면 처리 동박인 상기 극박 동층을 제거한 기재이고, 상기 동박 제거측 표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 상기 동박 제거측 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인, 기재.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박, 또는, 캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 형성된 동박을 이용하여 제조한, 구리 피복 적층판.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박, 또는, 캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 형성된 동박을 이용하여 제조한, 프린트 배선판.
제 52 항에 기재된 프린트 배선판을 사용한, 전자 기기.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박, 또는, 캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 형성된 동박과, 절연 기판, 또는 금속박 혹은 캐리어가 형성된 금속박에 형성된 수지층을 준비하는 공정,
상기 표면 처리 동박을, 표면 처리층측으로부터 상기 절연 기판 또는 상기 수지층에 적층하는 공정, 또는, 상기 캐리어가 형성된 동박을 극박 동층측으로부터 상기 절연 기판 또는 상기 수지층에 적층하고, 그 후, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정,
상기 절연 기판 또는 상기 수지층 상의 표면 처리 동박을 제거하는 공정, 또는, 상기 캐리어를 박리한 후의 절연 기판 또는 상기 수지층 상의 극박 동층을 제거하는 공정,
상기 표면 처리 동박 또는 상기 극박 동층을 제거한 절연 기판 또는 수지층의 표면에 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박, 또는, 캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 형성된 동박과, 절연 기판, 또는 금속박 혹은 캐리어가 형성된 금속박에 형성된 수지층을 준비하는 공정,
상기 표면 처리 동박을, 표면 처리층측으로부터 상기 절연 기판 또는 상기 수지층에 적층하여 구리 피복 적층판을 형성하거나, 또는, 상기 캐리어가 형성된 동박을 극박 동층측으로부터 상기 절연 기판 또는 상기 수지층에 적층하고, 그 후 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해, 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
표면 처리층이 형성된 측의 표면에 회로가 형성된 제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박, 또는, 캐리어, 중간층 및 극박 동층을 이 순서로 구비한 캐리어가 형성된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 16 항, 제 18 항 내지 제 28 항, 제 30 항, 제 31 항 중 어느 한 항에 기재된 표면 처리 동박이고, 상기 극박 동층측 표면에 회로가 형성된 캐리어가 형성된 동박을 준비하는 공정,
상기 회로가 매몰되도록 상기 표면 처리 동박 표면 또는 상기 캐리어가 형성된 동박 표면에 수지층을 형성하는 공정,
상기 표면 처리 동박 또는 상기 캐리어가 형성된 동박을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법.
표면의 면 조도 Sz 가 1 ∼ 5 ㎛ 인, 수지 기재.
제 57 항에 있어서,
표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 인, 수지 기재.
제 57 항에 있어서,
표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인, 수지 기재.
제 58 항에 있어서,
표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인, 수지 기재.
표면의 3 차원 표면적 B 와 2 차원 표면적 A 의 비 B/A 가 1.01 ∼ 1.5 인, 수지 기재.
표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인, 수지 기재.
제 61 항에 있어서,
표면의 흑색 면적률이 10 ∼ 50 ％ 이고, 또한, 표면의 구멍의 직경 평균치가 0.03 ∼ 1.0 ㎛ 인, 수지 기재.
제 57 항 내지 제 63 항 중 어느 한 항에 있어서,
세미 애디티브 공법용인, 수지 기재.
제 57 항 내지 제 63 항 중 어느 한 항에 기재된 수지 기재를 이용하여 제조한, 프린트 배선판.
제 57 항 내지 제 63 항 중 어느 한 항에 기재된 수지 기재를 이용하여 제조한, 구리 피복 적층판.
표면 처리 동박, 또는, 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 캐리어가 형성된 동박과 수지 기재를 준비하는 공정,
상기 표면 처리 동박을, 표면 처리층측으로부터 수지 기재에 적층하는 공정, 또는, 상기 캐리어가 형성된 동박을 극박 동층측으로부터 수지 기재에 적층하고, 그 후, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정,
상기 수지 기재 상의 표면 처리 동박 또는 극박 동층을 제거하여 제 57 항 내지 제 63 항 중 어느 한 항에 기재된 수지 기재를 얻는 공정,
상기 표면 처리 동박 또는 극박 동층을 제거한 수지 기재의 표면에 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
표면 처리 동박을, 표면 처리층측으로부터 제 57 항 내지 제 63 항 중 어느 한 항에 기재된 수지 기재에 적층하여 구리 피복 적층판을 형성하거나, 또는, 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 캐리어가 형성된 동박을 극박 동층측으로부터 제 57 항 내지 제 63 항 중 어느 한 항에 기재된 수지 기재에 적층하고, 상기 캐리어가 형성된 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고,
그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법의 어느 방법에 의해, 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
표면에 회로가 형성된 금속박을 준비하는 공정, 또는, 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 캐리어가 형성된 동박을 준비하고, 상기 캐리어가 형성된 동박의 상기 극박 동층측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 금속박 표면 또는 상기 캐리어가 형성된 동박의 상기 극박 동층측 표면에 제 57 항 내지 제 63 항 중 어느 한 항에 기재된 수지 기재를 형성하는 공정,
상기 수지 기재의 표면에 회로를 형성하는 공정, 및
상기 금속박 또는 상기 캐리어가 형성된 동박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법.