KR102126613B1 - 표면 처리 동박 및 그것을 이용한 적층판, 캐리어 부착 동박, 프린트 배선판, 전자기기, 및 프린트 배선판의 제조 방법 - Google Patents

표면 처리 동박 및 그것을 이용한 적층판, 캐리어 부착 동박, 프린트 배선판, 전자기기, 및 프린트 배선판의 제조 방법 Download PDF

Info

Publication number
KR102126613B1
KR102126613B1 KR1020180037010A KR20180037010A KR102126613B1 KR 102126613 B1 KR102126613 B1 KR 102126613B1 KR 1020180037010 A KR1020180037010 A KR 1020180037010A KR 20180037010 A KR20180037010 A KR 20180037010A KR 102126613 B1 KR102126613 B1 KR 102126613B1
Authority
KR
South Korea
Prior art keywords
less
copper foil
treatment layer
surface treatment
layer
Prior art date
Application number
KR1020180037010A
Other languages
English (en)
Other versions
KR20180111671A (ko
Inventor
료 후쿠치
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20180111671A publication Critical patent/KR20180111671A/ko
Application granted granted Critical
Publication of KR102126613B1 publication Critical patent/KR102126613B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/06—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of natural rubber or synthetic rubber
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/082—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising vinyl resins; comprising acrylic resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/088—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyamides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/09—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyesters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/095—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising polyurethanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/098—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/18—Layered products comprising a layer of metal comprising iron or steel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
    • B32B17/04—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments bonded with or embedded in a plastic substance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B25/00—Layered products comprising a layer of natural or synthetic rubber
    • B32B25/16—Layered products comprising a layer of natural or synthetic rubber comprising polydienes homopolymers or poly-halodienes homopolymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/285—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyethers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/286—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysulphones; polysulfides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/306—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising vinyl acetate or vinyl alcohol (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/34—Layered products comprising a layer of synthetic resin comprising polyamides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/36—Layered products comprising a layer of synthetic resin comprising polyesters
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/40—Layered products comprising a layer of synthetic resin comprising polyurethanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/42—Layered products comprising a layer of synthetic resin comprising condensation resins of aldehydes, e.g. with phenols, ureas or melamines
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/041—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/38—Chromatising
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/04—Electroplating: Baths therefor from solutions of chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/02—2 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/03—3 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/06—Coating on the layer surface on metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/204—Di-electric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/306—Resistant to heat
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/538—Roughness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/748—Releasability
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2367/00—Polyesters, e.g. PET, i.e. polyethylene terephthalate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0382—Continuously deformed conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

[과제] 고주파 회로 기판에 이용해도 전송 손실이 잘 억제되는 표면 처리 동박을 제공한다.
[해결 수단] 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하인 표면 처리 동박.

Description

표면 처리 동박 및 그것을 이용한 적층판, 캐리어 부착 동박, 프린트 배선판, 전자기기, 및 프린트 배선판의 제조 방법 {SURFACE TREATED COPPER FOIL AND LAMINATE USING THE SAME, COPPER FOIL WITH CARRIER, PRINTED WIRING BOARD, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD}
본 발명은, 표면 처리 동박 및 그것을 이용한 적층판, 캐리어 부착 동박, 프린트 배선판, 전자기기, 및 프린트 배선판의 제조 방법에 관한 것이다.
프린트 배선판은 최근 반세기에 걸쳐서 큰 진전을 이루었고, 오늘날에는 거의 모든 전자기기에 사용되는 데에 이르렀다. 근년의 전자기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전하였고, 프린트 배선판에 대해서 뛰어난 고주파 대응이 요구되고 있다.
고주파용 기판에는, 출력 신호의 품질을 확보하기 위해서, 전송 손실의 저감이 요구되고 있다. 전송 손실은, 주로 수지(기판측)에 기인하는 유전체 손실과 도체(동박측)에 기인하는 도체 손실로 이루어져 있다. 유전체 손실은, 수지의 유전율 및 유전 탄젠트가 작아질수록 감소한다. 고주파 신호에 있어서, 도체 손실은 주파수가 높아질수록 전류는 도체의 표면에 밖에 흐르지 않게 된다고 하는 표면 효과에 의해 전류가 흐르는 단면적이 감소하고, 저항이 높아지는 것이 주된 원인이 되고 있다.
고주파용 동박의 전송 손실을 저감시키는 기술로는, 예를 들면, 특허문헌 1에, 금속박 표면의 한 면 또는 양면에, 은 또는 은합금속을 피복하고, 상기 은 또는 은합금 피복층 위에, 은 또는 은합금 이외의 피복층이 상기 은 또는 은합금 피복층의 두께보다 얇게 처리되어 있는 고주파 회로용 금속박이 개시되어 있다. 그리고, 이에 따르면, 위성 통신에서 사용되는 것과 같은 초고주파 영역에서도 표면 효과에 의한 손실을 작게 한 금속박을 제공할 수 있다고 기재되어 있다.
또한, 특허문헌 2에는, 압연 동박의 재결정 소둔 후의 압연면에서의 X선 회절로 구한 (200)면의 적분 강도(I(200))가, 미분말동의 X선 회절로 구한 (200)면의 적분 강도(I0(200))에 대해서, I(200)/I0(200)＞40이고, 상기 압연면에 전해 도금에 의한 조화 처리를 실시한 후의 조화 처리면의 산술 평균 조도(이하, Ra로 한다)가 0.02㎛~0.2㎛, 10점 평균 조도(이하, Rz로 한다)가 0.1㎛~1.5㎛이며, 프린트 회로 기판용 소재인 것을 특징으로 하는 고주파 회로용 조화 처리 압연 동박이 개시되어 있다. 그리고, 이에 따르면, 1GHz를 넘는 고주파수 하에서의 사용이 가능한 프린트 회로판을 제공할 수 있다고 기재되어 있다.
또한, 특허문헌 3에는, 동박 표면의 일부가 혹 모양 돌기로 이루어지는 표면 조도가 2~4㎛인 요철면인 것을 특징으로 하는 전해 동박이 개시되어 있다. 그리고 이에 따르면, 고주파 전송 특성이 뛰어난 전해 동박을 제공할 수 있다고 기재되어 있다.
일본 특허공보 제4161304호 일본 특허공보 제4704025호 일본 공개특허공보 2004－244656호
도체(동박측)에 기인하는 도체 손실은, 상술한 바와 같이 표피 효과에 의해서 저항이 커지는 것에 기인하지만, 이 저항은 동박 자체의 저항 뿐만 아니라, 동박 표면에서 수지 기판과의 접착성을 확보하기 위해서 실시되는 조화 처리에 의해 형성된 표면 처리층의 저항의 영향도 있는 점, 구체적으로는, 동박 표면의 조도가 도체 손실의 주된 요인으로서, 조도가 작을수록 전송 손실이 감소하는 것이 알려져 있다.
또한, 동박의 표면 처리로서 조화 처리를 실시하는 경우, Cu－Ni 합금 처리나 Cu－Co－Ni 합금 처리를 이용해서, 내열 처리 및 방청 처리를 하는 경우, Ni－Zn 합금 처리나 Co－Ni 합금 처리를 이용하는 것이 일반적이다.
그러나 상기 조화 처리, 내열 처리 및 방청 처리에서 일반적으로 이용하는 Co 및 Ni, 또한 Fe는, 상온에서 강자성(磁性)을 나타내는 금속이고, 표면 처리층 안에 성분으로 포함되는 경우, 자성의 영향에 의해서 도체 내의 전류 분포 및 자계 분포가 영향을 받아 동박의 전송 특성이 악화되는 문제가 생긴다.
본 발명은, 고주파 회로 기판에 이용해도 전송 손실이 잘 억제되는 표면 처리 동박을 제공하는 것을 목적으로 한다.
본 발명자는, 전송 특성에 부여하는 강자성 금속의 영향을 억제하기 위해서, 동박의 표면 처리층에서의 Co, Ni, Mo의 합계 부착량을 소정량 이하로 제어하고, 또한 표면 처리층에 소정의 형상의 입자를 형성함으로써 고주파 전송 손실을 추가로 저감할 수 있는 점을 발견했다.
이상의 지견을 기초로 하여 완성된 본 발명은 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하인 표면 처리 동박이다.
본 발명은 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하인 표면 처리 동박이다.
본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하인 표면 처리 동박이다.
본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하인 표면 처리 동박이다.
본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하인 표면 처리 동박이다.
본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하인 표면 처리 동박이다.
본 발명은 또한 다른 일 측면에 있어서, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 0.5㎛ 이하인 표면 처리 동박이다.
본 발명의 표면 처리 동박은 일 실시형태에 있어서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 800㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 일 실시형태에 있어서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 600㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Co의 부착량이 400㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Co의 부착량이 320㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Co의 부착량이 240㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Ni의 부착량이 600㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Ni의 부착량이 480㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Ni의 부착량이 360㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Mo의 부착량이 600㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Mo의 부착량이 480㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층에서의 Mo의 부착량이 360㎍/d㎡ 이하이다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층이 조화 처리층을 포함한다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 표면 처리층상에 수지층을 구비한다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 상기 수지층이 유전체를 포함한다.
본 발명의 표면 처리 동박은 또한 다른 일 실시형태에 있어서, 1GHz 이상의 고주파 회로 기판용이다.
본 발명은 또한 다른 일 측면에 있어서, 캐리어, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 본 발명의 표면 처리 동박인 캐리어 부착 동박이다.
본 발명의 캐리어 부착 동박은 일 실시형태에 있어서, 상기 캐리어의 양면에 상기 극박 구리층을 구비한다.
본 발명의 캐리어 부착 동박은 다른 일 실시형태에 있어서, 상기 캐리어의 상기 극박 구리층과는 반대측에 조화 처리층을 구비한다.
본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 캐리어 부착 동박과 수지 기판을 적층해서 제조한 적층판이다.
본 발명은 또한 다른 일 측면에 있어서, 본 발명의 표면 처리 동박 또는 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법이다.
본 발명은 또한 다른 일 측면에 있어서, 본 발명의 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법이다.
본 발명은 또한 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐서 동장 적층판을 형성하고, 그 후, 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명은 또한 다른 일 측면에 있어서, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정, 상기 회로가 매몰하도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정, 상기 수지층 상에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및 상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.
본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 상기 수지층 상에 회로를 형성하는 공정이 상기 수지층 상에 다른 캐리어 부착 동박을 극박 구리층측에서 맞붙여서 상기 수지층에 맞붙인 캐리어 부착 동박을 이용하여 상기 회로를 형성하는 공정이다.
본 발명의 프린트 배선판의 제조 방법은 다른 일 실시형태에 있어서, 상기 수지층 상에 맞붙이는 다른 캐리어 부착 동박이 본 발명의 캐리어 부착 동박이다.
본 발명의 프린트 배선판의 제조 방법은 또한 다른 일 실시형태에 있어서, 상기 수지층 상에 회로를 형성하는 공정이, 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라 실시된다.
본 발명의 프린트 배선판의 제조 방법은 또한 다른 일 실시형태에 있어서, 상기 표면에 회로를 형성하는 캐리어 부착 동박이, 상기 캐리어 부착 동박의 캐리어측 표면 또는 극박 구리층측 표면에 기판 또는 수지층을 가진다.
본 발명에 의하면, 고주파 회로 기판에 이용해도 전송 손실이 잘 억제되는 표면 처리 동박을 제공할 수 있다.
도 1은 실시예 3의 표면 처리층의 표면의 현미경 관찰 사진이다.
도 2는 비교예 2의 표면 처리층의 표면의 현미경 관찰 사진이다.
도 3은 단차의 평가를 나타내는 도면이다.
도 4는 입자의 중첩 및 골의 평가를 나타내는 도면이다.
도 5는 입자의 예를 나타내는 도면이다.
도 6은 입자의 정점 부분의 예를 나타내는 도면이다.
도 7은 입자의 가장 높다고 생각되는 부분을 포함하여, 둘레 길이의 70% 이상의 부분에 단차를 가지는 입자 부분(점선으로 둘러싸인 부분)의 예를 나타내는 도면이다.
도 8은 입자의 가장 높다고 생각되는 부분을 포함해서, 골로 둘러싸인 입자의 부분(점선으로 둘러싸인 부분)의 예를 나타내는 도면이다.
도 9는 입자의 가장 높다고 생각되는 부분을 포함해서, 골과 단차로 둘러싸인 입자의 부분(점선으로 둘러싸인 부분)의 예를 나타내는 도면이다.
도 10은 입자의 볼록부의 길이의 평가를 나타내는 도면이다.
도 11은 사진의 테두리 밖으로 비어져 나온 입자의 예를 나타내는 도면이다.
도 12는 입자의 볼록부의 폭의 평가를 나타내는 도면이다.
〔표면 처리층〕
본 발명의 표면 처리 동박은, 적어도 한쪽 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 상기 표면 처리층에서의 Co 및 Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 표면 처리층은 3개 이상의 돌기를 갖는 입자를 가진다.
〔동박〕
본 발명에 이용할 수 있는 동박의 형태에 특히 제한은 없지만, 전형적으로는 압연 동박이나 전해 동박의 형태로 이용할 수 있다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복해서 제조된다. 굴곡성이 요구되는 용도에는 압연 동박을 적용하는 경우가 많다.
동박의 재료로는 프린트 배선판의 도체 패턴으로서 통상 사용되는 터프 피치동, 인 탈산동이나 무산소동이라고 하는 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 본 명세서에서 용어 「동박」을 단독으로 이용했을 때에는 구리합금박도 포함하는 것으로 한다. 고주파 회로 기판용 동박으로서 구리합금박을 이용하는 경우는, 구리에 비해서 상기 저항율이 현저하게 상승하지 않는 것이 좋다.
또한, 본원 발명과 관련되는 동박의 두께는 특히 한정은 되지 않지만, 전형적으로는 0.5~3000㎛이고, 바람직하게는 1.0~1000㎛, 바람직하게는 1.0~300㎛, 바람직하게는 1.0~100㎛, 바람직하게는 1.0~75㎛, 바람직하게는 1.0~40㎛, 바람직하게는 1.5~20㎛, 바람직하게는 1.5~15㎛, 바람직하게는 1.5~12㎛, 바람직하게는 1.5~10㎛이다.
〔표면 처리층〕
동박의 적어도 한쪽 표면에는 표면 처리층이 형성되어 있다. 표면 처리층은 조화 처리층, 방청층, 내열층, 실란 커플링 처리층으로부터 선택되는 1종 이상의 층인 것이 바람직하다. 본 발명의 표면 처리층은, 이와 같이 수지와의 접착면(M면)에 형성되어 있어도 좋고, 접착면(M면)과 반대측의 면(S면)에 형성되어 있어도 좋으며, 양면에 형성되어 있어도 좋다.
조화 처리는, 예를 들면, 구리 또는 구리합금으로 조화 입자를 형성하여 실시할 수 있다. 조화 처리는 미세한 것이어도 좋다. 또한, 조화 처리 후, 피복 도금 처리를 해도 좋다. 이들 조화 처리, 방청 처리, 내열 처리, 실란 처리, 처리액으로 침지 처리나 도금 처리로 형성되는 표면 처리층은, Cu, Ni, Fe, Co, Zn, Cr, Mo, W, P, As, Ag, Sn, Ge로 이루어지는 군으로부터 선택된 어느 하나의 단체 또는 어느 1종 이상의 합금, 또는 유기물을 포함해도 좋다.
표면 처리층을 조화 처리층, 방청층, 내열층, 실란 커플링 처리층의 어느 하나를 이용해서 형성하는 경우, 이들의 순서는 특히 한정되지 않지만, 예를 들면, 동박 표면에 조화 처리층을 형성하고, 상기 조화 처리층상에 방청·내열층으로서 Zn 금속층 또는 Zn를 포함하는 합금 처리층을 마련해도 좋다. 또한, Zn 금속층 또는 쿠을 포함하는 합금 처리층상에는 크로메이트 처리층을 마련해도 좋다. 또한, 크로메이트 처리층상에는 실란 커플링 처리층을 마련해도 좋다.
〔금속 부착량〕
본 발명의 표면 처리 동박은, 표면 처리층에 있어서, Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하로 제어되어 있다. 본 발명의 표면 처리 동박은, 이와 같이, 전송 손실의 원인이 되는, 투자율(透磁率)이 비교적 높고 도전율이 비교적 낮은 Co, Ni 및 Mo의 부착량이 제어되어 있기 때문에, 고주파 전송 손실을 저감할 수 있다. 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량은, 바람직하게는 800㎍/d㎡ 이하이고, 보다 바람직하게는 600㎍/d㎡ 이하이며, 더욱 바람직하게는 500㎍/d㎡ 이하이고, 더욱 바람직하게는 300㎍/d㎡ 이하이며, 더욱 바람직하게는 0㎍/d㎡(분석의 정량 하한치 이하를 나타낸다)이다. 표면 처리층은 Co, Ni 및 Mo로 이루어지는 군으로부터 선택되는 1종 이상의 원소를 포함해도 좋다. 또한, 표면 처리층은 Co, Ni 및 Mo로 이루어지는 군으로부터 선택되는 2종 이상의 원소를 포함해도 좋다. 또한, 표면 처리층은 Co, Ni 및 Mo의 3종의 원소를 포함해도 좋다. 표면 처리층은 Co 및 Ni를 포함해도 좋다. 표면 처리층은 Co 및 Mo를 포함해도 좋다. 표면 처리층은 Ni 및 Mo를 포함해도 좋다.
또한, 표면 처리층에서의 Co, Ni, Mo에 대해서, 각각 단독 부착량을 제어하는 것도 전송 손실 감소 효과의 점에서 바람직하다. 구체적으로는, 표면 처리층에서의 Co의 부착량은 바람직하게는 400㎍/d㎡ 이하이고, 보다 바람직하게는 320㎍/d㎡ 이하이며, 더욱 바람직하게는 240㎍/d㎡ 이하이고, 더욱 바람직하게는 160㎍/d㎡ 이하이며, 더욱 바람직하게는 120㎍/d㎡ 이하이다. 또한, 표면 처리층에서의 Ni의 부착량은 바람직하게는 600㎍/d㎡ 이하이고, 보다 바람직하게는 480㎍/d㎡ 이하이며, 더욱 바람직하게는 360㎍/d㎡ 이하이고, 더욱 바람직하게는 240㎍/d㎡ 이하이며, 더욱 바람직하게는 180㎍/d㎡ 이하이다. 또한, 표면 처리층에서의 Mo의 부착량은 바람직하게는 600㎍/d㎡ 이하이고, 보다 바람직하게는 480㎍/d㎡ 이하이며, 더욱 바람직하게는 360㎍/d㎡ 이하이고, 더욱 바람직하게는 240㎍/d㎡ 이하이며, 더욱 바람직하게는 180㎍/d㎡ 이하이다.
표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가진다. 여기서, 입자란 상술한 조화 처리(조화 도금), 및/또는, 후술하는 조화 처리(조화 도금)에 의해 형성되는 조화 입자를 포함하는 개념이다. 이러한 구성에 의해, 전송 손실을 양호하게 하면서, 앵커 효과에 의해 수지기재와 표면 처리 동박을 적층한 후에, 상기 수지기재로부터 표면 처리 동박을 벗길 때의 박리 강도를 확보할 수 있다. 및/또는, 이러한 구성에 의해서, 수지기재와 표면 처리 동박을 적층하여 동장 적층판을 작성한 후에, 동장 적층판을 가열하고, 그 후 상온에서 상기 수지기재로부터 표면 처리 동박을 벗길 때의 박리 강도를 좋게 할 수 있다. 또한, 상기는 동박의 전면에 걸쳐서 형성되어 있는 것이 바람직하다. 이와 같이 동박의 전면에 걸쳐서 상기 입자가 형성됨으로써, 보다 양호하게 박리 강도가 향상한다. 또한, 상술한 박리 강도를 향상시킨다는 관점에서는, 표면 처리층은 4개 이상의 돌기를 가지는 입자를 가지는 것이 바람직하고, 5개 이상의 돌기를 가지는 것이 보다 바람직하며, 6개 이상의 돌기를 가지는 입자를 가지는 것이 더욱 바람직하다. 또한, 상술한 돌기는, 후술하듯이, 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부를 의미한다. 상술한 돌기를 3개 이상 가지는 입자가 소정의 수 이상 있으면, 상기 돌기를 3개 이상 가지는 입자는 수지에 파고들기 쉽기 때문에, 동박과 수지의 밀착성이 향상한다.
또한, 상술한 박리 강도를 향상시킨다는 관점에서는, 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.5개/㎛2 이상 가지는 것이 바람직하고, 0.6개/㎛2 이상 가지는 것이 바람직하며, 0.7개/㎛2 이상 가지는 것이 바람직하고, 0.8개/㎛2 이상 가지는 것이 바람직하며, 0.9개/㎛2 이상 가지는 것이 바람직하고, 1.0개/㎛2 이상 가지는 것이 바람직하며, 1.1개/㎛2 이상 가지는 것이 바람직하고, 1.2개/㎛2 이상 가지는 것이 바람직하며, 1.3개/㎛2 이상 가지는 것이 바람직하다. 표면 처리층의 3개 이상의 돌기를 가지는 입자 개수의 상한은 특히 한정할 필요는 없지만, 전형적으로는 예를 들면, 50.0개/㎛2 이하, 40.0개/㎛2 이하, 30.0개/㎛2 이하, 20.0개/㎛2 이하, 15.0개/㎛2 이하, 10.0개/㎛2 이하, 5.0개/㎛2 이하이다.
〔표면 조도(Rz)〕
표면 처리 동박 표면의 조도는 도체 손실의 주된 요인으로써, 조도가 작을 수록 전송 손실이 감소한다. 이러한 관점에서, 본 발명의 표면 처리 동박은, 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하로 제어되어 있는 것이 바람직하다. 이러한 구성에 의해서, 전송 손실을 양호하게 감소시킬 수 있다. 본 발명의 표면 처리 동박은 표면 처리층측 접촉식 조도계로 측정한 표면 조도(Rz)가 1.30㎛ 이하로 제어되고 있는 것이 바람직하고, 1.2㎛ 이하로 제어되고 있는 것이 바람직하며, 1.1㎛ 이하로 제어되고 있는 것이 보다 바람직하고, 1.10㎛ 이하로 제어되고 있는 것이 보다 바람직하며, 1.0㎛ 이하로 제어되고 있는 것이 바람직하고, 1.00㎛ 이하로 제어되고 있는 것이 보다 바람직하다. 또한, 양 표면의 표면 조도(Rz)가 1.3㎛ 이하인 것이 바람직하다. 이러한 구성에 의하면, 고주파 전송 손실을 보다 저감할 수 있다. 양 표면의 표면 조도(Rz)는, 보다 바람직하게는 1.30㎛ 이하이고, 보다 바람직하게는 1.2㎛ 이하이며, 더욱 바람직하게는 1.1㎛ 이하이고, 더욱 바람직하게는 1.10㎛ 이하이며, 더욱 바람직하게는 1.0㎛ 이하이고, 더욱 바람직하게는 1.00㎛ 이하이다. 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)는 0.60㎛ 이상인 것이 바람직하고, 0.65㎛ 이상인 것이 바람직하며, 0.70㎛ 이상인 것이 바람직하고, 0.75㎛ 이상인 것이 바람직하며, 0.80㎛ 이상인 것이 바람직하고, 0.85㎛ 이상인 것이 바람직하며, 0.89㎛ 이상인 것이 바람직하다.
〔최대 산 높이(Rp)〕
본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하로 제어되고 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)는 1.49㎛ 이하인 것이 바람직하고, 1.39㎛ 이하인 것이 보다 바람직하며, 1.29㎛ 이하인 것이 보다 바람직하고, 1.09㎛ 이하인 것이 보다 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)의 하한은 특히 한정할 필요는 없지만 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)는 0.70㎛ 이상인 것이 바람직하고, 0.75㎛ 이상인 것이 바람직하며, 0.80㎛ 이상인 것이 바람직하다.
〔최대골 깊이(Rv)〕
본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하로 제어되고 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)는 1.65㎛ 이하인 것이 바람직하고, 1.55㎛ 이하인 것이 보다 바람직하며, 1.50㎛ 이하인 것이 보다 바람직하고, 1.45㎛ 이하인 것이 보다 바람직하며, 1.30㎛ 이하인 것이 보다 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)는 0.98㎛ 이상인 것이 바람직하다.
〔표면 조도(Rzjis)〕
동박 표면의 조도는 도체 손실의 주된 요인으로, 조도가 작을수록 전송 손실이 감소한다. 이러한 관점에서, 본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하로 제어되고 있는 것이 바람직하다. 이러한 구성에 의해서, 전송 손실을 양호하게 감소시킬 수 있다. 본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.30㎛ 이하인 것이 바람직하고, 3.2㎛ 이하인 것이 바람직하며, 3.1㎛ 이하인 것이 보다 바람직하고, 3.0㎛ 이하인 것이 보다 바람직하며, 2.20㎛ 이하인 것이 바람직하고, 2.10㎛ 이하인 것이 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다라는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)는 1.00㎛ 이상인 것이 바람직하고, 1.10㎛ 이상인 것이 바람직하며, 1.20㎛ 이상인 것이 바람직하고, 1.30㎛ 이상인 것이 바람직하며, 1.40㎛ 이상인 것이 바람직하고, 1.50㎛ 이상인 것이 바람직하며, 1.60㎛ 이상인 것이 바람직하고, 1.70㎛ 이상인 것이 바람직하다.
〔평균 높이(Rc)〕
본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하로 제어되어 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)는, 바람직하게는 1.00㎛ 이하이고, 바람직하게는 0.9㎛ 이하이며, 바람직하게는 0.90㎛ 이하이고, 바람직하게는 0.85㎛ 이하이며, 보다 바람직하게는 0.8㎛ 이하이고, 보다 바람직하게는 0.7㎛ 이하이며, 보다 바람직하게는 0.70㎛ 이하이다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)의 하한은 특히 한정할 필요는 없지만 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)는 0.50㎛ 이상인 것이 바람직하고, 0.55㎛ 이상인 것이 바람직하며, 0.60㎛ 이상인 것이 바람직하다.
〔산술 평균 조도(Ra)〕
　본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하로 제어되어 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)는 바람직하게는 0.40㎛ 이하이고, 바람직하게는 0.39㎛ 이하이며, 보다 바람직하게는 0.38㎛ 이하이고, 보다 바람직하게는 0.37㎛ 이하이며, 보다 바람직하게는 0.30㎛ 이하이고, 보다 바람직하게는 0.28㎛ 이하이며, 보다 바람직하게는 0.26㎛ 이하이고, 보다 바람직하게는 0.24㎛ 이하이며, 보다 바람직하게는 0.23㎛ 이하이고, 보다 바람직하게는 0.22㎛ 이하이다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)는 0.20㎛ 이상인 것이 바람직하고, 0.21㎛ 이상인 것이 바람직하다.
〔제곱 평균 제곱근 높이(Rq)〕
본 발명의 표면 처리 동박은, 표면 처리층 측의 레이저 현미경 측정한 표면 조도(Rq)가 0.5㎛ 이하로 제어되어 있으면, 전송 손실을 양호하게 감소시킬 수 있기 때문에 바람직하다. 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)는 바람직하게는 0.50㎛ 이하이고, 보다 바람직하게는 0.49㎛ 이하이며, 보다 바람직하게는 0.48㎛ 이하이고, 보다 바람직하게는 0.47㎛ 이하이며, 보다 바람직하게는 0.34㎛ 이하이고, 보다 바람직하게는 0.33㎛ 이하이다. 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rq)의 하한은 특히 한정할 필요는 없지만, 전형적으로는 0.01㎛ 이상, 예를 들면 0.02㎛ 이상이다. 또한, 표면 처리 동박과 수지의 밀착성을 더욱 양호하게 한다는 관점에서는, 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)는 0.25㎛ 이상인 것이 바람직하고, 0.26㎛ 이상인 것이 바람직하며, 0.27㎛ 이상인 것이 바람직하고, 0.28㎛ 이상인 것이 바람직하며, 0.29㎛ 이상인 것이 바람직하고, 0.30㎛ 이상인 것이 바람직하다.
〔표면 처리 동박의 제조 방법〕
본 발명에 있어서, 동박(압연 동박 또는 전해 동박)의 한쪽 표면 혹은 양쪽 표면에는, 산세를 하지 않은 동박의 표면, 또는 산세 후의 동박의 표면에 울퉁불퉁한 모양의 전착을 실시하는 조화 처리가 되는 것이 바람직하다. 조화 처리에 의해서 수지(유전체)와의 밀착성(박리 강도)을 얻는다. 본 발명에 있어서는, 이 조화 처리는 예를 들면 Cu, Ni, Fe, Co, Zn, Cr, Mo, W, P, As, Ag, Sn, Ge로 이루어지는 군으로부터 선택된 어느 하나의 단체(單體) 또는 어느 1종 이상의 합금 도금, 또는 유기물에 의한 표면 처리 등으로 실시할 수 있다. 조화 전의 사전 처리로써 통상의 구리 도금 등을 하는 경우가 있고, 조화 후에는 표면 처리로써 내열성, 내약품성을 부여하기 위해서 상기 금속으로 피복 도금을 실시하는 경우도 있다. 또한, 조화 처리를 실시하지 않고 Cu, Ni, Fe, Co, Zn, Cr, Mo, W, P, As, Ag, Sn, Ge로 이루어지는 군으로부터 선택된 어느 하나의 단체 또는 어느 1종 이상의 합금 도금을 실시해도 좋다. 그 후, 표면 처리로써 내열성, 내약품성을 부여하기 위해서 상기 금속으로 피복 도금을 실시하는 경우도 있다. 조화 처리를 실시하는 경우에는, 수지와의 밀착 강도가 높아진다고 하는 이점이 있다. 또한, 조화 처리를 실시하지 않는 경우에는, 표면 처리 동박의 제조 공정이 간략화 되기 때문에 생산성이 향상하는 동시에, 비용을 절감할 수 있고, 또한 조도를 작게 할 수 있다는 이점이 있다. 이러한 동박 표면의 도금 처리의 액 조성, 전류 밀도, 쿨롱 양을 조정하여, 본 발명과 관련되는 표면 처리층에서의 Co, Ni의 합계 부착량을 제어하고, 표면 처리층에서 입자의 형상(3개 이상의 돌기를 가지는 입자의 형상)과 3개 이상의 돌기를 가지는 입자의 개수를 제어하여, 표면 조도(Rz JIS), 표면 조도(Rz), 최대 산 높이(Rp), 최대골 깊이(Rv), 평균 높이(Rc), 산술 평균 조도(Ra), 제곱 평균 제곱근 높이(Rq)를 추가로 제어할 수 있다.
본 발명의 표면 처리는, 동박의 표면에 대해서, 조화 처리로서 6단계 도금을 실시하고, 그 다음 크로메이트 처리를 실시하며, 추가로 실란 도포 처리(실란 커플링 처리)를 함으로써 실시할 수 있다. 또한, 상술한 조화 처리 후에, 크로메이트 처리 전에 내열층 및/또는 방청층을 마련하는 처리를 해도 좋다.
상기 조화 처리(6단계 도금：하기 도금 처리 1~6을 이 순서로 실시한다)의 조건을 이하에 나타낸다.
(액 조성)
Cu：10~30 g/L
W：0~50 ppm
도데실 황산나트륨：0~50 ppm
황산：10~150 g/L
액온：15~60℃
(전류 밀도, 도금 시간 및 쿨롱 양)
·도금 처리 1
전류 밀도：50~120 A/d㎡, 도금 시간：1.0~2.0초, 쿨롱 양：70~120 As/d㎡
·도금 처리 2
전류 밀도：6~8 A/d㎡, 도금 시간：3.1~5.8초, 쿨롱 양：19~35 As/d㎡
·도금 처리 3
전류 밀도：50~120 A/d㎡, 도금 시간：1.0~2.0초, 쿨롱 양：70~120 As/d㎡
·도금 처리 4
전류 밀도：6~8 A/d㎡, 도금 시간：3.1~5.8초, 쿨롱 양：19~35 As/d㎡
·도금 처리 5
전류 밀도：6~8 A/d㎡, 도금 시간：3.1~5.8초, 쿨롱 양：19~35 As/d㎡
·도금 처리 6
전류 밀도：6~8 A/d㎡, 도금 시간：3.1~5.8초, 쿨롱 양：19~35 As/d㎡
상기 크로메이트 처리에서 사용하는 처리액의 액 조성 및 처리 조건을 이하에 나타낸다.
K2Cr2O7：1~10 g/L
Zn：0~5 g/L
pH：2~5
액온：20~60℃
전류 밀도：0~3 A/d㎡
도금 시간：0~3초
상기 실란 도포 처리는 공지의 실란을 0.1~10vol%의 농도로 함유하는 처리액을 이용하여 실시할 수 있다. 상기 실란 도포 처리는, 디아미노실란：0.1~10vol%의 처리액을 이용하여 샤워 도포에 의해 실시하는 것이 바람직하다. 디아미노실란에는 공지의 디아민실란을 이용할 수 있다.
〔전송 손실〕
전송 손실이 작은 경우, 고주파로 신호를 전송할 때의 신호 감쇠가 억제되기 때문에, 고주파로 신호를 전송하는 회로에서, 안정된 신호를 전송할 수 있다. 그 때문에, 전송 손실의 값이 작은 것이, 고주파로 신호를 전송하는 회로 용도(예를 들면, 신호의 주파수가 1GHz 이상의 고주파 회로 기판)에 이용하는 것에 적합하기 때문에 바람직하다. 표면 처리 동박을 시판하는 액정 폴리머 수지((주)쿠라레제 Vecstar CTZ－50㎛)와 맞붙인 후, 에칭으로 특성 임피던스가 50Ω이 되도록 마이크로 스트립 선로를 형성하고, HP사제의 네트워크 분석기 HP8720C를 이용하여 투과 계수를 측정하며, 주파수 20GHz 및 주파수 40GHz에서의 전송 손실을 요구한 경우, 주파수 20GHz에 있어서의 전송 손실이 5.0dB/10㎝ 미만이 바람직하고, 4.1dB/10㎝ 미만이 보다 바람직하며, 3.7dB/10㎝ 미만이 더욱 바람직하다.
〔내열성〕　
내열성이 높은 경우, 고온의 환경하에서도 표면 처리 동박과 수지의 밀착성이 잘 열화 되지 않기 때문에, 고온 환경하에서도 사용할 수 있어서 바람직하다.
본 발명에서는 내열성을 박리 강도 유지율로 평가한다. 표면 처리 동박의 표면 처리된 측의 표면을 수지 기재(LCP：액정 폴리머 수지(히드록시 안식향산(에스테르)과 히드록시나프토산(에스테르)과의 공중합체) 필름, 주식회사 쿠라레제 Vecstar(등록상표)　CTZ－50㎛))에 적층한 후와, 150℃에서 72시간(3일간), 168시간(7일간) 및/또는 240시간(10일간) 가열 후, IPC－TM－650에 준거하여 인장 시험기 오토 그래프 100으로 상태 박리 강도와, 150℃에서, 72시간(3일간), 168시간(7일간) 및/또는 240시간(10일간) 가열 후 박리 강도를 측정한다.
그리고 다음 식으로 나타나는 박리 강도 유지율을 산출한다.
박리 강도 유지율(%)=150℃에서, 72시간(3일간), 168시간(7일간) 또는 240시간(10일간) 가열 후의 박리 강도(kg/㎝)/상태 박리 강도(kg/㎝)×100
상기 150℃, 168시간(7일간) 가열 후의 박리 강도 유지율은 50% 이상인 것이 바람직하고, 60% 이상인 것이 보다 바람직하며, 70% 이상인 것이 더욱 바람직하고, 75% 이상인 것이 더욱 바람직하며, 80% 이상인 것이 더욱 바람직하고, 85% 이상인 것이 더욱 바람직하다.
상기 150℃, 72시간(3일간) 가열 후의 박리 강도 유지율은 50% 이상인 것이 바람직하고, 60% 이상인 것이 보다 바람직하며, 70% 이상인 것이 더욱 바람직하고, 75% 이상인 것이 더욱 바람직하며, 80% 이상인 것이 더욱 바람직하고, 85% 이상인 것이 더욱 바람직하다.
상기 150℃, 240시간(10일간) 가열 후의 박리 강도 유지율은 50% 이상인 것이 바람직하고, 60% 이상인 것이 보다 바람직하며, 70% 이상인 것이 더욱 바람직하고, 75% 이상인 것이 더욱 바람직하며, 80% 이상인 것이 더욱 바람직하고, 85% 이상인 것이 더욱 바람직하다.
〔캐리어 부착 동박〕
본 발명의 다른 실시형태인 캐리어 부착 동박은, 캐리어와, 캐리어상에 적층된 중간층과, 중간층상에 적층된 극박 구리층을 구비한다. 그리고 상기 극박 구리층이 상술한 본 발명의 하나의 실시형태인 표면 처리 동박이다. 또한, 캐리어 부착 동박은 캐리어, 중간층 및 극박 구리층을 이 순서대로 갖추어도 좋다. 캐리어 부착 동박은 캐리어측의 표면 및 극박 구리층측 표면의 어느 한쪽 또는 양쪽에 조화 처리층 등의 표면 처리층을 가져도 좋다.
캐리어 부착 동박의 캐리어측 표면에 조화 처리층을 마련한 경우, 캐리어 부착 동박을 상기 캐리어측의 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판 등의 지지체가 잘 박리되지 않는다는 이점을 가진다.
〔캐리어〕
본 발명에 이용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름 또는 무기물의 판이고, 예를 들면, 동박, 구리합금박, 니켈박, 니켈 합금박, 철박, 철합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름(예를 들면, 폴리이미드 필름, 액정 폴리머(LCP) 필름, 폴리에틸렌 테레프탈레이트(PET) 필름, 폴리아미드 필름, 폴리에스테르 필름, 불소 수지 필름 등), 세라믹판, 유리판의 형태로 제공된다.
본 발명에 이용할 수 있는 캐리어로서는 동박을 사용하는 것이 바람직하다. 동박은 전기 전도도가 높기 때문에, 그 후의 중간층, 극박 구리층의 형성이 쉬워지기 때문이다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼상에 구리를 전해 석출해서 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 동박의 재료로는 터프 피치동이나 무산소동이라고 하는 고순도 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다.
본 발명에 이용할 수 있는 캐리어의 두께에 대해서도 특히 제한은 없지만, 캐리어로서의 역할을 하는데 있어서 적합한 두께로 적절히 조절하면 좋고, 예를 들면 12㎛ 이상으로 할 수 있다. 다만, 너무 두꺼우면 생산 비용이 높아지므로, 일반적으로는 35㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12~70㎛이며, 보다 전형적으로는 18~35㎛이다.
〔중간층〕
캐리어 위에는 중간층을 마련한다. 캐리어와 중간층 사이에 다른 층을 마련해도 좋다. 본 발명에서 이용하는 중간층은, 캐리어 부착 동박이 절연 기판으로의 적층 공정 전에는 캐리어로부터 극박 구리층이 잘 박리되지 않는 한편, 절연 기판으로의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리되는 것과 같은 구성이면 특히 한정되지 않는다. 예를 들면, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함해도 좋다. 또한, 중간층은 복수의 층이어도 좋다.
또한, 예를 들면, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, 쿠으로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소의 수화물 또는 산화물로 이루어지는 층을 형성함으로써 구성할 수 있다.
또한, 중간층은 상기 유기물로서 공지의 유기물을 이용할 수 있고, 또한 질소 함유 유기 화합물, 유황 함유 유기 화합물 및 카르본산의 어느 1종 이상을 이용하는 것이 바람직하다. 예를 들면, 구체적인 질소 함유 유기 화합물로는, 치환기를 가지는 트리아졸 화합물인 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'－비스(벤조트리아졸릴메틸)우레아, 1H－1,2,4－트리아졸 및 3－아미노-1H－1,2,4－트리아졸 등을 이용하는 것이 바람직하다.
유황 함유 유기 화합물에는, 메르캅토벤조티아졸, 2－메르캅토벤조티아졸나트륨, 티오시아누르산 및 2－벤즈이미다졸티올 등을 이용하는 것이 바람직하다.
카르본산으로는, 특히 모노카르본산을 이용하는 것이 바람직하고, 그 중에서 올레인산, 리놀산 및 리놀레인산 등을 이용하는 것이 바람직하다.
또한, 예를 들면, 중간층은, 캐리어 상에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때, 극박 구리층과 크롬의 계면에서 박리하게 된다. 또한, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산해 나가는 것을 방지하는 장벽 효과가 기대된다. 중간층에서의 니켈 부착량은 바람직하게는 100㎍/d㎡ 이상 40000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 4000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 2500㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 1000㎍/d㎡ 미만이며, 중간층에서의 크롬 부착량은 5㎍/d㎡ 이상 100㎍/d㎡ 이하인 것이 바람직하다. 중간층을 한쪽 면에만 마련하는 경우, 캐리어의 반대면에는 Ni도금층 등의 방청층을 마련하는 것이 바람직하다.
중간층의 두께가 너무 커지면, 중간층의 두께가 표면 처리한 후의 극박 구리층의 조화 처리 표면의 광택도 및 조화 입자의 크기와 개수에 영향을 미치는 경우가 있기 때문에, 극박 구리층의 조화 처리 표면의 중간층의 두께는 1~1000㎚인 것이 바람직하고, 1~500㎚인 것이 바람직하며, 2~200㎚인 것이 바람직하고, 2~100㎚인 것이 바람직하며, 3~60㎚인 것이 보다 바람직하다. 또한, 캐리어의 양측에 중간층을 마련해도 좋다.
〔극박 구리층〕
중간층 위에는 극박 구리층을 마련한다. 중간층과 극박 구리층의 사이에는 다른 층을 마련해도 좋다. 또한, 캐리어의 양측에 극박 구리층을 마련해도 좋다. 상기 캐리어를 가지는 극박 구리층은, 본 발명의 하나의 실시형태인 표면 처리 동박이다. 극박 구리층의 두께는 특히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들면 12㎛ 이하이다. 전형적으로는 0.5~12㎛이고, 보다 전형적으로는 1.5~5㎛이다. 또한, 중간층 위에 극박 구리층을 마련하기 전에, 극박 구리층의 핀 홀을 저감 시키기 위해서 구리-인 합금에 의한 스트라이크 도금을 실시해도 좋다. 스트라이크 도금에는 피로인산 구리 도금액 등을 들 수 있다.
또한, 본원의 극박 구리층은 하기 조건으로 형성한다.
·전해액 조성
구리：80~120 g/L
황산：80~120 g/L
염소：30~100 ppm
레벨링제 1(비스(3술포프로필)디술피드)：10~30 ppm
레벨링제 2(아민 화합물)：10~30 ppm
상기의 아민 화합물에는 이하의 화학식의 아민 화합물을 이용할 수 있다.
Figure 112018031711130-pat00001
(상기 화학식 중, R1 및 R2는 히드록시 알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군으로부터 선택되는 것이다. )
·제조 조건
전류 밀도：70~100 A/d㎡
전해액 온도：50~65℃
전해액 선속：1.5~5 m/sec
전해 시간：0.5~10분간(석출시키는 구리 두께, 전류 밀도에 의해 조정)
〔표면 처리층상의 수지층〕
본 발명의 표면 처리 동박의 표면 처리층상에 수지층을 구비해도 좋다. 상기 수지층은 절연 수지층이어도 좋다. 상기 수지층은 접착제여도 좋고, 접착용 반경화 상태(B 스테이지 상태)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지 상태)란, 그 표면에 손가락이 닿아도 점착감이 없고, 상기 절연 수지층을 겹쳐서 보관할 수 있으며, 가열 처리 되면 경화 반응이 일어나는 상태를 포함한다.
상기 수지층은 접착용 수지, 즉 접착제여도 좋고, 접착용 반경화 상태(B 스테이지 상태)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지 상태)란, 그 표면에 손가락이 닿아도 점착감이 없고, 상기 절연 수지층을 겹쳐서 보관할 수 있으며, 가열 처리 되면 경화 반응이 일어나는 상태를 포함한다.
또한, 상기 수지층은 열경화성 수지를 포함해도 좋고, 열가소성 수지여도 좋다. 또한, 상기 수지층은 열가소성 수지를 포함해도 좋다. 상기 수지층은 공지의 수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상기 수지층은 공지의 수지층의 형성 방법, 형성 장치를 이용해서 형성해도 좋다.
또한, 상기 수지층은 그 종류는 특별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산 에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐 아세탈 수지, 우레탄 수지, 폴리에테르술폰(폴리 에테르 설폰이라고도 한다), 폴리에테르술폰(폴리 에테르 설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리 아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌 옥사이드, 비스말레이미드 트리아진 수지, 열경화성 폴리페닐렌 옥사이드 수지, 시아네이트 에스테르계 수지, 카르본산의 무수물, 다가 카르본산의 무수물, 가교 가능한 관능기를 가지는 선상 폴리머, 폴리페닐렌 에테르 수지, 2,2－비스(4－시아네이트페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2－비스(4－글리시딜페닐)프로판, 폴리페닐렌 에테르 시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군으로부터 선택되는 1종 이상을 포함하는 수지를 적합한 것으로 들 수 있다.
또한, 상기 에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 가지는 것으로서, 전기·전자재료 용도에 이용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 가지는 화합물을 이용하여 에폭시화 한 에폭시 수지가 바람직하다. 또한, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N－디글리시딜 아닐린 등의 글리시딜 아민 화합물, 테트라 히드로 프탈산 디글리시딜 에스테르 등의 글리시딜 에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스 히드록시 페닐 메탄형 에폭시 수지, 테트라 페닐 에탄형 에폭시 수지의 군으로부터 선택되는 1종 또는 2종 이상을 혼합하여 이용할 수 있거나, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 이용할 수 있다.
상기 인 함유 에폭시 수지로서 공지의 인을 함유하는 에폭시 수지를 이용할 수 있다. 또한, 상기 인 함유 에폭시 수지는, 예를 들면, 분자 내에 2 이상의 에폭시기를 구비하는 9,10－디히드로-9－옥사-10－포스파페난트렌-10－옥사이드로부터 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.
상술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들면, 메틸 에틸 케톤(MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N－메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌 글리콜 모노메틸 에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N－메틸-2－피롤리돈, N,N－디메틸아세트아미드, N,N－디메틸포름아미드 등의 용제에 용해해서 수지액(수지 니스)으로 하고, 이것을 상기 표면 처리 동박의 조화 처리 표면 위에, 예를 들면 롤 코터법 등으로 도포하며, 그 다음에 필요에 따라서 가열 건조하여 용제를 제거하고 B 스테이지 상태로 한다. 건조에는 예를 들면 열풍 건조 화로를 이용하면 좋고, 건조 온도는 100~250℃, 바람직하게는 130~200℃이면 좋다. 상기 수지층의 조성물을 용제를 이용해서 용해하고, 수지 고형분 3wt%~70wt%, 바람직하게는 3wt%~60wt%, 바람직하게는 10wt%~40wt%, 보다 바람직하게는 25wt%~40wt%의 수지액으로 해도 좋다. 또한, 메틸 에틸 케톤과 시클로펜타논의 혼합 용제를 이용해서 용해하는 것이 환경적인 견지에서 현단계에서는 가장 바람직하다. 또한, 용제에는 끓는점이 50℃~200℃ 범위인 용제를 이용하는 것이 바람직하다.
또한, 상기 수지층은 MIL 규격에서의 MIL－P－13949G에 준거하여 측정했을 때의 수지 흐름이 5%~35%의 범위에 있는 반경화 수지막인 것이 바람직하다.
본건 명세서에 있어서, 수지 흐름이란, MIL 규격에서의 MIL－P－13949G에 준거하여 수지 두께를 55㎛로 한 수지 부착 표면 처리 동박으로부터 10㎝ 사각의 시료를 4장 샘플링 하고, 이 4장의 시료를 중첩시킨 상태(적층체)에서 프레스 온도 171℃, 프레스압 14 kgf/c㎡, 프레스 시간 10분의 조건으로 맞붙여서, 그 때의 수지 유출 중량을 측정한 결과로부터 수학식 1에 근거하여 산출한 값이다.
[수학식 1]
Figure 112018031711130-pat00002
상기 수지층을 구비한 표면 처리 동박(수지 부착 표면 처리 동박)은, 그 수지층을 기재에 중첩시킨 후 전체를 열 압착하여 상기 수지층을 열경화 하도록 하고, 그 다음 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우에는 캐리어를 박리하여 극박 구리층을 표출시키고(당연히 표출하는 것은 상기 극박 구리층의 중간층측 표면이다), 표면 처리 동박의 조화 처리되어 있는 측과는 반대측 표면으로부터 소정의 배선 패턴을 형성하는 모양으로 사용된다.
이 수지 부착 표면 처리 동박을 사용하면, 다층 프린트 배선 기판의 제조시의 프리프레그재 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있을 것 같은 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 동장 적층판을 제조할 수 있다. 또한, 이때, 기재의 표면에 절연 수지를 언더 코트해서 표면의 평활성을 더욱 개선할 수도 있다.
또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또한 적층 공정도 간략하게 되므로 경제적으로 유리하게 되며, 또한 프리프레그재의 두께만큼 제조되는 다층 프린트 배선 기판의 두께가 얇아져서, 1층의 두께가 100㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.
이 수지층의 두께는 0.1~120㎛인 것이 바람직하다.
수지층의 두께가 0.1㎛보다 얇아지면 접착력이 저하하고, 프리프레그재를 개재시키지 않고도 이 수지 부착 표면 처리 동박을 내층재를 구비한 기재에 적층했을 때, 내층재의 회로와의 사이의 층간 절연을 확보하기 어렵게 되는 경우가 있다. 한편, 수지층의 두께를 120㎛보다 두껍게 하면, 1회의 도포 공정으로 목적으로 하는 두께의 수지층을 형성하는 것이 곤란해져서, 여분의 재료비와 공정수가 걸리기 때문에 경제적으로 불리하게 되는 경우가 있다.
또한, 수지층을 가지는 표면 처리 동박이 극박의 다층 프린트 배선판을 제조하는 데에 이용되는 경우에는, 상기 수지층의 두께를 0.1㎛~5㎛, 보다 바람직하게는 0.5㎛~5㎛, 보다 바람직하게는 1㎛~5㎛로 하는 것이 다층 프린트 배선판의 두께를 작게 하기 때문에 바람직하다.
또한, 수지층이 유전체를 포함한 경우에는, 수지층의 두께는 0.1~50㎛인 것이 바람직하고, 0.5㎛~25㎛인 것이 바람직하며, 1.0㎛~15㎛인 것이 보다 바람직하다.
또한, 상기 경화 수지층, 반경화 수지층의 총 수지층 두께는 0.1㎛~120㎛인 것이 바람직하고, 5㎛~120㎛인 것이 바람직하며, 10㎛~120㎛인 것이 바람직하고, 10㎛~60㎛인 것이 보다 바람직하다. 그리고, 경화 수지층의 두께는 2㎛~30㎛인 것이 바람직하고, 3㎛~30㎛인 것이 바람직하며, 5~20㎛인 것이 보다 바람직하다. 또한, 반경화 수지층의 두께는 3㎛~55㎛인 것이 바람직하고, 7㎛~55㎛인 것이 바람직하며, 15~115㎛인 것이 보다 바람직하다. 총 수지층 두께가 120㎛를 넘으면, 얇은 두께의 다층 프린트 배선판을 제조하는 것이 어려워지는 경우가 있고, 5㎛ 미만에서는 얇은 두께의 다층 프린트 배선판을 형성하기 쉬워지지만, 내층 회로간의 절연층인 수지층이 너무 얇아져서 내층 회로간의 절연성을 불안정하게 만드는 경향이 생기는 경우가 있기 때문이다. 또한, 경화 수지층 두께가 2㎛ 미만이면, 표면 처리 동박의 조화 처리 표면의 표면 조도를 고려할 필요가 생기는 경우가 있다. 반대로 경화 수지층 두께가 20㎛를 넘으면, 경화가 완료된 수지층에 의한 효과는 특히 향상되지 않게 되는 경우가 있고, 총 절연층 두께는 두꺼워진다.
또한, 상기 수지층의 두께를 0.1㎛~5㎛로 하는 경우에는, 수지층과 표면 처리 동박의 밀착성을 향상시키기 위해서, 표면 처리 동박의 조화 처리된 표면에 내열층 및/또는 방청층 및/또는 내후성층을 마련한 후에, 상기 내열층 또는 방청층 또는 내후성층 위에 수지층을 형성하는 것이 바람직하다.
또한, 상술한 수지층의 두께는, 임의의 10점에서 단면 관찰로 측정한 두께의 평균값을 말한다.
게다가, 이 수지 부착 표면 처리 동박이 캐리어 부착 동박의 극박 구리층인 경우의 또한 다른 제품 형태로는, 상기 극박 구리층(표면 처리 동박)의 조화 처리 표면 위에 수지층을 마련하고, 수지층을 반경화 상태로 한 후, 그 다음 캐리어를 박리 하여 캐리어가 존재하지 않는 수지 부착 극박 구리층(표면 처리 동박)의 형태로 제조하는 것도 가능하다.
이하, 본 발명과 관련되는 캐리어 부착 동박을 이용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.
본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐서 동장 적층판을 형성하고, 그 후, 세미애디티브법, 모디파이드 세미애디티브법, 부분적 애디티브법 및 서브트랙티브법 중 어느 하나의 방법에 따라서 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로를 포함하는 것으로 하는 것도 가능하다.
본 발명에서 세미애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하여 패턴을 형성한 후, 전기 도금 및 에칭을 이용해서 도체 패턴을 형성하는 방법을 나타낸다.
따라서, 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지에 스루홀 또는/및 블라인드 비어를 마련하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,
상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,
상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,
상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지의 표면에 대해서 무전해 도금층을 마련하는 공정,
상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
본 발명에서 모디파이드 세미애디티브법이란, 절연층상에 금속박을 적층하여 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리에 두께를 부여한 후, 레지스트를 제거하여 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층상에 회로를 형성하는 방법을 가리킨다.
따라서, 모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,
상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트를 마련한 후에, 전해 도금에 의해 회로를 형성하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정
을 포함한다.
모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출한 극박 구리층 위에 도금 레지스트를 마련하는 공정,
상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,
상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 마련하는 공정,
상기 도금 레지스트를 제거하는 공정,
상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정
을 포함한다.
본 발명에서 부분적 애디티브법이란, 도체층을 마련하여 이루어지는 기판, 필요에 따라서 스루홀이나 비어홀 용 구멍을 뚫어서 이루어지는 기판상에 촉매핵을 부여하고, 에칭해서 도체 회로를 형성하며, 필요에 따라서 솔더레지스트 또는 도금 레지스트를 마련한 후에, 상기 도체 회로상, 스루홀이나 비어홀 등에 무전해 도금 처리로 두께를 부여하여 프린트 배선판을 제조하는 방법을 가리킨다.
따라서, 부분적 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 촉매핵을 부여하는 공정,
상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광하고 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정,
상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거해서 노출한 상기 절연 기판 표면에, 솔더레지스트 또는 도금 레지스트를 마련하는 공정,
상기 솔더레지스트 또는 도금 레지스트가 마련되지 않은 영역에 무전해 도금층을 마련하는 공정
을 포함한다.
본 발명에서 서브트랙티브법이란, 동장 적층판 상의 동박의 불필요 부분을 에칭 등에 의해 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다.
따라서, 서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,
상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,
상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광하여 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정
을 포함한다.
서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,
상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,
상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,
상기 무전해 도금층의 표면에 마스크를 형성하는 공정,
마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,
상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,
상기 에칭 레지스트에 대해서 노광하여 회로 패턴을 형성하는 공정,
상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 제거하여 회로를 형성하는 공정,
상기 에칭 레지스트를 제거하는 공정
을 포함한다.
스루홀 또는/및 블라인드 비어를 마련하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 좋다.
또한, 본 발명의 프린트 배선판의 제조 방법은, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및
상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정
을 포함하는 프린트 배선판의 제조 방법이어도 좋다.
여기서, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예를 상세하게 설명한다. 또한, 여기에서는 조화 처리층이 형성된 극박 구리층을 가지는 캐리어 부착 동박을 예를 들어 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 가지는 캐리어 부착 동박을 이용해도 마찬가지로 하기 프린트 배선판의 제조 방법을 실시할 수 있다.
공정 1：우선, 표면에 조화 처리층이 형성된 극박 구리층, 또는 표면에 조화 처리층이 형성된 캐리어를 가지는 캐리어 부착 동박(1번째 층)을 준비한다.
공정 2：그 다음, 극박 구리층의 조화 처리층상, 또는 캐리어의 조화 처리층상에 레지스트를 도포하고, 노광·현상을 실시하여 레지스트를 소정의 형상으로 에칭한다.
공정 3：그 다음, 회로용 도금을 형성한 후, 레지스트를 제거함으로써 소정의 형상의 회로 도금을 형성한다.
공정 4：그 다음, 회로 도금을 덮도록(회로 도금이 매몰하도록) 극박 구리층 위, 또는 캐리어 위에 매립 수지를 마련하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박(2번째 층)을 극박 구리층측, 또는 캐리어측으로부터 접착시킨다.
공정 5：그 다음, 2번째 층의 캐리어 부착 동박으로부터 캐리어를 벗긴다. 또한, 2번째 층에는 캐리어를 갖지 않는 동박을 이용해도 좋다.
공정 6：그 다음, 2번째 층의 극박 구리층 또는 동박 및 수지층의 소정 위치에 천공을 실시하고, 회로 도금을 노출시켜서 블라인드 비어를 형성한다.
공정 7：그 다음, 블라인드 비어에 구리를 매립하여 비어 필을 형성한다.
공정 8：그 다음, 비어 필 위, 추가로 필요한 경우에는 그 외의 부분에, 상기 공정 2 및 3과 같이 하여 회로 도금을 형성한다.
공정 9：그 다음, 1번째 층의 캐리어 부착 동박으로부터 캐리어, 또는 극박 구리층을 벗긴다.
공정 10：그 다음, 플래시 에칭에 의해 양 표면의 극박 구리층(2번째 층에 동박을 마련한 경우에는 동박, 1번째 층의 회로용 도금을 캐리어의 조화 처리층상에 마련한 경우에는 캐리어)을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.
공정 11：그 다음, 수지층 내의 회로 도금상에 범프를 형성하고, 상기 땜납 위에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판을 제작한다.
상기 다른 캐리어 부착 동박(2번째 층)은, 본 발명의 캐리어 부착 동박을 이용해도 좋고, 종래의 캐리어 부착 동박을 이용해도 좋으며, 추가로 통상의 동박을 이용해도 좋다. 또한, 2번째 층의 회로상에, 추가로 회로를 1층 혹은 복수 층 형성해도 좋고, 그것들의 회로 형성을 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서 실시해도 좋다.
또한, 매립 수지(레진)에는 공지의 수지, 프리프레그를 이용할 수 있다. 예를 들면, BT(비스말레이미드 트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사제 ABF 필름이나 ABF를 이용할 수 있다. 또한, 상기 매립 수지(레진)에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.
또한, 상기 1번째 층에 이용되는 캐리어 부착 동박은, 상기 캐리어 부착 동박의 캐리어측 표면 또는 극박 구리층측 표면에 기판 또는 수지층을 가져도 좋다. 상기 기판 또는 수지층을 가짐으로써 1번째 층에 이용되는 캐리어 부착 동박은 지지를 받고, 주름이 생기기 어려워지기 때문에 생산성이 향상한다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1번째 층에 이용되는 캐리어 부착 동박을 지지하는 효과를 갖는 것이면, 모든 기판 또는 수지층을 이용할 수 있다. 예를 들면 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지의 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 이용할 수 있다.
본 발명의 표면 처리 동박을, 조화 처리면 측으로부터 수지 기판에 맞붙여서 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 가지는 것이면 특히 제한을 받지 않지만, 예를 들면, 리지드 PWB 용으로 종이기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC용으로 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머(LCP) 필름, 불소 수지 필름 등을 사용할 수 있다. 또한, 액정 폴리머(LCP) 필름이나 불소 수지 필름을 이용한 경우, 폴리이미드 필름을 이용한 경우보다, 상기 필름과 표면 처리 동박과의 박리 강도가 작아지는 경향이 있다. 따라서, 액정 폴리머(LCP) 필름이나 불소 수지 필름을 이용한 경우에는, 구리 회로를 형성한 후, 구리 회로를 커버 레이로 덮어서 상기 필름과 구리 회로가 잘 벗겨지지 않게 하여, 박리 강도의 저하에 따른 상기 필름과 구리 회로의 박리를 방지할 수 있다.
또한, 액정 폴리머(LCP) 필름이나 불소 수지 필름은 유전 탄젠트가 작기 때문에, 액정 폴리머(LCP) 필름이나 불소 수지 필름과 본원 발명과 관련되는 표면 처리 동박을 이용한 동장 적층판, 프린트 배선판, 프린트 회로판은 고주파 회로(고주파로 신호의 전송을 실시하는 회로) 용도에 적합하다. 또한, 본원 발명과 관련되는 표면 처리 동박은 조화 처리 입자의 크기가 작고, 광택도가 높기 때문에 표면이 평활하며, 고주파 회로 용도에도 적합하다.
첩합 방법은, 리짓드 PWB 용의 경우, 유리포 등의 기재에 수지를 함침시켜서, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 조화 처리되어 있는 측의 면으로부터 프리프레그에 중첩하여 가열 가압시켜서 실시할 수 있다. FPC의 경우, 폴리이미드 필름 등의 기재에 접착제를 통해서, 또는 접착제를 사용하지 않고 고온 고압 하에서 동박에 적층 접착하거나, 또는 폴리이미드 전구체를 도포·건조·경화 등을 실시함으로써 적층판을 제조할 수 있다.
본 발명의 적층체는 각종 프린트 배선판(PWB)에 사용 가능하고, 특히 제한되는 것은 아니지만, 예를 들면, 도체 패턴의 층 수의 관점에서는 한쪽 면 PWB, 양면 PWB, 다층 PWB(3층 이상)에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리짓드 PWB, 플렉시블(flexible) PWB(FPC), 리지드·플렉스 PWB에 적용 가능하다.
본 발명에 있어서, 「프린트 배선판」에는 부품이 장착된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또한, 본 발명의 프린트 배선판을 2개 이상 접속하여, 프린트 배선판이 2개 이상 접속한 프린트 배선판을 제조할 수 있고, 또한 본 발명의 프린트 배선판을 적어도 1개와, 또한 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속할 수 있으며, 이러한 프린트 배선판을 이용해서 전자기기를 제조할 수도 있다. 또한, 본 발명에 있어서, 「구리 회로」에는 구리 배선도 포함되는 것으로 한다. 게다가, 본 발명의 프린트 배선판을 부품과 접속해서 프린트 배선판을 제조해도 좋다. 또한, 본 발명의 프린트 배선판을 적어도 1개와, 또한 하나의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속하고, 게다가 본 발명의 프린트 배선판이 2개 이상 접속한 프린트 배선판과 부품을 접속하는 것으로, 프린트 배선판이 2개 이상 접속한 프린트 배선판을 제조해도 좋다. 여기서, 「부품」으로는 연결기나 LCD(Liquid　Crystal　Display), LCD에 이용되는 유리 기판 등의 전자 부품, IC(Integrated　Circuit), LSI(Large　scale　integrated　circuit), VLSI(Very　Large　scale　integrated　circuit), ULSI　(Ultra－Large　Scale　Integration)등의 반도체 집적회로를 포함하는 전자 부품(예를 들면, IC 칩, LSI 칩, VLSI 칩, ULSI 칩), 전자 회로를 실드하기 위한 부품 및 프린트 배선판에 커버 등을 고정하기 위해서 필요한 부품 등을 들 수 있다.
[실시예]
이하, 실시예 및 비교예에 근거하여 설명한다. 또한, 본 실시예는 어디까지나 일례로써, 이 예에만 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 형태 또는 변형을 포함하는 것이다. 또한, 이하의 실시예 1~5, 8~12 및 비교예 1~3, 7, 9의 원박에는 압연 동박 TPC(JIS　H3100　C1100에 규격되어 있는 터프 피치동, JX금속제) 18㎛를 사용했다. 실시예 6, 7, 비교예 4, 5, 11, 12의 원박에는 두께 18㎛의 전해 동박 HLP박, JX금속제를 이용했다. 또한, 비교예 6, 8, 10에 대해서는 두께 18㎛의 전해 동박 JTC박 JX금속제를 이용했다.
또한, 실시예 13~15의 원박에는 이하의 방법에 따라서 제조한 캐리어 부착 동박을 이용했다.
실시예 15는, 두께 18㎛의 전해 동박(JX금속제 JTC박)을 캐리어로서 준비하고, 실시예 13, 14에 대해서는 상술한 두께 18㎛의 압연 동박 TPC를 캐리어로서 준비했다. 그리고 하기 조건으로, 캐리어의 표면에 중간층을 형성하고, 중간층의 표면에 극박 구리층을 형성했다. 또한, 캐리어가 전해 동박인 경우에는 광택면(S면)에 중간층을 형성했다.
·실시예 13
＜중간층＞
(1) Ni층(Ni 도금)
캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인으로 전기 도금 함으로써 1000㎍/d㎡의 부착량의 Ni층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.
황산 니켈：270~280 g/L
염화 니켈：35~45 g/L
초산 니켈：10~20 g/L
붕산：30~40 g/L
광택제：사카린, 부틴디올 등
도데실 황산나트륨：55~75 ppm
pH：4~6
욕 온도：55~65℃
전류 밀도：10A/d㎡
(2) Cr층(전해 크로메이트 처리)
그 다음, (1)에서 형성한 Ni층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서 Ni층 위에 11㎍/d㎡의 부착량의 Cr층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.
중크롬산 칼륨 1~10 g/L, 아연 0 g/L
pH：7~10
액온：40~60℃
전류 밀도：2A/d㎡
＜극박 구리층＞
그 다음, (2)에서 형성한 Cr층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서, Cr층 위에 두께 1.5㎛의 극박 구리층을 이하의 조건으로 전기 도금하여 형성하고, 캐리어 부착 동박을 제작했다.
구리 농도：90~110 g/L
황산 농도：90~110 g/L
염화물 이온 농도：50~90 ppm
레벨링제 1(비스(3 술포프로필)디술피드)：10~30 ppm
레벨링제 2(아민 화합물)：10~30 ppm
또한, 레벨링제 2로서 하기 아민 화합물을 이용했다.
Figure 112018031711130-pat00003
(상기 화학식 중, R1 및 R2는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군으로부터 선택되는 것이다. )
전해액 온도：50~80℃
전류 밀도：100A/d㎡
전해액 선속：1.5~5 m/sec
·실시예 14
＜중간층＞
(1) Ni－Mo층(니켈 몰리브덴 합금 도금)
캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인으로 전기 도금을 함으로써 3000㎍/d㎡ 부착량의 Ni-Mo층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.
(액 조성) 황산 니켈 육수화물：50g/d㎥, 몰리브덴산 나트륨 이수화물：60g/d㎥, 구연산 나트륨：90g/d㎥
(액온) 30℃
(전류 밀도) 1~4 A/d㎡
(통전 시간) 3~25초
＜극박 구리층＞
(1)에서 형성한 Ni-Mo층 위에 극박 구리층을 형성했다. 극박 구리층의 두께를 2㎛로 한 것 외에는 실시예 13과 같은 조건으로 극박 구리층을 형성했다.
·실시예 15
＜중간층＞
(1) Ni층(Ni 도금)
실시예 13과 같은 조건으로 Ni층을 형성했다.
(2) 유기물층(유기물층 형성 처리)
그 다음, (1)에서 형성한 Ni층 표면을 수세 및 산세한 후, 계속해서 하기 조건으로 Ni층 표면에 대해서 농도 1~30 g/L의 카르복시벤조트리아졸(CBTA)을 포함하는 액온 40℃, pH 5의 수용액을 20~120초간 샤워링하여 분무함으로써 유기물층을 형성했다.
＜극박 구리층＞
(2)에서 형성한 유기물층 위에 극박 구리층을 형성했다. 극박 구리층의 두께를 5㎛로 한 것 외에는 실시예 13과 같은 조건으로 극박 구리층을 형성했다.
상술한 압연 동박, 전해 동박 또는 캐리어 부착 동박의 극박 구리층 표면에, 하기에 나타내는 조건 범위에서, 조화 처리를 실시하고, 필요에 따라서 내열층, 및/또는 방청층을 마련하며, 그 다음 크로메이트 처리를 실시하고, 추가로 실란 도포 처리(실란 커플링 처리)를 실시하여 실시예, 비교예에 관한 표면 처리 동박의 제조를 실시할 수 있다.
상술한 압연 동박, 전해 동박 또는 캐리어 부착 동박의 극박 구리층 표면에 이하의 조화 처리를 실시했다. 그 후, 실시예 4, 5, 7, 9, 10, 13, 비교예 4, 5, 10, 11에 대해서는 이하의 내열층을 마련했다. 또한, 실시예 12, 15, 비교예 12에 대해서는 이하의 방청층을 마련했다. 그 외의 실시예, 비교예에서는 내열층, 방청층을 마련하지 않았다. 그 다음, 이하의 크로메이트 처리를 실시했다. 그 다음에 이하의 실란 커플링 처리를 실시했다.
또한, 전해 동박으로서 HLP박을 이용한 경우에는, M면(석출면, 전해 동박을 제조할 때의 전해 동박 제조 장치의 전해 드럼측과는 반대측 면)에 상술한 조화 처리등의 표면 처리를 실시했다. 또한, 전해 동박으로서 JTC박을 이용한 경우에는, 전해 동박의 S면(광택면, 전해 동박을 제조할 때의 전해 동박 제조 장치의 전해 드럼측 면)에 상술한 조화 처리 등의 표면 처리를 실시했다.
상기 조화 처리(6단계 도금：하기 도금 처리 1~6을 이 순서대로 실시한다)의 조건을 이하에 나타낸다. 또한, 도금 처리 1~6의 각 전류 밀도 및 쿨롱양을 표 1에 나타낸다.
·도금 처리 1 및 도금 처리 3
(액 조성)
Cu：10~20 g/L
W：1~5 ppm
도데실 황산나트륨：1~10 ppm
황산：70~110 g/L
액온：20~30℃
전류 밀도：50~110 A/d㎡
도금 시간：1.0~2.0초
·도금 처리 2 및 도금 처리 4~6
(액 조성)
Cu：10~20 g/L
W：1~5 ppm
도데실 황산나트륨：1~10 ppm
황산：70~110 g/L
액온：20~30℃
전류 밀도：6~8 A/d㎡
도금 시간：3.1~5.8초
또한, 조화 처리층을 마련한 후에, 이하의 표 2에 기재한 대로, 이하의 내열층 또는 방청층을 마련했다. 또한, 표 2의 「내열층」 란의 「Ni－Co 도금」, 「Co－Mo 도금」, 「Ni－Mo 도금」, 「Co 도금」은 각각, 이하의 조건으로 Ni－Co 도금, Ni－Mo 도금, Co 도금을 실시한 것을 의미한다. 표 2의 「내열층」 란의 「－」은 내열층을 마련하지 않았던 것을 의미한다. 또한, 표 2의 「방청층」 란의 「Zn-Ni 도금」은 이하의 조건으로 Zn-Ni 도금을 실시한 것을 의미한다. 또한, 표 2의 「방청층」 란의 「－」은 방청층을 마련하지 않았던 것을 의미한다. 그 후, 크로메이트 처리층 및 실란 커플링 처리층을 마련했다.
·내열층 형성 처리
Ni 도금
액 조성：니켈 10~40 g/L
pH：1.0~5.0
액온：30~70℃
전류 밀도：1~9 A/d㎡
통전 시간：0.1~3초
Ni－Co 도금
액 조성：코발트 1~20 g/L, 니켈 1~20 g/L
pH：1.5~3.5
액온：30~80℃
전류 밀도：1~20 A/d㎡
통전 시간：0.5~4초
Co 도금
액 조성：코발트 10~40 g/L
pH：1.0~5.0
액온：30~70℃
전류 밀도：1~9 A/d㎡
통전 시간：0.1~3초
Co－Mo 도금
액 조성：코발트 1~20 g/L, 몰리브덴 1~20 g/L
pH：1.5~3.5
액온：30~80℃
전류 밀도：1~20 A/d㎡
통전 시간：0.5~4초
Ni－Mo 도금
액 조성：몰리브덴 1~20 g/L, 니켈 1~20 g/L
pH：1.5~3.5
액온：30~80℃
전류 밀도：1~20 A/d㎡
통전 시간：0.5~4초
·방청층 형성 처리
Zn－Ni 도금
액 조성：아연 10~30 g/L, 니켈 1~10 g/L
pH：3~4
액온：40~50℃
전류 밀도：0.5~5 A/d㎡
통전 시간：1~3초
(크로메이트 처리)
상기 크로메이트 처리에서 사용하는 처리액의 액 조성 및 처리 조건을 이하에 나타낸다.
K2Cr2O7：2~7 g/L
Zn：0.1~1 g/L
pH：3~4
액온：50~60℃
전류 밀도：0.5~3 A/d㎡
도금 시간：1.5~3.5초
(실란 커플링 처리)
상기 실란 도포 처리(실란 커플링 처리)는, 디아미노실란：1.0~2.0vol%의 처리액을 이용해서 샤워 도포에 의해 실시했다.
제작한 샘플의 표면 처리층 및 샘플의 표면 처리층을 가지는 측의 표면에 대해서 이하의 평가를 실시했다.
(금속 부착량)
표면 처리층의 Cu 이외의 각종 금속 부착량의 측정에 대해서, 50㎜×50㎜의 동박 표면의 표면 처리층의 피막을 HNO3(2중량%)와 HCl(5중량%)을 혼합한 용액(잔부：물)에 용해하고, 그 용액 중의 금속 농도를 ICP 발광 분광 분석 장치(에스아이아이·나노테크놀로지 주식회사제, SFC－3100)로 정량하고, 단위면적당 금속량(㎍/d㎡)을 산출해서 이끌어냈다. 이 때, 측정하고 싶은 면과 반대면의 금속 부착량이 혼입하지 않도록, 필요에 따라서 마스킹을 실시하여 분석했다. 또한, 측정은 상술한 조화 처리, 내열층을 마련하는 처리, 방청층을 마련하는 처리 및 크로메이트 처리, 추가로 실란 도포 처리(실란 커플링 처리)를 실시한 후의 샘플(모든 표면 처리를 실시한 후의 샘플)에 대해 실시했다. 또한, 상술한 HNO3(2중량%)와 HCl(5중량%)을 혼합한 용액에 표면 처리층이 용해하지 않는 경우에는, 적당히 표면 처리층이 용해하는 액을 이용해서 표면 처리층의 피막을 용해한 후에, 상술한 방법과 동일하게 각종 금속의 부착량을 측정해도 좋다.
(3개 이상의 돌기를 가지는 입자의 개수)
각 샘플의 표면 처리층의 표면에 대해서 바로 위로부터(즉, 각 샘플을 싣는 스테이지의 각도를 0도(수평)로 하여), 주식회사 히타치 하이테크놀로지즈제 S4700(주사형전자현미경)을 이용하여, 가속 전압을 15kV로 하고, 20000배의 배율로 입자 관찰 및 사진 촬영을 실시하여, 얻어진 사진에 근거하여 3개 이상의 돌기를 가지는 입자의 개수(개/㎛2)를 측정했다. 6㎛×5㎛ 크기의 시야를 3시야에서 3개 이상의 돌기를 가지는 입자의 개수(개/㎛2)를 측정하고, 3시야 평균의 3개 이상의 돌기를 가지는 입자의 개수를, 3개 이상의 돌기를 가지는 입자의 개수의 값으로 했다. 또한, 사진을 관찰할 때의 콘트라스트(contrast) 등은 후술하는 단차나 입자의 중첩, 골을 평가하기 쉽게 적당히 조정해도 좋다.
또한, 입자가 3개 이상의 돌기를 가지는지 아닌지는 이하와 같이 판정했다.
상술한 사진에서 입자의 윤곽 부분으로서, 주위의 부분보다 밝은 부분은 그 표면이 주위의 부분보다 주사형 전자현미경(SEM)의 관찰에 이용하는 전자선의 입사 방향과 평행에 가까운 것을 의미한다.
그 때문에, 입자의 윤곽 부분으로서, 주위의 부분보다 밝은 부분은 주위의 부분보다 경사가 급한 부분(주위의 부분보다 동박 표면에 대해서 수직에 가까운 부분)이다. 즉, 입자의 윤곽 부분으로서, 주위의 부분보다도 밝은 부분의 내측 부분은, 입자의 윤곽 부분으로서 주위의 부분보다 밝은 부분의 외측 부분보다 높은 위치에 있다고 할 수 있다.
따라서, 도 3의 (A)와 같이 입자의 윤곽 부분으로서, 주위의 부분보다 밝은 부분은 단차로 판단했다.
또한, 주위의 부분보다 어두운 부분은 주위의 부분보다 낮은 부분(골)이거나, 또는 입자의 겹침에 의해서 전자선이 닿기 어려운 부분인 것을 의미한다.
도 4의 (A)와 같이, 주위의 부분보다 어두운 부분의 양측 모두, 서서히 밝아지는 부분은 주위 부분보다 낮은 부분, 즉, 골이라고 판단했다. 골은 하나의 입자와 그 근처의 입자와의 경계라고 판단했다.
도 3의 (B)와 같이, 단차에 인접하는 주위 부분보다 어두운 부분은, 단차의 돌출로 인해서 전자선이 잘 닿지 않는 부분이라고 판단했다. 따라서, 단차 1이 존재하고, 상기 단차보다 낮은 부분에 다시 단차 2가 존재하는 경우, 단차에 인접하는 주위의 부분보다 어두운 부분은 입자의 중첩으로 판단했다. 그리고 단차 2도 하나의 입자의 일부분이라고 판단했다. 여기서, 「낮다」란, 다른 부분보다 동박에 대해서 수직 방향(동박의 판두께 방향)에 보다 가까운 것, 또는, 다른 부분보다 주사형 전자현미경의 시료 스테이지에 대해서 수직 방향(동박의 판두께 방향)에 보다 가까운 것을 포함하는 개념이다.
또한, 도 4의 (B)와 같이 상술한 단차 1보다 낮은 부분에 단차 2가 관찰되지 않는 경우에는, 단차에 인접하는 주위의 부분보다 어두운 부분은 하나의 입자와 그 근처의 입자의 경계라고 판단했다.
1. 입자의 특정
이하와 같이, 하나 하나의 입자를 특정했다.
주위보다 밝은 부분은 주위보다 높은 부분이기 때문에 입자라고 판단했다.
그리고 1개의 입자의 정점 부분은 1개의 입자로 카운트 했다.
주위보다 높게 보이는 부분을 입자의 정점 부분으로 했다.
도 6의 (A)와 같이, 입자의 정점 부분보다 낮게 보이는 부분(즉, 입자의 정점 부분 아래에 있는 것처럼 보이는 부분)은 입자의 일부라고 판단했다.
도 6의 (B)와 같이, 하나의 입자의 정점 부분보다 낮게 보이는 부분에 인접하는, 상기 입자의 정점 부분과는 다른 높게 보이는 부분은, 다른 입자의 정점 부분으로 하여 다른 입자로서 카운트 했다.
도 4의 (C)와 같이, 상술한 경계로 둘러싸이는 부분은 하나의 입자로 판단했다. 도 4의 (C)의 점선으로 둘러싸이는 입자는, 골과, 상술한 단차 1보다 낮은 부분에 단차 2가 관찰되지 않는 경우, 단차에 인접하고 있는 주위의 부분보다 어두운 부분으로 둘러싸여 있다.
2. 상술한 사진에서, 상술한 1.로 특정한 각 입자에 대하여, 다음의 측정을 실시했다. 각 입자에 대해서 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 경우, 상기 볼록부를 입자의 돌기이라고 판정했다.
(1) 입자의 볼록부의 길이의 측정
i. 상술한 사진에서 입자의 상부 부분에 포함되는 최대의 원(이하, 「최대의 원」이라고 기재한다)을 그린다.
·여기서 입자의 상부 부분이란 이하의 어느 한 부분으로 했다.
i. 입자의 가장 높다고 생각되는 부분을 포함하고, 둘레 길이의 70% 이상의 부분에 상술한 단차를 가지는 입자 부분
ii. 입자의 가장 높다고 생각되는 부분을 포함하고, 상술한 골로 둘러싸인 입자 부분
iii. 입자의 가장 높다고 생각되는 부분을 포함하고, 상술한 골과 상술한 단차로 둘러싸인 입자의 부분
여기서 「높다」란, 다른 부분보다 동박으로부터 수직 방향(동박의 판 두께 방향)으로 더 떨어져 있는 것, 또는 다른 부분보다 주사형 전자현미경의 시료 스테이지로부터 수직 방향(동박의 판 두께 방향)으로 더 떨어져 있는 것을 포함하는 개념이다.
·일반적으로 SEM 사진에서는, 전자선의 입사 방향에 대한 표면의 각도가 같은 경우, 높은 부분(SEM의 시료 스테이지로부터 더 멀어지고 있는 부분)이 밝게 표시된다. 따라서 전자선의 입사 방향에 대한 표면의 각도가 같은 경우, SEM 사진에서 보다 밝은 부분은 보다 높은 부분을 의미한다. 마찬가지로, 전자선의 입사 방향에 대한 표면 각도가 같은 경우, SEM 사진에서 보다 어두운 부분은 보다 낮은 부분을 의미한다. 따라서, SEM 사진의 밝고 어두움에 따라서 높고 낮음을 판단할 수 있다.
도 7에, 입자의 가장 높다고 생각되는 부분을 포함하고, 둘레 길이의 70% 이상의 부분에 상술한 단차를 가지는 입자 부분(점선으로 둘러싸인 부분)의 예를 나타낸다.
도 8에, 입자의 가장 높다고 생각되는 부분을 포함하고, 상술한 골로 둘러싸인 입자 부분(점선으로 둘러싸인 부분)의 예를 나타낸다.
도 9에, 입자의 가장 높다고 생각되는 부분을 포함하고, 상술한 골과 상술한 단차로 둘러싸인 입자 부분(점선으로 둘러싸인 부분)의 예를 나타낸다.
ii. 최대의 원으로부터 나와 있는 입자 부분을 입자의 볼록부로 한다. 그리고 입자의 볼록부의 정점으로부터 최대 원의 중심에 직선 1을 긋는다. 그리고 입자의 볼록부의 정점으로부터 최대의 원까지의 직선 1의 길이를 입자의 볼록부의 길이로 했다.
여기서, 입자의 볼록부의 정점은 각 입자의 볼록부에서 상기 입자의 볼록부의 정점 양측보다, 최대의 원의 중심으로부터의 거리가 먼 점으로 했다.
·상술한 단차, 및/또는 골, 및/또는 입자의 중첩으로 둘러싸인 부분 안에, 상술한 단차 부분이 있는 경우에는, 상기 단차 부분도 입자의 볼록부의 하나로 했다.
도 10의 (A)에, 최대의 원의 중심을 검은색 원, 입자의 볼록부의 정점을 흰색 원으로 기재한 예를 나타낸다. 최대의 원으로부터 나와 있는 입자의 볼록부의 정점을 가지는 부분이 입자의 볼록부이다.
도 10의 (A)에, 직선 1을 기재한 도면을 도 10의 (B)에 나타낸다. 검은색 원과 흰색 원을 연결하는 직선이 직선 1이다.
참고로, 이 도면에서 몇 개 입자의 볼록부의 길이를 도 10의 (C)로 나타낸다.
사진의 테두리 밖에 일부가 나와 있는 입자에 대해서도 카운트했다.
이 경우, 사진의 테두리 내에서, 사진의 테두리 내에 존재하는 부분의 원호가 입자의 상부 부분에 포함되는 최대의 원을 그렸다. 즉, 상술한 최대의 원의 일부는 사진의 테두리 밖에는 나와 있어도 좋다(도 11).
(2) 입자 볼록부의 폭 측정
상술한 직선 1과 수직인 직선으로서, 상술한 직선 1이 통과하는 입자의 볼록부의 정점으로부터, 직선 1 위를 최대의 원의 중심 쪽으로 0.050㎛ 이동한 곳의 점을 통과하는 직선 2를 긋는다. 그리고 직선 2가 상술한 입자의 볼록부를 지나는 길이를 입자 볼록부의 폭으로 했다. 직선 2가 상술한 입자의 볼록부를 통과하는 길이는, 직선 2가 상술한 입자의 볼록부의 윤곽과 교차하는 점에서, 직선 2가 상술한 입자의 볼록부의 윤곽과 교차하는 다른 일방의 점까지의 길이로 했다. 도 12의 흰색 점과 검은색 점을 연결하는 직선(직선 1)에 수직으로 교차하는 직선(실선)이 직선 2이다.
(3) 그리고 입자 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자 볼록부의 폭이 0.220㎛ 이하인 경우, 상기 입자의 볼록부를 돌기라고 판정했다.
그리고 상술한 돌기를 3개 이상 가지는 입자를 「3개 이상의 돌기를 가지는 입자」라고 판정했다.
실시예 3의 표면 처리 동박의 표면 처리층은 4개 이상의 돌기를 가지는 입자, 5개 이상의 돌기를 가지는 입자, 및 6개 이상의 돌기를 가지는 입자를 가지고 있었다.
(박리 강도)
실시예 및 비교예의 표면 처리 동박을 표면 처리층을 가지는 측으로부터 수지 기판(LCP：액정 폴리머 수지(히드록시 안식향산(에스테르)과 히드록시 나프토산(에스테르)의 공중합체) 필름, 주식회사 쿠라레제 Vecstar(등록 상표)　CTZ－두께 50㎛))에 적층하여 동장 적층판을 만들었다. 그리고 상술한 수지 기판으로부터 표면 처리 동박을 벗길 때의 상태 박리 강도 및, 상술한 동장 적층판을 150℃에서 3일간, 150℃에서 7일간, 및/또는 150℃에서 10일간 열처리를 한 후에, 실온에서 상술한 수지 기판으로부터 상술한 표면 처리 동박을 벗길 때의 박리 강도를 90도로 벗겨서 측정했다. 박리 강도는 회로 폭 3㎜로 하고, 90도 각도로 50㎜/min의 속도로 상술한 수지 기판과 표면 처리 동박을 벗긴 경우이다. 2회 측정하여 그 평균값으로 했다.
또한, 상술한 박리 강도의 평균값에 근거하여, 다음 식으로 박리 강도 유지율(%)을 산출했다.
박리 강도 유지율(%)=150℃에서, 72시간(3일간), 168시간(7일간) 또는 240시간(10일간) 가열 후의 박리 강도(kg/㎝)/상태 박리 강도(kg/㎝)×100
(전송 손실)
18㎛ 두께의 각 샘플에 대해서, 수지 기판(LCP：액정 폴리머 수지(히드록시 안식향산(에스테르)과 히드록시 나프토산(에스테르)의 공중합체) 필름(주식회사 쿠라레제 Vecstar(등록 상표)　CTZ－두께 50㎛)과 맞붙인 후, 에칭으로 특성 임피던스가 50Ω가 되도록 마이크로 스트립 선로를 형성하며, HP사제의 네트워크 분석기 HP8720C를 이용하여 투과 계수를 측정하고, 주파수 20GHz에서의 전송 손실을 구했다. 또한, 실시예 13~15에 대해서는, 캐리어 부착 동박의 극박 구리층측 표면을 상술한 수지 기판과 맞붙인 후, 캐리어를 박리한 후, 구리 도금을 하여 극박 구리층과 구리 도금의 합계 두께를 18㎛로 한 후에, 상기와 같은 전송 손실을 측정했다. 주파수 20GHz에서의 전송 손실 평가로써 3.7dB/10㎝ 미만을 ◎, 3.7dB/10㎝ 이상 그리고 4.1dB/10㎝ 미만을 ○, 4.1dB/10㎝ 이상 그리고 5.0dB/10㎝ 미만을 △, 5.0dB/10㎝ 이상을 ×로 했다.
(표면 조도)
－표면 조도(Rz)－
주식회사 코사카 연구소제 접촉식 조도계 SP－11을 사용하여 JIS　B0601－1994에 준거해서 10점 평균 조도(Rz)를 표면 처리 동박의 표면 처리층을 가지는 측의 표면에 대해서 측정했다. 측정 기준 길이 0.8㎜, 평가 길이 4㎜, 절단치 0.25㎜, 전송 속도 0.1㎜/초의 조건으로 측정 위치를 바꾸어 10회 실시하고, 10회 측정의 평균치를 Rz값으로 했다. 압연 동박에 대해서는 압연 방향과 수직인 방향(TD)의 측정으로, 또는 전해 동박에 대해서는 전해 동박의 제조 장치에서의 전해 동박의 진행 방향과 수직인 방향(TD)의 측정으로, 측정 위치를 바꾸어 10회 실시하고, 10회 측정의 평균치를 각각의 샘플의 조도 값으로 했다.
－제곱 평균 제곱근 높이(Rq), 최대 산 높이(Rp), 최대 골 깊이(Rv), 평균 높이(Rc), 10점 평균 조도(Rzjis) 및 산술 평균 조도(Ra)－
또한, 올림푸스사제 레이저 현미경 OLS4000으로, 표면 처리 동박의 표면 처리층을 가지는 측 표면의 제곱 평균 제곱근 높이(Rq), 최대 산 높이(Rp), 최대 골 깊이(Rv), 평균 높이(Rc), 10점 평균 조도(Rzjis) 및 산술 평균 조도(Ra)를 JIS　B0601　2001에 준거하여 측정했다. 표면 처리 동박 표면의 배율 1000배 관찰에서 평가 길이 647㎛, 절단치 제로의 조건으로, 압연 동박에 대해서는 압연 방향과 수직인 방향(TD)의 측정으로, 또는 전해 동박에 대해서는 전해 동박의 제조 장치에서의 전해 동박의 진행 방향과 수직인 방향(TD)의 측정으로, 측정 위치를 바꾸어 10회 실시하고, 10회 측정의 평균치를 각각의 조도값으로 했다. 또한, 레이저 현미경에 의한 측정 환경 온도는 23~25℃로 했다.
각 평가 결과를 표 1(표 1-1 및 표 1-2) 및 표 2(표 2-1 및 표 2-2)에 나타낸다.
[표 1-1]
Figure 112018031711130-pat00004
[표 1-2]
Figure 112018031711130-pat00005
[표 2-1]
Figure 112018031711130-pat00006
[표 2-2]
Figure 112018031711130-pat00007
표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이고, 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지며, 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하이거나, 또는 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 0.5㎛ 이하인 실시예 1~15에 기재된 표면 처리 동박 또는 캐리어 부착 동박은, 수지와 표면 처리 동박의 밀착성과 전송 특성이 양호했다.
도 1에, 실시예 3의 표면 처리층 표면의 현미경 관찰 사진을 나타낸다.
도 2에, 비교예 9의 표면 처리층 표면의 현미경 관찰 사진을 나타낸다.
또한, 본 출원은 2017년 3월 31일에 출원한 일본 특허출원 제2017-73280호에 기초하는 우선권을 주장하는 것으로, 이 일본 특허출원의 모든 내용을 본 출원에 원용한다.

Claims (32)

  1. 동박과,
    상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
    상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
    상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
    상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하이고,
    상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.
  2. 동박과,
    상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
    상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
    상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
    상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하이고,
    상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.
  3. 동박과,
    상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
    상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
    상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
    상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하이고,
    상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.
  4. 동박과,
    상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
    상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
    상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
    상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하이고,
    상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.
  5. 동박과,
    상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
    상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
    상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
    상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하이고,
    상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.
  6. 동박과,
    상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
    상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
    상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
    상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하이고,
    상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.
  7. 동박과,
    상기 동박의 적어도 한쪽 또는 양쪽 표면에 표면 처리층을 가지고,
    상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 1000㎍/d㎡ 이하이며,
    상기 표면 처리층은 3개 이상의 돌기를 가지는 입자를 0.4개/㎛2 이상 가지고,
    상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 0.5㎛ 이하이고,
    상기 돌기는 입자의 볼록부의 길이가 0.050㎛ 이상이고, 또한 입자의 볼록부의 폭이 0.220㎛ 이하인 입자의 볼록부인 표면 처리 동박.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 0.7개/㎛2 이상 가지는 표면 처리 동박.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 처리층은, 상기 3개 이상의 돌기를 가지는 입자를 1.0개/㎛2 이상 가지는 표면 처리 동박.
  10. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 처리층은, 이하의 (10－1) 및 (10－2) 중 어느 1개 또는 2개를 만족시키는 표면 처리 동박.
    (10－1) 상기 표면 처리층은 이하의 어느 1개를 만족시킨다,
    ·상기 3개 이상의 돌기를 가지는 입자를 0.5개/㎛2 이상 가진다
    ·상기 3개 이상의 돌기를 가지는 입자를 0.6개/㎛2 이상 가진다
    ·상기 3개 이상의 돌기를 가지는 입자를 0.7개/㎛2 이상 가진다
    ·상기 3개 이상의 돌기를 가지는 입자를 0.8개/㎛2 이상 가진다
    ·상기 3개 이상의 돌기를 가지는 입자를 0.9개/㎛2 이상 가진다
    ·상기 3개 이상의 돌기를 가지는 입자를 1.0개/㎛2 이상 가진다
    ·상기 3개 이상의 돌기를 가지는 입자를 1.1개/㎛2 이상 가진다
    ·상기 3개 이상의 돌기를 가지는 입자를 1.2개/㎛2 이상 가진다
    ·상기 3개 이상의 돌기를 가지는 입자를 1.3개/㎛2 이상 가진다
    (10－2) 상기 표면 처리층은 이하의 어느 1개를 만족시킨다,
    ·상기 3개 이상의 돌기를 가지는 입자를 50.0개/㎛2 이하 가진다
    ·상기 3개 이상의 돌기를 가지는 입자를 40.0개/㎛2 이하 가지는,
    ·상기 3개 이상의 돌기를 가지는 입자를 30.0개/㎛2 이하 가지는,
    ·상기 3개 이상의 돌기를 가지는 입자를 20.0개/㎛2 이하 가지는,
    ·상기 3개 이상의 돌기를 가지는 입자를 15.0개/㎛2 이하 가지는,
    ·상기 3개 이상의 돌기를 가지는 입자를 10.0개/㎛2 이하 가지는,
    ·상기 3개 이상의 돌기를 가지는 입자를 5.0개/㎛2 이하 가지는,
  11. 제1항 내지 제7항 중 어느 한 항에 있어서,
    이하의 (11－1)~(11－7) 항목 중 어느 2개 또는 3개 또는 4개 또는 5개 또는 6개 또는 7개를 만족시키는 표면 처리 동박.
    (11－1) 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 1.3㎛ 이하이다
    (11－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 1.59㎛ 이하이다
    (11－3) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 1.75㎛ 이하이다
    (11－4) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 3.3㎛ 이하이다
    (11－5) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 1.0㎛ 이하이다
    (11－6) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 0.4㎛ 이하이다
    (11－7) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 0.5㎛ 이하이다
  12. 제11항에 있어서,
    이하의 (12－1)~(12－7) 항목 중 어느 1개 또는 2개 또는 3개 또는 4개 또는 5개 또는 6개 또는 7개를 만족시키는 표면 처리 동박.
    (12－1) 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 이하의
    (12－1－1) 및 (12－1－2) 중 어느 1개 또는 2개를 만족시킨다,
    (12－1－1) 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 이하의 어느 1개를 만족시킨다,
    ·1.30㎛ 이하이다,
    ·1.2㎛ 이하이다,
    ·1.1㎛ 이하이다,
    ·1.10㎛ 이하이다,
    ·1.0㎛ 이하이다,
    ·1.00㎛ 이하이다,
    (12－1－2) 상기 표면 처리층 측의 접촉식 조도계로 측정한 표면 조도(Rz)가 이하의 어느 1개를 만족시킨다,
    ·0.01㎛ 이상이다
    ·0.02㎛ 이상이다
    ·0.60㎛ 이상이다
    ·0.65㎛ 이상이다
    ·0.70㎛ 이상이다
    ·0.75㎛ 이상이다
    ·0.80㎛ 이상이다
    ·0.85㎛ 이상이다
    ·0.89㎛ 이상이다
    (12－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 이하의 (12－2－1) 및 (12－2－2) 중 어느 1개 또는 2개를 만족시킨다,
    (12－2－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 이하의 어느 1개를 만족시킨다,
    ·1.49㎛ 이하이다
    ·1.39㎛ 이하이다
    ·1.29㎛ 이하이다
    ·1.09㎛ 이하이다
    (12－2－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rp)가 이하의 어느 1개를 만족시킨다,
    ·0.01㎛ 이상이다
    ·0.02㎛ 이상이다
    ·0.70㎛ 이상이다
    ·0.75㎛ 이상이다
    ·0.80㎛ 이상이다
    (12－3) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 이하의 (12－3－1) 및 (12－3－2) 중 어느 1개 또는 2개를 만족시킨다,
    (12－3－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 이하의 어느 1개를 만족시킨다,
    ·1.65㎛ 이하이다
    ·1.55㎛ 이하이다
    ·1.50㎛ 이하이다
    ·1.45㎛ 이하이다
    ·1.30㎛ 이하이다
    (12－3－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rv)가 이하의 어느 1개를 만족시킨다,
    ·0.01㎛ 이상이다
    ·0.02㎛ 이상이다
    ·0.98㎛ 이상이다
    (12－4) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 이하의 (12－4－1) 및 (12－4－2) 중 어느 1개 또는 2개를 만족시킨다,
    (12－4－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 이하의 어느 1개를 만족시킨다,
    ·3.30㎛ 이하이다
    ·3.2㎛ 이하이다
    ·3.1㎛ 이하이다
    ·3.0㎛ 이하이다
    ·2.20㎛ 이하이다
    ·2.10㎛ 이하이다
    (12－4－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rzjis)가 이하의 어느 1개를 만족시킨다,
    ·0.01㎛ 이상
    ·0.02㎛ 이상이다
    ·1.00㎛ 이상이다
    ·1.10㎛ 이상이다
    ·1.20㎛ 이상이다
    ·1.30㎛ 이상이다
    ·1.40㎛ 이상이다
    ·1.50㎛ 이상이다
    ·1.60㎛ 이상이다
    ·1.70㎛ 이상이다
    (12－5) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 이하의 (12－5－1) 및 (12－5－2) 중 어느 1개 또는 2개를 만족시킨다,
    (12－5－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 이하의 어느 1개를 만족시킨다,
    ·1.00㎛ 이하이다,
    ·0.9㎛ 이하이다,
    ·0.90㎛ 이하이다,
    ·0.85㎛ 이하이다,
    ·0.8㎛ 이하이다,
    ·0.7㎛ 이하이다,
    ·0.70㎛ 이하로 ,
    (12－5－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rc)가 이하의 어느 1개를 만족시킨다,
    ·0.01㎛ 이상이다
    ·0.02㎛ 이상이다
    ·0.50㎛ 이상이다
    ·0.55㎛ 이상이다
    ·0.60㎛ 이상이다
    (12－6) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 이하의 (12－6－1) 및 (12－6－2) 중 어느 1개 또는 2개를 만족시킨다,
    (12－6－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 이하의 어느 1개를 만족시킨다,
    ·0.40㎛ 이하이다,
    ·0.39㎛ 이하이다,
    ·0.38㎛ 이하이다,
    ·0.37㎛ 이하이다,
    ·0.30㎛ 이하이다,
    ·0.28㎛ 이하이다,
    ·0.26㎛ 이하이다,
    ·0.24㎛ 이하이다,
    ·0.23㎛ 이하이다,
    ·0.22㎛ 이하이다,
    (12－6－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Ra)가 이하의 어느 1개를 만족시킨다,
    ·0.01㎛ 이상이다
    ·0.02㎛ 이상이다
    ·0.20㎛ 이상이다
    ·0.21㎛ 이상이다
    (12－7) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 이하의 (12－7－1) 및 (12－7－2) 중 어느 1개 또는 2개를 만족시킨다,
    (12－7－1) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 이하의 어느 1개를 만족시킨다,
    ·0.50㎛ 이하이다,
    ·0.49㎛ 이하이다,
    ·0.48㎛ 이하이다,
    ·0.47㎛ 이하이다,
    ·0.34㎛ 이하이다,
    ·0.33㎛ 이하이다,
    (12－7－2) 상기 표면 처리층 측의 레이저 현미경으로 측정한 표면 조도(Rq)가 이하의 어느 1개를 만족시킨다,
    ·0.01㎛ 이상이다,
    ·0.02㎛ 이상이다,
    ·0.25㎛ 이상이다,
    ·0.26㎛ 이상이다,
    ·0.27㎛ 이상이다,
    ·0.28㎛ 이상이다,
    ·0.29㎛ 이상이다,
    ·0.30㎛ 이상이다.
  13. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 800㎍/d㎡ 이하인 표면 처리 동박.
  14. 제13항에 있어서,
    상기 표면 처리층에서의 Co, Ni 및 Mo의 합계 부착량이 600㎍/d㎡ 이하인 표면 처리 동박.
  15. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 처리층에서의 Co의 부착량이 400㎍/d㎡ 이하인 표면 처리 동박.
  16. 제15항에 있어서,
    상기 표면 처리층에서의 Co의 부착량이 320㎍/d㎡ 이하인 표면 처리 동박.
  17. 제16항에 있어서,
    상기 표면 처리층에서의 Co의 부착량이 240㎍/d㎡ 이하인 표면 처리 동박.
  18. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 처리층에서의 Ni의 부착량이 600㎍/d㎡ 이하인 표면 처리 동박.
  19. 제18항에 있어서,
    상기 표면 처리층에서의 Ni의 부착량이 480㎍/d㎡ 이하인 표면 처리 동박.
  20. 제19항에 있어서,
    상기 표면 처리층에서의 Ni의 부착량이 360㎍/d㎡ 이하인 표면 처리 동박.
  21. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 처리층에서의 Mo의 부착량이 600㎍/d㎡ 이하인 표면 처리 동박.
  22. 제21항에 있어서,
    상기 표면 처리층에서의 Mo의 부착량이 480㎍/d㎡ 이하인 표면 처리 동박.
  23. 제22항에 있어서,
    상기 표면 처리층에서의 Mo의 부착량이 360㎍/d㎡ 이하인 표면 처리 동박.
  24. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 처리층이 조화 처리층을 포함하는 표면 처리 동박.
  25. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 처리층상에 수지층을 구비하는 표면 처리 동박.
  26. 제1항 내지 제7항 중 어느 한 항에 있어서,
    1GHz 이상의 고주파 회로 기판용인 표면 처리 동박.
  27. 캐리어, 중간층, 극박 구리층을 이 순서대로 가지고,
    상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박.
  28. 이하의 (28－1) 또는 (28－2)의 어느 1개로 수지 기판을 가지는 적층판.
    (28－1) 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박
    (28－2) 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박
  29. 이하의 (29－1) 또는 (29－2)의 어느 1개를 이용한 프린트 배선판의 제조 방법.
    (29－1) 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박
    (29－2) 캐리어, 중간층, 극박 구리층을 가지고, 상기 극박 구리층이 제1항 내지 제7항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박
  30. 제29항에 기재된 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법.
  31. 제27항에 기재된 캐리어 부착 동박과 절연 기판을 준비하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,
    상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐서 동장 적층판을 형성하고,
    그 후, 세미애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
  32. 제27항에 기재된 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰하도록 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,
    상기 수지층 상에 회로를 형성하는 공정,
    상기 수지층 상에 회로를 형성한 후에, 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정, 및
    상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 극박 구리층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법.
KR1020180037010A 2017-03-31 2018-03-30 표면 처리 동박 및 그것을 이용한 적층판, 캐리어 부착 동박, 프린트 배선판, 전자기기, 및 프린트 배선판의 제조 방법 KR102126613B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-073280 2017-03-31
JP2017073280 2017-03-31

Publications (2)

Publication Number Publication Date
KR20180111671A KR20180111671A (ko) 2018-10-11
KR102126613B1 true KR102126613B1 (ko) 2020-06-24

Family

ID=63671135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180037010A KR102126613B1 (ko) 2017-03-31 2018-03-30 표면 처리 동박 및 그것을 이용한 적층판, 캐리어 부착 동박, 프린트 배선판, 전자기기, 및 프린트 배선판의 제조 방법

Country Status (6)

Country Link
US (1) US20180288867A1 (ko)
JP (1) JP7055049B2 (ko)
KR (1) KR102126613B1 (ko)
CN (1) CN108696986B (ko)
PH (1) PH12018000096A1 (ko)
TW (1) TWI699459B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992840B1 (ko) * 2017-06-20 2019-06-27 케이씨에프테크놀로지스 주식회사 울음과 찢김이 최소화된 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조 방법
CN111971421B (zh) 2018-04-27 2023-06-09 Ｊｘ金属株式会社 表面处理铜箔、覆铜积层板及印刷配线板
JP6816193B2 (ja) 2019-03-26 2021-01-20 古河電気工業株式会社 表面処理銅箔、並びにこれを用いた銅張積層板及びプリント配線板
JP6827083B2 (ja) * 2019-03-29 2021-02-10 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
CN113677532A (zh) * 2019-04-16 2021-11-19 Ａｇｃ株式会社 层叠体、印刷基板的制造方法、印刷基板及天线
TWM593711U (zh) * 2019-06-12 2020-04-11 金居開發股份有限公司 進階反轉電解銅箔及其銅箔基板
TWM608774U (zh) * 2019-06-19 2021-03-11 金居開發股份有限公司 進階反轉電解銅箔及應用其的銅箔基板
US11408087B2 (en) 2019-06-19 2022-08-09 Co-Tech Development Corp. Advanced electrodeposited copper foil having island-shaped microstructures and copper clad laminate using the same
TWI740515B (zh) 2019-12-23 2021-09-21 長春人造樹脂廠股份有限公司 液晶高分子膜及包含其之積層板
LU101698B1 (en) * 2020-03-18 2021-09-20 Circuit Foil Luxembourg Surface-treated copper foil for high-frequency circuit and method for producing same
KR102517417B1 (ko) * 2021-07-09 2023-04-03 주식회사 다이브 반도체용 동박의 제조방법 및 이를 이용한 반도체용 동박
KR20240051952A (ko) * 2021-08-30 2024-04-22 고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸 수지층과 금속층의 적층체 및 그 제조 방법
CN115023058B (zh) * 2022-06-20 2023-04-18 清华大学深圳国际研究生院 一种高精度电路转移至柔性可拉伸基底上的方法
CN115038237B (zh) * 2022-08-11 2022-11-22 广州方邦电子股份有限公司 一种金属箔、覆铜层叠板和印刷线路板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS474025Y1 (ko) 1968-06-20 1972-02-12
JP3518992B2 (ja) * 1998-06-05 2004-04-12 ソニーケミカル株式会社 フレキシブルプリント配線板
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
AU2002211790A1 (en) * 2000-10-26 2002-05-06 Oak-Mitsui Inc. Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production
JP3590784B2 (ja) * 2001-08-02 2004-11-17 株式会社巴川製紙所 フッ素樹脂繊維紙を用いたプリント基板用銅張り板及びその製造方法
JP4379854B2 (ja) * 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
JP4161304B2 (ja) 2003-02-04 2008-10-08 古河サーキットフォイル株式会社 高周波回路用金属箔
JP2004244656A (ja) 2003-02-12 2004-09-02 Furukawa Techno Research Kk 高周波用途対応可能銅箔とその製造方法
JP4833556B2 (ja) * 2004-02-06 2011-12-07 古河電気工業株式会社 表面処理銅箔
TW200535259A (en) * 2004-02-06 2005-11-01 Furukawa Circuit Foil Treated copper foil and circuit board
EP1830374A1 (en) * 2004-12-21 2007-09-05 Teijin Limited Electric double layer capacitor
JP4609850B2 (ja) * 2005-08-01 2011-01-12 古河電気工業株式会社 積層回路基板
EP2457725B1 (en) * 2009-07-24 2018-11-28 Mitsubishi Gas Chemical Company, Inc. Resin composite electrolytic copper foil, copper-clad laminate, and printed wiring board
JP5299260B2 (ja) * 2009-12-24 2013-09-25 信越化学工業株式会社 固体材料の表面処理方法
JP5654581B2 (ja) * 2010-05-07 2015-01-14 Jx日鉱日石金属株式会社 印刷回路用銅箔、銅張積層板、印刷回路基板、印刷回路及び電子機器
JP5576514B2 (ja) * 2013-01-11 2014-08-20 Ｊｘ日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板及びプリント回路板
JP6425401B2 (ja) * 2013-04-26 2018-11-21 Ｊｘ金属株式会社 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法
US9955583B2 (en) * 2013-07-23 2018-04-24 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, copper foil with carrier, substrate, resin substrate, printed wiring board, copper clad laminate and method for producing printed wiring board
JP5710737B1 (ja) * 2013-11-29 2015-04-30 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
TWI616122B (zh) * 2014-05-28 2018-02-21 Jx Nippon Mining & Metals Corp 表面處理銅箔、附載體銅箔、積層體、印刷配線板、電子機器、表面處理銅箔的製造方法及印刷配線板的製造方法
TWI593548B (zh) * 2015-01-09 2017-08-01 Jx Nippon Mining & Metals Corp Attached to the metal substrate
KR101942621B1 (ko) * 2015-02-06 2019-01-25 제이엑스금속주식회사 캐리어 부착 동박, 적층체, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법
JP6473028B2 (ja) * 2015-03-31 2019-02-20 日鉄ケミカル＆マテリアル株式会社 銅張積層板、プリント配線板及びその使用方法

Also Published As

Publication number Publication date
PH12018000096A1 (en) 2019-02-18
JP2018172790A (ja) 2018-11-08
TW201837243A (zh) 2018-10-16
KR20180111671A (ko) 2018-10-11
CN108696986B (zh) 2021-01-01
US20180288867A1 (en) 2018-10-04
JP7055049B2 (ja) 2022-04-15
TWI699459B (zh) 2020-07-21
CN108696986A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
KR102126613B1 (ko) 표면 처리 동박 및 그것을 이용한 적층판, 캐리어 부착 동박, 프린트 배선판, 전자기기, 및 프린트 배선판의 제조 방법
JP5885790B2 (ja) 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
JP5885791B2 (ja) 表面処理銅箔及びそれを用いた積層板、キャリア付銅箔、銅箔、プリント配線板、電子機器、電子機器の製造方法、並びに、プリント配線板の製造方法
KR20160090255A (ko) 캐리어 부착 동박, 적층체, 프린트 배선판, 및, 프린트 배선판의 제조 방법
JP2015148011A (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP5855259B2 (ja) 表面処理銅箔及びそれを用いた積層板
JP6343204B2 (ja) 表面処理銅箔及びそれを用いたキャリア付銅箔、積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
KR20180064992A (ko) 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법
JP2023037628A (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
JP5758033B2 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
WO2014073694A1 (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器
JP5746402B2 (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器、及び、プリント配線板の製造方法
JP7033905B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
WO2014038718A1 (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器
JP5758034B2 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP6343205B2 (ja) キャリア付銅箔及びそれを用いた積層板の製造方法、プリント配線板、電子機器、プリント配線板の製造方法、並びに、電子機器の製造方法
WO2014109396A1 (ja) 表面処理銅箔、積層板、キャリア付銅箔、プリント配線板、プリント回路板、電子機器、及びプリント配線板の製造方法
JP2015061757A (ja) キャリア付銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP2016145390A (ja) キャリア付銅箔、積層体、プリント配線板、及び、プリント配線板の製造方法
JP7002200B2 (ja) 表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant