KR101909352B1 - 표면 처리 동박, 캐리어가 부착된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법 - Google Patents

Abstract

미세 배선 형성성을 유지하고, 또한 무전해 구리 도금 피막의 양호한 밀착력을 실현하는 동박 제거 후 기재면의 프로파일 형상을 부여할 수 있는 표면 처리 동박을 제공한다. 또, 미세 배선 형성성을 유지하고, 또한 무전해 구리 도금 피막의 양호한 밀착력을 실현하는 표면의 프로파일 형상을 구비하는 수지 기재를 제공한다. 본 발명의 표면 처리 동박은, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 표면 처리층 표면의 입자 상당 면적비가 0.1 ∼ 0.85 이다.

Description

표면 처리 동박, 캐리어가 부착된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법{SURFACE-TREATED COPPER FOIL, COPPER FOIL WITH CARRIER, SUBSTRATE, RESIN SUBSTRATE, PRINTED CIRCUIT BOARD, COPPER-CLAD LAMINATE, AND METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD}

본 발명은, 표면 처리 동박, 캐리어가 부착된 동박, 기재, 수지 기재, 프린트 배선판, 구리 피복 적층판 및 프린트 배선판의 제조 방법에 관한 것이다.

반도체 패키지 기판 및 프린트 배선 기판의 회로 형성 공법은 서브트랙티브 공법이 주류이다. 그러나, 최근, 반도체의 고집적화에 따라, 그것에 사용되는 반도체 패키지 기판, 프린트 배선 기판의 회로의 미세화가 진전되어, 서브트랙티브 공법에서의 미세 회로 형성이 곤란해지고 있다.

추가적인 미세 배선화에 대한 대응으로서, 극박 동박을 급전층으로 하여 패턴 구리 도금을 실시하고, 마지막에 극박 구리층을 플래시 에칭에 의해 제거하여 배선 형성하는 회로 형성 공법 (1), 프리프레그나 빌드업 필름을 진공 프레스 등으로 경화시키고, 그 표면을 조면화 (粗面化) 하여, 기재면에 적절한 요철을 형성시킴으로써, 신뢰성이 있는 미세 배선을 형성하는 회로 형성 공법 (2), 동박 표면 프로파일을 기재 표면에 전사시켜, 기재 표면에 적절한 요철을 형성시킴으로써, 신뢰성이 있는 미세 배선을 형성하는 회로 형성 공법 (3) 이 주목받고 있다. 이러한 공법은 일반적으로 SAP 공법 (세미 애디티브 공법) 이라고 불린다.

동박 표면의 프로파일을 사용한 SAP 공법은, 예를 들어 특허문헌 1 에 기재되어 있다. 이와 같은 동박 표면의 프로파일을 사용한 전형적인 SAP 공법의 예로는, 다음을 들 수 있다. 즉, 수지에 적층한 동박을 전체면 에칭하고, 에칭 기재면을 천공하여, 천공부 및 기재의 전체면 혹은 일부에 디스미어 처리를 실시하고, 천공부의 에칭면에 드라이 필름을 첩부 (貼付) 하고, 회로를 형성하지 않은 부분의 드라이 필름을 노광·현상하고, 드라이 필름 불필요부를 약액으로 제거하고, 드라이 필름이 피복되어 있지 않은 동박 표면 프로파일이 전사된 에칭 기재면에 무전해 구리 도금, 전기 구리 도금을 실시하고, 최종적으로 무전해 구리 도금층을 플래시 에칭에 의해 제거하여 미세 배선을 형성한다는 것이다.

일본 공개특허공보 2006-196863호

미세 배선 형성을 위해서는, 기재 표면의 프로파일이 작고 평활한 편이 바람직하지만, 이 경우, 무전해 구리 도금 피막의 밀착력이 약해져, 반도체 패키지 기판 혹은 프린트 배선판에 요구되는 신뢰성을 저해할 우려가 있다. 한편, 무전해 구리 도금 피막의 밀착력을 확보하기 위해서는, 기재 표면의 프로파일이 큰 편이 바람직하지만, 이 경우, 미세 배선 형성성이 저해될 우려가 있다.

이러한 점에 관해, 종래 기술에서는 충분한 검토가 이루어지지 않고, 여전히 개선의 여지가 남아 있다. 그래서, 본 발명은, 미세 배선 형성성을 유지하고, 또한 무전해 구리 도금 피막의 양호한 밀착력을 실현하는, 동박 제거 후 기재면의 프로파일 형상을 부여할 수 있는 표면 처리 동박, 및/또는 표면의 프로파일 형상을 구비하는 수지 기재를 제공하는 것을 과제로 한다.

상기 목적을 달성하기 위하여, 본 발명자들은 예의 연구를 거듭한 결과, 표면 처리층 표면의 입자가 차지하는 면적비가 소정 범위로 제어된 표면 처리 동박을 사용하여, 회로를 형성하는 기재 상에 당해 표면 처리 동박을 첩합 (貼合) 한 후, 제거함으로써, 미세 배선 형성성을 유지하고, 또한 무전해 구리 도금 피막의 양호한 밀착력을 실현하는 동박 제거 후 기재면의 프로파일 형상을 부여할 수 있는 것을 알아내었다. 또, 수지 기재 표면의 요철의 형태를 수치화하여, 당해 수치 범위가 제어된 수지 기재를 사용함으로써, 수지 기재 표면에 회로를 형성할 때의 미세 배선 형성성을 유지하고, 또한 무전해 구리 도금 피막의 양호한 밀착력을 실현할 수 있는 것을 알아내었다.

본 발명은 상기 지견을 기초로 하여 완성한 것으로, 일 측면에 있어서, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자 상당 면적비가 0.1 ∼ 0.85 인 표면 처리 동박이다.

본 발명은 다른 일 측면에 있어서, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자 상당 면적비가 0.1 ∼ 0.7 인 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자의 평균 직경이 0.03 ∼ 0.28 ㎛ 인 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자의 평균 직경이 0.05 ∼ 0.28 ㎛ 인 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자의 개수 밀도가 3.8 ∼ 430 개/μ㎡ 인 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자의 개수 밀도가 3.8 ∼ 16.0 개/μ㎡ 인 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.07 ∼ 0.23 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.14 ∼ 0.23 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.20 ∼ 0.457 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.05 ∼ 0.20 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.07 ∼ 0.20 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.355 ∼ 0.605 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 가 되는 표면 처리 동박이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.13 ∼ 0.335 ㎛ 가 되는 표면 처리 동박이다.

본 발명의 표면 처리 동박은 일 실시형태에 있어서, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 비율이 55 ∼ 68 ％ 가 된다.

본 발명의 표면 처리 동박은 일 실시형태에 있어서, 이하의 (A) ∼ (I) 의 적어도 하나 이상을 만족한다 :

(A) 상기 표면 처리층 표면의 입자 상당 면적비가 0.1 ∼ 0.85 이다,

(B) 상기 표면 처리층 표면의 입자의 평균 직경이 0.03 ∼ 0.28 ㎛ 이다,

(C) 상기 표면 처리층 표면의 입자의 개수 밀도가 3.8 ∼ 430 개/μ㎡ 이다,

(D) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.07 ∼ 0.23 ㎛ 가 된다,

(E) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 가 된다,

(F) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 가 된다,

(G) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 가 된다,

(H) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 가 된다,

(I) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 가 된다.

본 발명의 표면 처리 동박은 다른 일 실시형태에 있어서, 상기 표면 처리층이 조화 (粗化) 처리층이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층이, 구리, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 함유하는 합금으로 이루어지는 층이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층이, 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에 있어서, 상기 표면 처리층 상에 수지층을 구비한다.

본 발명은 또 다른 일 측면에 있어서, 캐리어와, 중간층과, 극박 구리층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 구리층이 본 발명의 표면 처리 동박인 캐리어가 부착된 동박이다.

본 발명의 캐리어가 부착된 동박은 일 실시형태에 있어서, 상기 캐리어의 양면에 상기 극박 구리층을 구비한다.

본 발명의 캐리어가 부착된 동박은 다른 일 실시형태에 있어서, 상기 캐리어의 상기 극박 구리층과는 반대측에 조화 처리층을 구비한다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 본 발명의 캐리어가 부착된 동박을 극박 구리층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 백색부 평균이 0.16 ∼ 0.25 ㎛ 인 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 본 발명의 캐리어가 부착된 동박을 극박 구리층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 백색부 최대가 0.785 ∼ 0.98 ㎛ 가 되는 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 본 발명의 캐리어가 부착된 동박을 극박 구리층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.32 ∼ 0.505 ㎛ 가 되는 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 본 발명의 캐리어가 부착된 동박을 극박 구리층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 흑색부 평균이 0.08 ∼ 0.22 ㎛ 가 되는 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 본 발명의 캐리어가 부착된 동박을 극박 구리층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 흑색부 최대가 0.4 ∼ 0.675 ㎛ 가 되는 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 본 발명의 캐리어가 부착된 동박을 극박 구리층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.37 ㎛ 가 되는 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 본 발명의 캐리어가 부착된 동박을 극박 구리층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 백색부 비율이 55 ∼ 68 ％ 가 되는 기재이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박, 또는 본 발명의 캐리어가 부착된 동박을 사용하여 제조한 구리 피복 적층판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박, 또는 본 발명의 캐리어가 부착된 동박을 사용하여 제조한 프린트 배선판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박과 절연 기판을 준비하는 공정,

상기 표면 처리 동박을 표면 처리층측으로부터 절연 기판에 적층하는 공정,

상기 절연 기판 상의 표면 처리 동박을 제거하는 공정,

상기 표면 처리 동박을 제거한 절연 기판의 표면에 회로를 형성하는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 부착된 동박과 절연 기판을 준비하는 공정,

상기 캐리어가 부착된 동박을 극박 구리층측으로부터 절연 기판에 적층하는 공정,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정,

상기 캐리어를 벗긴 후의 절연 기판 상의 극박 구리층을 제거하는 공정,

상기 극박 구리층을 제거한 절연 기판의 표면에 회로를 형성하는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 표면 처리 동박과 절연 기판을 준비하는 공정,

상기 표면 처리 동박을 표면 처리층측으로부터 절연 기판에 적층하여 구리 피복 적층판을 형성하고,

그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 캐리어가 부착된 동박과 절연 기판을 준비하는 공정,

상기 캐리어가 부착된 동박을 극박 구리층측으로부터 절연 기판에 적층하는 공정,

상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고,

그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

상기 수지층의 표면에 회로를 형성하는 공정, 및

상기 표면 처리 동박 또는 상기 캐리어가 부착된 동박을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면에 회로가 형성된 금속박, 또는 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박인 제 1 표면 처리 동박, 또는 극박 금속층측 표면에 회로가 형성된 캐리어가 부착된 금속박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박인 제 1 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 금속박 표면 또는 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 금속박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

본 발명의 표면 처리 동박인 제 2 표면 처리 동박을 표면 처리층측으로부터 상기 수지층에 적층하는 공정, 또는 본 발명의 캐리어가 부착된 동박인 제 2 캐리어가 부착된 동박을 극박 구리층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층한 박이 상기 제 2 캐리어가 부착된 동박인 경우에는, 상기 제 2 캐리어가 부착된 동박의 캐리어를 벗기는 공정,

상기 수지층 상의 표면 처리 동박, 또는 상기 제 2 캐리어가 부착된 동박의 캐리어가 벗겨지고 남은 극박 구리층을 제거하는 공정,

상기 표면 처리 동박을 제거한 수지층의 표면, 또는 극박 구리층을 제거한 수지층의 표면에 회로를 형성하는 공정, 및

상기 수지층 상에 회로를 형성한 후에, 상기 금속박을 제거함으로써, 또는 상기 제 1 표면 처리 동박을 제거함으로써, 또는 상기 캐리어가 부착된 금속박의 캐리어를 박리시킨 후에 극박 금속층을 제거함으로써, 또는 상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시킨 후에 극박 구리층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

금속박을 상기 수지층에 적층하는 공정, 또는 캐리어가 부착된 금속박을 극박 금속층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층한 박이 상기 캐리어가 부착된 금속박인 경우에는, 상기 캐리어가 부착된 금속박의 캐리어를 벗기는 공정,

상기 수지층 상의 금속박, 또는 상기 캐리어가 부착된 금속박의 캐리어가 벗겨지고 남은 극박 금속층을 제거하는 공정,

상기 금속박을 제거한 수지층의 표면, 또는 극박 구리층을 제거한 수지층의 표면에 회로를 형성하는 공정, 및

상기 수지층 상에 회로를 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는 상기 캐리어가 부착된 동박의 캐리어를 박리시킨 후에 극박 구리층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면에 회로가 형성된 금속박, 또는 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박인 제 1 표면 처리 동박, 또는 극박 금속층측 표면에 회로가 형성된 캐리어가 부착된 금속박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박인 제 1 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 금속박 표면 또는 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 금속박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

본 발명의 표면 처리 동박인 제 2 표면 처리 동박을 표면 처리층측으로부터 상기 수지층에 적층하는 공정, 또는 본 발명의 캐리어가 부착된 동박인 제 2 캐리어가 부착된 동박을 극박 구리층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층한 박이 상기 제 2 캐리어가 부착된 동박인 경우에는, 상기 제 2 캐리어가 부착된 동박의 캐리어를 벗기는 공정,

상기 수지층 상의 표면 처리 동박, 또는 상기 제 2 캐리어가 부착된 동박의 캐리어가 벗겨지고 남은 극박 구리층을 사용하여 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정,

상기 수지층 상에 회로를 형성한 후에, 상기 금속박을 제거함으로써, 또는 상기 제 1 표면 처리 동박을 제거함으로써, 또는 상기 캐리어가 부착된 금속박의 캐리어를 박리시킨 후에 극박 금속층을 제거함으로써, 또는 상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시킨 후에 극박 구리층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

금속박을 상기 수지층에 적층하는 공정, 또는 캐리어가 부착된 금속박을 극박 금속층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층한 박이 상기 캐리어가 부착된 금속박인 경우에는, 상기 캐리어가 부착된 금속박의 캐리어를 벗기는 공정,

상기 수지층 상의 금속박, 또는 상기 캐리어가 부착된 금속박의 캐리어가 벗겨지고 남은 극박 금속층을 사용하여 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정,

상기 수지층 상에 회로를 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는 상기 캐리어가 부착된 동박의 캐리어를 박리시킨 후에 극박 구리층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면의 백색부 평균이 0.07 ∼ 0.23 ㎛ 인 수지 기재이다.

본 발명의 수지 기재는 일 실시형태에 있어서, 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 이다.

본 발명의 수지 기재는 다른 일 실시형태에 있어서, 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 백색부 비율이 55 ∼ 68 ％ 이다.

본 발명은 또 다른 일 측면에 있어서, 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 인 수지 기재이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 백색부 비율이 55 ∼ 68 ％ 이다.

본 발명은 또 다른 일 측면에 있어서, 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 인 수지 기재이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 백색부 비율이 55 ∼ 68 ％ 이다.

본 발명은 또 다른 일 측면에 있어서, 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 인 수지 기재이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 백색부 비율이 55 ∼ 68 ％ 이다.

본 발명은 또 다른 일 측면에 있어서, 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 인 수지 기재이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 백색부 비율이 55 ∼ 68 ％ 이다.

본 발명은 또 다른 일 측면에 있어서, 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 인 수지 기재이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 표면의 백색부 비율이 55 ∼ 68 ％ 이다.

본 발명은 또 다른 일 측면에 있어서, 표면의 백색부 비율이 55 ∼ 68 ％ 인 수지 기재이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 이하의 (A) ∼ (G) 의 적어도 하나 이상을 만족한다 :

(A) 표면의 백색부 평균이 0.07 ∼ 0.23 ㎛ 이다,

(B) 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 이다,

(C) 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 이다,

(D) 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 이다,

(E) 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 이다,

(F) 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 이다,

(G) 표면의 백색부 비율이 55 ∼ 68 ％ 이다.

본 발명의 수지 기재는 또 다른 일 실시형태에 있어서, 세미 애디티브 공법용이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 수지 기재를 사용하여 제조한 구리 피복 적층판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 수지 기재를 사용하여 제조한 프린트 배선판이다.

본 발명은 또 다른 일 측면에 있어서, 본 발명의 프린트 배선판을 사용한 전자 기기이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박과 수지 기재를 준비하는 공정,

상기 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 적층하는 공정,

상기 수지 기재 상의 표면 처리 동박을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 구성된 캐리어가 부착된 동박과, 수지 기재를 준비하는 공정,

상기 캐리어가 부착된 동박을 극박 구리층측으로부터 수지 기재에 적층하는 공정,

상기 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정,

상기 캐리어를 벗긴 후의 수지 기재 상의 극박 구리층을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 극박 구리층을 제거한 수지 기재의 표면에 회로를 형성하는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면 처리 동박을 표면 처리층측으로부터 본 발명의 수지 기재에 적층하여 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 구성된 캐리어가 부착된 동박을 극박 구리층측으로부터 본 발명의 수지 기재에 적층하는 공정,

상기 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고,

그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면에 회로가 형성된 금속박을 준비하는 공정,

상기 회로가 매몰되도록 상기 금속박 표면에 수지 기재를 형성하는 공정,

표면 처리 동박을 표면 처리층측으로부터 상기 수지 기재에 적층하는 공정,

상기 수지 기재 상의 표면 처리 동박을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정, 및

상기 금속박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면에 회로가 형성된 금속박을 준비하는 공정,

상기 회로가 매몰되도록 상기 금속박 표면에 수지 기재를 형성하는 공정,

캐리어, 중간층, 극박 구리층을 이 순서로 구비한 캐리어가 부착된 동박을 극박 구리층측 표면으로부터 상기 수지 기재에 적층하는 공정,

상기 캐리어가 부착된 동박의 캐리어를 박리시킨 후에, 상기 수지 기재 상의 극박 구리층을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 극박 구리층을 제거한 수지 기재의 표면에 회로를 형성하는 공정, 및

상기 금속박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 구성된 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 제 1 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 수지 기재를 형성하는 공정,

캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 구성된 제 2 캐리어가 부착된 동박을 준비하고, 상기 제 2 캐리어가 부착된 동박의 극박 구리층측으로부터 상기 수지 기재에 적층하는 공정,

상기 제 2 캐리어가 부착된 동박을 상기 수지 기재에 적층한 후에, 상기 제 2 캐리어가 부착된 동박의 캐리어를 벗기는 공정,

상기 제 2 캐리어가 부착된 동박의 캐리어를 벗긴 후의 수지 기재 상의 극박 구리층을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 극박 구리층을 제거한 수지 기재의 표면에 회로를 형성하는 공정,

상기 수지 기재 상에 회로를 형성한 후에, 상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시키는 공정, 및

상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시킨 후에, 상기 제 1 캐리어가 부착된 동박의 극박 구리층을 제거함으로써, 상기 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 극박 구리층을 이 순서로 구비한 캐리어가 부착된 동박의 극박 구리층측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 수지 기재를 형성하는 공정,

표면 처리 동박을 표면 처리층측으로부터 상기 수지 기재에 적층하는 공정,

상기 수지 기재 상의 표면 처리 동박을 제거하여 본 발명의 수지 기재를 얻는 공정,

상기 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정,

상기 수지 기재 상에 회로를 형성한 후에, 상기 캐리어가 부착된 동박의 캐리어를 박리시키는 공정, 및

상기 캐리어가 부착된 동박의 캐리어를 박리시킨 후에, 상기 캐리어가 부착된 동박의 극박 구리층을 제거함으로써, 상기 캐리어가 부착된 동박의 극박 구리층측 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 표면에 회로가 형성된 금속박을 준비하는 공정,

상기 회로가 매몰되도록 상기 금속박 표면에 본 발명의 수지 기재를 형성하는 공정,

상기 수지 기재 상에 회로를 형성하는 공정, 및

상기 금속박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에 있어서, 캐리어, 중간층, 극박 구리층이 이 순서로 적층되어 구성된 캐리어가 부착된 동박의 극박 구리층측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 본 발명의 수지 기재를 형성하는 공정,

상기 수지 기재 상에 회로를 형성하는 공정,

상기 수지 기재 상에 회로를 형성한 후에, 상기 캐리어가 부착된 동박의 캐리어를 박리시키는 공정, 및

상기 캐리어가 부착된 동박의 캐리어를 박리시킨 후에, 상기 캐리어가 부착된 동박의 극박 구리층을 제거함으로써, 상기 캐리어가 부착된 동박의 극박 구리층측 표면에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정

을 포함하는 프린트 배선판의 제조 방법이다.

본 발명에 의하면, 미세 배선 형성성을 유지하고, 또한 무전해 구리 도금 피막의 양호한 밀착력을 실현하는, 동박 제거 후 기재면의 프로파일 형상을 부여할 수 있는 표면 처리 동박, 및/또는 표면의 프로파일 형상을 구비하는 수지 기재를 제공할 수 있다.

도 1 은 수지 기재 표면의 백색부, 흑색부를 설명하기 위한 모식도를 나타낸다.
도 2 는 동박의 프로파일을 사용한 세미 애디티브 공법의 개략예를 나타낸다.
도 3 은 실시예 및 비교예의 데이터를 얻기 위한 샘플 제조 플로우를 나타낸다.
도 4(a) 에 실시예 1 의 동박 처리면의 SEM 이미지 (× 30000) 를 나타낸다. (b) 에 실시예 1 의 수지 기재면의 SEM 이미지 (× 30000) 를 나타낸다.
도 5(c) 에 비교예 1 의 동박 처리면의 SEM 이미지 (× 30000) 를 나타낸다. (d) 에 비교예 1 의 수지 기재면의 SEM 이미지 (× 30000) 를 나타낸다.
도 6(e) 에 실시예 2 의 동박 처리면의 SEM 이미지 (× 30000) 를 나타낸다. (f) 에 실시예 2 의 수지 기재면의 SEM 이미지 (× 30000) 를 나타낸다.
도 7(g) 에 실시예 3 의 동박 처리면의 SEM 이미지 (× 30000) 를 나타낸다. (h) 에 실시예 3 의 수지 기재면의 SEM 이미지 (× 30000) 를 나타낸다.
도 8(1) ∼ (4) 는 각각 상기 측정에 있어서 백색부, 흑색부 평가에 사용한 Photo Shop 7.0 소프트웨어를 사용하여 얻어진 실시예 1, 비교예 1, 실시예 2, 실시예 3 의 화상이다.

[수지 기재]

본 발명에 관련된 수지 기재는, 후술하는 표면 형태가 형성 가능한 것이면 특별히 한정되지 않지만, 예를 들어, 미츠비시 가스 화학사 제조 프리프레그 (GHPL-830MBT 등), 히타치 화성 공업사 제조 프리프레그 (679-FG 등), 스미토모 베이클라이트사 제조 프리프레그 (EI-6785TS-F 등) 로 형성할 수 있다. 본 발명에 있어서는, 미츠비시 가스 화학사 제조 프리프레그 GHPL-830MBT 를 준비하였다. 적층 프레스의 온도, 압력, 시간은, 기재 메이커의 추천 조건을 사용하였다.

본 발명에 관련된 수지 기재의 두께로는 특별히 한정되지 않지만, 예를 들어, 750 ∼ 850 ㎛, 100 ∼ 200 ㎛, 30 ∼ 100 ㎛ 로 할 수 있고, 전형적으로는 30 ∼ 200 ㎛ (양면판의 경우) 이다.

[수지 기재 표면의 백색부 평균, 흑색부 평균]

본 발명의 수지 기재는, 표면의 백색부 평균이 0.07 ∼ 0.23 ㎛ 이다. 또, 본 발명의 수지 기재는, 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 인 것이 바람직하다.

여기서, 도 1 에, 수지 기재 표면의 당해 백색부, 후술하는 흑색부를 설명하기 위한 모식도를 나타낸다. 도 1 은, 수지 기재 표면의 SEM 이미지 (30k 배) 를 얻고, 당해 SEM 이미지에 대해, Photo Shop 7.0 소프트웨어를 사용하여, 백색·흑색 화상 처리를 실시하여 얻어진 도면이다. 또한, 흑색부 (흑색 영역) 는 측정 표면이 오목상, 백색부 (백색 영역) 는 측정 표면이 볼록상으로 되어 있는 것을 나타낸다. 다음으로, 도 1 에 나타내는 바와 같이, 종횡으로 각각 삼등분하는 4 개의 선 (A ∼ D 선) 을 긋고, 각 선이 상기 서술한 백색부 (백색 영역) 를 지나는 길이의 합계를 측정하고, 그것들 A ∼ D 선의 합계를 계산하여 백색부의 길이를 구한다. 이것을 측정 대상의 수지 기재 표면의 3 시야에 대해 실시하고, 그 평균을 백색부 평균 (㎛) 으로 한다. 또, 4 개의 선 (A ∼ D 선) 을 긋고, 각 선이 상기 서술한 흑색부 (흑색 영역) 를 지나는 길이의 합계를 측정하고, 그것들 A ∼ D 선의 합계를 계산하여 흑색부의 길이를 구한다. 이것을 측정 대상의 수지 기재 표면의 3 시야에 대해 실시하고, 그 평균을 흑색부 평균 (㎛) 으로 한다.

상기 백색부 평균이 0.07 ㎛ 미만이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 한편, 백색부 평균이 0.23 ㎛ 초과이면, 기재 표면의 요철이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 상기 백색부 평균은, 바람직하게는 0.09 ∼ 0.23 ㎛, 보다 바람직하게는 0.12 ∼ 0.23 ㎛, 더욱 더 바람직하게는 0.14 ∼ 0.23 ㎛, 더욱 더 바람직하게는 0.15 ∼ 0.225 ㎛, 0.16 ∼ 0.220 ㎛ 이다.

상기 흑색부 평균이 0.035 ㎛ 미만이면, 기재 표면에 피막을 형성하기 위한 도금액이 침입하는 것이 곤란해지고 피막과의 밀착성이 불량해진다. 한편, 상기 흑색부 평균이 0.20 ㎛ 초과이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 상기 흑색부 평균은, 바람직하게는 0.05 ∼ 0.20 ㎛, 보다 바람직하게는 0.07 ∼ 0.20 ㎛ 이다.

[수지 기재 표면의 백색부 최대, 흑색부 최대]

본 발명의 수지 기재는, 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 인 것이 바람직하다. 또, 본 발명의 수지 기재는, 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 인 것이 바람직하다. 여기서, 백색부 최대란, 도 1 에서 나타내는 4 개의 선 (A ∼ D 선) 을 종합하여, 측정된 백색부의 최대 길이 (인접하는 흑색부와 흑색부 사이의 거리 중에서 최대의 것) 를 나타낸다. 또, 흑색부 최대란, 도 1 에서 나타내는 4 개의 선 (A ∼ D 선) 을 종합하여, 측정된 흑색부의 최대 길이 (인접하는 백색부와 백색부 사이의 거리 중에서 최대의 것) 를 나타낸다.

상기 백색부 최대가 0.704 ㎛ 미만이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 한편, 백색부 최대가 0.88 ㎛ 초과이면, 기재 표면의 요철이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 상기 백색부 최대는, 바람직하게는 0.710 ∼ 0.86 ㎛, 보다 바람직하게는 0.715 ∼ 0.84 ㎛, 더욱 더 바람직하게는 0.715 ∼ 0.82 ㎛, 더욱 더 바람직하게는 0.715 ∼ 0.80 ㎛ 이다.

상기 흑색부 최대가 0.180 ㎛ 미만이면, 기재 표면에 피막을 형성하기 위한 도금액이 침입하는 것이 곤란해지고 피막과의 밀착성이 불량해진다. 한편, 상기 흑색부 최대가 0.605 ㎛ 초과이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 상기 흑색부 최대는, 바람직하게는 0.240 ∼ 0.605 ㎛, 보다 바람직하게는 0.355 ∼ 0.605 ㎛, 더욱 더 바람직하게는 0.400 ∼ 0.590 ㎛, 더욱 더 바람직하게는 0.420 ∼ 0.580 ㎛ 이다.

[수지 기재 표면의 백색부의 큰 쪽에서부터 10 점의 평균, 흑색부의 큰 쪽에서부터 10 점의 평균]

본 발명의 수지 기재는, 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 인 것이 바람직하다. 또, 본 발명의 수지 기재는, 수지 기재 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 인 것이 바람직하다. 여기서, 백색부의 큰 쪽에서부터 10 점의 평균이란, 상기 백색부 최대를 가장 긴 거리의 것으로 하고, 그 다음으로 긴 거리의 백색부, 또한 그 다음으로 긴 거리의 백색부로, 순서대로 10 번째까지를 합계하여 평균을 낸 것이다. 또, 흑색부의 큰 쪽에서부터 10 점의 평균이란, 상기 흑색부 최대를 가장 긴 거리의 것으로 하고, 그 다음으로 긴 거리의 흑색부, 또한 그 다음으로 긴 거리의 흑색부로, 순서대로 10 번째까지를 합계하여 평균을 낸 것이다.

상기 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ㎛ 미만이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 한편, 백색부의 큰 쪽에서부터 10 점의 평균이 0.457 ㎛ 초과이면, 기재 표면의 요철이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 상기 백색부의 큰 쪽에서부터 10 점의 평균은, 바람직하게는 0.18 ∼ 0.457 ㎛, 보다 바람직하게는 0.20 ∼ 0.457 ㎛, 더욱 더 바람직하게는 0.20 ∼ 0.45 ㎛, 더욱 더 바람직하게는 0.22 ∼ 0.45 ㎛, 더욱 더 바람직하게는 0.30 ∼ 0.45 ㎛, 더욱 더 바람직하게는 0.40 ∼ 0.45 ㎛ 이다.

상기 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ㎛ 미만이면, 기재 표면에 피막을 형성하기 위한 도금액이 침입하는 것이 곤란해지고 피막과의 밀착성이 불량해진다. 한편, 상기 흑색부의 큰 쪽에서부터 10 점의 평균이 0.335 ㎛ 초과이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 상기 흑색부의 큰 쪽에서부터 10 점의 평균은, 바람직하게는 0.13 ∼ 0.335 ㎛ 이다.

[수지 기재 표면의 백색부 비율]

본 발명의 수지 기재는, 표면의 백색부 비율이 55 ∼ 68 ％ 인 것이 바람직하다. 여기서, 백색부 비율이란, 상기 백색부와 흑색부의 합계에 대한 백색부의 비율을 나타낸다. 백색부 비율이 55 ％ 미만이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 한편, 백색부 비율이 68 ％ 초과이면, 기재 표면의 요철이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 상기 백색부 비율은, 바람직하게는 55 ∼ 67 ％, 보다 바람직하게는 55 ∼ 66 ％, 더욱 더 바람직하게는 55 ∼ 65 ％, 더욱 더 바람직하게는 55 ∼ 64 ％ 이다.

[수지 기재의 표면 프로파일의 형성 방법]

본 발명에 관련된 수지 기재의 표면의 프로파일 형상은, 수지 기재에 표면 처리 동박을 적층한 후, 당해 표면 처리 동박을 전체면 에칭 등으로 제거함으로써 형성할 수 있다. 또, 본 발명에 관련된 수지 기재의 표면 프로파일 형상은, 수지 기재 표면을 소정의 약액에 의해 처리함으로써 형성할 수 있다.

표면 처리 동박을 사용한 본 발명에 관련된 수지 기재의 표면 프로파일의 형성 방법으로는, 먼저, 동박 표면에 형성된 입자의, 동박 표면에 대한 면적비 (입자 상당 면적비) 가 0.1 ∼ 0.85 로 제어되어 있는 표면 처리 동박을 준비한다. 다음으로, 당해 표면 처리 동박의 표면 처리층측으로부터 수지 기재에 첩합하고, 표면 처리 동박을 전체면 에칭 등에 의해 제거한다. 이로써, 표면 처리 동박 제거 후의 수지 기재의 상기 표면 프로파일이 형성된다.

또, 표면 처리층 표면의 입자의 평균 직경이 0.03 ∼ 0.28 ㎛ 로 제어되어 있는 표면 처리 동박을 사용해도 되고, 표면 처리층 표면의 입자의 개수 밀도가 3.8 ∼ 430 개/μ㎡ 로 제어되어 있는 표면 처리 동박을 사용해도 된다.

약액을 사용한 처리에 의한 본 발명에 관련된 수지 기재의 백색부 및/또는 흑색부가 제어된 표면 프로파일의 형성 방법으로는, 수지 기재에 이하의 침지 처리 조건 A 또는 B 로 디스미어 처리를 실시하고, 그 후 중화 처리를 실시함으로써 형성할 수 있다.

(디스미어 처리 조건 A)

·디스미어 처리액 : 40 g/ℓ KMnO₄, 20 g/ℓ NaOH

·처리 온도 : 실온

·침지 시간 : 20 분

·교반자 회전수 : 300 rpm

(디스미어 처리 조건 B)

·디스미어 처리액 : 90 g/ℓ KMnO₄, 5 g/ℓ HCl

·처리 온도 : 49 ℃

·침지 시간 : 20 분

·교반자 회전수 : 300 rpm

(중화 처리 조건)

·중화 처리액 : L-아스코르브산 80 g/ℓ

·처리 온도 : 실온

·침지 시간 : 3 분

·교반 없음

또한 본 발명에 사용되는 디스미어 처리, 전해, 표면 처리 또는 도금 등에 사용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.

또, 상기 침지 처리 외에, 이하의 처리 조건으로 수지 기재 표면에 샤워 처리 A, B 및 중화 처리를 실시하는 것으로도, 동일하게 수지 기재의 백색부 및/또는 흑색부가 제어된 표면 프로파일의 형성을 실시할 수 있다.

(샤워 처리 조건 A)

·디스미어 처리액 : 40 g/ℓ KMnO₄, 20 g/ℓ NaOH

·처리 온도 : 실온

·처리 시간 : 15 분

·샤워 압력 : 0.4 ㎫

(샤워 처리 조건 B)

·디스미어 처리액 : 90 g/ℓ KMnO₄, 5 g/ℓ HCl

·처리 온도 : 49 ℃

·처리 시간 : 20 분

·샤워 압력 : 0.4 ㎫

(중화 처리 조건)

·중화 처리액 : L-아스코르브산 80 g/ℓ

·처리 온도 : 실온

·침지 시간 : 3 분

·교반 없음

[표면 처리 동박]

본 발명에 관련된 표면 처리 동박은, 상기 수지 기재의 표면 프로파일을 형성하기 위해서 사용할 수 있다. 상기 수지 기재의 표면 프로파일을 형성하기 위한 입자 상당 면적비, 입자의 평균 직경, 입자의 개수 밀도가 제어된 표면 처리 동박에 대해 설명한다. 당해 동박에 있어서 사용하는 동박은, 전해 동박 혹은 압연 동박 중 어느 것이어도 된다. 본 발명에 있어서 사용하는 동박의 두께는 특별히 한정할 필요는 없지만, 예를 들어 1 ㎛ 이상, 2 ㎛ 이상, 3 ㎛ 이상, 5 ㎛ 이상이고, 예를 들어 3000 ㎛ 이하, 1500 ㎛ 이하, 800 ㎛ 이하, 300 ㎛ 이하, 150 ㎛ 이하, 100 ㎛ 이하, 70 ㎛ 이하, 50 ㎛ 이하, 40 ㎛ 이하이다.

본 발명에서 사용하는 압연 동박에는 Ag, Sn, In, Ti, Zn, Zr, Fe, P, Ni, Si, Te, Cr, Nb, V, B, Co 등의 원소를 1 종 이상 함유하는 구리 합금박도 포함된다. 상기 원소의 농도가 높아지면 (예를 들어 합계로 10 질량％ 이상), 도전율이 저하되는 경우가 있다. 압연 동박의 도전율은, 바람직하게는 50 ％ IACS 이상, 보다 바람직하게는 60 ％ IACS 이상, 더욱 바람직하게는 80 ％ IACS 이상이다. 또, 압연 동박에는 터프 피치동 (JIS H3100 C1100) 이나 무산소동 (JIS H3100 C1020) 을 사용하여 제조한 동박도 포함된다. 또한 본 명세서에 있어서 용어 「동박」 을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다.

또, 본 발명에 사용할 수 있는 전해 동박에 대해서는, 이하의 제조 조건으로 제조할 수 있다.

<전해액 조성>

구리 : 90 ∼ 110 g/ℓ

황산 : 90 ∼ 110 g/ℓ

염소 : 50 ∼ 100 ppm

레벨링제 1 (비스(3술포프로필)디술파이드) : 10 ∼ 30 ppm

레벨링제 2 (아민 화합물) : 10 ∼ 30 ppm

상기의 아민 화합물에는 이하의 화학식의 아민 화합물을 사용할 수 있다.

(상기 화학식 중, R₁ 및 R₂ 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다.)

<제조 조건>

전류 밀도 : 70 ∼ 100 A/d㎡

전해액 온도 : 50 ∼ 60 ℃

전해액 선속 : 3 ∼ 5 m/sec

전해 시간 : 0.5 ∼ 10 분간

본 발명에 있어서, 동박 상에 형성하는 표면 처리층은, 조화 처리층이어도 된다. 조화 처리는, 통상적으로 동박의, 수지 기판과 접착하는 면, 즉 표면 처리측의 표면에 적층 후의 동박의 박리 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 동박의 표면에 울퉁불퉁한 형상의 전착을 형성하는 처리를 말한다. 조화 처리층은, 1 차 입자층을 형성한 후, 2 차 입자층을 추가로 형성함으로써 구성한다.

상기 1 차 입자층 및 2 차 입자층은, 전기 도금층에 의해 형성한다. 이 2 차 입자의 특징은, 상기 1 차 입자 상에 성장한 하나 또는 복수개의 수지상의 입자이다. 또는 상기 1 차 입자 상에 성장한 정상 도금이다. 즉, 본 명세서에 있어서 용어 「2 차 입자층」 을 사용한 경우에는, 피복 도금 등의 정상 도금층도 포함되는 것으로 한다. 또, 2 차 입자층은 조화 입자에 의해 형성되는 층을 1 층 이상 갖는 층이어도 되고, 정상 도금층을 1 층 이상 갖는 층이어도 되고, 조화 입자에 의해 형성되는 층과 정상 도금층을 각각 1 층 이상 갖는 층이어도 된다.

1 차 입자층은 구리를 함유해도 된다. 또, 2 차 입자층은 니켈 및 코발트로 이루어지는 군에서 선택되는 1 종 이상을 함유하고, 또한 구리를 함유해도 된다. 또, 2 차 입자층이 구리, 코발트 및 니켈을 함유해도 되고, 구리, 코발트 및 니켈로 이루어지는 합금을 함유해도 된다. 1 차 입자층 및 2 차 입자층에 구리가 함유되는 경우, 회로 형성시에, 1 차 입자층이 에칭에 의해 제거되기 쉬워지기 때문에, 프린트 배선판을 생산할 때의 생산성이 향상된다는 이점이 있다. 또, 2 차 입자층에 코발트 또는 니켈이 함유되는 경우에는, 가열 후의 수지와 동박의 필 강도가 잘 열화되지 않는다는 이점이 있다.

(1 차 입자를 형성하기 위한 도금 조건)

1 차 입자의 도금 조건의 일례를 들면 하기와 같다.

또한 하기와 같이 전류 밀도, 쿨롬량을 제어함으로써 1 차 입자의 평균 입경을 제어할 수 있다. 제 1 단계에서는 전류 밀도를 종래보다 높게 설정하고, 조화 입자에 의한 요철을 어느 정도 형성하여, 입자 형상이 소정의 형상이 되도록 제어하고, 그에 의해 표면 처리 동박을 첩합한 후에 표면 처리 동박을 제거하여 얻어지는 수지 기재의 표면의 형상을 제어한다. 또, 상기 표면적비를 제어할 수 있다. 또, 1 차 입자를 형성하기 위한 도금욕으로는 이하와 같은 구리 도금욕 이외에 은 도금욕, 금 도금욕, 니켈 도금욕, 코발트 도금욕, 아연 도금욕, 니켈아연 합금 도금욕 등을 들 수 있고, 이것 등의 공지된 도금욕을 사용할 수 있다. 또, 도금액에는 여러 가지 첨가제 (금속 이온, 무기물, 유기물) 를 첨가해도 된다. 또, 1 차 입자 형성시의 도금액의 선 유속을 종래보다 높게 설정하고, 조화 입자에 의한 요철이 지나치게 커지지 않고, 입자 형상이 소정 형상이 되도록 제어하고, 그에 의해 표면 처리 동박을 첩합한 후에 표면 처리 동박을 제거하여 얻어지는 수지 기재의 표면의 형상을 제어한다. 또한 1 차 입자 형성시의 도금액의 선 유속은 2.0 m/sec 이상인 것이 바람직하고, 보다 바람직하게는 2.5 m/sec 이상이다. 1 차 입자 형성시의 도금액의 선 유속의 상한은 특별히 정할 필요는 없지만, 전형적으로는 5 m/sec 이하, 전형적으로는 4.5 m/sec 이하이다.

액 조성 : 구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ

액온 : 25 ∼ 50 ℃

<제 1 단계>

전류 밀도 : 68 ∼ 80 A/d㎡

쿨롬량 : 30 ∼ 75 As/d㎡

<제 2 단계>

전류 밀도 : 1 ∼ 20 A/d㎡

쿨롬량 : 5 ∼ 50 As/d㎡

(피복 도금 조건)

도금액에는 여러 가지 첨가제 (금속 이온, 무기물, 유기물) 를 첨가해도 된다.

액 조성 : 구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ

액온 : 25 ∼ 35 ℃

전류 밀도 : 15 ∼ 20 A/d㎡

쿨롬량 : 30 ∼ 60 As/d㎡

(2 차 입자를 형성하기 위한 도금 조건)

2 차 입자의 도금 조건의 일례를 들면 하기와 같다.

또한, 하기와 같이 전류 밀도, 쿨롬량을 제어함으로써 2 차 입자의 평균 입경을 제어할 수 있다. 또, 상기 표면적비를 제어할 수 있다. 또, 2 차 입자를 형성하기 위한 도금욕으로는 이하와 같은 구리와 그 밖의 원소의 합금 도금욕 이외에, 은과 그 밖의 원소의 합금 도금욕, 금과 그 밖의 원소의 합금 도금욕, 니켈과 그 밖의 원소의 합금 도금욕, 코발트와 그 밖의 원소의 합금 도금욕, 아연과 그 밖의 원소의 합금 도금욕, 니켈아연 합금 도금욕 등을 들 수 있고, 이것 등의 공지된 도금욕을 사용할 수 있다.

도금액에는 여러 가지 첨가제 (금속 이온, 무기물, 유기물) 를 첨가해도 된다.

액 조성 : 구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ 또는/및 코발트 5 ∼ 15 g/ℓ, 인을 함유하는 경우에는, 인 0.5 ∼ 5 g/ℓ, 텅스텐을 함유하는 경우에는 텅스텐 0.001 ∼ 5 g/ℓ, 몰리브덴을 함유하는 경우에는 몰리브덴 0.05 ∼ 10 g/ℓ

pH : 2 ∼ 3

액온 : 30 ∼ 50 ℃

전류 밀도 : 20 ∼ 30 A/d㎡

쿨롬량 : 10 ∼ 35 As/d㎡

상기 2 차 입자로서의 구리-코발트-니켈 합금 도금은, 전해 도금에 의해, 부착량이 10 ∼ 30 ㎎/d㎡ 구리-100 ∼ 3000 ㎍/d㎡ 코발트-50 ∼ 500 ㎍/d㎡ 니켈의 3 원계 합금층을 형성할 수 있다.

Co 부착량이 100 ㎍/d㎡ 미만에서는, 내열성이 나빠지고, 또 에칭성도 나빠진다. Co 부착량이 3000 ㎍/d㎡ 를 초과하면, 자성의 영향을 고려해야 하는 경우에는 바람직하지 않고, 에칭 얼룩이 생기고, 또 내산성 및 내약품성의 악화가 고려될 수 있다.

Ni 부착량이 50 ㎍/d㎡ 미만이면, 내열성이 나빠진다. 한편, Ni 부착량이 500 ㎍/d㎡ 를 초과하면, 에칭성이 저하된다. 즉, 에칭 잔류물이 생기고, 또 에칭할 수 없다는 레벨은 아니지만, 파인 패턴화가 어려워진다. 바람직한 Co 부착량은 500 ∼ 2000 ㎍/d㎡ 이고, 그리고 바람직한 니켈 부착량은 50 ∼ 300 ㎍/d㎡ 이다.

이상으로부터, 구리-코발트-니켈 합금 도금의 부착량은, 10 ∼ 30 ㎎/d㎡ 구리-100 ∼ 3000 ㎍/d㎡ 코발트-50 ∼ 500 ㎍/d㎡ 니켈인 것이 바람직하다고 할 수 있다. 이 3 원계 합금층의 각 부착량은 어디까지나 바람직한 조건이며, 이 양을 초과하는 범위를 부정하는 것은 아니다.

여기서, 에칭 얼룩이란, 염화구리로 에칭했을 경우, Co 가 용해되지 않고 남게 되는 것을 의미하고, 그리고 에칭 잔류물이란, 염화암모늄으로 알칼리 에칭했을 경우, Ni 가 용해되지 않고 남게 되는 것을 의미하는 것이다.

일반적으로, 회로를 형성하는 경우에는, 하기의 실시예 중에서 설명하는 바와 같은 알칼리성 에칭액 및 염화구리계 에칭액을 사용하여 실시된다. 이 에칭액 및 에칭 조건은, 범용성이 있는 것이지만, 이 조건에 한정되지 않고, 임의로 선택할 수 있는 것은 이해되어야 할 것이다.

또, 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 된다.

또, 본 발명에 있어서 동박 상에 형성하는 표면 처리층은, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층이어도 된다.

내열층, 방청층으로는 공지된 내열층, 방청층을 사용할 수 있다. 예를 들어, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 함유하는 층이어도 되고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 된다. 또, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군에서 선택되는 1 종 이상의 원소를 함유하는 산화물, 질화물, 규화물을 함유해도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금을 함유하는 층이어도 된다. 또, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 된다. 상기 니켈-아연 합금층은, 불가피 불순물을 제외하고, 니켈을 50 wt％ ∼ 99 wt％, 아연을 50 wt％ ∼ 1 wt％ 함유하는 것이어도 된다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5 ∼ 1000 ㎎/㎡, 바람직하게는 10 ∼ 500 ㎎/㎡, 바람직하게는 20 ∼ 100 ㎎/㎡ 여도 된다. 또, 상기 니켈-아연 합금을 함유하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량과 아연의 부착량의 비 (= 니켈의 부착량/아연의 부착량) 가 1.5 ∼ 10 인 것이 바람직하다. 또, 상기 니켈-아연 합금을 함유하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5 ㎎/㎡ ∼ 500 ㎎/㎡ 인 것이 바람직하고, 1 ㎎/㎡ ∼ 50 ㎎/㎡ 인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 함유하는 층인 경우, 스루홀이나 비아홀 등의 내벽부가 디스미어액과 접촉했을 때에 동박과 수지 기판의 계면이 디스미어액에 잘 침식되지 않고, 동박과 수지 기판의 밀착성이 향상된다.

예를 들어 내열층 및/또는 방청층은, 부착량이 1 ㎎/㎡ ∼ 100 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 50 ㎎/㎡ 의 니켈 또는 니켈 합금층과, 부착량이 1 ㎎/㎡ ∼ 80 ㎎/㎡, 바람직하게는 5 ㎎/㎡ ∼ 40 ㎎/㎡ 의 주석층을 순차 적층한 것이어도 되고, 상기 니켈 합금층은 니켈-몰리브덴, 니켈-아연, 니켈-몰리브덴-코발트 중 어느 1 종에 의해 구성되어도 된다. 또, 내열층 및/또는 방청층은, 니켈 또는 니켈 합금과 주석의 합계 부착량이 2 ㎎/㎡ ∼ 150 ㎎/㎡ 인 것이 바람직하고, 10 ㎎/㎡ ∼ 70 ㎎/㎡ 인 것이 보다 바람직하다. 또, 내열층 및/또는 방청층은,［니켈 또는 니켈 합금 중의 니켈 부착량]/[주석 부착량］= 0.25 ∼ 10 인 것이 바람직하고, 0.33 ∼ 3 인 것이 보다 바람직하다. 당해 내열층 및/또는 방청층을 사용하면 캐리어가 부착된 동박을 프린트 배선판에 가공한 이후의 회로의 박리 강도, 당해 박리 강도의 내약품성 열화율 등이 양호해진다.

또한 실란 커플링 처리에 사용되는 실란 커플링제에는 공지된 실란 커플링제를 사용해도 되고, 예를 들어 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제, 메르캅토계 실란 커플링제를 사용해도 된다. 또, 실란 커플링제에는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴옥시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)브톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 사용해도 된다.

상기 실란 커플링 처리층은, 에폭시계 실란, 아미노계 실란, 메타크릴옥시계 실란, 메르캅토계 실란 등의 실란 커플링제 등을 사용하여 형성해도 된다. 또한 이와 같은 실란 커플링제는, 2 종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 사용하여 형성한 것인 것이 바람직하다.

여기서 말하는 아미노계 실란 커플링제란, N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-하이드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥속시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3,3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-하이드록시에틸)-3-아미노프로필트리에톡시실란, (N,N-디에틸-3-아미노프로필)트리메톡시실란, (N,N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)브톡시)프로필-3-아미노프로필트리메톡시실란으로 이루어지는 군에서 선택되는 것이어도 된다.

실란 커플링 처리층은, 규소 원자 환산으로, 0.05 ㎎/㎡ ∼ 200 ㎎/㎡, 바람직하게는 0.15 ㎎/㎡ ∼ 20 ㎎/㎡, 바람직하게는 0.3 ㎎/㎡ ∼ 2.0 ㎎/㎡ 의 범위에서 형성되어 있는 것이 바람직하다. 전술한 범위의 경우, 기재와 표면 처리 동박의 밀착성을 보다 향상시킬 수 있다.

[표면 처리 동박의 입자 상당 면적비]

본 발명의 표면 처리 동박은, 동박 표면에 형성된 입자의, 동박 표면에 대한 면적비 (입자 상당 면적비) 가 0.1 ∼ 0.85 로 제어되어 있다. 이와 같이 입자 상당 면적비가 제어된 표면 처리 동박을 기재 표면에 첩합하고, 이어서 에칭으로 당해 동박을 제거한 후의 기재 표면의 프로파일 형상이, 보다 양호하게 미세 배선 형성성을 유지하고, 또한 무전해 구리 도금 피막의 양호한 밀착력을 실현한다. 입자 상당 면적비가 0.1 미만이면, 기재 표면에 전사되는 요철 형상이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 한편, 입자 상당 면적비가 0.7 초과이면, 기재 표면에 전사되는 요철 형상이 지나치게 커지고, 기재 표면의 미세 배선 형성성이 불량해진다. 입자 상당 면적비는, 바람직하게는 0.10 ∼ 0.70, 0.15 ∼ 0.70, 보다 바람직하게는 0.20 ∼ 0.65, 더욱 더 바람직하게는 0.25 ∼ 0.60 이다.

[표면 처리 동박의 입자의 평균 직경]

본 발명의 표면 처리 동박은, 표면 처리층 표면의 입자의 평균 직경이 0.03 ∼ 0.28 ㎛ 로 제어되어 있는 것이 바람직하다. 이와 같이 표면 처리층 표면의 입자의 평균 직경이 제어된 표면 처리 동박을 기재 표면에 첩합하고, 이어서 에칭으로 당해 동박을 제거한 후의 기재 표면의 프로파일 형상이, 보다 양호하게 미세 배선 형성성을 유지하고, 또한 무전해 구리 도금 피막의 양호한 밀착력을 실현한다. 표면 처리층 표면의 입자의 평균 직경이 0.05 ㎛ 미만이면, 기재 표면에 전사되는 요철 형상이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 한편, 표면 처리층 표면의 입자의 평균 직경이 0.28 ㎛ 초과이면, 기재 표면에 전사되는 요철 형상이 지나치게 커지고, 기재 표면의 미세 배선 형성성이 불량해진다. 표면 처리층 표면의 입자의 평균 직경은, 바람직하게는 0.05 ∼ 0.28 ㎛, 보다 바람직하게는 0.07 ∼ 0.27 ㎛, 더욱 더 바람직하게는 0.08 ∼ 0.25 ㎛, 0.12 ∼ 0.24 ㎛, 0.15 ∼ 0.24 ㎛, 0.19 ∼ 0.23 ㎛ 이다.

[표면 처리 동박의 입자의 개수 밀도]

본 발명의 표면 처리 동박은, 표면 처리층 표면의 입자의 개수 밀도가 3.8 ∼ 430 개/μ㎡ 로 제어되어 있는 것이 바람직하다. 이와 같이 표면 처리층 표면의 입자의 개수 밀도가 제어된 표면 처리 동박을 기재 표면에 첩합하고, 이어서 에칭으로 당해 동박을 제거한 후의 기재 표면의 프로파일 형상이, 보다 양호하게 미세 배선 형성성을 유지하고, 또한 무전해 구리 도금 피막의 양호한 밀착력을 실현한다. 표면 처리층 표면의 입자의 개수 밀도가 3.8 개/μ㎡ 미만이면, 기재 표면에 전사되는 요철 형상이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 한편, 표면 처리층 표면의 입자의 개수 밀도가 430.0 개/μ㎡ 초과이면, 기재 표면에 전사되는 요철 형상이 지나치게 커지고, 기재 표면의 미세 배선 형성성이 불량해진다. 표면 처리층 표면의 입자의 개수 밀도는, 바람직하게는 4.0 ∼ 300 개/μ㎡, 4.5 ∼ 250 개/μ㎡, 5.0 ∼ 200 개/μ㎡, 5.0 ∼ 150 개/μ㎡, 5.5 ∼ 100 개/μ㎡, 5.5 ∼ 50.0 개/μ㎡, 6.0 ∼ 48.0 개/μ㎡, 6.0 ∼ 32.0 개/μ㎡, 3.8 ∼ 16.0 개/μ㎡, 6.0 ∼ 16.0 개/μ㎡, 6.0 ∼ 14.0 개/μ㎡ 로 제어되어 있다.

[백색부 평균, 흑색부 평균]

본 발명의 표면 처리 동박은, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 표면 처리 동박을 제거했을 때, 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.07 ∼ 0.23 ㎛ 가 되는 것이 바람직하다. 또, 본 발명의 표면 처리 동박은, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 표면 처리 동박을 제거했을 때, 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 가 되는 것이 바람직하다.

상기 백색부 평균이 0.07 ㎛ 미만이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 한편, 백색부 평균이 0.23 ㎛ 초과이면, 기재 표면의 요철이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 상기 백색부 평균은, 바람직하게는 0.09 ∼ 0.23 ㎛, 보다 바람직하게는 0.12 ∼ 0.23 ㎛, 더욱 더 바람직하게는 0.14 ∼ 0.23 ㎛, 더욱 더 바람직하게는 0.15 ∼ 0.225 ㎛, 0.16 ∼ 0.220 ㎛ 이다.

상기 흑색부 평균이 0.035 ㎛ 미만이면, 기재 표면에 피막을 형성하기 위한 도금액이 침입하는 것이 곤란해지고 피막과의 밀착성이 불량해진다. 한편, 상기 흑색부 평균이 0.20 ㎛ 초과이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 상기 흑색부 평균은, 바람직하게는 0.05 ∼ 0.20 ㎛, 보다 바람직하게는 0.07 ∼ 0.20 ㎛ 이다.

[백색부 최대, 흑색부 최대]

본 발명의 표면 처리 동박은, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 표면 처리 동박을 제거했을 때, 수지 기재의 상기 동박 제거측 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 가 되는 것이 바람직하다. 또, 본 발명의 표면 처리 동박은, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 표면 처리 동박을 제거했을 때, 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 가 되는 것이 바람직하다. 여기서, 백색부 최대란, 도 1 에서 나타내는 4 개의 선 (A ∼ D 선) 을 종합하여, 측정된 백색부의 최대 길이 (인접하는 흑색부와 흑색부 사이의 거리 중에서 최대의 것) 를 나타낸다. 또, 흑색부 최대란, 도 1 에서 나타내는 4 개의 선 (A ∼ D 선) 을 종합하여, 측정된 흑색부의 최대 길이 (인접하는 백색부와 백색부 사이의 거리 중에서 최대의 것) 를 나타낸다.

상기 백색부 최대가 0.704 ㎛ 미만이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 한편, 백색부 최대가 0.88 ㎛ 초과이면, 기재 표면의 요철이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 상기 백색부 최대는, 바람직하게는 0.710 ∼ 0.86 ㎛, 보다 바람직하게는 0.715 ∼ 0.84 ㎛, 더욱 더 바람직하게는 0.715 ∼ 0.82 ㎛, 더욱 더 바람직하게는 0.715 ∼ 0.80 ㎛ 이다.

상기 흑색부 최대가 0.180 ㎛ 미만이면, 기재 표면에 피막을 형성하기 위한 도금액이 침입하는 것이 곤란해지고 피막과의 밀착성이 불량해진다. 한편, 상기 흑색부 최대가 0.605 ㎛ 초과이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 상기 흑색부 최대는, 바람직하게는 0.240 ∼ 0.605 ㎛, 보다 바람직하게는 0.355 ∼ 0.605 ㎛, 더욱 더 바람직하게는 0.400 ∼ 0.590 ㎛, 더욱 더 바람직하게는 0.420 ∼ 0.580 ㎛ 이다.

[백색부의 큰 쪽에서부터 10 점의 평균, 흑색부의 큰 쪽에서부터 10 점의 평균]

본 발명의 표면 처리 동박은, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 표면 처리 동박을 제거했을 때, 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 가 되는 것이 바람직하다. 또, 본 발명의 표면 처리 동박은, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 표면 처리 동박을 제거했을 때, 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.335 ㎛ 가 되는 것이 바람직하다. 여기서, 백색부의 큰 쪽에서부터 10 점의 평균이란, 상기 백색부 최대를 가장 긴 거리의 것으로 하고, 그 다음으로 긴 거리의 백색부, 또한 그 다음으로 긴 거리의 백색부로, 순서대로 10 번째까지를 합계하여 평균을 낸 것이다. 또, 흑색부의 큰 쪽에서부터 10 점의 평균이란, 상기 흑색부 최대를 가장 긴 거리의 것으로 하고, 그 다음으로 긴 거리의 흑색부, 또한 그 다음으로 긴 거리의 흑색부로, 순서대로 10 번째까지를 합계하여 평균을 낸 것이다.

상기 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ㎛ 미만이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 한편, 백색부의 큰 쪽에서부터 10 점의 평균이 0.457 ㎛ 초과이면, 기재 표면의 요철이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 상기 백색부의 큰 쪽에서부터 10 점의 평균은, 바람직하게는 0.18 ∼ 0.457 ㎛, 보다 바람직하게는 0.20 ∼ 0.457 ㎛, 더욱 더 바람직하게는 0.20 ∼ 0.45 ㎛, 더욱 더 바람직하게는 0.22 ∼ 0.45 ㎛, 더욱 더 바람직하게는 0.30 ∼ 0.45 ㎛, 더욱 더 바람직하게는 0.40 ∼ 0.45 ㎛ 이다.

상기 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ㎛ 미만이면, 기재 표면에 피막을 형성하기 위한 도금액이 침입하는 것이 곤란해지고 피막과의 밀착성이 불량해진다. 한편, 상기 흑색부의 큰 쪽에서부터 10 점의 평균이 0.335 ㎛ 초과이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 상기 흑색부의 큰 쪽에서부터 10 점의 평균은, 바람직하게는 0.13 ∼ 0.335 ㎛ 이다.

[백색부 비율]

본 발명의 표면 처리 동박은, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 표면 처리 동박을 제거했을 때, 수지 기재의 상기 동박 제거측 표면의 백색부 비율이 55 ∼ 68 ％ 가 되는 것이 바람직하다. 여기서, 백색부 비율이란, 상기 백색부와 흑색부의 합계에 대한 백색부의 비율을 나타낸다. 백색부 비율이 55 ％ 미만이면, 앵커 효과가 약해지고, 피막과의 밀착성이 불량해진다. 한편, 백색부 비율이 68 ％ 초과이면, 기재 표면의 요철이 지나치게 작아지고, 피막과의 밀착성이 불량해진다. 상기 백색부 비율은, 바람직하게는 55 ∼ 67 ％, 보다 바람직하게는 55 ∼ 66 ％, 더욱 더 바람직하게는 55 ∼ 65 ％, 더욱 더 바람직하게는 55 ∼ 64 ％ 이다.

조화 입자 형성시 등의 표면 처리시에 표면 처리의 전류 밀도와 도금 시간을 제어함으로써, 표면 처리 후의 동박의 표면 상태나 조화 입자의 형태나 형성 밀도가 정해져, 동박의 상기 입자 상당 면적비, 입자의 평균 직경, 개수 밀도를 제어할 수 있고, 또한 그러한 동박을 사용함으로써 상기 기재의 백색부, 흑색부를 제어할 수 있다.

[캐리어가 부착된 동박]

본 발명에 관련된 표면 처리 동박으로는, 캐리어가 부착된 동박을 사용해도 된다. 캐리어가 부착된 동박은, 캐리어와, 캐리어 상에 적층된 중간층과, 중간층 상에 적층된 극박 구리층을 구비한다. 또, 캐리어가 부착된 동박은 캐리어, 중간층 및 극박 구리층을 이 순서로 구비해도 된다. 캐리어가 부착된 동박은 캐리어측의 표면 및 극박 구리층측의 표면 중 어느 일방 또는 양방에 조화 처리층 등의 표면 처리층을 가져도 된다. 또한, 캐리어가 부착된 동박은 극박 구리층의 중간층측과는 반대측의 면에 표면 처리층을 가져도 된다.

캐리어가 부착된 동박의 캐리어측의 표면에 조화 처리층을 형성한 경우, 캐리어가 부착된 동박을 당해 캐리어측의 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판 등의 지지체가 잘 박리되지 않는다는 이점을 갖는다.

<캐리어>

본 발명에 사용할 수 있는 캐리어로는 동박을 사용한다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열처리를 반복하여 제조된다. 동박의 재료로는 터프 피치동이나 무산소동과 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 코르손계 구리 합금과 같은 구리 합금도 사용 가능하다.

본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 다하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 12 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 비용이 높아지므로 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.

<중간층>

캐리어 상에는 중간층을 형성한다. 캐리어와 중간층 사이에는 다른 층을 형성해도 된다. 본 발명에서 사용하는 중간층은, 캐리어가 부착된 동박이 절연 기판에 대한 적층 공정 전에는 캐리어로부터 극박 구리층이 잘 박리되지 않는 한편, 절연 기판에 대한 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능해지는 구성이면 특별히 한정되지 않는다. 예를 들어, 본 발명의 캐리어가 부착된 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 함유해도 된다. 또, 중간층은 복수의 층이어도 된다.

또, 예를 들어, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소의 수화물 또는 산화물로 이루어지는 층을 형성함으로써 구성할 수 있다.

또, 예를 들어, 중간층은, 캐리어 상에, 니켈, 니켈-인 합금 또는 니켈-코발트 합금과, 크롬이 이 순서로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때, 극박 구리층과 크롬의 계면에서 박리되게 된다. 또, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산되어 가는 것을 방지하는 배리어 효과가 기대된다. 중간층에 있어서의 니켈의 부착량은 바람직하게는 100 ㎍/d㎡ 이상 40000 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 4000 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 2500 ㎍/d㎡ 이하, 보다 바람직하게는 100 ㎍/d㎡ 이상 1000 ㎍/d㎡ 미만이고, 중간층에 있어서의 크롬의 부착량은 5 ㎍/d㎡ 이상 100 ㎍/d㎡ 이하인 것이 바람직하다. 중간층을 편면에만 형성하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다. 또한 캐리어의 양측에 중간층을 형성해도 된다.

<극박 구리층>

중간층 상에는 극박 구리층을 형성한다. 중간층과 극박 구리층 사이에 다른 층을 형성해도 된다. 당해 극박 구리층은, 상기 서술한 표면 처리 동박이고, 극박 구리층의 중간층과는 반대측 표면에 상기 표면 처리층을 형성한다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이고, 보다 전형적으로는 1.5 ∼ 5 ㎛ 이다. 또, 중간층 상에 극박 구리층을 형성하기 전에, 극박 구리층의 핀홀을 저감시키기 위해서 구리-인 합금에 의한 스트라이크 도금을 실시해도 된다. 스트라이크 도금에는 피롤린산구리 도금액 등을 들 수 있다. 캐리어의 양측에 극박 구리층을 형성해도 된다.

[표면 처리층 상의 수지층]

상기 서술한 표면 처리 동박의 표면 처리층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.

상기 수지층은 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없어, 그 절연 수지층을 중첩하여 보관할 수 있고, 또한 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.

또 상기 수지층은 열경화성 수지를 함유해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 함유해도 된다. 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 말레이미드계 수지, 폴리비닐아세탈 수지, 우레탄 수지, 폴리에테르설폰, 폴리에테르술폰 수지, 방향족 폴리아미드 수지, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 다가 카르복실산의 무수물 등을 함유하는 수지를 바람직한 것으로서 들 수 있다. 또, 상기 수지층이 블록 공중합 폴리이미드 수지층을 함유하는 수지층 또는 블록 공중합 폴리이미드 수지와 폴리말레이미드 화합물을 함유하는 수지층이어도 된다. 또 상기 에폭시 수지는, 분자 내에 2 개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도에 사용할 수 있는 것이면, 특별히 문제 없이 사용할 수 있다. 또, 상기 에폭시 수지는 분자 내에 2 개 이상의 글리시딜기를 갖는 화합물을 사용하여 에폭시화한 에폭시 수지가 바람직하다. 또, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라하이드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상을 혼합하여 사용할 수 있고, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.

상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체 (무기 화합물 및/또는 유기 화합물을 함유하는 유전체, 금속 산화물을 함유하는 유전체 등 어떠한 유전체를 사용해도 된다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개 번호 WO2008/004399호, 국제 공개 번호 WO2008/053878, 국제 공개 번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허 제3184485호, 국제 공개 번호 WO97/02728, 일본 특허 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허 제3992225, 일본 공개특허공보 2003-249739호, 일본 특허 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허 제3949676호, 일본 특허 제4178415호, 국제 공개 번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개 번호 WO2006/134868, 일본 특허 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개 번호 WO2007/105635, 일본 특허 제5180815호, 국제 공개 번호 WO2008/114858, 국제 공개 번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개 번호 WO2009/001850, 국제 공개 번호 WO2009/145179, 국제 공개 번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 사용하여 형성해도 된다.

이들 수지를 예를 들어 메틸에틸케톤 (MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌글리콜모노메틸에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등의 용제에 용해시켜 수지액으로 하고, 이것을 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링제층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 사용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다. 상기 수지층의 조성물을, 용제를 사용하여 용해시키고, 수지 고형분 3 wt％ ∼ 60 wt％, 바람직하게는 10 wt％ ∼ 40 wt％, 보다 바람직하게는 25 wt％ ∼ 40 wt％ 의 수지액으로 해도 된다. 또한 메틸에틸케톤과 시클로펜타논의 혼합 용제를 사용하여 용해시키는 것이, 환경적인 견지에서 현단계에서는 가장 바람직하다.

상기 수지층을 구비한 표면 처리 동박 (수지 부착 표면 처리 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열압착하여 그 수지층을 열경화시키고, 이어서 동박에 소정의 배선 패턴을 형성한다는 양태로 사용된다. 또, 당해 표면 처리 동박을 극박 구리층으로서 사용한 캐리어가 부착된 동박에 대해, 수지층을 구비한 캐리어가 부착된 동박 (수지 부착 캐리어가 부착된 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열압착하여 그 수지층을 열경화시키고, 이어서 캐리어를 박리하여 극박 구리층을 표출시키고 (당연히 표출되는 것은 그 극박 구리층의 중간층측의 표면이다), 거기에 소정의 배선 패턴을 형성한다는 양태로 사용된다.

이 수지 부착 표면 처리 동박 혹은 수지 부착 캐리어가 부착된 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 또한, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선할 수도 있다.

또한 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리해지고, 또한 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 특히 수지 부착 캐리어가 부착된 동박에 대해서는 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다. 당해 수지층의 두께는 0.1 ∼ 120 ㎛ 인 것이 바람직하다.

수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되어, 프리프레그재를 개재시키지 않고 이 수지 부착 표면 처리 동박 혹은 수지 부착 캐리어가 부착된 동박을 내층재를 구비한 기재에 적층했을 때, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다. 또, 상기 경화 수지층, 반경화 수지층과의 총 수지층 두께는 0.1 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 35 ㎛ ∼ 120 ㎛ 인 것이 실용상 바람직하다. 그리고 그 경우의 각 두께는, 경화 수지층은 5 ∼ 20 ㎛ 이고, 반경화 수지층은 15 ∼ 115 ㎛ 인 것이 바람직하다. 총 수지층 두께가 120 ㎛ 를 초과하면, 얇은 두께의 다층 프린트 배선판을 제조하는 것이 어려워지는 경우가 있고, 35 ㎛ 미만에서는 얇은 두께의 다층 프린트 배선판을 형성하기 쉬워지지만, 내층의 회로 사이에 있어서의 절연층인 수지층이 지나치게 얇아져, 내층의 회로 사이의 절연성을 불안정하게 하는 경향이 생기는 경우가 있기 때문이다. 또, 경화 수지층 두께가 5 ㎛ 미만이면, 동박 조화면의 표면 조도를 고려할 필요가 생기는 경우가 있다. 반대로 경화 수지층 두께가 20 ㎛ 를 초과하면 경화가 끝난 수지층에 의한 효과는 특별히 향상되는 일이 없어지는 경우가 있어, 총 절연층 두께는 두꺼워진다. 또, 상기 경화 수지층은, 두께가 3 ㎛ ∼ 30 ㎛ 여도 된다. 또, 상기 반경화 수지층은, 두께가 7 ㎛ ∼ 55 ㎛ 여도 된다. 또, 상기 경화 수지층과 상기 반경화 수지층의 합계 두께는 10 ㎛ ∼ 60 ㎛ 여도 된다.

또, 수지 부착 표면 처리 동박 혹은 수지 부착 캐리어가 부착된 동박이 극박의 다층 프린트 배선판을 제조하는 것에 사용되는 경우에는, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛, 보다 바람직하게는 0.5 ㎛ ∼ 5 ㎛, 보다 바람직하게는 1 ㎛ ∼ 5 ㎛ 로 하는 것이, 다층 프린트 배선판의 두께를 작게 하기 위해서 바람직하다. 또한 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛ 로 하는 경우에는, 수지층과 동박의 밀착성을 향상시키기 위해서, 표면 처리층 상에 내열층 및/또는 방청층 및/또는 크로메이트 처리층 및/또는 실란 커플링 처리층을 형성한 후에, 당해 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층 상에 수지층을 형성하는 것이 바람직하다.

또, 수지층이 유전체를 함유하는 경우에는, 수지층의 두께는 0.1 ∼ 50 ㎛ 인 것이 바람직하고, 0.5 ㎛ ∼ 25 ㎛ 인 것이 바람직하고, 1.0 ㎛ ∼ 15 ㎛ 인 것이 보다 바람직하다. 또한 전술한 수지층의 두께는, 임의의 10 점에 있어서 단면 관찰에 의해 측정한 두께의 평균값을 말한다.

한편, 수지층의 두께를 120 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해져, 여분의 재료비와 공수가 들기 때문에 경제적으로 불리해진다. 나아가서는, 형성된 수지층은 그 가요성이 떨어지므로, 핸들링시에 크랙 등이 발생하기 쉬워지고, 또 내층재와의 열압착시에 과잉인 수지 흐름이 일어나 원활한 적층이 곤란해지는 경우가 있다.

또한, 수지 부착 캐리어가 부착된 동박의 또 하나의 제품 형태로는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 상에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는 수지 부착 동박의 형태로 제조할 수도 있다.

이하에, 본 발명에 관련된 수지 기재를 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다. 또, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면 처리 동박과 수지 기재를 준비하는 공정, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 적층하는 공정, 수지 기재 상의 표면 처리 동박을 제거하여 본 발명의 수지 기재를 얻는 공정, 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정을 포함한다.

도 2 에 동박의 프로파일을 사용한 세미 애디티브 공법의 개략예를 나타낸다. 당해 공법에서는, 수지 기재의 표면 프로파일의 형성을 위해서, 동박의 표면 프로파일을 사용하고 있다. 구체적으로는, 먼저, 수지 기재에 본 발명의 동박을 적층시켜 구리 피복 적층체를 제조한다. 다음으로, 구리 피복 적층체의 동박을 전체면 에칭한다. 다음으로, 동박 표면 프로파일이 전사된 수지 기재 (전체면 에칭 기재) 의 표면에 무전해 구리 도금을 실시한다. 그리고, 수지 기재 (전체면 에칭 기재) 의 회로를 형성하지 않은 부분을 드라이 필름 등으로 피복하고, 드라이 필름에 피복되어 있지 않은 무전해 구리 도금층의 표면에 전기 (전해) 구리 도금을 실시한다. 그 후, 드라이 필름을 제거한 후에, 회로를 형성하지 않은 부분에 형성된 무전해 구리 도금층을 제거함으로써 미세한 회로를 형성한다. 본 발명에서 형성되는 미세 회로는, 본 발명의 동박 표면 프로파일이 전사된 수지 기재 (전체면 에칭 기재) 의 에칭면과 밀착되어 있기 때문에, 그 밀착력 (필 강도) 이 양호해지고 있다.

수지 기재는 내층 회로가 삽입된 것으로 하는 것도 가능하다. 또, 본 발명에 있어서, 세미 애디티브법이란, 수지 기재 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 사용하여 도체 패턴을 형성하는 방법을 가리킨다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 부착된 동박과, 수지 기재를 준비하는 공정, 캐리어가 부착된 동박을 극박 구리층측으로부터 수지 기재에 적층하는 공정, 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 캐리어를 벗긴 후의 수지 기재 상의 극박 구리층을 제거하여 본 발명의 수지 기재를 얻는 공정, 극박 구리층을 제거한 수지 기재의 표면에 회로를 형성하는 공정을 포함한다.

본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 필요하면 그 후 전해 도금을 실시하고, 또한 그 후, 패턴을 형성 후, 전기 도금 및 에칭을 사용하여 도체 패턴을 형성하는 방법을 가리킨다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박을 극박 구리층측으로부터 절연 기판에 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗긴 후의 절연 기판 상의 극박 구리층을 제거하는 공정, 상기 극박 구리층을 제거한 절연 기판의 표면에 회로를 형성하는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면 처리 동박을 표면 처리층측으로부터 본 발명의 수지 기재에 적층하여 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명의 표면 처리 동박과 절연 기판을 준비하는 공정, 상기 표면 처리 동박을 표면 처리층측으로부터 절연 기판에 적층하여 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함한다.

본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요한 부분을 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.

본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비아홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비아홀 등에 무전해 도금 처리에 의해 두께 형성을 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.

본 발명에 있어서, 모디파이드 세미 애디티브법이란, 수지 기재 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 형성을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 수지 기재 상에 회로를 형성하는 방법을 가리킨다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 부착된 동박을 극박 구리층측으로부터 본 발명의 수지 기재에 적층하는 공정, 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 캐리어가 부착된 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명의 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박을 극박 구리층측으로부터 절연 기판에 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 회로가 형성된 금속박을 준비하는 공정, 회로가 매몰되도록 금속박 표면에 수지 기재를 형성하는 공정, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 적층하는 공정, 수지 기재 상의 표면 처리 동박을 제거하여 본 발명의 수지 기재를 얻는 공정, 표면 처리 동박을 제거한 수지 기재의 표면에 회로를 형성하는 공정, 및 금속박을 제거함으로써, 금속박 표면에 형성한, 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면에 회로가 형성된 금속박을 준비하는 공정, 상기 회로가 매몰되도록 상기 금속박 표면에 수지층을 형성하는 공정, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 상기 수지층에 적층하는 공정, 상기 수지층 상의 표면 처리 동박을 제거하는 공정, 상기 표면 처리 동박을 제거한 수지층의 표면에 회로를 형성하는 공정, 및 상기 금속박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 회로를 형성하는 공정, 회로가 매몰되도록 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 수지 기재를 형성하는 공정, 제 2 캐리어가 부착된 동박을 준비하고, 제 2 캐리어가 부착된 동박의 극박 구리층측으로부터 수지 기재에 적층하는 공정, 제 2 캐리어가 부착된 동박을 수지 기재에 적층한 후에, 제 2 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 제 2 캐리어가 부착된 동박의 캐리어를 벗긴 후의 수지 기재 상의 극박 구리층을 제거하여 본 발명의 수지 기재를 얻는 공정, 극박 구리층을 제거한 수지 기재의 표면에 회로를 형성하는 공정, 수지 기재 상에 회로를 형성한 후에, 제 1 캐리어가 부착된 동박의 캐리어를 박리시키는 공정, 및 제 1 캐리어가 부착된 동박의 캐리어를 박리시킨 후에, 제 1 캐리어가 부착된 동박의 극박 구리층을 제거함으로써, 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 형성한, 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명의 캐리어가 부착된 동박을 제 1 캐리어가 부착된 동박으로 하고, 상기 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 제 1 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정, 제 2 캐리어가 부착된 동박을 준비하고, 상기 제 2 캐리어가 부착된 동박의 극박 구리층측으로부터 상기 수지층에 적층하는 공정, 상기 제 2 캐리어가 부착된 동박을 상기 수지층에 적층한 후에, 상기 제 2 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 제 2 캐리어가 부착된 동박의 캐리어를 벗긴 후의 수지층 상의 극박 구리층을 제거하는 공정, 상기 극박 구리층을 제거한 수지층의 표면에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시키는 공정, 및 상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시킨 후에, 상기 제 1 캐리어가 부착된 동박의 극박 구리층을 제거함으로써, 상기 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 회로가 형성된 금속박을 준비하는 공정, 회로가 매몰되도록 금속박 표면에 본 발명의 수지 기재를 형성하는 공정, 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 적층하고, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 수지층 상에 회로를 형성하는 공정, 및 금속박을 제거함으로써, 금속박 표면에 형성한, 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 표면에 회로가 형성된 금속박을 준비하는 공정, 상기 회로가 매몰되도록 상기 금속박 표면에 수지층을 형성하는 공정, 본 발명의 표면 처리 동박을 표면 처리층측으로부터 수지층에 적층하고, 서브트랙티브법, 세미 애디티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정, 및 상기 금속박을 제거함으로써, 상기 금속박 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 회로를 형성하는 공정, 회로가 매몰되도록 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 본 발명의 수지 기재를 형성하는 공정, 제 2 캐리어가 부착된 동박을 준비하고, 제 2 캐리어가 부착된 동박의 극박 구리층측으로부터 수지 기재에 적층하여 제 2 캐리어가 부착된 동박의 캐리어를 벗기고, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 수지 기재 상에 회로를 형성하는 공정, 수지 기재 상에 회로를 형성한 후에, 제 1 캐리어가 부착된 동박의 캐리어를 박리시키는 공정, 및 제 1 캐리어가 부착된 동박의 캐리어를 박리시킨 후에, 제 1 캐리어가 부착된 동박의 극박 구리층을 제거함으로써, 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 형성한, 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명의 캐리어가 부착된 동박을 제 1 캐리어가 부착된 동박으로 하고, 상기 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 제 1 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정, 제 2 캐리어가 부착된 동박을 준비하고, 상기 제 2 캐리어가 부착된 동박의 극박 구리층측으로부터 상기 수지층에 적층하고 상기 제 2 캐리어가 부착된 동박의 캐리어를 벗기고, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정, 상기 수지층 상에 회로를 형성한 후에, 상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시키는 공정, 및 상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시킨 후에, 상기 제 1 캐리어가 부착된 동박의 극박 구리층을 제거함으로써, 상기 제 1 캐리어가 부착된 동박의 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 부착된 동박과 수지 기재를 준비하는 공정, 캐리어가 부착된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하여 본 발명의 수지 기재를 얻는 공정, 상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

상기 수지층의 표면에 회로를 형성하는 공정, 및

상기 표면 처리 동박 또는 상기 캐리어가 부착된 동박을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함한다.

본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 표면에 회로가 형성된 금속박, 또는 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박인 제 1 표면 처리 동박, 또는 극박 금속층측 표면에 회로가 형성된 캐리어가 부착된 금속박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박인 제 1 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 금속박 표면 또는 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 금속박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

본 발명의 표면 처리 동박인 제 2 표면 처리 동박을 표면 처리층측으로부터 상기 수지층에 적층하는 공정, 또는 본 발명의 캐리어가 부착된 동박인 제 2 캐리어가 부착된 동박을 극박 구리층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층한 박이 상기 제 2 캐리어가 부착된 동박인 경우에는, 상기 제 2 캐리어가 부착된 동박의 캐리어를 벗기는 공정,

상기 수지층 상의 표면 처리 동박, 또는 상기 제 2 캐리어가 부착된 동박의 캐리어가 벗겨지고 남은 극박 구리층을 제거하는 공정,

상기 표면 처리 동박을 제거한 수지층의 표면, 또는 극박 구리층을 제거한 수지층의 표면에 회로를 형성하는 공정, 및

상기 수지층 상에 회로를 형성한 후에, 상기 금속박을 제거함으로써, 또는 상기 제 1 표면 처리 동박을 제거함으로써, 또는 상기 캐리어가 부착된 금속박의 캐리어를 박리시킨 후에 극박 금속층을 제거함으로써, 또는 상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시킨 후에 극박 구리층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함한다.

본 발명에 있어서, 캐리어가 부착된 금속박은, 적어도 캐리어와 극박 금속층을 이 순서로 구비하고 있다. 캐리어가 부착된 금속박의 캐리어로는, 금속박을 사용할 수 있다. 금속박으로서 동박, 구리 합금박, 니켈박, 니켈 합금박, 알루미늄박, 알루미늄 합금박, 철박, 철 합금박, 스테인리스박, 아연박, 아연 합금박을 사용할 수 있다. 금속박의 두께는 1 ∼ 10000 ㎛, 바람직하게는 2 ∼ 5000 ㎛, 바람직하게는 10 ∼ 1000 ㎛, 바람직하게는 18 ∼ 500 ㎛, 바람직하게는 35 ∼ 300 ㎛ 로 할 수 있다. 또, 캐리어로서 수지 기재나 무기 물질이나 유기 물질의 판을 사용할 수도 있다. 수지 기재나 무기 물질이나 유기 물질의 판의 두께는 전술한 금속박의 두께와 동일하게 할 수 있다.

캐리어와 금속박은, 접착제나 이형제, 중간층을 개재하여 박리 가능하게 적층해도 된다. 또 캐리어와 금속박을 용접, 용착 등으로 박리 가능하게 접합해도 된다. 캐리어와 금속박이 박리가 곤란한 경우에는, 캐리어와 금속박이 접합되어 있는 지점을 절단 등에 의해 제거한 후에, 캐리어와 금속박을 박리해도 된다.

극박 금속층은, 구리, 구리 합금, 니켈, 니켈 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 스테인리스, 아연, 아연 합금이어도 된다. 극박 금속층의 두께는 캐리어가 부착된 동박의 극박 구리층과 동일한 범위로 할 수 있다. 극박 금속층은, 회로로 했을 때의 도전성의 관점에서 극박 구리층인 것이 바람직하다.

본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

금속박을 상기 수지층에 적층하는 공정, 또는 캐리어가 부착된 금속박을 극박 금속층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층한 박이 상기 캐리어가 부착된 금속박인 경우에는, 상기 캐리어가 부착된 금속박의 캐리어를 벗기는 공정,

상기 수지층 상의 금속박, 또는 상기 캐리어가 부착된 금속박의 캐리어가 벗겨지고 남은 극박 금속층을 제거하는 공정,

상기 금속박을 제거한 수지층의 표면, 또는 극박 구리층을 제거한 수지층의 표면에 회로를 형성하는 공정, 및

상기 수지층 상에 회로를 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는 상기 캐리어가 부착된 동박의 캐리어를 박리시킨 후에 극박 구리층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함한다.

본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 표면에 회로가 형성된 금속박, 또는 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박인 제 1 표면 처리 동박, 또는 극박 금속층측 표면에 회로가 형성된 캐리어가 부착된 금속박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박인 제 1 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 금속박 표면 또는 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 금속박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

본 발명의 표면 처리 동박인 제 2 표면 처리 동박을 표면 처리층측으로부터 상기 수지층에 적층하는 공정, 또는 본 발명의 캐리어가 부착된 동박인 제 2 캐리어가 부착된 동박을 극박 구리층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층한 박이 상기 제 2 캐리어가 부착된 동박인 경우에는, 상기 제 2 캐리어가 부착된 동박의 캐리어를 벗기는 공정,

상기 수지층 상의 표면 처리 동박, 또는 상기 제 2 캐리어가 부착된 동박의 캐리어가 벗겨지고 남은 극박 구리층을 사용하여 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정,

상기 수지층 상에 회로를 형성한 후에, 상기 금속박을 제거함으로써, 또는 상기 제 1 표면 처리 동박을 제거함으로써, 또는 상기 캐리어가 부착된 금속박의 캐리어를 박리시킨 후에 극박 금속층을 제거함으로써, 또는 상기 제 1 캐리어가 부착된 동박의 캐리어를 박리시킨 후에 극박 구리층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함한다.

본 발명의 프린트 배선판의 제조 방법은 일 실시형태에 있어서, 표면 처리층이 형성된 측의 표면에 회로가 형성된 본 발명의 표면 처리 동박, 또는 극박 구리층측 표면에 회로가 형성된 본 발명의 캐리어가 부착된 동박을 준비하는 공정,

상기 회로가 매몰되도록 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,

금속박을 상기 수지층에 적층하는 공정, 또는 캐리어가 부착된 금속박을 극박 구리층측으로부터 상기 수지층에 적층하는 공정,

상기 수지층에 적층한 박이 상기 캐리어가 부착된 금속박인 경우에는, 상기 캐리어가 부착된 금속박의 캐리어를 벗기는 공정,

상기 수지층 상의 금속박, 또는 상기 캐리어가 부착된 금속박의 캐리어가 벗겨지고 남은 극박 금속층을 사용하여 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 상기 수지층 상에 회로를 형성하는 공정,

상기 수지층 상에 회로를 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는 상기 캐리어가 부착된 동박의 캐리어를 박리시킨 후에 극박 구리층을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정

을 포함한다.

또, 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명의 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 캐리어가 부착된 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정,

상기 수지층 상에 회로를 형성하는 공정,

상기 수지층 상에 회로를 형성한 후에, 상기 캐리어를 박리시키는 공정, 및

상기 캐리어를 박리시킨 후에, 상기 극박 구리층을 제거함으로써, 상기 극박 구리층측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, 상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 캐리어가 부착된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하여 본 발명의 수지 기재를 얻는 공정, 상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, 상기 극박 구리층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 부착된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층과 수지 기재에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하여, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층 표면에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 도금 레지스트를 제거함으로써 노출된 극박 구리층을 플래시 에칭에 의해 제거하는 공정을 포함한다.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층 표면에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트를 형성한 후에, 전해 도금에 의해 회로를 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 도금 레지스트를 제거함으로써 노출된 극박 구리층을 플래시 에칭에 의해 제거하는 공정을 포함한다.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 캐리어가 부착된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하여, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정을 포함한다.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 부착된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층과 수지 기재에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하여, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매핵을 부여하는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정, 상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 수지 기재 표면에, 솔더 레지스트 또는 도금 레지스트를 형성하는 공정, 상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정을 포함한다.

파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매핵을 부여하는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정, 상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출된 상기 절연 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 형성하는 공정, 상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 캐리어가 부착된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층과 수지 기재에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하여, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 캐리어가 부착된 동박과 수지 기재를 준비하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층하는 공정, 상기 캐리어가 부착된 동박과 수지 기재를 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층과 수지 기재에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하여, 본 발명의 수지 기재의 표면 프로파일을 얻는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 마스크를 형성하는 공정, 마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어가 부착된 동박과 절연 기판을 준비하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층하는 공정, 상기 캐리어가 부착된 동박과 절연 기판을 적층한 후에, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출된 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 마스크를 형성하는 공정, 마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정, 상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

스루홀 또는/및 블라인드 비아를 형성하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 된다.

여기서, 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 상세하게 설명한다.

공정 1 : 먼저, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어가 부착된 동박 (1 층째) 을 준비한다.

공정 2 : 다음으로, 극박 구리층의 조화 처리층 상에 레지스트를 도포하여, 노광·현상을 실시하고, 레지스트를 소정의 형상으로 에칭한다.

공정 3 : 다음으로, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.

공정 4 : 다음으로, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어가 부착된 동박 (2 층째) 을 극박 구리층측에서 접착시킨다.

공정 5 : 다음으로, 2 층째의 캐리어가 부착된 동박으로부터 캐리어를 벗긴다. 또한 2 층째에는 캐리어를 갖지 않는 동박을 사용해도 된다.

공정 6 : 다음으로, 2 층째의 극박 구리층 또는 동박 및 수지층의 소정 위치에 레이저 천공을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.

공정 7 : 다음으로, 블라인드 비아에 구리를 매립하여 비아 필을 형성한다.

공정 8 : 다음으로, 비아 필 상에, 상기 공정 2 및 3 과 같이 하여 회로 도금을 형성한다.

공정 9 : 다음으로, 1 층째의 캐리어가 부착된 동박으로부터 캐리어를 벗긴다.

공정 10 : 다음으로, 플래시 에칭에 의해 양 표면의 극박 구리층 (2 층째에 동박을 형성한 경우에는 동박) 을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.

공정 11 : 다음으로, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어가 부착된 동박을 사용한 프린트 배선판을 제조한다.

상기 다른 캐리어가 부착된 동박 (2 층째) 은, 본 발명의 캐리어가 부착된 동박을 사용해도 되고, 종래의 캐리어가 부착된 동박을 사용해도 되고, 또한 통상적인 동박을 사용해도 된다. 또, 공정 8 에 있어서의 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수층 형성해도 되고, 그들의 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시해도 된다.

상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 공정 10 과 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이로써 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내 (耐) 마이그레이션성이 향상되고, 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 공정 10 및 공정 11 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.

또한 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리 천인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.

또, 상기 1 층째에 사용되는 캐리어가 부착된 동박은, 당해 캐리어가 부착된 동박의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어가 부착된 동박은 지지되어, 주름이 생기기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한 상기 기판 또는 수지층에는, 상기 1 층째에 사용되는 캐리어가 부착된 동박을 지지하는 효과를 내는 것이면, 모든 기판 또는 수지층을 사용할 수 있다. 예를 들어 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.

또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성된다. 본 발명에 있어서, 「프린트 배선판」 에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.

또, 당해 프린트 배선판을 사용하여 전자 기기를 제조해도 되고, 당해 전자 부품류가 탑재된 프린트 회로판을 사용하여 전자 기기를 제조해도 되고, 당해 전자 부품류가 탑재된 프린트 기판을 사용하여 전자 기기를 제조해도 된다.

실시예

이하에 본 발명의 실시예를 나타내지만, 이들 실시예는 본 발명 및 그 이점을 보다 잘 이해하기 위해서 제공하는 것이며, 발명이 한정되는 것을 의도하는 것은 아니다.

본 실시예에서는, 이하와 같이, 수지 기재의 표면 프로파일에 대해, 동박을 사용하여 형성한 것과, 약액을 사용하여 형성한 것을 제조하였다.

1. 동박을 사용한 수지 기재의 표면 프로파일의 형성

도 3 에 실시예 및 비교예의 데이터를 얻기 위한 샘플 제조 플로우를 나타낸다.

[실시예 1 ∼ 3, 6, 비교예 1 ∼ 3]

캐리어로서, 두께 35 ㎛ 의 장척 (長尺) 의 전해 동박 (JX 닛코 닛세키 금속사 제조 JTC) 을 준비하였다. 이 동박의 광택면 (샤이니면) 에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 4000 ㎛/d㎡ 의 부착량의 Ni 층을 형성하였다.

(Ni 층)

황산니켈 : 200 ∼ 300 g/ℓ

시트르산 3 나트륨 : 2 ∼ 10 g/ℓ

pH : 2 ∼ 4

욕온 : 40 ∼ 70 ℃

전류 밀도 : 1 ∼ 15 A/d㎡

수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Ni 층 상에 11 ㎍/d㎡ 의 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.

(전해 크로메이트 처리)

액 조성 : 중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓ

pH : 3 ∼ 4

액온 : 50 ∼ 60 ℃

전류 밀도 : 0.1 ∼ 2.6 A/d㎡

쿨롬량 : 0.5 ∼ 30 As/d㎡

계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 표에 기재된 두께의 극박 구리층을, 이하의 조건으로 전기 도금함으로써 형성하여, 캐리어가 부착된 동박을 제조하였다.

·극박 구리층

구리 농도 : 30 ∼ 120 g/ℓ

H₂SO₄ 농도 : 20 ∼ 120 g/ℓ

전해액 온도 : 20 ∼ 80 ℃

아교 : 1 ∼ 20 ppm

전류 밀도 : 10 ∼ 100 A/d㎡

[실시예 4]

구리 농도 80 ∼ 120 g/ℓ, 황산 농도 80 ∼ 120 g/ℓ, 염화물 이온 농도 30 ∼ 100 ppm, 아교 농도 1 ∼ 5 ppm, 전해액 온도 57 ∼ 62 ℃ 의 황산구리 전해액을 전해 구리 도금욕으로 하고, 애노드와 캐소드 (동박용 전착용 금속제 드럼) 사이를 흐르는 전해액의 선 속도를 1.5 ∼ 2.5 m/초, 전류 밀도 70 A/d㎡ 로 두께 12 ㎛ (중량 두께 95 g/㎡) 의 양면 플랫 전해 생박 (生箔) 을 제조하였다.

[실시예 5]

원박 (原箔) 으로서 두께 12 ㎛ 의 JX 닛코 닛세키 금속 주식회사 제조 압연 동박을 준비하였다.

전술한 실시예 및 비교예의 원박의 표면에, 하기에 나타내는 조건 범위에서, 1 차 입자층 (Cu), 2 차 입자층 (구리-코발트-니켈 합금 도금 등) 을 형성하였다.

사용한 욕 조성 및 도금 조건은 표 1 ∼ 3 과 같다. 표 1 의 1 차 입자 전류 조건란에 전류 조건, 쿨롬량이 2 개 기재되어 있는 예는, 왼쪽에 기재되어 있는 조건으로 도금을 실시한 후에, 오른쪽에 기재되어 있는 조건으로 다시 도금을 실시한 것을 의미한다. 예를 들어, 실시예 1 의 1 차 입자 전류 조건란에는 「(65 A/d㎡, 70 As/d㎡) + (20 A/d㎡, 40 As/d㎡)」 로 기재되어 있지만, 이것은 1 차 입자를 형성하는 전류 밀도를 65 A/d㎡, 쿨롬량을 70 As/d㎡ 로 도금을 실시한 후에, 다시 1 차 입자를 형성하는 전류 밀도를 20 A/d㎡, 쿨롬량을 40 As/d㎡ 로 하여 도금을 실시한 것을 나타낸다. 또한 표 1 의 실시예 6, 비교예 3 의 「1 차 입자 형성시 도금액 선 유속 (m/s)」 의 란에 기재되어 있는 값은 2 차 입자 형성시 도금액 선 유속을 의미한다. 또한 실시예 6, 비교예 3 에서는 1 차 입자를 형성하고 있지 않기 때문에, 실시예 6, 비교예 3 의 표 1 의 「2 차 입자 형성 도금」 은 1 차 입자 형성 도금에 상당한다. 또한 실시예 6, 비교예 3 이외의 2 차 입자 형성시 도금액 선 유속은 2.5 m/sec 로 하였다.

[배리어 (내열) 처리]

배리어 (내열) 처리를 하기의 조건으로 실시하고, 황동 도금층 또는 아연·니켈 합금 도금층을 형성하였다.

실시예 1, 비교예 1 의 배리어층 (황동 도금) 형성 조건 :

구리 농도 50 ∼ 80 g/ℓ, 아연 농도 2 ∼ 10 g/ℓ, 수산화나트륨 농도 50 ∼ 80 g/ℓ, 시안화나트륨 농도 5 ∼ 30 g/ℓ, 온도 60 ∼ 90 ℃ 의 황동 도금욕을 사용하여, 전류 밀도 5 ∼ 10 A/d㎡ (다단 처리) 이고 도금 전기량 30 As/d㎡ 를, 조화 처리층을 형성한 M 면에 부여하였다.

실시예 2, 비교예 2 의 배리어층 (아연·니켈 도금) 형성 조건 :

Ni : 10 g/ℓ ∼ 30 g/ℓ, Zn : 1 g/ℓ ∼ 15 g/ℓ, 황산 (H₂SO₄) : 1 g/ℓ ∼ 12 g/ℓ, 염화물 이온 : 0 g/ℓ ∼ 5 g/ℓ 를 첨가한 도금욕을 사용하여, 전류 밀도 1.3 A/d㎡ 이고 도금 전기량 5.5 As/d㎡ 를, 조화 처리층을 형성한 M 면에 부여하였다.

[방청 처리]

실시예 1, 비교예 1 에 대해, 방청 처리 (크로메이트 처리) 를 하기의 조건으로 실시하여, 방청 처리층을 형성하였다.

(크로메이트 조건) CrO₃ : 2.5 g/ℓ, Zn : 0.7 g/ℓ, Na₂SO₄ : 10 g/ℓ, pH4.8, 54 ℃ 의 크로메이트욕에서 0.7 As/d㎡ 의 전기량을 부가. 또한, 크로메이트욕에서의 방청 처리 종료 직후, 액 샤워 배관을 사용하고, 동일한 크로메이트욕을 사용하여 조화 처리면 전체면을 샤워링하였다.

[실란 커플링재 도포]

동박의 조화 처리면에, 0.2 ∼ 2 ％ 의 알콕시실란을 함유하는 pH 7 ∼ 8 의 용액을 분무함으로써, 실란 커플링재 도포 처리를 실시하였다.

실시예 6 에 대해서는, 방청 처리, 실란 커플링재 도포 후, 추가로 하기의 조건으로 수지층의 형성을 실시하였다.

(수지 합성예)

스테인리스제의 정형 교반봉, 질소 도입관과 스톱 콕이 부착된 트랩 상에, 볼이 부착된 냉각관을 장착한 환류 냉각기를 장착한 2 리터의 3 구 플라스크에, 3,4,3',4'-비페닐테트라카르복실산 2 무수물 117.68 g (400 m㏖), 1,3-비스(3-아미노페녹시)벤젠 87.7 g (300 m㏖), γ-발레로락톤 4.0 g (40 m㏖), 피리딘 4.8 g (60 m㏖), N-메틸-2-피롤리돈 (이하 NMP 로 기재한다) 300 g, 톨루엔 20 g 을 첨가하고, 180 ℃ 에서 1 시간 가열한 후, 실온 부근까지 냉각시킨 후, 3,4,3',4'-비페닐테트라카르복실산 2 무수물 29.42 g (100 m㏖), 2,2-비스{4-(4-아미노페녹시)페닐}프로판 82.12 g (200 m㏖), NMP 200 g, 톨루엔 40 g 을 첨가하고, 실온에서 1 시간 혼합 후, 180 ℃ 에서 3 시간 가열하여, 고형분 38 ％ 의 블록 공중합 폴리이미드를 얻었다. 이 블록 공중합 폴리이미드는, 하기에 나타내는 일반식 (1) : 일반식 (2) = 3 : 2 이고, 수평균 분자량 : 70000, 중량 평균 분자량 : 150000 이었다.

합성예에서 얻어진 블록 공중합 폴리이미드 용액을 NMP 로 더욱 희석하여, 고형분 10 ％ 의 블록 공중합 폴리이미드 용액으로 하였다. 이 블록 공중합 폴리이미드 용액에 비스(4-말레이미드페닐)메탄 (BMI-H, 케이·아이 화성) 을 고형분 중량 비율 35, 블록 공중합 폴리이미드의 고형분 중량 비율 65 로 하여 (즉, 수지 용액에 함유되는 비스(4-말레이미드페닐)메탄 고형분 중량 : 수지 용액에 함유되는 블록 공중합 폴리이미드 고형분 중량 = 35 : 65) 60 ℃, 20 분간 용해 혼합하여 수지 용액으로 하였다. 그 후, 실시예 28 에서는 동박의 M 면 (고광택면) 에, 실시예 8 에서는 동박의 극박 구리 표면에, 리버스 롤 도공기를 사용하여 상기 수지 용액을 도공하고, 질소 분위기하에서, 120 ℃ 에서 3 분간, 160 ℃ 에서 3 분간 건조 처리 후, 마지막에 300 ℃ 에서 2 분간 가열 처리를 실시하여, 수지층을 구비하는 동박을 제조하였다. 또한 수지층의 두께는 2 ㎛ 로 하였다.

또한 이하의 실시예에 대해서는, 중간층의 형성을 하기 조건에 의해 실시하였다.

(실시예 7)

캐리어와 동박 사이에, 중간층으로서 Co-Mo 합금을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 구리층을 형성하였다. 이 경우의 Co-Mo 합금 중간층은, 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.

액 조성 : CoSO₄·7H₂O 0.5 ∼ 100 g/ℓ, Na₂MoO₄·2H₂O 0.5 ∼ 100 g/ℓ, 시트르산나트륨 2 수화물 20 ∼ 300 g/ℓ

온도 : 10 ∼ 70 ℃

pH : 3 ∼ 5

전류 밀도 : 0.1 ∼ 60 A/d㎡

(실시예 8)

캐리어와 동박 사이에, 중간층으로서 Cr 을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 구리층을 형성하였다. 이 경우의 Cr 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.

액 조성 : CrO₃ 200 ∼ 400 g/ℓ, H₂SO₄ 1.5 ∼ 4 g/ℓ

pH : 1 ∼ 4

액온 : 45 ∼ 60 ℃

전류 밀도 : 10 ∼ 40 A/d㎡

(실시예 9)

캐리어와 동박 사이에, 중간층으로서 Cr/CuP 를 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 구리층을 형성하였다. 이 경우의 Cr/CuP 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.

액 조성 1 : CrO₃ 200 ∼ 400 g/ℓ, H₂SO₄ 1.5 ∼ 4 g/ℓ

pH : 1 ∼ 4

액온 : 45 ∼ 60 ℃

전류 밀도 : 10 ∼ 40 A/d㎡

액 조성 2 : Cu₂P₂O₇·3H₂O 5 ∼ 50 g/ℓ, K₄P₂O₇ 50 ∼ 300 g/ℓ

액온 : 30 ∼ 60 ℃

pH : 8 ∼ 10

전류 밀도 : 0.1 ∼ 1.0 A/d㎡

(실시예 10)

캐리어와 동박 사이에, 중간층으로서 Ni/Cr 을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 구리층을 형성하였다. 이 경우의 Ni/Cr 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.

액 조성 1 : NiSO₄·6H₂O 250 ∼ 300 g/ℓ, NiCl₂·6H₂O 35 ∼ 45 g/ℓ, 붕산 10 ∼ 50 g/ℓ

액온 : 30 ∼ 70 ℃

pH : 2 ∼ 6

전류 밀도 : 0.1 ∼ 50 A/d㎡

액 조성 2 : CrO₃ 200 ∼ 400 g/ℓ, H₂SO₄ 1.5 ∼ 4 g/ℓ

액온 : 45 ∼ 60 ℃

pH : 1 ∼ 4

전류 밀도 : 10 ∼ 40 A/d㎡

(실시예 11)

캐리어와 동박 사이에, 중간층으로서 Co/크로메이트 처리층을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 구리층을 형성하였다.

이 경우의 Co/크로메이트 처리의 중간층은 이하의 액 조성의 도금액 중에서 도금함으로써 제조하였다.

액 조성 1 : CoSO₄·7H₂O 10 ∼ 100 g/ℓ, 시트르산나트륨 2 수화물 30 ∼ 200 g/ℓ

액온 : 10 ∼ 70 ℃

pH : 3 ∼ 5

전류 밀도 : 0.1 ∼ 60 A/d㎡

액 조성 2 : CrO₃ 1 ∼ 10 g/ℓ

액온 : 10 ∼ 70 ℃

pH : 10 ∼ 12

전류 밀도 : 0.1 ∼ 1.0 A/d㎡

(실시예 12)

캐리어와 동박 사이에, 중간층으로서 유기물층을 형성한 것 이외에는, 실시예 1 과 동일한 조건으로 구리층을 형성하였다.

이 경우의 유기물층의 중간층은 액온 40 ℃, pH 5, 농도 1 ∼ 10 g/ℓ 의 카르복시벤조트리아졸 수용액을 10 ∼ 60 초간 분무한다는 조건으로 제조하였다.

-표면 처리 동박 및 캐리어가 부착된 동박의 평가-

상기와 같이 하여 얻어진 표면 처리 동박 및 캐리어가 부착된 동박에 대해, 이하의 방법으로 각종 평가를 실시하였다. 결과를 표 4 에 나타낸다.

<입자 상당 면적비>

각 실시예, 비교예의 표면 처리 동박, 캐리어가 부착된 동박에 대해, 하기와 같이 조화 입자의 평균 직경과 입자의 개수 밀도를 측정하였다. 그리고, 하기 식에 의해 입자 상당 면적비를 산출하였다.

입자 상당 면적비 (-) = 입자의 개수 밀도 (개/μ㎡) × 평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개)

평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개) = (입자의 평균 직경 (㎛)/2)² × π (1/개)

입자 상당 면적비는, 조화 입자가 표면 처리 동박을 덮고 있는 면적의 정도를 나타내는 지표이다.

<입자의 평균 직경>

각 실시예, 비교예의 표면 처리 동박, 캐리어가 부착된 동박에 대해, 표면 처리된 면을 주사형 전자 현미경을 사용하여 3 시야에 대해 사진 촬영을 하였다 (30000 배). 3 시야 (1 시야의 크기 : 가로 4.14 ㎛ × 세로 3.07 ㎛ = 면적 12.71 μ㎡) 에 있어서 각 조화 입자의 입자경을 측정하였다. 여기서, 입자경은 입자를 둘러싸는 최소 원의 직경으로 하였다. 그리고, 3 시야에 있어서 얻어진 입자경의 값의 산술 평균의 값을 입자의 평균 직경으로 하였다. 또한 입자끼리가 접하고 있는 경우에도, 입자의 경계를 확인할 수 있는 경우에는, 당해 접하고 있는 입자의 입자경을 따로따로 카운트하였다.

<입자의 개수 밀도>

각 실시예, 비교예의 표면 처리 동박, 캐리어가 부착된 동박에 대해, 표면 처리된 면을 주사형 전자 현미경을 사용하여 3 시야에 대해 사진 촬영을 하였다 (30000 배). 3 시야 (1 시야의 크기 : 가로 4.14 ㎛ × 세로 3.07 ㎛ = 면적 12.71 μ㎡) 에 있어서 조화 입자의 개수를 측정하였다. 그리고, 3 시야에 있어서 얻어진 조화 입자의 개수로부터 단위 면적 (μ㎡) 당의 개수를 산출하여, 입자의 개수 밀도로 하였다. 또한 입자끼리가 접하고 있는 경우에도, 입자의 경계를 확인할 수 있는 경우에는, 당해 접하고 있는 입자의 개수를 따로따로 카운트하였다.

-기재 표면의 평가-

다음으로, 각 실시예, 비교예의 표면 처리 동박, 캐리어가 부착된 동박에 대해, 가로세로 20 cm 사이즈의 하기의 수지 기재를 준비하고, 수지 기재와 동박을, 동박의 표면 처리층을 갖는 면을 수지 기재에 접하도록 하여 적층 프레스하였다. 적층 프레스의 온도, 압력, 시간은, 기재 메이커의 추천 조건을 사용하였다.

사용 수지 : FR4

다음으로, 수지 기재 상의 표면 처리 동박을 하기의 에칭 조건으로 전체면 에칭으로 제거하였다. 또, 수지 기재 상의 캐리어가 부착된 동박에 대해서는, 캐리어를 벗긴 후, 극박 구리층을 상기의 에칭 조건으로 전체면 에칭으로 제거하였다. 또한 「전체면 에칭」 이란, 동박이 두께분 모두 제거되어, 전체면에 수지가 노출될 때까지 에칭하는 것을 말한다.

(에칭 조건) 에칭액 : 염화 제 2 구리 용액, HCl 농도 : 3.5 ㏖/ℓ, 온도 : 50 ℃, 비중 1.26 이 되도록 CuCl₂ 농도 조절하였다.

[실시예 13]

실시예 13 에 대해서는, 두께 100 ㎛ 의 FR4 를 2 매 준비하였다. 이 수지 기재 2 매를 중첩하고, 그 양측에 이형층 필름을 첩합하여 적층 프레스하였다. 적층 프레스의 온도, 압력, 시간은, 기재 메이커의 추천 조건을 사용하였다. 적층 프레스 종료 후, 이형층 필름을 수지 기재로부터 박리하여, 이하의 처리 조건으로 수지 기재 표면에 샤워 처리 A, B 및 중화 처리를 실시함으로써, 수지 기재의 표면 프로파일을 형성하였다.

(샤워 처리 조건 A)

·디스미어 처리액 : 40 g/ℓ KMnO₄, 20 g/ℓ NaOH

·처리 온도 : 실온

·처리 시간 : 15 분

·샤워 압력 : 0.4 ㎫

(샤워 처리 조건 B)

·디스미어 처리액 : 90 g/ℓ KMnO₄, 5 g/ℓ HCl

·처리 온도 : 49 ℃

·처리 시간 : 20 분

·샤워 압력 : 0.4 ㎫

(중화 처리 조건)

·중화 처리액 : L-아스코르브산 80 g/ℓ

·처리 온도 : 실온

·침지 시간 : 3 분

·교반 없음

이와 같이 하여, 약액을 사용한 수지 기재의 표면 프로파일의 형성을 실시하였다.

<백색부 평균, 흑색부 평균>

각 실시예, 비교예의 수지 기재의 에칭측 표면에 대해, 주사형 전자 현미경 (SEM) 을 사용하여 가속 전압을 15 ㎸ 로 하여, 사진 촬영을 실시하였다. 또한 사진 촬영시에, 관찰 시야 전체의 구멍의 윤곽이 명확하게 보이도록, 콘트라스트와 브라이트니스를 조정하였다. 사진 전체가 새하얗거나 새까맣지 않고, 구멍의 윤곽을 관찰할 수 있는 상태에서 사진 촬영을 실시하였다. 그리고 촬영한 사진 (SEM 이미지 (30k 배 (30000 배))) 에 대해, Photo Shop 7.0 소프트웨어를 사용하여, 백색·흑색 화상 처리를 실시하였다. 다음으로, 얻어진 화상에 대해 도 1 에 나타내는 바와 같은 종횡을 각각 3 등분하는 4 선 (A ∼ D 선) 을 긋고, 각 선이 백색부 (백색 영역) 를 지나는 길이의 합계를 측정하고, 그것들 A ∼ D 선의 합계를 계산하여 백색부의 길이를 구하였다. 이것을 측정 대상의 수지 기재 표면의 3 시야 (1 시야의 크기 : 가로 4.14 ㎛ × 세로 3.07 ㎛ = 면적 12.71 μ㎡) 에 대해 실시하고, 그 평균을 백색부 평균 (㎛) 으로 하였다. 또, 4 개의 선 (A ∼ D 선) 이 흑색부 (흑색 영역) 를 지나는 길이의 합계를 측정하고, 그것들 A ∼ D 선의 합계를 계산하여 흑색부의 길이를 구하였다. 이것을 측정 대상의 수지 기재 표면의 3 시야에 대해 실시하고, 그 평균을 흑색부 평균 (㎛) 으로 하였다.

<백색부 최대, 흑색부 최대>

각 실시예, 비교예의 수지 기재의 에칭측 표면에 대해, 상기 서술한 SEM 이미지에 의해 얻어진 화상에 대해, 4 개의 선 (A ∼ D 선) 을 종합하고, 측정된 백색부의 최대 길이 (인접하는 흑색부와 흑색부 사이의 거리 중에서 최대의 것), 측정된 흑색부의 최대 길이 (인접하는 백색부와 백색부 사이의 거리 중에서 최대의 것) 를 각각 구하였다.

<백색부의 큰 쪽에서부터 10 점의 평균, 흑색부의 큰 쪽에서부터 10 점의 평균>

각 실시예, 비교예의 수지 기재의 에칭측 표면에 대해, 상기 서술한 SEM 이미지에 의해 얻어진 화상에 대해, 백색부의 큰 쪽에서부터 10 점의 평균, 흑색부의 큰 쪽에서부터 10 점의 평균을 구하였다.

<백색부 비율>

각 실시예, 비교예의 수지 기재의 에칭측 표면에 대해, 상기 서술한 SEM 이미지에 의해 얻어진 화상에 대해, 백색부와 흑색부의 합계에 대한 백색부의 비율을 구하였다.

<필 강도>

수지 기재 (전체면 에칭 기재) 의 에칭면에, 무전해 구리를 석출시키기 위한 촉매 부여, 및 칸토 화성 제조의 KAP-8 욕을 사용하여, 하기 조건으로 무전해 구리 도금을 실시하였다. 얻어진 무전해 구리 도금의 두께는 0.5 ㎛ 였다.

CuSO₄ 농도 : 0.06 ㏖/ℓ, HCHO 농도 : 0.5 ㏖/ℓ, EDTA 농도 : 0.12 ㏖/ℓ, pH 12.5, 첨가제 : 2,2'-디피리딜, 첨가제 농도 : 10 ㎎/ℓ, 표면 활성제 : REG-1000, 표면 활성제 농도 : 500 ㎎/ℓ

다음으로, 무전해 구리 도금 상에, 추가로 하기의 전해액을 사용하여 전해 도금을 실시하였다. 구리 두께 (무전해 도금 및 전해 도금의 총 두께) 는 12 ㎛ 가 되었다.

단순 황산구리 전해액 : Cu 농도 : 100 g/ℓ, H₂SO₄ 농도 : 80 g/ℓ

상기 서술한 바와 같이 수지 기재 (전체면 에칭 기재) 에 무전해 구리 도금, 전해 구리 도금을 실시하여 구리층 두께를 12 ㎛ 로 한 도금 구리가 부착된 적층판에 대해, 폭 10 ㎜ 의 구리 회로를 습식 에칭에 의해 제조하였다. JIS-C-6481 에 준하여, 이 구리 회로를 90 도에서 박리했을 때의 강도를 측정하고, 필 강도로 하였다.

<미세 배선 형성성>

상기 서술한 바와 같이 수지 기재 (전체면 에칭 기재) 에 무전해 구리 도금, 전해 구리 도금을 실시하여 구리층 두께를 12 ㎛ 로 한 도금 구리가 부착된 적층판에 대해, 도금 구리를 에칭에 의해 가공하여, L (라인)/S (스페이스) = 15 ㎛/15 ㎛, 및 10 ㎛/10 ㎛ 의 회로를 형성하였다. 이 때, 수지 기판 상에 형성된 미세 배선을 육안으로 관찰하여, 회로의 박리, 회로간의 쇼트 (회로간의 구리 이상 석출), 회로의 결손이 없는 것을 OK (○) 로 하였다.

도 4(a) 에 실시예 1 의 동박 처리면의 SEM 이미지 (× 30000) 를, (b) 에 실시예 1 의 수지 기재면의 SEM 이미지 (× 30000) 를 나타낸다.

도 5(c) 에 비교예 1 의 동박 처리면의 SEM 이미지 (× 30000) 를, (d) 에 비교예 1 의 수지 기재면의 SEM 이미지 (× 30000) 를 나타낸다.

도 6(e) 에 실시예 2 의 동박 처리면의 SEM 이미지 (× 30000) 를, (f) 에 실시예 2 의 수지 기재면의 SEM 이미지 (× 30000) 를 나타낸다.

도 7(g) 에 실시예 3 의 동박 처리면의 SEM 이미지 (× 30000) 를, (h) 에 실시예 3 의 수지 기재면의 SEM 이미지 (× 30000) 를 나타낸다.

도 8(1) 에, 상기 측정에 있어서 백색부, 흑색부 평가에 사용한 Photo Shop 7.0 소프트웨어를 사용하여 얻어진 실시예 1 의 화상을 나타낸다.

도 8(2) 에, 상기 측정에 있어서 백색부, 흑색부 평가에 사용한 Photo Shop 7.0 소프트웨어를 사용하여 얻어진 비교예 1 의 화상을 나타낸다.

도 8(3) 에, 상기 측정에 있어서 백색부, 흑색부 평가에 사용한 Photo Shop 7.0 소프트웨어를 사용하여 얻어진 실시예 2 의 화상을 나타낸다.

도 8(4) 에, 상기 측정에 있어서 백색부, 흑색부 평가에 사용한 Photo Shop 7.0 소프트웨어를 사용하여 얻어진 실시예 3 의 화상을 나타낸다.

Claims (90)

1. 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 이하의 식으로 나타내는 입자 상당 면적비가 0.1 ∼ 0.85 인, 표면 처리 동박.
   입자 상당 면적비 (-) = 입자의 개수 밀도 (개/μ㎡) × 평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개),
   평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개) = (입자의 평균 직경 (㎛)/2)² × π (1/개).
2. 동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 이하의 식으로 나타내는 입자 상당 면적비가 0.1 ∼ 0.7 인, 표면 처리 동박.
   입자 상당 면적비 (-) = 입자의 개수 밀도 (개/μ㎡) × 평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개),
   평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개) = (입자의 평균 직경 (㎛)/2)² × π (1/개).
3. 제 1 항에 있어서,
   동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자의 평균 직경이 0.03 ∼ 0.28 ㎛ 인, 표면 처리 동박.
4. 제 1 항에 있어서,
   동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자의 평균 직경이 0.05 ∼ 0.28 ㎛ 인, 표면 처리 동박.
5. 제 1 항에 있어서,
   동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자의 개수 밀도가 3.8 ∼ 430 개/μ㎡ 인, 표면 처리 동박.
6. 제 1 항에 있어서,
   동박 상에 표면 처리층이 형성된 표면 처리 동박이고, 상기 표면 처리층 표면의 입자의 개수 밀도가 3.8 ∼ 16.0 개/μ㎡ 인, 표면 처리 동박.
7. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.07 ∼ 0.23 ㎛ 가 되는, 표면 처리 동박.
8. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.09 ∼ 0.23 ㎛ 가 되는, 표면 처리 동박.
9. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.14 ∼ 0.23 ㎛ 가 되는, 표면 처리 동박.
10. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 가 되는, 표면 처리 동박.
11. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 가 되는, 표면 처리 동박.
12. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.20 ∼ 0.457 ㎛ 가 되는, 표면 처리 동박.
13. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 가 되는, 표면 처리 동박.
14. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.05 ∼ 0.20 ㎛ 가 되는, 표면 처리 동박.
15. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.07 ∼ 0.20 ㎛ 가 되는, 표면 처리 동박.
16. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.1418 ∼ 0.20 ㎛ 가 되는, 표면 처리 동박.
17. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 가 되는, 표면 처리 동박.
18. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.355 ∼ 0.605 ㎛ 가 되는, 표면 처리 동박.
19. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.400 ∼ 0.605 ㎛ 가 되는, 표면 처리 동박.
20. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.4598 ∼ 0.605 ㎛ 가 되는, 표면 처리 동박.
21. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.5472 ∼ 0.605 ㎛ 가 되는, 표면 처리 동박.
22. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.3358 ㎛ 가 되는, 표면 처리 동박.
23. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.13 ∼ 0.3358 ㎛ 가 되는, 표면 처리 동박.
24. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.2659 ∼ 0.3358 ㎛ 가 되는, 표면 처리 동박.
25. 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.3195 ∼ 0.3358 ㎛ 가 되는, 표면 처리 동박.
26. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 비율이 55 ∼ 68 ％ 가 되는, 표면 처리 동박.
27. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 비율이 55 ∼ 64 ％ 가 되는, 표면 처리 동박.
28. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 비율이 57 ∼ 64 ％ 가 되는, 표면 처리 동박.
29. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    이하의 (A) ∼ (J) 중 어느 둘 또는 셋 또는 넷 또는 다섯 또는 여섯 또는 일곱 또는 여덟 또는 아홉 또는 열 개를 만족하는 표면 처리 동박 :
    (A) 이하의 (A-1) ∼ (A-5) 중 어느 하나 또는 둘 또는 셋 또는 넷 또는 다섯을 만족한다,
    (A-1) 상기 표면 처리층 표면의 이하의 식으로 나타내는 입자 상당 면적비가 0.1 ∼ 0.85 이다,
    입자 상당 면적비 (-) = 입자의 개수 밀도 (개/μ㎡) × 평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개),
    평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개) = (입자의 평균 직경 (㎛)/2)² × π (1/개),
    (A-2) 상기 표면 처리층 표면의 이하의 식으로 나타내는 입자 상당 면적비가 0.1 ∼ 0.7 이다,
    입자 상당 면적비 (-) = 입자의 개수 밀도 (개/μ㎡) × 평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개),
    평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개) = (입자의 평균 직경 (㎛)/2)² × π (1/개),
    (A-3) 상기 표면 처리층 표면의 이하의 식으로 나타내는 입자 상당 면적비가 0.15 ∼ 0.7 이다,
    입자 상당 면적비 (-) = 입자의 개수 밀도 (개/μ㎡) × 평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개),
    평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개) = (입자의 평균 직경 (㎛)/2)² × π (1/개),
    (A-4) 상기 표면 처리층 표면의 이하의 식으로 나타내는 입자 상당 면적비가 0.182 ∼ 0.383 이다,
    입자 상당 면적비 (-) = 입자의 개수 밀도 (개/μ㎡) × 평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개),
    평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개) = (입자의 평균 직경 (㎛)/2)² × π (1/개),
    (A-5) 상기 표면 처리층 표면의 이하의 식으로 나타내는 입자 상당 면적비가 0.320 ∼ 0.383 이다,
    입자 상당 면적비 (-) = 입자의 개수 밀도 (개/μ㎡) × 평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개),
    평균 직경을 갖는 입자 1 개당의 원 상당 면적 (μ㎡/개) = (입자의 평균 직경 (㎛)/2)² × π (1/개),
    (B) 이하의 (B-1) ∼ (B-6) 중 어느 하나 또는 둘 또는 셋 또는 넷 또는 다섯 또는 여섯을 만족한다,
    (B-1) 상기 표면 처리층 표면의 입자의 평균 직경이 0.03 ∼ 0.28 ㎛ 이다,
    (B-2) 상기 표면 처리층 표면의 입자의 평균 직경이 0.05 ∼ 0.28 ㎛ 이다,
    (B-3) 상기 표면 처리층 표면의 입자의 평균 직경이 0.05 ∼ 0.25 ㎛ 이다,
    (B-4) 상기 표면 처리층 표면의 입자의 평균 직경이 0.12 ∼ 0.25 ㎛ 이다,
    (B-5) 상기 표면 처리층 표면의 입자의 평균 직경이 0.15 ∼ 0.25 ㎛ 이다,
    (B-6) 상기 표면 처리층 표면의 입자의 평균 직경이 0.19 ∼ 0.25 ㎛ 이다,
    (C) 이하의 (C-1) 또는 (C-2) 중 어느 하나 또는 둘을 만족한다,
    (C-1) 상기 표면 처리층 표면의 입자의 개수 밀도가 3.8 ∼ 430 개/μ㎡ 이다,
    (C-2) 상기 표면 처리층 표면의 입자의 개수 밀도가 3.8 ∼ 16.0 개/μ㎡ 이다,
    (D) 이하의 (D-1) ∼ (D-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족한다,
    (D-1) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.07 ∼ 0.23 ㎛ 가 된다,
    (D-2) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.09 ∼ 0.23 ㎛ 가 된다,
    (D-3) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.14 ∼ 0.23 ㎛ 가 된다,
    (D-4) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 평균이 0.2066 ∼ 0.23 ㎛ 가 된다,
    (E) 이하의 (E-1) ∼ (E-3) 중 어느 하나 또는 둘 또는 셋을 만족한다,
    (E-1) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 가 된다,
    (E-2) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 최대가 0.7072 ∼ 0.88 ㎛ 가 된다,
    (E-3) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 최대가 0.710 ∼ 0.7480 ㎛ 가 된다,
    (F) 이하의 (F-1) ∼ (F-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족한다,
    (F-1) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 가 된다,
    (F-2) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.18 ∼ 0.457 ㎛ 가 된다,
    (F-3) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.20 ∼ 0.457 ㎛ 가 된다,
    (F-4) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.20 ∼ 0.4326 ㎛ 가 된다,
    (G) 이하의 (G-1) ∼ (G-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족한다,
    (G-1) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 가 된다,
    (G-2) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.05 ∼ 0.20 ㎛ 가 된다,
    (G-3) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.07 ∼ 0.20 ㎛ 가 된다,
    (G-4) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 평균이 0.1418 ∼ 0.20 ㎛ 가 된다,
    (H) 이하의 (H-1) ∼ (H-5) 중 어느 하나 또는 둘 또는 셋 또는 넷 또는 다섯을 만족한다,
    (H-1) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 가 된다,
    (H-2) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.355 ∼ 0.605 ㎛ 가 된다,
    (H-3) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.400 ∼ 0.605 ㎛ 가 된다,
    (H-4) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.4598 ∼ 0.605 ㎛ 가 된다,
    (H-5) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부 최대가 0.5472 ∼ 0.605 ㎛ 가 된다,
    (I) 이하의 (I-1) ∼ (I-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족한다,
    (I-1) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.3358 ㎛ 가 된다,
    (I-2) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.13 ∼ 0.3358 ㎛ 가 된다,
    (I-3) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.2659 ∼ 0.3358 ㎛ 가 된다,
    (I-4) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.3195 ∼ 0.3358 ㎛ 가 된다,
    (J) 이하의 (J-1) ∼ (J-3) 중, 하나 또는 둘 또는 셋을 만족한다,
    (J-1) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 비율이 55 ∼ 68 ％ 가 된다,
    (J-2) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 비율이 55 ∼ 64 ％ 가 된다,
    (J-3) 표면 처리 동박을 표면 처리층측으로부터 수지 기재에 첩합하고, 상기 표면 처리 동박을 제거했을 때, 상기 수지 기재의 상기 동박 제거측 표면의 백색부 비율이 57 ∼ 64 ％ 가 된다.
30. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 표면 처리층이 조화 처리층인, 표면 처리 동박.
31. 제 30 항에 있어서,
    상기 조화 처리층이, 구리, 니켈, 코발트, 인, 텅스텐, 비소, 몰리브덴, 크롬 및 아연으로 이루어지는 군에서 선택된 어느 단체 또는 어느 1 종 이상을 함유하는 합금으로 이루어지는 층인, 표면 처리 동박.
32. 제 30 항에 있어서,
    상기 조화 처리층의 표면에, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 갖는, 표면 처리 동박.
33. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 표면 처리층이, 조화 처리층, 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층인, 표면 처리 동박.
34. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 표면 처리층 상에 수지층을 구비하는, 표면 처리 동박.
35. 제 33 항에 있어서,
    상기 표면 처리층 상에 수지층을 구비하는, 표면 처리 동박.
36. 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인, 캐리어가 부착된 동박.
37. 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 34 항에 기재된 표면 처리 동박인, 캐리어가 부착된 동박.
38. 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 35 항에 기재된 표면 처리 동박인, 캐리어가 부착된 동박.
39. 제 36 항에 있어서,
    상기 캐리어의 양면에 상기 극박 동층을 구비한, 캐리어가 부착된 동박.
40. 제 36 항에 있어서,
    상기 캐리어의 상기 극박 동층과는 반대측에 조화 처리층을 구비한, 캐리어가 부착된 동박.
41. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 백색부 평균이 이하의 (41-1) ∼ (41-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족하는, 기재.
    (41-1) 0.07 ∼ 0.23 ㎛ 이다,
    (41-2) 0.09 ∼ 0.23 ㎛ 이다,
    (41-3) 0.14 ∼ 0.23 ㎛ 이다,
    (41-4) 0.2066 ∼ 0.23 ㎛ 이다.
42. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 백색부 최대가 이하의 (42-1) ∼ (42-3) 중 어느 하나 또는 둘 또는 셋을 만족하는, 기재.
    (42-1) 0.704 ∼ 0.88 ㎛ 이다,
    (42-2) 0.7072 ∼ 0.88 ㎛ 이다,
    (42-3) 0.710 ∼ 0.7480 ㎛ 이다.
43. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 이하의 (43-1) ∼ (43-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족하는, 기재.
    (43-1) 0.15 ∼ 0.457 ㎛ 이다,
    (43-2) 0.18 ∼ 0.457 ㎛ 이다,
    (43-3) 0.20 ∼ 0.457 ㎛ 이다,
    (43-4) 0.20 ∼ 0.4326 ㎛ 이다.
44. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 흑색부 평균이 이하의 (44-1) ∼ (44-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족하는, 기재.
    (44-1) 0.035 ∼ 0.20 ㎛ 이다,
    (44-2) 0.05 ∼ 0.20 ㎛ 이다,
    (44-3) 0.07 ∼ 0.20 ㎛ 이다,
    (44-4) 0.1418 ∼ 0.20 ㎛ 이다.
45. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 흑색부 최대가 이하의 (45-1) ∼ (45-5) 중 어느 하나 또는 둘 또는 셋 또는 넷 또는 다섯을 만족하는, 기재.
    (45-1) 0.180 ∼ 0.605 ㎛ 이다,
    (45-2) 0.355 ∼ 0.605 ㎛ 이다,
    (45-3) 0.400 ∼ 0.605 ㎛ 이다,
    (45-4) 0.4598 ∼ 0.605 ㎛ 이다,
    (45-5) 0.5472 ∼ 0.605 ㎛ 이다.
46. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 이하의 (46-1) ∼ (46-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족하는, 기재.
    (46-1) 0.06 ∼ 0.3358 ㎛ 이다,
    (46-2) 0.13 ∼ 0.3358 ㎛ 이다,
    (46-3) 0.2659 ∼ 0.3358 ㎛ 이다,
    (46-4) 0.3195 ∼ 0.3358 ㎛ 이다.
47. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박을 표면 처리층측으로부터 기재에 첩합하고, 상기 표면 처리 동박을 제거한 기재, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박을 극박 동층측으로부터 기재에 첩합하고, 상기 캐리어가 부착된 동박을 제거한 기재이고, 상기 동박 제거측 표면의 백색부 비율이 이하의 (47-1) ∼ (47-3) 중 어느 하나 또는 둘 또는 셋을 만족하는, 기재.
    (47-1) 55 ∼ 68 ％ 이다,
    (47-2) 55 ∼ 64 ％ 이다,
    (47-3) 57 ∼ 64 ％ 이다.
48. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박을 사용하여 제조한, 구리 피복 적층판.
49. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박을 사용하여 제조한, 프린트 배선판.
50. 제 49 항에 기재된 프린트 배선판을 사용한, 전자 기기.
51. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박과, 절연 기판 또는 금속박 혹은 캐리어가 부착된 금속박에 형성된 수지층을 준비하는 공정,
    상기 표면 처리 동박을 표면 처리층측으로부터 절연 기판 또는 상기 수지층에 적층하는 공정, 또는 상기 캐리어가 부착된 동박을 극박 동층측으로부터 절연 기판 또는 상기 수지층에 적층하고, 그 후, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정,
    상기 절연 기판 상 또는 상기 수지층의 표면 처리 동박을 제거하는 공정, 또는 상기 캐리어를 벗긴 후의 절연 기판 또는 상기 수지층 상의 극박 동층을 제거하는 공정,
    상기 표면 처리 동박 또는 상기 극박 동층을 제거한 절연 기판 또는 상기 수지층의 표면에 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
52. 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어가 부착된 동박과 절연 기판 또는 금속박 혹은 캐리어가 부착된 금속박에 형성된 수지층을 준비하는 공정,
    상기 표면 처리 동박을 표면 처리층측으로부터 상기 절연 기판 또는 상기 수지층에 적층하여 구리 피복 적층판을 형성하고, 또는 상기 캐리어가 부착된 동박을 극박 동층측으로부터 상기 절연 기판 혹은 상기 수지층에 적층하고, 그 후, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고,
    그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
53. 표면 처리층이 형성된 측의 표면에 회로가 형성된 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박, 또는 캐리어와, 중간층과, 극박 동층을 이 순서로 구비한 캐리어가 부착된 동박으로서, 상기 극박 동층이 제 1 항 내지 제 25 항 중 어느 한 항에 기재된 표면 처리 동박으로서, 상기 극박 동층측 표면에 회로가 형성된 캐리어가 부착된 동박을 준비하는 공정,
    상기 회로가 매몰되도록 상기 표면 처리 동박 표면 또는 상기 캐리어가 부착된 동박 표면에 수지층을 형성하는 공정,
    상기 표면 처리 동박 또는 상기 캐리어가 부착된 동박을 제거함으로써, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법.
54. 표면의 백색부 평균이 0.07 ∼ 0.23 ㎛ 인, 수지 기재.
55. 표면의 백색부 평균이 0.09 ∼ 0.23 ㎛ 인, 수지 기재.
56. 표면의 백색부 평균이 0.14 ∼ 0.23 ㎛ 인, 수지 기재.
57. 표면의 백색부 평균이 0.2066 ∼ 0.23 ㎛ 인, 수지 기재.
58. 표면의 백색부 최대가 0.704 ∼ 0.88 ㎛ 인, 수지 기재.
59. 표면의 백색부 최대가 0.7072 ∼ 0.88 ㎛ 인, 수지 기재.
60. 표면의 백색부 최대가 0.710 ∼ 0.7480 ㎛ 인, 수지 기재.
61. 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.15 ∼ 0.457 ㎛ 인, 수지 기재.
62. 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.18 ∼ 0.457 ㎛ 인, 수지 기재.
63. 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.20 ∼ 0.457 ㎛ 인, 수지 기재.
64. 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 0.20 ∼ 0.4326 ㎛ 인, 수지 기재.
65. 표면의 흑색부 평균이 0.035 ∼ 0.20 ㎛ 인, 수지 기재.
66. 표면의 흑색부 평균이 0.05 ∼ 0.20 ㎛ 인, 수지 기재.
67. 표면의 흑색부 평균이 0.07 ∼ 0.20 ㎛ 인, 수지 기재.
68. 표면의 흑색부 평균이 0.1418 ∼ 0.20 ㎛ 인, 수지 기재.
69. 표면의 흑색부 최대가 0.180 ∼ 0.605 ㎛ 인, 수지 기재.
70. 표면의 흑색부 최대가 0.355 ∼ 0.605 ㎛ 인, 수지 기재.
71. 표면의 흑색부 최대가 0.400 ∼ 0.605 ㎛ 인, 수지 기재.
72. 표면의 흑색부 최대가 0.4598 ∼ 0.605 ㎛ 인, 수지 기재.
73. 표면의 흑색부 최대가 0.5472 ∼ 0.605 ㎛ 인, 수지 기재.
74. 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.06 ∼ 0.3358 ㎛ 인, 수지 기재.
75. 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.13 ∼ 0.3358 ㎛ 인, 수지 기재.
76. 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.2659 ∼ 0.3358 ㎛ 인, 수지 기재.
77. 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 0.3195 ∼ 0.3358 ㎛ 인, 수지 기재.
78. 표면의 백색부 비율이 55 ∼ 68 ％ 인, 수지 기재.
79. 표면의 백색부 비율이 55 ∼ 64 ％ 인, 수지 기재.
80. 표면의 백색부 비율이 57 ∼ 64 ％ 인, 수지 기재.
81. 이하의 (2A) ∼ (2G) 중 어느 둘 또는 셋 또는 넷 또는 다섯 또는 여섯 또는 일곱을 만족하는 제 54 항 내지 제 80 항 중 어느 한 항에 기재된, 수지 기재 ：
    (2A) 표면의 백색부 평균이 이하 (2A-1) ∼ (2A-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족한다,
    (2A-1) 0.07 ∼ 0.23 ㎛ 이다,
    (2A-2) 0.09 ∼ 0.23 ㎛ 이다,
    (2A-3) 0.14 ∼ 0.23 ㎛ 이다,
    (2A-4) 0.2066 ∼ 0.23 ㎛ 이다,
    (2B) 표면의 백색부 최대가 이하의 (2B-1) ∼ (2B-3) 중 어느 하나 또는 둘 또는 셋을 만족한다,
    (2B-1) 0.704 ∼ 0.88 ㎛ 이다,
    (2B-2) 0.7072 ∼ 0.88 ㎛ 이다,
    (2B-3) 0.710 ∼ 0.7480 ㎛ 이다,
    (2C) 표면의 백색부의 큰 쪽에서부터 10 점의 평균이 이하의 (2C-1) ∼ (2C-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족한다,
    (2C-1) 0.15 ∼ 0.457 ㎛ 이다,
    (2C-2) 0.18 ∼ 0.457 ㎛ 이다,
    (2C-3) 0.20 ∼ 0.457 ㎛ 이다,
    (2C-4) 0.20 ∼ 0.4326 ㎛ 이다,
    (2D) 표면의 흑색부 평균이 이하의 (2D-1) ∼ (2D-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족한다,
    (2D-1) 0.035 ∼ 0.20 ㎛ 이다,
    (2D-2) 0.05 ∼ 0.20 ㎛ 이다,
    (2D-3) 0.07 ∼ 0.20 ㎛ 이다,
    (2D-4) 0.1418 ∼ 0.20 ㎛ 이다,
    (2E) 표면의 흑색부 최대가 이하의 (2E-1) ∼ (2E-5) 중 어느 하나 또는 둘 또는 셋 또는 넷 또는 다섯을 만족한다,
    (2E-1) 0.180 ∼ 0.605 ㎛ 이다,
    (2E-2) 0.355 ∼ 0.605 ㎛ 이다,
    (2E-3) 0.400 ∼ 0.605 ㎛ 이다,
    (2E-4) 0.4598 ∼ 0.605 ㎛ 이다,
    (2E-5) 0.5472 ∼ 0.605 ㎛ 이다,
    (2F) 표면의 흑색부의 큰 쪽에서부터 10 점의 평균이 이하의 (2F-1) ∼ (2F-4) 중 어느 하나 또는 둘 또는 셋 또는 넷을 만족한다,
    (2F-1) 0.06 ∼ 0.3358 ㎛ 이다,
    (2F-2) 0.13 ∼ 0.3358 ㎛ 이다,
    (2F-3) 0.2659 ∼ 0.3358 ㎛ 이다,
    (2F-4) 0.3195 ∼ 0.3358 ㎛ 이다,
    (2G) 표면의 백색부 비율이 이하의 (2G-1) ∼ (2G-3) 중 어느 하나 또는 둘 또는 셋을 만족한다,
    (2G-1) 55 ∼ 68 ％ 이다,
    (2G-2) 55 ∼ 64 ％ 이다,
    (2G-3) 57 ∼ 64 ％ 이다.
82. 제 54 항 내지 제 80 항 중 어느 한 항에 있어서,
    세미 애디티브 공법용인, 수지 기재.
83. 제 81 항에 있어서,
    세미 애디티브 공법용인, 수지 기재.
84. 제 54 항 내지 제 80 항 중 어느 한 항에 기재된 수지 기재를 사용하여 제조한, 구리 피복 적층판.
85. 제 54 항 내지 제 80 항 중 어느 한 항에 기재된 수지 기재를 사용하여 제조한, 프린트 배선판.
86. 제 85 항에 기재된 프린트 배선판을 사용한, 전자 기기.
87. 표면 처리 동박, 또는 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 캐리어가 부착된 동박과 수지 기재 또는 금속박 혹은 캐리어가 부착된 금속박에 형성된 수지층을 준비하는 공정,
    상기 표면 처리 동박을 표면 처리층측으로부터 상기 수지 기재 또는 상기 수지층에 적층하는 공정, 또는 상기 캐리어가 부착된 동박을 극박 동층측으로부터 상기 수지 기재 또는 상기 수지층에 적층하고, 그 후, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정,
    상기 수지 기재 또는 상기 수지층 상의 표면 처리 동박 또는 극박 동층을 제거하여 제 54 항 내지 제 80 항 중 어느 한 항에 기재된 수지 기재를 얻는 공정,
    상기 표면 처리 동박 또는 극박 동층을 제거한 수지 기재 또는 상기 수지층의 표면에 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
88. 표면 처리 동박, 또는 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 캐리어가 부착된 동박과 수지 기재 또는 금속박 혹은 캐리어가 부착된 금속박에 형성된 수지층을 준비하는 공정,
    상기 표면 처리 동박을 표면 처리층측으로부터 상기 수지 기재 또는 상기 수지층에 적층하는 공정, 또는 상기 캐리어가 부착된 동박을 극박 동층측으로부터 상기 수지 기재 또는 상기 수지층에 적층하고, 그 후, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정,
    상기 수지 기재 또는 상기 수지층 상의 표면 처리 동박 또는 극박 동층을 제거하여 제 81 항에 기재된 수지 기재를 얻는 공정,
    상기 표면 처리 동박 또는 극박 동층을 제거한 수지 기재 또는 상기 수지층의 표면에 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
89. 표면 처리 동박을 표면 처리층측으로부터 제 54 항 내지 제 80 항 중 어느 한 항에 기재된 수지 기재에 적층하여 구리 피복 적층판을 형성하고, 또는 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 캐리어가 부착된 동박을 극박 동층측으로부터 제 54 항 내지 제 80 항 중 어느 한 항에 기재된 수지 기재에 적층하고, 상기 캐리어가 부착된 동박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해, 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
90. 표면에 회로가 형성된 금속박을 준비하는 공정, 또는 캐리어, 중간층, 극박 동층이 이 순서로 적층되어 구성된 캐리어가 부착된 동박의 극박 동층측 표면에 회로를 형성하는 공정,
    상기 회로가 매몰되도록 상기 금속박 표면 또는 상기 캐리어가 부착된 동박의 상기 극박 동층측 표면에 제 54 항 내지 제 80 항 중 어느 한 항에 기재된 수지 기재를 형성하는 공정,
    상기 수지 기재의 표면에 회로를 형성하는 공정, 및
    상기 금속박 또는 상기 캐리어가 부착된 동박을 제거함으로써, 상기 금속박 표면 또는 상기 캐리어가 부착된 동박에 형성한, 상기 수지 기재에 매몰되어 있는 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법.

Images