KR101699979B1 - 접합 기판의 제조 방법, 접합 기판, 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라 - Google Patents

접합 기판의 제조 방법, 접합 기판, 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라 Download PDF

Info

Publication number
KR101699979B1
KR101699979B1 KR1020100108025A KR20100108025A KR101699979B1 KR 101699979 B1 KR101699979 B1 KR 101699979B1 KR 1020100108025 A KR1020100108025 A KR 1020100108025A KR 20100108025 A KR20100108025 A KR 20100108025A KR 101699979 B1 KR101699979 B1 KR 101699979B1
Authority
KR
South Korea
Prior art keywords
bonding layer
layer
bonding
forming
substrate
Prior art date
Application number
KR1020100108025A
Other languages
English (en)
Other versions
KR20110060796A (ko
Inventor
노부토시 후지이
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110060796A publication Critical patent/KR20110060796A/ko
Application granted granted Critical
Publication of KR101699979B1 publication Critical patent/KR101699979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24372—Particulate matter
    • Y10T428/24421—Silicon containing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

접합 기판의 제조 방법은 반도체 기판의 한쪽의 표면에 제 1 접합층을 형성하는 공정과, 지지 기판의 한쪽의 표면에 제 2 접합층을 형성하는 공정과, 상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정과, 상기 제 1 접합층과 상기 제 2 접합층을 접합시키는 열처리 공정과, 상기 반도체 기판의 다른쪽의 표면부터 상기 반도체 기판을 박막화하여 반도체층으로 하는 공정을 가지며, 상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성하는 것을 특징으로 한다.

Description

접합 기판의 제조 방법, 접합 기판, 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라{METHOD OF MANUFACTURING BONDED SUBSTRATE, BONDED SUBSTRATE, METHOD OF MANUFACTURING SOLID-STATE IMAGING APPARATUS, SOLID-STATE IMAGING APPARATUS, AND CAMERA}
본 발명은 접합 기판의 제조 방법과 그것에 의해 제조된 접합 기판, 고체 촬상 장치의 제조 방법과 그것에 의해 제조된 고체 촬상 장치 및 카메라에 관한 것이다. 특히 수광면에 포토 다이오드를 갖는 화소가 매트릭스형상으로 나열되어 이루어지는 고체 촬상 장치의 제조 방법, 그것에 의해 제조된 고체 촬상 장치, 상기를 위한 접합 기판의 제조 방법, 그것에 의해 제조된 접합 기판, 및 해당 고체 촬상 장치를 구비한 카메라에 관한 것이다.
반도체 기판끼리의 직접 접합 방법으로서는, SOI(Silicon on Insulator)형의 기판 제조 방법으로 대표되는, 산화 규소막끼리에서의 탈수축합(脫水縮合: dehydration condensation)에 의한 접합이 일반적이다.
SOI 기판의 제조 방법에서는, 예를 들면, 산화 규소막끼리의 가접합(tentative bonding)을 행한 후에, 고온의 열처리를 시행하여 탈수축합에 의해 접합 강도를 향상시킨다. 충분한 접합 강도를 얻기 위해서는, 충분한 탈수축합 반응이 필요하고, 일반적으로 800 내지 1200℃가 필요하게 된다.
저온의 열처리도 보고되고 있는데, 예를 들면 일본국 특개2001-274368호 공보 등에 기재되어 있는 바와 같이, 500℃를 넘는 온도 등이 보고되어 있다.
더 한층의 저온에서의 접합을 행하기 위해, 플라즈마 조사나 약액(liquid chemical) 처리에 의한 산화 규소막 표면의 개질 촉진을 이용하는 방법이 행하여지고 있다.
또한, 예를 들면 일본국 특개2008-300551호 공보 등에 기재되어 있는 바와 같이, 저온에서의 접합 방법으로서 많이 이용되고 있는 것이 접착제에 의한 접합이다.
반도체 장치의 제조를 위해, 금속 배선 등이 시행된 반도체 소자가 존재하는 반도체 기판을 직접 접합하는 경우, 그 배선에 사용되는 금속의 융점이나 반도체 장치의 특성 때문에, 기판에 대한 열처리의 온도 상한은 제한된다.
특히 배선에 구리를 사용한 경우에는, 상한 온도는 400℃ 이하가 요구된다.
이 경우, 400℃ 이하의 저온 접합 방법으로서, 상술한 반도체 기판끼리의 접합에 있어서의 플라즈마 조사나 약액 처리의 표면 개질에 의한 접합, 또는 접착제에 의한 접합이 일반적으로 행하여지고 있다.
접착제를 사용한 방법은, 접착제 자체의 내열 온도 때문에 상한 온도가 규정되는, 또는 반도체 소자 형성시에 사용되는 약액에의 내성이 낮은, 등의 문제가 존재한다.
한편, 플라즈마 조사나 약액 처리에 의한 표면 개질에 의해 접합하는 경우, 400℃ 이하의 저온 처리는 탈수축합에는 불충분한 온도이기 때문에, 800℃ 이상의 고온 열처리와 비교하면 접합 강도가 낮아지고 있다.
고온 처리시의 높은 접합 강도는, 수산기가 열진동에 의해 진동하고, 각 수산기끼리의 거리가 작아저서, 저온에서는 반응할 수가 없는 거리의 수산기라도 탈수축합이 가능해지는 것이 원인의 하나라고 생각된다.
접합 강도가 낮은 경우에는, 접합 후의 웨이퍼에 대한 프로세스중에 접합면에서 박리가 생기는 등의 우려도 있기 때문에, 저온에서의 접합에서도, 가능한 한 높은 접합 강도를 얻을 수 있는 기술이 요구되고 있다.
저온에서의 열처리로 접합 강도를 올리기 위해서는, 탈수축합 반응에 의해 생성되는 Si-O-Si의 결합 밀도를 늘리는 것이 중요하다.
Si-O-Si의 결합 밀도를 늘리는 수단의 예는:
(1) 고온에서 발생하는 수산기의 열진동과 같은 정도의 진동을 얻을 수 있는 에너지를 가접합 후의 계면에 부여한다.
(2) 진폭이 작아도 탈수축합 반응이 가능한 수산기끼리의 거리를 얻을 수 있는 접합면의 형성, 즉 표면의 수산기 밀도를 올린다.
등의 라는 수단을 들 수 있다.
(1)에 관해서는 접합면에 작용하는 레이저 등의 광 에너지를 조사하는 방법이 생각된다. 그러나, 반도체 소자가 존재하는 경우는, 접합면에서만 반응할 필요가 있다.
그를 위해서는 접합면에 특수한 광 흡수층을 존재시키는, 또한 접합 기판의 적어도 한쪽을 광의 파장에 대해 투명한 것을 사용하는, 등의 시책이 필요해지기 때문에 일반적인 반도체 장치의 작성 공정에서는 난이도가 높아진다.
(2)의 방법이라면, 표면 개질 방법 또는 접합면의 막질에 의해 대응하는 것이 가능하고, 보다 평이한 방법이 된다.
접합면의 막질에 의한 방법은 많이 시도되고 있고, 예를 들면 일본국 특개2009-173949호 공보에서는 산화막중에 관능기를 도입하여, 관능기의 탈리(leaving) 부분을 결합에 사용하는 방법이 보고되어 있다.
그러나, 이 방법은, 수산기의 생성은 용이하지만, 관능기의 탈리 부분에 생기는 수산기의 밀도는, 산화막 표면에 생기는 밀도와 같아서, 저온 열처리에서의 접합 강도 향상에는 기여하기 어렵다.
또한, 관능기는 대부분이 소수성이기 때문에, 산화막중의 미 이탈 관능기에 의해 탈수축합에 의해 발생한 물분자를 튀겨서, 접합면에 보이드가 발생하기 쉬워진다는 문제가 있다.
일본국 특개2005-285988호 공보에는, 이면 조사형 고체 촬상 소자에 관해 기재되어 있다.
A. Kuwabara, et. al., Phys. Rev., B78, (2008) 064104(이하, 비특허문헌 1이라고 한다)에는 산화 규소, 질화 규소 및 탄화 규소 등의 각 물질의 평균 원자간 거리에 관한 기재가 있다.
R. H. Dauskardt, et. al., Engineering Fractur eMechanics 61, (1998) p141-162(이하, 비특허문헌 2라고 한다)에는, 4포인트 벤트법에 의한 접합 강도 측정 방법에 관한 기재가 있다.
상기한 바와 같이, 반도체 기판을 접합하여 이루어지는 접합 기판의 제조 방법에 있어서, 저온에서의 접합 처리에서 높은 접합 강도를 얻는 것이 곤란하다는 문제가 있다.
본 발명의 접합 기판의 제조 방법은, 반도체 기판의 한쪽의 표면에 제 1 접합층을 형성하는 공정과, 지지 기판의 한쪽의 표면에 제 2 접합층을 형성하는 공정과, 상기 제 1 접합층과 상기 제 2 접합층을 부착(貼合)하는 공정과, 상기 제 1 접합층과 상기 제 2 접합층을 접합(接合)시키는 열처리 공정과, 상기 반도체 기판의 다른쪽의 표면부터 상기 반도체 기판을 박막화하여 반도체층으로 하는 공정을 가지며, 상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성한다.
상기한 본 발명의 접합 기판의 제조 방법은, 반도체 기판의 한쪽의 표면에 제 1 접합층을 형성하고, 한편으로, 지지 기판의 한쪽의 표면에 제 2 접합층을 형성한다. 다음에, 제 1 접합층과 제 2 접합층을 부착하고, 열처리를 행하여 제 1 접합층과 제 2 접합층을 접합시킨다. 다음에, 반도체 기판의 다른쪽의 표면부터 반도체 기판을 박막화하여 반도체층으로 한다.
여기서, 제 1 접합층을 형성하는 공정과 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 제 1 접합층과 제 2 접합층의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성한다.
본 발명의 접합 기판은, 전자 회로를 갖는 반도체층과, 상기 반도체층을 지지하는 지지 기판과, 상기 반도체층의 상기 지지 기판측의 표면에 형성된 제 1 접합층과, 상기 지지 기판의 상기 반도체층측의 표면에 형성되어 상기 제 1 접합층과 접합된 제 2 접합층을 가지며, 상기 제 1 접합층과 상기 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖는다.
상기한 본 발명의 접합 기판은, 전자 회로를 갖는 반도체층을 지지 기판이 지지하고 있고, 반도체층의 지지 기판측의 표면에 제 1 접합층이 형성되고, 지지 기판의 반도체층측의 표면에 제 2 접합층이 형성되고, 제 1 접합층과 제 2 접합층이 접합되어 있다.
여기서, 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖는다.
본 발명의 고체 촬상 장치의 제조 방법은, 반도체 기판의 한쪽의 표면에 매트릭스형상으로 배치된 화소마다 구분된 포토 다이오드를 포함하는 수광면을 갖는 전자 회로를 형성하는 공정과, 상기 반도체 기판의 한쪽의 표면에 제 1 접합층을 형성하는 공정과, 지지 기판의 한쪽의 표면에 제 2 접합층을 형성하는 공정과, 상기 제 1 접합층과 상기 제 2 접합층을 부착시키는 공정과, 상기 제 1 접합층과 상기 제 2 접합층을 접합시키는 열처리 공정과, 상기 반도체 기판의 다른쪽의 표면부터 상기 수광면에 광이 달할 정도까지 상기 반도체 기판을 박막화하여 반도체층으로 하는 공정을 가지며, 상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성한다.
상기한 본 발명의 고체 촬상 장치의 제조 방법은, 반도체 기판의 한쪽의 표면에 매트릭스형상으로 배치된 화소마다 구분된 포토 다이오드를 포함하는 수광면을 갖는 전자 회로를 형성한다. 다음에, 반도체 기판의 한쪽의 표면에 제 1 접합층을 형성한다. 한편으로, 지지 기판의 한쪽의 표면에 제 2 접합층을 형성한다. 다음에, 제 1 접합층과 제 2 접합층을 부착하고, 열처리를 행하여 제 1 접합층과 제 2 접합층을 접합시킨다. 다음에, 반도체 기판의 다른쪽의 표면부터 수광면에 광이 달할 정도까지 반도체 기판을 박막화하여 반도체층으로 한다.
여기서, 제 1 접합층을 형성하는 공정과 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 제 1 접합층과 제 2 접합층의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성한다.
본 발명의 고체 촬상 장치는, 매트릭스형상으로 배치된 화소마다 구분된 포토 다이오드를 포함하는 수광면을 갖는 전자 회로가 형성된 반도체층과, 상기 반도체층을 지지하는 지지 기판과, 상기 반도체층의 상기 지지 기판측의 표면에 형성된 제 1 접합층과, 상기 지지 기판의 상기 반도체층측의 표면에 형성되어 상기 제 1 접합층과 접합된 제 2 접합층을 가지며, 상기 제 1 접합층과 상기 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖는다.
상기한 본 발명의 고체 촬상 장치는, 매트릭스형상으로 배치된 화소마다 구분된 포토 다이오드를 포함하는 수광면을 갖는 전자 회로가 형성된 반도체층을 지지 기판이 지지하고 있다. 반도체층의 지지 기판측의 표면에 제 1 접합층이 형성되고, 지지 기판의 반도체층측의 표면에 제 2 접합층이 형성되어 있고, 제 1 접합층과 제 2 접합층이 접합되어 있다.
여기서, 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖는다.
본 발명의 카메라는, 수광면에 복수의 화소가 집적되어 이루어지는 고체 촬상 장치와, 상기 고체 촬상 장치의 촬상부에 입사광을 유도하는 광학계와, 상기 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 가지며, 상기 고체 촬상 장치는, 매트릭스형상으로 배치된 화소마다 구분된 포토 다이오드를 포함하는 수광면을 갖는 전자 회로가 형성된 반도체층과, 상기 반도체층을 지지하는 지지 기판과, 상기 반도체층의 상기 지지 기판측의 표면에 형성된 제 1 접합층과, 상기 지지 기판의 상기 반도체층측의 표면에 형성되어 상기 제 1 접합층과 접합된 제 2 접합층을 가지며, 상기 제 1 접합층과 상기 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖는다.
상기한 본 발명의 카메라는, 수광면에 복수의 화소가 집적되어 이루어지는 고체 촬상 장치와, 고체 촬상 장치의 촬상부에 입사광을 유도하는 광학계와, 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 갖는다. 여기서, 고체 촬상 장치는, 상기한 구성의 본 발명에 관한 고체 촬상 장치이다.
본 발명의 접합 기판의 제조 방법은, 접합 기판의 제조 방법에 있어서, 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해 저온에서의 접합 처리에서 높은 접합 강도를 얻을 수 있다.
본 발명의 접합 기판은, 접합 기판의 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해, 저온에서의 접합 처리로 제조 가능하고 높은 접합 강도를 얻을 수 있다.
본 발명의 고체 촬상 장치의 제조 방법은, 접합 기판을 이용한 고체 촬상 장치를 제조할 때에, 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음으로써 저온에서의 접합 처리에서 높은 접합 강도를 얻을 수 있다.
본 발명의 고체 촬상 장치는, 접합 기판을 이용한 고체 촬상 장치의 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해, 저온에서의 접합 처리로 제조 가능하고 높은 접합 강도를 얻을 수 있다.
본 발명의 카메라는, 카메라를 구성하는 접합 기판을 이용한 고체 촬상 장치의 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해, 저온에서의 접합 처리로 제조 가능하고 높은 접합 강도를 얻을 수 있다.
도 1은 본 발명의 제 1 실시 형태에 관한 접합 기판의 모식적 단면도.
도 2(a) 내지 (d)는 본 발명의 제 1 실시 형태에 관한 접합 기판의 제조 방법의 제조 공정을 도시하는 모식적 단면도.
도 3은 본 발명의 제 2 실시 형태에 관한 고체 촬상 장치의 모식적 단면도.
도 4는 본 발명의 제 2 실시 형태에 관한 고체 촬상 장치의 단면도의 주요부 확대도.
도 5(a) 내지 (c)는 본 발명의 제 2 실시 형태에 관한 고체 촬상 장치의 제조 방법의 제조 공정을 도시하는 모식 단면도.
도 6(a) 및 (b)는 본 발명의 제 2 실시 형태에 관한 고체 촬상 장치의 제조 방법의 제조 공정을 도시하는 모식 단면도.
도 7(a) 및 (b)는 본 발명의 제 2 실시 형태에 관한 고체 촬상 장치의 제조 방법의 제조 공정을 도시하는 모식 단면도.
도 8(a) 및 (b)는 본 발명의 제 2 실시 형태에 관한 고체 촬상 장치의 제조 방법의 제조 공정을 도시하는 모식 단면도.
도 9는 본 발명의 제 3 실시 형태에 관한 카메라의 개략 구성도.
도 10은 본 발명의 제 4 실시 형태에 관한 접합 기판의 모식적 단면도.
도 11(a) 내지 (d)는 본 발명의 제 4 실시 형태에 관한 접합 기판의 제조 방법의 제조 공정을 도시하는 모식적 단면도.
도 12(a) 및 (b)는 본 발명의 제 4 실시 형태에 관한 접합 기판의 제조 방법의 제조 공정을 도시하는 모식적 단면도.
이하에, 본 발명에 관한 접합 기판의 제조 방법과 그것에 의해 제조된 접합 기판, 고체 촬상 장치의 제조 방법과 그것에 의해 제조된 고체 촬상 장치 및 해당 고체 촬상 장치를 구비한 카메라의 실시의 형태에 관해, 도면을 참조하여 설명한다.
설명은 이하의 순서로 행한다.
1. 제 1 실시 형태(접합 기판과 그 제조 방법)
2. 실시예 1
3. 실시예 2
4. 제 2 실시 형태(고체 촬상 장치와 그 제조 방법)
5. 실시예 3
6. 실시예 4
7. 제 3 실시 형태(고체 촬상 장치를 이용한 카메라)
8. 제 4 실시 형태(반도체층과 지지 기판에 전자 회로가 마련되고, 그들이 콘택트로 서로 전기적으로 접속된 구성의 접합 기판과 그 제조 방법)
<제 1 실시 형태>
[접합 기판의 구성]
도 1은 본 실시 형태에 관한 접합 기판의 모식적 단면도이다.
상기한 본 발명의 접합 기판은, 반도체층(10a)을 지지 기판(20)이 지지하고 있다.
반도체층(10a)의 지지 기판(20)측의 표면에 제 1 접합층(11)이 형성되고, 지지 기판(20)의 반도체층(10a)측의 표면에 제 2 접합층(21)이 형성되고, 제 1 접합층(11)과 제 2 접합층(21)이 접합되어 있다.
여기서, 제 1 접합층(11)과 제 2 접합층(21)중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖는다.
제 1 접합층과 제 2 접합층의 접합면은, 예를 들면, 제 1 접합층(11)의 표면과 제 2 접합층(21)의 표면에 수산기가 도입되고, 열처리 공정에서 탈수축합에 의해 제 1 접합층(11)과 제 2 접합층(21)이 접합된 구성이다.
예를 들면, 반도체층(10a)에는, 도시하지 않은 전자 회로가 형성되어 있다.
또한, 반도체층(10a)의 전자 회로가 형성되어 있지 않은 경우에는, 통상의 SOI(Siliconon Insulator)형의 반도체 기판과 마찬가지로, 적절히 소망하는 전자 회로를 반도체층(10a)에 형성하는 것이 가능하다.
또한, 반도체층(10a)에 이미 형성된 전자 회로에 접속하여, 또는 독립적으로, 반도체층(10a)에 전자 회로를 추가 형성하는 것도 가능하다.
예를 들면, 지지 기판(20)이 규소 등의 반도체 기판이고, 지지 기판(20)에도 전자 회로가 형성되어 있어도 좋다.
이 경우, 필요에 응하여 지지 기판(20)의 전자 회로와 반도체층(10a)의 전자 회로를 콘택트 접속하여도 좋다.
예를 들면, 반도체층(10a)의 윗면부터 지지 기판(20)에 달하는 콘택트 홀을 개구하여 상기한 2개의 전자 회로를 접속한 구성으로 할 수가 있다.
또는, 반도체층(10a)의 전자 회로에 접속하여 제 1 접합층(11)을 관통한 제 1 콘택트와, 지지 기판(20)의 전자 회로에 접속하여 제 2 접합층(21)을 관통한 제 2 콘택트를 마련하여 두고, 제 1 콘택트와 제 2 콘택트를 접속하는 구성으로 하여도 좋다. 이 구성에 관해서는 제 4 실시 형태에서 상세히 설명한다.
제 1 접합층(11)과 제 2 접합층(21)은, 예를 들면, 어느 한쪽의 적어도 일부가 탄화 규소 또는 탄화질화 규소로 이루어지는 층으로 형성되어 있다.
상기한 제 1 접합층(11)과 제 2 접합층(21)의 어느 한쪽의 적어도 일부라는 것은, 예를 들면, 제 1 접합층(11)과 제 2 접합층(21)의 접합에 제공하는 표면을 나타낸다.
예를 들면, 상기한 제 1 접합층(11)을 관통한 제 1 콘택트와, 지지 기판(20)의 전자 회로에 접속하여 제 2 접합층(21)을 관통한 제 2 콘택트가 마련된 경우에는, 제 1 콘택트 및 제 2 콘택트를 제외한 영역인 것이다.
제 1 접합층(11)과 제 2 접합층(21)의 어느 다른쪽에 관해서는, 예를 들면, 산화 규소, 질화 규소, 탄화 규소, 탄화질화 규소 등으로 이루어지는 층으로 형성되어 있고, 특히 재료에 한정은 없지만, 탄화 규소 또는 탄화질화 규소를 바람직하게 사용할 수 있다.
상기한 본 실시 형태의 접합 기판은, 접합 기판의 접합면을 구성하는 제 1 접합층(11)과 제 2 접합층(21)중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해, 저온에서의 접합 처리로 제조 가능하고 높은 접합 강도를 얻을 수 있다.
상기한 효과를 얻을 수 있는 이유에 관해서는 후술한다.
[접합 기판의 제조 방법]
도 2(a) 내지 (d)는 본 실시 형태에 관한 접합 기판의 제조 방법의 제조 공정을 도시하는 모식적 단면도이다.
우선, 도 2(a)에 도시하는 바와 같이, 반도체 기판(10)의 한쪽의 표면에 제 1 접합층(11)을 형성한다.
한편으로, 도 2(b)에 도시하는 바와 같이, 예를 들면, 지지 기판(20)의 한쪽의 표면에 제 2 접합층(21)을 형성한다.
다음에, 도 2(c)에 도시하는 바와 같이, 예를 들면, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 산소 플라즈마 처리 및 물 세정 처리를 시행하고, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 수산기를 도입한 후, 제 1 접합층(11)과 제 2 접합층(21)을 부착한다.
예를 들면, 열처리를 행하여, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 수산기의 탈수축합에 의해 제 1 접합층과 제 2 접합층을 접합시킨다.
다음에, 도 2(d)에 도시하는 바와 같이, 예를 들면, 반도체 기판(10)의 다른쪽의 표면부터 반도체 기판(10)을 박막화하여 반도체층(10a)으로 한다.
상기에 있어서, 제 1 접합층(11)을 형성하는 공정과 제 2 접합층(21)을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 제 1 접합층(11)과 제 2 접합층(21)의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성한다.
예를 들면, 제 1 접합층(11)과 제 2 접합층(21)을 부착하는 공정 전(前)에, 반도체 기판(10)과 지지 기판(20)의 적어도 어느 한쪽에 구리를 포함하는 층을 형성하는 공정을 또한 가지며, 열처리 공정의 처리 온도가 400℃ 이하이다.
제 1 접합층(11)과 제 2 접합층(21)의 접합을 위한 열처리를 구리의 내열 온도 이하에서 행할 필요가 있고, 예를 들면 400℃ 이하에서 행하는 것이 바람직하다.
또한, 예를 들면 제 1 접합층(11)과 제 2 접합층(21)을 부착하는 공정 전에, 반도체 기판(10)과 지지 기판(20)의 적어도 어느 한쪽에 알루미늄을 포함하는 층을 형성하는 공정을 또한 가지며, 열처리 공정의 처리 온도가 500℃ 이하이다.
제 1 접합층(11)과 제 2 접합층(21)의 접합을 위한 열처리를 알루미늄의 내열 온도 이하에서 행할 필요가 있고, 예를 들면 500℃ 이하에서 행하는 것이 바람직하다.
예를 들면, 제 1 접합층(11)과 제 2 접합층(21)을 부착하는 공정 전에, 반도체 기판(10)과 지지 기판(20)의 적어도 한쪽에 전자 회로를 형성하는 공정을 또한 갖는다.
전자 회로는, 통상 상기한 구리 또는 알루미늄 등으로 이루어지는 배선을 포함하고 있다. 이 경우, 상기한 바와 같이, 제 1 접합층(11)과 제 2 접합층(21)의 접합을 위한 열처리는, 구리 또는 알루미늄의 내열 온도 이하에서 행한다.
또한, 예를 들면, 지지 기판(20)이 규소 등의 반도체 기판이고, 제 1 접합층(11)과 제 2 접합층(21)을 부착하는 공정 전에, 반도체 기판(10)과 지지 기판(20)의 양쪽에 전자 회로를 형성하는 공정을 또한 갖는다.
상기한 경우에도, 통상 상기한 구리 또는 알루미늄 등으로 이루어지는 배선을 포함하고 있고, 제 1 접합층(11)과 제 2 접합층(21)의 접합을 위한 열처리는, 구리 또는 알루미늄의 내열 온도 이하에서 행한다.
또한, 반도체층(10a)의 전자 회로가 형성되어 있지 않은 경우에는, 통상의 SOI형의 반도체 기판과 마찬가지로, 적절히 소망하는 전자 회로를 반도체층(10a)에 형성하는 것이 가능하다.
또한, 반도체층(10a)에 이미 형성된 전자 회로에 접속하여, 또는 독립적으로, 반도체층(10a)에 전자 회로를 추가 형성하는 것도 가능하다.
예를 들면, 제 1 접합층(11)의 형성 공정과 제 2 접합층(21)의 형성 공정중 적어도 어느 한쪽의 공정에서, 제 1 접합층(11)과 제 2 접합층(21)의 적어도 어느 한쪽의 적어도 일부의 표면에 탄화 규소 또는 탄화질화 규소로 이루어지는 층을 형성한다.
상기한 제 1 접합층(11)과 제 2 접합층(21)의 어느 한쪽의 적어도 일부란, 예를 들면, 제 1 접합층(11)과 제 2 접합층(21)의 접합에 제공하는 표면을 나타낸다.
즉, 제 1 접합층(11)과 제 2 접합층(21)의 형성 공정중의 적어도 어느 하나의 공정에서 제 1 접합층(11)과 제 2 접합층(21)의 적어도 어느 한쪽의 제 1 접합층(11)과 제 2 접합층(21)의 접합에 제공하는 표면에 탄화 규소 또는 탄화질화 규소로 이루어지는 층을 형성한다.
예를 들면, 지지 기판(20)에도 전자 회로를 형성하는 경우, 필요에 응하여 지지 기판(20)의 전자 회로와 반도체층(10a)의 전자 회로를 콘택트 접속하여도 좋다.
예를 들면, 반도체층(10a)의 윗면부터 지지 기판(20)에 달하는 콘택트 홀을 개구하여 상기한 2개의 전자 회로를 접속한 구성으로 할 수 있다.
상기에 있어서, 제 1 접합층(11)과 제 2 접합층(21)의 접합에 제공하는 표면은, 예를 들면, 제 1 접합층(11)을 관통한 제 1 콘택트와, 제 2 접합층(21)을 관통한 제 2 콘택트가 마련된 경우에 있어서, 제 1 콘택트 및 제 2 콘택트를 제외한 영역인 것이다.
또한, 반도체층(10a)의 전자 회로에 접속하여 제 1 접합층(11)을 관통한 제 1 콘택트와, 지지 기판(20)의 전자 회로에 접속하여 제 2 접합층(21)을 관통한 제 2 콘택트를 마련하여도 좋다. 이 경우는, 예를 들면, 제 1 접합층(11)과 제 2 접합층(21)의 접합에 수반하여 제 1 콘택트와 제 2 콘택트를 전기적으로 접속한다. 이 제조 방법에 관해서는 제 4 실시 형태에서 상세히 설명한다.
본 실시 형태의 접합 기판의 제조 방법은, 접합 기판의 제조 방법에 있어서, 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해 저온에서의 접합 처리에서 높은 접합 강도를 얻을 수 있다.
상기한 효과를 얻을 수 있는 이유에 관해서는 후술한다.
[저온에서의 접합 처리로 높은 접합 강도를 얻을 수 있는 이유의 설명]
접합면에 닿는 물질의 원자간 거리가 작으면, 표면 개질(surface modificaton)을 행한 때에 생성되는 수산기의 거리가 작아지기 때문에, 표면의 수산기 밀도가 높아진다.
따라서, 저온에서의 탈수축합에 의한 접합에서의 접합 강도를 향상시키기 위해서는, 접합면을 원자간 거리가 작은 물질로 함으로써 가능해진다.
예를 들면, 저온에서의 산화 규소끼리의 접합 강도를 향상시키기 위해서는, 접합하는 적어도 한쪽의 접합면을, 산화 규소보다도 높은 막밀도를 갖는 물질을 형성하면 좋다.
본 실시 형태에서는, 산화 규소보다도 원자간 거리가 작은 막이고, 탈수축합이 가능한 물성을 갖는 물질이라면 종류를 불문한다.
또한 그 성막 방법에 관해서는, 화학적 기상 성장법(CVD)이나, 스퍼터링법, 또는 졸겔법을 이용한 도포에 의한 방법 등, 성막 기술도 불문한다.
또한, 이와 같은 물질은 규소 화합물로는 한하지 않고, 반도체 장치에서 사용할 수 있는 절연막이라면 좋고, 티탄, 알루미늄 등을 이용한 절연막이라도 좋다.
당연한 결과로서, 원자간 거리가 작은 물질 사이의 접합과, 편측만의 원자간 거리가 작은 때의 접합을 비교하면, 작은 물질끼리의 접합 강도가 높아진다.
반도체 장치에 적용하는 경우에는, 산화 규소막과 마찬가지로 절연막으로서 일반적으로 사용되고 있는 질화 규소막, 탄화 규소막, 탄화질화 규소막이 일반적으로 사용된다.
또한, 본 발명의 목적은 탈수축합에 의한 접합 강도 향상이기 때문에, 탈수축합에서 생기는 물이, 접합면에 트랩되어 보이드가 되지 않도록, 물분자가 통과할 수 있는 막이 바람직하다.
상술한 성질을 충족시키는 절연막으로서, 예를 들면 질화 규소막안에 탄소를 도입한 질화 탄화 규소(이하 SiCxNy)를 특히 바람직하게 사용할 수 있다.
막 내의 탄소:질소의 비율은, 특히 규정은 되지 않지만, 예를 들면 SiCxNy로 한 화학식에서 x:y의 비는 5:5이다.
또한, 상술한 성질을 충족시키는 절연막으로서, 예를 들면 탄화 규소를 특히 바람직하게 사용할 수 있다.
접합면에 도입되는 수산기의 밀도와, 각각의 물질에서의 격자정수(lattice constants)와의 상관을 취하는 것을 시도하여 보면 이하와 같다. 각각의 막은 단결정을 형성하기 어렵고, 단결정도 수종류의 구조를 취할 수 있다.
특히 플라즈마 CVD법으로 형성한 때에는, 다결정 구조를 형성한다.
산화 규소의 결정인 석영의 격자정수는, 예를 들면 α-SiO2에서 a축이 0.49㎚, c축이 0.54㎚를 취한다.
한편, 질화 규소에서는 예를 들면 β-Si3N4는 a축이 0.78㎚, c축이 0.29㎚를, 탄화 규소(SiC)는 a축이 0.46㎚로 되어 있다.
격자정수를 비교하면 질화 규소는 반드시 산화 규소와 비교하여 작은 것은 아니지만, 이하에 기술하는 바와 같이 Si-N의 원자간 거리가 작기 때문에, 표면에 형성된 수산기 밀도도 커진다고 생각된다.
각 물질의 평균 원자간 거리는, 산화 규소 : 0.25 내지 0.3㎚, 질화 규소 : 0.174㎚, 탄화 규소 : 0.188㎚이다(비특허 문헌 1 참조).
질화 규소 또는 탄화 규소 그 자체는 밀도가 높고, 물분자의 투과성이 현저하게 낮기 때문에, 혼자서 사용하는 경우는 보이드의 발생 확률이 높아진다. 이 면에서, 질화 규소막끼리의 접합에서는, 물분자가 접합면에 트랩되어 버리기 때문에 바람직하지가 않다.
질화 규소막의 경우, 질화 규소막의 성막 방법에 의해 막밀도를 저하시키는, 또는 막안에 무수한 결함이 생기게 하여 물분자를 흡수할 수 있도록 하여 주면 좋다.
이 경우, 탄소와 질소가 뒤섞임으로써 단일한 고체 상태를 형성하기 어렵고, 결정중에 물분자가 들어갈 수 있는 만큼의 결함이 생기고, 탈수축합에 의한 보이드 발생을 억제할 수 있다.
또한, 필요한 막의 두께는, 발생하는 물분자를 흡수할 수 있는 막두께라면 좋고, 이 목적을 달성할 수 있다면, 일반적인 탈수축합 접합으로 산화 규소막의 경우에 필요하게 되어 있는 10㎚라는 막두께는 반드시 필요하지는 않다.
<실시예 1>
제 1 실시 형태와 마찬가지로 하여, 도 2(a)에 도시하는 바와 같이, 규소로 이루어지는 반도체 기판(10)의 표면에, 하기한 바와 같이 제 1 접합층(11)을 100㎚의 막두께로 형성하였다.
제 1 접합층(11)으로서는, 일반적인 플라즈마 성막 장치를 이용하여 화학 기상 성장법(CVD)에 의해 산화 규소막을 성막하였다. 산화 규소막의 경우, Ar 플라즈마(주파수 13.56MHz, 압력 25Pa, 전력 200W)중에 TEOS(Tetraethyl Orthosilicate)와 산소를 도입하여 형성하였다.
또한 마찬가지로, 제 1 접합층(11)으로서, 실란과 질소를 도입하여 질화 규소막을 성막하였다. 또는, 트리메톡시실란(TMS : trimethoxysilane)과 질소를 도입하여 탄화질화 규소막을 성막하였다. 또는, 탄화 규소막을 성막하였다.
다음에, 도 2(b)에 도시하는 바와 같이, 지지 기판(20)으로서도, 상기와 마찬가지의 규소로 이루어지는 반도체 기판을 이용하여, 표면에 제 2 접합층(21)을 100㎚의 막두께로 형성하였다.
제 2 접합층(21)으로서는, 상기와 마찬가지로 하여, 산화 규소막, 질화 규소막, 탄화질화 규소막, 또는 탄화 규소막을 성막하였다.
상기한 바와 같이 형성한 제 1 접합층(11)의 표면에, 산소 플라즈마를, 주파수 13.56MHz, 압력 10Pa, 전력 100W로 60초간 조사하여 표면을 개질한 후, 표면을 18MΩ 이상의 순수(pure water)로 30초 세정하여, 제 1 접합층(11)의 전체 표면에 수산기를 생성하였다.
제 2 접합층(21)에 대해서도 마찬가지로 산소 플라즈마 처리 및 순수 세정 처리를 시행하여, 제 2 접합층(21)의 표면 전면에 수산기를 생성하였다.
다음에, 도 2(c)에 도시하는 바와 같이, 제 1 접합층(11)과 제 2 접합층(21)을 마주 보게 하여, 기판의 일부를 핀으로 압하시킴으로써 반데르발스력에 의해 부착하였다.
다음에, 대기압의 질소 분위기하에서 400℃의 열처리를 행하여, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 수산기의 탈수축합에 의해 제 1 접합층(11)과 제 2 접합층(21)을 접합시켰다.
여기서, 시료 1 및 2는 제 1 접합층 및 제 2 접합층을 산화 규소막끼리로 하였다.
시료 3 및 4는 제 1 접합층을 질화 규소막, 제 2 접합층을 산화 규소막으로 하였다.
시료 5 및 6은 제 1 접합층을 탄화질화 규소막, 제 2 접합층을 산화 규소막으로 하였다.
시료 7 및 8은 제 1 접합층을 탄화 규소막, 제 2 접합층을 산화 규소막으로 하였다.
시료 9 및 10은 제 1 접합층 및 제 2 접합층을 탄화질화 규소막끼리로 하였다.
접합한 각각의 샘플의 접합 강도 측정은, 이른바 4포인트 벤트법에 의한 박리 시험으로 행하였다.
4포인트 벤트법에서는, 비특허 문헌 2에 기재한 바와 같이 하여, 이하와 같이 하여 행하였다.
즉, 접합 강도 측정의 대상이 되는 접합층을 포함하는 층을 2장의 두께 h의 규소 기판으로 끼운 시료를 작성하였다. 시료는, 예를 들면, 폭(b)이 약 3㎜, 길이가 약 30㎜, 실질적으로 2h에 상당하는 두께가 약 1.4㎜의 들보형상(beam-like shape)의 형상으로 하였다. 여기서, 시료의 길이 방향에 수직하게 한쪽의 규소 기판의 표면부터 상기한 접합층을 포함하는 층의 표층에 이르는 노치를 형성하였다.
상기한 시료에 대해, 노치의 형성면측으로서 노치로부터 동일 거리에 설정된 외측 부하점과, 노치의 형성면의 이면측으로서 외측 부하점보다 노치에 가까우며 노치로부터 등거리에 설정된 내측 부하점의 합계 4점에, 각각 부하(P/2)를 인가하였다.
상기한 부하(P/2), 외측 부하점과 내측 부가점의 거리(L), 상기한 b 및 h의 값, 및 벌크의 규소 기판의 탄성률(E) 및 포아손비(ν)로부터, 비특허 문헌 2 등에 기재된 소정의 수식에 의해, 박리 추진력(debond driving force)(G)을 얻을 수 있다.
여기서, 인가되는 부하의 값을 변동시켜서 부하-변위 곡선을 얻었다. 이 때, 노치를 기점으로 하는 크랙이 생기고, 해당 곡선에 부하 플라토가 출현하였다. 얻어진 플라토 값으로부터, 임계 계면 파손 에너지(critical interface fracture energy)(GC)(단위 : J/㎡)가 얻어지고, 이것이 측정 대상의 접합층의 접합 강도를 나타내는 측정치가 얻어졌다.
이 방법은 접합 강도가 낮은 경우에, 정확한 계측을 행한 방법으로서 확립된 것으로, 이 실험의 목적으로 있어서의 미소한 접합 강도의 차를 명확히 하기 위해 채용하였다.
표 1에 상기한 시료 1 내지 10에 관한 각각의 접합 강도 측정 결과를 표시한다.
[표 1]
Figure 112010071393334-pat00001
시료 1, 2에서는 5.6 내지 5.7J/㎡ 정도의 접합 강도였다.
또한, 시료 3, 4에서는 6.5 내지 6.9J/㎡ 정도의 접합 강도였다.
시료 5, 6, 7, 8, 9, 10에서는, 본 측정에 이용한 4포인트 벤트 측정 장치의 측정 상한치인 20J/㎡을 초과하고 있고, 계측 불능이였다.
상기 결과로부터, 산화 규소막끼리 < 산화 규소막과 질화 규소막 < 산화 규소막과 탄화질화 규소막, 탄화 규소막과 산화 규소막 또는 탄화질화 규소막끼리의 순서로 접합 강도가 강해지는 경향이 보여지고, 상정하고 있던 메커니즘이 나타나는 것이 확인되었다.
<실시예 2>
반도체 기판 및 지지 기판으로서 규소 단체가 아니라, 규소 기판상에 알루미늄, 구리, 질화 규소막, 질화 티탄막을 성막하고 있는 이외는, 실시예 1과 같은 형태로 접합하고, 접합 강도를 비교하였다.
이 경우도 표 1과 같은 결과가 얻어지고, 접합 강도는 접합에 제공하는 접합층에 의존하고, 바탕의 물성에는 의존하지 않는 것이 확인되었다.
<제 2 실시 형태>
[고체 촬상 장치의 구성]
도 3은 본 실시 형태에 관한 고체 촬상 장치인 CMOS 이미지 센서의 모식적 단면도이고, 도 4는 본 실시 형태에 관한 고체 촬상 장치의 단면도의 주요부 확대도이다. 도 3에서는, 컬러 필터나 온 칩 마이크로 렌즈는 생략하고 있다.
예를 들면, 도 3 및 도 4에 도시하는 바와 같이, 단결정 규소 등으로 이루어지는 반도체 영역(4)과 절연층(7)이 적층되어 있다. 이후에서는, 반도체 영역(4)과 절연층(7)을 합쳐서 반도체층(10a)이라고 칭한다.
촬상 영역(24)에서, 반도체 영역(4)에 1개의 광전 변환 소자(포토 다이오드(PD))와 복수의 MOS형의 트랜지스터(Tr1)를 갖는 단위 화소(22)가 화소마다 구분되어 매트릭스형상으로 배치된 수광면을 갖는 전자 회로가 형성되어 있다. 포토 다이오드(PD)는 반도체 영역의 한쪽의 표면(도면중 상측의 면이고, 이후, 이면이라고 칭한다)측에 배치되어 있다.
또한, 주변 영역(25)에서, 반도체 영역(4)에, 복수의 CMOS형의 트랜지스터(Tr2)로 이루어지는 주변 회로부(23)가 형성되어 있다.
촬상 영역(24) 및 주변 영역(25)에서의 반도체 영역(4)의 다른쪽의 표면(도면중 하측의 면이고, 이후, 표면측이라고 칭한다)측에 상기한 절연층(7)이 형성되어 있고, 절연층(7)중에 다층의 배선층(8)(81, 82, 83)이 형성되어 있다.
또한, 도시하지 않지만, 촬상 영역(24)이나 주변 영역(25) 이외에도, 예를 들면, 외부의 배선과 접속되는 패드가 마련된 영역이 형성되어 있다.
단위 화소(22)에 형성된 MOS형의 트랜지스터(Tr1)는, 반도체 영역(4)중에 형성된, 도시하지 않은, 쌍(對)의 소스 영역 및 드레인 영역 사이 위에 게이트 절연막을 통하여 게이트 전극(6)이 형성된 구성이다.
또한, 주변 회로부(23)의 CMOS형의 트랜지스터(Tr2)도, 반도체 영역(4)중에 형성된, 도시하지 않은, 쌍의 소스 영역 및 드레인 영역 사이 위에 게이트 절연막을 통하여 게이트 전극(6)이 형성된 구성이다.
한편, 반도체 영역(4)의 이면측에 예를 들면 반사 방지막이나 평탄화막 등을 포함하는 절연막(32)이 형성되어 있고, 그 상층에 각 단위 화소(22)의 포토 다이오드(PD)에 대응하여, 컬러 필터(33)를 통하여 온 칩 렌즈(34)가 형성되어 있다.
이와 같은 구성의 CMOS형의 고체 촬상 소자에서는, 반도체 영역(4)의 이면측부터 온 칩 렌즈(34)를 통하여 포토 다이오드(PD)에 광이 조사되면, 화소마다 신호 전하가 생성한다. 신호 전하량에 대응하는 전압 신호 등으로서 모든 화소에서 화상 신호를 판독함으로써 화상 데이터를 얻을 수 있다.
상기한 반도체 영역(4)과 절연층(7)을 포함하는 반도체층(10a)은, 지지 기판(20)에 의해 지지되어 있다.
반도체층(10a)의 지지 기판(20)측의 표면에 제 1 접합층(11)이 형성되고, 지지 기판(20)의 반도체층(10a)측의 표면에 제 2 접합층(21)이 형성되고, 제 1 접합층(11)과 제 2 접합층(21)이 접합되어 있다.
여기서, 제 1 접합층(11)과 제 2 접합층(21)중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖는다.
제 1 접합층과 제 2 접합층의 접합면은, 예를 들면, 제 1 접합층(11)의 표면과 제 2 접합층(21)의 표면에 수산기가 도입되고, 열처리 공정에서 탈수축합에 의해 제 1 접합층(11)과 제 2 접합층(21)이 접합된 구성이다.
예를 들면, 지지 기판(20)이 규소 등의 반도체 기판이고, 지지 기판(20)에도 전자 회로가 형성되어 있어도 좋다.
이 경우, 필요에 응하여 지지 기판(20)의 전자 회로와 반도체층(10a)의 전자 회로를 콘택트 접속하여도 좋다.
예를 들면, 반도체층(10a)의 윗면부터 지지 기판(20)에 달하는 콘택트 홀을 개구하여 상기한 2개의 전자 회로를 접속한 구성으로 할 수 있다.
또는, 반도체층(10a)의 전자 회로에 접속하여 제 1 접합층(11)을 관통한 제 1 콘택트와, 지지 기판(20)의 전자 회로에 접속하여 제 2 접합층(21)을 관통한 제 2 콘택트를 마련하여 두고, 제 1 콘택트와 제 2 콘택트를 접속하는 구성으로 하여도 좋다. 이 구성에 관해서는 제 4 실시 형태에서 상세히 설명한다.
제 1 접합층(11)과 제 2 접합층(21)은, 예를 들면, 어느 한쪽의 적어도 일부가 탄화 규소 또는 탄화질화 규소로 이루어지는 층으로 형성되어 있다.
상기한 제 1 접합층(11)과 제 2 접합층(21)의 어느 한쪽의 적어도 일부란, 예를 들면, 제 1 접합층(11)과 제 2 접합층(21)의 접합에 제공하는 표면을 나타낸다.
예를 들면, 상기한 제 1 접합층(11)을 관통한 제 1 콘택트와, 지지 기판(20)의 전자 회로에 접속하여 제 2 접합층(21)을 관통한 제 2 콘택트가 마련된 경우에는, 제 1 콘택트 및 제 2 콘택트를 제외한 영역인 것이다.
제 1 접합층(11)과 제 2 접합층(21)의 어느 다른쪽에 관해서는, 예를 들면, 산화 규소, 질화 규소, 탄화 규소, 탄화질화 규소 등으로 이루어지는 층으로 형성되어 있고, 특히 재료에 한정은 없지만, 탄화 규소 또는 탄화질화 규소를 바람직하게 사용할 수 있다.
본 실시 형태의 고체 촬상 장치는, 접합 기판을 이용한 고체 촬상 장치의 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해, 저온에서의 접합 처리로 제조 가능하고 높은 접합 강도를 얻을 수 있다.
[고체 촬상 장치의 제조 방법]
다음에, 이와 같은 구성의 고체 촬상 장치의 제조 방법을, 도 5 내지 도 8을 참조하여 설명한다.
도 5 내지 8은, 본 실시 형태에 관한 고체 촬상 장치의 제조 방법의 제조 공정을 도시하는 모식 단면도이다. 또한, 도 3 및 도 4와 대응하는 부분에는 동일 부호를 붙이고 있다.
우선, 도 5(a)에 도시하는 바와 같이, 예를 들면 규소 기판(2)상에, 매입 절연막(이른바 BOX층)(3)을 통하여, 단결정 규소로 이루어지는 반도체 영역(4)이 형성된 SOI형의 반도체 기판(10)을 준비한다.
또한, 매입 절연막(3)이나 반도체 영역(4)의 막두께는 임의로 설정할 수 있다.
다음에, 도 5(b)에 도시하는 바와 같이, 촬상 영역(24)에서, SOI형의 반도체 기판(10)의 한쪽의 표면에서의 반도체 영역(4) 내의 소정의 위치에, 포토 다이오드(PD)를 형성한다.
다음에, 도 5(c)에 도시하는 바와 같이, 반도체 영역(4)의 촬상 영역(24) 및 주변 영역(25)상에, 게이트 절연층(5)을 통하여, 각각 게이트 전극(6)을 형성한다. 또한, 게이트 전극(6)의 양측에 있어서의 반도체 영역(4)의 표면에 한 쌍의 소스 영역 및 드레인 영역을 형성하고, MOS형의 트랜지스터(Tr1) 및 CMOS형의 트랜지스터(Tr2)를 형성한다.
다음에, 도 6(a)에 도시하는 바와 같이, 반도체 영역(4)의 촬상 영역(24) 및 주변 영역(25)상에 절연층(7)을 형성하고, 절연층(7)중에 매입하여 다층의 배선층(8)을 형성한다.
구체적으로는, 우선, 반도체 영역(4)의 촬상 영역(24), 주변 영역(25)상에 절연층(7)을 형성하고 평탄화 처리를 행한 후, 1층째가 되는 배선(81)을 소정의 패턴으로 형성한다.
다음에, 1층째의 배선(81) 및 전극층(29)을 포함하여 전면에 재차 절연층(7)을 형성하여 평탄화 처리를 행한 후, 2층째가 되는 배선(82)을 소정의 패턴으로 형성한다.
다음에, 2층째의 배선(82)을 포함하여 전면에 재차 절연층(7)을 형성하여 평탄화 처리를 행한 후, 3층째가 되는 배선(83)을 소정의 패턴으로 형성한다.
또한, 도 6(a)에 도시하는 경우에는 배선층(8)이 3 층구조인 경우를 나타냈지만, 3층 이상의 경우는 이와 같은 공정이 반복된다.
또한, 이 후는, 절연층(7)상에 예를 들면 SiN막이나 SiON막 등으로 이루어지는 평탄화막을 형성하는 경우도 있다.
다음에, 도 6(b)에 도시하는 바와 같이, 절연층(7)상에 제 1 접합층(11)을 형성한다.
한편으로, 도 7(a)에 도시하는 바와 같이, 예를 들면, 지지 기판(20)의 한쪽의 표면에 제 2 접합층(21)을 형성한다.
다음에, 도 7(b)에 도시하는 바와 같이, 예를 들면, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 산소 플라즈마 처리 및 물 세정 처리를 시행하고, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 수산기를 도입한 후, 제 1 접합층(11)과 제 2 접합층(21)을 부착한다.
다음에, 예를 들면, 열처리를 행하여, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 수산기의 탈수축합에 의해 제 1 접합층과 제 2 접합층을 접합시킨다.
다음에, 도 8(a)에 도시하는 바와 같이, 예를 들면, 반도체 기판(10)의 다른쪽의 표면(이면, 규소 기판(2))측부터 반도체 기판(10)을 박막화하고, 막두께가 예를 들면 15㎚ 내지 20㎚ 정도의 두께의 반도체층(10a)으로 한다. 도 8(a)는, 도 7(b)에 대해 상하를 반전하고 있다.
이에 의해, 도 8(a)에 도시하는 바와 같이, SOI형의 반도체 기판(10)을 구성하고 있던 반도체 영역(4)이 노출된 상태로 한다.
또한, 박막화는, 백 그라인더법 이외에도, CMP법이나 웨트 에칭 등을 이용할 수 있다.
그리고, 도 8(b)에 도시하는 바와 같이, 반도체 영역(4)의 다른쪽의 표면(이면측)에, 예를 들면 반사 방지막이나 평탄화막 등을 포함하는 절연막(32)을 형성한다.
그 상층에 각 단위 화소(22)의 포토 다이오드(PD)에 대응하여, 컬러 필터(33)를 통하여 온 칩 렌즈(34)가 형성한다.
이와 같이 하여, 도 3 및 4에 도시한 구성의 이면 조사형의 CMOS형 고체 촬상 장치를 제조할 수 있다.
상기에 있어서, 제 1 접합층(11)을 형성하는 공정과 제 2 접합층(21)을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 제 1 접합층(11)과 제 2 접합층(21)의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성한다.
예를 들면, 제 1 접합층(11)과 제 2 접합층(21)을 부착하는 공정 전에, 반도체 기판(10)과 지지 기판(20)의 적어도 어느 한쪽에 구리를 포함하는 층을 형성하는 공정을 또한 가지며, 열처리 공정의 처리 온도가 400℃ 이하이다.
제 1 접합층(11)과 제 2 접합층(21)의 접합을 위한 열처리를 구리의 내열 온도 이하에서 행할 필요가 있고, 예를 들면 400℃ 이하에서 행하는 것이 바람직하다.
또한, 예를 들면 제 1 접합층(11)과 제 2 접합층(21)을 부착하는 공정 전에, 반도체 기판(10)과 지지 기판(20)의 적어도 어느 한쪽에 알루미늄을 포함하는 층을 형성하는 공정을 또한 가지며, 열처리 공정의 처리 온도가 500℃ 이하이다.
제 1 접합층(11)과 제 2 접합층(21)의 접합을 위한 열처리를 알루미늄의 내열 온도 이하에서 행할 필요가 있고, 예를 들면 500℃ 이하에서 행하는 것이 바람직하다.
또한, 예를 들면, 지지 기판(20)이 규소 등의 반도체 기판이고, 제 1 접합층(11)과 제 2 접합층(21)을 부착하는 공정 전에, 상기한 반도체 기판(10)의 전자 회로 외에, 지지 기판(20)의 양쪽에 전자 회로를 형성하는 공정을 또한 갖는다.
상기한 경우에도, 통상 상기한 구리 또는 알루미늄 등으로 이루어지는 배선을 포함하고 있고, 제 1 접합층(11)과 제 2 접합층(21)의 접합을 위한 열처리는, 구리 또는 알루미늄의 내열 온도 이하에서 행한다.
또한, 도 5 내지 도 8에 도시하는 제조 공정에서는, 규소 기판(2), 매입 절연막(3)을 제거하여, SOI형의 반도체 기판(10)의 반도체 영역(4)을 노출하는 경우를 나타냈지만, 규소 기판(2)만을 제거하고, 매입 절연막(3)을 남겨 두는 것도 가능하다.
본 실시 형태의 고체 촬상 장치의 제조 방법은, 접합 기판을 이용한 고체 촬상 장치를 제조할 때에, 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음으로써 저온에서의 접합 처리에서 높은 접합 강도를 얻을 수 있다.
<실시예 3>
상기한 제 2 실시 형태에 따라, 반도체 기판상에 반도체 소자를 작성한 후, 지지 기판에의 접합을 행하고, 이면 조사형의 고체 촬상 소자 작성을 행하였다.
일반적인 촬상 소자에 있어서 표면측에 형성된 회로 소자나 배선층 등에서 입사광이 흡수, 또는 반사되어 버리고, 입사광에 대한 광전 변환 효율이 낮고, 감도가 낮은 구성이 된다. 이 문제를 해결하는 구성으로 하고, 이면 조사형 고체 촬상 소자가 개발되고, 특허 문헌 4 등에 개시되어 있다.
즉, 반도체 기판의 표면측에 회로 소자나 배선층 등을 형성하고, 반도체 기판의 이면측에 포토 다이오드를 형성하고, 반도체 기판의 이면측부터 광을 입사시켜서 촬상함으로써, 수광을 위한 개구율을 높게 하고, 또한 입사광의 흡수, 또는 반사를 억제하는 구성이다.
종래는 배선층 등이 존재하는 접합면을, 직접 지지 기판에 접합한 것을 시도하여 보아도, 그 요철 때문에 곤란하였었다. 그 때문에 예를 들면 특허 문헌 4 등에서는 접착제에 의한 접합이 일반적으로 시도되어 왔다.
그 때문에, 본 실시예에서는, 배선층상에 실시예 1로 나타낸 방법인 플라즈마 CVD에 의한 TEOS를 이용한 산화막을 형성하였다.
그 요철을 갖는 표면에, 화학적 기계적 연마(Chemical Mechanical Polishing ; CMP)를 시행하여, 지지 기판과의 직접 접합이 가능한 요철, 즉 표면의 마이크로러프네스(RMS)가 0.5㎚ 이하가 될 때까지 연마하였다.
한쪽의 지지 기판에는, 고체 촬상 소자의 공정에 필요한 질화 규소막을 성막하고, 그상에 탄화질화 규소막을 성막하였다.
이 반도체 소자상과 지지 기판상의 양쪽에, 실시예 1에 나타낸 표면 개질을 목적으로 한 플라즈마 조사와 접합의 방법을 시행하고, 기판끼리를 가접합한 후, 400℃의 열처리를 행하여 접합을 완료하였다.
접합한 기판의 반도체 소자측을 이면에서 연삭하여 얇게 한 후는, 일반적인 고체 촬상 소자와 마찬가지의 컬러 필터나 온 칩 렌즈 등을 형성하고, 이면 조사형의 고체 촬상 소자를 완성시켰다.
이 때, 산화 규소막끼리를 접합면에 이용한 부착에서는, 그 접합 강도의 부족 때문에터, 종종 마이크로 보이드라고 불리다, 미소하다 보이드가 발생하지만, 본 발명의 접합면을 이용한 경우에는, 전혀 발생하지 않았다. 이것은, 부착한 부분에서의, 반도체 장치로서의 신뢰성 향상에 기여한다.
또한, 접합 강도가 높기 때문에, 부착한 기판에 대한 특별한 배려는 불필요하고, 종래의 표면형 고체 촬상 소자에서 행하고 있던 공정의 변경도 필요없이, 반도체 장치의 작성을 행할 수가 있었다.
<실시예 4>
실시예 3의 반도체 소자를 일반적인 반도체 회로에, 지지 기판을 단순한 기판 그대로가 아니라, 그 기판상에 반도체 회로를 형성하고 있는 이외에, 부착 방법은 마찬가지로 하여, 반도체 소자끼리를 접합하였다.
이 때의 지지 기판측이 되는 기판상의 반도체 소자에는, 실시예 3의 고체 촬상 소자상과 마찬가지로, 산화 규소막상에 CMP를 시행한 후, 플라즈마 CVD법을 이용하여 탄화질화 규소막을 형성하여, 부착하였다.
또한, 동시에, 광학적으로 위치 맞춤을 행한 후에 부착함으로써, 상부 기판을 이면에서 얇게 하고 나서, 상부 회로(반도체층측의 전자 회로)와 하부 회로(지지 기판측의 전자 회로)를 접속하는 배선으로서 콘택트·비어를 만들어 넣는 것이 가능해졌다.
본 실시예에서는 2층의 반도체 소자를 형성이였지만, 2층의 작성 후에 다시 산화 규소막을 플라즈마 CVD법으로 형성하고, CMP 후에 탄화질화 규소막을 형성함으로써, 3층째 이후의 적층은 가능하다.
<제 3 실시 형태>
[고체 촬상 장치를 이용한 카메라]
도 9는, 본 실시 형태에 관한 카메라의 개략 구성도이다.
복수의 화소가 집적되어 이루어지는 고체 촬상 장치(50), 광학계(51), 신호 처리 회로(53)를 구비하고 있다.
본 실시 형태에서, 상기한 고체 촬상 장치(50)는, 상기한 제 1 실시 형태 및 제 2 실시 형태의 어느 하나에 관한 고체 촬상 장치가 조립되어 이루어진다.
광학계(51)는 피사체로부터의 상광(입사광)을 고체 촬상 장치(50)의 촬상면상에 결상시킨다. 이에 의해, 고체 촬상 장치(50)의 촬상면상의 각 화소를 구성하는 포토 다이오드에서 입사광량에 응하여 신호 전하로 변환되고, 일정 기간, 해당하는 신호 전하가 축적된다.
축적된 신호 전하는, 예를 들면 CCD 전하 전송로를 경유하여, 출력 신호(Vout)로서 취출된다.
신호 처리 회로(53)는, 고체 촬상 장치(50)의 출력 신호(Vout)에 대해 여러가지의 신호 처리를 시행하여 영상 신호로서 출력한다.
본 실시 형태의 카메라는, 카메라를 구성하는 접합 기판을 이용한 고체 촬상 장치의 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해, 저온에서의 접합 처리로 제조 가능하고 높은 접합 강도를 얻을 수 있다.
<제 4 실시 형태>
[접합 기판의 구성]
도 10은 본 실시 형태에 관한 접합 기판의 모식적 단면도이다.
상기한 본 발명의 접합 기판은, 반도체층(10a)을 지지 기판(20)이 지지하고 있다.
반도체층(10a)의 지지 기판(20)측의 표면에 제 1 접합층(11)이 형성되고, 지지 기판(20)의 반도체층(10a)측의 표면에 제 2 접합층(21)이 형성되고, 제 1 접합층(11)과 제 2 접합층(21)이 접합되어 있다.
여기서, 제 1 접합층(11)과 제 2 접합층(21)중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖는다.
제 1 접합층과 제 2 접합층의 접합면은, 예를 들면, 제 1 접합층(11)의 표면과 제 2 접합층(21)의 표면에 수산기가 도입되고, 열처리 공정에서 탈수축합에 의해 제 1 접합층(11)과 제 2 접합층(21)이 접합된 구성이다.
예를 들면, 반도체층(10a)에는, 도시하지 않은 전자 회로가 형성되어 있고, 또한, 지지 기판(20)이 규소 등의 반도체 기판이고, 지지 기판(20)에도 전자 회로가 형성되어 있다.
본 실시 형태에서는, 반도체층(10a)의 전자 회로에 접속하여 제 1 접합층(11)을 관통한 제 1 콘택트(CT1)와, 지지 기판(20)의 전자 회로에 접속하여 제 2 접합층(21)을 관통한 제 2 콘택트(CT2)가 형성되어 있다. 제 1 콘택트(CT1)와 제 2 콘택트(CT2)가 접속되어 있다.
제 1 접합층(11)과 제 2 접합층(21)은, 예를 들면, 어느 한쪽의 적어도 일부가 탄화 규소 또는 탄화질화 규소로 이루어지는 층으로 형성되어 있다.
상기한 제 1 접합층(11)과 제 2 접합층(21)의 어느 한쪽의 적어도 일부란, 본 실시 형태에서는, 제 1 콘택트 및 제 2 콘택트를 제외한 영역인 것이다.
제 1 접합층(11)과 제 2 접합층(21)의 어느 다른쪽에 관해서는, 예를 들면, 산화 규소, 질화 규소, 탄화 규소, 탄화질화 규소 등으로 이루어지는 층으로 형성되어 있고, 특히 재료에 한정은 없지만, 탄화 규소 또는 탄화질화 규소를 바람직하게 사용할 수 있다.
상기한 본 실시 형태의 접합 기판은, 접합 기판의 접합면을 구성하는 제 1 접합층(11)과 제 2 접합층(21)중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해, 저온에서의 접합 처리로 제조 가능하고 높은 접합 강도를 얻을 수 있다.
[접합 기판의 제조 방법]
도 11 및 도 12는 본 실시 형태에 관한 접합 기판의 제조 방법의 제조 공정을 도시하는 모식적 단면도이다.
우선, 도 11(a)에 도시하는 바와 같이, 반도체 기판(10)에 도시하지 않은 전자 회로를 형성하고, 전자 회로에 접속하여 제 1 콘택트(CT1)를 형성한다.
다음에, 제 1 콘택트(CT1)를 피복하여 전면에 제 1 접합층(11)을 형성한다. 다음에,
도 11(b)에 도시하는 바와 같이, 예를 들면 제 1 콘택트(CT1)가 노출할 때까지 CMP처리 등에 의해 제 1 접합층(11)을 윗면부터 제거한다.
한편으로, 도 11(c)에 도시하는 바와 같이, 예를 들면, 지지 기판(20)에 도시하지 않은 전자 회로를 형성하고, 전자 회로에 접속하여 제 2 콘택트(CT2)를 형성한다.
다음에, 제 2 콘택트(CT2)를 피복하여 전면에 제 2 접합층(21)을 형성한다.
다음에, 도 11(d)에 도시하는 바와 같이, 예를 들면 제 2 콘택트(CT2)가 노출할 때까지 CMP 처리 등에 의해 제 2 접합층(21)을 윗면에서 제거한다.
다음에, 도 12(a)에 도시하는 바와 같이, 예를 들면, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 산소 플라즈마 처리 및 물 세정 처리를 시행하고, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 수산기를 도입한 후, 제 1 접합층(11)과 제 2 접합층(21)을 부착한다.
예를 들면, 열처리를 행하여, 제 1 접합층(11)과 제 2 접합층(21)의 표면에 수산기의 탈수축합에 의해 제 1 접합층과 제 2 접합층을 접합시킨다.
상기한 접합에 수반하여, 제 1 콘택트(CT1)와 제 2 콘택트(CT2)가 전기적으로 접속되고, 반도체 기판(10)측의 전자 회로와 지지 기판(20)측의 전자 회로가 접속된다.
다음에, 도 12(b)에 도시하는 바와 같이, 예를 들면, 반도체 기판(10)의 다른쪽의 표면부터 반도체 기판(10)을 박막화하여 반도체층(10a)으로 한다.
상기에 있어서, 제 1 접합층(11)을 형성하는 공정과 제 2 접합층(21)을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 제 1 접합층(11)과 제 2 접합층(21)의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성한다.
예를 들면, 제 1 접합층(11)과 제 2 접합층(21)을 부착하는 공정 전에, 반도체 기판(10)과 지지 기판(20)의 적어도 어느 한쪽에 구리를 포함하는 층을 형성하는 공정을 또한 가지며, 열처리 공정의 처리 온도가 400℃ 이하이다.
제 1 접합층(11)과 제 2 접합층(21)의 접합을 위한 열처리를 구리의 내열 온도 이하에서 행할 필요가 있고, 예를 들면 400℃ 이하에서 행하는 것이 바람직하다.
또한, 예를 들면 제 1 접합층(11)과 제 2 접합층(21)을 부착하는 공정 전에, 반도체 기판(10)과 지지 기판(20)의 적어도 어느 한쪽에 알루미늄을 포함하는 층을 형성하는 공정을 또한 가지며, 열처리 공정의 처리 온도가 500℃ 이하이다.
제 1 접합층(11)과 제 2 접합층(21)의 접합을 위한 열처리를 알루미늄의 내열 온도 이하에서 행할 필요가 있고, 예를 들면 500℃ 이하에서 행하는 것이 바람직하다.
예를 들면, 제 1 접합층(11)의 형성 공정과 제 2 접합층(21)의 형성 공정중 적어도 어느 한쪽의 공정에서, 제 1 접합층(11)과 제 2 접합층(21)의 적어도 어느 한쪽의 적어도 일부의 표면에 탄화 규소 또는 탄화질화 규소로 이루어지는 층을 형성한다.
상기한 제 1 접합층(11)과 제 2 접합층(21)의 어느 한쪽의 적어도 일부란, 예를 들면, 제 1 접합층(11)과 제 2 접합층(21)의 접합에 제공하는 표면을 나타낸다.
본 실시 형태에서는, 제 1 접합층(11)과 제 2 접합층(21)의 접합에 제공하는 표면은, 제 1 콘택트(CT1) 및 제 2 콘택트(CT2)를 제외한 영역인 것이다.
본 실시 형태의 접합 기판의 제조 방법은, 접합 기판의 제조 방법에 있어서, 접합면을 구성하는 제 1 접합층과 제 2 접합층중의 어느 한쪽이 탄화 규소 또는 탄화질화 규소를 갖음에 의해 저온에서의 접합 처리에서 높은 접합 강도를 얻을 수 있다.
상기한 본 실시 형태의 접합 기판 및 그 제조 방법은, 제 2 실시 형태 및 제 3 실시 형태와 마찬가지로 하여, 고체 촬상 장치 및 그 제조 방법 및 카메라에 적용할 수 있다.
본 발명은 상기한 설명으로 한정되지 않는다.
예를 들면, 실시 형태에서는 고체 촬상 조치로서는 CMOS 이미지 센서에 적용하고 있지만, CCD 소자에도 적용할 수 있다. CCD 소자의 경우에는, 신호 판독부로서, 포토 다이오드에 전하 결합 소자(CCD)가 접속된 구성으로 한다. CCD에서 각 화소로부터 전송된 신호 전하가 판독된다.
또한, 고체 촬상 장치 이외의 일반적인 반도체 장치를 구성하기 위한 접합 기판으로서 적용 가능하다.
그 밖에, 본 발명의 요지를 일탈하지가 않는 범위에서, 여러가지의 변경이 가능하다.

Claims (17)

  1. 반도체 기판의 한쪽의 표면에 제 1 접합층을 형성하는 공정과,
    지지 기판의 한쪽의 표면에 제 2 접합층을 형성하는 공정과,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정과,
    상기 제 1 접합층과 상기 제 2 접합층을 접합시키는 열처리 공정과,
    상기 반도체 기판의 다른쪽의 표면부터 상기 반도체 기판을 박막화하여 반도체층으로 하는 공정과,
    상기 반도체 기판과 상기 지지 기판의 적어도 한쪽에 전자 회로를 형성하는 공정과,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 제 1 접합층을 관통하여 상기 반도체 기판의 전자 회로에 접속하는 제 1 콘택트를 형성하는 공정과, 상기 제 2 접합층을 관통하여 상기 지지 기판의 전자 회로에 접속하는 제 2 콘택트를 형성하는 공정을 가지며,
    상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성하고,
    상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 상기 제 1 콘택트 및 상기 제 2 콘택트를 제외한 영역의 표면에 탄화 규소 또는 탄화질화 규소로 이루어지는 층을 형성하고,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정에서, 상기 제 1 콘택트 및 상기 제 2 콘택트를 전기적으로 접속시키는 것을 특징으로 하는 접합 기판의 제조 방법.
  2. 제 1항에 있어서,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 제 1 접합층의 표면과 상기 제 2 접합층의 표면에 수산기를 도입하고,
    상기 열처리 공정에서 탈수축합에 의해 상기 제 1 접합층과 상기 제 2 접합층을 접합시키는 것을 특징으로 하는 접합 기판의 제조 방법.
  3. 제 1항에 있어서,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 반도체 기판과 상기 지지 기판의 적어도 어느 한쪽에 구리를 포함하는 층을 형성하는 공정을 또한 가지며,
    상기 열처리 공정의 처리 온도가 400℃ 이하인 것을 특징으로 하는 접합 기판의 제조 방법.
  4. 제 1항에 있어서,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 반도체 기판과 상기 지지 기판의 적어도 어느 한쪽에 알루미늄을 포함하는 층을 형성하는 공정을 또한 가지며,
    상기 열처리 공정의 처리 온도가 500℃ 이하인 것을 특징으로 하는 접합 기판의 제조 방법.
  5. 제 1항에 있어서,
    전자 회로는, 상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 반도체 기판과 상기 지지 기판의 적어도 한쪽에 형성하는 것을 특징으로 하는 접합 기판의 제조 방법.
  6. 제 5항에 있어서,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 반도체 기판과 상기 지지 기판의 양쪽에 전자 회로를 형성하는 공정을 또한 갖는 것을 특징으로 하는 접합 기판의 제조 방법.
  7. 제 6항에 있어서,
    상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 적어도 일부의 표면에 탄화 규소 또는 탄화질화 규소로 이루어지는 층을 형성하는 것을 특징으로 하는 접합 기판의 제조 방법.
  8. 제 7항에 있어서,
    상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 표면에 형성된 탄화 규소 또는 탄화질화 규소로 이루어지는 층은, 상기 제 1 접합층과 상기 제 2 접합층의 접합에 이용하는 것을 특징으로 하는 접합 기판의 제조 방법.
  9. 반도체 기판의 한쪽의 표면에 매트릭스형상으로 배치된 화소마다 구분된 포토 다이오드를 포함하는 수광면을 갖는 전자 회로를 형성하는 공정과,
    상기 반도체 기판의 한쪽의 표면에 제 1 접합층을 형성하는 공정과,
    지지 기판의 한쪽의 표면에 제 2 접합층을 형성하는 공정과,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정과,
    상기 제 1 접합층과 상기 제 2 접합층을 접합시키는 열처리 공정과,
    상기 반도체 기판의 다른쪽의 표면부터 상기 수광면에 광이 도달할 정도까지 상기 반도체 기판을 박막화하여 반도체층으로 하는 공정과,
    상기 반도체 기판과 상기 지지 기판의 적어도 한쪽에 전자 회로를 형성하는 공정과,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 제 1 접합층을 관통하여 상기 반도체 기판의 전자 회로에 접속하는 제 1 콘택트를 형성하는 공정과, 상기 제 2 접합층을 관통하여 상기 지지 기판의 전자 회로에 접속하는 제 2 콘택트를 형성하는 공정을 가지며,
    상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 표면에 탄화 규소 또는 탄화질화 규소를 갖는 층을 형성하고,
    상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 상기 제 1 콘택트 및 상기 제 2 콘택트를 제외한 영역의 표면에 탄화 규소 또는 탄화질화 규소로 이루어지는 층을 형성하고,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정에서, 상기 제 1 콘택트 및 상기 제 2 콘택트를 전기적으로 접속시키는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  10. 제 9항에 있어서,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 제 1 접합층의 표면과 상기 제 2 접합층의 표면에 수산기를 도입하고,
    상기 열처리 공정에서 탈수축합에 의해 상기 제 1 접합층과 상기 제 2 접합층을 접합시키는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  11. 제 9항에 있어서,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 반도체 기판과 상기 지지 기판의 적어도 어느 한쪽에 구리를 포함하는 층을 형성하는 공정을 또한 가지며,
    상기 열처리 공정의 처리 온도가 400℃ 이하인 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  12. 제 9항에 있어서,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 반도체 기판과 상기 지지 기판의 적어도 어느 한쪽에 알루미늄을 포함하는 층을 형성하는 공정을 또한 가지며,
    상기 열처리 공정의 처리 온도가 500℃ 이하인 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  13. 제 9항에 있어서,
    전자 회로는, 상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 반도체 기판과 상기 지지 기판의 적어도 한쪽에 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  14. 제 13항에 있어서,
    상기 제 1 접합층과 상기 제 2 접합층을 부착하는 공정 전에, 상기 반도체 기판과 상기 지지 기판의 양쪽에 전자 회로를 형성하는 공정을 또한 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  15. 제 14항에 있어서,
    상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 적어도 일부의 표면에 탄화 규소 또는 탄화질화 규소로 이루어지는 층을 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  16. 제 15항에 있어서,
    상기 제 1 접합층을 형성하는 공정과 상기 제 2 접합층을 형성하는 공정중 적어도 어느 한쪽의 공정에서, 상기 제 1 접합층과 상기 제 2 접합층의 적어도 어느 한쪽의 표면에 형성된 탄화 규소 또는 탄화질화 규소로 이루어지는 층은, 상기 제 1 접합층과 상기 제 2 접합층의 접합에 이용하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  17. 삭제
KR1020100108025A 2009-11-30 2010-11-02 접합 기판의 제조 방법, 접합 기판, 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라 KR101699979B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009272491A JP5644096B2 (ja) 2009-11-30 2009-11-30 接合基板の製造方法及び固体撮像装置の製造方法
JPJP-P-2009-272491 2009-11-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170008664A Division KR20170012513A (ko) 2009-11-30 2017-01-18 접합 기판의 제조 방법, 접합 기판, 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라

Publications (2)

Publication Number Publication Date
KR20110060796A KR20110060796A (ko) 2011-06-08
KR101699979B1 true KR101699979B1 (ko) 2017-02-13

Family

ID=44068574

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100108025A KR101699979B1 (ko) 2009-11-30 2010-11-02 접합 기판의 제조 방법, 접합 기판, 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라
KR1020170008664A KR20170012513A (ko) 2009-11-30 2017-01-18 접합 기판의 제조 방법, 접합 기판, 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020170008664A KR20170012513A (ko) 2009-11-30 2017-01-18 접합 기판의 제조 방법, 접합 기판, 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라

Country Status (5)

Country Link
US (3) US8642444B2 (ko)
JP (1) JP5644096B2 (ko)
KR (2) KR101699979B1 (ko)
CN (1) CN102082157B (ko)
TW (1) TWI480936B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164898B2 (en) * 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
JP5857399B2 (ja) * 2010-11-12 2016-02-10 ソニー株式会社 固体撮像装置及び電子機器
US9947688B2 (en) * 2011-06-22 2018-04-17 Psemi Corporation Integrated circuits with components on both sides of a selected substrate and methods of fabrication
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
JP6007137B2 (ja) * 2013-03-14 2016-10-12 本田技研工業株式会社 異種材接合品及びその製造方法
KR102136845B1 (ko) 2013-09-16 2020-07-23 삼성전자 주식회사 적층형 이미지 센서 및 그 제조방법
JP2015122566A (ja) * 2013-12-20 2015-07-02 株式会社村田製作所 弾性波装置
WO2015112308A1 (en) 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
US10312134B2 (en) * 2014-09-04 2019-06-04 Globalwafers Co., Ltd. High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
WO2016143282A1 (ja) * 2015-03-10 2016-09-15 株式会社デンソー 基板接合方法
JP2016171307A (ja) * 2015-03-10 2016-09-23 株式会社デンソー 基板接合方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
US10355039B2 (en) * 2015-05-18 2019-07-16 Sony Corporation Semiconductor device and imaging device
JP2016219660A (ja) * 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
CN114496732B (zh) 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
US10304722B2 (en) 2015-06-01 2019-05-28 Globalwafers Co., Ltd. Method of manufacturing semiconductor-on-insulator
US9704916B2 (en) * 2015-07-24 2017-07-11 Artilux Inc. Multi-wafer based light absorption apparatus and applications thereof
US10644187B2 (en) 2015-07-24 2020-05-05 Artilux, Inc. Multi-wafer based light absorption apparatus and applications thereof
CN105261586B (zh) * 2015-08-25 2018-05-25 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
SG11201804271QA (en) 2015-11-20 2018-06-28 Sunedison Semiconductor Ltd Manufacturing method of smoothing a semiconductor surface
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US10593748B2 (en) 2016-03-07 2020-03-17 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
CN116314384A (zh) 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
US10546771B2 (en) 2016-10-26 2020-01-28 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
KR102301594B1 (ko) 2016-12-05 2021-09-14 글로벌웨이퍼스 씨오., 엘티디. 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
KR102306730B1 (ko) 2016-12-28 2021-09-30 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
EP3590130A1 (de) * 2017-03-02 2020-01-08 EV Group E. Thallner GmbH Verfahren und vorrichtung zum bonden von chips
WO2019013904A1 (en) 2017-07-14 2019-01-17 Globalwafers Co., Ltd. METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE ON INSULATION
JP6971722B2 (ja) 2017-09-01 2021-11-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
EP3785293B1 (en) 2018-04-27 2023-06-07 GlobalWafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
KR102593272B1 (ko) * 2018-05-24 2023-10-23 엘지디스플레이 주식회사 표시 장치
WO2019236320A1 (en) 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
WO2020000378A1 (zh) * 2018-06-29 2020-01-02 长江存储科技有限责任公司 半导体结构及其形成方法
CN116995059A (zh) * 2018-06-29 2023-11-03 长江存储科技有限责任公司 半导体结构及其形成方法
US11664357B2 (en) 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
CN109037035A (zh) * 2018-07-31 2018-12-18 成都海威华芯科技有限公司 一种提高SiC基GaN晶圆背金粘附性的方法及系统
JP7240833B2 (ja) * 2018-08-01 2023-03-16 日本放送協会 撮像素子
JP7024668B2 (ja) * 2018-09-05 2022-02-24 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
JP7006544B2 (ja) * 2018-09-05 2022-02-10 株式会社Sumco Ｓｏｉウェーハ及びその製造方法
TW202044333A (zh) * 2019-02-20 2020-12-01 日商索尼半導體解決方案公司 攝像裝置
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
GB202008892D0 (en) * 2020-06-11 2020-07-29 Spts Technologies Ltd Method of deposition
CN112652676A (zh) * 2020-12-02 2021-04-13 广东省大湾区集成电路与系统应用研究院 一种探测器的集成结构及集成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110099A1 (en) 2002-10-24 2006-05-25 Sony Corporation Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof
WO2008025475A2 (en) 2006-08-30 2008-03-06 Siltronic Ag Multilayered semiconductor wafer and process for manufacturing the same
JP2009117533A (ja) 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274368A (ja) 2000-03-27 2001-10-05 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6566158B2 (en) * 2001-08-17 2003-05-20 Rosemount Aerospace Inc. Method of preparing a semiconductor using ion implantation in a SiC layer
EP1434242B1 (en) * 2002-12-27 2010-11-24 Panasonic Corporation Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
JP4389626B2 (ja) 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
US20050263891A1 (en) * 2004-05-28 2005-12-01 Bih-Huey Lee Diffusion barrier for damascene structures
CN102148217A (zh) * 2005-06-20 2011-08-10 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
KR100769144B1 (ko) * 2006-07-24 2007-10-22 동부일렉트로닉스 주식회사 에스아이피 구조의 반도체 장치 및 그 제조방법
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
JP4644696B2 (ja) * 2007-05-30 2011-03-02 富士フイルム株式会社 裏面照射型撮像素子及びその製造方法
JP2009035720A (ja) 2007-07-11 2009-02-19 Seiko Epson Corp 接合膜付き基材、接合方法および接合体
US20090061649A1 (en) * 2007-08-28 2009-03-05 International Business Machines Corporation LOW k POROUS SiCOH DIELECTRIC AND INTEGRATION WITH POST FILM FORMATION TREATMENT
US20090130414A1 (en) * 2007-11-08 2009-05-21 Air Products And Chemicals, Inc. Preparation of A Metal-containing Film Via ALD or CVD Processes
US7947570B2 (en) * 2008-01-16 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method and manufacturing apparatus of semiconductor substrate
JP4725614B2 (ja) * 2008-01-24 2011-07-13 ソニー株式会社 固体撮像装置
JP5269454B2 (ja) * 2008-03-25 2013-08-21 株式会社東芝 固体撮像素子
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060110099A1 (en) 2002-10-24 2006-05-25 Sony Corporation Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof
WO2008025475A2 (en) 2006-08-30 2008-03-06 Siltronic Ag Multilayered semiconductor wafer and process for manufacturing the same
JP2009117533A (ja) 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法

Also Published As

Publication number Publication date
KR20110060796A (ko) 2011-06-08
KR20170012513A (ko) 2017-02-02
US20110128399A1 (en) 2011-06-02
TWI480936B (zh) 2015-04-11
US20140120654A1 (en) 2014-05-01
JP5644096B2 (ja) 2014-12-24
TW201137957A (en) 2011-11-01
US20170084647A1 (en) 2017-03-23
US8642444B2 (en) 2014-02-04
CN102082157B (zh) 2014-03-19
US9530687B2 (en) 2016-12-27
US10217791B2 (en) 2019-02-26
JP2011114326A (ja) 2011-06-09
CN102082157A (zh) 2011-06-01

Similar Documents

Publication Publication Date Title
KR101699979B1 (ko) 접합 기판의 제조 방법, 접합 기판, 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라
JP5009368B2 (ja) 背面照射型フォトダイオードを用いたイメージセンサの製造方法
JP4915107B2 (ja) 固体撮像装置および固体撮像装置の製造方法
CN100481474C (zh) 固态成像装置、相机及制造固态成像装置的方法
EP1453097A1 (en) Solid-state image sensor and its production method
KR102079407B1 (ko) 반도체 장치의 제조 방법
KR101385410B1 (ko) 고체 촬상 디바이스의 제조 방법
JP2011096851A (ja) 半導体装置とその製造方法、及び電子機器
US8106473B2 (en) Germanium film optical device
JP2012204501A (ja) 半導体装置、電子デバイス、及び、半導体装置の製造方法
US20120217600A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP6168366B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器
JP2005019573A (ja) 固体撮像装置および固体撮像装置の製造方法
JP2005259828A (ja) 固体撮像素子及びその製造方法
CN111834287B (zh) 深沟槽隔离结构的制备方法及半导体结构
JP2015095517A (ja) 積層型集積回路及びその製造方法
CN102928089B (zh) 一种非制冷热释电线列焦平面及其制造方法
CN202885979U (zh) 一种非制冷热释电线列焦平面
CN102403324A (zh) 半导体器件的制造方法、半导体器件及相机组件
JP2013168468A (ja) 固体撮像素子
KR100731101B1 (ko) 시모스 이미지 센서의 제조 방법
JP2006173349A (ja) 固体撮像素子の製造方法及び固体撮像素子
JP4470409B2 (ja) 固体撮像素子の製造方法
JP6465665B2 (ja) 固体撮像素子およびその製造方法
WO2011148434A1 (ja) 半導体基板及びこれを用いた固体撮像装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant