KR101576859B1

KR101576859B1 - 프린트 기판

Info

Publication number: KR101576859B1
Application number: KR1020090053858A
Authority: KR
Inventors: 나오토 쿠스모토
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2008-06-18
Filing date: 2009-06-17
Publication date: 2015-12-11
Also published as: JP2015039028A; KR20090131657A; US20090314535A1; US9095066B2; JP5947859B2; JP2013243414A; JP5638677B2; JP2010028110A

Abstract

본 발명은, 소형의 칩 부품을 실장할 때에 땜납 리플로우 공정을 행해도, 회로기판의 원하는 위치에 칩 부품을 탑재하는 것을 과제의 하나로 한다. 칩 부품과 땜납으로 접속하는 접속 전극(랜드)의 형상을 개량함으로써, 상기 과제를 해결한다. 접속 전극의 형상의 상면형상을 단자 전극의 상면형상과 다르게 하여서 칩 부품의 하면의 기울기를 저감한다. 다만, 접속 전극의 면적은, 칩 부품과 포갰을 경우, 칩 부품의 단자 전극의 면적보다도 크게 하는 것이 바람직하고, 접속 전극의 상면형상은, 단자 전극의 외측에 돌출한 부분을 갖는 것이 바람직하다. 또한, 접속 전극의 단자 전극과 겹치는 면적이, 단자 전극의 면적과 같아서, 접속 전극의 면적 전체는, 단자 전극의 면적보다도 크다.

프린트 기판, 칩 부품, 땜납, 접속 전극, 단자 전극.

Description

프린트 기판{Printed board}

본 발명은 유리 직포를 사용해서 에폭시 수지를 함침시킨 절연성 기판이나, 플라스틱이나, 세라믹 등으로 이루어지는 회로기판(프린트 기판이라고도 부른다)의 표면상에 칩형 전자부품을 가진 것, 또는 회로기판 위에 납땜하는 칩형 전자부품의 실장 구조에 관한 것으로, 특히 적어도 2단자이상의 칩 부품의 실장 구조에 관한 것이다.

최근, 전자기기의 소형화를 위해, 회로기판에의 칩 부품의 실장 밀도의 고밀도화가 도모되고 있다. 따라서, 칩 부품보다도 소요면적이 커지는 실장 구조, 예를 들면 세라믹 또는 플라스틱의 상자 모양의 측면에 발과 같이 리드가 나온 리드프레임 구조는, 실장 밀도의 고밀도화에 적당하지 않다고 말할 수가 있다. 이러한 리드프레임 구조를 사용하지 않고, 고밀도화를 꾀하기 위해서, 전극을 칩 부품의 저면(하면)에 설치하고, 설치 후도 칩 부품의 점유 면적과 거의 같게 하는 CSP(Chip Size Package)라고 불리는 구조가 주목받고 있다. CSP는, 칩 부품의 단자 전극과 회로기판의 접속 전극을 최단 거리의 전류경로에서 전기적으로 접속할 수 있기 때 문에, 칩 부품간의 간격을 좁힐 수 있고, 실장 밀도의 고밀도화를 꾀할 수 있다.

또한, 전극을 칩 부품의 저면(하면)에 설치한 광전변환소자를 특허문헌1에 개시하고 있다.

회로기판에 설치하는 접속 전극은, 칩 부품의 단자 전극의 면적과 동일 또는 그것보다 큰 면적을 갖고 있다. 또한, 회로기판에 설치하는 접속 전극은 랜드라고도 불린다. 또한, 다른 실장기술로서 BGA(Ball Grid Array)이나 LGA(Land Grid Array)등이 있다.

또한, 칩 부품을 회로기판에 실장하는 순서를 설명한다. 우선, 회로기판의 접속 전극의 형상과 거의 동일한 통로 형상을 갖는 마스크에 의해 크림 땜납을 공급하고, 크림 땜납을 회로기판의 접속 전극 위에 인쇄한다. 그리고, 칩 부품의 단자 전극이 설치되어 있는 면을 하면이라고 하고, 크림 땜납을 거쳐서 접속 전극과 위치가 겹치도록 탑재한 후, 리플로우 납땜을 행한다.

[선행 기술 문헌]

[특허문헌]일본국 공개특허공보 특개2004-172603

적어도 2개의 단자 전극을 갖는 1개의 칩 부품을 회로기판에 실장하려고 할 경우, 문제가 생긴다.

문제의 일례를 도 14에 나타낸다.

회로기판(20)에 설치되는 접속 전극(22)의 상면형상의 비교 예를 게시한다. 또한, 대응하는 칩 부품(24)의 단자 전극(23)의 상면형상도 나타낸다. 도 14a에 나타나 있는 바와 같이 접속 전극(22)의 네 귀퉁이는 단자 전극(23)과 겹치지 않는 위치에 배치되어 있다. 또한, 칩 부품은 저면에 평면을 갖고 있고, 그 저면에 단자 전극이 설치된다.

리플로우를 행하기 전에, 칩 부품의 저면과 회로기판의 평면이 거의 평행이 되도록 재치해도, 리플로우를 함으로써 용융하는 땜납은 표면장력에 의해 반구 모양으로 되려고 하기 때문에, 땜납 위의 칩 부품이 도면 중의 화살표의 방향으로 이동하고, 리플로우 종료시에는 회로기판의 평면에 대하여 칩 부품의 저면이 기운다. 칩 부품이 이동하는 방향으로서 칩 부품의 횡방향(11), 또는 횡방향과 직교하는 방향인 종방향(12)이 있다. 또한, 화살표의 방향에 한정되지 않고, 기울기, 예를 들면 칩 부품의 대각선 방향으로 이동하는 경우도 있다. 다시 말해, 칩 부품의 아래쪽의 땜납이 용융하고 있는 동안에 칩 부품이 수평방향 또는 수직방향으로 이동한다. 용융하고 있는 땜납(25)에 의해 칩 부품(24)의 저면이 기운 상태의 단면모식도의 일례를 도 14b에 나타낸다. 그리고, 땜납이 냉각되어서 고화하면, 칩 부품(24)의 저면이 기운채 실장되는 문제가 발생할 우려가 있다. 이러한 적합치 않은 경우는 불량품으로 간주할 수 있고, 수율의 저하에 연결된다.

또한, 이러한 문제가 발생했을 경우, 기울기의 정도도 변동하기 때문에, 고착 강도에 편차가 발생한다. 또한, 기울기뿐만 아니라, 리플로우에 의해 칩 부품이 도면 중의 화살표의 방향으로 이동하기 때문에, 리플로우 전후에서 칩 부품의 위치 가 다르다. 가령, 리플로우 전에 마운터에 의해 칩 부품을 옳은 위치에 배치했다고 한들, 리플로우에 의해 위치가 벗어나버릴 우려가 있다.

특히, 칩 사이즈가, 예를 들면 종방향에 있어서의 치수(길이)가, 1.2mm, 횡방향에서의 치수(폭)가 1.Omm이라고 한 소형의 칩 부품을 실장할 때에, 상기 문제가 현저하게 보여진다. 또한, 칩 부품의 전체의 두께가, 예를 들면, 0.55mm보다도 얇은 0.3mm 쪽이, 상기 문제가 생기기 쉬운 경향이 보여진다.

회로기판에 칩 부품을 실장 접속할 때에, 고밀도 실장, 고신뢰성 접속을 실현할 수 있는 실장 구조 및 프린트 기판을 제공하는 것을 과제의 하나로 한다.

또한, 소형의 칩 부품을 실장할 때에, 회로기판상에서의 칩 부품의 재치상태를 안정시켜, 땜납 리플로우 공정에 의한 접속 작업을 안정하게 행하는 것을 과제의 하나로 한다.

구체적으로는, 소형의 칩 부품을 실장할 때에 땜납 리플로우 공정을 실시해도, 회로기판의 원하는 위치에 칩 부품을 탑재하는 것을 과제의 하나로 한다.

또한, 구체적으로는, 소형의 칩 부품을 실장할 때에 땜납 리플로우 공정을 실시해도, 땜납으로 단자 전극에 고정된 칩 부품의 저면의 기울기를 저감하고, 바람직하게는 기울기를 없애는 것을 과제의 하나로 한다.

또한, 칩 부품이 땜납 접합에 의해 실장된 회로기판은, 전자기기에 내장되어서 사용되게 된다. 그 전자기기의 사용 환경이 온도변화가 적은 경우에는, 문제없지만, 예를 들면 차재용의 전자기기에서는 사용 환경온도가 영하로부터 수십℃까지의 변화를 견디어내는 것이 필요하고, 고온환경하 및 저온환경하에서의 신뢰성 및 고온환경과 저온환경과의 사이클 변화를 받았을 때의 신뢰성이 요구된다. 또한, 휴대전화 등의 휴대형의 전자기기에 있어서도 옥내외, 및 사용지역에 관계 없이, 고온환경하 및 저온환경하에서의 신뢰성이 요구된다.

회로기판에 표면실장한 칩 부품의 사용중에 가열, 냉각 등의 열이력이 가해져도, 열이력에 의한 파괴나 열화를 방지하는 칩 부품의 실장 구조 및 프린트 기판을 제공하는 것을 과제의 하나로 한다.

그래서, 칩 부품과 땜납으로 접속하는 접속 전극(랜드)의 형상을 개량함으로써, 상기 과제를 해결한다.

적어도 2개의 단자 전극을 갖는 칩 부품은, 직방체의 각(角) 칩 형상,또는 판자 모양의 칩 형상이다. 또한, 적어도 2개의 단자 전극을 갖는 칩 부품의 측면에는 전극을 갖고 있지 않고, 칩 부품의 저면에 한 쌍의 단자 전극을 갖고 있다. 또한, 본 명세서에 있어서, 적어도 2개의 단자 전극을 갖는 칩 부품은, 플립 칩과 같이 단자 전극에 범프 등의 볼록부를 갖고 있지 않고, 단자 전극의 표면은 평탄하다.

칩 부품의 단자 전극은, 상면형상이 정방형 또는 장방형 등의 사각형이며, 단자 전극 간격De를 둔 2개의 전극이 쌍으로 되어 있다. 단자 전극 간격De는, 납땜시, 땜납이 전극간에 연결되어 쇼트가 발생하는 땜납 브리지 불량 등이 생기지 않는 범위, 0.2mm이상, 바람직하게는 0.3mm이상으로 설정된다.

이러한 적어도 2개의 단자 전극에 대향해서 설치하는 적어도 2개의 접속 전 극은, 접속 전극 간격Lh를 두고서 회로기판 위에 배치한다.

종래에는, 접속 전극의 형상도 사각형이며, 한쪽의 접속 전극의 4개의 각(角)부 중, 또 한쪽의 접속 전극의 2개의 각부와 접속 전극간격Lh를 두고서 배치되어 있는 2개의 각부와, 가장 가까이에 배치되는 단자 전극의 2개의 각부는, 떨어져 배치되어 있었다.

그래서, 도 14a에 나타나 있는 바와 같은 접속 전극 대신에, 도 15a에 나타나 있는 바와 같이, 접속 전극간격Lh와 단자 전극간격De가 거의 같아지도록 한다. 이렇게 함으로써, 땜납 리플로우 공정시에 칩 부품(34)이 칩 부품의 횡(lateral)방향으로 이동하는 것을 억제한다. 그렇지만, 도 15a의 실장 구조에서는, 단자 전극(33)의 긴변의 길이W보다도 접속 전극의 전폭(2Lm+Lw)이 넓기 때문에, 땜납 리플로우 공정 시에 칩 부품(34)이 종(longitudnal)방향과 직교하는 방향인 칩 부품의 횡방향(30)으로 이동하는 것을 억제하는 것이 곤란하다.

그래서, 도 15a에 나타나 있는 바와 같은 접속 전극 대신에 도 15b에 나타나 있는 바와 같이, 접속 전극(42)의 상면형상을 단자 전극의 상면형상과 동일형상으로 해서 단자 전극의 각 한변과 접속 전극의 각 한변을 거의 같다고 한다. 다시 말해, 접속 전극과 단자 전극의 평면면적을 같게 한다. 도 15b의 접속 전극(42)의 상면형상은, 단자 전극의 긴변의 길이W와 접속 전극의 전폭(2Lm+Lw)이 동일하게 된다. 또한, 접속 전극간격Lh와 단자 전극간격De를 거의 같다고 한다. 이렇게 하면, 땜납 리플로우 공정 시에 칩 부품의 종방향 및 횡방향으로 이동하는 것을 억제할 수 있다. 그렇지만, 도 15b의 접속 전극(42)의 상면형상에서는, 칩 부품의 이동을 억제한다고 하여도, 칩 부품의 하면의 기울기가 생기는 것을 방지하는 것은 곤란하다.

그래서, 접속 전극의 형상의 상면형상을 단자 전극의 상면형상과 다르게 하여 칩 부품의 하면의 기울기를 저감한다. 또한, 2개의 접속 전극의 가장 가까운 평행한 2변의 길이는, 단자 전극의 긴변의 길이W와 거의 같다고 한다. 이렇게 함으로써, 하나의 접속 전극의 2개의 각부와 하나의 단자 전극의 2개의 각부를 가까이 해서 배치할 수 있고, 바람직하게는 4개의 정점의 위치를 일치시킨다. 즉, 2개의 접속 전극의 가장 가까운 평행한 2변의 양단에 위치하는 4개의 각부(2개의 접속 전극의 합계 4개의 각부)와 2개의 단자 전극의 합계 4개의 각부를 가까이 해서 배치한다. 이렇게 함에 따라, 땜납 리플로우 공정 시에 칩 부품이 칩 부품의 종방향 및 횡방향으로 이동하는 것을 억제할 수 있고, 또한, 칩 부품의 하면의 기울기의 발생을 억제할 수 있다. 이렇게, 칩 부품의 하면의 기울기의 발생을 억제하는 점에서, 접속 전극의 형상의 상면형상을 단자 전극의 상면형상과 다르게 하는 것은 유용하다.

단, 접속 전극의 면적은, 칩 부품과 포갰을 경우, 칩 부품의 단자 전극의 면적보다도 크게 하는 것이 바람직하고, 접속 전극의 상면형상은, 단자 전극의 외측에 돌출한 부분을 갖는 것이 바람직하다. 구체적으로는 접속 전극의 형상을 육각형 또는 그 이상의 다각형으로 한다. 또한, 접속 전극의 단자 전극과 겹치는 면적이, 단자 전극의 면적과 같아서, 접속 전극의 면적전체는, 단자 전극의 면적보다도 크다. 접속 전극의 면적을 크게 하는 것은, 땜납의 양을 제어하는데 있어서 중요하 다. 또한, 접속 전극의 단자 전극과 겹치는 면적이, 단자 전극의 면적과 같은 것으로 하는 것은, 칩 부품을 고정하는 면적이 커지기 때문에, 칩 부품의 고착 강도를 확보하는데 있어서 중요하다. 고착 강도를 확보하여서 고신뢰성을 실현하고, 회로기판에 표면실장한 칩 부품의 사용중에 가열, 냉각 등의 열이력이 가해져도, 열이력에 의한 파괴나 열화를 방지할 수 있다.

본 명세서에서 개시하는 발명의 일 형태는, 칩 부품의 적어도 2개의 단자 전극을 각각 고정하는 적어도 2개의 접속 전극을 표면상에 갖는 프린트 기판이며, 칩 부품의 하면에는, 칩 부품의 종방향의 중심선에 대하여 평행하게 2개의 단자 전극을 갖고, 하나의 접속 전극은, 단자 전극과 다른 상면형상을 갖고, 또한, 하나의 단자 전극보다도 면적이 크고, 접속 전극과 단자 전극의 사이에 배치되는 땜납을 거쳐서 칩 부품이 상면상에 탑재되는 것을 특징으로 하는 프린트 기판이다.

본 발명의 일 형태에 있어서, 단자 전극의 한변과 접속 전극의 한변의 길이는 거의 동일하지만, 그 접속 전극의 한변의 양단으로부터 넓어진 상면형상으로 하는 것은 유용하다.

아울러, 사각형인 단자 전극의 내각을 90도로 간주했을 경우, 단자 전극의 정점과 일치하는 접속 전극의 정점에 있어서의 내각θ를 90도보다 크게 180도미만, 바람직하게는, 105도이상 155도이하로 함으로써, 땜납 리플로우 공정시, 셀프 얼라인먼트 효과(자기위치 보정기능)를 발휘시킬 수 있다. 셀프 얼라인먼트 효과란, 땜납 리플로우 공정시, 용융한 땜납은 표면장력으로 칩 부품과 접합한 상태에서 땜납의 표면적이 최소로 되도록 형상을 변화하고, 그 결과, 칩 부품이 땜납의 표면장력 에 의해 이동하고, 원하는 위치에 위치 결정되는 것이다. 셀프 얼라인먼트 효과가 발휘됨으로써, 칩 마운터로 회로기판에 탑재된 칩 부품이, 리플로우 땜납 시장에 의하여 소정위치에 접속되기 때문에, 칩 부품 및 그 단자 전극의 사이즈가 작더라도 저렴한 장치, 예를 들면 얼라인먼트의 차이가 큰 칩 마운터를 사용해도 용이하게 조립을 할 수 있는 실장 공정이 가능해진다.

접속 전극의 정점에 있어서의 내각θ을 90도보다 크고 180도미만, 바람직하게는, 105도이상 155도이하로 하는 것은, 다시 말해, 접속 전극은, 단자 전극보다도 외측에 돌출한 부분을 가진다. 2개의 접속 전극의 가장 가까운 평행한 2변의 길이는, 단자 전극의 긴변의 길이W와 거의 같다고 한다.

접속 전극의 상면형상을 접속 전극의 한변의 양단으로부터 넓어진 형상으로 하는 다른 발명의 구성은, 칩 부품의 적어도 2개의 단자 전극을 각각 고정하는 적어도 2개의 접속 전극을 표면상에 갖는 프린트 기판이며, 접속 전극은, 단자 전극과 겹치고, 단자 전극의 상면형상은 사각형이며, 단자 전극의 한변의 양단에 위치하는 2개의 각부와, 접속 전극의 한변의 양단에 위치하는 2개의 각부는 땜납을 거쳐서 겹치고, 칩 부품의 상면형상은, 긴변과 짧은 변을 갖는 사각형이며, 접속 전극의 형상은, 2개의 각부로부터 칩 부품의 종방향의 중심선으로부터 벗어나는 방향으로 폭이 넓어지는 옷단확대 형상이며, 땜납을 거쳐서 칩 부품이 표면상에 탑재되는 것을 특징으로 하는 프린트 기판이다.

상기 본 발명의 일 형태는, 상기 과제의 적어도 하나를 해결한다. 상기 회로기판, 즉 접속 전극을 표면상에 갖는 프린트 기판으로 함으로써, 칩 부품의 저면의 기울기를 저감할 수 있다. 또한, 상기 접속 전극을 표면상에 갖는 프린트 기판으로 함으로써, 칩 부품의 저면의 기울기의 편차를 저감할 수 있다. 특히, 칩 부품이 광전변환소자, 예를 들면, 포토센서 등의 경우, 칩 부품의 기울기에 의한 광의 입사각의 변동에 의해, 출력값의 변동 기인이 되는 것이 있다. 또한, 상기 접속 전극을 표면상에 갖는 프린트 기판으로 함으로써, 칩 부품의 기울기에 기인하는 고착 강도의 저하를 방지할 수 있고, 고착 강도의 편차를 저감할 수 있다.

상기 구성에 있어서, 접속 전극의 형상의 하나는, 장방형의 2개의 각부를 절결한 부등변 육각형이다. 접속 전극의 형상은, 예를 들면 도 1a에 나타나 있는 바와 같이 6개의 내각 중, 2개의 내각이 직각인 부등변 육각형으로 한다.

또한, 접속 전극의 형상은, 2개의 각부로부터 칩 부품의 종방향의 중심선으로부터 벗어나는 방향으로 연속적 또는 불연속적으로 폭이 넓어지는 옷단확대 형상이면, 특별하게 한정되지 않고, 예를 들면 장방형의 2개의 각부를 절결한 부분이 만곡하여 있어도 된다. 전극의 형상이, 각부로부터 어떤 방향으로 연속적이란, 전극의 외주연 형상이 각부를 기점으로서 연장되고 있는 직선 또는 곡선인 것을 가리키고, 불연속이란, 전극의 외주연 형상이 각부를 기점으로서 계단형의 잘잘한 계단인 것을 가리키고 있다. 또한, 접속 전극의 형상은, 적어도 하나의 각부가 둥근 형상으로 되어 있어도 되고, 예를 들면 가늘고 긴 타원의 중앙을 굴곡시킨 형상으로 해도 된다.

또한, 용융한 땜납의 높이가 균일한 면적을 넓히기 때문에, 접속 전극의 형상을 더 연구하는 것이 바람직하다. 용융한 땜납의 단면형상은, 접속 전극의 형상 에 크게 영향을 미친다. 용융한 땜납은, 반구 모양으로 되려고 하기 때문에, 접속 전극의 형상이 사각형이면, 그 중앙부분을 중심으로 해서 반구 모양으로 되려고 한다. 접속 전극의 상면형상을 복잡한 형상으로 하여서 용융한 땜납의 높이가 균일한 면적을 넓힌다. 구체적으로는, 6개의 내각 중, 2개의 내각이 직각인 부등변 육각형의 가장 긴 한변의 중앙을 절결한 복잡한 다각형으로 하는 것이 바람직하다. 구체적으로는, 일단과 타단과의 중간위치가 돌출한 굴곡부를 갖는 형상, 예를 들면 도 3a에 나타나 있는 바와 같은 십각형으로 한다. 한 쌍의 접속 전극의 간격은 거의 일정해서, 단자 전극의 간격과 거의 동일하다. 굴곡부를 갖는 접속 전극의 형상이 셀프얼라인 효과를 발휘하는 데에 기여한다. 도 3a에 나타내는 형상으로 함으로써, 용융한 땜납의 높은 부분의 형상은 바나나 형상으로 할 수 있고, 용융한 땜납의 중앙부분의 폭은 단자 전극의 짧은 변의 길이와 거의 같다고 하고, 용융한 땜납의 양단부에 있어서는, 단자 전극의 짧은 변의 길이보다도 넓은 형상으로 할 수 있다. 또한, 용융한 땜납의 단면형상은, 접속 전극의 형상을 따르고, 하나의 단부의 중심에 1개의 정점을 갖는 반구, 또 하나의 단부의 중심에 1개의 정점을 갖는 반구, 중앙부분에 1개의 정점을 갖는 반구, 합계 3점의 정점을 갖게 하도록 용융한 땜납이 넓혀지고, 땜납의 높이가 균일한 면적을 넓힌다. 땜납의 높이가 넓은 면적으로 일정해지고, 한층 더 칩 부품의 하면의 기울기의 발생을 억제할 수 있다.

또한, 도 3a에 나타내는 형상으로 함으로써, 도 1의 접속 전극보다도, 접속 전극의 면적을 축소할 수 있고, 다른 발명의 구성은, 칩 부품의 적어도 2개의 단자 전극을 각각 고정하는 적어도 2개의 접속 전극을 표면상에 갖는 프린트 기판이며, 단자 전극의 상면형상은 사각형이며, 단자 전극의 한변의 양단에 위치하는 2개의 각부와, 접속 전극의 2개의 각부는 땜납을 거쳐서 겹치고, 접속 전극의 상면형상은, 일단과 타단과의 중간위치가 돌출한 굴곡부를 갖고, 2개의 접속 전극은, 돌출한 굴곡부끼리가 칩 부품의 길이방향의 중심선을 끼워서 가장 근접하게 되도록 배치되고, 땜납을 거쳐서 칩 부품이 표면상에 탑재되는 것을 특징으로 하는 프린트 기판이다.

본 발명의 일 형태는, 상기 과제 중 적어도 하나를 해결한다.

또한, 본 명세서에 있어서, 접속 전극은 배선과 일체 형성되어 있기 때문에, 접속 전극의 형상이란, 배선 부분을 제외한 형상을 가리키는 것으로 한다. 또한, 배선 부분에는 땜납이 대부분 부착되지 않기 때문에, 땜납이 부착하는 부분을 접속 전극이라고도 말할 수 있다.

전술한 이러한 수단은 단순한 설계 사항이 아니고, 여러 가지 랜드 형상을 시험하여 만들어서 땜납 리플로우를 행하고, 그것들 랜드를 갖는 회로기판에 칩 부품을 실장하고, 발명자들의 깊은 검토 후, 발명된 사항이다.

또한, 칩 부품에 저면에 더해, 측면에도 전극이 있을 경우, 맨해턴 현상(툼스톤 현상)이라고 불리는 현상이 발생하는 경우가 있다. 이 현상은, 리플로우 공정시에 단자 전극간에, 땜납에 대한 흡습성에 차이가 있거나, 납땜 온도에 차이가 있거나 했을 때에 생기기 쉽다. 이 현상을 막기 위해서, 측면에도 단자 전극을 갖고 있는 칩 부품의 단자 전극의 가장자리를 접속 전극(랜드)의 가장자리의 내측에 배치하고, 단자 전극의 가장자리를 둘러싸도록 땜납 필렛(fillet)을 형성한다. 다시 말해, 측면에도 단자 전극을 갖고 있는 칩 부품은, 접속 전극간격Lh와 단자 전극간격De를 다르게 하고, 단자 전극간격De보다도 접속 전극간격Lh가 작아지도록 설계된다. 본 발명의 일 형태에 있어서는, 이러한 측면에도 단자 전극을 갖고 있는 칩 부품을 사용하는 것은 상정하고 있지 않고, 접속 전극과 단자 전극의 위치 관계 및 접속 전극의 형상이 크게 다르다.

본 명세서에서 상정하고 있는 칩 부품은, 저면(하면)에 적어도 2개의 전극을 갖는 구조, 다시 말해, 하면전극구조의 소자, 예를 들면 하면전극구조의 포토IC등의 광전변환소자, 하면전극구조의 탄탈 콘덴서 등의 칩 콘덴서 등을 들 수 있다.

본 명세서에 있어서, 회로기판이란, 프린트 배선판(PWB), 프린트 회로판(PCB)등을 가리키고 있다. 또한, 칩 부품을 인터포저에 실장하고, 그 인터포저를 회로기판에 실장해도 좋다. 칩 부품을 인터포저에 실장하는 경우에는, 인터포저의 접속 전극의 형상을 전술한 접속 전극의 형상이라고 한다. 이 경우, 칩 부품의 적어도 2개의 단자 전극을 각각 고정하는 적어도 2개의 접속 전극을 표면상에 갖는 인터포저를 탑재한 프린트 기판이 된다.

본 명세서에 있어서, 상, 하, 측, 수평, 수직 등의 방향을 나타내는 문언은, 기판 표면 위에 디바이스를 배치했을 경우의 기판면을 기준으로 하는 방향을 가리킨다. 예를 들면, 회로기판 위에 칩 부품을 배치한 경우에는, 회로기판의 기판면을 기준으로서 설명하고, 칩 부품을 구성하는 기판 위에 소자가 형성되어 있을 경우에는, 칩 부품을 구성하는 기판의 기판면을 기준으로 한다.

본 명세서에 있어서 사용한 정도를 의미하는 용어, 예를 들면 「약」, 「거 의」등은, 최종결과가 현저하게는 변화되지 않도록 정도를 의미하는 용어의 합리적인 일탈의 정도를 의미한다. 이것들의 용어는, 용어의 적어도 ±5％의 일탈을 포함하는 것으로서 해석되어야 하지만, 이 일탈이 용어의 의미를 부정하지 않는 것을 조건으로 한다.

회로기판에 칩 부품을 실장 접속할 때에, 고밀도 실장, 고신뢰성 접속을 실현할 수 있다.

또한, 소형의 칩 부품을 실장할 때에 땜납 리플로우 공정을 실시해도, 회로기판의 원하는 위치에 칩 부품을 탑재할 수 있다.

또한, 소형의 칩 부품을 실장할 때에 땜납 리플로우 공정을 실시해도, 땜납으로 단자 전극에 고정된 칩 부품의 저면의 기울기를 저감, 혹은 기울기를 없앨 수 있다.

본 발명의 실시형태에 대해서, 이하에 설명한다.

(실시형태1)

칩 부품의 적어도 2개의 단자 전극을 각각 고정하는 적어도 2개의 접속 전극을 표면상에 갖는 프린트 기판의 실장 구조의 평면도의 일례를 도 1a에 나타낸다.

여기에서는, 1.2mm×1.Omm의 사이즈의 미세한 칩 부품, 구체적으로는 포토센서를 갖는 하면전극구조의 칩을 회로기판에 설치하는 예를 게시한다.

칩 부품(104)의 하면에는, 칩 부품의 종방향의 중심선에 대하여 평행하게 2 개의 단자 전극(103)을 갖는다. 2개의 단자 전극의 단자 전극간격De는, 0.3mm이다. 단자 전극간격De의 하한은 0.2mm이며, 상한은, 칩의 종방향의 길이로부터 2개의 단자 전극의 짧은 변의 길이를 뺀 값이다. 단자 전극은, 한 쌍의 짧은 변과 한 쌍의 긴변으로 이루어진 장방형이며, 도 1a 중에 점선으로 나타낸 칩 부품의 종방향의 중심선(100)과 긴변이 평행해서, 짧은 변의 길이는 0.35mm, 긴변의 길이W는 0.8mm이다.

도 1a에서는 간략화를 위해, 땜납을 도시하지 않았지만, 도 1a의 쇄선Ⅹ-Y로 절단한 단면도인 도 1b에 땜납(105)을 보이고 있다.

회로기판(101) 위에는, 2개의 접속 전극(102)이 설치된다. 도 1b에 나타나 있는 바와 같이, 접속 전극(102)은, 땜납(105)을 거쳐서 단자 전극(103)과 겹치고, 칩 부품(104)이 회로기판(101)에 설치되어 있다. 회로기판(101)에 설치된 2개의 접속 전극(102) 위에 크림 땜납을 인쇄하고, 2개의 접속 전극(102) 위에 칩 부품(104)을 마운트 한다. 그리고, 리플로우로에 넣어서 크림 땜납을 가열용융시켜서(이 공정을 땜납 리플로우라고도 부른다), 땜납접합을 행하고, 도 1b에 단면도를 나타내는 실장 구조를 얻을 수 있다. 크림 땜납은, 전자부품 실장용 접착제의 하나이며, 땜납분말과 페이스트형 플럭스(flux)와를 혼합한 것이다. 또한, 단자 전극(103)과 접속 전극(102)을 도통시키는 것은, 크림 땜납에 한정되지 않고, 다른 전자부품 실장용 접착제, 예를 들면 납을 사용하지 않는 납 프리 땜납(무납 크림 땜납이라고도 부른다)이나, 그 밖의 도전성 페이스트를 사용해도 된다.

접속 전극(102)의 상면형상은, 0.65mm의 짧은 변과 1.5mm의 긴변을 갖는 장 방형의 2개의 각부에 대하여, 0.35mm의 절삭을 넣은 형상이며, 2개의 내각이 90도인 부등변 육각형이라고 부를 수 있다.

또한, 2개의 접속 전극(102)은, 칩 부품 종방향의 중심선(100)에 대하여 선대칭의 형상이다. 또한, 칩 부품의 종방향의 중심선(100)이 있는 측을 내측, 그 반대측을 외측이라고 간주했을 경우, 각각의 접속 전극의 상면형상은, 내측이 세폭이며, 내측으로부터 외측을 향해서 광폭인 형상이라고 말할 수 있다.

땜납 리플로우시에 칩 부품(104)이 이동하고, 칩 부품의 하면이 기우는 것을 억제하기 위해서, 2개의 접속 전극(102)의 접속 전극간격Lh를 단자 전극간격De와 같게 하고, 하나의 단자 전극의 면적(0.28mm²)보다도 하나의 접속 전극의 면적(0.85mm²)을 넓게 한다.

그리고, 단자 전극(103)의 긴변의 양단에 위치하는 2개의 각부와, 단자 전극의 긴변과 같은 길이의 접속 전극(102)의 한변의 양단에 위치하는 각부를 일치시킨다. 한층 더, 단자 전극의 정점과 일치하는 접속 전극의 정점에 있어서의 내각θ를 90도보다 크고 180도미만으로 함으로써, 땜납 리플로우 공정시, 셀프 얼라인먼트 효과를 발휘시킬 수 있다. 여기에서는, 접속 전극의 정점에 있어서의 내각θ를 135도로 하고 있다.

실제로, 도 1a에 나타내는 형상의 접속 전극(102)을 시험적으로 만들고, 칩 부품을 실장하고, 칩 부품이 기울어져 있는 것인가 아닌가를 조사했다. 또한, 비교 예로서, 도 15a에 나타내는 장방형상의 접속 전극(32)을 사용해서 실장한 샘플과 비교를 행했다.

도 15a에 나타내는 하나의 접속 전극(32)은, 0.65mm의 짧은 변과 1.Omm의 긴변을 갖는 장방형이며, 면적은, 0.65mm²이다.

또한, 도 15a에 나타내는 단자 전극(33)의 사이즈, 단자 전극간격De, 및 칩 부품(34)의 사이즈는, 도 1a와 같다. 또한, 칩 부품(34)의 두께는, 약 0.55mm의 것을 사용하고 있다. 또한, 2개의 접속 전극(32)의 접속 전극간격Lh는, 단자 전극간격De와 같다.

각각 22개의 샘플을 제작하여, 칩 부품의 기울기의 유무를 조사했다. 그 결과, 도 1a에 나타내는 형상의 접속 전극에 대해서는, 22개중 모두 칩 부품의 기울기가 시각적 검사로 확인할 수 없었다. 또한, 비교 예로 한 도 15a의 형상의 접속 전극에 대해서는, 22개중 3개에 칩 부품의 기울기가 시각적 검사로 확인할 수 없었다.

이러한 결과로부터, 비교 예에 있어서도 접속 전극간격Lh를 단자 전극간격De와 같다고 함에 의해서 칩 부품의 기울기가 없는 샘플이 수개 얻을 수 있지만, 접속 전극을 도 1a의 형상으로 하여서 모든 샘플에서 칩 부품의 기울기 없이 실장할 수 있다. 덧붙여, 접속 전극을 도 1a의 형상으로 함으로써 셀프얼라인 효과가 발휘되어, 모든 샘플을 위치 어긋남 없이 설치하고 있는 경우도 확인할 수 있었다.

따라서, 도 1a에 나타낸 접속 전극의 형상은, 땜납 리플로우 공정을 사용하는 실장에 있어서, 대단히 유용하다고 말할 수 있다.

여기에서는, 1.2mm×1.0mm의 사이즈의 미세한 칩 부품의 예를 게시했지만, 특별하게 한정되지 않고, 6.Omm×3.2mm, 5.Omm×3.0mm, 3.2mm×1.6mm, 2.0mm×1.5mm, 1.6mm×0.8mm, 1.Omm×0.5mm등의 사이즈의 칩 부품을 사용할 수 있다. 또한, 두께도 0.2mm∼0.8mm의 칩 부품을 사용할 수 있다.

또한, 도 1a에 나타낸 접속 전극의 상면형상은, 일례에 지나지 않고, 단자 전극과 다른 상면형상이며, 단자 전극보다도 면적이 크고, 한변의 양단에 위치하는 2개의 각부로부터 칩 부품의 종방향의 중심선으로부터 벗어나는 방향으로 연속적 또는 불연속적으로 폭이 넓어지는 옷단확대 형상이면 된다. 또한, 접속 전극과 단자 전극과의 위치 관계가, 단자 전극의 한변의 양단에 위치하는 2개의 각부와, 접속 전극의 한변의 양단에 위치하는 2개의 각부가 땜납을 거쳐서 겹치고, 접속 전극에 있어서의 단자 전극과 겹치는 면적이, 단자 전극의 면적과 같은 것으로 한다.

접속 전극의 상면형상의 다른 예를 도 2a에 나타낸다. 접속 전극(112)의 상면형상은, 한변의 양단에 위치하는 2개의 각부로부터 연장되는 곡선을 갖는 바깥 둘레를 구비한 형상이다. 또한, 접속 전극(112)의 상면형상은, 장방형의 2개의 각을 4분의 1의 원으로 잘라낸 형상이라고도 말할 수 있다. 또한, 원이 아니고, 타원이어도 된다. 이 접속 전극(112)의 상면형상으로서도 도 1a에 나타내는 상면형상과 마찬가지로, 칩 부품(104)의 기울기가 없고, 또한, 위치 어긋남이 없이 실장할 수 있다. 다만, 접속 전극의 원형의 절결부는, 단자 전극과 겹치지 않는 부분에 설치하는 것이 중요하다.

또한, 접속 전극의 상면형상의 다른 예를 도 2b에 나타낸다. 접속 전극(122) 의 상면형상은, 한변의 양단에 위치하는 2개의 각부로부터 불연속적으로 폭이 넓어지는 옷단확대 형상이다. 접속 전극의 상면형상의 바깥 둘레의 일부가 계단형의 잘잘한 계단으로 되어 있다. 이 접속 전극(122)의 상면형상으로서도 도 1a에 나타내는 상면형상과 마찬가지로, 칩 부품(104)의 기울기가 없고, 또한, 위치 어긋남이 없이 실장할 수 있다. 또한, 계단형의 잘잘한 계단으로 하는 장소는, 접속 전극의 상면형상의 바깥 둘레의 어디에서도 좋지만, 단자 전극과 겹치지 않는 부분에 설치하는 것이 중요하다. 접속 전극의 상면형상에 대하여 단자 전극과 겹치는 부분에 계단형의 잘잘한 계단을 설치했을 경우, 고착 강도가 저하할 우려가 있기 때문이다.

또한, 접속 전극의 상면형상의 다른 예를 도 2c에 나타낸다. 접속 전극(132)의 상면형상은, 사다리꼴 형상이며, 상저(上底)의 길이가 단자 전극의 긴변과 같고, 또한, 상저와 단자 전극의 긴변이 겹치도록 실장된다. 또한, 도 2c에 나타내는 접속 전극(132)의 상면형상은, 등각사다리꼴이라고도 부른다. 이 접속 전극(132)의 상면형상으로서도 도 1a에 나타내는 상면형상과 마찬가지로, 칩 부품(104)의 기울기가 없고, 또한, 위치 어긋남이 없이 실장할 수 있다.

또한, 접속 전극의 상면형상의 다른 예를 도 2d에 나타낸다. 2개 어떤 접속 전극 중, 플러스측, 마이너스측 등의 구별을 하기 위해서 한쪽의 접속 전극(142)에 표시가 되는 절결부를 설치하고 있다. 이 경우, 한쪽의 접속 전극(142)과 또 한쪽의 접속 전극(102)과는 다른 형상이 되지만, 절결부는 작아지고, 땜납 리플로우 등의 실장에 있어서 영향 없는 정도다. 이 접속 전극(142)의 상면형상으로서도 도 1a 에 나타내는 상면형상과 마찬가지로, 칩 부품(104)의 기울기가 없고, 또한, 위치 어긋남이 없이 실장할 수 있다. 다만, 접속 전극의 절결부는, 단자 전극과 겹치지 않는 부분에 설치하는 것이 중요하다. 접속 전극의 상면형상에 대하여 단자 전극과 겹치는 부분에 절결부를 설치했을 경우, 고착 강도가 저하할 우려가 있기 때문이다. 또한, 한쪽의 접속 전극에 표시가 되는 절결부 대신에, 돌출부를 설치해도 된다.

또한, 접속 전극의 상면형상의 다른 예를 도 2e에 나타낸다. 접속 전극(152)의 상면형상은, 한변의 양단에 위치하는 2개의 각부로부터 칩 부품의 종방향의 중심선으로부터 벗어나는 방향으로 연속적으로 폭이 넓어지는 옷단확대 형상이며, 일부에 원호를 갖는다. 도 1a에 나타내는 접속 전극의 상면형상은, 직각인 내각을 2개 갖는 부등변 육각형의 예이었지만, 직각이었던 각부를 원호로 한 형상이 도 2e에 해당한다. 이 접속 전극(152)의 상면형상으로서도 도 1a에 나타내는 상면형상과 마찬가지로, 칩 부품(104)의 기울기가 없고, 또한, 위치 어긋남이 없이 실장할 수 있다.

또한, 접속 전극의 상면형상은, 도 2a∼도 2e의 형상의 특징을 적어도 2개 조합한 형상으로 해도 된다. 또한, 도 2a∼도 2e에 있어서, 도 1a와 같은 장소는, 간략을 기하기 위해, 동일한 부호를 사용하여 설명한다.

(실시형태2)

본 실시형태에서는, 실시형태1에 나타낸 접속 전극보다도 면적이 작은 상면형상의 접속 전극을 사용하고, 회로기판에 하면전극구조의 칩의 실장을 행하는 예 를 게시한다.

실장 구조의 평면도의 일례를 도 3a에 나타낸다.

본 실시형태는, 실시형태1에 나타낸 사이즈와 같은 칩 부품(204)을 사용한다. 또한, 칩 부품(204)의 하면에는, 칩 부품의 종방향의 중심선에 대하여 평행하게 2개의 단자 전극(203)을 갖는다. 2개의 단자 전극의 단자 전극간격De는, 0.3mm이다. 단자 전극(203)의 사이즈도 실시형태1과 같은 것을 사용하여 설명한다.

회로기판 위에는, 2개의 접속 전극(202)이 설치된다. 접속 전극(202)은, 땜납 을 거쳐서 단자 전극(203)과 겹치고, 칩 부품(204)이 회로기판에 실장되어 있다. 회로기판에 설치된 2개의 접속 전극(202) 위에 크림 땜납을 인쇄하고, 2개의 접속 전극(202) 위에 칩 부품(204)을 마운트 한다. 그리고, 리플로우로에 넣어서 크림 땜납을 가열 용융시킴으로써, 땜납접합을 행하고, 도 3a에 평면도를 나타내는 실장 구조를 얻을 수 있다. 또한, 도 3a에서는 간략화를 위해, 단자 전극(203)과 접속 전극(202)의 사이에 있는 땜납을 도시하지 않고 있다.

접속 전극(202)의 상면형상은, 도 1a에 나타낸 2개의 내각이 90도인 부등변 육각형의 1.5mm의 긴변의 중앙부분에 사다리꼴(상변 0.2mm, 저변 0.8mm의 등각사다리꼴)의 절삭을 넣은 형상이다. 하나의 접속 전극(202)의 면적은, 0.70mm²이다.

또한, 2개의 접속 전극(202)은, 도 3a에서 점선으로 나타낸 칩 부품의 종방향의 중심선(200)에 대하여 선대칭의 형상이다.

또한, 단자 전극(203)의 긴변의 양단에 위치하는 2개의 각부와, 단자 전극의 긴변과 같은 길이의 접속 전극(202)의 한변의 양단에 위치하는 각부를 일치시킨다. 한층 더, 단자 전극의 정점과 일치하는 접속 전극의 정점에 있어서의 내각θ을 90도보다 크고 180도미만으로 함으로써, 땜납 리플로우 공정시, 셀프 얼라인먼트 효과를 발휘시킬 수 있다. 여기에서는, 접속 전극의 정점에 있어서의 내각θ을 135도로 하고 있다.

또한, 도 3b에 접속 전극(202)의 상면형상만을 도시한다. 도 3b에 나타나 있는 바와 같이, 접속 전극(202)의 상면형상은, 일단과 타단과의 중간위치가 돌출한 굴곡부를 갖는 형상이라고도 말할 수 있다. 접속 전극(202)의 상면형상은, 「Ⅴ」의 글자라고도 말할 수 있다. 다만, 접속 전극(202)의 상면형상은, 「Ⅴ」의 글자와 같이, 굴곡부의 바깥 둘레가 뾰족하지 않은 형상이다. 굴곡부의 바깥 둘레는, 예각이 아니고, 오히려, 접속 전극(202)의 상면형상은, 「C」의 글자 또는 「U」의 글자라고도 말할 수 있다. 2개의 접속 전극(202)은, 돌출한 굴곡부끼리가 칩 부품의 종방향의 중심선을 사이에 두고 가장 가깝게 되도록 배치되어, 접속 전극간격Lh는 0.3mm이다. 또한, 도 3a 및 도 3b에 나타나 있는 바와 같이 접속 전극(202)의 굴곡부의 폭Ll은, 배선 폭Lw보다도 넓고, 단자 전극의 짧은 변과 같은 길이 0.35mm이다. 또한, 하나의 접속 전극(202)의 한쪽의 단부에 있어서의 폭L2과 또 한쪽의 폭L3은, 어느쪽도 굴곡부의 폭Ll보다도 넓다.

이와 같이 1개의 접속 전극의 형상에 있어서, 단부와 중앙부에서 폭치수가 다른 접속 전극(202)의 상면형상이라고 한 이유를 도 4 및 도 16을 사용하여 설명한다.

도 16a는 사각형상의 접속 전극(52)의 평면도를 보이고 있다. 프린트 기판(50) 위에 설치된 접속 전극(52) 위에 칩 부품을 탑재하지 않고, 땜납 크림을 형성한 것만으로 땜납을 용융시켰을 경우, 용융한 땜납(55)은, 표면장력에 의해, 접속 전극(52)의 폭La를 지름으로 하는 반타원(또는 반원)이 되려고 해서 부풀어오른다. 그렇지만, 접속 전극(52)은, 장방형이며, 네 귀퉁이가 있기 때문에, 반타원으로는 되지 않고, 도 16b에 도시하는 바와 같이 넓혀진다. 도 16b는, 도 16a의 도면 중의 쇄선A-B로 절단한 단면도에 해당한다. 도 16b에 나타나 있는 바와 같이 땜납이 접속 전극의 중앙부분에서 부풀어오르고, 땜납의 정상부근에서 가장 높은 땜납부분이 된다. 가령, 접속 전극(52)의 상면형상이 사각형이 아니고, 타원 또는 원이면, 도 16b의 점선(56)이 땜납의 표면이 된다.

또한, 도 4a는, 도 3b에 나타낸 2개의 접속 전극(202) 중 한쪽을 나타낸 평면도다. 접속 전극(202) 위에 칩 부품을 싣지 않고, 땜납 크림을 형성한 것만으로 땜납을 용융시켰을 경우, 용융한 땜납(205)은, 표면장력에 의해, 접속 전극(202)의 폭Ll, L2, L3을 각각 지름으로 하는 3개의 반원(도4b 중에 점선으로 나타낸 지름을 Ll으로 하는 반원 206, 지름을 L2로 하는 반원 207, 지름을 L3로 하는 반원 208)이 되려고 부풀어오른다. 용융한 땜납은 복잡한 상면형상을 갖는 접속 전극상에서는, 상면형상 중에서도 비교적 면적이 넓은 영역의 중심을 지름으로 하는 반원이 되려고 하는 경향이 있다. 접속 전극(202)은, 양단부와 중앙부에서 3개의 영역이 면적이 넓은 영역이라고 간주할 수 있고, 그것들의 영역의 중심을 각각 반원의 중심으로 해서 부풀어오르고, 땜납이 이동해서 안정한 상태를 만들려고 한다. 도 4b는, 도 4a의 도면 중의 쇄선A-B로 절단한 단면도에 해당한다. 용융한 땜납은 유동성을 갖고 있고, 3개의 영역에 있어서의 땜납이 이동함으로써, 도 4b에 나타나 있는 바와 같이 땜납의 높이가 평균화되고, 도 16b와 비교해서 균일한 높이의 면적이 넓어진다. 땜납의 높은 부분의 상면형상은 바나나 형상이라고도 말할 수 있다.

칩 부품을 프린트 기판(210) 위에 설치된 접속 전극(202) 위에 실었을 경우, 셀프얼라인 효과를 발휘시키기 위해서 폭L2과 폭L3은 같은 폭으로 하고, 폭Ll은 그것들의 폭보다 좁게 하는 것이 바람직하다.

가령, 하나의 단자 전극에 대하여 복수의 접속 전극이 설치될 경우, 예를 들면, 2개의 단자 전극에 대하여 4개의 접속 전극이 되어 있는 경우에는, 각각의 땜납의 높이가 다르기 때문에, 칩 부품을 위에 실은 상태에서 리플로우 공정을 행하면 기울 우려가 있다. 또한, 하나의 단자 전극에 대하여 복수의 접속 전극이 설치될 경우, 2개의 접속 전극의 사이에는 단자 전극과 겹치지 않는 부분이 생기고, 단자 전극 전체면에 땜납이 부착되지 않고, 단자 전극면이 일부 드러나기 때문에, 고착 강도가 저하해버린다.

고착 강도를 확보하기 위해서는, 적어도 접속 전극에 있어서의 단자 전극과 겹치는 면적이, 단자 전극의 면적과 같은 것, 즉 접속 전극이 단자 전극에 완전하게 오버랩 하는 것이 중요하다.

실제로, 도 3b에 나타내는 형상의 접속 전극(202)을 시험적으로 만들고, 칩 부품을 실장하고, 칩 부품이 기울고 있는 것인가 아닌가를 조사했다. 또한, 비교 예로서, 도 15a에 나타내는 장방형상의 접속 전극(32)을 사용해서 실장한 샘플과 비교를 행했다. 칩 부품의 하면과, 기판면이 이루는 각도를 측정기(기원스사제 디지탈 마이크로스코프VHX-100, 렌즈VH-Z450)을 사용해서 측정했다.

또한, 두께 0.55mm의 칩과, 두께 0.3mm의 칩을 각각 사용해서 각 샘플을 11개 제작한 결과를 도 5에 나타낸다.

또한, 얻어진 각도의 최대값이나, 각도의 최소치나, 평균치를 표 1에 나타낸다.

[표 1]

이러한 결과로부터, 도 3b에 나타내는 접속 전극의 형상은, 두께 0.55mm의 칩 실장 구조에 있어서, 기울기의 각도가 2°미만으로 거의 없고, 기울기의 각도가 제로의 샘플도 있어, 유용한 형상이라고 말할 수 있다. 기울기의 각도가 제로란, 칩의 하면 및 회로기판의 상면의 양자가 평행한 것을 가리킨다.

또한, 기울기의 각도가 제로이었던 두께 0.55mm의 칩을 실장한 샘플을 측면측에서 촬영한 사진도를 도 6a에 나타낸다. 또한, 그 모식도를 도 6b에 나타낸다. 도 6b에 있어서, 기판(601) 위에 땜납(602)을 거쳐서 칩 부품(603)이 실장되어 있다.

또한, 두께 0.3mm의 칩을 실장한 샘플에 있어서도 기울기의 각도를 4°미만으로 할 수 있고, 편차도 비교 예와 비교해서 각별히 저감되어 있다. 덧붙여, 칩 부품의 위치 어긋남도 거의 없이 실장할 수 있다.

따라서, 도 3b에 나타낸 접속 전극의 형상은, 땜납 리플로우 공정을 사용하는 실장에 있어서, 대단히 유용하다고 할 수 있다. 여기에서는 두께 0.55mm의 칩과, 두께 0.3mm의 칩을 비교해서 설명했지만, 칩의 두께의 상한은 특히 0.55mm에 한정되는 것은 아니다. 물론, 칩의 두께의 하한은, 특히 0.3mm에 한정되는 것이 아니다.

또한, 도 3a에서는 하나의 접속 전극에 2개의 배선을 설치한 예를 게시했지만 특별하게 한정되지 않고, 적어도 접속 전극의 한쪽의 단부에 1개의 배선을 설치하면 좋다.

또한, 도 3a에 나타낸 접속 전극의 상면형상은, 일례에 지나지 않고, 단자 전극과 다른 상면형상이며, 일단과 타단의 중간위치가 돌출한 굴곡부를 갖고 있으면 좋다. 덧붙여, 그 굴곡부의 폭Ll이 단자 전극의 짧은 변의 길이보다도 넓고, 일단에 있어서의 폭L2, 및 타단에 있어서의 폭L3이 굴곡부의 폭Ll보다도 넓은 접속 전극의 상면형상으로 한다. 또한, 2개의 접속 전극의 위치 관계가, 돌출한 굴곡부끼리가 칩 부품의 길이방향의 중심선을 사이에 두고서 가장 근접하도록 한다.

접속 전극의 상면형상의 다른 예를 도 7a에 나타낸다. 접속 전극(212)의 상면형상은, 도 3a보다도 한층 더 면적이 좁은 형상이며, 그 면적은, 0.61mm²이다. 또한, 접속 전극(212)의 면적은, 비교 예인 도 15a의 면적(0.65mm²)보다도 좁다. 접속 전극(212)의 상면형상은, 도 3a와 같은 10각형이지만, 10의 꼭지각 중, 4개의 꼭지 각이 하나의 단자 전극의 4개의 꼭지각과 겹치고 있는 형상이다. 이 접속 전극(212)의 상면형상으로서도 도 3a에 나타내는 상면형상과 마찬가지로, 칩 부품(204)의 기울기가 없고, 또한, 위치 어긋남이 없이 실장할 수 있다.

또한, 접속 전극의 상면형상의 다른 예를 도 7b에 나타낸다. 접속 전극(222)의 상면형상은, 바깥 둘레가 곡면을 갖는 바나나 형상이다. 따라서, 원형도 아니고, 타원형도 아니며, 꼭지각을 갖지 않고 있는 복잡한 형상, 즉 부정형이다. 접속 전극(222)의 바깥 둘레의 2점이 단자 전극(223)의 2개의 꼭지각과 겹치도록 실장한다. 또한, 도 7b에 있어서는, 다른 실장 구조와 달리, 단자 전극간격De를 접속 전극간격Lh보다도 넓게 되어 있다. 이렇게, 단자 전극간격De도 0.3mm에 한정할 필요는 없고, 칩 부품(224)의 사이즈나 접속 전극의 형상에 의해 적당하게 설치하면 좋다.

도 7b에 있어서, 접속 전극간격Lh를 0.3mm로 하고, 단자 전극간격De를 0.3mm보다 넓게 한다.

실시형태1에서는, 도 1a 및 도 2a∼도 2e에 나타나 있는 바와 같이 단자 전극이 있는 한변과 접속 전극의 어떤 한변이 일치해서 겹치는 예를 게시했지만, 특별하게 한정되지 않는다. 접속 전극의 상면형상은, 단자 전극의 어떤 한변과 접속 전극의 한변이 일치해서 겹칠 필요는 없고, 도 7b에 나타나 있는 바와 같이, 적어도 단자 전극(223)과 겹치고, 접속 전극에 있어서의 단자 전극과 겹치는 면적이, 단자 전극의 면적과 같으면 된다.

이 접속 전극(222)의 상면형상으로서도 도 3a에 나타내는 상면형상과 마찬가 지로, 칩 부품(224)의 기울기가 없고, 또한, 위치 어긋남이 없이 실장할 수 있다.

또한, 본 실시형태는 실시형태1과 자유롭게 조합할 수 있다. 예를 들면, 도 1a의 접속 전극의 형상에 있어서의 한변, 즉 단자 전극의 한변과 일치하고 있는 직선인 한변을 대신해서 외측으로 부풀어오르는 원호로 한 접속 전극의 상면형상으로 하여, 단자 전극의 위치를 바꾸고, 단자 전극간격De를 접속 전극간격Lh보다도 넓게 하여도 좋다.

(실시형태3)

본 실시형태에서는, 제1의 회로기판으로서 인터포저(완충 기판이라고도 부른다)를 사용하고, 제2의 회로기판으로서 프린트 배선 기판을 사용하는 예를 도 8을 사용하여 설명한다.

도 8은, 분해 사시도이며, 각 부위의 상하 위치 관계를 나타내고 있고, 쇄선으로 이은 2부분이 겹치도록 실장이 행해진다. 또한, 도 8에서는 땜납을 도시하지 않고 있다.

여기에서는, 3종류의 미소한 칩을 인터포저 제작용의 기판에 설치한 후, 인터포저 제작용의 기판의 분단을 행해서 1개의 인터포저를 형성하고, 한층 더 그 인터포저를 프린트 기판에 실장하는 예를 게시한다. 또한, 인터포저 제작용의 기판으로서는, 유리 직포를 사용해서 에폭시 수지를 함침시킨 절연성 기판 등을 사용한다.

적색의 칼라필터를 갖는 수광소자 804R와, 초록의 칼라필터를 갖는 수광소자 804G과, 파란 칼라필터를 갖는 수광소자 804B를 준비한다. 각각의 수광소자는, 하 면에 2개의 제1의 단자 전극(803)을 갖고, 상면에 칼라필터가 설치되고, 상면측으로부터의 입사광을 센싱하는 소자다.

3개의 수광소자에 각각 칼라필터를 설치하는 것은, 입사광의 적색성분, 녹색성분, 및 청색성분을 선택적으로 수광할 수 있고, 수광소자의 파장감도를 인간의 눈에 가깝게 할 수 있다. 또한, 필요하면, 다른 광학 필름을 수광소자에 형성해도 된다. 물론, 실장에 있어서의 리플로우 공정에 대하여 문제 없이 견디는 칼라필터 등의 광학 필름을 사용한다.

본 실시형태에서는, 다이오드를 사용한 센서 소자와, 상기 센서 소자와 전기적으로 접속하는 회로(박막트랜지스터로 이루어지는 출력 증폭회로)를 집적한 칩을 사용한다. 다이오드(포토다이오드)에 입사한 광은, 광전변환층에 흡수되어 광 전하를 형성한다. 이 광에 의해 형성된 광 전하의 양은, 광전변환층에 흡수된 광의 양에 의존한다. 광에 의해 형성된 광 전하가 TFT를 포함하는 회로에서 증폭되어, 검출된다. 다이오드의 구성으로서, 제1의 전극과 제2의 전극의 사이에 광전변환층을 끼운 쇼트키(schottky)형의 다이오드를 사용한다. 여기에서는 광을 전기신호로 변환하는 광전변환소자로서, 상기 구성의 다이오드에 한하지 않고, PIN형태나, PN형태의 다이오드나, 애벌런치 다이오드 등을 사용할 수도 있다.

예를 들면, 기타의 구성으로서, 제1의 전극과 제2의 전극의 사이에 끼워지는 광전변환층을 단층으로 해도 되고, i형태(진성)반도체층만, 혹은 p형태 반도체만, 혹은 n형태 반도체만으로 구성되어 있어도 된다. 또한, 그 밖의 구성으로서, 제1의 전극과 제2의 전극의 사이에 끼워지는 광전변환층을 2층으로 해도 되고, i형태(진 성) 반도체층과 n형태 반도체층의 2층, 혹은 i형태(진성)반도체층과 p형태 반도체층의 2층, 혹은 p형태 반도체층과 n형태 반도체층과의 2층으로 구성되어 있어도 된다.

또한, PIN형태의 포토다이오드는, 한 쌍의 전극과, p형태 반도체층과, n형태 반도체층과, p형태 반도체층과 n형태 반도체층의 사이에 끼워진 i형태(진성)반도체층으로 구성되어 있다.

이것들의 수광소자를 1개의 인터포저(801)에 실장할 때, 수광소자의 하면과 인터포저의 상면이 기울어버리면, 그 기울기에 의한 입사광의 입사각의 변동에 의해, 출력값의 변동 기인이 되는 것이 있다.

본 실시형태에서는, 제1의 단자 전극(803)의 2개의 각과 일치해서 겹치는 2개의 각을 포함하는 부등변 육각형의 제1의 접속 전극(802)을 인터포저의 상면에 합계 6개 설치한다. 이 제1의 접속 전극(802)의 상면형상에 대해서는, 실시형태1에 나타냈으므로, 여기에서는 간략화를 위해 상세한 설명은 생략하는 것으로 한다. 부등변 육각형의 제1의 접속 전극(802)으로 함으로써, 땜납 리플로우시, 3개의 수광소자를 기울기 없이, 접속 작업을 안정하게 행할 수 있다. 덧붙여, 제1의 접속 전극(802)의 상면형상에 의한 셀프 얼라인먼트 효과에 의해, 위치 어긋남을 없앨 수 있다.

또한, 인터포저는, 인터포저의 상하를 관통하는 비어 홀(806)을 갖고, 제1의 접속 전극(802)의 윤곽보다도 내측에 배치하고 있다. 또한, 인터포저의 하면에는 제2의 단자 전극(807)이 설치된다. 실장시에는 비어 홀(806)에 도체성 페이스트가 인쇄 충전된다. 이때, 비어 홀 내벽 표면에는 도전 막이 설치되기 때문에, 도체성 페이스트를 인쇄 충전하지 않더라도 제1의 접속 전극(802)과 제2의 단자 전극(807)은 전기적으로 접속되어 있다. 도체성 페이스트는, 입경이 수nm로부터 수십㎛의 도전체 입자를 유기수지에 용해 또는 분산되게 한 도전성의 페이스트이며, 도전체 입자로서는, 은(Ag), 금(Au), 동(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 탄타르(Ta), 몰리브덴(Mo) 및 티타늄(Ti)등의 어느 하나 이상의 금속입자나 할로겐화은의 미립자를 사용할 수 있다. 물론, 땜납이나 납 프리의 땜납을 주성분으로 하는 미립자를 사용해도 된다.

또한, 인터포저의 하면에는 6개의 제2의 단자 전극(807)이 설치되어 있고, 프린트 기판(821)에 설치된 6개의 제2의 접속 전극(822)과 각각 땜납접합이 행해진다. 따라서, 이 인터포저(801)는 6개의 지점이 있기 때문에, 프린트 기판(821)상에서의 재치상태가 안정하고, 땜납 리플로우시에도 안정하게 실장이 행해진다. 제2의 접속 전극(822)은, 제2의 단자 전극(807)과 같거나 또는 그것보다 넓은 면적을 갖는 전극으로 하는 것이 바람직하다.

이와 같이 인터포저(801)를 사용함으로써, 프린트 기판(821)과 6부분의 넓은 면적에서 땜납과 고정할 수 있으므로, 접합 강도도 충분히 확보할 수 있다.

또한, 본 실시형태에서는, 3개의 칩을 인터포저에 실장하는 예를 게시했지만, 특별하게 한정되지 않는다. 예를 들면, 1개의 칩을 인터포저 제작용 기판에 실장한 후에 절단하고, 얻어진 인터포저가 2개의 단자 전극을 갖는 하면전극구조이면, 인터포저를 실장하는 프린트 기판의 접속 전극의 형상으로 본 발명의 일 형태 인 접속 전극의 형상을 사용할 수도 있다.

또한, 도 8에서는, 비어 홀을 갖는 인터포저를 예로 나타냈지만, 특별하게 한정되지 않고, 단면에 전극을 갖는 인터포저를 사용해도 된다. 또한, 하면에 땜납 볼을 갖는 인터포저를 사용해도 된다.

또한, 1개의 칩 부품(904)을 인터포저(901)에 실장하고, 그 인터포저가 단면에 전극을 갖는 예를 도 9에 나타낸다. 도 9는, 분해 사시도이며, 각 부위의 상하 위치 관계를 나타내고 있고, 쇄선으로 이은 2부분이 겹치도록 실장이 행해진다.

도 9에 나타내는 인터포저(901)에는, 인터포저의 상면으로부터 하면에 관통하는 분할 스루홀 구조를 갖는 전극(907)이 단면에 형성되어 있다. 단면의 전극(907)은, 인터포저 상면의 제1의 접속 전극(902)까지 연장된 배선으로 전기적으로 접속되어 있다. 또한, 단면의 전극(907)으로부터 연장되는 하면전극을 인터포저 하면에 형성해도 된다. 접속 전극(902)의 상면형상은 실시형태2에 나타낸 도 3a의 것과 거의 동일하다. 제1의 접속 전극(902)의 상면형상은, 도 3a의 상면형상과는, 폭Lw의 배선 패턴에 의해 접속되어 있는 부분이 다르다.

인터포저 제작용 기판의 제1의 접속 전극(902) 위에 땜납 페이스트를 인쇄하고, 리플로우로에 통로 함에 의해, 칩 부품(904)의 단자 전극(903)과, 인터포저(901)의 제1의 접속 전극(902)이 접속된다. 또한, 폭Lw의 배선 패턴에는 땜납은 부착되지 못하게 하도록 선택적으로 땜납 페이스트를 인쇄한다. 인터포저 제작용 기판의 제1의 접속 전극(902)의 상면형상으로 함으로써, 인터포저 제작용 기판의 상면에 대하여 칩 부품(904)의 하면이 평행이 되도록 실장할 수 있다.

이어서, 인터포저 제작용 기판을 원하는 형상으로 분단하고, 인터포저(901)를 형성한다. 그리고, 프린트 기판(921)의 제2의 접속 전극(922) 위에 땜납 페이스트를 인쇄하고, 리플로우로에 통로 함에 의해, 프린트 기판(921)의 제2의 접속 전극(922)과, 인터포저(901)의 전극(907)이 접속된다. 이 리플로우 공정 후에는, 인터포저의 단면의 전극(907)의 부근에는 땜납필렛이 형성되어, 프린트 기판(921)의 제2의 접속 전극(922)과 전기적으로 접속된다.

이 경우, 인터포저(901)도 2단자가 되기 때문에, 기울기가 생길 우려가 있다. 따라서, 인터포저(901)가 2단자일 경우에는, 비어 홀 구조의 인터포저를 사용하는 것이 바람직하고, 한층 더 프린트 기판(921)의 제2의 접속 전극의 상면형상을 도 1a에 나타내는 형상으로 함으로써 기울기의 발생을 저감할 수 있다.

이상의 구성으로 된 본 발명에 대해서, 이하에 나타내는 실시 예에서도 더욱 상세한 설명을 행하는 것으로 한다.

(실시형태4)

본 실시형태에서는, 칩 부품을 실장하는 여러가지의 전자기기의 예에 관하여 설명한다. 본 발명의 일 형태가 적용되는 전자기기로서, 컴퓨터, 디스플레이, 휴대전화, 텔레비젼 장치 등을 들 수 있다. 그것들의 전자기기의 구체적인 예를 도 10, 도 11a, 도 11b, 도 12, 도 13a, 도 13b에 나타낸다.

도 10은 휴대전화이며, 도 10은, 본체(A)701, 본체(B)702, 케이싱(703), 조작 키(704), 음성출력부(705), 음성입력부(706), 회로기판(707), 제1표시 패널(708), 제2표시 패널(709), 경첩(710), 투광성 재료부(711), 센서(712)를 갖고 있다.

센서(712)는 투광성 재료부(711)를 투과한 광을 검지하고, 검지한 외부광의 조도에 맞춰서 제1표시 패널(708) 및 제2표시 패널(709)의 휘도 컨트롤이나, 센서(712)에서 얻어지는 조도에 맞춰서 조작 키(704)의 조명 제어를 행한다. 이에 따라 휴대전화의 소비 전류를 억제할 수 있다. 본 발명의 일 형태에 의해, 하면전극구조를 갖는 센서(712)를 수율 좋게 땜납 실장할 수 있다. 또한, 본 발명의 일 형태에 의해, 센서에 한하지 않고, 2개의 단자 전극을 갖고, 하면전극구조를 갖는 소형의 칩 부품(예를 들면, 하면전극구조의 탄탈 콘덴서)을 회로기판에 실장 접속할 때에, 고밀도 실장, 또는 신뢰성 접속을 실현할 수 있다.

도 11a는 컴퓨터이며, 본체(731), 케이싱(732), 표시부(733), 키보드(734), 외부접속 포트(735), 포인팅 디바이스(736)등을 포함한다.

또한, 도 11b는 표시장치의 예인 텔레비젼 장치이며, 케이싱(741), 지지 대(742), 표시부(743) 등으로 구성되어 있다.

도 11a의 컴퓨터에 설치되는 표시부 733, 및 도 11b에 나타내는 표시장치의 표시부 743으로서, 액정 패널을 사용했을 경우의 자세한 구성을 도 12에 나타낸다.

도 12에 나타내는 액정 패널(762)은, 케이싱(761)에 내장되고, 기판 751a 및 기판 751b, 기판 751a 및 기판 751b에 끼워진 액정층(752), 편광 필터 752a 및 편광 필터 752b, 및 백라이트(753)등을 갖고 있다. 또 케이싱(761)내에는 센서(754)가 실장된 회로기판(722)이 고정되어 있다.

본 발명의 일 형태를 사용해서 회로기판(755)에 실장된 센서(754)는 백라이 트(753)로부터의 광량을 감지하고, 그 정보가 피드백 되어서 액정 패널(762)의 휘도가 조절된다. 또한, 본 발명의 일 형태에 의해, 센서(754)에 한하지 않고, 2개의 단자 전극을 갖고, 하면전극구조를 갖는 소형의 칩 부품 (예를 들면, 하면전극구조의 탄탈 콘덴서)을 회로기판(755)에 실장 접속할 때에, 고밀도 실장, 또는 고신뢰성 접속을 실현할 수 있다.

도 13a 및 도 13b는, 본 발명의 일 형태를 사용해서 실장된 센서(1810)를 포함하는 카메라, 예를 들면 디지탈 카메라의 예를 게시하는 도다. 도 13a는, 디지탈 카메라의 전면 방향에서 본 사시도, 도 13b는, 후면방향에서 본 사시도다. 도 13a에 있어서, 디지탈 카메라에는, 릴리스 버튼(1801), 메인 스위치(1802), 파인더 창(1803), 플래쉬(1804), 렌즈(1805), 경통(1806), 케이싱(1807), 센서(1810)가 구비되어 있다.

또한, 도 13b에 있어서, 파인더 접안창(1811), 모니터(1812), 조작 버튼(1813a, 1813b)이 구비되어 있다.

릴리스 버튼(1801)은, 반정도의 위치까지 눌려지면, 초점조정기구 및 노출 조정 기구가 작동하고, 최하부까지 눌려지면 셔터가 열린다.

메인 스위치(1802)는, 압하 또는 회전에 의해 디지탈 카메라의 전원의 온, 오프를 바꾼다.

파인더 창(1803)은, 디지탈 카메라의 전면의 렌즈(1805)의 상부에 배치되고 있고, 도 13b에 나타내는 파인더 접안창(1811)으로부터 촬영하는 범위나 핀트의 위치를 확인하기 위한 장치다.

플래쉬(1804)는, 디지탈 카메라의 전면상부에 배치되고, 피사체 휘도가 낮을 때에, 릴리스 버튼이 눌려져 셔터가 열림과 동시에 보조광을 조사한다.

렌즈(1805)는, 디지탈 카메라의 정면에 배치되어 있다. 렌즈는, 포커싱 렌즈, 쥼렌즈 등에 의해 구성되고, 도면에 나타나 있지 않은 셔터 및 조리개와 함께 촬영 광학계를 구성한다. 또한, 렌즈의 후방에는, CCD(Charge Coupled device)등의 촬영소자가 설치된다.

경통(1806)은, 포커싱 렌즈, 쥼렌즈 등의 핀트를 맞추기 위해서 렌즈의 위치를 이동하는 것이며, 촬영 시에는, 경통을 풀어 내는 것에 의해, 렌즈(1805)를 자기에게 가까운 쪽으로 이동시킨다. 또한, 휴대시는, 렌즈(1805)를 침동시켜서 콤팩트하게 한다. 또한, 본 실시형태에서는, 경통을 풀어 내는 것에 의해 피사체를 줌 촬영할 수 있는 구조로 하고 있지만, 이 구조에 한정되는 것이 아니고, 케이싱(1807)내에서의 촬영 광학계의 구성에 의해 경통을 풀어 내지 않더라도 줌 촬영이 가능한 디지탈 카메라라도 좋다.

파인더 접안창(1811)은, 디지탈 카메라의 후면상부에 설치되어 있고, 촬영하는 범위나 핀트의 위치를 확인할 때에 접안하기 위해서 설치된 창이다.

조작 버튼(1813)은, 디지탈 카메라의 후면에 설치된 각종 기능 버튼이며, 셋업 버튼, 메뉴 버튼, 디스플레이 버튼, 기능 버튼, 선택 버튼 등으로 구성되어 있다.

본 발명의 일 형태를 적용하고, 센서(1810)를 도 13a 및 도 13b에 나타내는 카메라내에 내장되는 회로기판에 실장한다면, 센서(1810)가 광의 유무 및 세기를 감지할 수 있고, 이에 따라 카메라의 노출 조정 등을 행할 수 있다. 센서의 두께가 0.3mm로 박형이어도, 고밀도 실장, 고신뢰성 접속을 실현할 수 있다. 센서와 같은 부품의 소형화는, 휴대용 전자기기에 이용할 경우에 특히 유용하다.

또한, 본 실시형태는, 실시형태1 내지 3과 적당하게 조합할 수 있다.

(실시형태5)

본 실시형태에서는, 3개의 단자 전극을 갖는 칩 부품을 프린트 기판에 실장하는 예를 게시한다. 도 17은 칩 부품의 하면에 설치된 3개의 단자 전극이, 프린트 기판 위에 설치된 각각 3개의 접속 전극에 포개서 접속한 평면도다.

도 17에 나타나 있는 바와 같이, 장방형의 칩 부품(504)에는 제1의 단자 전극(500), 제2의 단자 전극(501), 제3의 단자 전극(502)이 일방향으로 나란하게 배치되어 있다.

도 17에 나타나 있는 바와 같이, 3개의 단자 전극이 일방향으로 늘어놓아져 있는 경우, 실시형태1에 나타낸 2개의 단자 전극의 칩 부품의 실장시에 보이는 문제가 마찬가지로 생길 우려가 있다.

그래서, 제1의 단자 전극(500)과 겹치는 제1의 접속 전극(540)의 상면형상을 사다리꼴 형상으로 하고 상저의 길이가 제1의 단자 전극(500)의 긴변과 다름없고, 또한, 상저와 제1의 단자 전극(500)의 긴변이 겹치도록 실장한다.

또한, 제3의 단자 전극(502)과 겹치는 제3의 접속 전극(542)의 상면형상을 사다리꼴 형상으로 해서 상저의 길이가 제3의 단자 전극(502)의 긴변과 다름없고, 또한, 상저와 제3의 단자 전극(502)의 긴변이 겹치도록 실장한다.

이와 같이, 일방향으로 나란하게 3개의 단자 전극을 갖는 칩 부품을 프린트 기판에 실장하는 경우, 복수의 단자 전극 중, 일단과 또 한쪽의 끝에 설치되는 2개의 단자 전극과 땜납을 거쳐서 접속되는 2개의 접속 전극의 한쪽의 형상을 도 17에 나타내는 형상으로 함으로써, 칩 부품(504)의 기울기가 없고, 또한, 위치 어긋남이 없이 실장할 수 있다.

또한, 도 17에 있어서, 제1의 접속 전극(540)과 제3의 접속 전극(542)의 사이에 설치되는 제2의 접속 전극(541)은 제2의 단자 전극(501)과 같은 형상으로 했지만, 제2의 단자 전극(501)의 형상은 특별하게 한정되지 않고, 인접하는 전극과 단락이 발생하지 않는 형상으로 하면 좋다. 또한, 제2의 접속 전극(541)은 접지전위(GND)에 설치하기 위한 전극으로 하는 것이 바람직하다.

또한, 제1의 접속 전극(540)의 형상과 제3의 접속 전극(542)의 형상의 조합은, 도 17에 한정되지 않고, 도 2a, 도 2b, 도 2c, 도 2d, 도 2e, 도 3a, 도 7a, 또는 도 7b에 나타내는 형상의 조합 중 어느 하나로 하면 좋다.

또한, 3개의 단자 전극을 갖는 칩 부품의 예를 게시했지만 특별하게 한정되지 않고, 일방향으로 4개이상의 복수의 단자 전극이 늘어져서 배치된 칩 부품을 실장하는 경우에도, 복수의 단자 전극 중, 일단과 또 한쪽의 끝에 설치되는 2개의 단자 전극과 땜납을 거쳐서 접속되는 2개의 접속 전극의 한쪽의 형상을 도 17에 나타내는 제1의 접속 전극(540)의 형상으로 하고, 또 한쪽의 형상을 제3의 접속 전극(542)의 형상으로 하면 좋다.

단, 칩 부품에 설치되는 3개이상의 단자 전극이 모두 일방향으로 나란히 서 지 않은 경우, 기울기는 적어진다. 따라서, 3개이상의 단자 전극의 배치가 일방향으로 나란히 서지 않는 1개의 칩 부품을 회로기판에 실장하는 경우, 3개이상의 단자 전극에 의해 회로기판에 고정되기 때문에, 회로기판에 대하여 충분한 고착 강도를 얻을 수 있다. 충분한 고착 강도를 유지할 수 있기 때문에, 회로기판의 접속 전극형상에 특별한 제한이 없다. 이러한 다핀 실장은, 3개이상의 지점이 일직선 상에 늘어서지 않기 때문에, 재치상태가 안정하고, 땜납 리플로우시에도 안정하게 실장이 행해진다.

(실시형태6)

도 3b에 나타내는 2개의 단자 전극의 형상으로 하고, 단자 전극의 정점과 일치하는 접속 전극의 정점에 있어서의 내각θ을 90도이상 180도미만의 범위에서 내각θ가 다른 접속 전극을 형성해 각각, 칩 부품의 실장을 행한 결과를 표 2에 나타낸다. 또한, 도 3b에 나타내는 단자 전극형상에 있어서 내각θ와 각도α는 동일이라고 한다. 내각θ가 다른 접속 전극을 복수형성한 프린트 기판을 사용해서 실험을 행하고, 합계 3장의 프린트 기판에서 실장 상태의 시각적 확인을 행했다.

[표 2]

표 2의 결과로부터 내각θ는 105도이상 155도이하로 함으로써, 양호한 실장 을 확인할 수 있었다. 그 밖의 각도의 내각θ로 한 접속 전극에의 실장에서는, 칩 부품의 기울기가 크거나, 또는 위치가 벗어난다고 하는 실장 불량을 확인할 수 있었다.

도 1은 칩 부품의 단자 전극과 접속 전극의 위치 관계의 일예를 게시하는 평면도 및 단면도.

도 2는 칩 부품의 단자 전극과 접속 전극의 위치 관계의 다른 일예를 게시하는 평면도.

도 3은 칩 부품의 단자 전극과 접속 전극의 위치 관계의 다른 예를 게시하는 평면도.

도 4는 접속 전극의 평면도 및 접속 전극상에 있어서의 용융한 땜납의 거동을 나타내는 단면도.

도 5는 칩 부품의 기울기 각도의 편차를 나타내는 실험 결과.

도 6은 측면에서 촬영한 실장 구조의 사진도 및 단면모식도.

도 7은 칩 부품의 단자 전극과 접속 전극의 위치 관계의 다른 예를 게시하는 평면도.

도 8은 분해 사시도를 도시한 도면.

도 9는 분해 사시도를 도시한 도면.

도 10은 본 발명의 일 형태의 반도체장치를 실장한 장치를 도시한 도면.

도 11은 본 발명의 일 형태의 반도체장치를 실장한 장치를 도시한 도면.

도 12는 본 발명의 일 형태의 반도체장치를 실장한 장치를 도시한 도면.

도 13은 본 발명의 일 형태의 반도체장치를 실장한 장치를 도시한 도면.

도 14는 비교 예를 게시하는 평면도 및 단면도.

도 15는 비교 예를 게시하는 평면도.

도 16은 사각형의 접속 전극의 평면도 및 사각형의 접속 전극상에 있어서의 용융한 땜납의 거동을 나타내는 단면도.

도 17은 칩 부품의 단자 전극과 접속 전극의 위치 관계의 다른 일예를 게시하는 평면도.

*도면의 주요 부분에 대한 부호의 설명*

11: 칩 부품의 횡방향 12: 종방향

20: 회로기판 22: 접속 전극

23: 단자 전극 24: 칩 부품

25: 땜납 30: 칩 부품의 종방향

32: 접속 전극 33: 단자 전극

34: 칩 부품 42: 접속 전극

52: 접속 전극 55: 땜납

56: 점선 100: 중심선

101: 회로기판 102: 접속 전극

103: 단자 전극 104: 칩 부품

105: 땜납 112: 접속 전극

122: 접속 전극 132: 접속 전극

142: 접속 전극 152: 접속 전극

200: 중심선 202: 접속 전극

203: 단자 전극 204: 칩 부품

205: 땜납 212: 접속 전극

222: 접속 전극 223: 단자 전극

224: 칩 부품 601: 기판

602: 땜납 603: 칩 부품

701: 본체(A) 702: 본체(B)

703: 케이싱 704: 조작 키

705: 음성출력부 706: 음성입력부

707: 회로기판 708: 제2 표시패널

709: 제2 표시패널 710: 경첩

711: 투광성 재료부 712: 센서

722: 회로기판 731: 본체

732: 케이싱 733: 표시부

734: 키보드 735: 외부 접속 포트

736: 포인팅 디바이스 741: 케이싱

742: 지지대 743: 표시부

752: 액정층 753: 백라이트

754: 센서 755; 회로기판

761: 케이싱 762: 액정 패널

801: 인터포저 802: 접속 전극

803: 단자 전극 806: 비어 홀

807: 단자 전극 821: 프린트 기판

822: 접속 전극 901: 인터포저

902: 접속 전극 903: 단자 전극

904: 칩 부품 907: 전극

921: 프린트 기판 922: 접속 전극

1801: 릴리스 버튼 1802: 메인 스위치

1803: 파인더 창 1804: 플래쉬

1805: 렌즈 1806: 경통

1807: 케이싱 1810: 센서

1811: 파인더 접안창 1812: 모니터

1813: 조작 버튼 751a: 기판

751b: 기판 752a: 편광 필터

752b: 편광 필터 804B: 수광소자

804G: 수광소자 804R: 수광소자

1813a: 조작 버튼

Claims

삭제
삭제
삭제
삭제
삭제
삭제
회로 기판 위의 적어도 제1 접속 전극과 제2 접속 전극을 포함한 프린트 기판으로서,

상기 제1 접속 전극과 상기 제2 접속 전극 위에 제1 단자 전극과 제2 단자 전극을 포함하는 칩 부품이 설치되고,

상기 제1 접속 전극과 상기 제2 접속 전극 중 하나만이 하나의 절단부를 갖고,

상기 하나의 절단부는 상기 제1 단자 전극 또는 상기 제2 단자 전극과 겹치지 않는, 프린트 기판.
삭제
삭제
삭제
삭제
삭제
회로 기판 위의 적어도 제1 접속 전극과 제2 접속 전극을 포함한 프린트 기판으로서,

상기 제1 접속 전극과 상기 제2 접속 전극 위에 땜납이 설치되고,

상기 땜납 위에 제1 단자 전극과 제2 단자 전극을 포함하는 칩 부품이 설치되고,

상기 제1 접속 전극은, 상기 제1 단자 전극과 겹치고, 상기 땜납을 거쳐서 상기 제1 단자 전극에 전기적으로 접속되고,

상기 제2 접속 전극은, 상기 제2 단자 전극과 겹치고, 상기 땜납을 거쳐서 상기 제2 단자 전극에 전기적으로 접속되고,

상기 제1 접속 전극과 상기 제2 접속 전극 중 하나만이 하나의 절단부를 갖고,

상기 하나의 절단부는 상기 제1 단자 전극 또는 상기 제2 단자 전극과 겹치지 않는, 프린트 기판.
제 7 항 또는 제 13 항에 있어서,

상기 제1 접속 전극과 상기 제2 접속 전극간의 간격은, 상기 제1 단자 전극과 상기 제2 단자 전극간의 간격과 같은, 프린트 기판.
제 7 항 또는 제 13 항에 있어서,

상기 제1 접속 전극과 상기 제2 접속 전극 각각의 상면은, 부등변 육각형인, 프린트 기판.
제 7 항 또는 제 13 항에 있어서,

상기 제1 접속 전극과 상기 제2 접속 전극 각각의 상면은, 일단과 타단 사이에서 돌출하는 굴곡부를 갖는, 프린트 기판.
제 7 항 또는 제 13 항에 있어서,

상기 제1 접속 전극은 상기 제1 단자 전극보다 큰 면적을 갖고, 상기 제2 접속 전극은 상기 제2 단자 전극보다 큰 면적을 갖는, 프린트 기판.
제 7 항 또는 제 13 항에 있어서,

상기 제1 접속 전극의 상면형상은 상기 제1 단자 전극과 다르고, 상기 제2 접속 전극의 상면형상은 상기 제2 단자 전극과 다른, 프린트 기판.