KR101372900B1 - 전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(ｍｃｍ) 리드없는 전력 쿼드 플랫 반도체 패키지 - Google Patents

전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(ｍｃｍ) 리드없는 전력 쿼드 플랫 반도체 패키지 Download PDF

Info

Publication number
KR101372900B1
KR101372900B1 KR1020130064141A KR20130064141A KR101372900B1 KR 101372900 B1 KR101372900 B1 KR 101372900B1 KR 1020130064141 A KR1020130064141 A KR 1020130064141A KR 20130064141 A KR20130064141 A KR 20130064141A KR 101372900 B1 KR101372900 B1 KR 101372900B1
Authority
KR
South Korea
Prior art keywords
leadframe
pqfn
vertical conducting
power transistors
semiconductor package
Prior art date
Application number
KR1020130064141A
Other languages
English (en)
Other versions
KR20130071456A (ko
Inventor
딘 페르난도
로엘 바보사
Original Assignee
인터내쇼널 렉티파이어 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내쇼널 렉티파이어 코포레이션 filed Critical 인터내쇼널 렉티파이어 코포레이션
Publication of KR20130071456A publication Critical patent/KR20130071456A/ko
Application granted granted Critical
Publication of KR101372900B1 publication Critical patent/KR101372900B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(MCM) 리드없는 전력 쿼드 플랫(PQFN) 반도체 다이 패키지의 몇몇 예시적인 실시예들이 개시되었다.
한 예시적인 실시예는 리드프레임, 상기 리드프레임에 커플링된 드라이버 집적 회로(IC), 상기 리드프레임에 커플링된 다수의 수직 전도 전력 장치들, 및 전기적 상호접속을 제공하는 다수의 와어어본딩들로 구성된 PQFN 반도체 패키지를 구성하며, 상기 다수의 수직 전도 전력 장치들 중 하나의 상부 표면 전극으로부터 상기 리드프레임 일부분으로의 적어도 하나의 와이어본딩을 포함하고, 상기 리드프레임의 상기 일부분는 상기 다수의 수직 전도 전력 장치들 중 다른 하나의 하부 표면 전극에 전기적으로 연결된다. 이 방법으로, 효율적인 멀티-칩 회로 상호접속이 저비용(low cost) 리드프레임들을 사용하여 PQFN 패키지에 제공될 수 있다.

Description

전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(ＭＣＭ) 리드없는 전력 쿼드 플랫 반도체 패키지{MULTI-CHIP MODULE (MCM) POWER QUAD FLAT NO-LEAD (PQFN) SEMICONDUCTOR PACKAGE UTILIZING A LEADFRAME FOR ELECTRICAL INTERCONNECTIONS}
본 출원은 "저비용 리드프레임 기반의 높은 전력 밀도 풀 브릿지 전력 장치(Low Cost Leadframe Based High Power Density Full Bridge Power Device)"라는 발명의 명칭으로 출원한, 계류중인 2010년 12월 13일에 출원된 가출원 제 61/459,527의 이득과 우선권을 주장한다. 계류중인 가출원은 본 출원에서 완전히 참조로 통합된다.
본 발명은 일반적으로 반도체 장치에 관한 것이다. 더 구체적으로는, 본 발명은 반도체 장치의 멀티-칩 패키징(multi-chip packaging)에 관한 것이다.
몇몇 반도체 소자를 단일 패키지(package)로 결합하는 패키지는 회로 디자인의 단순화, 비용 절감에 도움을 줄 수 있고, 관련되고 종속된 회로 부품들을 아주 근접하게 유지함으로써 더 좋은 효율성과 향상된 성능을 제공할 수 있다. 이러한 집적 멀티-칩 장치 패키지는 개별 부품을 사용하는 것과 비교하여 애플리케이션 통합과 더 좋은 전기적 및 열적 성능을 용이하게 한다. 더 큰 회로 통합에 대한 이러한 추세는 리드없는 전력 쿼드 플랫(power quad flat no-lead, PQFN) 패키지의 개발 및 사용을 불러 오는데, 이는 12 mm × 12 mm와 같은 더 넓은 폼 팩터(form factor)의 멀티 칩 모듈(MCM)로 구성될 수 있다. PQFN 패키지의 하부 표면에 넓은 표면적 다이 패드(die pad)를 노출시킴으로써, 성능이 효율적인 열 방출을 요구하는 고전력 밀도 회로 애플리케이션에 대하여 최적화된다.
상기 PQFN 패키지의 이점 중 하나는 낮은 제작 비용인데, 그 이유는 비싼 다층 기판(multi-layered substrate)보다 기초 재료로 간단하고 저비용 리드프레임(leadframe)이 사용되기 때문이다. 그러나, 이러한 단일 층 구성의 결과, 특히 12 mm × 12 mm의 폼 팩터로 제공되는 더 크고 더 복잡한 멀티 칩 모듈에 대하여, 전기 배선 및 라우팅(routing)이 까다로운 문제가 되었다. 다층 기판을 사용하는 전력 금속 산화막 반도체 전계효과 트랜지스터(power metal-oxide-semiconductor field-effect transistor, power MOSFET) 및 절연 게이트 양극성 트랜지스터(insulated gate bipolar transistor, IGBT)와 같은 전력 장치를 직접 상호접속하는 패키지 디자인들은 간단한 단일 층 리드프레임을 사용하는 것이 불가능하다. 상단 표면의 전기적 상호접속의 많은 부분이 와이어본딩(wirebond)에 의한 것이어야 하기 때문에, 와이어 쇼팅(wire shorting)을 방지하기 위하여 와이어 레이아웃이 신중하게 디자인되어야 한다. 패키지의 두께를 증가시키면 와이어 쇼팅의 위험을 감소시킬 수는 있으나, 이는 패키지 크래킹(cracking)의 위험이 증가할 수 있기 때문에 때때로 패키지 안전성을 유지하기에는 바람직하지 않다.
따라서, MCM PQFN 패키지의 효율적인 디자인 및 작동을 지원하기 위하여 독특하고 비용 효과적이며 신뢰할만한 해결책이 필요하다.
실질적으로 적어도 하나의 도면과 함께 도시되거나 및/또는 설명되며, 청구항에서 더 완전하게 설명되는 것과 같이, 전기적 상호접속을 위하여 리드프레임을이용하는 멀티 칩 모듈(MCM) 리드없는 전력 쿼드 플랫(PQFN) 반도체 패키지가 제공된다.
본 발명에 따르면, 다수의 전력 장치들을 갖는 복합 패키지일지라도 효율적인 전기적 상호접속으로 저비용 리드프레임을 사용하여 집적될 수 있다. 상기 발명의 획기적인 패키지는 종래의 패키징 기술과 비교하여 간편한 폼 팩터, 개선된 전기 및 열 전도성, 강화된 신뢰성, 및 비용 효율적인 제작을 가능하게 한다.
도 1a는 본 발명의 일실시예에 따른 반도체 패키지의 상면도를 도시한다.
도 1b는 본 발명의 일실시예에 따른 와이어본딩를 포함하는 반도체 패키지의 상면도를 도시한다.
도 1c는 본 발명의 일실시예에 따른 반도체 패키지의 저면도를 도시한다.
도 2는 본 발명의 일실시예에 따른 반도체 패키지의 일부분에 대한 횡단면도를 도시한다.
본 발명은 전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(MCM) 리드없는 전력 쿼드 플랫(PQFN) 반도체 패키지에 관한 것이다. 다음의 설명은 본 발명의 구현에 관계된 구체적인 정보를 포함한다. 해당 기술분야의 기술을 지닌 사람은 본 발명이 본 출원에서 구체적으로 설명한 것과는 다른 방법으로 구현될 수 있다는 것을 인식할 것이다. 또한, 본 발명에 대한 몇몇 구체적인 사항은 본 발명을 모호하게 하지 않게 하기 위해 논의되지 않는다. 본 출원에서 설명되지 않은 구체적인 사항들은 해당 기술분야에 대한 보통의 기술을 지닌 사람이 가지고 있는 지식의 범위 내이다.
본 출원의 도면 및 그에 동반된 상세한 설명은 단지 본 발명의 예시적인 실시예에 관한 것이다. 간결성을 유지하기 위해, 본 발명의 원리를 사용하는 본 발명의 다른 실시예들은 본 출원에서 구체적으로 설명되지 않으며 본 발명의 도면을 통해 구체적으로 도시되지 않는다.
도 1a는 본 발명의 실시예에 따른 반도체 패키지의 상면도를 도시한다. 본 예시에서, 상기 반도체 패키지는 번호가 매겨진 바와 같은 27개의 외부 리드, 혹은 외부리드 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26 및 27을 구비한 12 mm × 12 mm PQFN 패키지(즉, 12mm × 12mm의 "풋프린트(footprint)"를 가짐)로 구성될 것이다. 그러나, 애플리케이션의 요구사항에 따라 다른 실시예에서는 다른 패키지 사이즈가 사용될 수 있으며 다른 외부 리드 개수를 포함할 수도 있다.
도 1a에 도시된 바와 같이, 드라이버 집적 회로(integrated circuit, IC), 또는 드라이버 IC(130)는 패키지의 중심에 위치한다. 드라이버 IC(130)는 풀 브릿지(full bridge) 구성에서 6개의 전력 장치를 구동하는데 적절한 인터네셔널 렉터파이어사(International Rectifier Corporation®)로부터 구할 수 있는 "제5 세대" HVIC와 같은 고전압 IC(high voltage IC, HVIC) 드라이버로 구성될 수 있다. 그러므로, 드라비어 IC(130)는 각각의 수직 전도 전력 장치 140a, 140b, 140c, 140d, 140e 및 140f의 게이트 전극 141a, 141b, 141c, 141d, 141e 및 141f에 연결할 것이며, 이는 예를 들어 고속 역방향 에피텍셜 다이오드 전계효과 트랜지스터(fast-reverse epitaxial diode field effect transistor, FREDFET), 또는 절연 게이트 양극성 트랜지스터(insulated-gate bipolar transistor, IGBT) 같은 전력 금속 산화막 반도체 전계효과 트랜지스터(power metal-oxide-semiconductor field effect transistor, power MOSFET)로 구성될 것이다. 예를 들어, 수직 전도 전력 장치(140a부터 140c)는 풀 브릿지 전력 장치의 하이 사이드(high side) 전계 효과 트랜지스터(field effect transistor, FET)를 형성하는 MOSFET 장치로 구성될 것이고, 수직 전도 전력 장치(140d부터 140f)는 상기 풀 브릿지 전력 장치의 로우 사이드(low side) FET를 형성하는 MOSFET 장치로 구성될 것이다.
명료하게 할 목적으로, 드라이버 IC(130)와 수직 전도 전력 장치(140a부터 140f) 간의 연결을 제공할 와이어본딩이 도 1a에서 생략되었다. 또한, 풀 브릿지 전력 장치를 제공하는 패키지가 도면에서 도시된 반면, 다른 실시예들은 특정 애플리케이션에서 요구되는 다른 패키지 장치 구성을 제공할 것이다.
리드프레임(160)은 올린 브래스(Olin Brass®)로부터 구할 수 있는 구리(Cu) 합금 C194(copper(Cu) alloy C194) 같은 높은 열 및 전기 전도성을 갖는 물질로 구성될 것이다. 리드프레임(160) 하부 표면의 광범위한 부분이 최적의 전기 전도성 및 열 방출을 위해 노출될 것이며, 이는 도면 1c에서 좀더 도시되며 논의된다. 리드프레임(160)의 상기 상부 표면은 또한 선택적으로 장치 다이와 와이어에 대한 접착력을 강화하기 위한 물질로 도금된다. 예를 들어, 도금 150a, 150b, 150c, 150d, 150e, 150f 및 150g는 리드프레임(160)에 선택적으로 적용된 은(Ag) 도금이 이루어질 것이며, 이는 큐피엘 리미티드(QPL Limited)와 같은 회사에서 구할 수 있다. 몰드 컴파운드(mold compound, 165)는 히타치 케미칼(Hitachi® Chemical)에서 구할 수 있는 CEL9220ZHF(v79)와 같은 저굴곡률 몰드 컴파운드로 구성될 것이다.
도 1a에 도시된 바와 같이, 수직 전도 전력 장치(140a부터 140c)는 모두 상기 패키지의 상부 가장자리 근처에 위치한 동일한 다이 패드를 공유하고, 도금(150a)을 통해 리드프레임(160)에 커플링된다. 그러므로, 상기 하이 사이드 MOSFET의 하부 드레인 전극(drain electrode)은 상기 동일한 다이 패드에 모두 함께 연결된다. 반면에, 상기 로우 사이드 MOSFET을 구성하는 수직 전도 전력 장치(140d부터 140f)는 상기 패키지의 인접한 오른쪽 가장자리 근처에 각각 별개의 다이 패드에 각각 배치된다. 헨켈사(Henkel Corporation)에서 구할 수 있는 은이 채워진(silver filled) QMI 529HT 같은 땜납(solder) 또는 전도성 접착제는, 도금 150a에 수직 전도 전력 장치 140a부터 140c의 상기 하부 표면을, 도금 150d에 수직 전도 전력 장치 140d를, 도금 150c에 수직 전도 전력 장치 140e를, 도금 150b에 수직 전도 전력 장치 140f를, 그리고 도금 150g에 드라이버 IC(130)를 붙이는데 사용될 것이다.
그러므로, 드라이버 IC(130) 및 수직 전도 전력 장치(140a부터 140f)는 전기 전도성을 위해 최적화된 방법으로 상기 패키지 내에 위치하게 된다. 도 1a의 풀 브릿지 전력 회로를 완성하기 위해, 소스 전극 142a는 수직 전도 전력 장치 140d의 상기 드레인 전극에 연결되어야 하며, 소스 전극 142b는 수직 전도 전력 장치 140e의 상기 드레인 전극에 연결되어야 하며, 소스 전극 142c는 수직 전도 전력 장치 140f의 상기 드레인 전극에 연결되어야 하고, 소스 전극 142d, 142e, 및 142f는 함께 커플링되어야 한다. 그러나, 필요한 연결을 직접 제공하기 위한 라우팅 와이어(routing wire)는 와이어 교차(wire crossing) 및 잠재적인 와이어 쇼팅을 야기할 것이다. 또한, 상기 패키지가 고전력 애플리케이션을 대상으로 하고 있기 때문에, 요구되는 긴 길이의 와이어링은 전기적 및 열적 성능에 불리한 영향을 미칠 것이다.
따라서, 도 1b로 넘어가서, 도 1b는 본 발명의 일실시예에 따른 와이어본딩을 포함하는 반도체 패키지의 상면도를 도시한다. 도 1b에 도시된 바와 같이, 얇은 와이어가 게이트 접속, 전류 감지, 및 다른 입출력 기능(I/O function)에 사용되며, 대표적인 와이어본딩 170b로 도시되어 있다. 이는 예를 들어, 1.3 mil diameter G1 타입 금(Au) 와이어로 구성될 것이다. 대표적인 와이어본딩 170a로 도시된 바와 같이, 더 두꺼운 와이어가 전력 연결을 위해 사용된다. 이는 예를 들어, 쿨릭크 앤 소파(Kulicke & Soffa®)에서 구할 수 있는 맥스소프트(Maxsoft®) LD 와이어와 같은 2.0 mil diameter 구리(Cu) 와이어로 구성될 것이다. 와이어본딩 170a와 같이 더 두꺼운 와이어가 본드 시티치 온 볼(bond stitch on ball, BSOB) 본딩기법을 사용하여 본딩될 것이다. 도 1b에 도시된 바와 같이, 두 개의 와이어 본딩과 같은 다수의 와이어본딩이 추가적인 전류 처리를 제공하기 위해 병렬로 위치할 것이다.
*그러므로, 도 1b에 나타난 바와 같이, 도 1a의 상기 회로 및 외부 리드(1부터 27)로의 경로를 완성하기 위해 요구되는 연결이 상기 와이어본딩과 리드프레임(160)에 의해 제공된다. 게이트 전극(141a부터 141f)은 금 와이어본딩을 사용하여 드라이버 IC(130)에 각각 직접 연결된다. 수직 전도 전력 장치 140c와 140f가 이미 아주 근접하게 있기 때문에, 한 쌍의 구리 와이어를 사용한 직접적인 와이어본딩이 소스전극 142c와 도금 150b 사이에 이루어질 수 있다.
그러나, 더 먼 거리에 위치한 장치 간의 연결을 위해서는, 리드프레임(160)을 통한 라우팅이 유리할 것이다. 이는 리드프레임(160)이 구리 합금과 같은 고전도성 물질로 구성될 것이며, 리드프레임(160)이 직접적인 와이어 라우팅과 비교하여 훨씬 더 효율적인 전도 경로를 제공할 것이기 때문이다. 또한, 와이어 교차에 의한 와이어 쇼트 위험과 같은 문제 역시 방지된다.
예를 들어, 소스 전극 142b를 수직 전도 전력 장치 140e의 상기 드레인 전극에 연결하기 위해, 한 쌍의 두꺼운 구리 와이어가 소스 전극 142b의 상기 상부와 도금 150e의 상기 상부 사이에 본딩된다. 이러한 연결은 아래에서 논의된 도 2에서 좀더 구체적으로 도시되며, 해당 도면은 라인 102에 의해 제공되는 부분에 따른 횡단면을 도시한다. 도금 150e 아래의 리드프레임(160)은 수직 전도 전력 장치 140e의 상기 드레인 전극에의 연결을 완성하기 위해 도금 150c에 연결한다. 유사한 방법으로, 소스 전극 142a는 한 쌍의 두꺼운 구리 와이어를 통해 도금 150f에 본딩되며, 리드프레임(160)을 통해 수직 전도 전력 장치 140d의 상기 드레인 전극에 연결된 도금 150d에 연결한다. 그러므로, 상기 패키지를 완성하기 위해 필요한 전기적 연결이 라우팅 장치로 리드프레임(160)을 사용함으로써 제공되며, 교차된 와이어본딩을 효과적으로 피한다.
도 1c로 이동하면, 도 1c는 본 발명의 일실시예에 따른 반도체 패키지의 저면도를 도시한다. 도 1b에 도시된 상기 패키지를 뒤집으면, 상기 리드프레임의 가시적으로 노출된 일부분과 함께 도 1c에 도시된 레이아웃과 비슷한 모습이 보일 것이다. 따라서, 예를 들어, 리드프레임의 일부분 160a는 도 1b에 도시된 도금 150a의 테두리에 해당할 것이고, 리드프레임의 일부분 160b는 도 1b에 도시된 도금 150e의 테두리에 해당할 것이다. 그러므로, 상기 패키지 리드프레임의 광범위한 부분이 효율적인 열방출 및 전기 전도성을 위해 하부에서 노출된다. 상기 노출된 표면 부분은 예를 들어 주석(Tin)(Sn)으로 또한 도금될 것이다. 그에 따르는 매칭 지점을 갖는 인쇄회로기판(printed circuit board, PCB)의 설계에 의해, 상기 PQFN 패키지의 효율적인 설계가 유익하게 활용될 것이다.
도 2를 논의함에 있어, 도 2는 본 발명의 일실시예에 따른 반도체 패키지의 일부분에 대한 횡단면도를 도시한다. 더 구체적으로, 상기 횡단면도는 도 1b의 라인 102에 의해 제공된 단면에 해당한다. 도 2와 관련하여, 리드프레임 일부분 260a 및 260b는 도 1c의 리드프레임 일부분 160a 및 160b에 해당하며, 수직 전도 장치 240는 도 1b의 수직 전도 장치 140b에 해당하며, 소스 전극 242b는 도 1b의 소스 전극 142b에 해당하며, 도금 250a는 도 1b의 도금 150a에 해당하며, 도금 250e는 도 1b의 도금 150e에 해당하고, 몰드 컴파운드 265는 도 1b의 몰드 컴파운드 165에 해당한다. 도 2는 축척을 고려하여 도시된 것이 아님을 알아야 할 것이다.
도 2에 도시된 바와 같이, 수직 전도 장치(240b)의 드레인 전극(243b)은 전도성 접착제(235) 및 도금(250a)을 통해 리드프레임 일부분(260a)에 커플링된다. 이전에서 논의된 바와 같이, 전도성 접착제(235)는 QMI 529HT와 같은 은으로 채워진 접착체로 구성될 것이다. 수직 전도 장치(240b)의 소스 전극(242b)은 와이어본딩(270a) 및 도금(250e)을 통해 리드프레임 일부분(260b)에 커플링된다. 와이어본딩(270a)은 BSOB기법으로 본딩된 2.0 mil diameter 구리(Cu) 와이어로 구성될 것이다. 이전에서 알린 바와 같이, 다수의 와이어본딩이 추가적인 전류 처리를 위해 제공될 것이며, 이는 도 1b에 도시된 상기 와이어본딩 쌍(pair)이 서로 평행하기 때문에 도 2에 도시되어 있지 않다. 상기 장치 다이가 부착되고 와이어본딩이 형성된 뒤에, 상기 패키지는 몰드 컴파운드(265)를 사용하여 캡슐화(encapsulate)될 것이다. 패키지 균열에 대한 탄성(resilience)을 제공하기 위해, 몰드 컴파운드(265)에 의해 정의된 상기 패키지의 높이(또는 두께)는 0.9 mm 이하와 같이 얇게 유지될 것이다.
도 2에 도시된 단면도는 소스 전극(142b)과 도금(150e)을 연결하기 위한 와이어본딩(270a)에 의해 제공된 전기적 연결을 도시한다. 도 2의 리드프레임 일부분(260b)에 해당하는 도 1b의 리드프레임(160) 일부분은 도금(150c)에 연결하기 위해 오른쪽으로 이동을 계속하는데, 그렇게 함으로써 수직 전도 전력 장치(140e)의 상기 드레인에 연결하는 것을 완성한다. 유사한 연결 프로세스가 수직 전도 전력 장치(140d)의 상기 드레인에 연결하는 소스 전극(142a)에도 적용된다.
이렇게 하여, 전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(MCM) 리드없는 전력 쿼드 플랫(PQFN) 반도체 패키지가 설명되었다. 본 발명에 따르면, 다수의 전력 장치들을 갖는 복합 패키지일지라도 효율적인 전기적 상호접속으로 저비용 리드프레임을 사용하여 집적될 수 있다. 상기 발명의 획기적인 패키지는 종래의 패키징 기술과 비교하여 간편한 폼 팩터, 개선된 전기 및 열 전도성, 강화된 신뢰성, 및 비용 효율적인 제작을 가능하게 한다.
본 발명에 대한 상기 설명에 의해 다양한 기술이 해당 범위를 벗어나지 않으면서 본 발명의 개념을 구현하기 위해 사용될 수 있음이 분명해진다. 또한, 본 발명이 특정 실시예에 대한 구체적인 참조를 들어 설명되었지만, 해당 분야에서 보통의 기술을 지닌 사람이라면 본 발명의 진정한 목적 및 범위를 벗어나지 않으면서 형태 및 세부사항에 대한 변경이 이루어질 수 있음을 알 수 있을 것이다. 상기에서 설명한 실시예들은 예시가 되고 제한되지 않은 모든 관점에서 고려될 것이다. 여기서 설명한 특정 실시예에 의해 본 발명이 제한되는 것이 아니라, 본 발명의 범위를 벗어나지 않고 다양한 재배열, 수정 및 대체 가능하다는 것이 이해되어야 한다.

Claims (9)

  1. 리드없는 전력 쿼드 플랫(PQFN) 반도체 패키지에 있어서:
    리드프레임;
    상기 리드프레임에 커플링된 드라이버 집적회로(IC); 및
    상기 리드프레임에 커플링되고 하이사이드 전력 트랜지스터들 및 로우사이드 전력 트랜지스터들을 포함하는 다수의 수직 전도 전력 트랜지스터들; 로 구성되며,
    다수의 수직 전도 전력 트랜지스터들 중 하나의 상부 표면 전극은 상기 리드프레임의 일부분에 전기적으로 연결되고,
    상기 리드프레임의 상기 일부분은 상기 다수의 수직 전도 전력 트랜지스터들의 다른 하부 표면 전극에 전기적으로 연결되기 위해 라우팅 장치로 구성되는 좁은 팁(tip)을 포함하고,
    적어도 하나의 와이어본딩이 상기 드라이버 집적 회로와 상기 다수의 수직 전도 전력 트랜지스터들 중 첫번째 것 사이의 전기적 연결을 제공하는 것을 특징으로 하는 리드없는 전력 쿼드 플랫(PQFN) 반도체 패키지.
  2. 청구항 1에 있어서,
    상기 PQFN 반도체 패키지는 풀 브릿지 전력 장치로 구성된 것을 특징으로 하는 PQFN 반도체 패키지.
  3. 청구항 1에 있어서,
    상기 리드프레임은 접착력 향상을 위해 은으로 선택적으로 도금된 것을 특징으로 하는 PQFN 반도체 패키지.
  4. 청구항 1에 있어서,
    상기 다수의 수직 전도 전력 트랜지스터들은 상기 PQFN 반도체 패키지의 제1 에지에서 단일 다이 패드에 위치한 제1 그룹과 상기 PQFN 반도체 패키지의 제2 에지에서 각각의 다이 패드들에 위치한 제2 그룹으로 나누어지며, 상기 제1 그룹은 상기 다수의 수직 전도 전력 트랜지스터들 중 하나를 포함하고 상기 제2 그룹은 상기 다수의 수직 전도 전력 트랜지스터들 중 다른 하나를 포함하는 것을 특징으로 하는 PQFN 반도체 패키지.
  5. 청구항 1에 있어서,
    상기 다수의 수직 전도 전력 트랜지스터들은 6개의 수직 전도 전력 트랜지스터들을 갖는 것을 특징으로 하는 PQFN 반도체 패키지.
  6. 청구항 1에 있어서,
    상기 다수의 수직 전도 전력 트랜지스터들은 전력 모스팻(power MOSFET)으로 구성되는 것을 특징으로 하는 PQFN 반도체 패키지.
  7. 청구항 1에 있어서,
    상기 다수의 수직 전도 전력 트랜지스터들은 IGBT로 구성된 것을 특징으로 하는 PQFN 반도체 패키지.
  8. 청구항 1에 있어서,
    상기 PQFN 반도체 패키지의 두께는 0.9 mm 이하인 것을 특징으로 하는 PQFN 반도체 패키지.
  9. 청구항 1에 있어서,
    상기 PQFN 반도체 패키지의 풋프린트는 12 mm × 12 mm 이하인 것을 특징으로 하는 PQFN 반도체 패키지.
KR1020130064141A 2010-12-13 2013-06-04 전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(ｍｃｍ) 리드없는 전력 쿼드 플랫 반도체 패키지 KR101372900B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US45952710P 2010-12-13 2010-12-13
US61/459,527 2010-12-13
US13/034,519 US8587101B2 (en) 2010-12-13 2011-02-24 Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US13/034,519 2011-02-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110044073A Division KR101281660B1 (ko) 2010-12-13 2011-05-11 전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(ｍｃｍ) 리드없는 전력 쿼드 플랫 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20130071456A KR20130071456A (ko) 2013-06-28
KR101372900B1 true KR101372900B1 (ko) 2014-03-10

Family

ID=45715256

Family Applications (3)

Application Number Title Priority Date Filing Date
KR20110037503A KR20120089542A (ko) 2010-12-13 2011-04-21 사용자 단말의 자원 관리를 수행하는 서비스 브로커 장치 및 그 방법
KR1020110044073A KR101281660B1 (ko) 2010-12-13 2011-05-11 전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(ｍｃｍ) 리드없는 전력 쿼드 플랫 반도체 패키지
KR1020130064141A KR101372900B1 (ko) 2010-12-13 2013-06-04 전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(ｍｃｍ) 리드없는 전력 쿼드 플랫 반도체 패키지

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR20110037503A KR20120089542A (ko) 2010-12-13 2011-04-21 사용자 단말의 자원 관리를 수행하는 서비스 브로커 장치 및 그 방법
KR1020110044073A KR101281660B1 (ko) 2010-12-13 2011-05-11 전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(ｍｃｍ) 리드없는 전력 쿼드 플랫 반도체 패키지

Country Status (5)

Country Link
US (4) US8587101B2 (ko)
EP (1) EP2463904B1 (ko)
JP (2) JP2012129489A (ko)
KR (3) KR20120089542A (ko)
CN (1) CN102569241B (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9717146B2 (en) 2012-05-22 2017-07-25 Intersil Americas LLC Circuit module such as a high-density lead frame array (HDA) power module, and method of making same
US20140070329A1 (en) 2012-09-07 2014-03-13 Fairchild Semiconductor Corporation Wireless module with active and passive components
JP2014090006A (ja) * 2012-10-29 2014-05-15 Mitsubishi Electric Corp パワーモジュール
KR102071078B1 (ko) * 2012-12-06 2020-01-30 매그나칩 반도체 유한회사 멀티 칩 패키지
US9202811B2 (en) * 2012-12-18 2015-12-01 Infineon Technologies Americas Corp. Cascode circuit integration of group III-N and group IV devices
JP2014143271A (ja) * 2013-01-23 2014-08-07 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US9379048B2 (en) * 2013-02-28 2016-06-28 Semiconductor Components Industries, Llc Dual-flag stacked die package
EP2775521A3 (en) * 2013-03-07 2017-12-13 International Rectifier Corporation Power Quad Flat No-Lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
EP2775520B1 (en) * 2013-03-07 2021-05-05 Infineon Technologies Americas Corp. Open source Power Quad Flat No-Lead (PQFN) leadframe
EP2775519A3 (en) * 2013-03-07 2017-11-15 International Rectifier Corporation Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
EP2775518A3 (en) * 2013-03-07 2017-11-08 International Rectifier Corporation Power Quad Flat No-Lead (PQFN) package in a single shunt inverter circuit
TWI557863B (zh) * 2013-03-12 2016-11-11 國際整流器股份有限公司 具有控制及驅動器電路的功率四邊扁平無引線（ｐｑｆｎ）之封裝
TWI538138B (zh) * 2013-03-12 2016-06-11 國際整流器股份有限公司 在功率四邊扁平無引線（ｐｑｆｎ）之引線框上的控制及驅動器電路
EP2779227A3 (en) * 2013-03-13 2017-11-22 International Rectifier Corporation Semiconductor package having multi-phase power inverter with internal temperature sensor
JP5921491B2 (ja) * 2013-06-13 2016-05-24 三菱電機株式会社 電力用半導体装置
US9147664B2 (en) * 2013-10-11 2015-09-29 Mediatek Inc. Semiconductor package
CN104681526B (zh) * 2013-11-28 2017-07-04 无锡华润华晶微电子有限公司 一种用于可调光led恒流驱动电路的封装结构
JP6261309B2 (ja) 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
CN106061879B (zh) 2014-03-06 2019-09-13 奥的斯电梯公司 纤维增强的电梯带及制造方法
KR101555301B1 (ko) * 2014-05-13 2015-09-23 페어차일드코리아반도체 주식회사 반도체 패키지
CN107006123A (zh) * 2014-12-10 2017-08-01 德克萨斯仪器股份有限公司 功率场效应晶体管(fet)、预驱动器、控制器和感测电阻器的集成
CN105118818B (zh) 2015-07-20 2018-08-21 东南大学 一种方形扁平无引脚封装结构的功率模块
TWI657554B (zh) * 2015-09-30 2019-04-21 台達電子工業股份有限公司 封裝結構
WO2018109069A1 (en) * 2016-12-16 2018-06-21 Abb Schweiz Ag Power semiconductor module with low gate path inductance
US10396774B2 (en) 2017-09-14 2019-08-27 Hestia Power Inc. Intelligent power module operable to be driven by negative gate voltage
TWI640151B (zh) * 2017-09-20 2018-11-01 瀚薪科技股份有限公司 Negative voltage gate driven smart power module
KR102475429B1 (ko) * 2017-11-24 2022-12-08 주식회사 케이티 데이터 트래픽 분석을 통한 자원 할당 방법 및 그 장치
US10714411B2 (en) 2018-03-15 2020-07-14 Globalfoundries Inc. Interconnected integrated circuit (IC) chip structure and packaging and method of forming same
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
JP6986625B2 (ja) * 2018-04-19 2021-12-22 ローム株式会社 半導体装置
EP3703123A1 (en) 2019-02-27 2020-09-02 Infineon Technologies Austria AG Semiconductor component and semiconductor package
TWI693682B (zh) * 2019-08-28 2020-05-11 財團法人工業技術研究院 電子元件封裝結構
US11145609B2 (en) 2019-12-05 2021-10-12 Nxp Usa, Inc. Doherty amplifier with surface-mount packaged carrier and peaking amplifiers
EP3975225A1 (en) 2020-09-24 2022-03-30 Infineon Technologies Austria AG Semiconductor module
EP3982404A1 (en) 2020-10-07 2022-04-13 Infineon Technologies Austria AG Semiconductor module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030063835A (ko) * 2002-01-24 2003-07-31 삼성테크윈 주식회사 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR20060045597A (ko) * 2004-04-19 2006-05-17 가부시끼가이샤 르네사스 테크놀로지 반도체장치
US20090189261A1 (en) 2008-01-25 2009-07-30 Lay Yeap Lim Ultra-Thin Semiconductor Package

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384399B2 (ja) 1995-06-28 2003-03-10 富士電機株式会社 高耐圧ｉｃの高耐圧レベルシフト回路
JP3130239B2 (ja) 1995-08-02 2001-01-31 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3394377B2 (ja) 1996-01-09 2003-04-07 三菱電機株式会社 半導体装置および半導体モジュール
JP3337224B2 (ja) * 1996-11-28 2002-10-21 三菱電機株式会社 半導体装置
JP3431467B2 (ja) 1997-09-17 2003-07-28 株式会社東芝 高耐圧半導体装置
JP3674333B2 (ja) 1998-09-11 2005-07-20 株式会社日立製作所 パワー半導体モジュール並びにそれを用いた電動機駆動システム
US6249024B1 (en) * 1998-12-09 2001-06-19 International Rectifier Corp. Power module with repositioned positive and reduced inductance and capacitance
US6137165A (en) 1999-06-25 2000-10-24 International Rectifier Corp. Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET
JP3813775B2 (ja) 1999-11-05 2006-08-23 ローム株式会社 マルチチップモジュール
JP2001135765A (ja) 1999-11-05 2001-05-18 Hitachi Cable Ltd 複合リードフレームの製造方法および製造装置
US6465875B2 (en) 2000-03-27 2002-10-15 International Rectifier Corporation Semiconductor device package with plural pad lead frame
JP2002217416A (ja) 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP4286465B2 (ja) 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
DE10107386C1 (de) 2001-02-16 2002-08-22 Infineon Technologies Ag Schaltungsanordnung mit Temperaturschutz und Verfahren
JP4450530B2 (ja) 2001-07-03 2010-04-14 三菱電機株式会社 インバータモジュール
US20030107120A1 (en) * 2001-12-11 2003-06-12 International Rectifier Corporation Intelligent motor drive module with injection molded package
JP4127014B2 (ja) 2002-10-23 2008-07-30 株式会社豊田自動織機 電流検出装置および電流検出機能付きインバータ装置
US20040227476A1 (en) 2002-12-19 2004-11-18 International Rectifier Corp. Flexible inverter power module for motor drives
US7215012B2 (en) * 2003-01-03 2007-05-08 Gem Services, Inc. Space-efficient package for laterally conducting device
JP4044861B2 (ja) 2003-04-03 2008-02-06 三菱電機株式会社 電力変換装置およびその電力変換装置を備える電力変換システム装置
JP4115882B2 (ja) 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
KR100536898B1 (ko) 2003-09-04 2005-12-16 삼성전자주식회사 반도체 소자의 와이어 본딩 방법
JP4004460B2 (ja) 2003-12-16 2007-11-07 三菱電機株式会社 半導体装置
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
WO2005119894A1 (en) 2004-05-27 2005-12-15 Siemens Energy & Automation, Inc. Ac/ac converter for hybrid vehicles
US7298027B2 (en) 2004-09-02 2007-11-20 International Rectifier Corporation SMT three phase inverter package and lead frame
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101321361B1 (ko) 2005-09-05 2013-10-22 페어차일드코리아반도체 주식회사 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지
JP2007082036A (ja) 2005-09-16 2007-03-29 Rohm Co Ltd 半導体集積回路装置、電源装置、電気機器
JP2007082365A (ja) 2005-09-16 2007-03-29 Rohm Co Ltd 温度保護回路、電源装置、電子機器
TWI288801B (en) 2005-11-23 2007-10-21 Delta Electronics Inc Fan system and temperature-sensing protecting device thereof
US7943431B2 (en) 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
JP5291864B2 (ja) * 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
JP4875380B2 (ja) 2006-02-24 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
DE102006012781B4 (de) 2006-03-17 2016-06-16 Infineon Technologies Ag Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
JP4916745B2 (ja) * 2006-03-28 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101340966B1 (ko) 2006-05-24 2013-12-13 페어차일드코리아반도체 주식회사 3상 인버터 모듈 및 이를 이용한 모터구동장치와 인버터집적회로 패키지
JP2008034567A (ja) 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
US7830104B2 (en) 2006-09-19 2010-11-09 Seiko Epson Corporation Brushless motor
JP2008160933A (ja) 2006-12-21 2008-07-10 Sharp Corp チョッパレギュレータ回路
DE102007013186B4 (de) 2007-03-15 2020-07-02 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
US8427235B2 (en) * 2007-04-13 2013-04-23 Advanced Analogic Technologies, Inc. Power-MOSFETs with improved efficiency for multi-channel class-D audio amplifiers and packaging thereof
JP4973359B2 (ja) 2007-07-23 2012-07-11 富士電機株式会社 半導体装置
US7732917B2 (en) 2007-10-02 2010-06-08 Rohm Co., Ltd. Power module
TWI347737B (en) 2008-02-27 2011-08-21 Prolific Technology Inc Method and pwm system of adjusting the width of pulses through collecting information of a three-phase current
US20090261462A1 (en) * 2008-04-16 2009-10-22 Jocel Gomez Semiconductor package with stacked die assembly
JP5107839B2 (ja) * 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
JP4620151B2 (ja) 2008-12-12 2011-01-26 東光株式会社 非接触電力伝送回路
JP5284077B2 (ja) 2008-12-26 2013-09-11 株式会社日立製作所 半導体装置ならびにそれを用いた電力変換装置
US20100301464A1 (en) 2009-05-26 2010-12-02 Mohamad Ashraf Bin Mohd Arshad Asterisk pad
JP2011029262A (ja) 2009-07-22 2011-02-10 Daikin Industries Ltd 電力変換装置
US8362598B2 (en) 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
US8456794B2 (en) 2009-11-12 2013-06-04 Infineon Technologies Ag Clock-pulsed safety switch
CN101814480B (zh) 2010-04-16 2011-08-31 杭州矽力杰半导体技术有限公司 一种芯片封装结构及其封装方法
US20120126378A1 (en) 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US8803499B2 (en) 2011-02-23 2014-08-12 International Recifier Corporation Power supply circuitry and adaptive transient control
JP2012175070A (ja) 2011-02-24 2012-09-10 Panasonic Corp 半導体パッケージ
CN102184917B (zh) 2011-03-25 2013-04-03 锐迪科创微电子（北京）有限公司 采用四方扁平无引脚封装的gsm射频发射前端模块
JP5757145B2 (ja) 2011-04-19 2015-07-29 富士電機株式会社 半導体装置
JP5805513B2 (ja) 2011-12-14 2015-11-04 三菱電機株式会社 電力用半導体装置
JP2014099547A (ja) 2012-11-15 2014-05-29 Mitsubishi Electric Corp 電力半導体モジュールおよびその製造方法
US20140272094A1 (en) 2013-03-12 2014-09-18 Advanced Food Systems, Inc. Textured vegetable protein as a meat substitute and method and composition for making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030063835A (ko) * 2002-01-24 2003-07-31 삼성테크윈 주식회사 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR20060045597A (ko) * 2004-04-19 2006-05-17 가부시끼가이샤 르네사스 테크놀로지 반도체장치
US20090189261A1 (en) 2008-01-25 2009-07-30 Lay Yeap Lim Ultra-Thin Semiconductor Package

Also Published As

Publication number Publication date
US9324638B2 (en) 2016-04-26
KR20120089543A (ko) 2012-08-13
US8587101B2 (en) 2013-11-19
CN102569241A (zh) 2012-07-11
EP2463904B1 (en) 2019-02-27
EP2463904A2 (en) 2012-06-13
JP2014060402A (ja) 2014-04-03
KR20120089542A (ko) 2012-08-13
US20150235932A1 (en) 2015-08-20
US20120146205A1 (en) 2012-06-14
US9530724B2 (en) 2016-12-27
US9024420B2 (en) 2015-05-05
CN102569241B (zh) 2015-03-04
KR20130071456A (ko) 2013-06-28
US20140061885A1 (en) 2014-03-06
EP2463904A3 (en) 2013-09-04
KR101281660B1 (ko) 2013-07-08
JP2012129489A (ja) 2012-07-05
US20130105958A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
KR101372900B1 (ko) 전기적 상호접속을 위해 리드프레임을 이용한 멀티-칩 모듈(ｍｃｍ) 리드없는 전력 쿼드 플랫 반도체 패키지
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7227198B2 (en) Half-bridge package
US7508012B2 (en) Electronic component and method for its assembly
US8486762B2 (en) Leadless array plastic package with various IC packaging configurations
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
KR20090093163A (ko) 전력 소자 패키지 및 그 제조 방법
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US20220223568A1 (en) Semiconductor device
US9355995B2 (en) Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US11791247B2 (en) Concealed gate terminal semiconductor packages and related methods
JP2008098654A (ja) 半導体装置
JP2023021365A (ja) 半導体装置および電力変換装置
TWI718250B (zh) 封裝結構
JP2008053748A (ja) 半導体装置
JP2005051038A (ja) 半導体装置及びその製造方法
KR20220064562A (ko) 멀티칩 스택 반도체 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 5