KR100976308B1

KR100976308B1 - 적층세라믹 전자부품

Info

Publication number: KR100976308B1
Application number: KR1020060026970A
Authority: KR
Inventors: 도루 도노가이; 다쓰야 고지마; 아키노리 이와사키; 라이타로 마사오카; 쇼고 무로사와; 아키라 야마구치; 교타로 아베; 쓰카사 사토
Original assignee: 티디케이가부시기가이샤
Priority date: 2005-03-28
Filing date: 2006-03-24
Publication date: 2010-08-16
Also published as: CN1841596B; JP2006278556A; JP4270395B2; TWI406308B; KR20060103860A; US20060215350A1; CN1841596A; TW200639889A; US7394646B2

Abstract

박리, 층간분리, 크랙 등의 발생을 저감할 수 있는 적층세라믹 전자부품을 제공한다. 세라믹 기체(10)는, 보호층(40)과 기능층(20)을 포함한다. 보호층(40)은, 기능층(20)의 적어도 한 면에 설치되어 있다. 내부 전극(30)은, 기능층(20)에 매설되어 있다. 완충층(50)은, 세라믹 기체(10)의 소성축률(燒成縮率)과는 다른 소성축률을 가지며, 보호층(40)에 매설되어 있다.

적층세라믹, 기판, 크랙, 소성축률

Description

적층세라믹 전자부품{LAMINATED CERAMIC ELECTRONIC COMPONENT}

도 1은, 본 발명과 관련된 적층세라믹 전자부품의 일실시예를 나타내는 정면 단면도이다.

도 2는, 도 1의 2-2선 단면 확대도이다.

도 3은, 도 2의 3-3선 단면도이다.

도 4는, 본 발명과 관련된 적층세라믹 전자부품에 크랙(crack)이 발생한 상태를 나타내는 단면도이다.

도 5는, 비교예의 적층세라믹 전자부품에 크랙이 발생한 상태를 나타내는 단면도이다.

도 6은, 적층 세라믹 콘덴서의 특성도이다.

도 7은, 본 발명에 관한 적층세라믹 전자부품의 다른 하나의 실시예를 나타내는 단면도이다.

도 8은, 본 발명에 관한 적층세라믹 전자부품의 또 다른 하나의 실시예를 나타내는 단면도이다.

도 9는, 본 발명에 관한 적층세라믹 전자부품의 또 다른 하나의 실시예를 나타내는 단면도이다.

도 10은, 본 발명에 관한 적층세라믹 전자부품의 또 다른 하나의 실시예를 나타내는 단면도이다.

도 11은, 본 발명에 관한 적층세라믹 전자부품의 또 다른 하나의 실시예를 나타내는 단면도이다.

도 12는, 본 발명에 관한 적층세라믹 전자부품의 또 다른 하나의 실시예를 나타내는 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : 세라믹 기체 20 : 기능층

30 : 내부 전극 40 : 보호층

50 : 완충층 71, 72 : 외부 전극

본 발명은, 적층세라믹 전자부품에 관한 것이다.

적층세라믹 콘덴서, 다층세라믹 기판 등의 적층세라믹 전자부품이 탑재되는 전자기기에서는, 고성능화, 고기능화를 도모하면서, 소형화를 도모하고 있다. 적층세라믹 전자부품에 있어서도, 그 기술적 동향에 대응하기 위해서, 보다 한층 더 박층화, 다층화, 고밀도화에 의한 특성의 향상 및 소형화가 요구되고 있다.

적층세라믹 전자부품은, 통상, 내부 전극이 매설된 기능층과, 기능층의 양면에 설치된 보호층을 포함한다. 일반적으로, 보호층에는 내부 전극이 매설되어 있지 않기 때문에, 그 만큼 소성축률(燒成縮率) 및 열팽창계수(이하, '소성축률 등' 으로 부른다)가, 기능층과 다르다. 예를 들면, 적층 세라믹 콘덴서의 보호층은, 기능층과 비교하여, 소성축률이 크고, 열팽창 계수가 작은 경우가 많다.

기능층 및 보호층의 소성축률 등이 다르면, 적층세라믹 전자부품의 제조 공정에 있어서, 양자의 경계 부근에 큰 응력이 발생하여, 박리, 층간분리(delamination), 크랙 등이 발생하기 쉽다고 하는 문제가 있었다. 특히, 응력이 잔류한 상태에서, 열처리(어닐) 또는 소성됨으로써, 크랙 등이 발생하기기 쉬워진다고 하는 문제가 있었다.

특허문헌 1은 층간분리, 크랙의 방지를 목적으로 하여, 보호층의 바인더 함유량을 조정하고, 기능층과 보호층의 소성축률을 조정하여, 크랙을 방지하는 기술을 개시하고 있다.

그러나, 특허문헌 1에서는, 바인더 함유율이 다른 시트를 복수 필요로 할 필요가 있으므로, 생산공정이 복잡해진다고 하는 문제가 발생한다.

또한, 기능층 및 보호층의 경계 부분의 응력이나 물리적 변형은, 박층화, 다층화에 수반하여 커지므로, 근래의 적층세라믹 전자부품의 박층화, 다층화, 고밀도화에 의해, 상술한 문제가 보다 한층 현저하게 나타나게 되었다.

[특허문헌 1] 일본 특허공개공보 제2003-309039호

본 발명의 과제는, 박리, 층간분리, 크랙 등의 발생을 저감할 수 있는 적층세라믹 전자부품을 제공하는 것이다.

본 발명의 또 하나의 과제는, 전기특성이 양호한 적층세라믹 전자부품을 제 공하는 것이다.

본 발명의 또 다른 하나의 과제는, 생산수율의 향상을 도모할 수 있는 적층세라믹 전자부품을 제공하는 것이다.

본 발명의 또 다른 하나의 과제는, 제조가 용이한 적층세라믹 전자부품을 제공하는 것이다.

상술한 과제를 해결하기 위해서, 본 발명에 관한 적층세라믹 전자부품은, 세라믹 기체(基體)와, 내부 전극과, 완충층을 포함한다. 세라믹 기체는, 보호층과, 기능층을 포함한다. 보호층은 기능층의 적어도 한 면에 설치되어 있다. 내부 전극은 기능층에 매설되어 있다. 완충층은 보호층에 매설되어, 세라믹 기체의 소성축률과는 다른 소성축률을 가진다.

상술한 본 발명과 관련된 적층세라믹 전자부품에서는, 내부 전극이 기능층에 매설되어 있기 때문에, 내부 전극이 매설된 기능층의 소성축률은, 내부 전극의 소성축률과, 그 주위에 존재하는 세라믹 기체의 소성축률을 합성한 소성축률이 된다.

한편, 보호층에는 완충층이 매설되어 있기 때문에, 완충층이 매설된 보호층의 소성축률은, 완충층의 소성축률과, 그 주위의 세라믹 기체의 소성축률을 합성한 소성축률이 된다.

본 발명에 있어서, 완충층은, 세라믹 기체의 소성축률과는 다른 소성축률을 가진다. 완충층의 소성축률은, 예를 들면 내부 전극이 매설된 기능층의 소성축률과, 완충층이 매설된 보호층의 소성축률이 가까운 값이 되도록 선택할 수 있다.

내부 전극이 매설된 기능층의 소성축률과, 완충층이 매설된 보호층의 소성축률이 가까운 값이 되면, 기능층-보호층의 경계 부근에 발생하는 응력을 저감시켜, 종래 문제시되고 있던 경계 부근에 있어서의 박리, 층간분리, 크랙 등을 저감시킬 수 있다. 예를 들면, 열처리(어닐) 또는 소성된 경우에도, 박리, 층간분리, 크랙 등의 발생을 억제할 수 있다.

게다가, 보호층이 기능층을 덮는 것과 함께, 완충층이 보호층의 내부에 매설되어 있기 때문에, 만일, 적층세라믹 전자부품의 표면 부근에 박리, 층간분리, 크랙 등이 발생했을 경우에도, 크랙 등을 완충층으로 막을 수 있다. 따라서, 내부 전극에 대한 영향을 회피하고, 양호한 전기특성을 얻을 수 있다. 또한, 내부 전극이 노출하는 불량(소위 뚜껑 벗겨짐)을 방지할 수 있어, 생산수율이 향상한다.

또한, 완충층이 보호층의 내부에 매설되어 있기 때문에, 보호층이 완충층에 의해 층형상으로 분단되어, 의사적(擬似的)으로, 보호층의 두께가 얇아진다. 이에 따라, 보호층의 추종성(追從性)이 좋아져, 박리, 층간분리, 크랙 등을 일으키기 어려워진다.

본 발명에 관련된 적층세라믹 전자부품은, 특허문헌 1과 같이, 바인더 함유율이 다른 시트를 필요로 하지 않기 때문에, 생산공정을 간단하게 할 수 있다. 예를 들면, 기능층을 구성하는 세라믹 기체 및 보호층을 구성하는 세라믹 기체를 동일한 재료조성으로 하고, 내부 전극과 완충층을 동일한 재료조성으로 하면, 본 발명과 관련된 적층세라믹 전자부품을 간단하게 제조할 수 있다.

또한, 완충층의 층수, 두께, 형상 등에 의해서, 보호층의 소성축률을 용이하 게 조정할 수 있기 때문에, 생산수율이 좋고, 용이하게 제조할 수 있다.

다른 형태로서 완충층의 소성축률에 주목하는 것이 아니라, 완충층의 열팽창계수에 주목하여, 완충층이, 세라믹 기체와는 다른 열팽창 계수를 가지도록 해도 좋다. 이 경우에도, 마찬가지의 작용 효과를 얻을 수 있다.

그 구체적인 예에 대해서는, 첨부 도면을 참조하여, 더욱 상세하게 설명한다. 도면은 단순한 예시에 지나지 않는다.

[발명을 실시하기 위한 최선의 형태]

도 1은, 본 발명과 관련된 적층세라믹 전자부품의 일실시예를 나타내는 정면 단면도, 도 2는 도 1의 2-2선 단면 확대도, 도 3은 도 2의 3-3선 단면도이다. 도시된 적층세라믹 전자부품은, 예를 들면, 적층세라믹 콘덴서, 적층세라믹 인덕터, 다층세라믹 기판 등이다.

도시된 적층세라믹 전자부품은, 세라믹 기체(基體)(10)와, 내부 전극(30)과 완충층(50)을 포함한다. 세라믹 기체(10)는, 기능층(20)과 보호층(40)을 포함한다.

보호층(40)은, 기능층(20)을 보호하기 위한 것으로, 기능층(20)을 덮고 있다. 도면에 있어서, 보호층(40)은, 기능층(20)의 상하면에 설치되어 있지만, 기능층(20)의 윗면 또는 아랫면에만 설치되어 있어도 좋다.

기능층(20)을 구성하는 세라믹 기체 및 보호층(40)을 구성하는 세라믹 기체는, 동일한 조성물이어도 좋고, 서로 다른 조성물이어도 좋다. 기능층(20) 및 보호층(40)은, 예를 들면, 세라믹 유전체로 구성할 수 있다.

기능층(20) 및 보호층(40)은, 양자의 경계선을 식별할 수 있는지의 여부는 상관없다. 후술하는 바와 같이, 세라믹 기체(10) 중에서, 내부 전극(30)이 매설되어 있는 부분이 기능층(20)이 되고, 완충층(50)이 매설되어 있는 부분이 보호층(40)이 된다.

내부 전극(30)은, 적층세라믹 전자부품의 전기회로요소로서, 기능층(20)에 매설되어 있다. 도면에 있어서, 내부 전극(30)은, 서로 대향하는 전극(301, 302)을 가진다. 내부 전극(30)은, 예를 들면, 인덕터를 구성하는 선로, 회로 패턴 등이라도 좋다. 내부 전극(30)은, 도시한 것과 같은 적층 구조여도 좋고, 단층 구조여도 좋다.

외부 전극(71, 72)은, 세라믹 기체(10)의 측단(側端)에 설치되어 있다. 외부 전극(71)은, 전극(301)과 전기적으로 도통하고, 외부 전극(72)은, 전극(302)과 전기적으로 도통하고 있다.

완충층(50)은, 소성축률 또는 열팽창계수(이하, '소성축률 등'으로 부른다)를 조정하기 위한 것으로, 보호층(40)에 매설되어 있다.

완충층(50)은, 세라믹 기체(10)의 소성축률과는 다른 소성축률을 가진다. 예를 들면, 내부 전극(30)의 소성축률과, 그 주위의 세라믹 기체의 소성축률과의 합성으로서 주어지는 기능층(20)의 소성축률을 α1, 완충층(50)의 소성축률과 그 주위의 세라믹 기체의 소성축률과의 합성으로서 주어지는 보호층(40)의 소성축률을 α2, 보호층(40)을 구성하는 세라믹 기체의 소성축률을 α3으로 했을 때,

|α1-α2| < |α1-α3|

으로 하는 것이 바람직하다.

또한, 완충층(50)은, 세라믹 기체(10)의 열팽창계수와는 다른 열팽창계수를 가진 것이어도 좋다. 예를 들면, 내부 전극(30)의 열팽창계수와, 그 주위의 세라믹 기체의 열팽창계수와의 합성으로서 주어지는 기능층(20)의 열팽창계수를 β1, 완충층(50)의 열팽창 계수와, 그 주위의 세라믹 기체의 열팽창계수와의 합성으로서 주어지는 보호층(40)의 열팽창 계수를 β2, 보호층(40)을 구성하는 세라믹 기체의 열팽창계수를 β3으로 했을 때,

|β1-β2| < |β1-β3|

으로 하는 것이 바람직하다.

완충층(50)의 소성축률 또는 열팽창계수는, 세라믹 기체(10), 내부 전극(30)의 조성, 소성축률 등에 대응하여, 임의로 설정할 수 있다. 예를 들면, 완충층(50)은, 내부 전극(30)과 동일한 조성물을 가진 것, 동일한 열 거동(擧動)을 나타내는 것, 동일한 소성축률을 가진 것, 또는 동일한 열팽창계수를 가진 것으로 하는 것이 바람직하다.

예를 들면, 적층 세라믹 콘덴서에 있어서, 완충층(50)은, 그 주위의 세라믹 기체의 소성축률보다 작은 소성축률을 가진 것, 또는 완충층(50)의 주위의 세라믹 기체의 열팽창계수보다 큰 열팽창계수를 가진 것으로 하는 것이 바람직하다.

완충층(50)은, 도전성이라도 좋고, 비도전성이라도 좋다. 도면에 있어서, 완충층(50)은, 전기회로요소로서 기능하고 있지 않는 전극(더미 전극)이다.

완충층(50)은, 도시한 바와 같은 단층 구조여도 좋고, 적층구조(도 11 참조) 여도 좋다. 완충층(50)의 층수, 배치, 두께, 형상 등은 임의이다. 예를 들면, 완충층(50)의 두께는, 균일해도 좋고, 균일하지 않아도 좋다. 또한, 완충층(50)의 형상은, 대칭 형상이어도, 비대칭형상이어도 좋다.

완충층(50)의 형성 영역에 대해서는, 내부 전극(30)의 적층 방향에서 보아, 내부 전극(30)이 형성된 면의 내부에만 형성되어 있는 것, 즉, 내부 전극(30)의 폭보다 좁은 것이 바람직하다. 완충층(50)이 세라믹 기체(10)의 표면에 노출하여, 전기적으로 악영향을 미칠 우려가 있기 때문이다.

예를 들면, 완충층(50)이 세라믹 기체(10)의 양 측단에 노출하여, 완충층(50)의 한쪽이 외부 전극(71)과 전기적으로 도통하고, 다른 한쪽이 외부 전극(72)과 전기적으로 도통하여, 쇼트(short) 불량을 일으킬 우려가 있기 때문이다.

도 2에 있어서, 보호층(40)은, 완충층(50)이 매설된 것에 의해, 의사적(擬似的)인 두께가, 두께 t1, t2가 되고 있다. 두께 t1, t2는, 100㎛이하인 것이 바람직하다.

상술한 본 발명과 관련된 적층세라믹 전자부품에서는, 내부 전극(30)이 기능층(20)에 매설되어 있기 때문에, 기능층(20)의 소성축률은, 내부 전극(30)의 소성축률과, 그 주위에 존재하는 세라믹 기체(10)의 소성축률을 합성한 소성축률이 된다.

한편, 보호층(40)에는 완충층(50)이 매설되어 있기 때문에, 보호층(40)의 소성축률은, 완충층(50)의 소성축률과, 그 주위의 세라믹 기체(10)의 소성축률을 합성한 소성축률이 된다.

완충층(50)은, 세라믹 기체(10)의 소성축률과는 다른 소성축률을 가진다. 완충층(50)의 소성축률은, 예를 들면, 내부 전극(30)이 매설된 기능층(20)의 소성축률과, 완충층(50)이 매설된 보호층(40)의 소성축률이 가까운 값이 되도록 선택할 수 있다.

내부 전극(30)이 매설된 기능층(20)의 소성축률과, 완충층(50)이 매설된 보호층(40)의 소성축률이 가까운 값이 되면, 기능층(20)-보호층(40)의 경계 부근에 발생하는 응력을 저감시켜, 종래 문제시되고 있던 경계 부근에 있어서의 박리, 층간분리, 크랙 등을 저감시킬 수 있다. 예를 들면, 열처리(어닐), 또는, 소성된 경우에도, 박리, 층간분리, 크랙 등의 발생을 억제할 수 있다.

이에 대해, 종래와 같이, 보호층에 완충층이 형성되어 있지 않은 경우, 내부 전극이 매설된 기능층과, 내부 전극이 매설되어 있지 않은 보호층은, 소성축률이 크게 다르므로, 양자의 경계 부근에 발생하는 응력에 의해, 박리, 층간분리, 크랙 등을 일으키기 쉬워진다.

도 4는, 본 발명과 관련된 적층세라믹 전자부품의 표면에 크랙이 발생했을 경우를 나타내는 단면도, 도 5는, 비교예의 적층세라믹 전자부품의 표면에 크랙이 발생했을 경우를 나타내는 단면도이다. 비교예의 전자 부품은, 완충층(50)을 갖지 않는 점이, 본 발명과 관련된 적층세라믹 전자 부품과 상이하다.

도 4를 참조하면, 본 발명에서는, 보호층(40)이 기능층(20)을 덮는 것과 함께, 완충층(50)이 보호층(40)의 내부에 매설되어 있기 때문에, 만일, 적층세라믹 전자부품의 표면 부근에 박리, 층간분리, 크랙 등이 발생했을 경우에도, 크랙이 완 충층(50)에 집중하여, 내부 전극(30)에 도달하기 어려워진다. 이렇게, 크랙을 완충층(50)으로 막음으로써, 내부 전극(30)에 대한 영향이 회피되어, 양호한 전기특성을 얻을 수 있다. 또한, 내부 전극(30)이 노출하는 불량(소위 뚜껑 벗겨짐)을 방지할 수 있어, 생산수율이 향상한다.

이에 대해서, 도 5에 나타낸 비교예에서는, 완충층(50)이 형성되지 않기 때문에, 표면에 발생한 크랙이 내부 전극(30)에 도달하고 있다.

또한, 본 발명에서는, 완충층(50)이 보호층(40)의 내부에 매설되어 있기 때문에, 보호층(40)이 완충층(50)에 의해 층형상으로 분단됨으로써, 보호층(40)의 추종성이 좋아져서, 박리, 층간분리, 크랙 등을 일으키기 어려워진다.

도 6은, 적층 세라믹 콘덴서에 대해서, 완충층의 층수와, 크랙 발생율과의 관계를 나타내는 도면이다.

도 6은, 치수 3.2mm×1.6mm×1.6mm의 적층 세라믹 콘덴서에 대하여, 습식 배럴 후의 크랙 발생율을 나타낸 것이다. 기능층의 내부 전극의 간격을 L1로 했을 때, 가장 바깥 껍질의 내부 전극과 완충층의 간격 L2는 L1의 5배로 했다. 완충층이 복수인 경우(도 11 참조), 완충층끼리의 간격은, 간격 L2로 동일하게 하였다. 완충층은, 장방형 패턴으로 하고, 두께는 1.5㎛로 했다.

도 6을 참조하면, 완충층을 갖지 않는 것(층수=0)으로부터 완충층을 1층, 2층으로 증가시킴으로써, 크랙의 발생율이 저감하고 있다. 특히, 완충층을 2층 이상으로 했을 때, 크랙 발생율이 거의 제로가 되어, 매우 양호한 특성을 얻을 수 있다.

또한, 본 발명과 관련된 적층세라믹 전자부품은, 특허문헌 1과 같이, 바인더 함유율이 다른 시트를 필요로 하지 않기 때문에, 생산공정을 간단하게 할 수 있다. 예를 들면, 기능층(20)을 구성하는 세라믹 기체 및 보호층(40)을 구성하는 세라믹 기체를 동일한 재료조성으로 하고, 내부 전극(30)과 완충층(50)을 동일한 재료조성으로 하면, 본 발명과 관련된 적층세라믹 전자부품을 간단하게 제조할 수 있다.

도시한 적층세라믹 전자부품은, 예를 들면, 이하의 공정에 의해 제조할 수 있다. 먼저, 시트법 또는 인쇄법에 의해, 세라믹 기체(10)가 되는 세라믹 그린시트를 형성하고, 세라믹 그린시트 상에 도전성 페이스트를 인쇄하여, 내부 전극(30) 또는 완충층(50)을 형성한다.

다음에, 내부 전극(30) 또는 완충층(50)이 형성된 세라믹 그린시트를 차례로 적층하여 적층구조체를 형성하고, 적층구조체를 가늘게 절단하여, 탈(脫)바인더 공정, 소성공정, 열처리(어닐) 공정이 실시된다. 이어서, 연마(습식 배럴) 공정, 외부전극 형성공정을 실시하여, 도 1에 나타내는 완성품을 얻을 수 있다. 한편, 본 발명과 관련된 세라믹 전자 부품은, 시트형성 방법 이외의 방법으로도 제조할 수 있다.

본 발명과 관련된 적층세라믹 전자부품은, 완충층(50)의 층수, 두께, 형상 등에 따라서, 보호층(40)의 소성축률을 용이하게 조정할 수 있기 때문에, 생산수율이 좋고, 용이하게 제조할 수 있다.

다른 형태로서 완충층의 소성축률에 주목하는 것이 아니라, 완충층의 열팽창계수에 주목하여, 완충층이 세라믹 기체와는 다른 열팽창계수를 가지도록 해도 좋 다. 이 경우에도, 동일한 작용 효과를 얻을 수 있다.

즉, 완충층의 소성축률에 주목한 경우와 마찬가지로, 기능층의 열팽창계수와 보호층의 열팽창계수가 가까운 값이 되면, 기능층-보호층의 경계 부근에 발생하는 응력이 저감하여, 크랙 등의 발생을 억제할 수 있는 등의 뛰어난 작용 효과를 발휘할 수 있다.

도 7∼도 12는, 본 발명과 관련된 적층세라믹 전자부품에 있어서, 완충층(50)의 형상, 배치, 층수를 변화시킨 경우를 설명하는 도면이다. 도 7∼도 12에 있어서, 도 1∼도 6에 나타난 구성 부분에 상당하는 부분에 대해서는, 동일한 참조 부호를 부여하여, 중복되는 설명을 생략한다. 각각의 실시예는, 공통의 구성 부분에 의해, 동일한 작용 효과를 발휘할 수 있지만, 중복되는 설명은 생략한다.

도 7∼도 10은, 상술한 도 3에 대응하는 단면도이다. 도 7에 있어서, 완충층(50)은, 타원형상을 가진다. 도 8에 있어서, 완충층(50)은 장방형이며, 2개로 분단되어 있다. 도 9에 있어서, 완충층(50)은, 소위 링형상이며, 중심부에 노치(notch)(501)를 가진다. 도 10에 있어서, 완충층(50)은, 장방형(직사각형)이며, 4개로 분단되어 있다.

도 11, 도 12는, 상술한 도 2에 대응하는 단면도이다. 도 11에 있어서, 완충층(50)은, 2층 설치되어 있으며, 보호층(40)의 의사적인 두께는, 각각, 두께 t1, t2, t3이 되고 있다. 도 12에 있어서, 완충층(50)은, 유전체층으로 이루어진다.

이상, 바람직한 실시예를 참조하여 본 발명의 내용을 구체적으로 설명했지만, 본 발명의 기본적 기술, 사상, 및 교시에 기초하여, 당업자라면, 여러 가지의 변형형태를 채택할 수 있음은 자명하다.

이상 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과를 얻을 수 있다.

(a) 박리, 층간분리, 크랙 등의 발생을 저감할 수 있는 적층세라믹 전자부품을 제공할 수 있다.

(b) 전기특성이 양호한 적층세라믹 전자부품을 제공할 수 있다.

(c) 생산수율의 향상을 도모할 수 있는 적층세라믹 전자부품을 제공할 수 있다.

(d) 제조가 용이한 적층세라믹 전자부품을 제공할 수 있다.

Claims

세라믹 기체와, 내부 전극과 완충층을 포함한 적층세라믹 전자부품으로서,

상기 세라믹 기체는, 보호층과 기능층을 포함하고,

상기 보호층은, 상기 기능층의 적어도 한 면에 설치되어 있고,

상기 내부 전극은, 상기 기능층에 매설되어 있고,

상기 완충층은, 상기 세라믹 기체의 소성축률(燒成縮率)과는 다른 소성축률을 가지고, 상기 보호층에 매설되어 있으며,

상기 내부 전극의 소성축률과, 그 주위의 세라믹 기체의 소성축률과의 합성으로서 주어지는 상기 기능층의 소성축률을 α1로 하고, 상기 완충층의 소성축률과, 그 주위의 세라믹 기체의 소성축률과의 합성으로서 주어지는 상기 보호층의 소성축률을 α2로 하며, 상기 보호층을 구성하는 세라믹 기체의 소성축률을 α3으로 했을 때,

|α1-α2| < |α1-α3|

인, 적층세라믹 전자부품.
삭제
제 1 항에 있어서,

상기 완충층은 그 주위의 세라믹 기체보다도 작은 소성축률을 가진, 적층세 라믹 전자부품.
제 1 항에 있어서,

상기 완충층은 상기 내부 전극과 실질적으로 동일한 조성인, 적층세라믹 전자부품.
제 1 항에 있어서,

상기 완충층은 더미 전극이며, 상기 내부 전극으로부터 전기적으로 절연되어 있는, 적층세라믹 전자부품.
세라믹 기체와, 내부 전극과, 완충층을 포함한 적층세라믹 전자부품으로서,

상기 세라믹 기체는, 보호층과 기능층을 포함하고,

상기 보호층은, 상기 기능층의 적어도 한 면에 설치되어 있고,

상기 내부 전극은, 상기 기능층에 매설되어 있고,

상기 완충층은, 상기 세라믹 기체와는 다른 열팽창 계수를 가지고, 상기 보호층에 매설되어 있으며,

상기 내부 전극의 열팽창계수와, 그 주위의 세라믹 기체의 열팽창계수와의 합성으로서 주어지는 상기 기능층의 열팽창계수를 β1로 하고, 상기 완충층의 열팽창계수와, 그 주위의 세라믹 기체의 열팽창 계수와의 합성으로서 주어지는 상기 보호층의 열팽창계수를 β2로 하며, 상기 보호층을 구성하는 세라믹 기체의 열팽창계수를 β3로 했을 때,

|β1-β2| < |β1-β3|

인, 적층세라믹 전자부품.
삭제
제 6 항에 있어서,

상기 완충층은 그 주위의 세라믹 기체보다도 큰 열팽창계수를 가진, 적층세라믹 전자부품.
제 6 항에 있어서,

상기 완충층은 상기 내부 전극과 실질적으로 동일한 조성인, 적층세라믹 전자부품.
제 6 항에 있어서,

상기 완충층은 더미 전극이며, 상기 내부 전극으로부터 전기적으로 절연되어 있는, 적층세라믹 전자부품.