JP2023093941A - 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 - Google Patents

積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 Download PDF

Info

Publication number
JP2023093941A
JP2023093941A JP2021209092A JP2021209092A JP2023093941A JP 2023093941 A JP2023093941 A JP 2023093941A JP 2021209092 A JP2021209092 A JP 2021209092A JP 2021209092 A JP2021209092 A JP 2021209092A JP 2023093941 A JP2023093941 A JP 2023093941A
Authority
JP
Japan
Prior art keywords
layer
internal electrode
ceramic capacitor
metal
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021209092A
Other languages
English (en)
Other versions
JP7459858B2 (ja
Inventor
章孝 土井
Akitaka Doi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021209092A priority Critical patent/JP7459858B2/ja
Priority to CN202211154642.8A priority patent/CN116344211A/zh
Priority to US17/979,029 priority patent/US20230207196A1/en
Publication of JP2023093941A publication Critical patent/JP2023093941A/ja
Priority to JP2024045002A priority patent/JP2024069636A/ja
Application granted granted Critical
Publication of JP7459858B2 publication Critical patent/JP7459858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】薄型化（小型化）および高容量化を大きく損なうことなく、「鳴き」の発生を抑制する積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサは、複数の誘電体層２０と複数の内部電極層３０とが積層された積層体を備える。複数の内部電極層３０のうち、第１の主面ＴＳ１側に配置されている内部電極層を第１主面側内部電極層３０１とし、第２の主面ＴＳ２側に配置されている内部電極層を第２主面側内部電極層３０２とすると、第１主面側内部電極層３０１における誘電体層２０との界面には、主成分の第１の金属と異なる第２の金属が固溶した第１の固溶層３０１Ａが形成されており、第２主面側内部電極層３０２における誘電体層２０との界面には、第２の金属が固溶した第２の固溶層３０２Ａが形成されている。第２の固溶層３０２Ａにおける第２の金属の濃度は、第１の固溶層３０１Ａにおける第２の金属の濃度よりも高い。【選択図】図４

Description

本発明は、積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造に関する。
セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層体と、積層体の端面に配置された外部電極とを備える積層セラミックコンデンサが知られている。積層体は、複数の誘電体層の一部と複数の内部導体層とを含む内層部と、内層部を挟み込むように配置され、複数の誘電体層の一部以外の部分をそれぞれ含む第１の外層部および第２の外層部であって、第１の主面側に配置された第１の外層部と、第２の主面側に配置された第２の外層部とを有する。このような積層セラミックコンデンサにおいて、更なる小型化（薄型化）および高容量化が求められており、誘電体層の材料として、誘電率が比較的高い強誘電体材料が用いられることがある。
しかし、このような誘電体層は、圧電性や電歪性を有するので、電界が加わった際に応力や機械的歪みが生じる。このような応力や機械的歪みは、振動となって積層セラミックコンデンサが実装された基板に伝わる。そうすると基板全体が音響反射面となり、雑音となる振動音である、いわゆる「鳴き」が発生してしまう。
この「鳴き」の発生を抑制するために、下部の外層部の厚さを上部の外層部の厚さより厚くすることで、積層セラミックコンデンサから基板への振動の伝達を抑制している積層セラミックコンデンサが知られている（特許文献１～３参照）。
特開２０１３－２５１５２２号公報 特開２０１５－６５４１４号公報 特開２０１９－１４５６８４号公報
しかし、下部の外層部の厚さを厚くすると、積層セラミックコンデンサの薄型化（小型化）および高容量化のいずれかが大きく損なわれてしまう。
本発明は、薄型化（小型化）および高容量化を大きく損なうことなく、「鳴き」の発生を抑制する積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造を提供することを目的とする。
本願発明者（ら）は、鋭意検討の結果、下部の内部電極層の主成分金属のカバレッジを調整することにより、下部の外層部の厚さを大きく厚くすることなく、「鳴き」の発生を抑制することができるとの新たな知見を得た。
そこで、本発明に係る積層セラミックコンデンサは、セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層体であって、積層方向に相対する第１の主面および第２の主面と、前記積層方向に交差する幅方向に相対する２つの側面と、前記積層方向および前記幅方向に交差する長さ方向に相対する２つの端面とを有する積層体と、前記積層体の前記２つの端面の各々に配置された２つの外部電極と、を備える。前記複数の内部電極層の各々は、第１の金属を主成分として含んでいる。前記複数の内部電極層のうち、前記第１の主面側に配置されている内部電極層を第１主面側内部電極層とし、前記第２の主面側に配置されている内部電極層を第２主面側内部電極層とすると、前記第１主面側内部電極層における前記誘電体層との界面には、前記第１の金属と異なる第２の金属が固溶した第１の固溶層が形成されており、前記第２主面側内部電極層における前記誘電体層との界面には、前記第２の金属が固溶した第２の固溶層が形成されている。前記第２の固溶層における前記第２の金属の濃度は、前記第１の固溶層における前記第２の金属の濃度よりも高い。
また、本発明に係る積層セラミックコンデンサの実装構造は、回路基板と、上記の積層セラミックコンデンサと、を備える。前記積層セラミックコンデンサは、前記第２の主面が前記回路基板と相対するように、前記回路基板に実装されている。
本発明によれば、積層セラミックコンデンサの薄型化（小型化）および高容量化を大きく損なうことなく、「鳴き」の発生を抑制することができる。
本実施形態に係る積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造を示す斜視図である。 図１に示す積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造のII-II線断面図（ＬＴ断面）である。 図１に示す積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造のIII-III線断面図（ＷＴ断面）である。 図２に示す積層セラミックコンデンサにおける積層体の内部電極層の拡大断面図である。 本実施形態の変形例に係る積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造の断面図（ＬＴ断面）である。 本実施形態の変形例に係る積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造の断面図（ＷＴ断面）である。
以下、添付の図面を参照して本考案の実施形態の一例について説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。
<積層セラミックコンデンサ>
図１は、本実施形態に係る積層セラミックコンデンサを示す斜視図であり、図２は、図１に示す積層セラミックコンデンサのII-II線断面図であり、図３は、図１に示す積層セラミックコンデンサのIII-III線断面図である。図１～図３に示す積層セラミックコンデンサ１は、積層体１０と外部電極４０とを備える。外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。
図１～図３には、ＸＹＺ直交座標系が示されている。Ｘ方向は積層セラミックコンデンサ１および積層体１０の長さ方向Ｌであり、Ｙ方向は積層セラミックコンデンサ１および積層体１０の幅方向Ｗであり、Ｚ方向は積層セラミックコンデンサ１および積層体１０の積層方向Ｔである。これにより、図２に示す断面はＬＴ断面とも称され、図３に示す断面はＷＴ断面とも称される。
なお、長さ方向Ｌ、幅方向Ｗおよび積層方向Ｔは、必ずしも互いに直交する関係になるとは限らず、互いに交差する関係であってもよい。
積層体１０は、略直方体形状であり、積層方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２とを有する。
積層体１０の角部および稜線部には、丸みがつけられていると好ましい。角部は、積層体１０の３面が交る部分であり、稜線部は、積層体１０の２面が交る部分である。
図２および図３に示すように、積層体１０は、積層方向Ｔに積層された複数の誘電体層２０と複数の内部電極層３０とを有する。また、積層体１０は、積層方向Ｔにおいて、内層部１００と、内層部１００を挟み込むように配置された第１の外層部１０１および第２の外層部１０２とを有する。
内層部１００は、複数の誘電体層２０の一部と複数の内部電極層３０とを含む。内層部１００では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１００は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
第１の外層部１０１は、積層体１０の第１の主面ＴＳ１側に配置されており、第２の外層部１０２は、積層体１０の第２の主面ＴＳ２側に配置されている。より具体的には、第１の外層部１０１は、複数の内部電極層３０のうち第１の主面ＴＳ１に最も近い内部電極層３０と第１の主面ＴＳ１との間に配置されており、第２の外層部１０２は、複数の内部電極層３０のうち第２の主面ＴＳ２に最も近い内部電極層３０と第２の主面ＴＳ２との間に配置されている。第１の外層部１０１および第２の外層部１０２は、内部電極層３０を含まず、複数の誘電体層２０のうち内層部１００のための一部以外の部分をそれぞれ含む。第１の外層部１０１および第２の外層部１０２は、内層部１００の保護層として機能する部分である。
誘電体層２０の材料としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３等を主成分として含む誘電体セラミックを用いることができる。また、誘電体層２０の材料としては、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、またはＮｉ化合物等を副成分として添加されてもよい。
誘電体層２０の厚さは、特に限定されないが、例えば０．４０μｍ以上０．５０μｍ以下であると好ましく、０．４０μｍ以上０．４５μｍ以下であるとより好ましい。誘電体層２０の枚数は、特に限定されないが、例えば１００枚以上２０００枚以下であると好ましい。なお、この誘電体層２０の枚数は、内層部の誘電体層の枚数と外層部の誘電体層の枚数との総数である。
複数の内部電極層３０は、複数の第１の内部電極層３１および複数の第２の内部電極層３２を含む。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の積層方向Ｔに交互に配置されている。
第１の内部電極層３１は、対向電極部３１１と引出電極部３１２とを含み、第２の内部電極層３２は、対向電極部３２１と引出電極部３２２とを含む。
対向電極部３１１と対向電極部３２１とは、積層体１０の積層方向Ｔにおいて誘電体層２０を介して互いに対向している。対向電極部３１１および対向電極部３２１の形状は、特に限定されず、例えば略矩形状であればよい。対向電極部３１１と対向電極部３２１とは、静電容量を発生させ実質的にコンデンサとして機能する部分である。
引出電極部３１２は、対向電極部３１１から積層体１０の第１の端面ＬＳ１に向けて延在し、第１の端面ＬＳ１において露出している。引出電極部３２２は、対向電極部３２１から積層体１０の第２の端面ＬＳ２に向けて延在し、第２の端面ＬＳ２において露出している。引出電極部３１２および引出電極部３２２の形状は、特に限定されず、例えば略矩形状であればよい。
これにより、第１の内部電極層３１は第１の外部電極４１に接続され、第１の内部電極層３１と、積層体１０の第２の端面ＬＳ２、すなわち第２の外部電極４２、との間にはギャップが存在する。また、第２の内部電極層３２は第２の外部電極４２に接続され、第２の内部電極層３２と、積層体１０の第１の端面ＬＳ１、すなわち第１の外部電極４１、との間にはギャップが存在する。
第１の内部電極層３１および第２の内部電極層３２は、金属Ｎｉを主成分として含む。また、第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｃｕ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。更に、第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０に含まれるセラミックと同一組成系の誘電体の粒子を主成分以外の成分として含んでいてもよい。なお、本明細書において、主成分の金属とは、最も重量％が高い金属成分であると定める。
第１の内部電極層３１および第２の内部電極層３２の厚さは、特に限定されないが、例えば０．３０μｍ以上０．４０μｍ以下であると好ましく、０．３０μｍ以上０．３５μｍ以下であるとより好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、特に限定されないが、例えば１０枚以上１０００枚以下であると好ましい。
図３に示すように、積層体１０は、幅方向Ｗにおいて、内部電極層３０が対向する電極対向部Ｗ３０と、電極対向部Ｗ３０を挟み込むように配置された第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２とを有する。第１のサイドギャップ部ＷＧ１は、電極対向部Ｗ３０と第１の側面ＷＳ１との間に位置し、第２のサイドギャップ部ＷＧ２は、電極対向部Ｗ３０と第２の側面ＷＳ２との間に位置する。より具体的には、第１のサイドギャップ部ＷＧ１は、内部電極層３０の第１の側面ＷＳ１側の端と第１の側面ＷＳ１との間に位置し、第２のサイドギャップ部ＷＧ２は、内部電極層３０の第２の側面ＷＳ２側の端と第２の側面ＷＳ２との間に位置する。第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極層３０を含まず、誘電体層２０のみを含む。第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、内部電極層３０の保護層として機能する部分である。なお、第１のサイドギャップ部ＷＧ１および第２のサイドギャップ部ＷＧ２は、Ｗギャップともいう。
図２に示すように、積層体１０は、長さ方向Ｌにおいて、内部電極層３０の第１の内部電極層３１と第２の内部電極層３２とが対向する電極対向部Ｌ３０と、第１のエンドギャップ部ＬＧ１と、第２のエンドギャップ部ＬＧ２とを有する。第１のエンドギャップ部ＬＧ１は、電極対向部Ｌ３０と第１の端面ＬＳ１との間に位置し、第２のエンドギャップ部ＬＧ２は、電極対向部Ｌ３０と第２の端面ＬＳ２との間に位置する。より具体的には、第１のエンドギャップ部ＬＧ１は、第２の内部電極層３２の第１の端面ＬＳ１側の端と第１の端面ＬＳ１との間に位置し、第２のエンドギャップ部ＬＧ２は、第１の内部電極層３１の第２の端面ＬＳ２側の端と第２の端面ＬＳ２との間に位置する。第１のエンドギャップ部ＬＧ１は、第２の内部電極層３２を含まず、第１の内部電極層３１および誘電体層２０を含み、第２のエンドギャップ部ＬＧ２は、第１の内部電極層３１を含まず、第２の内部電極層３２および誘電体層２０を含む。第１のエンドギャップ部ＬＧ１は、第１の内部電極層３１の第１の端面ＬＳ１への引出電極部として機能する部分であり、第２のエンドギャップ部ＬＧ２は、第２の内部電極層３２の第２の端面ＬＳ２への引出電極部として機能する部分である。第１のエンドギャップ部ＬＧ１および第２のエンドギャップ部ＬＧ２は、Ｌギャップともいう。
なお、電極対向部Ｌ３０には、上述した第１の内部電極層３１の対向電極部３１１および第２の内部電極層３２の対向電極部３２１が位置する。また、第１のエンドギャップ部ＬＧ１には、上述した第１の内部電極層３１の引出電極部３１２が位置し、第２のエンドギャップ部ＬＧ２には、上述した第２の内部電極層３２の引出電極部３２２が位置する。
上述した積層体１０の寸法は、特に限定されないが、例えば長さ方向Ｌの長さが０．０５ｍｍ以上１．００ｍｍ以下であり、幅方向Ｗの幅が０．１０ｍｍ以上０．５０ｍｍ以下であり、積層方向Ｔの厚さが０．１０ｍｍ以上０．５０ｍｍ以下であると好ましい。
なお、積層体１０において、長さ方向Ｌの寸法をＬ１とし、幅方向Ｗの寸法をＷ１とし、積層方向Ｔの寸法をＴ１とすると、Ｌ１＞Ｔ１＞Ｗ１であってもよい。これにより、所定のＬ１およびＷ１を満たしつつ、Ｔ１を大きくした高背の積層セラミックコンデンサを得ることができ、小型化かつ高容量化を実現することができる。
なお、誘電体層２０および内部電極層３０の厚さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、長さ方向の複数個所の測定値の平均値であってもよいし、更に積層方向の複数個所の測定値の平均値であってもよい。
同様に、積層体１０の厚さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面、または、研磨により露出させた積層体の長さ方向中央近傍のＷＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、長さ方向または幅方向の複数個所の測定値の平均値であってもよい。
同様に、積層体１０の長さの測定方法としては、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、積層方向の複数個所の測定値の平均値であってもよい。
同様に、積層体１０の幅の測定方法としては、例えば研磨により露出させた積層体の長さ方向中央近傍のＷＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、積層方向の複数個所の測定値の平均値であってもよい。
外部電極４０は、第１の外部電極４１と第２の外部電極４２とを含む。
第１の外部電極４１は、積層体１０の第１の端面ＬＳ１に配置されており、第１の内部電極層３１に接続されている。第１の外部電極４１は、第１の端面ＬＳ１から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第１の外部電極４１は、第１の端面ＬＳ１から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
第２の外部電極４２は、積層体１０の第２の端面ＬＳ２に配置されており、第２の内部電極層３２に接続されている。第２の外部電極４２は、第２の端面ＬＳ２から、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に延びていてもよい。また、第２の外部電極４２は、第２の端面ＬＳ２から、第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部に延びていてもよい。
第１の外部電極４１は、第１の下地電極層４１５と第１のめっき層４１６とを有し、第２の外部電極４２は、第２の下地電極層４２５と第２のめっき層４２６とを有する。なお、第１の外部電極４１は第１のめっき層４１６のみから構成されていてもよいし、第２の外部電極４２は第２のめっき層４２６のみから構成されていてもよい。
第１の下地電極層４１５および第２の下地電極層４２５は、金属とガラスとを含む焼成層であってもよい。ガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、またはＬｉ等から選ばれる少なくとも１つを含むガラス成分が挙げられる。具体例として、ホウケイ酸ガラスを用いることができる。金属としては、Ｃｕを主成分として含む。また、金属としては、例えばＮｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金、から選ばれる少なくとも１つを主成分として含んでもよいし、主成分以外の成分として含んでもよい。
焼成層は、金属およびガラスを含む導電性ペーストをディップ法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、焼成層は、複数層であってもよい。
或いは、第１の下地電極層４１５および第２の下地電極層４２５は、導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層は、上述した焼成層上に形成されてもよいし、焼成層を形成せずに積層体に直接形成されてもよい。
樹脂層は、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって積層体に塗布して焼成した層である。なお、内部電極層の焼成後に焼成されてもよく、内部電極層と同時に焼成されてもよい。また、樹脂層は、複数層であってもよい。
焼成層または樹脂層としての第１の下地電極層４１５および第２の下地電極層４２５の各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。
或いは、第１の下地電極層４１５および第２の下地電極層４２５は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の薄膜層であってもよい。
第１のめっき層４１６は、第１の下地電極層４１５の少なくとも一部を覆い、第２のめっき層４２６は、第２の下地電極層４２５の少なくとも一部を覆う。第１のめっき層４１６および第２のめっき層４２６としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、またはＡｕ等の金属、またはＡｇ－Ｐｄ合金等の合金から選ばれる少なくとも１つを含む。
第１のめっき層４１６および第２のめっき層４２６の各々は複数層により形成されていてもよい。好ましくは、ＮｉめっきおよびＳｎめっきの２層構造である。Ｎｉめっき層は、下地電極層がセラミック電子部品を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層は、セラミック電子部品を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
第１のめっき層４１６および第２のめっき層４２６の各々の一層あたりの厚さとしては、特に限定されず、１μｍ以上１０μｍ以下であってもよい。
図１～図３に示すように、積層セラミックコンデンサ１の実装構造としては、第２の主面ＴＳ２が回路基板ＣＢと相対するように、積層セラミックコンデンサ１が回路基板ＣＢに実装される。
<<内部電極層>>
次に、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、について更に説明する。図４は、図２に示す積層セラミックコンデンサにおける積層体の内部電極層の拡大断面図である。図４に示すように、内部電極層３０、すなわち第１の内部電極層３１および第２の内部電極層３２、のうち、積層体１０の積層方向Ｔの中央よりも第１の主面ＴＳ１側に配置されている内部電極層を第１主面側内部電極層３０１とし、積層体１０の積層方向Ｔの中央よりも第２の主面ＴＳ２側に配置されている内部電極層を第２主面側内部電極層３０２とする。
第１主面側内部電極層３０１における誘電体層２０との界面には、主成分金属、例えばＮｉ、と異なる副成分金属、例えばＳｎ、が固溶した第１の固溶層３０１Ａが形成されている。一方、第２主面側内部電極層３０２における誘電体層２０との界面には、副成分金属、例えばＳｎ、が固溶した第２の固溶層３０２Ａが形成されている。第１の固溶層３０１Ａおよび第２の固溶層３０２Ａに固溶する金属としては、Ｓｎ、Ｉｎ、Ｇａ、Ｚｎ、Ｂｉ、Ｐｂ、Ｆｅ，Ｖ、Ｙ、およびＣｕのうちの少なくとも１つの金属であればよい。
第２の固溶層３０２Ａにおける副成分金属、例えばＳｎ、の濃度（含有量）は、第１の固溶層３０１Ａにおける副成分金属、例えばＳｎ、の濃度（含有量）よりも高い。内部電極層において、Ｓｎ等の副成分金属の濃度（含有量）が高いということは、Ｎｉ等の主成分金属の濃度（含有量）が低いということであり、すなわちＮｉ等の主成分金属のカバレッジが低いということである。
Ｎｉ等の主成分金属のカバレッジが低い内部電極層が配置された第２の主面ＴＳ２側を回路基板ＣＢ側として、積層セラミックコンデンサ１を回路基板ＣＢに実装することにより、「鳴き」の発生を抑制することができる。そのため、第２の外層部１０２を厚くする必要がないので、内部電極層３０をより多く配置することができ、積層セラミックコンデンサ１の薄型化（小型化）かつ高容量化が可能である。
第１の固溶層３０１Ａにおける副成分金属、例えばＳｎ、の含有量（モル比）は、主成分金属、例えばＮｉ、１００ｍｏｌに対して０．２ｍｏｌ％以上０．８ｍｏｌ％以下であると好ましい。これに対して、第２の固溶層３０２Ａにおける副成分金属、例えばＳｎ、の含有量（モル比）は、主成分金属、例えばＮｉ、１００ｍｏｌに対して、第１の固溶層３０１Ａより高く、かつ１．５ｍｏｌ％以上２．５ｍｏｌ％以下であればよい。なお、第１の固溶層３０１Ａを備える第１主面側内部電極層３０１の内部電極層３０総数に対する割合は６０％以上であると好ましく、一方、第２の固溶層３０２Ａを備える第２主面側内部電極層３０２の内部電極層３０総数に対する割合は４０％以下であると好ましい。
ここで、積層セラミックコンデンサ１の薄型化（小型化）および高容量化のために、例えば誘電体層２０の薄膜化が考えられる。しかし、誘電体層２０の薄膜化により、１層あたりに加わる電界強度が増大し、積層セラミックコンデンサ１の寿命、すなわち信頼性、が低下することがある。
この点に関し、内部電極層３０における誘電体層２０との界面に、Ｓｎ等の副成分金属の第１の固溶層３０１Ａおよび第２の固溶層３０２Ａが形成されると、第１の固溶層３０１Ａおよび第２の固溶層３０２Ａが形成された誘電体層２０との界面において絶縁性が向上し、誘電体層２０において電界強度の増大を抑制することができる。そのため、積層セラミックコンデンサ１の寿命、すなわち信頼性、の低下を抑制することができる。
第２の固溶層３０２Ａ（および第１の固溶層３０１Ａ）におけるＳｎ等の副成分金属の含有量が１．５ｍｏｌ％未満であると、上述したＳｎ等の副成分金属含有の効果が小さい。一方、第１の固溶層３０１Ａ（および第２の固溶層３０２Ａ）におけるＳｎ等の副成分金属の含有量が２．５ｍｏｌ％を超えると、内部電極層３０の融点が下がり、内部電極層３０の主成分金属、例えばＮｉ、の玉化が発生することがある。主成分金属、例えばＮｉ、の玉化が発生すると、内部電極層３０が局所的に太り、誘電体層２０が局所的に薄くなり、局所的に電界強度が増大し、上述したＳｎ等の副成分金属含有の効果がキャンセルされてしまう。
第１主面側内部電極層３０１における主成分金属、例えばＮｉ、１００ｍｏｌに対する、第１の固溶層３０１ＡにおけるＳｎ等の副成分金属の含有量ｍｏｌ％（モル比）、および、第２主面側内部電極層３０２における主成分金属、例えばＮｉ、１００ｍｏｌに対する、第２の固溶層３０２ＡにおけるＳｎ等の副成分金属の含有量ｍｏｌ％（モル比）の測定方法としては、ＴＥＭ分析などがあげられる。積層方向に配置された内部電極層を領域として３分割し、各領域の中央部の内部電極層をＴＥＭ分析により界面から１０ｎｍ内側を面内方向に１０点測定し、平均化しモル比とした。
第１の固溶層３０１Ａの厚さは、１ｎｍ以上２０ｎｍ以下であると好ましい。これに対して、第２の固溶層３０２Ａの厚さは、１ｎｍ以上２０ｎｍ以下であると好ましい。
第１の固溶層３０１Ａおよび第２の固溶層３０２Ａの厚さの測定方法としては、上述した誘電体層２０および内部電極層３０の厚さの測定方法と同様に、例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を観察する方法が挙げられる。測定機器としては、例えば波長分散型Ｘ線分析（ＷＤＸ）またはエネルギー分散型Ｘ線分析（ＥＤＸ）と、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）とが挙げられる。第１の固溶層３０１Ａで言えば、副成分金属、例えばＳｎ、の含有量（モル比）は、主成分金属、例えばＮｉ、１００ｍｏｌに対して０．２ｍｏｌ％以上０．８ｍｏｌ％以下である領域を当該厚みとし、第２の固溶層３０２Ａで言えば副成分金属、例えばＳｎ、の含有量（モル比）は、主成分金属、例えばＮｉ、１００ｍｏｌに対して１．５ｍｏｌ％以上２．５ｍｏｌ％以下の領域を当該厚みとした。
<製造方法>
次に、上述した積層セラミックコンデンサ１の製造方法について説明する。まず、誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストを準備する。誘電体シートには、Ｓｎが含有されている。例えば、Ｓｎによって表面がコーティングされたコアシェル構造の誘電体グレイン粒子を含有する絶縁体シートが用いられる。誘電体シートのＳｎの含有量は、第１主面側内部電極層３０１に隣接する誘電体シートと、第２主面側内部電極層３０２に隣接する誘電体シートとで異ならせる。また、誘電体シートおよび導電性ペーストには、バインダおよび溶剤が含まれる。バインダおよび溶剤としては公知の材料を用いることができる。
次に、誘電体シート上に導電性ペーストを、例えば所定のパターンで印刷することにより、誘電体シート上に内部電極パターンを形成する。内部電極パターンの形成方法としては、スクリーン印刷またはグラビア印刷等を用いることができる。
次に、内部電極パターンが印刷されていない第２の外層部１０２用の誘電体シートを所定枚数積層する。その上に、内部電極パターンが印刷された内層部１００用の誘電体シートを順次積層する。その上に、内部電極パターンが印刷されていない第１の外層部１０１用の誘電体シートを所定枚数積層する。これにより、積層シートが作製される。
次に、静水圧プレス等の手段により、積層シートを積層方向にプレスし、積層ブロックを作製する。次に、積層ブロックを所定のサイズにカットし、積層チップを切り出す。このとき、バレル研磨等により積層チップの角部および稜線部に丸みをつける。
次に、積層チップを焼成し、積層体１０を作製する。焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
このとき、内部電極層３０における誘電体層２０との界面には、誘電体層２０に由来するＳｎが偏析し固溶した固溶層が形成される。例えば、上述したように、第１主面側内部電極層３０１に隣接する誘電体シートと第２主面側内部電極層３０２に隣接する誘電体シートとでＳｎの含有量を異ならせることにより、第１主面側内部電極層３０１における誘電体層２０との界面には、誘電体層２０に由来するＳｎが偏析し固溶した第１の固溶層３０１Ａが形成され、第２主面側内部電極層３０２における誘電体層２０との界面には、誘電体層２０に由来するＳｎが偏析し固溶した第２の固溶層３０２Ａが形成される。
次に、ディップ法を用いて、積層体１０の第１の端面ＬＳ１を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第１の端面ＬＳ１に第１の下地電極層４１５用の導電性ペーストを塗布する。同様に、ディップ法を用いて、積層体１０の第２の端面ＬＳ２を下地電極層用の電極材料である導電性ペーストに浸漬することによって、第２の端面ＬＳ２に第２の下地電極層４２５用の導電性ペーストを塗布する。その後、これらの導電性ペーストを焼成することにより、焼成層である第１の下地電極層４１５および第２の下地電極層４２５が形成される。焼成温度は、６００℃以上９００℃以下であることが好ましい。
なお、上述したように、導電性粒子と熱硬化性樹脂とを含む導電性ペーストを塗布法によって塗布して焼成することによって、樹脂層である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよいし、スパッタ法または蒸着法等の薄膜形成法により、薄膜である第１の下地電極層４１５および第２の下地電極層４２５を形成してもよい。
その後、第１の下地電極層４１５の表面に第１のめっき層４１６を形成して第１の外部電極４１を形成し、第２の下地電極層４２５の表面に第２のめっき層４２６を形成して第２の外部電極４２を形成する。以上の工程により、上述した積層セラミックコンデンサ１が得られる。
以上説明したように、本実施形態の積層セラミックコンデンサ１によれば、第１の主面ＴＳ１側に配置されている第１主面側内部電極層３０１には、主成分金属、例えばＮｉ、と異なる副成分金属、例えばＳｎ、が固溶した第１の固溶層３０１Ａが形成されており、第２の主面ＴＳ２側に配置されている第２主面側内部電極層３０２には、主成分金属、例えばＮｉ、と異なる副成分金属、例えばＳｎ、が固溶した第２の固溶層３０２Ａが形成されており、第２の固溶層３０２Ａにおける副成分金属、例えばＳｎ、の濃度（含有量）は、第１の固溶層３０１Ａにおける副成分金属、例えばＳｎ、の濃度（含有量）よりも高い。内部電極層において、Ｓｎ等の副成分金属の濃度（含有量）が高いということは、Ｎｉ等の主成分金属の濃度（含有量）が低いということであり、すなわちＮｉ等の主成分金属のカバレッジが低いということである。
Ｎｉ等の主成分金属のカバレッジが低い内部電極層が配置された第２の主面ＴＳ２側を回路基板ＣＢ側として、積層セラミックコンデンサ１を回路基板ＣＢに実装することにより、「鳴き」の発生を抑制することができる。そのため、第２の外層部１０２を厚くする必要がないので、内部電極層３０をより多く配置することができ、積層セラミックコンデンサ１の薄型化（小型化）かつ高容量化が可能である。そのため、積層セラミックコンデンサ１の薄型化（小型化）および高容量化を損なうことなく、「鳴き」の発生を抑制することができる。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、種々の変更および変形が可能である。例えば、上述した実施形態では、第１主面側内部電極層３０１と第２主面側内部電極層３０２との境界が、積層体１０の積層方向Ｔの中央近傍である積層セラミックコンデンサを例示した。しかし、本発明はこれに限定されず、第１主面側内部電極層３０１と第２主面側内部電極層３０２との境界は、第１の主面ＴＳ１側に片寄っていてもよいし、第２の主面ＴＳ２側に片寄っていてもよい。或いは、第１主面側内部電極層３０１と第２主面側内部電極層３０２との間に更に、これらの内部電極層と異なる内部電極層が配置されていてもよい。例えば、第１の主面ＴＳ１から第２の主面ＴＳ２へ向けて、内部電極層の固有層におけるＳｎ等の副成分金属の濃度（含有量）が２段階以上に段階的に高くなる形態であってもよいし、第１主面側内部電極層３０１と第２主面側内部電極層３０２との間の内部電極層には、Ｓｎ等の副成分金属が固溶した固溶層が形成されていない形態であってもよい。
また、上述した実施形態では、第２の外層部１０２の厚さが第１の外層部１０１の厚さと略同じである積層セラミックコンデンサを例示した。しかし、本発明はこれに限定されず、図５および図６に示すように、第２の外層部１０２の厚さが第１の外層部１０１の厚さよりも厚い形態であってもよい。換言すれば、第２の主面ＴＳ２に最も近い内部電極層３０と第２の主面ＴＳ２との間隔は、第１の主面ＴＳ１に最も近い内部電極層３０と第１の主面ＴＳ１との間隔よりも大きい形態であってもよい。この変形例では、上述した実施形態と比較して、薄型化（小型化）かつ高容量化の効果が低くなるが、「鳴き」の発生を抑制する効果はより高くなる。そのため、この変形例では、積層セラミックコンデンサ１の薄型化（小型化）および高容量化を大きく損なうことなく、「鳴き」の発生をより抑制することができる。
第１の外層部１０１および第２の外層部１０２の厚さの測定方法としては、上述した誘電体層２０および内部電極層３０の厚さの測定方法と同様であればよい。例えば研磨により露出させた積層体の幅方向中央近傍のＬＴ断面を走査型電子顕微鏡にて観察する方法が挙げられる。また、各値は、長さ方向の複数個所の測定値の平均値であってもよい。
また、積層セラミックコンデンサの製造方法として、積層体１０の幅方向Ｗの側面ＷＳ１およびＷＳ２におけるサイドギャップの誘電体を後から付与する工法が適用されてもよい。この場合、積層セラミックコンデンサにおいて、内部電極層の幅方向Ｗの両側の端部が揃う（例えば５μｍの誤差で揃う）。
１ 積層セラミックコンデンサ
１０ 積層体
２０ 誘電体層
３０ 内部電極層
３０１ 第１主面側内部電極層
３０２ 第２主面側内部電極層
３０１Ａ 第１の固溶層
３０２Ａ 第２の固溶層
３１ 第１の内部電極層
３１１ 第１の対向電極部
３１２ 第１の引出電極部
３１３ 拡散層
３２ 第２の内部電極層
３２１ 第２の対向電極部
３２２ 第２の引出電極部
３２３ 拡散層
４０ 外部電極
４１ 第１の外部電極
４１５ 第１の下地電極層
４１６ 第１のめっき層
４２ 第２の外部電極
４２５ 第２の下地電極層
４２６ 第２のめっき層
１００ 内層部
１０１ 第１の外層部
１０２ 第２の外層部
Ｌ３０ 電極対向部
ＬＧ１ 第１のエンドギャップ部
ＬＧ２ 第２のエンドギャップ部
Ｗ３０ 電極対向部
ＷＧ１ 第１のサイドギャップ部
ＷＧ２ 第２のサイドギャップ部
Ｌ 長さ方向
Ｔ 積層方向
Ｗ 幅方向
ＬＳ１ 第１の端面
ＬＳ２ 第２の端面
ＴＳ１ 第１の主面
ＴＳ２ 第２の主面
ＷＳ１ 第１の側面
ＷＳ２ 第２の側面

Claims (9)

  1. セラミック材料からなる複数の誘電体層と複数の内部電極層とが積層された積層体であって、積層方向に相対する第１の主面および第２の主面と、前記積層方向に交差する幅方向に相対する２つの側面と、前記積層方向および前記幅方向に交差する長さ方向に相対する２つの端面とを有する積層体と、
    前記積層体の前記２つの端面の各々に配置された２つの外部電極と、
    を備え、
    前記複数の内部電極層の各々は、第１の金属を主成分として含んでおり、
    前記複数の内部電極層のうち、前記第１の主面側に配置されている内部電極層を第１主面側内部電極層とし、前記第２の主面側に配置されている内部電極層を第２主面側内部電極層とすると、
    前記第１主面側内部電極層における前記誘電体層との界面には、前記第１の金属と異なる第２の金属が固溶した第１の固溶層が形成されており、
    前記第２主面側内部電極層における前記誘電体層との界面には、前記第２の金属が固溶した第２の固溶層が形成されており、
    前記第２の固溶層における前記第２の金属の濃度は、前記第１の固溶層における前記第２の金属の濃度よりも高い、
    積層セラミックコンデンサ。
  2. 前記第１の固溶層における前記第２の金属の含有量は、前記第１の金属１００ｍｏｌに対して０．２ｍｏｌ％以上０．８ｍｏｌ％以下であり、
    前記第２の固溶層における前記第２の金属の含有量は、前記第１の金属１００ｍｏｌに対して１．５ｍｏｌ％以上２．５ｍｏｌ％以下である、
    請求項１に記載の積層セラミックコンデンサ。
  3. 前記積層体において、前記長さ方向の寸法をＬ１とし、前記幅方向の寸法をＷ１とし、前記積層方向の寸法をＴ１とすると、Ｌ１＞Ｔ１＞Ｗ１である、請求項１または２に記載の積層セラミックコンデンサ。
  4. 前記積層体は、前記複数の誘電体層の一部と前記複数の内部導体層とを含む内層部と、前記内層部を挟み込むように配置され、前記複数の誘電体層の前記一部以外の部分をそれぞれ含む第１の外層部および第２の外層部であって、前記第１の主面側に配置された前記第１の外層部と、前記第２の主面側に配置された前記第２の外層部とを有し、
    前記第２の外層部の厚さは、前記第１の外層部の厚さよりも厚い、請求項１～３のいずれか１項に記載の積層セラミックコンデンサ。
  5. 前記第１の金属は、Ｎｉである、請求項１～４のいずれか１項に記載の積層セラミックコンデンサ。
  6. 前記第２の金属は、Ｓｎ、Ｉｎ、Ｇａ、Ｚｎ、Ｂｉ、Ｐｂ、Ｆｅ，Ｖ、Ｙ、またはＣｕである、請求項１～５のいずれか１項に記載の積層セラミックコンデンサ。
  7. 前記第１の固溶層の厚さは、１ｎｍ以上２０ｎｍ以下であり、
    前記第２の固溶層の厚さは、１ｎｍ以上２０ｎｍ以下である、
    請求項１～６のいずれか１項に記載の積層セラミックコンデンサ。
  8. 前記複数の内部電極層に対する前記第１主面側内部電極層の割合は、６０％以上であり、
    前記複数の内部電極層に対する前記第２主面側内部電極層の割合は、４０％以下である、
    請求項１～７のいずれか１項に記載の積層セラミックコンデンサ。
  9. 回路基板と、
    請求項１～８のいずれか１項に記載の積層セラミックコンデンサと、
    を備え、
    前記積層セラミックコンデンサは、前記第２の主面が前記回路基板と相対するように、前記回路基板に実装されている、
    積層セラミックコンデンサの実装構造。
JP2021209092A 2021-12-23 2021-12-23 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 Active JP7459858B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021209092A JP7459858B2 (ja) 2021-12-23 2021-12-23 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
CN202211154642.8A CN116344211A (zh) 2021-12-23 2022-09-21 层叠陶瓷电容器及层叠陶瓷电容器的安装构造
US17/979,029 US20230207196A1 (en) 2021-12-23 2022-11-02 Multilayer ceramic capacitor and mounting structure of multilayer ceramic capacitor
JP2024045002A JP2024069636A (ja) 2021-12-23 2024-03-21 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021209092A JP7459858B2 (ja) 2021-12-23 2021-12-23 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024045002A Division JP2024069636A (ja) 2021-12-23 2024-03-21 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Publications (2)

Publication Number Publication Date
JP2023093941A true JP2023093941A (ja) 2023-07-05
JP7459858B2 JP7459858B2 (ja) 2024-04-02

Family

ID=86890386

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021209092A Active JP7459858B2 (ja) 2021-12-23 2021-12-23 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2024045002A Pending JP2024069636A (ja) 2021-12-23 2024-03-21 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024045002A Pending JP2024069636A (ja) 2021-12-23 2024-03-21 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造

Country Status (3)

Country Link
US (1) US20230207196A1 (ja)
JP (2) JP7459858B2 (ja)
CN (1) CN116344211A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230223200A1 (en) * 2022-01-11 2023-07-13 Imagine Tf, Llc Pcb with internal capacitors and a multilayer capacitance plane

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111592A1 (ja) 2011-02-14 2012-08-23 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP5375877B2 (ja) 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
JP5892252B2 (ja) * 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP5897661B2 (ja) 2013-08-30 2016-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP6558083B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR102212640B1 (ko) * 2015-07-06 2021-02-05 삼성전기주식회사 적층 세라믹 전자부품
JP6984368B2 (ja) 2017-03-14 2021-12-17 株式会社村田製作所 積層セラミックコンデンサ
KR102439906B1 (ko) * 2018-03-29 2022-09-05 삼성전기주식회사 적층형 커패시터
KR102147408B1 (ko) * 2018-08-23 2020-08-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP7374594B2 (ja) 2019-02-25 2023-11-07 太陽誘電株式会社 セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
JP2021103711A (ja) 2019-12-25 2021-07-15 株式会社村田製作所 積層セラミック電子部品
JP7348890B2 (ja) * 2020-10-30 2023-09-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022114552A (ja) * 2021-01-27 2022-08-08 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022157148A (ja) 2021-03-31 2022-10-14 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2023043216A (ja) * 2021-09-16 2023-03-29 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2023050840A (ja) * 2021-09-30 2023-04-11 太陽誘電株式会社 セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
US20230207196A1 (en) 2023-06-29
JP7459858B2 (ja) 2024-04-02
CN116344211A (zh) 2023-06-27
JP2024069636A (ja) 2024-05-21

Similar Documents

Publication Publication Date Title
JP7081543B2 (ja) 積層セラミックコンデンサ
KR20160020354A (ko) 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 시리즈, 및 적층 세라믹 콘덴서의 실장체
CN112201475B (zh) 电容器组件
JP2014022713A (ja) 積層セラミック電子部品及びその製造方法
CN112201477A (zh) 电容器组件
JP2024069636A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2022191911A (ja) 積層セラミック電子部品
JP2022191909A (ja) 積層セラミック電子部品
CN112242255B (zh) 层叠型电子部件及层叠型电子部件的制造方法
WO2023127643A1 (ja) 積層セラミックコンデンサ
US11894198B2 (en) Multilayer ceramic capacitor
WO2024062684A1 (ja) 積層セラミックコンデンサ
US11984265B2 (en) Multilayer ceramic capacitor
US20240249881A1 (en) Multilayer ceramic capacitor
CN216773068U (zh) 层叠陶瓷电容器
WO2023189749A1 (ja) 積層セラミックコンデンサ
WO2024075402A1 (ja) 積層セラミック電子部品
CN216015095U (zh) 层叠陶瓷电容器
CN216773071U (zh) 层叠陶瓷电容器
WO2023286662A1 (ja) 積層セラミックコンデンサ
WO2023286661A1 (ja) 積層セラミックコンデンサ
CN217035414U (zh) 层叠陶瓷电容器
WO2024029150A1 (ja) 積層セラミックコンデンサ
KR20240155921A (ko) 적층 세라믹 콘덴서
JP2023118477A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7459858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150