KR100877640B1 - 리드 프레임 - Google Patents

리드 프레임 Download PDF

Info

Publication number
KR100877640B1
KR100877640B1 KR1020040022052A KR20040022052A KR100877640B1 KR 100877640 B1 KR100877640 B1 KR 100877640B1 KR 1020040022052 A KR1020040022052 A KR 1020040022052A KR 20040022052 A KR20040022052 A KR 20040022052A KR 100877640 B1 KR100877640 B1 KR 100877640B1
Authority
KR
South Korea
Prior art keywords
lead
leads
semiconductor package
lead frame
hole
Prior art date
Application number
KR1020040022052A
Other languages
English (en)
Other versions
KR20040086205A (ko
Inventor
시라사카겐이치
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20040086205A publication Critical patent/KR20040086205A/ko
Application granted granted Critical
Publication of KR100877640B1 publication Critical patent/KR100877640B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H3/00—Appliances for aiding patients or disabled persons to walk about
    • A61H3/04—Wheeled walking aids for patients or disabled persons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H3/00—Appliances for aiding patients or disabled persons to walk about
    • A61H3/04—Wheeled walking aids for patients or disabled persons
    • A61H2003/046—Wheeled walking aids for patients or disabled persons with braking means
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61H—PHYSICAL THERAPY APPARATUS, e.g. DEVICES FOR LOCATING OR STIMULATING REFLEX POINTS IN THE BODY; ARTIFICIAL RESPIRATION; MASSAGE; BATHING DEVICES FOR SPECIAL THERAPEUTIC OR HYGIENIC PURPOSES OR SPECIFIC PARTS OF THE BODY
    • A61H2201/00—Characteristics of apparatus not provided for in the preceding codes
    • A61H2201/01—Constructive details
    • A61H2201/0119—Support for the device
    • A61H2201/0138—Support for the device incorporated in furniture
    • A61H2201/0149—Seat or chair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Public Health (AREA)
  • General Health & Medical Sciences (AREA)
  • Pain & Pain Management (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Rehabilitation Therapy (AREA)
  • Veterinary Medicine (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Epidemiology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

리드 프레임(1)은, 반도체 칩(3)을 장착하는 스테이지(5), 이 스테이지 주위에 배치되는 다수의 리드(6, 7), 및 리드들을 상호접속하기 위한 다수의 리드 상호접속 부재(예를 들면, 댐 바)(9)를 포함하고, 이 리드 또는 리드 상호접속 부재에 대해 두께 방향으로 리드 프레임을 관통하도록 다수의 관통홀(17, 18)이 형성되어 다수의 절단선(A, B)이 통과하게 하고, 이것에 의해 리드들이 절단되어 서로 전기적으로 독립하게 된다. QFN 타입의 반도체 패키지는, 수지 몰드부(13) 내에 리드 프레임을 둘러싸고, 이것으로부터 리드들이 외부로 일부 노출되고 도금된 다음에 절단선들에서 절단됨으로써 제조된다.

Description

리드 프레임{LEAD FRAME}
도 1은 본 발명의 바람직한 실시예에 의한 반도체 패키지에 사용하는 리드 프레임을 도시하는 평면도,
도 2는 리드의 돌출부가 절단선(A)을 따라 절단되는 반도체 패키지의 주요부를 도시하는 확대 단면도,
도 3a는 회로 기판에 부착되는 반도체 패키지의 주요부를 도시하는 확대 단면도,
도 3b는 도 3a에 도시된 반도체 패키지의 소정 부분을 도시하는 확대 평면도,
도 4는 도 3a 및 도 3b에 도시된 반도체 패키지의 변형예를 도시하는 확대 단면도,
도 5는 절단 가공 전의 반도체 패키지의 변형예를 도시하는 확대 단면도,
도 6은 다수의 리드에 걸쳐 댐 바에 관통홀이 형성되는 반도체 패키지의 변형예를 도시하는 확대 평면도,
도 7은 절단이 행하여져 리드들이 서로 전기적으로 독립하게 되는 반도체 패키지를 도시하는 확대 평면도,
도 8은 각 리드의 선단이 댐 바에 형성된 긴 관통홀 내부로 돌출되고 한층 더 돌출하는 부분을 수반하는 반도체 패키지의 변형예를 도시하는 확대 평면도,
도 9는 반도체 패키지의 변형예를 도시하는 확대 단면도,
도 10은 절단 가공 전의 반도체 패키지의 변형예를 도시하는 확대 단면도,
도 11은 절단 가공 전의 반도체 패키지의 변형예를 도시하는 확대 단면도,
도 12는 회로 기판에 부착되는 도 11에 도시된 반도체 패키지를 도시하는 확대 단면도,
도 13은 반도체 패키지에 사용하는 리드 프레임의 종래 공지의 예를 도시하는 평면도,
도 14는 리드의 돌출부가 절단선(A)에서 절단되는 도 13에 도시된 리드 프레임을 둘러싸는 반도체 패키지의 주요부를 도시하는 확대 단면도,
도 15는 회로 기판에 부착된 반도체 패키지를 도시하는 확대 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 리드 프레임 3 : 반도체 칩
5 : 스테이지 6, 7, 8 : 리드
9 : 댐 바 13 : 수지 몰드부
17, 18 : 관통홀 30, 31 : 반도체 패키지
본 발명은, 회로 기판에 부착되며, 리드 프레임을 사용하여 회로 기판에 반도체 칩을 장착하기 위한 반도체 패키지에 관한 것이다. 또한 본 발명은 리드 프레임을 사용하여 반도체 패키지를 제조하는 방법에 관한 것이다.
본 출원은 일본국 특허 출원 제2003-99126호 및 일본국 특허 출원(아직 출원번호는 할당되지 않았으나 그 우선권 주장은 일본국 특허 출원 제2003-99126호임)의 우선권을 주장하며, 여기에 그 내용이 참조를 위해 포함되어 있다.
종래에 반도체 칩을 장착하는 반도체 패키지에는 리드 프레임이 사용된다. 종래 공지의 반도체 패키지에 사용하는 리드 프레임의 전형적인 예는 도 13에 도시되어 있는데, 여기서 리드 프레임(51)은, 반도체 칩을 장착하기 위한 스테이지(55), 이 스테이지(55) 주위에 배치되는 다수의 리드(57), 및 리드(57)를 상호접속하기 위한 댐 바(dam bar)(59)를 포함하고 있다. 이 리드 프레임(51)은 금속제 박판에 프레스 가공이나 에칭 가공을 수행함으로써 제조된다.
전술한 리드 프레임(51)은, 예를 들면, 종래 공지의 QFN 타입의 반도체 패키지(즉, Quad Flat Non-Leaded package)의 제조에 사용될 수 있다. 이 경우에, 반도체 칩(53)은 스테이지(55)의 표면에 접착되고 그 패드는 본딩 와이어(61)를 통해 리드(57)에 전기적으로 접속된다. 그 다음, 도 14에 도시되는 바와 같이, 반도체 칩(53), 스테이지(55), 본딩 와이어(61), 및 리드(57)의 접착 부분을 함께 일체적으로 고정하도록 수지 몰드부(63)가 형성된다. 여기서, 리드(57)의 이면(57a)은 수지 몰드부(63)의 이면(63a)과 함께 동일 평면을 형성하고 있다.
리드(57)의 미리 정해진 표면(57b)은 수지 몰드부(63)의 외부에 노출되고 리 드(57)의 이면(57a)과 함께 도금되고, 이것에 의해 도금막(65)이 형성되어 리드(57)에 대한 땜납 습윤성(solder wettability)을 향상시킨다.
그 후에, 수지 몰드부(63)로부터 바깥쪽으로 돌출하는 리드(57)의 돌출부(57c)가 절단선(A)에서 댐 바(59)와 함께 절단되어, 리드(57)들은 서로 전기적으로 독립되게 됨으로써, 반도체 패키지의 제조를 종료한다.
종래 공지의 QFP 타입의 반도체 패키지(즉, Quad FlatPack package)는 리드의 돌출부의 표면과 이면 이외에 리드들의 서로 인접하는 측면 영역에 도금막이 형성되어 습윤성을 향상시키도록 설계되는데, 여기서 땜납은 리드의 이면 뿐만 아니라 리드의 측면 영역과 표면에도 부착되어 있다.
QFP 패키지에서는, 리드의 돌출부가 절반 에칭되어 박육부(thinned portion)를 형성함으로써, 리드의 전체 땜납 부착 면적을 증가시키고 있고, 그 예가 일본국 특허 제3008470호에 개시되어 있다.
도 14에 도시된 QFN 패키지에서는, 리드(57)가 절단선(A)에서 절단되고, 이것에 의해 도 15에 도시되는 바와 같이 두께 방향의 리드(57)의 절단면(57d)이 도금막(65)을 수반하지 않고, 절단면(57d)을 제외한 리드(57)의 다른 면이 수지 몰드부(63)에 의해 피복되어 땜납(67)과 접합하지 않는다. 즉, 도 15에 도시되는 바와 같이 반도체 패키지(80)가 땜납(67)을 통해 회로 기판(71)에 부착되는 경우에, 회로 기판(71)의 랜드부(73)만이 리드(57)의 이면(57a)에 전기적으로 접속된다. 이 때문에 목시 조사에 의한 땜납(67)과 리드(57) 간에 성립되는 접합 상태를 조사하는 것은 곤란하다. 따라서, 반도체 패키지(80)와 회로 기판(71) 간에 전기적인 접 속 확립의 신뢰성이 감소된다는 문제가 있다.
전술한 일본 특허에는 리드에 대해 전체 땜납 부착 면적을 증가시키는 방법이 개시되어 있다. 그러나, 리드(57)가 수지 몰드부(63)의 외측으로 거의 돌출되지 않아 절단면(57d)에 인접하는 리드(57)의 다른 면이 수지 몰드부(63)에 의해 피복되는 QFN 패키지에서, 이 방법은 리드의 절단면(57d)과 땜납(67) 간의 접합 강도의 향상에 기여할 수 없다. 즉, 전술한 문제를 해결할 수 없다.
본 발명의 목적은 회로 기판과의 전기적인 접속의 신뢰성을 향상시킬 수 있는 반도체 패키지를 제공하는 것이다.
본 발명의 다른 목적은 반도체 패키지에 사용하는 리드 프레임을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 패키지의 제조방법을 제공하는 것이다.
본 발명의 제1 특징에 있어서, 금속제 박판을 가공함으로써 생성되는 리드 프레임은, 반도체 칩을 장착하기 위한 스테이지, 이 스테이지 주위에 배치되는 다수의 리드, 및 리드들을 상호접속시키기 위한 리드 상호접속 부재들(예를 들면, 댐 바)을 포함하고, 각각의 리드 또는 각각의 리드 상호접속 부재에 대해 리드 프레임의 두께 방향으로 관통홀이 형성되어 있다. 여기서, 리드 및 이것의 연결부에는 관통홀을 관통하도록 설정된 절단선을 따라 절단이 행해지고, 이것에 의해 리드들은 서로 전기적으로 독립하게 된다.
상기에서, 리드 및/또는 리드 상호접속 부재의 적절한 부분에 도금이 수행된 후에, 리드 및/또는 리드 상호접속 부재는 절단되고, 이것에 의해 도금막이 리드의 두께 방향으로 측면을 형성하는 관통홀의 내부벽에 확실히 잔류한다. 즉, 리드에 대해 전체 땜납 부착 면적을 증가시킬 수 있으므로 땜납과의 접합 강도가 향상될 수 있다.
각각의 리드에 대해 비교적 작은 관통홀이 형성되는 리드 프레임과 비교하여, 다수의 리드에 걸쳐 각각의 리드 상호접속 부재에 비교적 큰 관통홀이 형성되는 리드 프레임은 리드 상호접속 부재가 절단된 후의 리드의 측면에 대해 전체 도금 면적이 증가될 수 있기 때문에 유리하며, 따라서, 리드에 대해 전체 땜납 부착 면적을 용이하게 증가시킬 수 있다.
본 발명의 제2 특징에 있어서, 반도체 패키지의 제조방법은, 금속제 박판을 가공하여, 스테이지, 스테이지 주위에 배치된 다수의 리드, 및 리드를 상호접속하기 위한 다수의 리드 상호접속 부재(예를 들면, 댐 바)를 제공하는 리드 프레임을 형성하기 위한 리드 프레임 형성 단계; 이 리드 프레임의 스테이지에 반도체 칩을 접착시키고 반도체 칩을 리드와 배선하기 위한 칩 장착 단계; 이들 스테이지, 반도체 칩, 및 리드를 일체적으로 고정하기 위한 수지 몰드부를 형성하기 위한 몰딩 단계; 수지 몰드부의 외부에 노출되는 리드의 미리 정해진 표면에 도금을 수행하기 위한 도금 단계; 및 절단선(또는 절단선들)에서 리드를 절단하여 리드들이 서로 전기적으로 독립되게 하기 위한 절단 단계를 포함하고 있다. 리드 프레임의 두께 방향으로 리드 프레임을 관통하는 관통홀을 형성하고 각각의 리드에 대해 절단선이 통과하게 하기 위한, 리드 프레임 형성 단계와 도금 단계 사이의 시기의 적절한 타이밍에 수행되는 관통홀 형성 단계가 더 제공된다.
상기에서, 리드들 및/또는 리드 상호접속 부재들이 절단선들에서 절단된 후에, 도금막이 리드들의 측면들을 두께 방향으로 형성하는 관통홀의 내부벽에 확실히 잔류한다. 따라서, 리드에 대해 전체 땜납 부착 면적을 용이하게 증가시킬 수 있으므로, 땜납과의 접합 강도가 향상될 수 있다.
이 반도체 패키지에서는, 리드가 수지 몰드부의 외부에 일부 노출되는데, 여기서 리드의 두께 방향의 노출부의 측면은 도금면과 이 도금면에 인접하고 서로 인접하는 리드들을 서로 전기적으로 독립하게 만드는 절단면을 제공한다. 수지 몰드부로부터 노출된 리드의 측면에의 도금면의 형성에 기인하여, 리드에 대해 땜납 부착 면적을 증가시킬 수 있으므로, 땜납과의 접합 강도가 향상될 수 있다.
또한, 리드의 측면 상의 도금면에 인접한 리드의 ‘도금된’이면은 수지 몰드부의 하부면과 함께 동일 평면을 형성하고, 이것에 의해 하부면이 회로 기판의 표면에 대향하여 위치되도록 반도체 패키지가 회로 기판에 장착될 때에는 회로 기판의 표면으로부터 계측되는 반도체 패키지의 높이 치수를 감소시킬 수 있다. 즉, 반도체 패키지의 두께 치수를 감소시킬 수 있다.
본 발명은 첨부 도면을 참조하여 예를 들어 보다 상세히 설명된다.
본 발명의 바람직한 실시예의 의한 반도체 패키지의 제조방법의 개요는 도 1, 도 2, 도 3a, 및 도 3b를 참조하여 설명된다.
먼저, 구리 등으로 만들어진 금속제 박판에 프레스 가공과 에칭 가공 중의 어느 하나 또는 둘 다 행하여져, 반도체 칩(3)를 장착하기 위한 스테이지(5), 이 스테이지(5) 주위에 배치되는 다수의 리드(7), 및 리드(7)들을 상호접속하기 위한 댐 바(즉, 리드 상호접속 부재)들을 포함하는 리드 프레임(1)(도 1 참조)을 제조한다.
상기에서, 프레스 가공 및/또는 에칭 가공에 기인하여, 리드 프레임(1)을 관통하는 다수의 관통홀(17)이 각 리드(7)에 대해 동시에 형성되는데, 여기서 이들 관통홀(17)은 리드(7)의 배치에 따라서 정렬되어 있다.
다음에, 반도체 칩(3)이 스테이지(5)의 표면(5a)에 접착된 다음에, 반도체 칩(3)의 패드들이 금속 본딩 와이어(11)를 통해 각 리드(7)에 전기적으로 접속된다. 여기서, 본딩 와이어(11)에 접착된 리드(7)의 접착 위치는 관통홀(17)에서 스테이지(5) 쪽으로 위치가 안쪽으로 이동한, 리드(7)의 미리 정해진 표면(7a)에 위치된다.
전술한 리드 프레임(1)은 금형(도시되지 않음)에 배치되고, 이 금형에 용융 수지가 주입되어, 미리 정해진 위치에서, 반도체 칩(3), 스테이지(5), 본딩 와이어(11), 및 리드(7)의 접착 부분을 일체로 고정하는 수지 몰드부(13)(도 2 참조)를 형성한다.
상기에서, 수지 몰드부(13)의 이면(13a)은 리드(7)의 이면(7b)과 함께 동일 평면을 형성하고 있는데, 여기서 이 수지 몰드부(13)의 두께 방향의 미리 정해진 측면은 후술되는 리드의 절단선(A)을 따라 위치하고 있다. 즉, 리드(7)의 길이 방향(즉, C-D 방향)에 형성되는 관통홀(17)의 전체 길이가 절반으로 감소되는 미리 정해진 위치에 미리 정해진 수지 몰드부(13)의 측면은 위치하고 있다. 수지 몰드부(13)는 관통홀(17)에 수지가 유입되는 것을 방지하기 위해서 형성된다.
수지 몰드부(13)의 형성 후에, 수지 몰드부(13)의 외부에 노출되어 있는 리드(7)의 표면(7a)과 이면(7b), 및 관통홀(17)의 내부벽은 도금됨으로써 도금막(15)을 형성한다.
그 후에 D 방향의 수지 몰드부(13)의 미리 정해진 측면의 외측으로 돌출된 리드(7)의 돌출부(7c)가 댐 바(9)와 함께 절단선(A)에서 절단되어, 리드(7)들이 서로 전기적으로 독립하게 됨으로써, 반도체 패키지의 제조를 종료한다.
그 결과, 도 3a에 도시된 바와 같이 리드(7)가 수지 몰드부(13)의 미리 정해진 측면(13b)의 외측으로 돌출되지 않는 QFN 타입의 반도체 패키지(30)를 제조할 수 있다. 이 반도체 패키지(30)에서, 외측으로 노출되는 리드(7)의 두께 방향의 측면(7d)(도 3b 참조)은 절단선(A)에서 리드(7)를 절단함으로써 형성된다. 구체적으로, 리드(7)의 측면(7d)은, 수지 몰드부(13)의 측면(13b)과 동일 평면을 형성하는 절단면(7e), 및 관통홀(17)의 내부벽(17a)의 일부를 형성하는 오목부(또는 도금면)(7f)을 포함하는데, 여기서 이 오목부(7f)에는 도금막(15)이 형성되어 있다.
반도체 패키지(30)가 회로 기판(20)에 부착될 때, 수지 몰드부(13)의 하부면(13a)은 회로 기판(21)에 대향하여 위치되는데, 여기서 각 리드(7)는 땜납(25)을 통해 회로 기판(21)의 랜드부(23)에 전기적으로 접속된다. 이 상태에서, 땜납(25)은 리드(7)의 이면(7b)과 오목부(7f)를 접합시킨다.
전술한 반도체 패키지(30)의 제조방법에 의하면, 리드 프레임(1)은 리드(7) 들에 대해 관통홀(17)들이 형성된 다음에 도금이 되도록 형성된다. 따라서, 절단선(A)에서 각 리드(7)를 절단함으로써, 리드(7)의 측면(7d)의 오목부(7f)에는 도금막(15)이 형성되는 반도체 패키지(30)를 용이하게 제조할 수 있다.
리드(7)의 이면(7b) 뿐만 아니라 리드(7)의 선단(tip end)을 형성하는 측면(7d)의 오목부(7f)의 도금막(15)의 형성에 기인하여, 습윤성을 상당히 향상시킬 수 있고, 리드(7)에 대해 땜납(25)의 전체 부착 면적을 증가시킬 수 있으므로, 리드(7)와 땜납(25) 간의 접합 강도를 상당히 향상시킬 수 있다. 반도체 패키지(30)가 회로 기판(21)에 부착되는 상태 하에서, 오목부(7f)에 형성되는 도금막(15)이 바깥쪽 및 위쪽으로 노출되어, 리드(7)와 땜납(25) 간의 접합 상태에 대한 검사자의 시각적 검사를 용이하게 만든다. 따라서, 반도체 패키지(30)가 회로 기판(21)에 부착될 때에 회로 기판(21)의 랜드부(23)와 리드(7) 간에 전기적인 접속 확립의 신뢰성을 향상시킬 수 있다.
전술한 반도체 패키지(30)는 리드(7)의 이면(7b)이 수지 몰드부(13)의 하부면(13a)과 함께 동일 평면을 형성하기 때문에 반도체 패키지(30)가 회로 기판(21)에 부착될 때에 회로 기판(21)의 표면으로부터 계측되는 높이 치수를 감소시킬 수 있는 이점이 있다. 즉, 반도체 패키지(30)의 전체 두께를 상당히 감소시킬 수 있다.
본 실시예는 리드(7)의 절단면(7e)이 수지 몰드부(13)의 측면(13b)과 동일 평면에 위치되게 설계된다. 물론, 본 발명은 본 실시예로 한정되지 않으며, 도 4에 도시되는 바와 같이, 리드(7)의 선단이 수지 몰드부(13)의 측면(13b)의 외측으 로 일부 돌출되도록 변형될 수 있다. 이 경우에, 도금막(15)은 수지 몰드부(13)의 외부에 노출되는 리드(7)의 표면(7a)에 잔류할 수 있다. 즉, 반도체 패키지(30)가 회로 기판(21)에 부착될 때에, 리드(7)의 이면(7b), 오목부(7f), 및 표면(7a)에 땜납(25)을 접합시킬 수 있으므로, 회로 기판(21)의 랜드부(23)와 리드(7) 간에 전기적인 접속 확립의 신뢰성을 더욱 향상시킬 수 있다.
도 4의 경우에, 관통홀(17)은 도 5에 도시되는 바와 같이 수지 몰드부(13)의 측면(13b)으로부터 바깥쪽으로 형성되어야 한다. 대안으로, 관통홀(17)은 수지 몰드부(13)의 측면(13b)으로부터 이격되는 방향으로 치수가 확대되어야 한다.
본 실시예는 리드(7)의 길이 방향에 위치하고 있는 관통홀(17)의 길이가 절반으로 감소되는 미리 정해진 절단 위치에서 절단되도록 설계된다. 물론, 본 발명은 본 실시예로 한정되는 것은 아니며, 관통홀(17)의 임의의 위치에 절단 위치가 설정될 수 있도록 변형될 수 있다.
관통홀(17)이 항상 각 리드(7)에 대해 형성되는 것은 아니다. 즉, 관통홀(17)은 리드(7)를 상호접속하는 댐 바(9)의 미리 정해진 위치에 형성될 수 있다.
즉, 도 6에 도시되는 바와 같이, 리드 프레임의 형성시, 긴 관통홀(18)은 다수의 리드(6)에 걸쳐 리드(6)의 배열 방향으로 형성되는데, 여기서 이 관통홀(18)의 내부벽을 포함하는 리드(6) 및 댐 바(9)는 도금된 다음에 절단선(B)에서 절단된다. 따라서, 리드(6)들이 서로 전기적으로 독립하게 되는 도 7에 도시되는 바와 같은 반도체 패키지(31)를 제조할 수 있다.
전술한 반도체 패키지(31)에서는, 리드(6)의 두께 방향의 측면(6a)의 각각이, 도금막(15)이 형성되는 리드(6)의 선단을 형성하는 도금면(6f), 및 이 도금면(6f)에 인접하고 다른 인접 리드(6)에 대향하여 위치되는 절단면(6d)에 의해 구성되는데, 여기서 이 리드(6)의 측면(6a)에 인접하는 미리 정해진 표면(6b) 또한 도금된다.
전술한 반도체 패키지(31)는 각 리드(7)에 대해 형성되는 전술한 관통홀(17)보다 큰 비교적 큰 관통홀(18)을 형성함으로써 리드(6)의 도금면(6f)의 총 면적을 용이하게 증가시킬 수 있는 특징이 있다. 따라서, 리드(6)에 대해 땜납 부착 면적을 더욱 증가시킴으로써 땜납과 리드(6) 간의 접합 강도를 확실히 향상시킬 수 있다.
관통홀(18)이 댐 바(9)에 형성될 때에는, 반도체 패키지(31)의 리드(6)의 선단을 미리 형성할 수 있다. 즉, 도 8에 도시되는 바와 같이 각 리드(6)가 길이 방향(즉, E 방향)으로 관통홀(18)의 내부에 돌출된 돌출부(6b)를 갖도록 각 리드(6)를 변형시킬 수 있는데, 여기서 이 리드(6)의 돌출부(6b)로부터 한층 더 돌출하는 부분(6c)이 형성되어 있다.
또한, 도금면(6f)의 전체 면적은 항상 관통홀(18)의 내부에 더 돌출된 한층 더 돌출하는 부분(6c)을 형성함으로써 증가되는 것은 아니다. 대신에, 리드(6)의 선단을 형성하는 돌출부(6b)에 홈을 형성할 수 있다.
본 실시예의 변형예에서는, 리드(6)의 배열 방향으로 다수의 리드(6)에 걸쳐 관통홀(18)이 형성되는데, 본 발명에서 이것은 한정되지 않는다. 즉, 본 발명은, 절단선이 통과하게 하는 미리 정해진 위치에 관통홀이 형성되어 서로 인접하는 리드(6)들을 서로 전기적으로 독립하게 만드는 것을 필요로 한다. 예를 들면, 서로 인접하는 리드(6)들 간을 통과하는 절단선(B)에 관통홀을 형성할 수 있다.
본 실시예 및 이것의 변형에서는, 리드 프레임의 형성과 동시에 관통홀(들)이 형성되며, 본 발명은 이것으로 한정되는 것은 아니다. 즉, 본 발명은, 리드 프레임의 형성과 도금을 수행하는 타이밍 간 기간 내에 관통홀이 형성되는 것을 필요로 한다. 구체적으로, 관통홀들은 수지 몰드부(13)의 형성과 동시에 형성될 수 있다. 관통홀(들)의 제공에 기인하여, 도금의 전체 면적을 증가시킬 수 있고, 리드들을 서로 전기적으로 독립하게 만들 수 있다. 따라서, 반도체 패키지가 용이하게 제조될 수 있는 효과를 제공할 수 있다.
본 실시예 및 이것의 변형에서는, 도금되는 도금면(6f) 및 오목부(7f 및 8f)가 리드(6 내지 8)의 두께 방향으로 형성되며, 본 발명은 이것으로 한정되는 것은 아니다. 예를 들면, 본 실시예는 도 9에 도시되는 바와 같이 이면(10b) 주위에 위치되어 있는 리드(10)의 측면(10d)의 일부가 도금됨으로써 도금면(10f)을 형성하도록 변형될 수 있다. 이러한 도 9에 도시되는 반도체 패키지(32)가 회로 기판(21)에 부착될 때에, 땜납(25)은 리드(10)의 이면(10b) 이외에 도금면(10f)을 접합시킬 수 있으므로, 회로 기판(21)의 랜드부(23)와 리드(20) 간에 전기적인 접속 확립의 신뢰성을 향상시킬 수 있다.
상기에서, 반도체 패키지(32)는, 도 10에 도시되는 바와 같이, 리드 프레임을 관통하는 전술한 관통홀(17 및 18)의 형성 대신에, 절단선(A)와 관련하여 리드(10)의 이면(10b)에 에칭 또는 기계 가공함으로써 홈부(12)가 형성되어 서로 인접하는 리드(10)들을 서로 전기적으로 독립시키도록 설정되도록 변형될 수 있다. 여기서, 홈부(12)의 내부벽(12a)은 도금됨으로써 전술한 도금면(10f)을 형성한다.
전술한 반도체 패키지(30 내지 32)의 각각은 QFN 타입으로서 구성되며, 반도체 패키지가 항상 두께 감소가 필요하지 않은 경우에 본 발명은 이것으로 한정되지 않는다. 즉, 반도체 패키지의 각각은 수지 몰드부(13)의 외측으로 돌출된 전술한 리드(8)를 제공하는 QFP 타입으로서 구성될 수 있다. 예를 들면, 전술한 반도체 패키지는, 도 11에 도시되는 바와 같이, 땜납(25)을 접합시키는 리드(8)의 접합부(8a)에 관통홀(17)이 형성되고, 이 관통홀(17)의 내부벽(17a)이 도금된 다음에, 리드(8)가 절단선(A)에서 절단되도록 일부 변형시킬 수 있다. 따라서, 도 12에 도시되는 바와 같이, 리드(8)의 접합부(8a)의 측면(8d)을 형성하는 오목부(8f)가 땜납(25)을 접합시키고, 이것에 의해 회로 기판(21)의 랜드부(23)와 리드(8) 간에 전기적인 접속 확립의 신뢰성을 더욱 향상시킬 수 있는 반도체 패키지를 제조할 수 있다.
지금까지 설명된 바와 같이, 본 발명은 아래에 설명되는 다양한 효과 및 기술적 특징들을 가지고 있다.
(1) 본 발명에 의하면, 리드 프레임은 리드 또는 리드 상호접속 부재(예를 들면, 댐 바)에 대해 관통홀이 형성되도록 설계되고, 이것에 의해 리드와 땜납 간의 접합 강도를 향상시킬 수 있다. 여기서, 반도체 칩을 장착하는 리드 프레임은 수지 몰드부에 둘러싸여 회로 기판에 부착되는 반도체 패키지를 제조하는데, 여기서 이 회로 기판의 랜드부와 리드 간에 전기적인 접속 확립에 대한 신뢰성을 향상시킬 수 있다.
(2) 관통홀이 길게 리드 상호접속 부재에 형성되도록 리드 프레임이 설계되는 경우에는, 각 리드에 대해 비교적 작은 관통홀이 형성되는 리드 프레임과 비교하여, 리드와 땜납 간의 접합 강도를 향상시킬 수 있다.
(3) 관통홀(들)의 형성 후에, 도금 가공이 수행되어 수지 몰드부에 실질상 둘러싸인 리드들의 적절한 영역에 도금막을 형성한다. 여기서, 도금은 수지 몰드부의 외부에 노출된 리드들의 측면부에 수행된다. 또한, 리드들의 표면들은 수지 몰드부의 하부면과 함께 동일 평면에 형성되고, 이것에 의해 반도체 패키지의 전체 두께를 상당히 감소시킬 수 있다.
본 발명은 그 사상 또는 본질적인 특징을 벗어나지 않고 각종 형태로 구현될 수 있지만, 본 발명의 범위가 이것들에 선행하는 설명보다도 첨부된 특허청구범위로 한정되므로, 본 실시예 및 이것의 변형예는 도시적이나 제한적이지 않으며, 따라서 특허청구범위의 한계와 경계 범위 내의 모든 변화, 또는 이러한 한계와 경계 범위의 동등물은 특허청구범위에 의해 포함되도록 의도된다.

Claims (17)

  1. 삭제
  2. 리드 프레임에 있어서,
    반도체 칩(3)을 장착하기 위한 스테이지(5);
    이 스테이지 주위에 배치되는 다수 그룹의 리드(7)들;
    각 그룹의 다수의 리드를 각각 상호접속하기 위한 다수의 리드 상호접속 부재(9); 및
    상기 다수의 리드에 걸쳐 각 리드 상호접속 부재에 두께 방향으로 오목하게 형성됨으로써 다수의 절단선(B)이 통과하게 하는 관통홀(18)을 포함하고,
    상기 다수의 리드 상호접속 부재와 다수의 리드는 리드의 길이 방향과 평행한 상기 절단선들에서 절단되어 상기 다수의 리드가 서로 전기적으로 독립하게 되고,
    상기 리드의 선단부는 리드의 길이 방향과 수직한 방향으로 돌출하고 있는 것을 특징으로 하는 리드 프레임.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제2항에 있어서, 각 리드는 상기 관통홀의 안쪽으로 돌출되는 돌출부(6b)를 갖는 것을 특징으로 하는 리드 프레임.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020040022052A 2003-04-02 2004-03-31 리드 프레임 KR100877640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00099126 2003-04-02
JP2003099126 2003-04-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080097832A Division KR100947412B1 (ko) 2003-04-02 2008-10-06 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20040086205A KR20040086205A (ko) 2004-10-08
KR100877640B1 true KR100877640B1 (ko) 2009-01-12

Family

ID=32844686

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020040022052A KR100877640B1 (ko) 2003-04-02 2004-03-31 리드 프레임
KR1020080097832A KR100947412B1 (ko) 2003-04-02 2008-10-06 반도체 패키지

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020080097832A KR100947412B1 (ko) 2003-04-02 2008-10-06 반도체 패키지

Country Status (5)

Country Link
US (4) US7195953B2 (ko)
EP (1) EP1465253A3 (ko)
KR (2) KR100877640B1 (ko)
CN (2) CN2718782Y (ko)
TW (1) TWI242872B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179760A (ja) 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム
US7507603B1 (en) * 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
DE112006003664B4 (de) * 2006-02-01 2011-09-08 Infineon Technologies Ag Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei
CN101241894A (zh) * 2007-09-20 2008-08-13 三星电子株式会社 智能卡金属载带及其制造方法和包括该载带的封装模块
JP2010056372A (ja) * 2008-08-29 2010-03-11 Sanyo Electric Co Ltd 樹脂封止型半導体装置とその製造方法
DE102011018851B4 (de) * 2011-04-27 2015-04-02 Texas Instruments Deutschland Gmbh Anschlussloser Baustein und Anordnung davon, Verfahren zur Herstellung eines anschlusslosen Bausteins
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
US9013030B2 (en) * 2013-03-28 2015-04-21 Infineon Technologies Ag Leadframe, semiconductor package including a leadframe and method for producing a leadframe
US20140299978A1 (en) * 2013-04-03 2014-10-09 Lingsen Precision Industries, Ltd. Quad flat non-lead package
US8809119B1 (en) 2013-05-17 2014-08-19 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
US9048228B2 (en) 2013-09-26 2015-06-02 Stats Chippac Ltd. Integrated circuit packaging system with side solderable leads and method of manufacture thereof
CN105405823A (zh) * 2014-08-20 2016-03-16 飞思卡尔半导体公司 具有可检查的焊接点的半导体装置
JP2017041541A (ja) * 2015-08-20 2017-02-23 三菱電機株式会社 高周波高出力用デバイス装置
JP2018056451A (ja) * 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334090A (ja) * 1993-05-26 1994-12-02 Oki Electric Ind Co Ltd 樹脂封止型半導体装置のリード構造およびその製造方法
JPH118261A (ja) * 1997-06-13 1999-01-12 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2002246528A (ja) * 2001-02-14 2002-08-30 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150193A (en) * 1987-05-27 1992-09-22 Hitachi, Ltd. Resin-encapsulated semiconductor device having a particular mounting structure
US5621811A (en) * 1987-10-30 1997-04-15 Hewlett-Packard Co. Learning method and apparatus for detecting and controlling solder defects
JPH01175758A (ja) * 1987-12-29 1989-07-12 Hitachi Ltd 半導体装置
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JPH02302068A (ja) 1989-05-16 1990-12-14 Nec Corp トランスファーモールド型混成集積回路
US5117279A (en) * 1990-03-23 1992-05-26 Motorola, Inc. Semiconductor device having a low temperature uv-cured epoxy seal
JPH0427148A (ja) 1990-05-22 1992-01-30 Seiko Epson Corp 半導体装置用リードフレーム
JPH04103154A (ja) 1990-08-23 1992-04-06 Fujitsu Ltd 半導体装置及びその製造方法及びその実装方法
JP3008470B2 (ja) 1990-09-27 2000-02-14 大日本印刷株式会社 リードフレーム
JPH04171855A (ja) 1990-11-05 1992-06-19 Nec Kyushu Ltd 半導体装置用リードフレーム
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JP2553435B2 (ja) 1992-05-11 1996-11-13 日東工器株式会社 手指等の機能改善器
JP3905208B2 (ja) 1997-02-27 2007-04-18 富士通株式会社 半導体装置及びその実装構造
JP3286765B2 (ja) * 1993-03-09 2002-05-27 株式会社日立製作所 半導体装置
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
JPH0730043A (ja) 1993-07-13 1995-01-31 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP3243951B2 (ja) 1994-10-24 2002-01-07 株式会社村田製作所 電子部品の製造方法
JPH10242360A (ja) * 1997-02-25 1998-09-11 Oki Electric Ind Co Ltd 半導体装置
US6100598A (en) * 1997-03-06 2000-08-08 Nippon Steel Semiconductor Corporation Sealed semiconductor device with positional deviation between upper and lower molds
JPH10335374A (ja) * 1997-06-04 1998-12-18 Fujitsu Ltd 半導体装置及び半導体装置モジュール
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
JPH11354705A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2001077278A (ja) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6400004B1 (en) * 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
JP4669166B2 (ja) * 2000-08-31 2011-04-13 エルピーダメモリ株式会社 半導体装置
US6459148B1 (en) * 2000-11-13 2002-10-01 Walsin Advanced Electronics Ltd QFN semiconductor package
JP2002164497A (ja) 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
JP2002359336A (ja) 2001-05-31 2002-12-13 Sony Corp 半導体装置
ITMI20011965A1 (it) * 2001-09-21 2003-03-21 St Microelectronics Srl Conduttori di un contenitore del tipo no-lead di un dispositivo semiconduttore
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334090A (ja) * 1993-05-26 1994-12-02 Oki Electric Ind Co Ltd 樹脂封止型半導体装置のリード構造およびその製造方法
JPH118261A (ja) * 1997-06-13 1999-01-12 Matsushita Electric Works Ltd 半導体装置の製造方法
JP2002246528A (ja) * 2001-02-14 2002-08-30 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20040195661A1 (en) 2004-10-07
US7195953B2 (en) 2007-03-27
KR20080097970A (ko) 2008-11-06
KR20040086205A (ko) 2004-10-08
CN1534776B (zh) 2010-05-26
EP1465253A3 (en) 2010-03-03
US20070126089A1 (en) 2007-06-07
EP1465253A2 (en) 2004-10-06
TWI242872B (en) 2005-11-01
CN1534776A (zh) 2004-10-06
KR100947412B1 (ko) 2010-03-12
US20060228833A1 (en) 2006-10-12
CN2718782Y (zh) 2005-08-17
TW200425455A (en) 2004-11-16
US20070292994A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
KR100947412B1 (ko) 반도체 패키지
KR100730826B1 (ko) 반도체 패키지 및 그 리드 프레임
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP4860939B2 (ja) 半導体装置
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
US6608369B2 (en) Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP3915794B2 (ja) 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2006287131A (ja) 半導体パッケージ及びその製造方法
GB2323474A (en) A leadframe for a semiconductor device
JP4590961B2 (ja) 電子装置
JPH06252333A (ja) 半導体装置及びその製造方法
US20230005827A1 (en) Lead frame, semiconductor device, and lead frame manufacturing method
JPH06236956A (ja) 半導体装置及びその製造方法
JPH06209065A (ja) 電子部品搭載装置
KR100206941B1 (ko) 버틈 리드 패키지 및 그 제조방법
TW201901894A (zh) 具線路之導線架的製作方法及其結構
KR100263322B1 (ko) 비지에이 패키지 및 그것의 제조방법
KR19990030504A (ko) 집적 회로 패키지용 리드프레임 및 그의 제조 방법
JPH06236942A (ja) 半導体装置及びその製造方法
GB2368195A (en) Leadframe diepad
KR19990025537A (ko) 집적회로용 리드프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee