KR100846543B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100846543B1
KR100846543B1 KR1020070002826A KR20070002826A KR100846543B1 KR 100846543 B1 KR100846543 B1 KR 100846543B1 KR 1020070002826 A KR1020070002826 A KR 1020070002826A KR 20070002826 A KR20070002826 A KR 20070002826A KR 100846543 B1 KR100846543 B1 KR 100846543B1
Authority
KR
South Korea
Prior art keywords
region
semiconductor layer
layer
light shielding
drain
Prior art date
Application number
KR1020070002826A
Other languages
English (en)
Other versions
KR20070075316A (ko
Inventor
야스오 세가와
도모히데 오노기
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20070075316A publication Critical patent/KR20070075316A/ko
Application granted granted Critical
Publication of KR100846543B1 publication Critical patent/KR100846543B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

백라이트나 외광에 의한 화소의 TFT의 리크 전류를 저감하여, 액정 표시 장치의 표시 화질을 향상시키는 것이다. 제1 기판(100) 상에 복수의 화소를 구비하고, 각 화소는, 게이트 절연막(11)을 개재하여 반도체층(10)과 교차한 게이트 라인(20)과, 드레인 영역(10d)에 제1 컨택트홀(C1)을 통해서 접속되며, 교차부로부터 연장된 반도체층(10)의 상방을 피복하는 드레인 라인(17)과, 소스 영역(10s)에 제2 컨택트홀(C2)을 통해서 접속되며, 교차부로부터 연장된 반도체층(10)의 상방을 피복하여 형성된 소스 전극(10s)을 구비한다. 또한, 반도체층(10)의 하방에 버퍼막(13)을 개재하여 형성되며, 반도체층(10)에의 광의 입사를 차단하는 차광층(12)을 구비한다.
반도체층, 게이트 절연막, 차광층, 버퍼막, 컨택트홀, 드레인 라인, 게이트 라인, 소스 전극

Description

표시 장치{DISPLAY DEVICE}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 화소의 평면도.
도 2는 도 1의 A-A선을 따라 취한 단면도.
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 화소의 다른 평면도.
도 4는 본 발명의 제2 실시예에 따른 액정 표시 장치의 화소의 평면도.
도 5는 도 4의 B-B선을 따라 취한 단면도.
도 6은 본 발명의 제3 실시예에 따른 액정 표시 장치의 화소의 평면도.
도 7은 도 6의 C-C선을 따라 취한 단면도.
도 8은 본 발명의 제4 실시예에 따른 액정 표시 장치의 회로도.
도 9는 액정 표시 장치의 크로스토크를 설명하는 동작 타이밍도.
도 10은 본 발명의 제4 실시예에 따른 액정 표시 장치의 화소의 평면도.
도 11은 도 10의 D-D선을 따라 취한 단면도.
도 12는 본 발명의 제5 실시예에 따른 액정 표시 장치의 화소의 평면도.
도 13은 도 12의 E-E선을 따라 취한 단면도.
도 14는 종래예에 따른 액정 표시 장치의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10, 10A, 10B, 60, 70: 반도체층
10c, 10Ac, 10Bc, 60c, 70c: 채널 영역
10d, 10Ad, 10Bd, 60d, 70d: 드레인 영역
10s, 10As, 10Bs, 60s, 70s: 소스 영역
11: 게이트 절연막
12, 12A, 12B, 62, 72: 차광층
13: 버퍼막
14, 14A, 14B: 하부 전극층
15, 15A, 15B: 축적 용량 라인
16: 층간 절연막
17, 17A, 17B: 드레인 라인
18, 18A, 18B: 소스 전극
19: 패시베이션막
20, 20A, 20B: 게이트 라인
21: 평탄화막
22: 화소 전극
50, 50A, 50B: TFT　
61, 71: 게이트 전극
63, 73: 드레인 전극
64, 74: 소스 전극
100: 제1 기판
110: 박막 트랜지스터(TFT)
120: 게이트 라인
121: 드레인 라인
130, 130A: 수직 드라이브 회로
140, 140A: 수평 드라이브 회로
141: 시프트 레지스터
200: 제2 기판
210: 대향 전극
250, LC: 액정　
Csc: 축적 용량
C1, C1A, C1B: 제1 컨택트홀
C2, C2A, C2B: 제2 컨택트홀
C3, C3A, C3B: 제3 컨택트홀
C4, C5, C6, C7, C8: 컨택트홀
HSW1, HSW2, HSW3: 수평 스위치
SP1, SP2, SP3: 수평 주사 신호
Vsig: 비디오 신호
[특허 문헌 1] 일본 특개2004-165241호 공보
본 발명은, 박막 트랜지스터를 구비한 표시 장치에 관한 것이다.
종래의 액정 표시 장치(이하, LCD라고 함)는, 도 14에 도시한 바와 같이, n행 m열 매트릭스로 배치된 복수의 화소를 구비하고, 각 화소는, 화소 선택용 박막 트랜지스터(10)(이하, TFT(110)라고 함), 액정(LC) 및 축적 용량(Csc)으로 이루어져 있다. 또한, 도 14는 도시를 간단하게 하기 위하여, 2행 2열의 화소만을 도시하고 있다.
TFT(110)의 게이트에는, 행 방향으로 연장된 게이트 라인(120)이 접속되고, 그 드레인에는, 열 방향으로 연장된 드레인 라인(121)이 접속되어 있다. 각 행의 게이트 라인(120)에는 수직 드라이브 회로(V 드라이브 회로)(130)로부터 게이트 주사 신호가 순차적으로 공급되고, 이에 따라 TFT(110)가 선택된다. 또한, 드레인 라인(121)에는 수평 드라이브 회로(H 드라이브 회로)(140)로부터의 수평 주사 신호 에 따라, 비디오 신호가 공급되고, TFT(110)를 통하여 액정(LC)에 인가된다. 이에 의해 액정 분자의 배열 상태가 변화됨으로써 표시가 행해진다. 축적 용량(Csc)은 TFT(110)를 통하여 공급되는 비디오 신호를 유지하기 위해서 이용된다.
또한, TFT(110), 게이트 라인(120), 드레인 라인(121), 수직 드라이브 회로(V 드라이브 회로)(130), 수평 드라이브 회로(H 드라이브 회로)(140)는 TFT 기판 상에 형성되고, 이 TFT 기판과 대향 기판 사이에 액정(LC)이 봉입되어 있다.
그리고, TFT 기판측으로부터 LCD에 백라이트 광이 입사된다.
최근, LCD의 고화질화, 고연색화에 수반하여, 사용하는 백라이트의 휘도가 상승하고 있다. 직시형의 LCD에서는 일반적으로 TFT 기판측으로부터 백라이트 광이 입사되기 때문에, 백라이트 광이 조사되는 TFT(110)의 리크 전류가 증가하므로, 축적 용량(Csc)에 축적되어 있는 전하가 리크되어, 콘트라스트의 열화, 플리커, 크로스토크의 발생 등을 초래하여, 표시 화질이 열화된다고 하는 문제가 있었다. 또한, 액정 프로젝터, 차재의 헤드마운트 디스플레이와 같이 입사광의 강도가 극단적으로 높은 경우나, 액정 패널의 양면으로부터의 광 입사를 상정할 필요가 있는 경우에는, 입사광뿐만 아니라, TFT 기판(글래스 기판)의 표면에서의 반사광이 TFT(110)에 입사되므로, TFT(110)의 리크 전류가 증가하여, 마찬가지로 표시 화질이 열화된다고 하는 문제가 있었다.
따라서, 본원의 청구항 1의 액정 표시 장치는, 제1 기판 상에 화소를 구비하고, 상기 화소는, U자형으로 굴곡된 반도체층과, 게이트 절연막을 개재하여 상기 반도체층과 제1 및 제2 교차부에서 교차한 게이트 라인과, 상기 반도체층의 드레인 영역에 제1 컨택트홀을 통하여 접속되며, 상기 제1 교차부로부터 연장된 반도체층의 상방을 피복하여 형성된 드레인 라인과, 상기 반도체층의 소스 영역에 제2 컨택트홀을 통하여 접속되며, 상기 제2 교차부로부터 연장된 반도체층의 상방을 피복하여 형성된 소스 전극과, 상기 제1 및 제2 교차부의 반도체층의 하방에 버퍼막을 개재하여 형성되며, 상기 반도체층에의 광의 입사를 차단하는 차광층과, 상기 반도체 층 상에 상기 게이트 절연막을 개재하여 형성된 용량 라인과, 상기 소스 전극에 접속된 화소 전극을 구비하는 것을 특징으로 하는 것이다.
본원의 청구항 2의 액정 표시 장치는, 제1 기판 상에 화소를 구비하고, 상기 화소는, 반도체층과, 게이트 절연막을 개재하여 상기 반도체층과 제1 및 제2 교차부에서 교차한 게이트 라인과, 상기 반도체층의 드레인 영역에 제1 컨택트홀을 통하여 접속되며, 상기 제1 및 제2 교차부로부터 연장된 반도체층의 상방을 피복하여 형성된 드레인 라인과, 상기 반도체층의 소스 영역에 제2 컨택트홀을 통하여 접속된 소스 전극과, 상기 반도체층의 하방에 버퍼막을 개재하여 형성되며, 상기 제1 및 제2 교차부의 반도체층에의 광의 입사를 차단하는 차광층과, 상기 반도체층 상에 상기 게이트 절연막을 개재하여 형성된 용량 라인과, 상기 소스 전극에 접속된 화소 전극을 구비하는 것을 특징으로 하는 것이다.
본원의 청구항 3의 액정 표시 장치는, 제1 기판 상에 화소를 구비하고, 상기 화소는, 반도체층과, 게이트 절연막을 개재하여 상기 반도체층과 하나의 교차부에서 교차한 게이트 라인과, 상기 반도체층의 드레인 영역에 제1 컨택트홀을 통하여 접속되며, 상기 교차부로부터 연장된 반도체층의 상방을 피복하여 형성된 드레인 라인과, 상기 반도체층의 소스 영역에 제2 컨택트홀을 통하여 접속된 소스 전극과, 상기 반도체층의 하방에 버퍼막을 개재하여 형성되며, 상기 반도체층에의 광의 입사를 차단하는 차광층과, 상기 반도체층 상에 상기 게이트 절연막을 개재하여 형성된 용량 라인과, 상기 소스 전극에 접속된 화소 전극을 구비하는 것을 특징으로 하는 것이다.
(제1 실시예)
다음으로, 본 발명의 제1 실시예에 따른 액정 표시 장치에 대해서 도면을 참조하면서 설명한다. 이 액정 표시 장치는, 도 14에 도시한 것과 마찬가지로, n행 m열 매트릭스로 배치된 복수의 화소를 구비한다. 그리고, 각 화소의 TFT의 상방을 드레인 라인 및 소스 전극으로 차광함과 함께, 그 하방에 차광층을 형성하여 차광함으로써, 액정 표시 장치의 상방 및 하방으로부터의 입사광이나, 그들의 반사광이 리크 전류의 발생원으로 되는 TFT의 반도체층의 공핍층에 입사되는 것을 억지한 것이다.
도 1은 이 액정 표시 장치의 1화소의 평면도, 도 2는 도 1의 A-A선을 따라 취한 단면도이다. TFT(50)(도 14의 TFT(110)에 대응함)의 반도체층(10)(예를 들면, 폴리실리콘층으로 이루어짐)은, 제1 기판(100)(예를 들면, 글래스 기판) 상에, U자형으로 굴곡된 패턴을 갖고 형성되어 있고, 행 방향으로 직선적으로 연장되는 게이트 라인(20)과 2개소에서 교차하고 있다. 반도체층(10)은, 제1 기판(100) 상에 CVD법으로 퇴적된 아몰퍼스 실리콘층에 레이저 어닐링을 실시하여, 이것을 결정화시켜 폴리실리콘층으로 하고, 그 후 이 폴리실리콘층을 패터닝함으로써 형성된다.
이들 2개의 교차부의 반도체층(10) 내에, 2개의 채널 영역(10c, 10c)이 형성된다. 채널 영역(10c, 10c)은 통상은 인트린식 반도체층으로 형성되어 있지만, 임계값 제어에 의해 p형 반도체층으로 하여도 된다.
게이트 라인(20)과 채널 영역(10c, 10c) 사이에는 게이트 절연막(11)이 형성 되어 있다. 즉, TFT(50)는, 게이트를 공통으로 한, 2개의 TFT가 직렬 접속된 구조를 갖고 있다. 이와 같은 TFT 구조를 이하, 더블 게이트 구조라고 부른다.
1개의 교차부로부터 연장된 반도체층(10) 내에는, 게이트 라인(20)에 가까운 측에 형성된 n-형 영역(저농도 영역)과, 이것에 인접하여 형성된 n+ 영역(고농도 영역)으로 이루어지는 드레인 영역(10d)이 형성되고, 마찬가지로, 드레인 영역(10d)의 반대측에는, 또 하나의 교차부로부터 반도체층(10)이 연장되어 있고, 이 반도체층(10) 내에, 게이트 라인(20)에 가까운 측에 형성된 n- 영역과 이것에 인접하여 형성된 n+ 영역으로 이루어지는 소스 영역(10s)이 형성되어 있다. 2개의 채널 영역(10c, 10c) 사이에도 n- 영역/n+ 영역/n- 영역이 형성된다.
또한, 상기 2개의 교차부의 반도체층(10)의 하방에는, 크롬 또는 몰리브덴으로 이루어지는 차광층(12)이 형성되고, 차광층(12)과 반도체층(10) 사이에는 SiO2 등으로 이루어지는 버퍼막(13)이 형성되어 있다. 버퍼막(13)의 막 두께는, 300㎚ 이상인 것이 바람직하다. 그 이유는, 버퍼막(13)의 막 두께가 얇아지면, 상기 레이저 어닐링 시에 발생한 열이 버퍼막(13)을 통하여 차광층(12)으로 빠져나감으로써, 아몰퍼스 실리콘층에 원하는 열량이 공급되지 않고, 그 결과, 폴리실리콘층의 결정 입경이 작아져, 캐리어 이동도의 저하에 의해, 전류 구동 능력이 저하되기 때문이다. 버퍼막(13)의 막 두께가, 300㎚ 이상이면, 아몰퍼스 실리콘층에 원하는 열량이 공급되어, 폴리실리콘층의 결정 입경은 크게 확보된다.
또한, 차광층(12)은, 채널 영역(10c) 및 n- 영역 전체를 피복하고, 또한, n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, 피복하여 형성되어 있는 것이 바람직하다. TFT(50)의 리크 전류는, n- 영역과 채널 영역(10c)의 접합 부분이 역바이어스됨으로써 공핍화되고, 그것에 의한 공핍층에 광이 입사하면, 정공·전자쌍이 생성됨으로써 발생하기 때문에, 채널 영역(10c) 및 n- 영역 전체를 차광층(12)으로 피복함으로써, 그와 같은 리크 전류의 발생을 억지할 수 있기 때문이다. 차광층(12)이 n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상 피복하도록 함으로써, 도 2의 지면 상에서 보아, 비스듬히 하방으로부터 상기 공핍층에 입사되는 광을 차단하는 것이 가능하게 된다. 즉, 도 2에서, L1, L2>2㎛이다.
또한, 차광층(12)은, 반도체층(10)의 끝으로부터 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, TFT(50)의 채널 폭의 외측으로 확장되어 있는 것이 바람직하다. 즉, 도 1에서, L3, L4>2㎛이다. 이렇게 함으로써, TFT(50)의 채널 폭 방향(도 1의 지면의 좌우 방향)의 하방으로부터 상기 공핍층에 입사하는 광을 차단하는 것이 가능하게 된다.
도 1 및 도 2에 도시하는 바와 같이, TFT(50)에 인접하는 영역에는 축적 용량(Csc)이 형성되어 있다. 이 축적 용량(Csc)은, 소스 영역(10c)과 연속한 하부 전극층(14)과, 게이트 절연막(11)과, 이 게이트 절연막(11)을 개재하여, 그 상방에 형성된 축적 용량 라인(15)으로 형성되어 있다. 또한, 게이트 라인(20) 및 축적 용량 라인(15)을 피복하여, 층간 절연막(16)이 형성되어 있다. 또한, 축적 용량(Csc)의 하부 전극층(14)의 하층에 버퍼막(13)을 개재하여, 차광층(12)의 형성과 동일한 공정에서, 차광층(12)과 동일 재료로 배선층을 형성하고, 이 배선층에 축적 용량 라인(15)과 동일한 신호를 인가함으로써, 축적 용량(Csc)의 값을 증가시킬 수 있다.
드레인 영역(10d)의 n+ 영역 상에는 제1 컨택트홀(C1)이 개구되고, 이 제1 컨택트홀(C1)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 드레인 라인(17)이 드레인 영역(10d)에 접속되어 있다. 이 드레인 라인(17)은, 매트릭스의 열 방향으로, 직선 형상으로 연장되어 있고, 게이트 라인(20)과 반도체층(10)의 교차부로부터 상하 방향으로 연장된 반도체층(10)의 부분을 피복하도록 형성되어 있다. 또한, 소스 영역(10s)의 n+ 영역 상에는 제2 컨택트홀(C2)이 개구되고, 이 제2 컨택트홀(C2)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 소스 전극(18)이 소스 영역(10s)에 접속되어 있다.
이 드레인 라인(17)은, 제1 컨택트홀(C1)로부터 층간 절연막(16) 상으로 연장되어, TFT(50)의 드레인 영역(10d)을 피복하고, 또한 게이트 라인(20) 상을 통과하여 횡단하여, 반대측의 n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상 피복하는 것이 바람직하다. 즉, 도 2에서, L5>2㎛이다. 이렇게 함으로써, n- 영역의 공핍층에의 상방으로부터의 광의 입사를 억지할 수 있기 때문이다. 드레인 라인(17)에서 n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상 피복하는 것은, 경사진 상방으로부터의 광의 입사를 억지하기 위해서이다. 마찬가지의 이유로부터, 소스 전극(18)은, 제2 컨택트홀(C2)로부터 층간 절연막(16) 상으로 연장되어, TFT(50)의 소스 영역(10s)을 피복하고, 또한 게이트 라인(20) 상을 통과하여 횡단하여, 반대측의 n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상 피복하는 것이 바람직하다. 도 2에서, L6>2㎛이 다.
또한, 드레인 라인(17) 및 소스 전극(18)은, 반도체층(10)의 끝으로부터 2㎛ 이상, TFT(50)의 채널 폭의 외측으로 확장되어 있는 것이 바람직하다. 즉, 도 1에서, L7, L8>2㎛이다. 이렇게 함으로써, TFT(50)의 채널 폭 방향(도 1의 지면의 좌우 방향)의 상방으로부터 공핍층에 입사하는 광을 차단하는 것이 가능하게 된다.
또한, 차광층(12)은, 제1 및 제2 컨택트홀(C1, C2)의 하방을 제외한 영역에 형성되어 있는 것이 바람직하다. 차광층(12)이, 제1 및 제2 컨택트홀(C1, C2)의 하방에 형성된 경우에는, 컨택트홀 형성 시의 오버 에칭에 의해, 제1 및 제2 컨택트홀(C1, C2)이 반도체층(10) 및 버퍼막(13)을 관통하여, 드레인 라인(17) 및 소스 전극(18)과 차광층(12)이 쇼트될 우려가 있기 때문이다.
또한, 드레인 라인(17) 및 소스 전극(18)을 피복하여, 예를 들면 실리콘 질화막으로 이루어지는 패시베이션막(19), 감광성 유기 재료로 이루어지는 평탄화막(21)이 형성되어 있다. 소스 전극(18) 상의 패시베이션막(19) 및 평탄화막(21)에는 제3 컨택트홀(C3)이 개구되고, 이 제3 컨택트홀(C3)을 통하여, ITO 등으로 이루어지는 화소 전극(22)이 소스 전극(18)에 접속되어 있다. 그리고, TFT(50)와 축적 용량(Csc)이 형성된 제1 기판(100)과 대향하여 대향면에 ITO 등으로 이루어지는 대향 전극(210)이 형성된 제2 기판(200)이 배치된다. 그리고, 제1 기판(100)과 제2 기판(200) 사이에 액정(250)이 봉입되어 있다. 또한, 화소 전극(22), 대향 전극(210)을 각각 피복하는 배향막이 형성되지만, 도면에서는 생략되어 있다.
다음으로, 드레인 라인(17), 소스 전극(18), 차광층(12)의 패턴의 상호 관계 에 대해서 설명한다. 도 1에 도시하는 바와 같이, 반도체층(10)과 게이트 라인(12)의 2개의 교차부에서, 드레인 라인(17)의 끝과 차광층(12)의 끝은 일치하고 있고(도 1에서의 P1로 나타낸 개소), 소스 전극(18)의 끝과 차광층(12)의 끝은 일치하고 있다(도 1에서의 P2로 나타낸 개소). 그러나, 제1 기판(100)측으로부터 LCD에의 광의 입사가 지배적인 경우(예를 들면, 강한 백라이트광의 입사가 있는 경우)에는, 도 3의 (a)에 도시하는 바와 같이, 차광층(12)의 단부가 소스 전극(18) 및 드레인 라인(17)의 끝보다 외측으로 확장되어 있는 것이 바람직하다. 이것은, 제1 기판(100)측으로부터 LCD에 입사된 광이 소스 전극(18) 및 드레인 라인(17)에 의해 반사되어 반도체층(10)에 입사되는 것을 방지하기 위해서이다.
반대로, 제2 기판(200)측으로부터 LCD에의 광의 입사가 지배적인 경우에는, 도 3의 (b)에 도시하는 바와 같이, 소스 전극(18) 및 드레인 라인(17)의 끝이 차광층(12)의 단부보다 외측으로 확장되어 있는 것이 바람직하다. 이것은, 제2 기판(200)측으로부터 LCD에 입사된 광이 차광층(12) 등에 의해 반사되어 반도체층(10)에 입사되는 것을 방지하기 위해서이다.
또한, 차광층(12)은 부유 상태가 아니라, 소정의 전위로 설정되는 것이 TFT(50)의 특성 변동(예를 들면, 임계값 전압의 변동)을 방지하는 데에 바람직하다. 소정의 전위로서는, 게이트 라인(20)의 전위, 축적 용량 라인(15)의 전위를 이용하는 것이 적당하다. 그 때문에, 차광층(12)과 게이트 라인(20)은 컨택트로 접속하는 것이 필요하지만, 그와 같은 컨택트는 화소의 형성 영역을 제외한 제1 기판(100) 상에 배치되는 것이 바람직하다. 그것은, 화소의 개구율의 저하를 방지하 기 위해서이다. 마찬가지의 이유로부터, 차광층(12)과 축적 용량 라인(15)을 컨택트를 통하여 접속하는 경우에도, 그와 같은 컨택트는 화소의 형성 영역을 제외한 제1 기판(100) 상에 배치되는 것이 바람직하다.
(제2 실시예)
다음으로, 본 발명의 제2 실시예에 따른 액정 표시 장치에 대해서 도면을 참조하면서 설명한다. 이 액정 표시 장치는, 도 14에 도시한 것과 마찬가지로, n행 m열 매트릭스로 배치된 복수의 화소를 구비하고, 각 화소의 TFT는 더블 게이트 구조를 갖는다. 제1 실시예와 상이한 점은, TFT의 능동층이 U자형이 아니라 L자형의 패턴으로 형성되어 있는 점과, TFT의 상방을 드레인 라인만으로 차광하고 있는 점이다. 그 밖의 특징은 제1 실시예와 모두 동일하다.
도 4는 이 액정 표시 장치의 1화소의 평면도, 도 5는 도 4의 B-B선을 따라 취한 단면도이다. TFT(50A)(도 14의 TFT(110)에 대응함)의 반도체층(10A)(예를 들면, 폴리실리콘층으로 이루어짐)은, 제1 기판(100)(예를 들면, 글래스 기판) 상에, L자형의 패턴을 갖고 형성되어 있다. 행 방향으로 직선적으로 연장되는 게이트 라인(20A)은 도중에서 분기되어 있어, 반도체층(10A)의 직선 부분과 2개소에서 게이트 절연막(11)을 개재하여 교차하고 있다.
이들 2개의 교차부의 반도체층(10) 내에, 2개의 채널 영역(10Ac, 10Ac)이 형성된다. 게이트 라인(20A)과 채널 영역(10Ac, 10Ac) 사이에는 게이트 절연막(11)이 형성되어 있다. 즉, TFT(50A)는, 패턴 형상은 제1 실시예의 TFT(50)와 상이하지만, 마찬가지로 더블 게이트 구조를 갖고 있다.
1개의 교차부로부터 연장된 반도체층(10A) 내에는, 게이트 라인(20A)에 가까운 측에 형성된 n-형 영역(저농도 영역)과, 이것에 인접하여 형성된 n+ 영역(고농도 영역)으로 이루어지는 드레인 영역(10Ad)이 형성되고, 마찬가지로, 드레인 영역(10Ad)의 반대측에는, 또 하나의 교차부로부터 반도체층(10)이 연장되어 있고, 이 반도체층(10A) 내에, 게이트 라인(20A)에 가까운 측에 형성된 n- 영역과 이것에 인접하여 형성된 n+ 영역으로 이루어지는 소스 영역(10As)이 형성되어 있다.
또한, 상기 2개의 교차부의 반도체층(10A)의 하방에는, 크롬 또는 몰리브덴으로 이루어지는 차광층(12A)이 형성되고, 차광층(12A)과 반도체층(10A) 사이에는 SiO2나 SiNx로 이루어지는 버퍼막(13)이 형성되어 있다. 차광층(12A)은, 채널 영역(10Ac) 및 n- 영역 전체를 피복하고, 또한, n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, 피복하여 형성되어 있는 것이 바람직하다. 차광층(12A)이 n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상 피복하도록 함으로써, 도 5의 지면 상에서 보아, 비스듬히 하방으로부터 상기 공핍층에 입사하는 광을 차단하는 것이 가능하게 된다. 또한, 차광층(12A)은, 반도체층(10A)의 끝으로부터 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, TFT(50A)의 채널 폭의 외측으로 확장되어 있는 것이 바람직하다.
도 4 및 도 5에 도시하는 바와 같이, TFT(50A)에 인접하는 영역에는 축적 용량(Csc)이 형성되어 있다. 이 축적 용량(Csc)은, 소스 영역(10Ac)과 연속한 하부 전극층(14A)과, 게이트 절연막(11)을 개재하여, 그 상방에 형성된 축적 용량 라 인(15A)으로 형성되어 있다. 또한, 게이트 라인(20A) 및 축적 용량 라인(15A)을 피복하여, 층간 절연막(16)이 형성되어 있다.
드레인 영역(10Ad)의 n+ 영역 상에는 제1 컨택트홀(C1A)이 개구되고, 이 제1 컨택트홀(C1A)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 드레인 라인(17A)이 드레인 영역(10Ad)에 접속되어 있다.
이 드레인 라인(17A)은, 매트릭스의 열 방향으로 직선 형상으로 연장되어 있고, 게이트 라인(20A)과 반도체층(10A)을 피복하도록 형성되어 있다. 또한, 소스 영역(10As)의 n+ 영역 상에는 제2 컨택트홀(C2A)이 개구되고, 이 제2 컨택트홀(C2A)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 소스 전극(18A)이 소스 영역(10As)에 접속되어 있다. 또한, 제3 컨택트홀(C3A)을 통하여, ITO 등으로 이루어지는 화소 전극(22)이 소스 전극(18A)에 접속되어 있다. 다른 구조에 대해서는, 제1 실시예와 동일하므로, 설명을 생략한다.
(제3 실시예)
다음으로, 본 발명의 제3 실시예에 따른 액정 표시 장치에 대해서 도면을 참조하면서 설명한다. 이 액정 표시 장치는, 도 14에 도시한 것과 마찬가지로, n행 m열 매트릭스로 배치된 복수의 화소를 구비하고, 각 화소의 TFT는 싱글 게이트 구조를 갖는다. 제1 실시예와 상이한 점은, TFT가 단일의 게이트를 가진 싱글 게이트 구조인 점과, TFT의 상방을 드레인 라인만으로 차광하고 있는 점이다. 그 밖의 특징은 제1 실시예와 완전히 동일하다.
도 6은 이 액정 표시 장치의 1화소의 평면도, 도 7은 도 6의 C-C선을 따라 취한 단면도이다. TFT(50B)(도 14의 TFT(110)에 대응함)의 반도체층(10B)(예를 들면, 폴리실리콘층으로 이루어짐)은, 제1 기판(100)(예를 들면, 글래스 기판) 상에, L자형의 패턴을 갖고 형성되어 있다. 행 방향으로 직선적으로 연장되는 게이트 라인(20B)은 반도체층(10B)과 1개소에서 게이트 절연막(11)을 개재하여 교차하고 있다.
이 교차부의 반도체층(10B) 내에, 채널 영역(10Bc)이 형성된다. 게이트 라인(20B)과 채널 영역(10B) 사이에는 게이트 절연막(11)이 형성되어 있다. 즉, TFT(50B)는, 패턴 형상은 제1 실시예의 TFT(50)와 달리, 싱글 게이트 구조를 갖고 있다.
그리고, 이 교차부로부터 연장된 반도체층(10B) 내에는, 게이트 라인(20B)에 가까운 측에 형성된 n-형 영역(저농도 영역)과, 이것에 인접하여 형성된 n+ 영역(고농도 영역)으로 이루어지는 드레인 영역(10Bd)이 형성되고, 마찬가지로, 드레인 영역(10Bd)의 반대측에는, 반도체층(10B)이 연장되어 있고, 이 반도체층(10B) 내에, 게이트 라인(20B)에 가까운 측에 형성된 n- 영역과 이것에 인접하여 형성된 n+ 영역으로 이루어지는 소스 영역(10Bs)이 형성되어 있다.
또한, 교차부의 반도체층(10B)의 하방에는, 크롬 또는 몰리브덴으로 이루어지는 차광층(12B)이 형성되고, 차광층(12B)과 반도체층(10B) 사이에는 SiO2나 SiNx로 이루어지는 버퍼막(13)이 형성되어 있다. 차광층(12B)은, 채널 영역(10Bc) 및 n- 영역 전체를 피복하고, 또한, n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, 피복하여 형성되어 있는 것이 바람직하다. 차광층(12B)이 n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상 피복하도록 함으로써, 도 7의 지면 상에서 보아, 비스듬히 하방으로부터 상기 공핍층에 입사하는 광을 차단하는 것이 가능하게 된다. 또한, 차광층(12B)은, 반도체층(10B)의 끝으로부터 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, TFT(50B)의 채널 폭의 외측으로 확장되어 있는 것이 바람직하다.
도 6 및 도 7에 도시하는 바와 같이, TFT(50B)에 인접하는 영역에는 축적 용량(Csc)이 형성되어 있다. 이 축적 용량(Csc)은, 소스 영역(10Bc)과 연속한 하부 전극층(14B)과, 게이트 절연막(11)을 개재하여, 그 상방에 형성된 축적 용량 라인(15B)으로 형성되어 있다. 또한, 게이트 라인(20B) 및 축적 용량 라인(15B)을 피복하여, 층간 절연막(16)이 형성되어 있다.
드레인 영역(10Bd)의 n+ 영역 상에는 제1 컨택트홀(C1B)이 개구되고, 이 제1 컨택트홀(C1B)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 드레인 라인(17B)이 드레인 영역(10Bd)에 접속되어 있다.
이 드레인 라인(17B)은, 매트릭스의 열 방향으로 직선 형상으로 연장되어 있고, 게이트 라인(20B)과 반도체층(10B)을 피복하도록 형성되어 있다. 또한, 소스 영역(10Bs)의 n+ 영역 상에는 제2 컨택트홀(C2B)이 개구되고, 이 제2 컨택트홀(C2B)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 소스 전극(18B)이 소스 영역(10Bs)에 접속되어 있다. 또한, 제3 컨택트홀(C3B)을 통하여, ITO 등으로 이루어지는 화소 전극(22)이 소스 전극(18B)에 접속되어 있다. 다른 구조에 대 해서는, 제1 실시예와 동일하므로, 설명을 생략한다.
(제4 실시예)
제1, 제2, 제3 실시예에서는, 화소의 TFT를 차광하는 구조에 대해서 설명했지만, 본 실시예에서는, 수평 드라이브 회로의 수평 스위치를 구성하는 TFT의 차광 구조에 대해서 설명한다. 우선, 화소와 수평 드라이브 회로의 관계에 대해서 도 8을 참조하여 설명한다.
이 액정 표시 장치는, 매트릭스로 배치된 복수의 화소(GS1, GS2, GS3, …)를 구비하고 있다. 각 화소는, 제1, 제2, 제3 실시예에서 설명한 구조를 갖고 있다. 각 화소에는 행 방향으로 연장된 게이트 라인(20), 열 방향으로 연장된 드레인 라인(17)이 접속되어 있다. 각 행의 게이트 라인(20)에는 수직 드라이브 회로(130A)로부터 게이트 주사 신호가 순차적으로 공급되고, 이에 의해, 화소의 TFT가 온한다. 또한, 드레인 라인(17)에는 수평 드라이브 회로(140A)로부터, 비디오 신호(Vsig)가 공급되고, 화소의 TFT를 통하여 액정(LC)에 인가된다.
수평 드라이브 회로(140A)는, 각 드레인 라인(17)에 드레인이 접속되고, 소스에 비디오 신호(Vsig)가 공급된 수평 스위치(HSW1, HSW2, HSW3, …)와, 수평 스위치(HSW1, HSW2, HSW3, …)의 게이트에 각각 수평 주사 신호(SP1, SP2, SP3, …)를 공급하는 시프트 레지스터(141)를 구비하고 있다. 수평 스위치(HSW1, HSW2, HSW3, …)는 TFT로 이루어지고, 수평 주사 신호(SP1, SP2, SP3)가 하이 레벨로 되면 온하여, 비디오 신호(Vsig)를 대응하는 드레인 라인(17)에 출력한다.
이 수평 스위치(HSW1, HSW2, HSW3, ···)를 구성하고 있는 TFT에 대해서 도, 백라이트 등의 외광이 입사하면 리크 전류가 발생하여, 크로스토크 등에 의해 표시 화질이 열화되게 된다. 이 크로스토크의 문제에 대해서 도 9를 참조하여 설명한다.
이제, 화소(GS1)에 그레이의 표시, 이것에 인접하는 GS2에 흑의 표시를 행하는 경우에 대해서 생각한다. 수평 주사 신호(SP1)가 하이 레벨로 되면, 수평 스위치(HSW1)가 온하고, 그레이 레벨의 비디오 신호(Vsig)가 화소(GS1)에 기입되고, 다음으로, 수평 주사 신호(SP2)가 하이 레벨로 되면, 수평 스위치(HSW2)가 온하고, 흑 레벨의 비디오 신호(Vsig)가 화소(GS2)에 기입된다. 그런데, 수평 스위치(HSW2)가 온하고 있을 때에 수평 스위치(HSW1)에 리크 전류가 발생하면, 화소(GS1)에 흑 레벨이 리크하기 때문에, 화소(GS1)의 표시가 거무스름하게 된다. 이와 같은 크로스토크를 방지하기 위해서는 수평 스위치(HSW1, HSW2, HSW3, …)에 대해서 차광 구조를 채용하는 것이 필요하다.
도 10은 수평 스위치를 구성하는 TFT의 평면도, 도 11은 도 10의 D-D선을 따라 취한 단면도이다. 제1 기판(100)(예를 들면, 글래스 기판) 상에 반도체층(60)(예를 들면, 폴리실리콘층으로 이루어짐)이 형성되고, 반도체층(60) 상에 게이트 절연막(11)을 개재하여 게이트 전극(61)이 형성되어 있다. 게이트 전극(61)의 하방의 반도체층(60)에는, p형의 채널 영역(60c)이 형성된다. 반도체층(60)에는 채널 영역(60c)과 인접하여, n-형 영역(저농도 영역)과, 이것에 인접하여 형성된 n+ 영역(고농도 영역)으로 이루어지는 드레인 영역(60d)이 형성되고, 마찬가지로, 드레인 영역(60d)과 대향하여, 반도체층(60) 내에, n- 영역과 이것에 인접하여 형 성된 n+ 영역으로 이루어지는 소스 영역(60s)이 형성되어 있다.
또한, 반도체층(60)의 하방에는, 크롬 또는 몰리브덴으로 이루어지는 차광층(62)이 형성되고, 차광층(62)과 반도체층(60) 사이에는 SiO2나 SiNx로 이루어지는 버퍼막(13)이 형성되어 있다. 버퍼막(13)의 막 두께는, 상술한 이유에 의해, 300㎚ 이상인 것이 바람직하다. 또한, 차광층(62)은, 채널 영역(60c) 및 n- 영역 전체를 피복하고, 또한, n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, 피복하여 형성되어 있는 것이 바람직하다. 즉, 도 10에서, L10, L11>2㎛이다. 차광층(62)이 n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상, 피복하도록 함으로써, 도 10의 지면 상에서 보아, 비스듬히 하방으로부터 상기 공핍층에 입사하는 광을 차단하는 것이 가능하게 된다. 또한, 차광층(62)은, 반도체층(60)의 끝으로부터 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, TFT의 채널 폭의 외측으로 확장되어 있는 것이 바람직하다. 또한, 차광층(62)은 부유 상태가 아니라, 소정의 전위로 설정되는 것이 TFT의 특성 변동(예를 들면, 임계값 전압의 변동)을 방지하는 데에 바람직하다. 그 때문에, 본 실시예에서는, 차광층(62)은 게이트 전극(61)과 컨택트홀(C6)에 의해 접속되어 있다.
드레인 영역(60d)의 n+ 영역 상의 게이트 절연막(11) 및 층간 절연막(16)에는 컨택트홀(C4)이 개구되고, 이 컨택트홀(C4)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 드레인 전극(63)이 드레인 영역(60d)에 접속되어 있다.
이 드레인 전극(63)은, 층간 절연막(16) 상으로 연장되어, 게이트 전극(61) 과 오버랩하고 있다. 이에 의해, 드레인 영역(60d)의 n-층의 상방이 드레인 전극(63)에 의해 피복되므로, 이 부분에 상방으로부터의 외광이 입사되는 것이 방지된다.
마찬가지로, 소스 영역(60s)의 n+ 영역 상의 게이트 절연막(11) 및 층간 절연막(16)에는 컨택트홀(C5)이 개구되고, 이 컨택트홀(C5)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 소스 전극(64)이 소스 영역(60s)에 접속되어 있다. 이 소스 전극(64)은, 층간 절연막(16) 상으로 연장되어, 게이트 전극(61)과 오버랩하고 있다. 이에 의해, 소스 영역(60s)의 n-층의 상방이 소스 전극(64)에 의해 피복되므로, 이 부분에 상방으로부터의 외광이 입사되는 것이 방지된다. 드레인 전극(63) 및 소스 전극(64)을 피복하여, 예를 들면 실리콘 질화막으로 이루어지는 패시베이션막(19), 감광성 유기 재료로 이루어지는 평탄화막(21)이 형성되어 있다.
(제5 실시예)
제4 실시예에서는, 수평 드라이브 회로의 수평 스위치에 이용되는 TFT의 차광 구조에 대해서 설명했지만, 본 실시예에서는 수평 드라이브 회로(140A), 수직 드라이브 회로(130A)의 인버터에 이용되는 TFT의 차광 구조에 대해서 설명한다. 그와 같은 TFT에 대해서도, 백라이트 등의 외광이 입사하면 리크 전류가 발생하여, 인버터의 오동작이나 소비 전류의 증가를 초래하기 때문에, 마찬가지의 차광 구조를 채용하는 의의가 있다.
도 12는 인버터를 구성하는 TFT의 평면도, 도 13은 도 12의 E-E선을 따라 취한 단면도이다. 인버터는 일반적으로 P채널형 TFT와 N채널형 TFT를 전원 전압 VDD 와 접지 전압 VSS 사이에 직렬 접속하고, 게이트를 서로 공통 접속하여 이루어지는 회로이지만, 도 12, 도 13에서는 1개의 TFT만을 도시하고 있다.
제1 기판(100)(예를 들면, 글래스 기판) 상에 반도체층(70)(예를 들면, 폴리실리콘층으로 이루어짐)이 형성되고, 반도체층(70) 상에 게이트 절연막(11)을 개재하여 게이트 전극(71)이 형성되어 있다. 게이트 전극(71)의 하방의 반도체층(70)에는, 채널 영역(70c)이 형성된다. 반도체층(70)에는 채널 영역(70c)과 인접하여, n-형 영역(저농도 영역)과, 이것에 인접하여 형성된 n+ 영역(고농도 영역)으로 이루어지는 드레인 영역(70d)이 형성되고, 마찬가지로, 드레인 영역(70d)과 대향하여, 반도체층(70) 내에, n- 영역과 이것에 인접하여 형성된 n+ 영역으로 이루어지는 소스 영역(70s)이 형성되어 있다.
또한, 반도체층(70)의 하방에는, 크롬 또는 몰리브덴으로 이루어지는 차광층(72)이 형성되고, 차광층(72)과 반도체층(70) 사이에는 SiO2 등으로 이루어지는 버퍼막(13)이 형성되어 있다. 버퍼막(13)의 막 두께는, 상술한 이유에 의해, 300㎚ 이상인 것이 바람직하다. 또한, 차광층(72)은, 채널 영역(70c) 및 n- 영역 전체를 피복하고, 또한, n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, 피복하여 형성되어 있는 것이 바람직하다. 즉, 도 13에서, L12>2㎛이다. 차광층(72)이 n- 영역의 끝으로부터 n+ 영역을 2㎛ 이상, 피복하도록 함으로써, 도 13의 지면 상에서 보아, 비스듬히 하방으로부터 상기 공핍층에 입사하는 광을 차단하는 것이 가능하게 된다. 또한, 차광층(72)은, 반도체층(70)의 끝으 로부터 2㎛ 이상, 더욱 바람직하게는 3.5㎛ 이상, TFT의 채널 폭의 외측으로 확장되어 있는 것이 바람직하다.
드레인 영역(70d)의 n+ 영역 상의 게이트 절연막(11) 및 층간 절연막(16)에는 컨택트홀(C7)이 개구되고, 이 컨택트홀(C7)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 드레인 전극(73)이 드레인 영역(70d)에 접속되어 있다.
이 드레인 전극(73)은, 층간 절연막(16) 상으로 연장되어, 게이트 전극(61)과 오버랩하고 있다. 이에 의해, 드레인 영역(70d)의 n-층의 상방이 드레인 전극(73)에 의해 피복되므로, 이 부분에 상방으로부터의 외광이 입사되는 것이 방지된다.
마찬가지로, 소스 영역(70s)의 n+ 영역 상의 게이트 절연막(11) 및 층간 절연막(16)에는 컨택트홀(C8)이 개구되고, 이 컨택트홀(C8)을 통하여, 알루미늄이나 알루미늄 합금으로 이루어지는 소스 전극(74)이 소스 영역(70s)에 접속되어 있다. 이 소스 전극(74)은, 층간 절연막(16) 상으로 연장되어, 게이트 전극(71)과 오버랩하고 있다. 이에 의해, 소스 영역(70s)의 n-층의 상방이 소스 전극(74)에 의해 피복되므로, 이 부분에 상방으로부터의 외광이 입사되는 것이 방지된다. 드레인 전극(73) 및 소스 전극(74)을 피복하여, 예를 들면 실리콘 질화막으로 이루어지는 패시베이션막(19), 감광성 유기 재료로 이루어지는 평탄화막(21)이 형성되어 있다.
차광층(72)은 부유 상태가 아니라, 소정의 전위로 설정되는 것이 TFT의 특성변동(예를 들면, 임계값 전압의 변동)을 방지하는 데에 바람직하다. 그 때문에, 본 실시예에서는, 차광층(72)은, 전원 전압 VDD 또는 접지 전압 VSS가 인가되는 소 스 전극(74)과 컨택트홀(C9)에 의해 접속되어 있다.
제1, 제2, 제3 실시예에서는, 액정 표시 장치에 적용할 수 있는 화소의 TFT를 차광하는 구조에 대해서 설명했지만, 이것은 액정 표시 장치 이외의 표시 장치에도 적용할 수 있다. 예를 들면, 자발광형의 표시 장치인, OLED(Organic　Light-Emitting　Diode) 표시 장치의 경우에도, 자화소 또는 이웃 화소가 발광하는 광이 글래스 기판의 표면 또는 이면에서 반사되어, 화소 선택용 TFT에 입사되어, 리크 전류의 증가를 발생시켜, 화질이 열화된다. 이 경우, 화소 내에 화소 선택용 TFT, 발광 소자인 OLED에 직접 접속되는 구동용 TFT 등, 복수의 TFT가 배치되지만, 그들 복수의 TFT 중, 적어도, 화소 선택용 TFT를 제1, 제2, 제3 실시예와 마찬가지의 구조로 차광한다.
본 발명의 액정 표시 장치에 따르면, 반도체층과 게이트 라인의 교차부로부터 연장된 반도체층의 상방을 드레인 라인 혹은 소스 전극으로 피복하고, 또한 교차부의 반도체층의 하방에, 반도체층에의 광의 입사를 차단하는 차광층을 형성하고 있으므로, 액정 표시 장치의 상방 및 하방으로부터의 입사광이나, 그들 반사광이 리크 전류의 발생원으로 되는 반도체층 부분에 입사되는 것이 억지된다. 이에 의해, 반도체층, 게이트 절연막, 게이트 라인 등으로 구성되는 화소의 TFT의 리크 전류가 저감되어, 액정 표시 장치의 표시 화질을 향상시키는 것이 가능하게 된다.

Claims (15)

  1. 제1 기판 상에 화소를 구비하고, 상기 화소는, U자형으로 굴곡된 반도체층과, 게이트 절연막을 개재하여 상기 반도체층과 제1 및 제2 교차부에서 교차한 게이트 라인과, 상기 반도체층의 드레인 영역에 제1 컨택트홀을 통하여 접속되며, 상기 제1 교차부로부터 연장된 반도체층의 상방을 피복하여 형성된 드레인 라인과, 상기 반도체층의 소스 영역에 제2 컨택트홀을 통하여 접속되며, 상기 제2 교차부로부터 연장된 반도체층의 상방을 피복하여 형성된 소스 전극과, 상기 제1 및 제2 교차부의 반도체층의 하방에 버퍼막을 개재하여 형성되며, 상기 반도체층에의 광의 입사를 차단하는 차광층과, 상기 반도체층 상에 상기 게이트 절연막을 개재하여 형성된 용량 라인과, 상기 소스 전극에 접속된 화소 전극을 구비하는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 기판에 대향하여 배치된 제2 기판과, 상기 제1 기판과 상기 제2 기판 사이에 봉입된 액정을 구비하는 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 차광층의 전위와 상기 게이트 라인의 전위가 동일하게 설정되어 있는 것을 특징으로 하는 표시 장치.
  6. 제1항에 있어서,
    상기 차광층과 상기 게이트 라인과는 상기 화소의 형성 영역을 제외한 상기 제1 기판 상에서 컨택트로 접속되어 있는 것을 특징으로 하는 표시 장치.
  7. 제1항에 있어서,
    상기 차광층의 전위와 상기 용량 라인의 전위가 동일하게 설정되어 있는 것을 특징으로 하는 표시 장치.
  8. 제1항에 있어서,
    상기 버퍼막의 막 두께는 300㎚ 이상인 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서,
    상기 소스 전극 및 드레인 라인의 끝이 상기 차광층의 단부보다 외측으로 확장되어 있는 것을 특징으로 하는 표시 장치.
  10. 제1항에 있어서,
    상기 차광층의 단부가 상기 소스 전극 및 드레인 라인의 끝보다 외측으로 확장되어 있는 것을 특징으로 하는 표시 장치.
  11. 제1항에 있어서,
    상기 소스 영역 및 드레인 영역은 각각 저농도 영역과 고농도 영역으로 구성되고, 상기 차광층은 상기 저농도 영역 전체를 피복하고, 또한 상기 저농도 영역의 끝으로부터 상기 고농도 영역을 2㎛ 이상 피복하여 형성되어 있는 것을 특징으로 하는 표시 장치.
  12. 제10항에 있어서,
    상기 차광층은 상기 반도체층의 끝으로부터 2㎛ 이상 외측으로 확장되어 있는 것을 특징으로 하는 표시 장치.
  13. 제1항에 있어서,
    상기 소스 영역 및 상기 드레인 영역은 각각 저농도 영역과 고농도 영역으로 구성되고, 상기 소스 전극 및 상기 드레인 라인은 상기 저농도 영역 전체를 피복하고, 또한 상기 저농도 영역의 끝으로부터 상기 고농도 영역을 2㎛ 이상 피복하여 형성되어 있는 것을 특징으로 하는 표시 장치.
  14. 제12항에 있어서,
    상기 소스 전극 및 상기 드레인 라인은, 상기 반도체층의 끝으로부터 2㎛ 이상 외측으로 확장되어 있는 것을 특징으로 하는 표시 장치.
  15. 제1항에 있어서,
    상기 차광층은, 상기 제1 및 상기 제2 컨택트홀의 하방을 제외한 영역에 형성되어 있는 것을 특징으로 하는 표시 장치.
KR1020070002826A 2006-01-11 2007-01-10 표시 장치 KR100846543B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00003484 2006-01-11
JP2006003484A JP2007188936A (ja) 2006-01-11 2006-01-11 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011904A Division KR20080015502A (ko) 2006-01-11 2008-02-05 표시 장치

Publications (2)

Publication Number Publication Date
KR20070075316A KR20070075316A (ko) 2007-07-18
KR100846543B1 true KR100846543B1 (ko) 2008-07-15

Family

ID=38232426

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020070002826A KR100846543B1 (ko) 2006-01-11 2007-01-10 표시 장치
KR1020080011904A KR20080015502A (ko) 2006-01-11 2008-02-05 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020080011904A KR20080015502A (ko) 2006-01-11 2008-02-05 표시 장치

Country Status (5)

Country Link
US (1) US8174633B2 (ko)
JP (1) JP2007188936A (ko)
KR (2) KR100846543B1 (ko)
CN (2) CN101452174B (ko)
TW (1) TWI351568B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160027313A (ko) * 2014-08-28 2016-03-10 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
KR100864886B1 (ko) * 2007-03-28 2008-10-22 삼성에스디아이 주식회사 평판 표시장치 및 그 제조방법
KR20090011261A (ko) * 2007-07-25 2009-02-02 삼성전자주식회사 표시장치용 어레이 기판 및 이의 제조 방법
US8927970B2 (en) * 2007-09-13 2015-01-06 Lg Display Co., Ltd. Organic electroluminescence device and method for manufacturing the same
KR101296657B1 (ko) * 2007-09-13 2013-08-14 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
KR101427581B1 (ko) * 2007-11-09 2014-08-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN101493613B (zh) * 2008-01-24 2012-12-12 统宝光电股份有限公司 液晶显示面板及应用该液晶显示面板的影像显示系统
EP2455802A4 (en) * 2009-07-15 2013-01-16 Sharp Kk LIQUID CRYSTAL DISPLAY DEVICE
KR101084278B1 (ko) * 2009-11-05 2011-11-16 삼성모바일디스플레이주식회사 표시장치 및 표시장치의 제조방법
WO2011122352A1 (ja) * 2010-03-29 2011-10-06 シャープ株式会社 表示装置、圧力検出装置および表示装置の製造方法
WO2012056663A1 (ja) * 2010-10-28 2012-05-03 シャープ株式会社 回路基板及びその製造方法並びに表示装置
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN103492939B (zh) * 2011-04-22 2016-08-17 夏普株式会社 液晶显示面板
JP2013196919A (ja) * 2012-03-21 2013-09-30 Sony Corp 有機ｅｌ表示装置、有機ｅｌ表示装置の製造方法およびカラーフィルタ基板
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140042575A (ko) * 2012-09-28 2014-04-07 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 어레이기판 및 제조방법
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8928829B2 (en) 2013-05-31 2015-01-06 Innolux Corporation Display device
CN103926726B (zh) 2013-11-19 2017-05-24 厦门天马微电子有限公司 液晶显示面板
JP6387560B2 (ja) * 2014-01-09 2018-09-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、表示装置および電子機器
JP6350984B2 (ja) * 2014-04-24 2018-07-04 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜トランジスタ及び表示装置
KR102155051B1 (ko) 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
JP6433169B2 (ja) * 2014-06-23 2018-12-05 株式会社ジャパンディスプレイ 薄膜半導体装置
JP6417125B2 (ja) 2014-06-25 2018-10-31 株式会社ジャパンディスプレイ 半導体装置
KR102278742B1 (ko) * 2014-06-30 2021-07-21 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
CN104103646A (zh) 2014-06-30 2014-10-15 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN104392999B (zh) 2014-09-30 2017-03-29 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN104393000B (zh) * 2014-10-20 2018-06-19 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
JP2016085400A (ja) * 2014-10-28 2016-05-19 株式会社ジャパンディスプレイ 液晶表示装置
KR102308669B1 (ko) 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
CN105824160B (zh) * 2015-01-08 2020-06-16 群创光电股份有限公司 显示面板
TWI553839B (zh) * 2015-04-15 2016-10-11 群創光電股份有限公司 顯示面板
CN110571227B (zh) * 2015-04-15 2021-12-07 群创光电股份有限公司 显示面板
KR102397799B1 (ko) * 2015-06-30 2022-05-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR102367215B1 (ko) * 2015-08-31 2022-02-24 엘지디스플레이 주식회사 유기발광표시장치
TWI638206B (zh) * 2015-09-01 2018-10-11 友達光電股份有限公司 主動元件陣列基板
KR102558900B1 (ko) 2015-10-23 2023-07-25 엘지디스플레이 주식회사 표시장치와 이의 제조방법
KR102631445B1 (ko) * 2015-10-27 2024-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105470196B (zh) * 2016-01-05 2018-10-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、和显示装置
CN105470267A (zh) * 2016-01-11 2016-04-06 武汉华星光电技术有限公司 一种阵列基板及其制备方法
CN105514126B (zh) * 2016-02-19 2019-01-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105742364A (zh) * 2016-04-12 2016-07-06 中山大学 一种抑制有源沟道区光致漏电流产生的mos管及应用
CN105785676B (zh) * 2016-04-29 2018-12-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
TWI575732B (zh) * 2016-05-25 2017-03-21 友達光電股份有限公司 畫素結構及其顯示面板
KR102526611B1 (ko) * 2016-05-31 2023-04-28 엘지디스플레이 주식회사 표시장치
US9806197B1 (en) * 2016-07-13 2017-10-31 Innolux Corporation Display device having back gate electrodes
KR102489594B1 (ko) * 2016-07-29 2023-01-18 엘지디스플레이 주식회사 협 베젤을 갖는 표시장치
CN108346620A (zh) * 2017-01-23 2018-07-31 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107817636B (zh) * 2017-10-31 2020-09-29 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置
CN107968113B (zh) 2017-12-15 2021-01-08 京东方科技集团股份有限公司 阵列基板及其制备方法
JP7045185B2 (ja) * 2017-12-27 2022-03-31 株式会社ジャパンディスプレイ アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
CN108493199A (zh) * 2018-04-19 2018-09-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及显示面板
US10546881B2 (en) 2018-04-19 2020-01-28 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and display panel
CN108767016B (zh) * 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109545798B (zh) * 2018-10-18 2020-08-11 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN109884836B (zh) * 2019-03-29 2022-01-07 上海天马微电子有限公司 显示面板和显示装置
CN111916492B (zh) * 2020-08-31 2021-12-24 武汉华星光电技术有限公司 Tft器件及其制备方法、阵列基板
CN115373188A (zh) * 2021-05-20 2022-11-22 京东方科技集团股份有限公司 一种阵列基板、显示面板
CN114185214B (zh) * 2022-02-16 2022-05-03 北京京东方技术开发有限公司 阵列基板和显示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000029160A (ko) * 1998-10-28 2000-05-25 이데이 노부유끼 액정 표시 장치
KR20040099160A (ko) * 2003-05-16 2004-11-26 세이코 엡슨 가부시키가이샤 액정 장치, 액티브 매트릭스 기판, 표시 장치 및 전자기기

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3719430B2 (ja) * 1996-10-16 2005-11-24 セイコーエプソン株式会社 液晶装置用基板、液晶装置および投写型表示装置
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
JP4583540B2 (ja) * 1999-03-04 2010-11-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2000321601A (ja) * 1999-05-11 2000-11-24 Sony Corp 液晶表示装置の製造方法
JP2002033481A (ja) * 2000-07-14 2002-01-31 Sony Corp 薄膜半導体装置
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP2002297060A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2002297058A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
TW575777B (en) * 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
JP2003008026A (ja) * 2001-06-26 2003-01-10 Sanyo Electric Co Ltd 半導体装置及びそれを用いたアクティブマトリクス型表示装置
JP2004053630A (ja) * 2002-07-16 2004-02-19 Sharp Corp 液晶表示装置及びその製造方法
JP2004109857A (ja) * 2002-09-20 2004-04-08 Seiko Epson Corp 液晶表示装置、及び電子機器
JP2004151546A (ja) * 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
JP2004165241A (ja) 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4003714B2 (ja) * 2003-08-11 2007-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005091819A (ja) * 2003-09-18 2005-04-07 Sharp Corp 液晶表示装置
JP4180018B2 (ja) * 2003-11-07 2008-11-12 三洋電機株式会社 画素回路及び表示装置
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000029160A (ko) * 1998-10-28 2000-05-25 이데이 노부유끼 액정 표시 장치
KR20040099160A (ko) * 2003-05-16 2004-11-26 세이코 엡슨 가부시키가이샤 액정 장치, 액티브 매트릭스 기판, 표시 장치 및 전자기기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160027313A (ko) * 2014-08-28 2016-03-10 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR102202453B1 (ko) * 2014-08-28 2021-01-14 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치

Also Published As

Publication number Publication date
KR20070075316A (ko) 2007-07-18
CN101000914A (zh) 2007-07-18
TWI351568B (en) 2011-11-01
JP2007188936A (ja) 2007-07-26
CN101452174A (zh) 2009-06-10
TW200730983A (en) 2007-08-16
US20070159565A1 (en) 2007-07-12
US8174633B2 (en) 2012-05-08
CN101452174B (zh) 2012-07-18
KR20080015502A (ko) 2008-02-19
CN100559596C (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
KR100846543B1 (ko) 표시 장치
EP0647971B1 (en) Thin film transistor and display using the transistor
US6919942B2 (en) Display apparatus
KR20010040322A (ko) 반도체 장치, 전기 광학 장치용 기판, 전기 광학 장치 및전자기기 및 투사형 표시 장치
KR100607621B1 (ko) 반도체 장치의 제조 방법
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US8279389B2 (en) Liquid crystal display device having storage lines overlapping active layers formed of polysilicon material
KR20150016206A (ko) 반도체 장치, 표시 장치 및 반도체 장치의 제조 방법
US11569324B2 (en) Active matrix substrate and method for manufacturing same
KR100235475B1 (ko) 액정표시장치
KR930008238B1 (ko) 박막트랜지스터 및 그것을 사용한 액정표시장치
KR100675626B1 (ko) 액정표시소자
KR100527576B1 (ko) N채널절연게이트형 박막트랜지스터 및 그것을 사용한 액정표시장치
US11226529B2 (en) Liquid crystal display device
KR20020003246A (ko) 전기 광학 장치 및 전자 기기
KR20120124316A (ko) 차광막을 포함한 박막 트랜지스터 어레이 기판 및 그 제조방법
JP2007179077A (ja) 電気光学装置及びプロジェクタ
US20220052036A1 (en) Electrostatic protection structure, tft substrate, and display panel
KR100701068B1 (ko) 에프에프에스 모드 액정표시소자의 픽셀구조
JP4066607B2 (ja) 電気光学装置及びプロジェクタ
CN114002887B (zh) 阵列基板和显示面板
JP2002031817A (ja) 液晶表示装置
JP3689505B2 (ja) 半導体装置の作製方法
KR20070044680A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2007201075A (ja) 表示装置、表示装置の製造方法、薄膜半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 11