KR100764991B1

KR100764991B1 - 물체로부터 세그먼트를 제조하는 방법

Info

Publication number: KR100764991B1
Application number: KR1020050013454A
Authority: KR
Inventors: 쥰이찌로오 이리; 겐지 이나다; 사다유끼 스가마; 마사유끼 니시와끼; 히로유끼 모리모또
Original assignee: 캐논 가부시끼가이샤
Priority date: 2004-02-19
Filing date: 2005-02-18
Publication date: 2007-10-09
Also published as: US7211526B2; TW200539977A; CN100351032C; JP2005268752A; KR20060042968A; EP1570941A2; CN1657220A; US20050199592A1

Abstract

레이저 빔을 사용하여 분할될 물체로부터 세그먼트를 분할시키기 위한 레이저 분할 방법은, 물체의 표면에 선형 리세스부를 형성함으로써 물체를 처리하는 하는 것으로, 선형 리세스부는 물체의 표면에 응력 집중을 발생시키는 데 효과적인, 표면 처리 단계와, 깊이에 인접하게 수렴되는 레이저 빔이 상대 이동에 의해 이를 따라 물체의 표면을 스캐닝하게 되는 선에서 물체의 깊이에서 내부 처리 영역을 형성하여 상기 형성된 내부 처리 영역은 물체의 표면에 사실상 수직한 방향으로 연장되는 내부 처리 영역 형성 단계와, 리세스부와 내부 처리 영역들 사이에 크랙을 형성하도록 물체에 외력을 인가하는 외력 인가 단계를 포함한다.

레이저 빔, 세그먼트, 응력 집중, 표면 처리, 스캐닝, 내부 처리, 외력

Description

물체로부터 세그먼트를 제조하는 방법{A METHOD FOR MANUFACTURING A SEGMENT FROM AN OBJECT}

도1은 제1 실시예에서 크랙이 진행되는 방향을 도시한 개략도.

도2는 본 발명의 제1 실시예를 도시한 개략도.

도3은 비정상(직사각형) 형상의 복수의 칩이 기판으로부터 분할되는 방법을 설명한 개략도.

도4는 본 발명의 제1 실시예에서 실리콘 기판을 설명하는 도면으로서, 도4의 (a)는 기판의 사시도이고, 도4의 (b)는 도4의 (a)의 일부의 확대도이고, 도4의 (c)는 도4의 (b)에 도시된 실리콘 기판의 일부의 단면도.

도5는 제1 실시예에서 물체(실리콘 기판)를 분할하는 방법의 흐름도.

도6은 접착 테이프 피스를 사용하여 실리콘 기판을 장착하는 방법을 설명하는 개략도.

도7은 웨이퍼를 교정하는 방법을 설명한 개략도.

도8은 표면 스크래치를 형성하기 위한 스코어링(scoring) 방법을 설명하는 개략도로서, 도8의 (a)는 표면 스크래치의 깊이가 산화물 필름의 두께 이하인 경우의 도면이고, 도8의 (b)는 표면 스크래치의 깊이가 산화물 필름의 두께와 동일한 경우의 도면.

도9는 그 상부 에지가 모따기 처리된 실리콘 기판의 도면으로서, 도9의 (a)는 그 평면도이고, 도9의 (b)는 도9의 (a)의 선 A-A에서의 그 단면도이고, 도9의 (c)는 모따기 처리된 표면을 따라 표면 스크래치가 형성되는 방법을 설명하는 도면이고, 도9의 (d)는 도9의 (a)의 일부(E)의 확대도이고, 도9의 (e)는 모따기 처리된 부분을 따라 크랙의 진행을 설명하는 개략도.

도10은 모따기 처리된 에지와 인접한 실리콘 기판의 표면적 처리를 설명하는 개략도.

도11은 모따기 처리된 에지와 인접한 실리콘 기판의 표면적 처리를 설명하는 개략도.

도12는 실리콘 기판의 처리된 상부면의 개략도로서, 도12의 (a)는 다이아몬드 팁식 공구에 의해 형성된 스크래치(홈)를 도시한 도면이고, 도12의 (b)는 YAG 레이저 빔에 의해 형성된 얕은 스크래치(홈)를 도시한 도면이고, 도12의 (c)는 YAG 레이저 빔에 의해 형성된 깊은 스크래치(홈)를 도시한 도면.

도13은 스크래치(홈)가 형성되고 하나의 칩이 분리된 상부면을 따라 실리콘 기판을 도시한 개략도.

도14는 내부 크랙이 형성되는 처리를 설명하는 개략도로서, 도14의 (a)는 레이저광의 빔을 투사하는 장치를 도시한 도면이고, 도14의 (b)는 내부 크랙의 발달 기구를 도시한 도면.

도15는 내부 크랙이 실리콘 기판의 에지부를 통해 형성되는 처리를 설명하는 개략도.

도16은 깊이 및 밀도에서 상이한 내부 크랙의 복수의 그룹을 도시한 개략도.

도17은 기판의 바닥 및 상부면을 향해 레이저광의 빔이 수렴하게 되는 기판의 내부 지점으로부터 크랙이 진행하는 방법을 도시한 개략도.

도18은 레이저광의 빔이 수렴하게 되는 기판의 내부 지점으로부터 기판의 바닥면을 향해서만 진행하는 크랙의 상태를 도시한 개략도.

도19는 레이저광의 빔이 수렴하게 되는 기판의 내부 지점으로부터 기판의 바닥면을 향해서만 크랙이 진행하게 하는 방법을 설명하는 개략도.

도20은 상부면에 형성된 스크래치(홈)와 그 상응하는 내부 크랙 사이의 위치 관계를 설명하는 개략도.

도21은 내부 크랙이 실리콘 기판의 바닥면으로 진행하는 경우를 설명하는 개략도.

도22는 깊이가 상이한 복수의 크랙이 형성되는 순서를 설명하는 개략도.

도23은 각각의 그룹이 깊이가 상이한 복수 그룹의 크랙을 형성하는 경우 레이저광의 빔으로 기판을 스캐닝하는 방법을 설명하는 개략도.

도24는 롤러의 사용으로 기판을 분할하는 방법을 설명하는 개략도.

도25는 실리콘 기판의 모따기 처리된 에지와 크랙이 진행하는 방향 사이의 관계를 설명하는 개략도.

도26은 콜레트의 사용으로 기판을 분할하는 방법을 설명하는 개략도.

도27은 공구로 기판에 충격을 가함으로써 기판을 분할하는 경우를 설명하는 개략도.

도28은 보수 방법을 설명하는 개략도.

도29는 본 발명의 제2 실시예에서 기판 분할 방법의 흐름도.

도30은 에칭에 의해 산화물 필름의 상부면에 형성된 홈(리세스)을 도시한 개략도.

도31은 산화물 필름의 두께와 반사율 사이의 관계를 도시한 그래프.

도32는 본 발명의 제3 실시예를 설명하는 개략도로서, 도32의 (a)는 실리콘 기판 일부의 사시도이고, 도32의 (b)는 도32의 (a)의 소정의 분할선(C1) 아래에 기판의 상부면과 수직 방향으로 정렬된 처리된 내부 부분을 도시한 개략도이고, 도32의 (c)는 도32의 (a)의 소정의 분할선(C2) 아래에 기판의 상부면과 수직 방향으로 정렬된 처리된 내부 부분을 도시한 개략도.

도33은 본 발명의 제4 실시예를 설명하는 개략도로서, 도33의 (a)는 깊이가 상이하고, 1차 레이저광의 빔을 분할하여 형성된 복수의 2차 레이저광의 빔이 수렴하게 되는 기판의 복수의 내부 지점을 도시한 도면이고, 도33의 (b) 및 도33의 (c)는 레이저광의 빔을 수렴하게 하는 광학 시스템을 도시한 도면.

도34는 레이저광의 빔을 수렴하게 하는 제4 실시예의 다른 광학 시스템을 도시한 도면.

도35는 레이저광의 빔을 수렴하게 하는 제4 실시예의 또 다른 광학 시스템을 도시한 개략도.

도36은 본 발명의 제5 실시예의 내부 크랙의 개략도.

도37은 본 발명의 제6 실시예의 내부 크랙의 개략도.

도38은 기판을 분할하기 위한 종래 기술에 따른 방법을 설명하는 개략도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 실리콘 웨이퍼

2 : 산화물 필름

3 : 노즐층

4 : 액체 공급 구멍

10 : 실리콘 기판

10a : 논리 소자

11 : 상부면

11a : 표면 스크래치

A : 내부 지점

C : 분할선

L : 레이저광

S : 간극

본 발명은 레이저광의 빔이 분할되는 물체 위에 수렴되게 함으로써 물체를 분할하는 방법에 관한 것이다. 또한, 복수의 반도체 소자 회로(복수의 반도체 칩)가 존재하고 레이저에 기초한 분할 방법을 사용하여 분할되는 물체 및 반도체 분할 칩에 관한 것이다.

이 방법의 경우, 물체를 분할하기 위한 종래 기술에 따르면, 그 두께가 수십 마이크로미터 내지 수백 마이크로미터의 범위에 있는 디스크 형상의 블레이드가 고속으로 회전되고(이하, 워크피스로 언급되는) 일 피스의 반도체 기판이 그 기판이 블레이드의 표면 상의 연마 물질에 의해 절단될 때 복수의 피스로 분리될 수 있는 블레이드 다이싱 방법이 공지되어 있다. 이러한 방법의 경우, 절단으로부터 나온 열의 양을 감소시키고 및/또는 마찰 마모의 양을 감소시키기 위해 기판이 절단되는 지점에 냉각제와 같은 물 스트림을 분사하는 것이 일반적인 관행이었다. 그러나, 절단 지점에 물 스트림을 분사하는 것은 다음의 문제를 갖는다. 절단으로부터 나온 워크피스 그 자체 및 연마제의 미세 입자는 냉각수 안으로 혼합되고 절단에 의해 막 생성된 표면을 포함하는 넓은 영역을 따라 분산된다. 특히, 반도체 소자를 형성하도록 복수의 반도체 회로가 형성된 실리콘 웨이퍼 피스와 같은 기판을 복수의 칩으로 정확하게 절단하는 경우, 그 절단으로부터 나온 기판과 연마제의 미세 입자, 처리 테이블에 기판을 단단히 유지시키는데 사용되는 접착제 테이프의 입자 및 그 유사한 입자는 냉각수 안으로 혼합되고 반도체 회로가 형성되는 표면을 포함하여 넓은 영역에 걸쳐 분산된다.

이러한 문제를 해결하기 위해, 건조 환경, 즉 냉각수를 사용하지 않고 물체를 절단하는 것이 바람직하다. 냉각수를 사용하지 않고 물체를 절단하기 위한 방법 중 하나로서, 흡수율이 높이 레이저광, 즉 기판의 표면 위에 수렴하기 위해 파장이 더 긴 레이저광의 빔을 형성함으로써 기판을 절단하는 방법이 공지되어 있다. 그러나, 이 방법은 목표된 지점을 따라 기판이 절단되는 지점의 인접부를 용융시키고, 즉 절단선의 인접부가 손상된다. 특히, 절단되는 물체가 반도체 기판의 피스인 경우, 기판 위의 반도체 회로가 절단선 근처의 영역을 따라 손상되는 문제가 있다. 또한, 다음의 문제도 있다. 즉, 반도체 기판이 레이저에 기초한 절단 장치를 사용하여 절단되는 경우, 기판의 용융은 레이저광의 빔이 기판 위에 수렴하게 되는 한 쪽 측면의 기판의 표면으로부터 그 기판의 대향 표면으로 진행한다. 따라서, 그 용융된 물질(기판 등)이 재응고되는 결과를 가져오는 제품은 그 기판의 표면에 부착되고, 논리 회로와 같은 반도체 회로의 정상 작동에 역영향을 미친다.

상술된 문제에 대한 하나의 해결책으로서, 수렴점이 기판의 두께 방향으로 기판의 중간부에 있도록 높은 흡수율을 가진 레이저광의 빔이 수렴하게 함으로써 기판을 절단하는 방법이 공지되어 있다. 예를 들면, 일본 공개 특허 출원 제2000-192370호 또는 제2002-205180호에 개시된 방법에 따르면, 절단되는 물체로서 기판을 적절한 비율로 관통할 수 있는 특정 파장을 가진 레이저광의 빔은 수렴점, 즉 절단이 개시되는 지점이 기판의 두께 방향으로 기판의 중간부에 있도록 기판 위에 수렴하게 된다. 이러한 방법을 사용하여, 기판은 표면에 용융되지 않는다. 따라서, 이 방법은 상술된 열 및 재응고화의 영향을 제거할 수 있는 것을 교시한다.

더욱이, 전술된 일본 공개 특허 출원 제2002-205180호는 레이저광의 빔이 투사되는 방향으로 복수의 지점을 제공하고, 그 기판의 특성은 레이저광의 빔이 수렴하는 기판의 두께 방향으로 깊이를 조절함으로써 변형될 수 있는 방법을 개시한다.

그러나, 이 공보에 개시된 방법에 따르면, 절단이 개시되는 지점은 기판 특 성이 변형되는 기판의 영역에 제한된다. 따라서, 절단이 개시되는 지점으로부터 기판 표면을 향해 크랙이 발달하는 방향과 위치를 제어하는 것이 어렵고, 이에 따라 크랙이 적절한 방향과 위치에만 발달하게 하는 것이 어렵다.

특히, 결정화 구조를 가진 실리콘 웨이퍼와 같은 처리되는 물체(절단되는 물체)의 경우에, 크랙이 진행하는 방향은 물체가 형성되는 물질의 결정 방향에 의해 영향을 받는다. 따라서, 만약 상술된 공보에 개시된 레이저에 기초한 절단 방법이 실리콘 기판과 그 위의 소자의 형성 중에 발생하는 제조상 실수 등에 기인한 계획적 분할선과 기판 표면의 기판의 결정 방향 사이의 미세 편차를 가진 실리콘 기판과 같은 물체를 분할하는데 사용되면, 크랙은 기판 표면을 향해 발달할 때 계획적 분할선을 잃게 된다. 따라서, 기판 위의 반도체 소자의 논리 회로 등이 손상될 가능성이 높다.

실리콘 기판에 관해 더 상세히 설명하기 위해, 도38의 (a)를 참조하면, 기판의 표면으로부터 소정 깊이로 수렴하도록 실리콘 기판(101), 즉 그 표면 결정 방향이 (100)이고 실리콘 단결정으로 형성된 실리콘에 특정 파장을 가진 레이저광의 빔(L)이 수렴하게 하여 내부 영역(302)이 처리되는 경우, 처리 부분(102)의 지점(102a), 즉 상부면 측의 처리 부분(102)의 지점에서 개시하는 크랙(103a)은 때때로 상부면에 도달하여 그 기판을 분할한다. 이러한 경우, 레이저에 의해 처리가 개시되는 지점(102a)에 더 높은 수치의 결정 방향 평면이 형성된다. 따라서, 그 크랙은 이상적 선(103)을 따르지 않고, 선(103a)을 따른다. 즉, 벽개 평면(cleavage plane)으로서 평면(110 또는 111)에 평행한 방향으로 비틀린다. 도38의 (b)는 그 상부면이 결정 방향 평면(100)과 평행한 기판을 도시하고, 그 벽개 평면은 결정 방향 평면(111)에 평행하다. 이러한 경우, 실리콘 기판(101)의 상부면은 계획적 선으로부터 사실상 이탈된 선을 따라 분할된다. 더욱이, 만약 그 실리콘 기판(101)이 처리되는 부분(102)이 기판(101) 내측으로 깊으면, 처리 개시 지점(102a)과 기판(101)의 상부면 사이의 거리는 상당해진다. 따라서, 기판(101)은 때때로 복수의 반도체 칩으로 분할되는 것이 실패한다.

더욱이, 실리콘 기판(101)의 상부면에 더 근접한 크랙의 부분, 즉 반도체 소자의 형성을 위해 중요한 표면이 기판(101)이 형성되는 실리콘 결정의 상태에 의해 영향을 받는다. 따라서, 만약 결정 결점 등이 상부면의 바로 내향의 처리되는 부분(101)과 기판(101)의 상부면 사이에 존재하게 되면, 기판(101)의 상부면 상의 구조적 부품에 유해한 크랙이 종종 발생한다. 더욱이, 만약 원하지 않는 크랙이 발생되면, 크랙이 성장하는 것을 인공적으로 방지하는 것이 불가능하여 기판(101)의 상부면 상의 회로가 때때로 손상된다.

특히, 복수의 액체 토출 오리피스가 형성된 액체 토출 헤드를 제조하기 위한 기판의 경우, 액체 토출 오리피스의 구멍 아래에 잉크와 같은 액체를 공급하기 위한 다수의 관형 구조물이 있다. 따라서, 원하지 않는 크랙이 그 처리되는 부분(102)으로부터 발달해서 상술된 내부 관형 구조물로 진행하고 그 기판을 손상시킬 가능성이 있다. 이러한 가능성은 크랙의 두께가 기판이 처리되는 기판의 내부 부분의 크기(길이)(내부 크랙 길이)와 비교하여 상당한 경우 더 크다.

물체가 레이저에 기초한 장치를 사용하여 처리되는 동안 그 물체의 처리의 결과로 나온 크랙이 그 물체의 표면으로 진행함으로써 물체를 분할하는 것이 종종 발생한다. 이러한 경우, 처리되는 물체는 종종 이동하여, 이후 레이저광의 빔으로 계획적 분할선을 정확하게 추적하는 것이 불가능하게 한다.

이 문제는 다음의 이유로 인해 해결해야 하는 가장 중요한 문제 중 하나이다. 즉, 레이저광의 빔이 기판에 수렴하게 되는 단계로부터 칩이 기판으로부터 실제로 분리되는 단계까지의 기간 동안 기판의 취급 및 이송의 관점에서, 더욱이 정확하게 분할한 기판으로 기판을 정확하게 유지시키는 관점에서, 실리콘 기판의 표면에 형성된 다수의 반도체 칩을 실리콘 기판으로부터 분리하는 경우, 칩이 기판으로부터 실제로 분리되는 단계가 개시될 때까지 각각의 칩이 기판에 부착되어 유지되는 것이 더욱 편리하다.

본 발명의 목적은 물체의 내부 부분의 소정 지점에 레이저광의 빔이 수렴하게 하여 처리되는 분할되는 물체의 내부 부분으로부터 발달되는 크랙이 물체가 분할되는 효율성, 안전성 및 신뢰성의 수준을 매우 향상시키고 분할되는 물체 및 본 발명의 상술된 목적을 수행하기에 바람직한 반도체 칩을 제공하기 위해 물체의 표면 상의 계획적 분할선으로 정확하게 안내되는 것을 보증할 수 있는 레이저에 기초한 분할 방법을 제공하는 것이다.

본 발명의 태양에 따르면, 레이저 빔을 사용하여 분할될 물체로부터 세그먼트를 분할시키기 위한 레이저 분할 방법을 제공하며, 상기 방법은 상기 물체의 표면에, 상기 물체의 표면에 응력 집중을 발생시키는 데 효과적인 선형 리세스부를 형성함으로써 물체를 처리하는 표면 처리 단계와, 레이저 빔이 상대 이동에 의해 이를 따라 물체의 표면을 스캐닝하게 되는 선에서 물체의 깊이에서 내부 처리 영역을 형성하는 내부 처리 영역 형성 단계와, 리세스부와 내부 처리 영역들 사이에 크랙을 형성하도록 물체에 외력을 인가하는 외력 인가 단계를 포함하며, 상기 레이저 빔은 깊이에 인접하게 수렴되어 상기 형성된 내부 처리 영역은 물체의 표면에 사실상 수직한 방향으로 연장된다.

특히, 본 발명은 분할되는 물체를 복수의 작은 개별 피스로 분할하기 위한 레이저에 기초한 분할 방법을 제공하고, 물체의 표면에 응력이 집중되게 하도록 물체의 표면에 리세스가 형성되는 표면 처리 단계와, 물체의 표면의 교차 방향으로 광선 수렴점으로부터 연장되는 복수의 처리된 부분을 형성하기 위해 물체의 표면으로부터 소정의 깊이에 위치된 물체의 단일 또는 복수의 지점에 수렴하도록 레이저광의 빔이 형성되고 물체의 표면에 평행한 방향으로 평행하게 정렬된 처리된 부분의 그룹을 그 물체의 표면 아래에 형성하기 위해 물체의 표면에 평행한 방향으로 레이저광의 빔과 그 물체의 표면이 서로에 대해 이동되는 내부 처리 단계와, 물체에 외력을 가함으로써 상술된 각각의 리세스와 상응하는 처리된 부분 사이에 크랙이 형성되는 크랙 형성 단계를 포함하는 것을 특징으로 한다.

본 발명의 다른 태양에 따르면, 각각 반도체 소자를 구비한 복수의 회로가 형성된 분할되는 물체가 제공되고, 상기 물체는 상기 물체의 표면에 형성된 리세스와, 상기 물체의 깊이에 수렴되는 레이저 빔의 인가에 의해 물체 내부에 형성된 내부 처리 영역을 포함하며, 상기 물체는 각각 반도체 소자를 갖는 복수의 소자 칩으 로 리세스 및 내부 처리 영역을 연결시킴으로써 분할된다.

특히, 본 발명은 복수의 반도체 회로가 형성되는 분할되는 물체를 제공하고, 이는 그 표면에 형성된 리세스와, 레이저광의 빔을 그 물체에 수렴하게 함으로써 그 물체에 형성된 처리된 부분을 포함하고, 상술된 각각의 리세스와 상응하는 처리된 부분 사이에 크랙을 발달시킴으로써 반도체 소자를 구비한 복수의 개별 소자 칩으로 분할될 수 있는 것을 특징으로 한다.

본 발명의 또 다른 태양에 따르면, 표면 상에 복수의 반도체 소자 회로와, 표면 상에 형성된 리세스와, 레이저 빔을 수렴시킴으로써 형성된 내부 처리 영역을 갖는 분할되는 물체로부터 파단 및 분할되어 제공된 반도체 소자 칩이 제공되고, 상기 반도체 소자 칩은 분할됨으로써 제공된 측면과, 리세스의 적어도 일부분을 구성하는 부분과, 내부 처리 영역의 일부분을 구성하는 용융 고상부과, 리세스와 내부 처리 영역 사이의 크랙을 구성하는 벽개 평면을 포함한다.

특히, 본 발명은 레이저광의 빔을 물체에 수렴하게 하고 그 후 물체를 분할함으로써 물체에 처리된 부분을 형성하고 복수의 반도체 회로가 형성된 물체의 표면에 리세스를 형성함으로써 생산되는 복수의 개별 반도체 칩을 제공하고, 물체를 분할함으로서 생산되는 각각의 소자 칩의 측방향 표면은 리세스의 내부 표면 중 하나, 처리된 부분이 표면 중 하나 및 리세스와 상응하는 처리된 부분 사이에 발달되는 크랙의 표면 중 하나 적어도 일부분을 포함하는 것을 특징으로 한다.

본 발명의 이러한 및 다른 목적, 특징 및 장점은 첨부된 도면과 관련하여 취한 본 발명의 양호한 실시예의 다음의 설명을 고려하면 더욱 명백해진다.

이후, 이를 따라 반도체 소자로서 복수의 논리 소자(10a)가 형성되는 실리콘 기판(10)을 파단함으로써 복수의 개별 소자 칩으로 분할하는 방법에 관한 본 발명의 바람직한 실시예가 설명된다.

기판의 두 개의 1차 표면의 본 발명의 다음의 실시예로, 복수의 반도체 회로가 형성되는 표면은 상부면으로 언급되고, 상부면으로부터의 대향면은 바닥면으로 언급된다. 따라서, 기판의 1차 표면 중 하나가 단지 기판 표면으로 언급되는 경우, 이는 상부면 또는 바닥면일 수 있다. 따라서, 분할되는 물체가 상부측 또는 하부측으로부터 분할되는 지와 관계없는 물체인 경우, 물체의 1차 외부 표면 양쪽은 단지 물체의 표면으로 언급된다.

도1 및 도2를 참조하면, 실리콘 기판(10)의 상부면으로부터 소정 거리를 가진 기판(10)의 내부 부분은 레이저광(L)의 빔을 실리콘 기판(10)의 내부 지점(A)에 수렴하게 하여 처리되어, 처리된 부분은 기판의 상부면(11)에 도달하지 않는다. 여기서, 기판(10)의 소정 부분을 처리하는 것은 그 부분의 결정 구조를 변경하고, 그 부분을 연화시키고, 그 부분을 용융시키고, 그 영역 등에 크랙을 생성하는 것을 의미한다. 본 실시예에서, 실리콘 기판(10)의 소정 부분에 크랙을 생성하는 것은 실리콘 기판의 내부 처리로서 필수적이다.

레이저광(L)의 빔 및 기판 그 자체는 광학 시스템의 초점 지점이 계획적 분할(파단) 선(C)을 따라 이동되도록 서로에 대해 이동된다. 결과적으로, 벨트의 형상으로 복수 그룹의 크랙은 계획적 분할선(C)을 따라 형성된다.(도3 및 도4)

도1은 광학 시스템의 초점 지점 및 그 인접부와 일치하는 기판의 지점의 확대도이다.

상술된 것들과 같은 크랙 그룹의 형성 이후 또는 전에, 스크래치(11a)(얕은 홈)는 기판이 이후에 분할되는 계획적 분할선(C)(C1, C2)을 따라 분할되는 물체로서 기판의 상부면을 따라 스코이링 공구 등에 의해 형성된다. 계획적 분할선은 폭이 없는 가상의 선이지만, 계획적 분할선을 따라 형성된 표면 스크래치(11a)는 임의 폭을 가진 홈의 형태로 있다. 기판의 상부면은 그 결과적인 스크래치(홈)의 폭이 기판의 분할 중에 잠재적으로 발생하는 칩핑과 같은 결점에 대해 허용가능한 것보다 크지 않도록 단지 스크래치되어야 한다. 여기서, 칩핑은 기판이 분할될 때 발생하는 원하지 않는 크랙을 의미한다. 이는 소자 칩 에지의 빈틈(void)이다. 더욱이, 표면 스크래치(11a)가 스코어링 공구 등으로 기판(10)의 상부면을 스크래치함으로써 실리콘 기판(10)의 상부면에 형성되기 때문에, 그 내부 표면은 실리콘 기판(10)의 벽개 평면을 따라 형성되는 내부 크랙의 표면과 상이하다. 육안으로 보는 경우, 이는 실리콘의 단결정으로 형성된 실리콘 기판의 특정 결정 방향 평면과 일치하지 않는다.

표면 스크래치(11a)의 형성 및 레이저광(L)의 빔에 의한 실리콘 기판(10) 내측에 크랙의 형성 후에, 외력이 기판(10)에 가해진다. 외력이 가해질 때, 외력의 인가에 의해 생성된 응력은 기판(10) 상부면의 표면 스크래치(11a)에 집중된다. 결과적으로, 표면 스크래치(11a)의 바닥부와 레이저광(L)의 빔에 의해 형성된 내부 크랙의 상단부 사이에 크랙이 발생하고, 그 표면 스크래치(11a)는 내부 크랙(12c) 에 연결된다. 보통, 이러한 크랙은 대략 직선형이다. 이 크랙이 지그재그 패턴으로 발생되어도(만약 크랙이 실리콘 기판에 특이한 복수의 결정 방향 평면을 따라 발달되면, 이는 지그재그가 됨) 기판(10)의 상부면(11)에 나타나는 크랙의 일부는 홈의 형태로 표면 스크래치(11a) 내에 유지된다. 즉, 크랙의 지그재그 패턴의 폭(amplitude)은 기판(10)의 상부면(11)이 스코어링 공구에 의해 새겨진 폭 내에 유지된다. 따라서, 보통, 크랙이 계획적 분할선(C)에서 이탈하는 방식으로의 발달은 발생하지 않는다.

(실시예 1)

다음에, 잉크 제트 헤드, 잉크 토출 오리피스를 구동시키기 위해 논리 소자(10a)가 실리콘 기판(10)으로부터 형성될 때 회로와 같은 잉크 제트 헤드의 각각의 구조적 부품을 따라 잉크 제트 헤드를 형성하는 칩과 같은 복수의 칩을 분리하는 방법이 설명된다.

도4의 (a) 및 도4의 (b)에 도시된 실리콘 기판(10)은 단결정으로 형성된 625㎛의 두께를 가진 실리콘 웨이퍼(1)로 형성된다. 그 상부면은 단결정의 결정 방향(100)에 평행하다. 실리콘 웨이퍼(1)의 상부면을 따라, 약 1㎛의 두께를 가진 산화물 필름(2)이 형성된다. 산화물 필름(2)의 상부에, 잉크와 같은 액체를 토출하는 기구, 도4의 (c)에 도시된 바와 같은 복수의 논리 소자(10a)를 구성하는 와이어링 등 및 이러한 기구를 구동하기 위한 논리 소자를 포함하는 복수의 노즐층(3)이 배치된다. 상술된 바와 같이 액체 토출 기구 등을 내장한 각각의 노즐층(3) 바로 아래에, 액체 공급 구멍(4)(잉크 공급 구멍)이 이방성 에칭에 의해 실리콘 웨이퍼 (1)를 에칭함으로써 형성된다. 복수의 노즐층(3)은 실리콘 웨이퍼(1)가 계획적 분할선(C)에서 제조 공정의 최종 단계에 복수의 소자 칩으로 분할될 수 있는 배열로 실리콘 웨이퍼(1) 상에 형성되고, 각각의 계획적 분할선(C)은 인접한 두 개의 노즐층(3) 사이에 있다. 계획적 분할선(C)은 실리콘 웨이퍼(1)의 결정 방향에 평행하게 형성된다. 인접한 두 개의 노즐층(3) 사이의 간극(S)은 적어도 약 100㎛이다.

도5는 복수의 소자 칩으로 형성되는 복수의 논리 소자(10a)로 실리콘 기판(10)을 분할하기 위한 처리를 설명하는 흐름도이다. 이 처리는 7개의 단계, 즉 접착 테이프를 사용하여 실리콘 웨이퍼(1)를 장착하기 위한 단계(1), 실리콘 웨이퍼(1)를 교정하기 위한 단계(2), 실리콘 웨이퍼(1)의 상부면을 따라 리세스(홈)를 절단하기 위한 단계(3), 내부 크랙을 형성하기 위한 단계(4), 실리콘 웨이퍼(1)를 분할하기 위한 단계(5), 소자 칩을 터칭업(touching up)하기 위한 단계(6), 소자 칩을 픽업하기 위한 단계(7)를 포함한다. 다음에, 이러한 단계가 논리적 순서로 설명된다.

[웨이퍼 장착 단계]

도6을 참조하면, 실리콘 기판(10)은 소자가 분할 단계 이전에 분리되는 것을 방지하기 위해 다이싱 프레임(M) 상에 장착되고, 실리콘 기판(10)이 바닥면에 의해 다이싱 테이프(T)에 부착되도록 다이싱 프레임(M)에 부착된 다이싱 테이프(T)에 위치된다.

다이싱 테이프의 선택의 경우, 자외선으로 경화가능한 접착제로 코팅된 테이프, 감압 접착제로 코팅된 테이프, 보통 접착제로 코팅된 테이프 등이 사용가능하 다.

[웨이퍼 교정 단계(웨이퍼 편평화 단계)]

상술된 바와 같이 실리콘 기판(10)의 상부면 상에 수지로 형성된 각각의 노즐층(3)은 경화될 때 발열식으로 수축된다. 따라서, 노즐층(3)의 형성 후에, 전체 실리콘 기판(10)이 도7의 (a)에 도시된 바와 같이 변형된다. 만약 실리콘 기판(10)이 변형된 상태로 있으면서 스캐닝 방식으로 투사된 레이저광의 빔에 노출되면, 실리콘 기판(10)의 상부면 상의 다양한 지점은 레이저광의 빔의 입사각에서 상이하게 되고, 이는 실리콘 기판(10)을 정확하게 처리하는 것을 불가능하게 한다. 따라서, 레이저광의 빔으로 처리하기 전에 실리콘 기판(10)을 교정하는 것이 필요하다. 실리콘 기판(10)을 교정하는 방법의 경우, 실리콘 기판(10)은 도7의 (b)에 도시된 바와 같이 흡입 스테이지(D)를 사용하여 다이싱 테이프(T) 측으로부터 실리콘 기판(10)을 흡입함으로써 교정된다.

[홈 형성 단계]

다음에, 실리콘 기판(10)을 복수의 논리 소자(10a)로 정확하게 분할하기 위해, 표면 스크래치(11a)(얕은 홈)가 계획적 분할선(C) 다음에 실리콘 기판(10)의 상부면(11)을 따라 형성된다. 각각의 표면 스크래치(11a)의 중심 선 및 그 대응하는 계획적 분할선(C)의 중심 선이 대략 서로 일치하도록 표면 스크래치(11a)가 형성되는 것이 바람직하다.

실리콘 기판(10)을 복수의 소자 칩으로 분할하는 방법은 블레이드를 사용하여 실리콘 기판(10)을 복수의 칩으로 분할하는 방법과는 달리, 전자의 경우 실리콘 기판(10)이 복수의 소자 칩으로 분할되는 경우 계획적 분할선의 인접부로부터 사실상 실리콘 기판(10)의 어떤 부분도 제거되지 않는다는 점에서 블레이드를 사용하여 실리콘 기판(10)을 복수의 칩으로 분할하는 방법과 상이하다. 따라서, 세이빙(shaving), 칩핑(기판 결점) 등과 같은 분할 결점에 대한 최대 허용 폭은 실리콘 기판(10)의 상부면(11)에 새겨진 폭과 동등하다. 여기서 새겨진 폭은 소자 칩을 분리하지 않는 경우 소자 칩을 손상시키지 않고 제거될 수 있는 기판(10) 영역의 폭과 동등하고 이는 계획적 분할선을 포함한다. 따라서, 표면 스크래치(11a)의 폭은 실리콘 기판(10)이 분할되는 경우 발생할 수 있는 결점에 대한 허용가능한 크기 이하로 설정되어야만 한다. 예를 들어, 실리콘 기판(10)이 분할되는 경우 만약 에지가 칩핑되면서 소자 칩의 주연 에지에 발생하는 손상에 대한 허용가능한 크기가 상응하는 주연 에지로부터 30㎛ 이하이면, 그 새겨진 폭은 30㎛ 이하, 예를 들어, 약 20㎛이어야 한다.

즉, 계획적 분할선(C) 다음에 표면 스크래치(11a)를 형성하는 것은 실리콘 기판(10)을 분할하도록 인가된 외력에 기여하는 응력이 스크래치(11a)에 집중되게 한다. 결과적으로, 크랙은 표면 스크래치(11a)로부터 시작하여 실리콘 기판(10) 내향으로 진행된다. 응력의 집중은 인접한 두 개의 소자 칩(10a) 사이의 영역 내의 제한된 영역에서 발생되고, 응력이 집중되는 영역은 표면 스크래치(11a) 내의 영역이어서, 표면 스크래치(11a)보다 협소하다. 따라서, 논리 회로 등이 원하지 않는 크랙의 형성에 따라 손상되는 것이 발생되지 않는다.

표면 스크래치(11a)를 형성하기 위한 방법의 경우, 도8의 (a) 및 도8의 (b) 에 도시된 바와 같이 계획적 분할선(C) 다음에 카바이드 또는 다이아몬드 팁식 블레이드가 갖춰진 스크라이버(40)로 실리콘 기판(10)의 상부면(11)을 스코어링하는 것이 필요하다. 응력 집중의 관점에서, 표면 스크래치(11a)는 2㎛ 이상의 폭 및 1㎛ 이상의 깊이인 것이 바람직하다. 그러나, 표면 스크래치(11a)의 치수는 표면 스크래치(11a)가 내부 크랙(12)을 형성하기 위해 레이저광(L)의 빔의 경로와 간섭하지 않는 범위 내에 있는 것이 요구된다. 특히, 표면 스크래치(11a)의 깊이에 대한 수치는 응력이 표면 스크래치(11a)와 내부 크랙(12) 사이의 영역에 집중되게 하도록 충분히 커야 하지만, 도8의 (a) 및 도8의 (b)에 도시된 바와 같이 산화물 필름(2)의 두께 또는 실리콘 기판(10)의 표면층보다 작을 수 있다. 더욱이, 도8의 (c)에 도시된 바와 같이 산화물 필름(2)의 두께와 동일하거나 또는 산화물 필름(2)의 두께보다 크더라도, 문제는 없다.

표면 스크래치(11a)의 형성은 논리 소자(10a)를 가진 상부면(11)에 대해 필수적이다. 그러나, 그 표면 스크래치(11a)는 실리콘 기판(10)의 상부면(11)뿐 아니라 실리콘 기판(10)의 측방향 표면과 실리콘 기판(10)의 바닥면에도 형성될 수 있다.

도9의 (a)는 실리콘 기판(10)의 상부 평면도이고, 도9의 (b)는 도9의 (a)의 선 A-A에서 볼 때 실리콘 기판(10)의 에지 부분의 단면도이다. 보통, 실리콘 기판의 주연 에지가 칩핑 또는 크랙킹되는 것을 방지하기 위해, 그 주연 에지는 도면에 도시된 바와 같이 모따기 처리된다. 표면 스크래치(11a)는 도9의 (c)에 도시된 바와 같이 실리콘 기판(10)을 처리함으로써 실리콘 기판(10)의 상부면(11)과 (모따기 처리하여 형성된) 경사면(10c)을 따라 형성된다.

실리콘 기판(10)의 상부면(11)에서 실리콘 기판(10)의 벽개 평면의 방향이 계획적 분할선(C)의 방향과 일치하는 경우, 표면 스크래치(11a)가 형성된 실리콘 기판(10)의 표면적은 도10의 (a)에 도시된 바와 같이 실리콘 기판의 모따기 처리된 주연부의 표면에만 있을 수 있다. 도10의 (a)의 선 A-A에서 실리콘 기판(10)의 에지부의 단면도인 도10의 (b) 및 도10의 (c)를 참조하면, 실리콘 기판(10)의 주연부를 따라 표면 스크래치(11a)의 형성의 경우, 표면 스크래치(11a)는 (모따기 처리하여 형성된) 경사면(10c), 상부면(11)의 주연부 및 수직 측방향 표면(도10의 (b))을 따라, 또는 (모따기 처리하여 형성된) 경사면(10c) 및 수직 측방향 표면(도10의 (c))을 따라, 또는 단지 수직 측방향 표면(10d)에만 형성될 수 있다. 더욱이, 표면 스크래치(11a)는 도11의 (a)에 도시된 바와 같이 형성될 수 있다. 이러한 경우, 완전한 소자 칩을 생성하지 않는 실리콘 기판(10)의 주연부는 표면 스크래치(11a)의 형성 전에 수직으로 절단된다. 그 후, 표면 스크래치(11a)는 실리콘 기판(10)의 유지부의 에지부를 따라 형성된다. 또한, 이러한 경우, 표면 스크래치(11a)가 형성되는 실리콘 기판(10)의 영역은 실리콘 기판(10)의 유지부의 상부면의 주연부(도11의 (b)) 및 (도시되지 않은) 실리콘 기판(10)의 유지부의 수직 측방향 표면일 수 있다. 즉, 표면 스크래치(11a)가 형성되는 실리콘 기판(10)의 표면 영역을 선택할 때 중요한 것은 후술되는 실리콘 기판(10)의 내부 처리의 위치를 고려하여 선택되고 선택된 영역을 따라 표면 스크래치(11a)의 형성은 실리콘 기판(10)이 정확하게 선택되는 것을 보증한다는 것이다. 표면 스크래치(11a)가 실리콘 기 판(10)의 주연부만을 따라 형성되는 경우, 후술되는 실리콘 기판(10)을 분할하기 위한 처리는 단지 크랙이 표면 스크래치(11a)로부터 발달하도록 수행되어야 한다.

부수적으로, 만약 상술된 웨이퍼 교정 처리가 수행되기 전에 표면 스크래치(11a)가 실리콘 기판(10)의 바닥면 상에 형성되면, 실리콘 기판(10)의 바닥측이 수평 방향으로 압축되는 것이 더 쉽게 되어 실리콘 기판(10)이 편평화되는 것이 더 쉽게 된다. 이러한 경우, 상부면(11) 상의 표면 스크래치(11a)와 비교하여, 실리콘 기판(10)의 바닥면 상에 형성되는 표면 스크래치(11a)는 실리콘 기판(10)의 바닥부를 압축하기에 더욱 적절한 것이 바람직하고, 상부면(11) 상에 형성된 표면 스크래치(11a)보다 넓은 것이 바람직하다. 실리콘 기판(10)의 바닥면 상에 표면 스크래치(11a)의 형성의 경우, 처리 시간이 단축되기 때문에 이방성 에칭에 의해 잉크 공급 구멍(4)을 형성할 때 표면 스크래치(11a)는 이방성 에칭에 의해 형성될 수 있다.

본 실시예에서와 같이 후술되는 내부 크랙의 형성 전에, 공구(40)가 사용되는 새김 처리를 통해 표면 스크래치(11a)를 형성하는 것은 실리콘 기판(10)이 처리되는 경우 실리콘 기판(10)에 가해지는 하중으로 인해 실리콘 기판(10)이 원하지 않은 크랙을 발달시키는 것을 방지할 수 있게 한다. 또한, 레이저광의 빔이 후의 스테이지에서 초점맞춰진 지점(선)을 정확하게 도시하기 위해 기준 선으로 표면 스크래치(11a)를 사용하는 것이 가능하여, 실리콘 기판(10)이 레이저광의 빔에 의해 처리되는 효율을 증가시킨다.

명백히, 표면 스크래치(11a)는 레이저광(L)의 빔에 의해 내부 크랙의 형성 후에 형성될 수 있다. 이러한 경우, 레이저광(L)의 빔이 표면 스크래치(11a)에 의해 어둡게 되고(레이저광(L)의 빔이 (홈의 형태로) 표면 스크래치(11a)의 내부면에 의해 부분적으로 반사됨), 이에 따라 기판으로 진입하는 레이저광(L)의 양이 더 작아지게 되는 문제가 발생하지 않는다. 따라서, 내부 크랙은 더 효율적으로 형성될 수 있다.

표면 스크래치(11a)는 도8에 도시된 방법 이외의 방법을 이용하여 형성될 수 있다.

실리콘 기판(10)이 분할될 수 있는 정확성 면에서, 본 발명의 발명자는 표면 스크래치(11a)를 형성하기 위해 다음 세 개의 처리(Ⅰ), (Ⅱ) 및 (Ⅲ)과 비교한다. 처리(Ⅱ, Ⅲ)는 후술되는 내부 크랙의 형성을 위해 사용되는 펄스 레이저를 기초로 처리 장치의 사용으로 수행되고 레이저광(L)의 빔은 실리콘 기판(10)의 상부면(11)의 인접부에 집광된다. 처리(Ⅱ, Ⅲ) 사이의 차이는 상부면(11)으로부터 실리콘 기판(10)까지 레이저광(L)의 빔이 초점맞춰지는 지점의 깊이 및 레이저 출력을 변경함으로써 형성된다.

(Ⅰ) 도12의 (a)에 도시된 표면 스크래치(11a)(2 내지 5㎛ 깊이)는 도12a에 도시된 바와 같이 다이아몬드 팁식 공구의 사용으로 형성된다.

(Ⅱ) 도12의 (b)에 도시된 표면 스크래치(11a)(2 내지 5㎛ 깊이)는 YAG 레이저광의 사용으로 형성된다.

(Ⅲ) 도12의 (c)에 도시된 표면 스크래치(11a)(30㎛ 깊이, 웨지 형상의 단면)는 YAG 레이저광의 사용으로 형성된다.

각각의 경우, 실리콘 기판(10)은 단결정으로 형성된 625㎛의 두께를 가진 실리콘 웨이퍼이다. 그 상부면은 단결정의 결정 방향(100)과 평행하다. 복수의 내부 크랙(12)은 후술되는 "내부 크랙 형성 방법"에 이어서 상응하는 표면 스크래치(11a) 아래에 직접 형성되어, 그들은 실리콘 기판(10)의 두께 방향(상부면과 교차하는 방향 중 상부면에 수직인 방향 또는 깊이 방향)으로 상부면에서 10㎛ 깊이인 레벨에서 바닥면으로부터 약 100㎛이고 서로 교차하는 더 낮은 레벨까지 연장된다. 결과적으로, 470 내지 480㎛의 크기를 가진 사실상 분명한 단일 내부 크랙이 형성된다.

그 결과는 다음과 같다.

실리콘 기판(10)을 분할하는데 요구되는 외력의 경우, 경우(Ⅲ)이 실리콘 기판(10)을 분할하는데 가장 큰 외력이 필요하고, 경우(Ⅱ) 및 (Ⅰ)이 각각 두 번째 및 세 번째이다. 분할의 결과적 선의 폭의 경우, 표면 스크래치(11a) 내에 유지되는 분할선, 즉 실리콘 기판(10)은 정확하게 분할된다. 비열 처리인 처리(Ⅰ)의 경우, 표면 스크래치(11a)로부터 발달되는 크랙 및 계획적 분할선의 중심 선과 일치하는 중심 선은 표면 스크래치(11a) 바로 아래에 내부 크랙(12)으로 진행한다. 결과적으로, 실리콘 기판(10)은 더 정확하게 분할되고, 실리콘 기판(10)은 실리콘 기판(10)의 분할로부터 나온 표면이 실리콘 기판(10)의 바닥면과 상부면에 사실상 수직이 되도록 분할된다.

도13은 처리(Ⅱ)와 유사한 처리를 사용하여 형성되고 상술한 것과 상이한 표면 스크래치(12 내지 15㎛ 폭, 약 3㎛ 깊이)로부터 나온 최종 크랙의 예를 도시한 다. 표면 스크래치(11a)는 그 단면의 바닥부가 팬의 바닥 형상과 유사하게 보이도록 형상화된다. 이러한 경우, 분리된 소자 칩이 도13의 (c)에 도시된 F부분과 같이 비교적 큰 에지 결점을 가질 때에도, 그 결점은 표면 스크래치(11a)의 폭보다 작다.

실리콘 기판(10)의 표면 스크래치(11a), 계획적 분할선(C) 및 내부 크랙(12)이 실리콘 기판(10)의 상부면(11)에 수직 방향으로 정렬되는 경우에도, 실리콘 기판(10)을 분할하는데 요구되는 힘의 양은 표면 스크래치(11a) 형상의 차이에 의해 상이하게 되고, 실리콘 기판(10)을 분할하는데 필요한 힘의 양이 클수록 실리콘 기판(10)이 분할되는 정확성 레벨이 더 작아지는 것이 경험적으로 공지되어 있다.

즉, 도13에 도시된 경우는 표면 스크래치(11a)가 처리(Ⅱ)와 같은 처리를 통해 형성되고 이에 따라 실리콘 기판(10)이 상부면을 따라 처리되는 조건, 내부적으로 처리되는 조건 및 분할되는 조건이 적절하게 선택되기만 하면 비교적 큰 양의 외력이 실리콘 기판(10)에 분할되는 것이 요구되어도, 실리콘 기판(10)은 분할선이 표면 스크래치(11a)로부터 이탈하지 않도록 분할될 수 있고, 즉 실리콘 기판(10)이 분할될 때 소자 칩의 주연부에 발생할 수 있는 결점의 크기는 상술된 조건을 적절히 선택함으로써 표면 스크래치(11a)의 폭보다 작게 될 수 있다.

처리(Ⅱ, Ⅲ)가 처리(Ⅰ)보다 실리콘 기판(10)을 분할하는데 더 큰 양의 힘이 요구되는 이유는 처리(Ⅰ)에서 보다 처리(Ⅱ, Ⅲ)에서 표면 스크래치(11a)의 인접부로 진행하는 크랙이 더 어렵기 때문인 것으로 보인다. 이러한 경우에, 처리(Ⅰ, Ⅱ)에 의해 형성된 표면 스크래치(11a)가 형상이 유사한 것을 고려하는 경우, 실리콘 기판(10)을 분할하는데 필요한 힘과 표면 스크래치(11a)의 형상 사이에 큰 상호관계가 없는 것이 분명하다. 다소, 표면 스크래치(11a)가 처리(Ⅱ, Ⅲ)를 통해 형성되는 경우, 표면 스크래치(11a)의 인접부에 열의 인가에 의해 용융된 기판 재료로 형성된 파편이 있는 사실을 고려하면, 처리(Ⅱ, Ⅲ)와 처리(Ⅰ) 사이에 실리콘 기판(10)을 분할하는데 요구되는 힘의 차이는 표면 스크래치(11a)의 인접부의 실리콘이 레이저광에 의해 생성된 열에 의해 비결정으로 되는 현상때문으로 볼 수 있고, 이에 따라 실리콘 기판(10)의 결정성이 실리콘 기판(10)의 분할에 기인하는 것을 방지한다.

상술된 발견 및 이론을 기초로, 실리콘 기판(10)을 가능한 작은 힘의 인가로 복수의 소자 칩으로 분할하기 위해, 실리콘 기판을 용융하기에 충분히 큰 양에 의해 실리콘 기판(10)에 열을 인가하는 것이 요구되지 않는 다양한 처리가 표면 스크래치(11a)를 형성하기 위한 처리로 연구되어 진다. 예를 들어, 화학 에칭, 즉 스크라이버를 사용하는 상술된 기계적 방법 대신에 실리콘을 열적으로 용융시키지 않는 방법을 이용하는 것이 적당하다. 상술된 바와 같이, 잉크 공급 구멍(4)이 실리콘 기판(10)의 바닥면으로부터 형성되는 동일한 처리를 통해 이방성 에칭에 의해 V형상의 표면 스크래치(11a)를 형성하는 것은 칩 제조 공정의 전체 길이를 감소시킨다.

[내부 크랙 형성 단계]

이 단계에서, 도2에 도시된 것과 같은 내부 크랙은 도14의 (a)에 도시된 처리 장치(50)를 사용하여 형성된다. 이 처리 장치(50)는 광원 광학 시스템, 광수렴 광학 시스템(52), 자동 스테이지(53) 및 도시되지 않은 정렬 광학 시스템을 포함한다. 광원 광학 시스템은 광원(51), 빔 확장 시스템(51a) 및 미러 등을 포함한다. 광수렴 광학 시스템(52)은 (현미경의) 대물 렌즈(52a), 미러(52b) 등을 포함한다. 자동 스테이지(53)는 X 스테이지(53a), Y 스테이지(53b) 및 마이크로 정렬 스테이지(53c) 등을 포함한다. 정렬 광학 시스템은 방향 플래트(10b)(도4)를 기준으로 워크피스으로서 실리콘 기판(10)을 정렬하기 위한 것이다. 광원(51)으로서, 펄스 YAG 레이저의 기능파(1,064nm)가 사용된다.

펄스 폭은 15 내지 1000nsec의 범위에 있고, 주파수는 10 내지 100KHz의 범위에 있다. 이러한 레이저의 여기 광원은 반도체 레이저이고, 이러한 여기 광원으로 이송되는 전력은 반도체 레이저로 주입되는 전류를 변경함으로써 변경될 수 있다. 이 펄스 폭은 이러한 주입 전류의 주파수 및 그 양을 변화시킴으로써 변경될 수 있다.

레이저광(L)의 선택은 스펙트럼 투과 팩터를 기초로 행해진다. 따라서, 임의의 레이저광(L)은 강한 전기장이 그 수렴점(A)에 형성될 수 있으면 사용가능하고, 그 파장은 실리콘을 통해 투과할 수 있는 범위 내에 있다.

광원(51)으로부터 방출된 레이저광(L)의 빔은 빔 확장 시스템(51a) 등을 통해 광수렴 광학 시스템(52)으로 진입한다.

광수렴 광학 시스템(52)의 현미경 대물 렌즈(52a)로서, 예를 들어, 20(NA=0.42) 또는 50(NA=0.55)의 배율을 가진 렌즈가 채용된다. 더욱이, 실리콘의 굴절률을 고려하여, 현미경 관찰용으로 사용될 수 있고 실리콘의 내부 처리용으로 최적인 콘덴서 렌즈가 채용될 수 있다. 레이저광(L)의 빔은 광수렴 광학 시스템(52)에 의해 워크피스(W)에 수렴하게 되고 도14의 (b)에 도시된 바와 같이 논리 소자(10a)가 존재하는 실리콘 기판(10)의 상부면을 통해 실리콘 기판(10)으로 진입한다.

여기에 광학 조건은 상부면(11) 상의 표면 스크래치(11a)의 존재가 무시할 정도로 설정된다. 특히, 표면 스크래치(11a)의 존재로 인한 에너지 손실을 고려하여 전력을 상승시키는 방법, 표면 스크래치(11a)가 없는 영역을 통해 실리콘 기판(10)으로 진입하도록 레이저광(L)의 빔을 위치시키는 방법 등이 사용된다. 레이저광의 빔이 상부면(11)을 통해 실리콘 기판(10)으로 진입할 때, 이는 상부면(11)에서 굴절되고 상부면(11)의 내향으로 소정의 거리(a)에 있는 지점(A)으로 수렴되고 내부 크랙(12c)을 형성한다.

실험에 따르면, 그 처리 조건은 빔 수렴점, 산화물 필름(2)의 구조 및 처리용으로 사용되는 레이저 파장에 따라 설정되는 것이 바람직하고, 실리콘 기판(10)의 상부면(11)과 도2에 도시된 내부 크랙(12c)의 상부 팁 사이의 거리는 다음의 이유로 10㎛ 이상이 된다. 즉, 또한 내부 크랙(12c)이 실리콘 기판(10)의 처리 동안 표면 스크래치(11a)에 연결되고 및/또는 실리콘 기판(10)의 상부면(11)은 실리콘 기판(10)이 레이저광(L)의 빔에 노출될 가능성이 있다. 따라서, 이러한 가능성이 실현되지 않는 것을 보증해야 한다.

수렴점(A)의 깊이(a)는 워크피스(W), 즉 실리콘 기판(10) 또는 광수렴 광학 시스템(52)을 한쪽으로 이동시킴으로써 제어할 수 있다. 1,064nm의 파장에 대한 실리콘 기판(10)의 굴절률이 n이고, 기계적 이동의 양(실리콘 기판(10) 또는 광수렴 광학 시스템(52)이 광축과 평행한 방향으로 이동되는 거리)이 d인 경우, 수렴점(A)의 광학 이동의 양은 nd이다. 실리콘 기판(10)의 굴절률(n)은 파장이 1.1 내지 1.5㎛의 범위 내에 있는 경우 대략 3.5이고, 실리콘 기판(10)의 실험적으로 측정된 굴절률(n)의 실제 수치는 3.5에 매우 가깝다. 즉, 기계적 이동의 양이 100㎛인 경우, 레이저광(L)의 빔의 수렴점(A)은 상부면(11)으로부터 실리콘 기판(10)의 내향으로 350㎛이다.

더욱이, 기판의 굴절률이 3.5 근처인 것은 기판이 사실상 반사 상태인 것을 나타낸다. 일반적으로, 광선 빔이 직각으로 기판에 진입하는 경우, 반사율은 ((n-1)/(n+1))²이다. 따라서, 실리콘 기판(10)의 경우에 약 30%이고 광학 에너지의 나머지는 실리콘 기판(10)의 내향에 도달한다. 더욱이, 실리콘 기판(10) 그 자체는 임의 양의 광을 흡수한다. 따라서, 실제로 수렴점(A)에 수렴하는 광학 에너지는 훨씬 더 작다. 625㎛의 두께를 가진 실리콘 기판(10)의 투과율이 실제로 측정되는 경우, 약 20%이다.

레이저광(L)의 빔이 수렴점(A)에 수렴될 때, 수렴점(A)에 위치된 실리콘의 일부는 결정 구조에서 부분적으로 변한다. 결과적으로, 내부 크랙(12)이 발달한다. 실험 결과에 따르면, 내부 크랙(12)의 길이(b)는 2 내지 100㎛의 범위에 있다.

상술된 바와 같이, 계획적 분할선(C) 바로 아래의 실리콘 기판(10)의 내부 부분은 먼저 실리콘 기판(10)의 지점으로부터 시작하는 내부 크랙(12)을 형성하고 그 후 계획적 분할선(C)에 이어서 실리콘 기판(10)에 대해 수렴점(A)을 이동시킴으로써 처리된다. 도3을 참조하면, 두 종류의 계획적 분할선(C), 즉 서로 수직이고 방향 플래트(10b)를 기준으로 착안된 선(C1, C2)이 있다.

워크피스(W) 또는 실리콘 기판(10a)은 X, Y 방향 양쪽으로 이동가능한 자동 스테이지(53) 상에 장착되고, 따라서 그 위치는 수평면에서 자유롭게 변경될 수 있다. 광축에 평행한 방향(실리콘 기판의 깊이 방향에 평행한 방향) 또는 Z방향으로 워크피스(W)의 이동의 경우, 워크피스(W)은 워크피스 또는 광수렴 광학 시스템이 장착된 자동 스테이지를 Z 스테이지(52c)에 제공하여 이동되어, 광수렴 광학 시스템(52)과 워크피스(W) 사이의 간극이 변경될 수 있다.

워크피스(W)가 X 또는 Y방향으로 이동되는 속도는 주파수 및/또는 크랙 패턴을 고려하여 결정된다. 보통, 주파수가 10 내지 100KHz의 범위에 있는 경우, 10 내지 100mm/sec의 범위가 표준 이동 속도 범위가 되는 것으로 여겨진다. 만약 이동 속도가 100mm/sec를 초과하면, 실리콘 기판(10)의 내부는 이동 방향에서 불연속으로 처리된다. 몇몇 경우에, 계획적 분할선(C)의 방향에서 인접한 두 개의 크랙 사이의 거리는 상당하게 되거나 또는 유사한 문제가 발생되고, 다음 단계 또는 분할 단계에 역영향을 미친다.

광수렴 광학 시스템(52)의 경우, 관찰 카메라(52d)는 레이저광(L)의 빔이 수렴되게 되는 워크피스의 지점이 관찰 카메라(52d)의 초점 지점과 일치하도록 위치된다. 실리콘 기판(10)의 반사율이 약 30%이기 때문에, 광원의 출력과 정합하는 필터는 관찰 카메라(52)의 소자가 손상되는 것을 방지하기 위해 채용된다. 관찰용 조도(illumination)의 경우, 코흘러 조도가 가능하게 되도록, 집광용으로 사용되는 현미경 대물 렌즈(52a)의 입구 동공의 위치가 광원의 위치와 일치하도록 릴레이 렌즈가 채용된다. 더욱이, 조도는 조도용 광학 요소가 손상되는 것을 가능한 많이 방지하도록 필터를 통해 행해진다.

상술된 관찰 광학 시스템에 더하여 자동초점 광학 시스템(54)을 채용함으로써 워크피스(W)까지의 거리가 측정된다. 자동초점 광학 시스템은 관찰 카메라(52d)에 의해 달성된 화상의 콘트라스트를 달성하고 초점 정도 및 기울기를 계산한다. 실제로, 이러한 콘트라스트를 측정하기 위해 워크피스(W)로의 거리를 미세하게 변경하면서 초점 정도 및 기울기를 측정함으로써 최상 위치가 선택된다. 자동 초점 시스템은 워크피스(W) 또는 실리콘 기판(10)의 평행성에 기초하여 조절된다. 또한, 자동 초점 시스템은 레이저광의 빔을 투사함으로써 거리를 측정하는 형태일 수 있다.

실리콘 기판(10)은 상술된 바와 같이 내부적으로 처리되고, 실리콘 기판(10)을 처리 개시 전에 다음의 지점에 관심을 가져야 한다.

(Ⅰ) 도15를 참조하면, 실리콘 기판(10)의 처리는 실리콘 기판(10)의 에지로부터 개시된다. 그러나, 실리콘 기판(10)의 주연부는 전술된 바와 같이 모따기 처리된다. 따라서, 실리콘 기판(10)이 실리콘 기판(10)의 상부면(11)에 수직인 방향으로 계획적 분할선과 정렬되지 않는 다음의 선으로 처리될 가능성이 있다. 도9의 (a)의 부분(E)의 확대도인 도9의 (d)를 참조하면, 모따기 처리에서 나온 (비틀린) 표면(10c)은 이 경우에 그 수직 선의 방향이 레이저광의 빔이 그에 진입하는 방향과 상이하고 따라서 레이저광의 빔이 계획적 수렴점(A)으로부터 오프셋된 지점으로 수렴하게 된다는 점에서 실리콘 기판(10)의 실질적인 상부면(11)과 상이하다. 결과적으로, 내부 크랙의 선은 도면에 도시된 바와 같이 계획적 분할선(C)과 상이한 방향으로 형성된다. 만약 내부 크랙의 그룹이 상술된 방향으로 형성되면, 후술되는 바와 같이 실리콘 기판(10)을 분할하는 경우 실리콘 기판(10)이 그 주연부로부터 분할하기 시작하고 도9의 (e)에 도시된 바와 같이 계획적 분할선(C)과 상이한 선을 따라 분할될 가능성이 있다. 내부 크랙이 실리콘 기판(10)의 모따기 처리된 부분에서도 계획적 분할선(C)을 따라 형성되도록 실리콘 기판(10)을 처리하기 위한 방법의 경우, 모따기 처리에 의해 형성된 경사진 표면의 각도에 따라 레이저광의 빔의 입사각을 변경하는 방식을 사용하는 것이 적당하다. 그러나, 이러한 방법의 채용은 그 시스템을 복잡하게 하여 비실용적이다. 또한, 실질적인 상부면(11) 아래의 실리콘 기판(10)의 일부에만 내부 크랙(모따기 처리로부터 나온 경사진 표면(10c) 아래의 실리콘 기판(10)의 부분에는 어떤 내부 크랙도 없음)을 형성하는 것이 가능하고, 실리콘 기판(10)을 분할하기 위한 내부 크랙은 그 내부 크랙이 주연부를 향해 실리콘 기판(10)의 중심으로부터 진행하도록 형성된다. 그러나, 이러한 경우, 내부 크랙이 경사진 주연면(10c)의 인접부로 진행하는 것을 중지시키는 것이 가능하다. 비교하여, 이러한 실시예에서, 표면 스크래치(11a)는 계획적 분할선(C)에 이어서 행해지고, 따라서 내부 크랙(12)의 진행이 표면 스크래치(11a)에 의해 안내된다. 따라서, 실리콘 기판(10)이 계획적 분할선(C) 이외에 다음 선을 분할하 는 것이 발생하지 않는다. 즉, 원하지 않는 크랙이 실리콘 기판(10)의 주연 경사면(10c)으로부터 발달되는 문제를 방지할 수 있다.

본 실시예의 상기 설명으로부터 명백하듯이, 내부 처리는 실질적인 상부면 아래의 실리콘 기판(10)의 일부(모따기 처리로부터 나온 주연 경사면을 제외하고)에만 제한되고, 내부 처리가 종료된 지점은 모따기 처리로부터 나온 주연 경사면과 실질적인 상부면 사이의 경계부 또는 경계부로부터 중심을 향해 다소 오프셋된 지점과 일치한다.

(Ⅱ) 도3을 참조하면, 실리콘 기판(10)을 특이한 형상, 예를 들어 직사각형 칩의 복수의 칩으로 분할하는 경우, 먼저 한 그룹의 내부 크랙(12)은 각각의 칩의 더 긴 에지와 평행한 계획적 분할선(C1)(제1 분할 방향)에 이어서 형성되고, 그 후 한 그룹의 내부 크랙(12)은 각각의 칩의 더 짧은 에지와 평행한 계획적 분할선(C2)(제2 분할 방향)에 이어서 형성된다.

실리콘 기판(10)이 특이한 형상의 칩, 특히 직사각형 칩을 보유하는 경우, 실리콘 기판(10)이 완전히 분할되는 것이 실패하는 문제 또는 실리콘 기판(10)이 바람직하지 않게 분할되는 문제가 각각의 칩의 더 짧은 에지와 평행한 선을 따라 실리콘 기판(10)을 분할할 때보다 각각의 칩의 더 긴 에지와 평행한 선을 따라 실리콘 기판(10)을 분할할 때 더 쉽게 발생한다. 처리(Ⅱ)에 따르면, 각각의 칩의 더 긴 에지와 평행한 계획적 분할선(C1)에 이어서 실리콘 기판(10)을 내부적으로 처리하기 위한 레이저광의 빔이 각각의 칩의 더 짧은 에지와 평행한 계획적 분할선(C2)에 이어서 형성된 내부 크랙의 그룹에 의해 부분적으로 차단되는 것이 발생하 지 않는다. 따라서, 실리콘 기판(10)이 각각의 칩의 긴 에지와 평행한 계획적 분할선(C1)에 이어서 내부적으로 만족스럽게 처리되는 것을 보증한다.

상술된 바와 같이, 수렴점(A)당 형성된 내부 크랙의 길이는 2 내지 100㎛인 반면에, 내부적으로 처리되는 실리콘 기판(10)의 두께는 625㎛이다. 따라서, 실리콘 기판(10)의 상부면(11) 상의 계획적 분할선에 실리콘 기판(10)을 용이하고 정확하게 분할하도록 하기 위해, 실리콘 기판(10)의 두께 방향으로 실리콘 기판(10)의 복수의 내부 부분이 수평 방향으로 처리 지점당 처리되어야 한다. 실리콘 기판(10)의 복수의 내부 부분이 처리되는 순서의 경우, 상부면(11)으로부터 가장 먼(가장 깊은) 부분이 먼저 처리되고, 그 후 그로부터 상향으로 상부면(11)을 향해 하나씩 처리된다.

도16의 (a)를 참조하면, 실리콘 기판(10)의 수평 방향으로 모든 처리 지점 중 실리콘 기판(10)의 두께 방향으로 모든 n번째 크랙은 깊이가 동일하게 되고 계획적 분할선(C)과 평행한 방향으로 평행하게 정렬되도록 형성된다. 예를 들어, 소정의 깊이에 형성된 내부 크랙의 그룹, 예를 들어 내부 크랙(12a)의 그룹이 소정의 조건하에 레이저광의 빔으로 실리콘 기판(10)의 상응하는 부분을 내부적으로 처리함으로써 형성되고, 따라서 모든 내부 크랙(12)은 동일한 형상이 되는 것으로 예측된다. 그러나, 실제로 그 결과적인 내부 크랙은 레이저광(L)의 빔이 수렴되는 소정의 지점에 레이저광(L)의 빔으로부터의 열에 의해 내부 크랙이 형성되는 형상 및 크기가 다소 자동적이기 때문에 도16의 (b) 및 도16의 (c)에 도시된 바와 같이 동일한 그룹에서도 형상이 다소 상이하다. 그러나, 레이저 출력 또는 렌즈 시스템의 구성 등과 같은 처리 조건, 기판(10)용 재료, 즉 워크피스, 처리 온도, 기판(10)의 표면 조건 등, 즉 제어할 수 없는 것들을 제외한 처리 조건이 제어된다. 따라서, 모든 내부 크랙이 다소 동일한 길이로 형성된다. 따라서, 내부 크랙의 길이는 내부 크랙의 전형적인 길이로 제어될 수 있다.

실리콘 기판(10)에서 내부 크랙(12)의 길이를 제어하기 위한 수단의 경우, 워크피스 상에 레이저광의 빔을 투과하는 경우 워크피스의 상부와 바닥면 사이의 온도 차이를 제어하는 것이 적절하다. 더욱이, 레이저광(L)의 빔이 수렴점(A)에 제공하는 에너지의 양과 수렴점(A)에서 레이저광(L)의 빔의 직경을 증가시키거나 또는 감소시키는 것과, 레이저에 전류가 제공되는 양을 변경하는 것과, 진폭 주파수를 변경하는 것은 이러한 매개변수를 변경하는 것이 내부 크랙이 형성되는 길이에 차례로 영향을 미치는 레이저 펄스 폭을 변경하기 때문에 또한 적절하다. 워크피스가 실리콘 기판(10)인 경우 내부 크랙 중 길이의 차와 관련하여, 내부 크랙의 길이가 10 내지 200nm의 범위 내에 유지되면 실리콘 기판(10)의 상부면(11)으로부터 내부 크랙의 위치가 더 깊으면 내부 크랙이 더 긴 경향이 있다.

실리콘 기판(10)의 내부 처리는 실리콘 기판(10)의 상부면(11)의 인접부에 내부 크랙(12c)의 형성 중에 표면 스크래치(11a)가 존재하는 상부면(11)에 진행하지 않도록 수행된다. 형성된 내부 크랙(12)이 성장하고 레이저광의 빔으로부터의 열 등으로 인해 수렴점(A)의 인접부의 상부면(11)에 도달하는 이러한 임의 처리 조건은 선택되지 않는다. 만약 내부 크랙(12)이 상부면(11)에 도달하면, 내부 처리로부터의 파편은 크랙(12)으로부터 나오고 상부면 전체에 퍼져서, 논리 소자 오염 등과 같은 문제를 야기한다.

이러한 문제를 방지하기 위한 하나의 방법은 다음의 이유로 수렴점(A)으로부터 (상부면(11)으로부터 벗어나 이동하는 방향인) 크랙이 하방으로 진행하는 처리 조건을 선택하는 것이다. 즉, 수렴점(A)은 사실상 내부 크랙이 발달하는 지점과 일치한다. 따라서, 이러한 공정 조건의 선택은 상부면(11)에 대한 크랙(12)의 진행팁의 위치를 정밀하게 조절할 수 있게 한다. 또한, 상기 변화가 발생한 경우, 상부면(11) 상에서 크랙(12)의 진행에서의 변화의 영향을 최소화할 수 있다. 이에 비해, 내부 크랙(12)이 수렴점(A)으로부터 상향으로 진행할 경우, 내부 크랙(12)의 진행에서 변화가 발생할 때, 상기 크랙은 상부면(11)에 도달할 수 있다. 도17은 내부 크랙(12)이 상향으로 진행, 즉 레이저광(L)의 빔의 진입점 방향으로 진행하고 하향으로 진행하는 경우를 도시한다. 도17의 수렴점(A)은 실리콘 기판(10)의 상부면(11)이 실리콘 기판(10)의 내부 진행 중에 손상되는 것을 방지하도록 그리고 실리콘 기판(10)을 분리시키는 것을 용이하게 하도록 상부면(11)으로부터 10 내지 100㎛ 깊이로 설정된다. 내부 크랙(12)이 이러한 수렴점(A)으로부터 상향으로 진행하는 경우, 내부 크랙의 진행팁은 도17에 도시된 바와 같이 상부면(11)에 도달하여, 레이저광(L)의 빔이 실리콘 기판(10)에 수렴되는 소정의 상태에서 내부 공정으로부터의 잔해가 상부면 상에 내뿜어지는 것을 허용한다. 따라서, 본 실시예에서, 내부 크랙(12)은 내부 크랙(12)이 진행팁이 광수렴 지점(A), 다시 말해서 내부 크랙(12)이 도18에 도시된 바와 같이 실리콘 기판(1)에 레이저광(L)의 빔이 진입하는 실리콘 기판 표면으로부터 광수렴 지점(A)의 대향측 상에 최종적으로 도달하는 이 론점(B)을 기준으로 실리콘 기판(1)의 바닥측면 상에 있도록 형성된다. 이러한 공정을 실행하는 실제 방법들 중 하나에서, 실리콘 기판(10)에 레이저광(L)의 빔이 진입하는 실리콘 기판 표면으로부터 광수렴 지점(A)의 대향측 상에 실리콘 기판(10)에서의 인장 응력이 발생할 필요가 있다. 보다 구체적으로, 도19의 (a)에 도시된 바와 같이 다이싱 테이프(dicing tape; T)를 신장시킴으로써 레이저광(L)의 빔이 실리콘 기판(10)으로 진입하는 지점으로부터 광수렴 지점(A)으로부터 대향측 상에 실리콘 기판(10)에서의 인장 응력을 발생시키면서 실리콘 기판(10)이 내부적으로 처리되는 방법과, 도19의 (b)에 도시된 바와 같이, 실리콘 기판(10)에 의해 용이하게 흡수되는 레이저광의 비임에 따라 내부 크랙(12)의 위치를 일치시키는 실리콘 기판(10)의 바닥측에서의 열응력을 발생시킴으로써 내부 크랙(12)의 진행을 강화시키는 방법이 있다.

광수렴 지점(A)으로부터 내부 크랙(12)이 레이저광(L)의 빔의 지점으로부터 멀리 진행시키는 방향(하향)으로 내부 크랙(12)의 진행을 허용하는 방향을 제한시키는 상기 설명한 처리 방법으로부터의 결과적인 이점은 다음과 같다: 상기 설명한 두 개의 처리 방법이 크랙을 동일지점으로 진행시키는 데 사용되었다고 하면, 이러한 처리 방법은 내부 크랙(12)이 광수렴 지점(A; 도17)으로부터 상향 및 하향 모두로 진행하는 것을 허용하는 처리 방법이 사용된 경우보다 수렴점(A)으로부터 내부 크랙(12)의 바닥 단부(B)로의 거리를 더 길게 설정할 수 있게 한다. 따라서, 이러한 처리 방법은 상부면(11)에 광수렴 지점(A)의 위치가 근접할 수 있게 하여, 상부면(11)에서의 레이저광(L)의 빔의 수평 단면과 균등한 레이저광(L)의 빔의 빔에 의 해 조명된 상부면(11)의 영역의 크기를 감소시킬 수 있다. 따라서, 이러한 처리 방법은 논리 회로 및 노즐층(3)에 의해 발생된 (기판에서의 광수렴 지점에 도달하는 레이저광이 반사에 의해 감소된 현상) "소멸(eclipses)"의 양을 감소시킬 수 있어, 실리콘 기판(10)을 보다 큰 효율로 내부적으로 처리할 수 있다.

도16의 (a)에서, 실리콘 기판(10)의 두께 방향의 관점에서, 내부 크랙(12)은 복수의 작은 크랙 예로서, 12a 내지 12c를 포함하는 불연속적일 수 있거나 또는 연속적일 수 있다. 또한, 실리콘 기판(10)이 레이저광(L)의 빔에 의해 스캐닝되는 방향의 관점에서, 복수의 내부 크랙(12)은 도16의 (b)에 도시된 바와 같은 인접한 두 개의 내부 크랙들 사이에 비교적 큰 간격이 있는 불연속이거나 또는 도16의 (c)에 도시된 바와 같이 서로 상호 연결될 수 있다.

실리콘 기판(10)의 상부면(11)에 가장 근접한 내부 크랙(12)의 그룹은 상부면(11)으로부터 10 내지 100㎛의 깊이에서 위치되며, 표면 스크래치(11a)와 접촉하지 않는다.

따라서, 광수렴 지점(A)의 위치가 설정되면, 레이저광의 빔 출력용으로 설정된 진폭은 설정 광수렴 지점(A)에 상당하는 실리콘 기판(10)의 내부를 처리할 때 변경되며, 전력 및 주파수는 미리 얻어진 데이터(크랙 길이)를 기초로 선택된다. 또한, 상기 스테이지가 이동되는 속도는 에너지 밀도를 일정하게 유지시키도록 선택된 전력 및 주파수에 따라 변경될 필요가 있다.

실리콘 기판(10)이 15 내지 1,000nsec의 범위의 값으로 설정된 펄스 폭으로 내부적으로 처리될 때, 에너지 레벨은 2 내지 100μJ의 범위로 설정되며, 최종 내 부 크랙(12)의 길이는 2 내지 100㎛의 범위이다. 따라서, 소정의 길이를 갖는 내부 크랙은 적절한 레이저 진폭 조건을 선택함으로써 형성될 수 있다.

내부 크랙(12)의 3개의 그룹, 즉 계획적 분할선(C) 아래로 지향되고 깊이가 상이한 내부 크랙(12c)의 그룹, 내부 크랙(12a)의 그룹 및 내부 크랙(12b)의 그룹의 형성은 레이저광(L)의 빔의 밀도를 제어하면서 상기 설명한 처리 방법을 사용하여 형성되며, 상부면(11)에 가장 밀접한 내부 크랙(12c)은 두 개의 내부 크랙(12a, 12b)의 다른 것보다 길이가 짧아지게 된다. 내부 크랙(12c)이 내부 크랙(12a, 12b)보다 짧아지는 처리 조건을 선택한 이유는 내부 크랙(12c)의 그룹의 형성 중에 우연히 실리콘 기판(10)의 상부면(11)에 이탈식 내부 크랙(12c)이 도달하여 상부면(11)을 오염시키는 문제를 방지하기 위한 것이다.

내부 크랙(12c)의 그룹이 이하 설명하는 실리콘 기판(10)의 분할 중에 표면 스크래치(11a)와 접촉하는 것을 보장하기 위해, 내부 크랙(12)의 그룹은 실리콘 기판(10)의 내부 처리 중에 우연히 표면 스크래치(11a)와 접촉하지 않는 범위 내에 가능한한 밀접하게 형성되는 것이 바람직하다.

다시 말해서, 실리콘 기판(10)의 표면 또는 내부 처리 중에 이탈식 크랙(12c)이 우연히 실리콘 기판(10)의 상부면(11)에 도달하여 상부면(11)을 오염시키는 우연한 문제를 방지하기 위해, (11a)의 바로 아래에 위치된 내부 크랙(12c)이 그룹과 표면 스크래치(11a) 사이에 소정의 갭의 양이 구비되는 것이 바람직하다.

도20의 (a)에서, 내부 크랙(12c)이 표면 스크래치(11a) 아래에 직접 형성될 때, 광수렴 지점(A)으로부터 하향 성장하는 거리는 상향으로 성장하는 것만큼의 거 리보다 큰 경향이 있다. 극단적인 경우, 내부 크랙(12c)은 광수렴 지점(A)으로부터 단지 하향으로 성장한다. 이러한 현상의 이유는 다음과 같다. 즉, 내부 크랙(12)의 그룹이 실리콘 기판(10)의 상부면(11)에 밀접해 질 때, 레이저광(L)의 빔은 실리콘 기판(10)에 의해 영향 받는다.(상부면(11)에 의해 반사되거나 또는 실리콘 기판(10)에 의해 흡수된다) 결국, 내부 크랙(12)이 광수렴 지점(A)으로부터 상향 성장되게 하는 에너지의 일부는 상부면(11)에서 부분적으로 손실된다. 결국, 내부 크랙(12c)은 에너지 밀도가 높은 레이저광(L)의 빔의 경로에 있게 되더라도 내부 크랙(12)을 형성하기 위한 광수렴 지점(A)과 상부면(11) 사이의 실리콘 기판(10)의 일부로 성장하지는 않는다.

본 발명 및 상기 인용한 것과 상이한 발명의 발명자에 의해 이루어진 연구에서는 크랙(12)의 상부 1/3의 인접부(레이저 빔 진입부에 근접한 부분)에서 실리콘에 잔류 인장 응력이 남아있음이 발견되었다.(도20의 (b)) 이러한 잔류 인장 응력은 내부 크랙(12)을 넓게하는 방향으로 작용한다. 따라서, 이러한 잔류 인장 응력의 존재는 내부 크랙(12c)과 상부면(11) 사이의 실리콘 기판(10)의 부분, 즉 내부 크랙(12)이 진행하지 않는 부분에서 내부 크랙(12c)이 성장하는 방향에 수직 방향으로 내부 크랙(12c)을 잠재적으로 넓혀, 내부 크랙(12c)이 표면 스크래치(11a)에 연결되는 것을 용이하게 하여 내부 크랙(12c)이 표면 스크래치(11a)로 예견치 않게 진행하는 것을 가능하게 한다.

또한, 내부 크랙(12c)의 표면 스크래치(11a)로의 예견치 않은 성장은 표면 스크래치(11)가 본 실시예에서와 같이 실리콘 기판(10)의 표면 처리 후에 수행되는 실리콘 기판(10)의 내부 처리 중에 발생되어 상부면(11)을 오염시키게 한다. 이에 비해, 실리콘 기판(10)의 표면 처리가 실리콘 기판(10)의 내부 처리 후 수행된 경우, 도38에서 도시된 바와 같이 바람직하지 못한 크랙이 실리콘 기판(10)의 표면 처리 중에 상부면으로 발달하는 것을 가능하게 한다.

도20의 (a)에서, 이러한 문제를 방지하기 위한 수단에 관해, 광수렴 지점(A)의 깊이와, 실리콘 기판(10)이 레이저광(L)의 빔으로 처리되는 조건은 내부 크랙(12c)으로부터 표면 스크래치(11a)로의 거리(l) 및 실리콘 기판(10)의 두께 방향의 관점에서 내부 크랙(12c)의 길이(c)가 다음의 관계를 만족시키도록 설정되어야 한다.

l > c/2

상기 관계는 본 발명의 발명자들에 의해 수행된 연구의 결과로써 얻어졌고, 상기 추정은 연구로부터 발명자에 의해 추론되었다.

특히, 도20의 (a)의 실리콘 기판(10)의 상부면(11)과 내부 크랙(12c) 사이의 실리콘 기판의 영역에는, 인장 응력이 잔류하는 도20의 (b)에 도시된 내부 크랙(12c)의 상부의 인접부의 일부와 같은 부분이 있다. 따라서, 내부 크랙(12c) 상의 이러한 부분은 레이저광(L)의 빔에 의해 영향을 받는 잔류 인장 응력의 존재로 인해 용이하게 크랙된다. 상기 부분의 두께는 실리콘 기판(10)의 두께 방향의 관점에서 내부 크랙(12c)의 길이의 0.5배 거칠어 보인다.

표면 스크래치(11a) 및 내부 크랙(12c)은 부등식 l > c/2이 만족되도록 형성된 경우 도38에서 도시된 것과 같이 표면 스크래치(11a)의 바닥에 연결되지 않은 바람직하지 못한 크랙이 실리콘 기판(10)이 분할될 때까지 발달될 수 없다는 점은 경험적으로 공지되어 있다.

실리콘 기판(10)의 상부면(11)에 가장 밀접한 내부 크랙(12c)의 그룹이 상기 설명한 요구 사항을 충족시키도록 형성되도록, 상부면(11)으로부터 10 내지 100㎛의 범위의 깊이로 위치되고, 표면 스크래치(11a)에 우연적으로 접촉하지 않게 된다.

이에 비해, 내부 크랙(12a)의 그룹 및 내부 크랙(12b)의 그룹은 표면 오염을 발생시키지 않는다. 따라서, 내부 크랙(12a, 12b)는 내부 크랙(12c)과 같이 길이면에서 정밀해질 필요가 없다. 또한, 실리콘 기판(10)에서 발생된 응력의 양을 실리콘 기판(10)을 분할할 때 감소시키기 위해, 내부 크랙(12c)이 성장하는 것이 허용되는 길이보다 상대적으로 큰 길이로 성장하도록 상기 설명한 방법을 사용하여 제어가 수행된다. 몇몇의 경우, 실리콘 기판(10)의 바닥면에 밀접하게 형성된 내부 크랙(12a)은 도21에 도시된 바와 같이 바닥면까지 성장하는 것을 허용될 수 있다.

이후, 깊이가 상이한 내부 크랙의 그룹이 형성되는 순서는 다음과 같다.

우선, 도22의 (a)에 도시된 제1 방법에 따라, 그룹의 내부 크랙, 예로서 내부 크랙(12)은 계획적 분할선(C)의 소정 개수 또는 모든 계획적 분할선(C) 아래에 형성되어, 실리콘 기판(10)의 상부면(11)으로부터 상호 동일한 깊이가 되며, 이후 우선 형성된 내부 크랙(내부 크랙(12a))의 그룹과는 상이한 깊이의 다른 그룹의 내부 크랙, 예로서 내부 크랙(12b)은 계획적 분할선(C)의 소정 개수 또는 모든 분할 선(C) 아래에 형성된다. 다시 말해서, 상이한 깊이의 복수의 그룹의 내부 크랙은 실리콘 기판(10) 내에서 단계적으로 형성된다. 따라서, 제1 방법은 인접 계획적 분할선(C)의 영향을 감소시킬 수 있다.

도22의 (b)에 도시된 제2 방법에 따르면, 우선 깊이가 상이한 내부 크랙(12c)의 그룹, 내부 크랙(12a) 그룹 및 내부 크랙(12b) 그룹은 제1 계획적 분할선(C) 아래에 연속적으로 형성되며, 동일한 공정이 다음 분할선(C) 아래에 반복된다. 이러한 방법은 자동 초점 기구가 실리콘 기판(10)의 평평화에 따른 광수렴 지점의 위치를 조절할 필요가 있을 때 처리 개시점에서 작동되는 횟수를 감소시킬 수 있다.

도23의 (a) 내지 도23의 (d)는 제1 및 제2 처리 방법 사이에서 실리콘 기판(10)의 내부 처리의 다양한 단계가 수행되는 순서에서의 차이를 3차원적으로 도시한 것이다. 도23의 (a), 도23의 (b) 및 도23의 (c)는 제1 방법을 도시한 것이며, 도23의 (d)는 제2 방법을 도시한 것이다. 도23의 (a) 내지 도23의 (d)에서, 내부 크랙(12a, 12b, 12c)는 분리된다. 그러나, 실리콘 기판(10)이 만족스럽게 분할되는 것을 보장하기 위해, 내부 크랙(12)이 두 개의 그룹의 내부 크랙(12)의 각각의 적어도 소정의 섹션에 연결되는 것이 바람직하다.(도16의 (c))

제1 방법에는, 광수렴 지점(A)이 계획적 분할선(C)을 따라 이동되는 방향의 관점에서, 광수렴 지점(A)이 도23의 (a) 및 도23의 (b)에 도시된 것과 같이 일방향으로만 이동되는 경우와, 도23의 (c)에 도시된 것과 같이 두 방향(일방항으로 그리고 이후 역전 방향으로)으로 이동되는 경우, 두 개의 경우가 있다. 후자의 경우는 실리콘 기판(10)이 스캐닝되는 전체 거리면에서 짧고, 따라서 후자의 경우 실리콘 기판(10)을 처리하는 데 필요한 시간을 줄일 수 있다.

본 실시예에서, 후자의 경우가 선택된다. 그러나, 이러한 선택되는 경우는 실리콘 기판(10)의 상태(실리콘 기판(10)의 병행 및 비틀림)의 포괄적인 연구를 기초로 결정되어야 한다.

도3에서, 두 개 이상의 계획적 분할선(C1) 및 분할선(C1)에 교차하는 두 개가 이상의 분할선(C2)이 있는 경우, 분할선(C1, C2)이 서로 교차하는 지점(교차점 C12)이 있다. 각각의 교차점(C12)의 인접부에서, 레이저광(L)의 빔이 제1 분할선(C1) 아래에 내부 크랙의 그룹이 형성된 후 제1 분할선(C1)을 따라 이동되는 것과 동일한 깊이에서 실리콘 기판(10)을 내부적으로 처리하도록 제2 분할선(C2)을 따라 이동될 때, 레이저광(L)의 빔은 제1 분할선(C1) 아래에 형성된 내부 크랙의 그룹에 의해 차단된다. 이러한 현상은 국부적 형상이며, 제2 분할선 아래의 실리콘 기판(10)의 전체 부분에 걸쳐 발생하지는 않는다. 그러나, 제2 분할선을 따라 레이저광(L)의 빔을 이동시키면서, 상기 처리 조건을 에너지 손실을 고려하여 교차점(C12)의 인접부에서 변경시키거나 또는 제2 분할 방향으로 스캐닝을 개시하기 전에, 상기 처리 조건을 변경, 예로서 조명 에너지를 증가시켜, 실리콘 기판(10)이 제2 분할 방향으로 처리될 때, 실리콘 기판(10)은 실리콘 기판(10)이 제1 분할 방향으로 처리되는 상태에서 다른 조건 하에서 처리된다.

[파단 및 분할 처리]

계획적 분할선들 각각을 따르는 실리콘 기판(10)의 상부면(11) 상의 표면 스 크래치(11a)의 형성 및 실리콘 기판(10)에서 각각의 표면 스크래치(11a) 아래의 내부 크랙(12a)의 그룹, 내부 크랙(12b)의 그룹 및 내부 크랙(12c)의 그룹의 형성 후에, 표면 스크래치(11a)와 내부 크랙(12)의 3개의 그룹에 가장 근접한 그룹 또는 내부 크랙(12c)의 그룹 사이는 연결되지 않는다. 따라서, 레이저광(L)의 빔에 의해 실리콘 기판(10)을 처리한 후, 실리콘 기판(10) 상의 개별적인 논리 소자(10a)는 실리콘 기판(10)으로부터 분리되지 않는다. 따라서, 물체(실리콘 기판(10))가 분할되는 피스 또는 피스들, 예로서 반도체 소자 칩 등은 분할되는 물체로부터 떨어질 가능성은 없다. 또한, 외력의 인가를 방해하는 분할되는 상기 물체의 피스 또는 피스들의 위치적 이탈은 물체의 분할 중에 발생하지 않는다.

상기 설명한 상태에서의 실리콘 기판(10)은 다음의 순서로 분할되어 분리된다.

도24에서, 표면 스크래치(11A) 및 내부 크랙(12; 12a, 12b, 12c)의 형성 후, 실리콘 기판(10)은 다이싱 테이프(T) 상에 장착되어 유지되면서 그 바닥면이 상향으로 향하도록 분할 장치의 탄성 고무 시트(60) 상에 놓여진다. 탄성 고무 시트(60)는 실리콘 고무, 플루오르네이티드 고무 등으로 형성된다. 실리콘 기판(10)의 상부면(11)이 고무 시트(60)와 접촉할 때 오염 물질이 상부면(11)에 부착되는 것을 방지하기 위해, 백 그라인딩 등에 사용되는 상업적으로 입수가능한 보호 테이프(R)의 피스는 내부 크랙(12)의 형성 후 실리콘 기판(10)의 상부면(11)에 부착될 수 있다.

실리콘 기판(10)은 다이싱 테이프(T)를 통해 스테인레스 강철 롤러(61)로 실 리콘 기판(10)을 가압함으로써 분할된다. 특히, 우선 실리콘 기판(10)은 실리콘 기판(10) 상의 계획적 분할선(C)들 중 하나, 바람직하게는 상기 설명한 제1 분할 방향에 평행한 분할선(C)이 롤러(61)의 축선에 대략적으로 평행하게 되도록 고무 시트(60) 상에 놓여지게 된다. 이후, 실리콘 기판(10)은 실리콘 기판(10) 상에 롤러(61)를 회전시키면서 롤러(61)에 의해 가압된다. 실리콘 기판(10)이 가압되기 때문에, 롤러(61) 바로 아래의 고무(60)의 부분은 함몰 방식으로 변형된다. 결국, 실리콘 기판(10)의 상부측, 즉 실리콘 기판(10)의 고무 시트 측을 스크래치하는 방향으로 작용하는 응력이 실리콘 기판(10)에 발생된다. 상기 응력은 상부면(11)의 가장 약한 영역에 작용하며, 다시 말해서 계획적 분할선(C1)에 일치하는 표면 스크래치(11a)를 넓히는 기능을 한다.

결국, 크랙은 레이저광(L)의 빔을 초점맞춤시키는 실리콘 기판(10)의 내부 처리에 의해 표면 스크래치(11a)로부터 발달되어 내부 크랙(12a, 12b, 12c)에 연결된다. 따라서, 상기 크랙은 실리콘 기판(10)의 상부면으로부터 바닥면에 연속적이게 된다. 다시 말해서, 실리콘 기판(10)은 계획적 분할선(C1)을 따라 분할된다. 크랙의 진행에 있어, 상기 크랙은 다음의 실리콘 기판(10)의 결정체 방향성을 발생시킨다. 그러나, 실리콘 기판(10)의 분할은 표면 스크래치(11a)에 크랙이 연결될 때 발생되므로, 실리콘 기판(10)이 계획적 분할선(C1)으로부터 사실상 오프셋된 선을 따라 분할되고 각각의 크랙이 각각의 표면 스크래치(11a)의 폭 범위 내에서 실리콘 기판(10)의 일부를 통해 발달되는 것은 발생되지 않는다. 실리콘 기판(10)을 가로지르는 롤러(61)의 진행으로, 실리콘 기판(10)은 제1 분할 방향과 평행한 각각 의 계획적 분할선(C1)에서 분할된다. 롤러(61)가 회전되는 방향에 있어, 롤러가 실리콘 기판(10)의 에지의 일 지점으로부터 상기 에지의 대향 지점으로 회전되는 방법과 롤러가 실리콘 기판(10)의 중심부로부터 에지 방향으로 회전됨으로써 실리콘 기판(10)이 가압되는 방법 중 어느 하나가 사용될 수 있다.

이후, 실리콘 기판(10)은 제2 분할 방향과 평행한 계획적 분할선(C2)이 롤러(61)의 축에 대략적으로 평행하게 되도록 90°로 회전된다. 이후, 실리콘 기판(10)은 실리콘 기판(10)이 제1 분할 방향으로 분할될 때마다 롤러(61)에 의해 가압되어 크랙은 제2 분할 방향에 평행한 표면 스크래치(11a)로부터 발달되어 실리콘 기판(10)의 바닥면에 도달한다.

실리콘 기판(10)의 주연부를 향한 크랙의 진행에 있어, 모따기 처리되어 경사진 표면(10c)의 내향측 상의 그리고 이후의 실리콘 기판(10)의 단일 또는 복수의 부분으로부터 개시되어 계획적 분할선(C1)을 따라 진행된다. 경사진 표면(10c)에 상응하는 실리콘 기판(10)의 부분 또는 내부 크랙이 없는 실리콘 기판의 모따기부를 통한 크랙의 진행은 도25에 도시된 바와 같이 표면 스크래치까지 안내된다. 다시 말해서, 모따기되어 경사진 표면(10c)에 상응하는 실리콘 기판(10)의 부분이 적절하게 분할되더라도, 표면 스크래치(11a)의 이론적 신장부를 따라 분할된다.

상기 설명한 처리를 통해, 실리콘 기판(10)은 복수의 개별적인 소자 칩(논리 소자(10a))으로 분할된다.

도24에 도시된 분할 처리에서, 강성 롤러(61)에 의해 발생된 고무 시트(60)의 변형으로 인한 응력은 실리콘 기판(10)의 상부 표면부 상에 작용하게 된다. 따 라서, 이러한 처리 중에 논리 소자(10a) 및 노즐 층(3)이 손상되는 문제를 방지하기 위해, 롤러(61)에 의해 실리콘 기판(10)에 인가되는 부하량 및 고무 시트(60)의 두께 및 경도는 적절하게 선택되어야 한다. 또한, 다이싱 테이프(T) 및 표면 보호 테이프(R)가 실리콘 기판(10)의 분할을 방해하는 것을 방지하도록 그 재료 및 두께도 적절하게 선택되어야 한다.

바닥측으로부터 직선을 따라 실리콘 기판(10)을 균일하게 가압하기 위한 수단은 롤러로 제한될 필요는 없다. 예로서, 일본 공개 공보 제2003-334675호에 기재된 것과 같은 블레이드 형태인 공구일 수 있다.

롤러 또는 블레이드와 같은 공구를 사용하여 직선을 가로질러 실리콘 기판(10)을 처리하는 실리콘 기판 분할 방법에 경우, 상기 공구는 (롤러는 그 축이 실리콘 기판 분할 방향과 대략적으로 평행하게 되도록 위치되고) 실리콘 기판(10)이 분할되는 방향과 대략적으로 평행하게 위치되어, 상기 압력이 소정의 계획적 분할선을 따라 실리콘 기판(10)과 접촉하는 공구에 인가될 때 인가된 압력은 계획적 분할선에 상응하는 실리콘 기판(10)의 부분에 집중된다. 따라서, 실리콘 기판 분할 방법의 사용은 실리콘 기판(10)이 정밀하게 분할되는 것을 보장한다.

실리콘 기판(10)에서 실리콘 기판(10)의 바닥면에 가장 밀접한 내부 크랙의 그룹이 실리콘 기판(10)의 바닥면 또는 바닥면 근방으로 연장되는 경우, 내부 크랙의 그룹의 위치는 현미경을 사용하여 시각적으로 인식될 수 있다. 따라서, 이러한 내부 크랙의 그룹이 계획적 분할선에 평행한 실리콘 기판(10) 상에 가압 수단을 위치시키기 위한 기준으로 사용되는 경우, 상기 압력이 계획적 분할선을 따라 실리콘 기판(10)에 인가되는 것이 보장된다. 다시 말해서, 이러한 내부 크랙의 그룹은 실리콘 기판(10)의 정밀한 분할에 기여할 수 있다.

계획적 분할선을 따라 외력이 인가로 내부 크랙(12) 및 실리콘 기판(10a)을 갖는 실리콘 기판(10) 분할시키는 방법의 선택은 다음 두 가지 방법 중 어느 하나일 수 있다.

도26에서, 제1 방법은 다음과 같다: 논리 소자(10a)는 인접한 두 개의 논리 소자(10a)들 사이에서 계획적 분할선(C)을 따라 실리콘 기판(10)에 굽힘 응력을 발생시킴으로써 계획적 분할선(C)을 따라 분리된다. 특히, 분리되는 논리 소자(10a)는 논리 소자(10a)의 상부면과 접촉하여 위치된 콜레트(collet; A62a)와 논리 소자(10a)의 바닥측 상에 위치된 핀(63) 사이에 보유된 뒤 상향 가압된다. 인접한 논리 소자(10), 즉 상향 이동되는 논리 소자(10a) 이후에 위치된 논리 소자(10a)가 상향 이동되는 논리 소자(10a)와 함께 상향으로 이동되는 것을 방지하도록, 인접 논리 소자(10a)들은 콜레트(B62b)에 의해 억제된다. 따라서, 중심 논리 소자(10a) 또는 상향 이동되는 논리 소자(10a)가 상향으로 가압될 때, 계획적 분할선(C)과 일치하는 표면 스크래치를 넓히도록 작용하는 이러한 응력은 실리콘 기판(10)에서 생성된다. 결국, 크랙은 표면 스크래치(11a)로부터 실리콘 기판(10)의 내향으로 발달하고, 내부 크랙(12)과 연결되어 실리콘 기판(10)의 바닥측에 도달한다.

도27을 참조하여, 제2 방법은 실리콘 기판(10)의 상부면에 기계적 충격을 직접 준다. 특히, 실리콘 기판(10)의 상부면 상의 표면 스크래치(11a) 및 실리콘 기판(10)에의 내부 크랙(12) 형성 후, 실리콘 기판(10)은 단일점 본더(bonder)로 이 송된다. 이후, 충격은 상부면(11) 상에, 바람직하게는 표면 스크래치(11a)의 인접부의 영역 상에 강성이면서 미세한 공구(64)를 사용하여 연속적으로 이송된다. 결국, 크랙은 표면 스크래치(11a)로부터 실리콘 기판(10)의 내향으로 발달하여 내부 크랙(12)을 갖는 표면 스크래치(11a)에 연결된다.

또한, 실리콘 기판(10)이 레이저를 사용하여 처리된 후, 실리콘 기판(10)은 실리콘 기판(10)에 열충격을 전달함으로써 분할될 수 있다. 이러한 경우, 실리콘 기판(10)에 인가된 열량은 논리 소자(10a)가 불리하게 영향을 받지 않는 범위 내이어야 한다. 이러한 방법은 실리콘 기판(10)에 외부 기계적 힘을 직접 인가하지 않으므로, 논리 소자(10a)를 손상시키지 않는다.

[터칭-업 처리]

표면 스크래치(11a)가 분할 처리 중 그들 사이에서 발달된 크랙에 의해 내부 크랙(12)에 연결될 때, 다른 크랙은 내부 크랙(12)의 바닥 단부로부터 발달하여 실리콘 기판(10)의 바닥면에 도달한다. 결국, 실리콘 기판(10)은 복수의 개별적인 소자 칩(10a)으로 분할된다. 실리콘 기판(10)의 소정의 섹션 또는 섹션들은 완전하게 분할되도록 우연히 파손될 경우, 이러한 섹션들에는 다시 분할 처리가 수행되어야 한다. 완전하게 분할되지 않은 실리콘 기판(10)의 섹션들을 분할하기 위한 방법에서, 도28에 도시된 것과 같은 메커니즘의 사용으로 인접한 것으로부터 완전하게 분리하도록 인접한 것으로부터 분리되는 데 실패한 논리 소자(10a)에만 외력이 인가된다.

[피킹-업 처리]

실리콘 기판(10)이 분할 처리 및 터칭-업 처리를 통해 복수의 논리 소자(10a)로 분할된 후, 논리 소자(10a)는 흡입 코레트(65), 피킹 핀(66) 등과 같은 수집 기구에 의해 수집되어 개별적으로 저장된다. 이러한 처리 중에, 소자(10a)들 사이의 갭은 신장기를 사용하여 팽창될 수 있어, 실리콘 기판(10)이 완전하게 분할되는 데 실패한 몇몇의 섹션을 갖더라도 이러한 섹션은 분할되어 수집 기구는 인접 논리 소자(10a)와 접촉하지 않으면서 각각의 논리 소자(10a)를 픽업할 수 있다. 또한, 논리 회로, 잉크 분출 노즐 등의 기능이 가루식 먼지의 부착으로 불리하게 영향받지 않도록 상기 처리 중에, 논리 소자(10a)가 픽업될 때 생성된 가루식 먼지는 제거된다.

실리콘 기판(10)을 분할함으로써 생성된 각각의 소자 칩의 측면들 각각, 즉 실리콘 기판(10)의 분할로 인한 소자 칩의 표면은 표면 스크래치(11a)의 내면(표면 스크래치(11a)의 내면의 적어도 일부)과, 냉각된 내부 크랙을 형성하도록 용융된 실리콘의 일부로써의 표면과 같은 실리콘 기판(10)의 두께 방향으로 정렬된 복수의 내부 크랙의 각각의 대향 표면들 중 하나와, 상기 내부 크랙(12)에 연결된 크랙의 대향 표면들 중 하나를 포함한다. 소자 칩(10a)의 착면의 시각적 조사로 실리콘 기판(10)을 분할하도록 형성된 크랙 및 내부 크랙에 상응하는 측면의 일부는 표면 스크래치(11a)에 상응하는 측면의 일부보다 부드럽고, 후자는 매우 작고 불규칙한 피크(peak) 및 밸리(valley)를 갖는다.

표면 스크래치(11a)는 레이저광의 빔을 사용하여 형성될 수 있다. 그러나, 표면 스크래치(11a)가 레이저광의 빔을 사용하여 형성될 경우, 최종 소자 칩(10a) 의 측면은 냉각된 실리콘의 용융부인 이러한 표면을 포함할 수 있다.

분할되는 대상으로서 실리콘 기판(10)의 상부면은 실리콘 기판(10)을 내부적으로 처리하기 위해 실리콘 기판(10)이 실리콘 기판(10)의 바닥측으로부터 레이저광(L)의 빔으로 조명되고 실리콘 기판(10)의 내측이 레이저광(L)의 빔으로 조명되는 공정을 방해하는 구성을 갖는다. 또한, 실리콘 기판(10)의 상부면이 거칠 경우, 레이저광(L)의 빔이 실리콘 기판(10)으로 유입되는 영역을 가로질러 에칭 등의 처리에 의해 부드럽게 될 수 있고, 다시 말해서 레이저광(L)의 빔을 위한 창이 구비될 수 있다.

본 명세서에서, 본 발명의 다른 실시예를 설명한다. 본 발명의 다음의 임의의 실시예에서의 소정의 구조적 배치를 설명할 경우, 상기 구조적 배치는 상술된 실시예에서와 동일하다.

(실시예 2)

실리콘 기판(10)의 경우, 내부 크랙이 신뢰할정도로 형성되는 것을 보장하기 위해 표면층은 주 기판 재료와 상이한 실리콘 이산화물의 필름(2)이며, 에너지 손실의 주요인은 레이저광(L)의 빔이 실리콘 기판(10)의 표면에 의해 반사되는 것이기 때문에 레이저광의 빔이 실리콘 기판(10)의 표면에 의해 반사되는 양은 최소로 되어야 한다.

따라서, 제1 실시예에서의 실리콘 기판 분할 처리는 부분적으로 변형된다.

도29는 본 실시예에서의 실리콘 기판 분할 처리의 흐름도이다. 상기 본 실시예의 실리콘 기판 분할 처리는 접착 테이프를 사용하여 실리콘 웨이퍼(1)를 장착 시키는 1단계와, 실리콘 웨이퍼(1)를 교정하기 위한 2단계와, 광 투영창을 형성하는 3단계와, 내부 크랙을 형성하는 4단계와, 표면 홈을 형성하는 5단계와, 실리콘 웨이퍼(1)를 분할하는 6단계와, 불완전하게 분리된 소자 칩을 터칭 업하는 7단계와, 분리된 소자 칩(10a)을 수집하는 8단계를 포함한다.

도30에서, 레이저광 투영창을 형성하는 3단계에서, 4단계에서 방사된 레이저광의 빔의 에너지를 효과적으로 수렴시키도록, 실리콘 기판(10)의 산화물 필름(2)의 두께를 최적화시키기 위한 홈(2a)이 형성된다. 도31은 실리콘 이산화물 필름(2)의 두께와 반사율 사이의 관계를 도시한 그래프이다. 이러한 그래프를 기초로, 레이저광(L)의 빔에 대한 산화물 필름(2)의 반사율을 최소화시키는 산화물 필름(2)의 두께가 선택된다.

특히, 광원이 YAG 레이저의 기본파(1,064 nm 파장)이며, nd = 270 nm (대략적으로 λ/4)일 경우, 반사율은 최소, 대략적으로는 4%가 된다.(도31) 따라서, 홈(2a)은 산화물 필름의 홈부의 두께가 이러한 값이 되도록 산화물 필름(2)의 상부면에 에칭 등과 같은 방법에 의해 형성된다. 말할 필요 없이, 실리콘 기판(10) 내에 크랙을 형성하도록 실리콘 기판(10)의 내축에 레이저광(L)의 빔이 수렴하게 되는 산화물 필름(2)의 표면에 에칭에 의해 홈(2a)이 형성된다.

산화물 필름(2)의 표면에 홈(2a)을 형성하는 대신, 산화물 필름(2) 자체가 최적 두께로 형성될 수 있다.

상기 내부 크랙은 최적의 두께를 갖는 산화물 필름(2)의 일부를 통해 실리콘 기판(10)에 레이저광(L)의 빔이 수렴하게 함으로써 형성된다. 이후, 표면 스크래 치(11a)는 비열(nonthermal) 방법, 예로서 카바이드 또는 다이아몬드 팁식 스크라이버 등을 사용하여 상부면을 스코어링(scoring)함으로써 계획적 분할선 다음의 실리콘 기판(10)의 상부면에 형성된다. 표면 스크래치(11a)를 형성하는 이러한 처리는 실리콘 기판(10)이 레이저광의 빔으로 내부적으로 처리되기 전에 수행될 수 있다.

본 실시예에 따라, 레이저광의 빔이 실리콘 기판(10)의 표면에 의해 반사되기 때문에 레이저광의 빔의 에너지가 손실되는 양은 내부 크랙이 형성되는 처리에서 소모된 에너지양이 감소될 수 있도록 최소화될 수 있으며, 상기 표면 층은 산화물 필름이다. 또한, 산화물 필름에서의 두께의 불균등성, 상기 필름의 특성에서의 불균일성 등이 내부 크랙을 형성하기 위한 처리를 안정적이지 않게 하는 문제를 방지할 수 있다.

(실시예 3)

도32a에서, 본 실시예의 실리콘 기판(20)은 특이한 형상의 복수의 논리 소자(20a), 즉 긴 에지와 짧은 에지 사이의 비율이 특이하게 큰 논리 소자를 포함한다. 상기 실리콘 기판(20)이 실리콘 기판(20)에 복수의 내부 크랙을 그리고 실리콘 기판(20)의 상부면(21)에 표면 스크래치(21a)를 형성함으로써 실리콘 기판(20)을 분할할 때, 논리 소자(20a)의 긴 에지에 평행한 계획적 분할선(C1) 다음의 실리콘 기판(20)을 분할하면서 논리 소자(20a)가 손상되는 주파수는 계획적 분할선(C2) 다음의 실리콘 기판(20)을 분할하면서 논리 소자(20a)가 손상되는 주파수보다 크게 될 수 있다.

특히, 실리콘 기판(20)이 각각 액체 방출 오리피스를 갖는 오리피스 판으로 덮인 복수의 논리 소자(20a)를 보유하는 실리콘 기판일 경우, 크랙은 상기 설명한 바와 같이 바람직하지 못한 주연 외형 발달부를 갖는 논리 소자(20a)를 발생시키고, 크랙은 액체 방출 오리피스의 코너로부터 논리 소자(20a)의 에지로 발달한다. 이러한 문제의 원인은 실리콘 기판(20)이 논리 소자(20a)의 긴 에지에 평행한 계획적 분할선 다음에 분할될 경우 큰 양의 굽힘 응력이 실리콘 기판(20; 논리 소자(20a))에서 생성되고 논리 소자(20a)는 이러한 굽힘 응력을 견디지 못하기 때문으로 생각된다. 따라서, 제2 실시예에서, 논리 소자(20a)의 짧은 에지에 평행한 계획적 분할선 이후의 실리콘 기판(20)을 분할할 때의 실리콘 기판(20)에 생성된 응력의 양보다 논리 소자(20a)의 긴 에지에 평행한 계획적 분할선 이후의 실리콘 기판(20)을 분할할 때 실리콘 기판(20)에 생성된 응력의 양보다 작게 함으로써 실리콘 기판(20)이 논리 소자(20a)의 긴 에지에 평행한 계획적 분할선 이후에 분할될 때 논리 소자(20a)의 몇몇이 손상되는 문제는 방지된다. 상기 설명한 분할선 이후의 실리콘 기판(20)을 분할하는 데 인가된 압력량을 감소시키기 위해 논리 소자(20a)의 긴 에지에 평행한 계획적 분할선 이후의 실리콘 기판(20)을 분할할 때 실리콘 기판에 생성된 응력의 양을 줄일 필요가 있고, 주어진 계획적 분할선 아래의 실리콘 기판(20)의 두께 방향으로 정렬된 모든 크랙의 길이의 총합과 실리콘 기판(20)의 두께 사이의 차이(실리콘 기판(20)의 두께 방향의 관점에서 실리콘 기판(20)의 미처리 부분)가 작게 되도록 내부 크랙을 형성하도록 상기 설명한 분할선 이후의 실리콘 기판(20)을 분할하는 데 인가된 압력의 양을 감소시킬 필요가 있다.

따라서, 예로서, 논리 소자(20a)의 짧은 에지에 평행한 계획적 분할선(C2)을 따라 내부 크랙(12)의 그룹을 형성할 때, 실리콘 기판(20)은 내부적으로 매번 상이한 깊이에서 3번 처리되어 실리콘 기판(20)의 두께 방향의 관점에서, 3개의 내부 크랙(22)은 도32의 (c)에 도시된 바와 같이 정렬되어 형성되며, 논리 소자(20a)의 긴 에지에 평행한 계획적 분할선(C1)을 따라 내부 크랙의 그룹을 형성할 때, 실리콘 기판(20)은 도32의 (b)에 도시된 바와 같이 매번 상이한 깊이에서 3번 내부적으로 처리된다. 따라서, 논리 소자(20a)의 긴 에지에 평행한 계획적 분할선(C1)을 따라 실리콘 기판(20)을 내부적으로 더 많이 처리할 수 있다. 그러나, 논리 소자(20a)의 긴 에지에 평행하고 도32의 (a)의 선 A-A에 따른 실리콘 기판(20)의 단면도인 도32의 (b)에 도시된 바와 같이 실리콘 기판(20)의 미처리 부분의 포괄적인 길이는 도32의 (a)에서 선 B-B에 따른 실리콘 기판(20)의 단면도인 도32의 (c)에 도시된 바와 같이 실리콘 기판(20)의 미처리부의 포괄적인 길이보다 작게 된다. 따라서, 실리콘 기판(20)을 논리 소자(20a)의 긴 에지에 평행한 계획적 분할선(C1)을 따라 분할할 때, 실리콘 기판(20)은 실리콘 기판(20)을 논리 소자(20a)의 짧은 에지에 평행한 계획적 분할선(C2)을 따라 분할할 때보다 작은 양의 외력의 인가로 분할될 수 있다. 다시 말해서, 실리콘 기판(20)을 내부적으로 처리하는 방법은 실리콘 기판(20)을 정밀하게 분할할 수 있게 한다.

상기 설명한 바와 같이, 본 방법에 따라, 실리콘 기판(20)의 두께 방향(기판의 주표면에 교차 방향)의 관점에서, 형성되는 복수의 내부 크랙은 실리콘 기판(20)이 논리 소자(20a)의 긴 에지에 평행한 방향으로 내부적으로 처리될 때 실리콘 기판(20)의 두께 방향의 관점에서 처리되지 않고 남아있는 실리콘 기판(20)의 부분의 전체 길이를 작게하도록 계획적 분할선의 방향을 따라 결정된다. 따라서, 이러한 방법은 실리콘 기판(20)이 분할될 때 논리 소자(20)가 손상되는 양을 감소시킨다.

또한, 논리 소자(20)의 긴 에지에 평행한 계획적 분할선을 따라 실리콘 기판(20)을 분할시키는 데 인가되는 힘의 양을 감소시키기 위한 다른 수단으로 인해, 실리콘 기판(20)이 내부 크랙 형성을 위한 레이저광의 빔에 의해 스캐닝되는 방향의 관점에서 실리콘 기판(20)이 처리되지 않고 남아 있는 전체 길이는 감소될 수 있거나 또는 처리되지 않고 남아 있는 실리콘 기판(20)의 전체 길이는 상기 설명한 두께 방향 및 스캐닝 방향 모두에서 감소될 수 있다. 이를 위해, 내부 크랙의 각각의 그룹은 계획적 분할선의 방향에 따라 레이저광의 빔이 이동되는 방향의 관점에서의 각각의 크랙의 길이 및 크랙 밀도 그리고, 실리콘 기판(20)의 두께 방향의 관점에서의 위치가 변경될 수 있다.

예로서, 논리 소자(20a)의 긴 에지에 평행한 방향으로 실리콘 기판(20)의 내부 처리 후, 복수의 논리 소자(20a)가 가로질러 있게 되는 실리콘 기판(20)의 상부면(21)에 가장 밀접한 내부 크랙의 그룹이 도달하지는 않으면서 상부면(21)에 가능한 한 밀접하게 될 수 있도록 광수렴 지점의 위치를 설정할 수 있다. 논리 소자(20a)의 긴 에지에 평행한 방향으로 실리콘 기판(20)을 처리할 때, 레이저광의 빔은 스테이지의 미세한 수직 이동을 고려할 때 실리콘 기판(20)이 레이저광의 빔으로 스캐닝될 때 발생되는 논리 소자(20a)의 짧은 에지에 평행한 방향으로 실리콘 기판(20)이 처리되는 속도보다 낮은 속도로 이동되는 것이 바람직하다.

또한, 논리 소자(20a)의 긴 에지에 평행한 방향으로 정렬된 내부 크랙의 그룹에서의 각각의 내부 트랙의 길이에서의 성장은 실리콘 기판(20)의 바닥면을 냉각시킴으로써 실리콘 기판(20)이 상부 및 바닥면 사이의 큰 정도의 온도 구배를 유지하면서 실리콘 기판(20)의 내부 처리에 의해 강화될 수 있다.

또한, 논리 소자(20a)의 긴 에지에 평행한 방향으로 높은 밀도에서 내부 크랙의 그룹을 형성하기 위한 다른 수단에 의해, 실리콘 기판(20)이 레이저광의 빔으로 처리되는 주파수를 증가시킬 수 있거나 또는 레이저광이 빔이 이동되는 속도를 감소시킬 수 있다.

(실시예 4)

도33의 (a)를 참조할 때, 본 실시예에서, 복수의 논리 소자(30)를 갖는 실리콘 기판(30)은 동일한 계획적 분할선으로 정렬된 복수의 그룹의 내부 크랙이 상부면(31)으로부터의 거리(깊이) 면에서 상이하고 레이저광의 빔에 의해 실리콘 기판의 단일 스캐닝에 의해 형성된 내부 크랙의 길이면에서 상이하도록 레이저광의 빔으로 내부적으로 처리된다. 따라서, 도14에 도시된 장치의 광수렴 광학 시스템(52)은 레이저광의 빔이 3개의 상이한 지점(A1, A2, A3)으로 수렴하게 하는 광학 요소를 채용한다. 특히, 도33의 (b)를 참조할 때, 광수렴 광학 시스템(52)은 광축 상에 복수의 지점으로 레이저광의 빔이 수렴하게 하는 광학 요소를 갖는다. 레이저광의 빔을 복수의 지점에 수렴시키기 위한 방법으로써, 진폭 분배 방법 및 파면 분배 방법이 있다. 진폭 분배 방법들 중 몇몇은 빔 분할기 등을 채용한다. 그러 나, 본 실시예에서는 도33의 (a)에 도시된 회절 광학 요소(52e)가 사용된다.

상이한 광학 요소(52e)가 다양한 파면을 생성하도록 표면 형상이 조절될 수 있다. 복수의 지점에 레이저광의 빔을 수렴시키기 위한 패턴이 계산되어 이러한 계산된 패턴에 따른 표면 형상이 제작된다.

그 대신, 도34에 도시된 파면 분배 방법을 기초로 한 광학 요소(52f)가 채용될 수 있다. 상기 광수렴 영역(B1, B2)은 회절이 상이하여 광수렴 지점(A1, A2)에서 각각 상이해진다. 다시 말해서, 레이저광의 단일빔이 복수의 지점에 동시에 수렴하게 할 수 있다. 이러한 광학 요소는 광렌즈를 부분 처리함으로써, 예로서 렌즈에 회절이 상이한 다른 렌즈를 부착시킴으로써 실현될 수 있다. 또한, 프리즘을 채용할 수 있다.

또한, 파면 분배 방법을 기초로 상기 설명한 회전 광학 요소가 광학 요소(52f)와 같은 광학 요소로 발전될 수도 있다.

광수렴 광학 시스템(52)용 복수의 지점으로 레이저광의 빔을 수렴시키는 광학 요소를 채용하는 대신, 도35에 도시된 바와 같이 레이저광의 빔을 광수렴 광학 시스템(52)과 광원(51) 사이의 중간점(O)의 인접부의 복수의 지점으로 수렴시키고 워크피스(W)에서 광수렴 지점의 화상을 형성하는 릴레이 렌즈(52h) 및 광학 요소(52g)의 조합을 채용할 수 있다.

(실시예 5)

상기 설명한 바와 같이, 광수렴 지점(A)당 형성된 내부 크랙의 길이는 2 내지 100㎛이며, 크랙이 형성된 실리콘 기판(10)의 두께는 625㎛이다. 따라서, 실리 콘 기판(10)을 분할시키기 위해, 실리콘 기판(10)은 실리콘 기판(10)의 두께 방향의 관점에서 여러번 내부적으로 처리되어야 한다. 내부 크랙이 실리콘 기판(10)의 두께 방향으로 정렬되도록 실리콘 기판(10)이 상부면에 평행한 레이저광의 빔을 이동시키지 않으면서 실리콘 기판(10)을 내부적으로 처리하기 위해 실리콘 기판(10)의 두께 방향의 관점에서 실리콘 기판(10)의 복수의 지점에 레이저광의 빔을 수렴시키는 순서는, 우선 레이저광의 빔을 실리콘 기판(10)의 상부면으로부터 가장 먼 광수렴 지점(바닥면에 가장 근접한 광수렴 지점)으로 수렴시키고, 이후 상부면으로부터 가장 먼 다음 광수렴 지점으로 수렴시키는 것이다.

도36은 실리콘 기판(10)의 주표면에 수직한 평면에서 실리콘 기판(10)의 내부적으로 처리된 부분의 단면도이다. 도36의 (b)는 도36의 (a)이 G 부분의 확대도이다. 이러한 경우, 실리콘 기판(10)은 인접한 두 개의 처리부(42)들 사이의 간격이 복수의 처리부(42)가 분할 테스트 결과를 기초로 단일 긴 처리부로 간주되도록 내부적으로 처리된다. 처리 완료 후, 실리콘 기판(10)의 두께 방향으로 정렬된 복수의 처리부(42)가 단일 긴 처리부로 간주될 수 있도록 실리콘 기판(10)을 내부적으로 처리하는 내부 처리 방법은 두 개의 인접한 처리부(42)들 사이에 나중에 실리콘 기판(10)을 분할할 때 형성되고 상기 두 부분을 연결시키는 크랙이 실리콘 기판(10)용 재료인 결정체 실리콘의 임의의 벽개 평면과 일치하지 않도록 실리콘 기판(10)을 처리하는 내부 처리 방법을 의미한다. 이러한 방법을 사용함으로써, 예로서 실리콘 기판(10)이 단일 긴 처리부로 간주될 수 있는 두 개의 처리부(42) 및 두 부분(42)을 연결시키는 크랙이 존재하는 곳 아래의 지점에서 분할될 때, 평평한 긴 크랙, 사실상 평평한 표면이 형성된다. 다시 말해서, 실리콘 기판(10)은 두 개의 표면이 사실상 평평한 복수의 논리 소자(10a)를 생성할 수 있도록 분할될 수 있다.

또한, 수평 방향(X 및 Y 방향), 즉 (실리콘 기판(10)의 분할로 인한 이론적 표면이며 Z방향에 평행한) 실리콘 기판의 두께 방향에 수직한 방향의 관점에서 부분(42)들을 처리할 때 발생하는 다른 처리부에 대한 처리부(42)들 각각의 위치적 이탈은 처리부(42; 도36의 수평 방향으로의 부분(42)의 이탈)의 수평 이탈은 대략적으로 5μ이내가 되어야 한다. 상기 이탈이 이러한 범위 밖일 때, 인접한 두 개의 처리부(42)를 연결시키는 크랙은 평평한 표면을 형성할 수 없다. 처리되는 부분(42)들의 개수는 표면의 크기가 실리콘 기판(10)의 분할의 결과이며 처리되는 내부의 크기가 고려되더라도 평평한 면을 생성하도록 분할 테스트롤 통해 결정되는 조건을 기초로 결정되어야 한다.

본 실시예에서, 실리콘 기판(10)은 소정의 계획적 분할선의 주어진 지점 아래에서의 처리가 완료된 후, 인접한 두 개의 처리부(42)들 사이에 갭이 존재하는 실리콘 기판(10)의 두께 방향으로 정렬된 복수의 처리부가 단일 긴 처리부로 간주될 수 있도록 실리콘 기판(10)은 내부적으로 처리된다. 따라서, 실리콘 기판(10)이 나중에 평평하게 될 때 상기 표면은 나타난다. 따라서, 소자가 잘못된 위치에 장착되는 문제는 방지될 수 있으며, 실리콘 기판(10)에 손상을 최소화할 수 있다.

(실시예 6)

실리콘 기판(10)이 제5 실시예에서와 같이 여러번 내부적으로 처리될 경우, 실리콘 기판(10) 또는 처리되는 물체는 부서지게 되고, 때때로 실리콘 기판(10)의 내부 처리와 실리콘 기판 분할 처리 사이에 예견치 못한 분할이 발생된다. 이러한 문제를 방지하기 위해, 복수의 짧은 처리부(32a)를 갖는 인접한 두 개의 외견상 긴 처리부(33)들 사이에 적어도 처리되지 않은 부분을 남겨 두는 것이 제안될 수 있다.

외견상 긴 처리부(33)의 위치설정에 대해, 도37의 (a) 내지 도37의 (d)에 도시된 바와 같은 3개의 배치가 실행가능하다. 이러한 경우, 실리콘 기판(10)은 상기 설명한 기판 분할 테스트를 통해 획득된 지식을 기초로 처리되어, 각각의 외견상 긴 처리부(33) 내에 짧은 처리부(32a)가 실리콘 기판(10)이 분할될 때와 같은 간격을 구비하여 위치되며, 인접한 두 개의 짧은 처리부(32a)는 결정체 실리콘의 임의의 벽개 평면에 일치하지 않는 크랙에 연결된다.

도37의 (a)는 3개의 미처리부(실리콘 기판이 분할 처리되기 전에 크랙이 이를 통해 발달하지 않은 부분), 즉 내부 크랙(33)과 상부면(11) 사이의 부분과, 두 개의 내부 크랙(33)들 사이의 부분과, 바닥 내부 크랙(33)과 바닥면(13) 사이의 부분이 있도록 실리콘 기판(10)의 두께 방향으로 정렬식으로 실리콘 기판(10)에 두 개의 외견상 긴 내부 크랙(33)이 형성된 배치를 도시한다.

도37의 (b)는 실리콘 기판(10)의 두께 방향으로 실리콘 기판(10)에 단일 외견상 긴 내부 크랙(33)이 형성되어 두 개의 미처리 부분 즉, 단일 외견상 긴 내부 크랙(33)과 상부면(11) 사이의 부분과, 크랙(33)과 바닥면(13) 사이의 부분이 유지되는 배치를 도시한다.

도37의 (c)는 4개의 외견상 긴 내부 크랙(33), 즉 미처리된 부분이 그 위에, 그들 사이에, 그들 아래에 잔존하도록 위치되고, 기판의 두께(깊이) 방향으로 정렬된 한 쌍의 외견상 긴 내부 크랙(33)과, 수평으로 정렬된 쌍의 내부 크랙(33)들 사이의 미처리부가 실리콘 결정의 벽개 평면에 평행한 방향으로 수직 정렬된 쌍의 크랙(33)들 사이의 미처리된 부분에서 크랙이 잠재적으로 발달하는 것을 중지시키도록 수직 정렬된 쌍의 크랙(33)을 일대일로 연결시키는 선의 대향측 상에 위치되고 수평 방향에 평행하게 정렬된 한 쌍의 외견상 긴 내부 크랙(33)이 있는 배치를 도시한다.

도37의 (d)는 두 개의 외견상 긴 내부 크랙(33)이 바닥면(13)에 도달하는 상부면(11)으로부터 먼 외견상 긴 처리부(33)의 바닥 단부를 갖는 실리콘 기판(10)의 두께 방향으로 정렬되게 실리콘 기판(10)에 형성된 배치를 도시한다. 이러한 경우, 바닥측 상의 외견상 긴 처리부(33)에 상응하는 실리콘 기판(10)의 부분이 형성될 때 형성된 가루식 먼지 등 오염물은 바닥면(13) 위로 분사될 수 있다. 그러나, 통상적으로, 본 실시예에서의 것과 같은 기판의 바닥면은 부착된 다이싱 테이프와 같은 것으로 덮인다. 중요한 점은, 전술한 실시예에서의 각각의 기판도 다이싱 테이프 등으로 덮인다는 것이다. 따라서, 실리콘 기판(10)의 바닥면 상에 잠재적으로 분사되는 바닥측 상의 외견상 긴 내부 크랙(33)의 형성으로 인한 가루식 먼지는 다이싱 테이프의 접착층에 의해 포획되어 기판(10)의 상부면(11) 또는 중요한 면에 도달하지 못한다.

본 실시예는 실리콘 기판(10)이 분할하기 위한 장치로 이송되면서 우연하게 분할되는 문제를 방지할 수 있고, 또한 처리 기판 및/또는 장치가 기판 처리로 인 한 내부적으로 적층된 가루식 먼지와 같은 외부 물질로 우연하게 오염되는 문제를 방지할 수 있다.

본 발명을 본 명세서에서는 첨부한 도면을 참조하여 설명하였지만, 설명한 것으로 제한되는 것은 아니며, 본 출원은 첨부한 청구범의의 범주 내에서 또는 개선하려는 취지 내에서 발생될 수 있는 변경 및 변화를 포함할 수 있다.

본 발명의 레이저에 기초한 분할 방법에 의하면, 물체의 내부 부분의 소정 지점에 레이저광의 빔이 수렴하게 하여 처리되는 분할되는 물체의 내부 부분으로부터 발달되는 크랙이 물체가 분할되는 효율성, 안전성 및 신뢰성의 수준을 매우 향상시키고 분할되는 물체 및 바람직한 반도체 칩을 제공하기 위해 물체의 표면 상의 계획적 분할선으로 정확하게 안내되는 것을 보증할 수 있는 작용 효과가 있다.

Claims

물체로부터 세그먼트를 제조하는 방법이며,

결정 구조를 갖는 물체를 준비하는 준비 단계와,

물체의 표면에 응력 집중을 발생시키는 데 효과적인 리세스부를 상기 물체의 표면에 형성함으로써 물체를 처리하는 표면 처리 단계와,

레이저 빔이 상대 이동에 의해 이를 따라 물체의 표면을 스캐닝하게 되는 선에서 물체의 깊이에서 내부 처리 영역을 형성하는 내부 처리 영역 형성 단계와,

결정 구조의 비벽개 평면을 따라 연장하는 크랙을 리세스부와 내부 처리 영역들 사이에 형성하도록 물체에 외력을 인가하는 외력 인가 단계를 포함하며,

상기 레이저 빔은 깊이에 인접하게 수렴되어 상기 형성된 내부 처리 영역은 물체의 표면에 사실상 수직한 방향으로 연장되는 제조 방법.
삭제
제1항에 있어서, 상기 크랙은 분할되는 세그먼트의 측면을 제공하는 제조 방법.
제1항에 있어서, 상기 크랙은 내부 처리 영역을 향해 리세스부로부터 연장되는 제조 방법.
제1항에 있어서, 상기 내부 처리 영역 형성 단계는 상기 표면 처리 단계 전에 실행되는 제조 방법.
제1항에 있어서, 상기 내부 처리 영역 형성 단계는 상기 표면 처리 단계 후에 실행되는 제조 방법.
제1항에 있어서, 상기 내부 처리 영역 형성 단계 동안 레이저 빔이 상기 깊이에 수렴한 후, 레이저 빔은 다른 깊이에 수렴하여 상이한 깊이에서 내부 처리 영역을 형성하고, 상기 외력 인가 단계에서 상기 크랙은 내부 처리 영역들을 서로 연결하도록 결정 구조의 상기 비벽개 평면을 따라 연장되는 제조 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제