KR20160078460A - 반도체 디바이스들의 웨이퍼의 스크라이브 - Google Patents
반도체 디바이스들의 웨이퍼의 스크라이브 Download PDFInfo
- Publication number
- KR20160078460A KR20160078460A KR1020167014239A KR20167014239A KR20160078460A KR 20160078460 A KR20160078460 A KR 20160078460A KR 1020167014239 A KR1020167014239 A KR 1020167014239A KR 20167014239 A KR20167014239 A KR 20167014239A KR 20160078460 A KR20160078460 A KR 20160078460A
- Authority
- KR
- South Korea
- Prior art keywords
- scribe line
- growth substrate
- scribing
- street
- wafer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title description 15
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims description 19
- 238000002679 ablation Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 42
- 238000005520 cutting process Methods 0.000 description 10
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- -1 e.g. Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Dicing (AREA)
- Laser Beam Processing (AREA)
Abstract
발명의 실시예들은 성장 기판, 및 성장 기판 상에 형성되고 적어도 하나의 스트리트에 의해 분리되는 적어도 2개의 행으로 배열되는 복수의 디바이스들을 포함하는 웨이퍼를 분리시키기 위한 방법을 포함한다. 웨이퍼는 복수의 디바이스들이 형성되는 전방측, 및 성장 기판의 표면인 후방측을 포함한다. 방법은 전방측 상에 스트리트에 맞춰 정렬되는 제1 스크라이브 라인을 스크라이브하는 단계, 후방측 상에 스트리트에 맞춰 정렬되는 제2 스크라이브 라인을 스크라이브하는 단계, 및 후방측 상에 스트리트에 맞춰 정렬되는 제3 스크라이브 라인을 스크라이브하는 단계를 포함한다.
Description
본 발명은 투명 기판 상에 형성되는 반도체 발광 디바이스들의 웨이퍼를 스크라이브(scribe)하기 위한 기법들에 관한 것이다.
발광 다이오드(LED)들, 공진 공동 발광 다이오드(RCLED)들, 수직 공동 레이저 다이오드(VCSEL)들, 및 발광 레이저들을 포함하는 반도체 발광 디바이스들은 현재 이용가능한 가장 효율적인 광원들이다. 가시 스펙트럼에 걸쳐 동작할 수 있는 높은 밝기의 발광 디바이스들의 제조에서 현재 관심 대상인 물질 시스템들은 III-V족 반도체, 특히, III-질화물 물질들이라고도 지칭되는 질소, 인듐, 알루미늄 및 갈륨의 2가, 3가 및 4가 합금들을 포함한다. 통상적으로, III-질화물 발광 디바이스들은 금속-유기 화학적 기상 증착법(MOCVD), 분자 빔 에피텍시(MBE) 또는 다른 에피텍셜 기법들에 의해 사파이어, 실리콘 탄화물, III-질화물 또는 다른 적절한 기판 상에 상이한 조성물들 및 도펀트 농도의 반도체층들의 스택을 에피텍셜방식으로 성장시킴으로써 제조된다. 스택은 종종 기판 위에 형성되는, 예를 들어, Si로 도핑되는 하나 이상의 n-타입 층들, n-타입 층 또는 층들 위에 형성되는 활성 영역 내의 하나 이상의 발광 층들, 및 활성 영역 위에 형성되는, 예를 들어, Mg로 도핑되는 하나 이상의 p-타입 층들을 포함한다. 전기적 접촉들(electrical contacts)이 n-타입 영역 및 p-타입 영역 상에 형성된다.
개별 디바이스들 또는 디바이스들의 그룹들은 디바이스들의 행들 사이의 스트리트들을 따라 웨이퍼를 스크라이브하고 자름으로써 종종 웨이퍼로부터 분리된다. 도 1은 이중측(dual side) 스크라이브로서 공지되어 있으며, 제US 2011/0132885호에 더 상세하게 기술되는, 웨이퍼를 스크라이브하는 방법을 예시한다. 도 1에서, LED들(406)은 스트리트들(408)에 의해 분리된다. 카메라들(430 및 434)은 웨이퍼의 전방측 및 후방측에서 사용되어 스트리트(408)에 대해 스크라이브 라인을 정렬한다. US 2011/0132885의 문단 45는 "이 방법에 따르면, 제1 얕은 후방측 스크라이브(423)는 웨이퍼(402)의 후방측(405) 상에 삭마에 의해 형성될 수 있다. 제2 전방측 스크라이브(427)는 이후 웨이퍼(402)의 기판(404) 내에 내부적으로 레이저 빔(422)을 포커싱하고, 내부 결정 손상(예를 들어, 스텔스 또는 준-스텔스 스크라이브)을 생성함으로써 웨이퍼(402)의 전방측(403)으로부터 형성될 수 있다."라고 교시한다.
반도체 발광 디바이스들의 웨이퍼를 스크라이브하기 위한 기법을 제공하는 것이 발명의 목적이다.
발명의 실시예들은 성장 기판, 및 성장 기판 상에 형성되고 적어도 하나의 스트리트에 의해 분리되는 적어도 2개의 행으로 배열되는 복수의 디바이스들을 포함하는 웨이퍼를 분리시키기 위한 방법을 포함한다. 웨이퍼는 복수의 디바이스들이 형성되는 전방측 및 성장 기판의 표면인 후방측을 포함한다. 방법은 전방측 상에 스트리트에 맞춰 정렬되는 제1 스크라이브 라인을 스크라이브하는 것, 후방측 상에 스트리트에 맞춰 정렬되는 제2 스크라이브 라인을 스크라이브하는 것, 및 후방측 상에 스트리트에 맞춰 정렬되는 제3 스크라이브 라인을 스크라이브하는 것을 포함한다.
발명의 실시예들은 성장 기판, 및 성장 기판 상에 형성되고 적어도 하나의 스트리트에 의해 분리되는 적어도 2개의 행으로 배열되는 복수의 디바이스들을 포함하는 웨이퍼를 분리시키기 위한 방법을 포함한다. 웨이퍼는 복수의 디바이스들이 형성되는 전방측, 및 성장 기판의 표면인 후방측을 포함한다. 방법은 전방측 상에 스트리트에 맞춰 정렬되는 제1 스크라이브 라인을 스크라이브하는 것, 및 후방측 상에 스트리트에 맞춰 정렬되는 제2 스크라이브 라인을 스크라이브하는 것을 포함한다. 성장 기판은 100 마이크론 초과의 두께를 가진다. 스트리트는 50 마이크론 미만의 폭을 가진다.
발명의 실시예들은 성장 기판, 및 성장 기판 상에 형성되고 적어도 하나의 스트리트에 의해 분리되는 적어도 2개의 행으로 배열되는 복수의 디바이스들을 포함하는 웨이퍼를 분리시키기 위한 방법을 포함한다. 웨이퍼는 복수의 디바이스들이 형성되는 전방측, 및 성장 기판의 표면인 후방측을 가진다. 방법은 스트리트에 맞춰 정렬되는 제1 스크라이브 라인을 스크라이브하는 것, 및 스트리트에 맞춰 정렬되는 제2 스크라이브 라인을 스크라이브하는 것을 포함한다. 제1 스크라이브 라인 및 제2 스크라이브 라인은 모두 웨이퍼의 동일한 측면에 형성된다.
도 1은 반도체 디바이스들의 웨이퍼에 대한 종래 기술의 스크라이브 기법을 예시한다.
도 2는 III-질화물 LED의 일 예를 예시한다.
도 3은 디바이스들의 웨이퍼를 스크라이브하는 것을 예시한다.
도 2는 III-질화물 LED의 일 예를 예시한다.
도 3은 디바이스들의 웨이퍼를 스크라이브하는 것을 예시한다.
도 1에 예시된 기법에서, 얕은 스크라이브 라인들이 웨이퍼의 전방측 및 후방측 상에 형성된다. 스크라이브 라인들이 얕기 때문에, 수용가능한 수율을 가지고 이러한 기법을 이용하여 스크라이브되고 잘릴 수 있는 기판의 두께가 제한된다. 통상적인 기판 물질들, 예를 들어, 사파이어의 경도(hardness)가 이 문제를 악화시킨다. 도 1에 예시된 기법은 예를 들어, 90 ㎛ 미만 두께의 성장 기판을 가지는 디바이스들을 스크라이브하고 자르기 위해 사용될 수 있다.
일부 발광 디바이스들에서, 발광 디바이스에 부착되는 두꺼운 성장 기판을 남기는 것이, 예를 들어, 디바이스의 발광층으로부터 떨어져서 성장 기판 상에 형성되는 파장 변환층 또는 다른 구조체를 이격시키는 것이 바람직하다. 발명의 실시예들은 두꺼운 성장 기판을 가지는 발광 디바이스들의 웨이퍼를 스크라이브하고 자르기 위한 기법들에 관한 것이다.
하기 예들에서 반도체 발광 디바이스들이 블루 또는 UV 광을 방출하는 III-질화물 LED들이지만, 레이저 다이오드들과 같은 LED들 이외의 반도체 발광 디바이스들 및 다른 III-V 물질들, III-인화물, III-비화물, II-VI 물질들, ZnO, 또는 Si-기반 물질들과 같은 다른 물질 시스템들로 만들어지는 반도체 발광 디바이스들이 사용될 수 있다.
도 2는 본 발명의 실시예들에서 사용될 수 있는 III-질화물 LED를 예시한다. 임의의 적절한 반도체 발광 디바이스가 사용될 수 있고, 발명의 실시예들은 도 2에 예시되는 디바이스에 제한되지 않는다. 도 2의 디바이스는 본 기술분야에 공지된 바와 같이 성장 기판(10) 상에 III-질화물 반도체 구조체(12)를 성장시킴으로써 형성된다. 성장 기판은 종종 사파이어이지만, 예를 들어, SiC, Si, GaN, 또는 복합 기판과 같은 임의의 적절한 기판이 사용될 수 있다. III-질화물 반도체 구조체가 성장되는 성장 기판의 표면은 성장 이전에 패터닝되고, 거칠어지고(roughen), 질감처리(texture)될 수 있는데, 이는 디바이스로부터의 광 추출을 개선시킬 수 있다.
반도체 구조체(12)는 n-타입 영역과 p-타입 영역 사이에 끼이는 발광 또는 활성 영역을 포함한다. n-타입 영역(16)이 먼저 성장될 수 있고, 예를 들어, n-타입이거나 고의로 도핑되지 않을 수 있는, 버퍼층들 또는 핵발생층들과 같은 준비층들, 및 발광 영역이 효율적으로 광을 방출하기에 바람직한 특별한 광학적, 물질적 또는 전기적 특징들을 위해 설계되는, 고의로 도핑되지 않거나, n-타입 또는 심지어 p-타입 디바이스 층들을 포함하는, 상이한 조성들 및 도펀트 농도의 다수의 층들을 포함할 수 있다. 발광 또는 활성 영역(18)은 n-타입 영역 위에 성장된다. 적절한 발광 영역들의 예들은 단일의 두꺼운 또는 얇은 발광층, 또는 장벽층들에 의해 분리되는 다수의 얇은 또는 두꺼운 발광층들을 포함하는 다수의 양자 우물 발광 영역을 포함한다. p-타입 영역(20)이 이후 발광 영역 위에 성장될 수 있다. n-타입 영역과 마찬가지로, p-타입 영역은, 고의도 도핑되지 않은 층들, 또는 n-타입 층을 포함하는, 상이한 조성, 두께 및 도펀트 농도의 다수의 층들을 포함할 수 있다.
성장 이후, p-접촉이 p-타입 영역의 표면 상에 형성된다. p-접촉(21)은 종종 반사성 금속 및 반사성 금속의 전기적 이동(electromigration)을 방지하거나 감소시킬 수 있는 가드 금속과 같은 다수의 전도성 층들을 포함한다. 반사성 금속은 종종 은이지만, 임의의 적절한 물질 또는 물질들이 사용될 수 있다. p-접촉(21)을 형성한 이후, p-접촉(21), p-타입 영역(20), 및 활성 영역(18)의 일부가 제거되어 n-접촉(22)이 형성되는 n-타입 영역(16)의 일부를 노출시킨다. n- 및 p-접촉들(22 및 21)은 실리콘의 산화물 또는 임의의 다른 적절한 물질과 같은 유전체로 채워질 수 있는 갭(25)에 의해 서로 전기적으로 격리된다. 다수의 n-접촉 비아들이 형성되며; n- 및 p-접촉들(22 및 21)은 도 2에 예시되는 배열에 제한되지 않는다. 본 기술분야에 공지된 바와 같이, n-접촉 및 p-접촉은 유전체/금속 스택을 가지는 결합 패드들을 형성하도록 재배포될 수 있다.
LED에 대한 전기적 접속들을 형성하기 위해, 하나 이상의 상호접속들(26 및 28)이 n- 및 p-접촉들(22 및 21) 상에 형성되거나 n- 및 p-접촉들(22 및 21)에 전기적으로 접속된다. 상호접속(26)은 도 2의 n-접촉(22)에 전기적으로 접속된다. 상호접속(28)은 p-접촉(21)에 전기적으로 접속된다. 상호접속들(26 및 28)은 n- 및 p-접촉들(22 및 21)로부터 그리고 유전체(24 및 27)에 의해, 서로 전기적으로 격리된다. 상호접속들(26 및 28)은, 예를 들어, 땜납, 스터드 범프, 금 층들, 또는 임의의 다른 적절한 구조일 수 있다.
하기에 기술되는 바와 같이, 많은 개별 LED들은 단일 웨이퍼 상에 형성되고, 이후 스크라이브 및 자르기에 의해 웨이퍼로부터 다이싱된다. 성장 기판은 스크라이브 및 자르기 이전에 종종 씨닝(thin)된다. 성장 기판은 그라인딩, 연마 미 랩핑(lapping)과 같은 에칭 및 기계적 기법들을 포함하는 임의의 적절한 기법에 의해 씨닝될 수 있다. 씨닝 이후, 성장 기판(10)은 일부 실시예들에서 적어도 100 ㎛ 두께, 일부 실시예들에서 적어도 180 ㎛ 두께, 일부 실시예들에서 적어도 200 ㎛ 두께, 일부 실시예들에서 360 ㎛ 이하의 두께, 일부 실시예들에서 적어도 220 ㎛ 두께, 일부 실시예들에서 260 ㎛ 이하의 두께일 수 있다. 씨닝 이후, 성장 표면의 반대에 있는 성장 기판의 표면(즉, 대부분의 광이 플립 칩 구성에서 추출되는 표면)이 패터닝되고, 거칠어지고, 질감처리될 수 있는데, 이는 디바이스로부터의 광 추출을 개선할 수 있다.
하기에 기술되는 바와 같이, 도 2에 예시된 디바이스는 웨이퍼 상의 개별 디바이스들 사이의 스트리트들(32)에서 스크라이브하고 자름으로써 웨이퍼로부터 분리된다. 일부 실시예들에서, 도 2에 예시된 바와 같이, 일부 에피텍셜 방식으로 성장된 물질(33)은 이웃하는 LED들(1) 사이의 스트리트(32)에 남아 있다(LED(1)의 어느 한 측 상의 스트리트들(32) 각각의 일부분만이 도 2에 예시된다). 예를 들어, n-타입 영역(16)의 대부분이 에칭되어 고의로 도핑되지 않으며 실질적으로 절연성인 물질(33)을 노출시킬 수 있다. 일부 실시예들에서, 스트리트들(32)에서, 스크라이브 및 자르기 이전에, 반도체 구조체가 완전히 제거되어 성장 기판(10)의 표면을 노출시킨다. 개별 디바이스들 및 디바이스들의 그룹들을 형성하기 위한 스크라이브 및 자르기 이후, 파장 변환층, 렌즈 또는 다른 광학 구조체와 같은 하나 이상의 구조체들은 LED(1)의 반대의 성장 기판의 표면(30) 상에 형성될 수 있다.
에피텍셜 방식으로 성장된 구조체(12), n- 및 p-접촉들(22 및 21), 및 상호접속들(26 및 28)을 포함하는 개별 LED들은 후속하는 도면에서 블록(1)으로 표현된다.
도 3은 발명의 실시예들에 따른 방법들에 의해 형성되는 스크라이브된 웨이퍼의 일부분을 예시한다. 도 3은 스트리트(32)에 의해 분리되는 2개의 LED들(1)을 예시한다. 도 3에 예시된 웨이퍼는 LED(1)이 배치되는 전방측(48) 및 성장 기판(10)의 표면인 후방측(50)을 가진다. 스트리트(32)는 전방측(48)로부터 스크라이브되어 적어도 하나의 스크라이브 라인(40)을 형성한다. 스크라이브 라인(40)은 스크라이브된 라인을 따르는 물질을 제거하여 스크라이브된 라인을 따라 노치 또는 개구를 형성하는 스크라이브 기법인, 삭마 스크라이브에 의해 형성될 수 있다. 삭마 스크라이브는, 예를 들어, 건식 에칭, 예를 들어, 톱날 또는 다이아몬드 날을 이용한 기계적 스크라이브, 또는 레이저 스크라이브에 의해 수행될 수 있다. 레이저 스크라이브는 예를 들어, 266 nm 또는 355 nm의 다이오드 펌핑된 고체 상태 레이저를 이용하여 수행될 수 있다. 레이저 빔은 펄스화되거나 또는 연속적 빔일 수 있다. 레이저 스크라이빙 툴(Laser scribing tool)들은 본 기술분야에 공지되어 있으며 상업적으로 이용가능하다.
웨이퍼의 전방측(48)에 형성되는 스크라이브 라인(40)은 스트리트(32)에 남아 있는 반도체 물질(33)의 전체 두께(34)를 통해 확장하는데, 이는 LED들(1)을 형성하는 반도체 구조체의 일부로서 성장 기판 상에, 그리고 성장 기판(10) 내에 에피텍셜 방식으로 성장하였다. 성장 기판(10) 내의 스크라이브 라인(40)의 깊이는 일부 실시예들에서는 적어도 물질(33)의 두께이고, 일부 실시예들에서는 물질(33)의 두께의 3배 이하이다. 에피텍셜 방식으로 성장한 물질(33)은 일부 실시예들에서는 16 ㎛ 이하의 두께이고, 일부 실시예들에서는 8 ㎛ 이하의 두께이다.
스트리트(32)는 또한 후방측(50)으로부터 스크라이브되어 적어도 하나의 스크라이브 라인을 형성한다. 2개의 스크라이브 라인들(42 및 44)이 도 3에 예시된다. 일부 실시예들에서 스크라이브 라인들(42 및 44)은 스텔스 스크라이브에 의해 형성될 수 있다. 스텔스 스크라이브는, 예를 들어, 나노초 적외선 이트륨 알루미늄 가넷 레이저를 사용하여 수행된다. 하나 이상의 렌즈는 투명한 사파이어 기판(10) 내에 레이저 빔을 포커싱하기 위해 사용된다. 레이저 빔은 둘러싼 비-결함 사파이어(non-defected sapphire)보다 더 쉽게 기계적 하중(mechanical loading) 하에서 잘리는 결함 영역을 형성하기 위해 사파이어 기판을 수정(modify)한다. 스텔스 스크라이빙 툴(stealth scribing tool)은 본 기술분야에 공지되어 있으며 상업적으로 이용가능하다. 일부 실시예들에서, 스크라이브 라인들(42 및 44)과 같은 다수의 스텔스 스크라이브 라인들은 스텔스 스크라이빙 툴을 이용하여 다수의 "통과들" 동안 형성되는데, 이는 툴이 웨이퍼 위에서 여러번 스캐닝됨을 의미한다. 일부 실시예들에서, 다수의 스텔스 스크라이브 라인들은 단일 통과 동안 형성되며, 여기서, 툴은, 상이한 깊이들에서 2개 이상의 결함 영역을 획득하기 위해 공간적으로 분리되는 2개 이상의 빔으로 레이저 에너지를 나눔(split)으로써, 웨이퍼 위에서 단 한번 스캐닝된다.
제1 후방측 스크라이브 라인(42)은 성장 기판(10) 내에서 제2 후방측 스크라이브 라인(44)과 상이한 깊이에 위치된다. 결함 영역들(42 및 44)은 일부 실시예들에서는 적어도 10 ㎛ 폭이고, 일부 실시예들에서는 50 ㎛ 이하일 수 있다. 일부 실시예들에서, 결함 영역들(42 및 44)은 적어도 20 ㎛이고 기껏해야 120 ㎛인 길이일 수 있다. 일부 실시예들에서, 얕은 결함 영역(44)은 성장 기판(10)의 표면(30)으로부터 적어도 10 ㎛ 및 기껏해야 50 ㎛일 수 있다. 일부 실시예들에서, 깊은 결함 영역(42)은 성장 기판(10)의 표면(30)으로부터 적어도 40 ㎛ 및 기껏해야 120 ㎛일 수 있다. 성장 기판(10)의 표면(30)에 대한 스크라이브 라인들(42 및 44)의 깊이는 상업적으로 이용가능한 스텔스 스크라이빙 툴 상의 광학부(optics)를 조정함으로써 선택될 수 있다.
일부 실시예들에서, 얕은 후방측 스크라이브 라인(44)은 준-스텔스 스크라이브에 의해 형성될 수 있고, 여기서, 기판(10)의 표면(30)에서의 스크라이브 라인의 일부는 레이저 삭마 스크라이브에 의해 형성되고, 기판(10) 내의 스크라이브 라인의 일부는 결함 영역을 형성하기 위해 레이저 빔을 포커싱함으로써 형성된다. 일부 실시예들에서, 얕은 후방측 스크라이브 라인(44)은 삭마 스크라이브에 의해 형성될 수 있다. 삭마 스크라이브는 전방측 스크라이브 라인(40)에 관련하여 전술되었다.
스크라이브된 라인들(40, 42 및 44)은 임의의 순서로 형성될 수 있다. 일부 실시예들에서, 전방측 스크라이브 라인(40)이 먼저 형성되고, 이후 웨이퍼가 플립 오버되고, 후방측 스크라이브 라인들(42 및 44)이 형성된다. 일부 실시예들에서, 후방측 스크라이브 라인들(42 및 44)이 먼저 형성되고, 이후 웨이퍼가 플립 오버되고, 전방측 스크라이브 라인(40)이 형성된다. 더 깊은 후방측 스크라이브 라인(42)이 더 얕은 스크라이브 라인(44) 앞에 형성될 수 있거나, 또는 더 얕은 후방측 스크라이브 라인(44)이 더 깊은 스크라이브 라인(42) 앞에 형성될 수 있다.
일부 실시예들에서, 3개 초과의 스크라이브 라인들이 자르기 이전에 형성될 수 있다. 추가적인 스크라이브 라인들은 자르기를 용이하기 위해 요구되는 경우 더 두꺼운 기판 상에 형성될 수 있다. 일부 실시예들에서, 상이한 깊이들에서 스텔스 스크라이브에 의해 형성되는 하나 이상의 추가적인 후방측 스크라이브 라인들이 추가될 수 있다. 특히, 제4 및 제5 스크라이브 라인들은 후방측으로부터 스텔스 스크라이브에 의해 형성될 수 있다.
도 1에 기술된 얕은 스크라이브 라인들에 비해, 스크라이브 라인들(42) 중 적어도 하나는 성장 기판 내에서 다소 깊게 형성된다. 따라서, 도 3에 예시된 구조에서, 스트리트(32)는 꽤 정확하게 잘릴 수 있는데, 왜냐하면 균열이 다수의 스크라이브 라인들(40, 42 및 44)을 따라 신뢰가능하게 전파되기 때문이다. 자르기 동안 균열의 전파가 꽤 적절히(well) 제어될 수 있기 때문에, 도 3의 디바이스 내의 스트리트(32)는 도 1의 배열 내의 두꺼운 기판을 자르기 위해 요구되는 스트리트들보다 더 좁을 수 있고, 여기서, 단지 2개의 얕은 스크라이브 라인들이 형성된다. 일부 실시예들에서, 스트리트(32)는 50 ㎛ 이하의 폭이다. 추가로, 기판이 자르기 구역 내의 다수의 스크라이브 라인들에 의해 약해지기 때문에, 1개 또는 2개의 스크라이브 라인들만을 가지는 동일한 두께의 기판에 비해, 기판을 자르기 위해 더 적은 힘이 요구될 수 있다.
전방측 및 후방측 스크라이브 라인들은, 예를 들어, 본 기술분야에 공지된 바와 같은 시각적 정렬을 사용하여, 실질적으로 동일한 면에 모두 정렬된다.
일부 실시예들에서, 전방측 스크라이브 라인(40)은 생략되고, 웨이퍼의 후방측(50)으로부터 상이한 깊이들에 적어도 2개의 스크라이브 라인들을 형성한 이후 웨이퍼가 잘린다. 일부 실시예들에서, 제1, 제2 및 제3 스크라이브 라인들은 예를 들어, 스텔스 스크라이브를 이용하여 웨이퍼의 후방측(50)으로부터 형성된다. 제1, 제2 및 제3 스크라이브 라인들 중 하나는 기판(10)의 전방측(48) 표면에 가까운 영역에 형성되며, 따라서, 이 스크라이브 라인은 전방측 스크라이브 라인(40)을 효과적으로 대체한다. 일부 실시예들에서, 기판(10)의 전방측 표면에 가장 가깝게 형성되는 스크라이브 라인은 기판(10)의 전방측 표면의 20 ㎛ 내에 형성될 수 있다.
일부 실시예들에서, 웨이퍼는 웨이퍼의 전방측(48)으로부터 상이한 깊이들에서 적어도 2개의 스크라이브 라인들을 형성한 이후 잘리고, 후방측 스크라이브 라인들은 생략된다. 예를 들어, 웨이퍼는 전방측 삭마 스크라이브된 라인 및 전방측 스텔스 스크라이브된 라인을 형성한 이후 잘릴 수 있다.
제1 예에서, 도 3에 예시된 바와 같이, 기판은 하나의 전방측 스크라이브 라인 및 2개의 후방측 스크라이브 라인들을 가지도록 스크라이브된다. 기판(10)은 240 마이크론 두께이며, 전방측 스크라이브(40)는 기판 내로 6 마이크론만큼 확장하고, 후방측 스크라이브(42)는 기판 내에서 15 마이크론과 35 마이크론 깊이 사이에 있으며, 후방측 스크라이브(44)는 기판 내에서 45 마이크론과 75 마이크론 깊이 사이에 있다.
제2 예에서, 기판은 하나의 전방측 스크라이브 라인 및 4개의 후방측 스크라이브 라인들을 가지도록 스크라이브된다. 기판은 350 마이크론 두께이고, 전방측 스크라이브는 기판 내로 6 마이크론만큼 확장하고, 제1 후방측 스크라이브(웨이퍼의 전방측(48)에 가장 가까운 후방측 스크라이브 라인)는 기판 내에서 15 마이크론과 35 마이크론 사이에 있으며, 제2 후방측 스크라이브는 기판 내에서 45 마이크론과 75 마이크론 사이의 깊이에 있으며, 제3 후방측 스크라이브는 기판 내에서 80 마이크론과 110 마이크론 사이의 깊이에 있으며, 제4 후방측 스크라이브(웨이퍼의 후방측(50)에 가장 가까운 후방측 스크라이브 라인)은 기판 상에서 115 마이크론과 150 마이크론 사이의 깊이에 있다.
전술된 바와 같이 웨이퍼가 스크라이브된 이후, 웨이퍼는 본 기술분야에 공지되어 있고 상업적으로 이용가능한 기요틴-형(Guillotine-like) 다이 절단기에 의해 스크라이브 라인들을 따라 잘릴 수 있다. 웨이퍼는 지지대 상에 배치된다. 지지대에서의 갭은 잘릴 스크라이브 라인에 맞춰 정렬된다. 웨이퍼는 웨이퍼와 지지대 사이에 배치되는 커버에 의해 보호될 수 있다. 절단날은 잘릴 스크라이브 라인에 맞춰 정렬되며, 힘이 날에 인가된다. 날에 대한 힘은 스크라이브된 라인들 사이의 균열 전파를 야기하여, 분리를 초래한다.
발명을 상세하게 기술했지만, 본 기술분야의 통상의 기술자는, 본 개시내용이 주어지면, 본원에 기술된 발명의 개념의 사상으로부터 벗어나지 않고 발명에 대해 수정들이 이루어질 수 있음을 이해할 것이다. 따라서, 발명의 범위는 예시되고 기술된 특정 실시예들에 제한되는 것으로 의도되지 않는다.
Claims (16)
- 성장 기판, 및 상기 성장 기판 상에 형성되고 적어도 하나의 스트리트(street)(들)에 의해 분리되는 적어도 2개의 행으로 배열되는 복수의 디바이스들을 포함하는 웨이퍼를 분리시키기 위한 방법으로서, 상기 웨이퍼는 상기 복수의 디바이스들이 형성되는 전방측, 및 상기 성장 기판의 표면을 포함하는 후방측을 포함하고, 상기 방법은:
상기 전방측 상에 상기 적어도 하나의 스트리트(들) 중의 제1 스트리트에 맞춰 정렬되는 제1 스크라이브 라인(scribe line)을 스크라이브(scribe)하는 단계;
상기 후방측 상에 상기 제1 스트리트에 맞춰 정렬되는 제2 스크라이브 라인을 스크라이브하는 단계; 및
상기 후방측 상에 상기 제1 스트리트에 맞춰 정렬되는 제3 스크라이브 라인을 스크라이브하는 단계
를 포함하는 방법. - 제1항에 있어서, 제1 스크라이브 라인을 스크라이브하는 단계는 상기 제1 스크라이브 라인을 삭마 스크라이브(ablation scribing)하는 단계를 포함하는 방법.
- 제1항에 있어서, 상기 제1 스트리트는 상기 성장 기판 상에 에피텍셜 방식으로 성장(epitaxially grown)한 물질을 포함하고;
상기 제1 스크라이브 라인은 상기 성장 기판 내로 확장하는 깊이를 가지고; 그리고
상기 성장 기판 내로 확장하는 깊이는 적어도 상기 성장 기판 상에 에피텍셜 방식으로 성장한 물질의 두께인 방법. - 제1항에 있어서,
상기 제1 스트리트는 상기 성장 기판 상에 에피텍셜 방식으로 성장한 물질을 포함하고;
상기 제1 스크라이브 라인은 상기 성장 기판 내로 확장하는 깊이를 가지고; 그리고
상기 성장 기판 내로 확장하는 깊이는 상기 성장 기판 상에 에피텍셜 방식으로 성장한 물질의 두께의 3배 이하인 방법. - 제1항에 있어서, 상기 성장 기판은 200 마이크론 초과의 두께를 가지는 방법.
- 제1항에 있어서, 상기 제1 스트리트는 50 마이크론 미만의 폭을 가지는 방법.
- 제1항에 있어서,
제2 스크라이브 라인을 스크라이브하는 단계는 상기 성장 기판 내에 제1 수정된 영역을 형성하는 단계를 포함하고,
제3 스크라이브 라인을 스크라이브하는 단계는 상기 성장 기판 내에 제2 수정된 영역을 형성하는 단계를 포함하고; 그리고
상기 제1 수정된 영역은 상기 성장 기판 내에서 상기 제2 수정된 영역과 상이한 깊이에 있는 방법. - 제7항에 있어서, 상기 후방측 상에 상기 제1 스트리트에 맞춰 정렬되는 제4 스크라이브 라인을 스크라이브하는 단계를 더 포함하고, 제4 스크라이브 라인을 스크라이브하는 단계는 상기 성장 기판 내에 제3 수정된 영역을 형성하는 단계를 포함하며, 상기 제3 수정된 영역은 상기 성장 기판 내에서 상기 제1 수정된 영역 및 상기 제2 수정된 영역과 상이한 깊이에 있는 방법.
- 성장 기판, 및 상기 성장 기판 상에 형성되고 적어도 하나의 스트리트(들)에 의해 분리되는 적어도 2개의 행으로 배열되는 복수의 디바이스들을 포함하는 웨이퍼를 분리시키기 위한 방법으로서, 상기 웨이퍼는 상기 복수의 디바이스들이 형성되는 전방측 및 상기 성장 기판의 표면을 포함하는 후방측을 포함하고, 상기 방법은:
상기 전방측 상의 상기 적어도 하나의 스트리트(들) 중의 제1 스트리트에 맞춰 정렬되는 제1 스크라이브 라인을 스크라이브하는 단계; 및
상기 후방측 상에 상기 제1 스트리트에 맞춰 정렬되는 제2 스크라이브 라인을 스크라이브하는 단계
를 포함하고,
상기 성장 기판은 100 마이크론 초과의 두께를 가지고;
상기 제1 스트리트는 50 마이크론 미만의 폭을 가지는 방법. - 제9항에 있어서,
제1 스크라이브 라인을 스크라이브하는 단계는 상기 제1 스크라이브 라인을 삭마 스크라이브하는 단계를 포함하고, 상기 제2 스크라이브 라인을 스크라이브하는 단계는 상기 제2 스크라이브 라인을 스텔스 스크라이브(stealth scribing)하는 단계를 포함하는 방법. - 제9항에 있어서,
상기 전방측 및 상기 후방측 중 하나 상에 상기 제1 스트리트에 맞춰 정렬되는 제3 스크라이브 라인을 스크라이브하는 단계를 더 포함하는 방법. - 성장 기판, 및 상기 성장 기판 상에 형성되고 적어도 하나의 스트리트(들)에 의해 분리되는 복수의 행으로 배열되는 복수의 디바이스들을 포함하는 웨이퍼를 분리시키기 위한 방법으로서, 상기 웨이퍼는 상기 복수의 디바이스들이 형성되는 전방측 및 상기 성장 기판의 표면을 포함하는 후방측을 포함하고, 상기 방법은:
상기 적어도 하나의 스트리트(들) 중의 제1 스트리트에 맞춰 정렬되는 제1 스크라이브 라인을 스크라이브하는 단계; 및
상기 제1 스트리트에 맞춰 정렬되는 제2 스크라이브 라인을 스크라이브하는 단계
를 포함하고, 상기 제1 스크라이브 라인 및 상기 제2 스크라이브 라인은 둘 모두 상기 웨이퍼의 동일한 측면 상에 형성되는 방법. - 제12항에 있어서,
상기 제1 스크라이브 라인 및 상기 제2 스크라이브 라인은 둘 모두 상기 웨이퍼의 후방측 상에 형성되는 방법. - 제12항에 있어서,
제1 스크라이브 라인을 스크라이브하는 단계는 상기 성장 기판 내에 제1 수정된 영역을 형성하는 단계를 포함하고;
제2 스크라이브 라인을 스크라이브하는 단계는 상기 성장 기판 내에 제2 수정된 영역을 형성하는 단계를 포함하고; 그리고
상기 제1 수정된 영역은 상기 성장 기판 내에서 상기 제2 수정된 영역과 상이한 깊이에 있는 방법. - 제12항에 있어서, 상기 제1 스크라이브 라인은 상기 제2 스크라이브 라인 위에 배치되는 방법.
- 제12항에 있어서, 상기 제1 스트리트에 맞춰 정렬되는 제3 스크라이브 라인을 스크라이브하는 단계를 더 포함하고, 상기 제3 스크라이브 라인은 상기 제1 스크라이브 라인 및 상기 제2 스크라이브 라인과 상기 웨이퍼의 동일한 측면 상에 형성되는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361896842P | 2013-10-29 | 2013-10-29 | |
| US61/896,842 | 2013-10-29 | ||
| PCT/IB2014/065251 WO2015063633A1 (en) | 2013-10-29 | 2014-10-13 | Scribing a wafer of semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160078460A true KR20160078460A (ko) | 2016-07-04 |
Family
ID=51900486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167014239A KR20160078460A (ko) | 2013-10-29 | 2014-10-13 | 반도체 디바이스들의 웨이퍼의 스크라이브 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20160268473A1 (ko) |
| EP (1) | EP3063786B1 (ko) |
| JP (1) | JP6865583B2 (ko) |
| KR (1) | KR20160078460A (ko) |
| CN (1) | CN105917460B (ko) |
| WO (1) | WO2015063633A1 (ko) |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4238041B2 (ja) * | 2003-02-06 | 2009-03-11 | アドバンスト ダイシング テクノロジース リミテッド | ダイシング装置、ダイシング方法及び半導体装置の製造方法 |
| US7008861B2 (en) * | 2003-12-11 | 2006-03-07 | Cree, Inc. | Semiconductor substrate assemblies and methods for preparing and dicing the same |
| JP2005268752A (ja) * | 2004-02-19 | 2005-09-29 | Canon Inc | レーザ割断方法、被割断部材および半導体素子チップ |
| US7129114B2 (en) * | 2004-03-10 | 2006-10-31 | Micron Technology, Inc. | Methods relating to singulating semiconductor wafers and wafer scale assemblies |
| JP2006245062A (ja) * | 2005-02-28 | 2006-09-14 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子 |
| JP2007173475A (ja) * | 2005-12-21 | 2007-07-05 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| CN100477162C (zh) * | 2006-02-21 | 2009-04-08 | 探微科技股份有限公司 | 切割晶片的方法 |
| CN101055908B (zh) * | 2006-04-14 | 2010-05-26 | 大连路美芯片科技有限公司 | 一种蓝宝石衬底上的发光二极管芯片的制作方法 |
| JP5232375B2 (ja) * | 2006-10-13 | 2013-07-10 | アイシン精機株式会社 | 半導体発光素子の分離方法 |
| JP5151400B2 (ja) * | 2007-11-04 | 2013-02-27 | 日亜化学工業株式会社 | 半導体素子の製造方法 |
| US8216867B2 (en) * | 2009-06-10 | 2012-07-10 | Cree, Inc. | Front end scribing of light emitting diode (LED) wafers and resulting devices |
| KR20120098869A (ko) * | 2009-12-07 | 2012-09-05 | 제이피 서셀 어소시에트, 인코퍼레이티드 | 레이저 가공과 스크라이빙 시스템 및 방법 |
| US20120234807A1 (en) * | 2009-12-07 | 2012-09-20 | J.P. Sercel Associates Inc. | Laser scribing with extended depth affectation into a workplace |
| TWI508153B (zh) * | 2010-04-30 | 2015-11-11 | Mitsuboshi Diamond Ind Co Ltd | Disconnection device and disconnection method of brittle material substrate |
| WO2012029735A1 (ja) * | 2010-09-02 | 2012-03-08 | 三菱化学株式会社 | 半導体チップの製造方法 |
| US8722516B2 (en) * | 2010-09-28 | 2014-05-13 | Hamamatsu Photonics K.K. | Laser processing method and method for manufacturing light-emitting device |
| JP5608521B2 (ja) * | 2010-11-26 | 2014-10-15 | 新光電気工業株式会社 | 半導体ウエハの分割方法と半導体チップ及び半導体装置 |
| JP5589942B2 (ja) * | 2011-04-15 | 2014-09-17 | 豊田合成株式会社 | 半導体発光チップの製造方法 |
| US8399281B1 (en) * | 2011-08-31 | 2013-03-19 | Alta Devices, Inc. | Two beam backside laser dicing of semiconductor films |
| CN103311392A (zh) * | 2012-03-15 | 2013-09-18 | 上海蓝宝光电材料有限公司 | 一种隐形切割led芯片及其制作方法 |
| CN102751400B (zh) * | 2012-07-18 | 2016-02-10 | 合肥彩虹蓝光科技有限公司 | 一种含金属背镀的半导体原件的切割方法 |
| CN103022284A (zh) * | 2013-01-08 | 2013-04-03 | 聚灿光电科技(苏州)有限公司 | Led芯片切割方法及其制备的led芯片 |
-
2014
- 2014-10-13 KR KR1020167014239A patent/KR20160078460A/ko not_active IP Right Cessation
- 2014-10-13 CN CN201480071654.1A patent/CN105917460B/zh active Active
- 2014-10-13 WO PCT/IB2014/065251 patent/WO2015063633A1/en active Application Filing
- 2014-10-13 JP JP2016527257A patent/JP6865583B2/ja active Active
- 2014-10-13 US US15/031,667 patent/US20160268473A1/en not_active Abandoned
- 2014-10-13 EP EP14798978.4A patent/EP3063786B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20160268473A1 (en) | 2016-09-15 |
| WO2015063633A1 (en) | 2015-05-07 |
| EP3063786A1 (en) | 2016-09-07 |
| EP3063786B1 (en) | 2022-01-12 |
| JP6865583B2 (ja) | 2021-04-28 |
| CN105917460B (zh) | 2019-06-04 |
| CN105917460A (zh) | 2016-08-31 |
| JP2016541115A (ja) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11038082B2 (en) | Method of separating light emitting devices formed on a substrate wafer | |
| TWI614914B (zh) | 發光元件及其製造方法 | |
| JP6574176B2 (ja) | 発光デバイスのウエハを分離する方法 | |
| US9773941B2 (en) | Separating a wafer of light emitting devices | |
| JP6568062B2 (ja) | 発光デバイスのウェファのダイシング | |
| EP3063786B1 (en) | Scribing a wafer of semiconductor devices | |
| TW201813123A (zh) | 發光元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X601 | Decision of rejection after re-examination |