KR100563176B1

KR100563176B1 - 반도체기판및반도체장치

Info

Publication number: KR100563176B1
Application number: KR1019980020607A
Authority: KR
Inventors: 에쯔오 모리따; 마사오 이께다; 히로지 가와이
Original assignee: 소니 가부시끼 가이샤
Priority date: 1997-06-03
Filing date: 1998-06-03
Publication date: 2006-05-25
Also published as: KR19990006648A; JPH10335750A; TW373362B; US6501154B2; US20010048114A1

Abstract

매끄럽고 광학적으로 우수한 벽개면(cleaved surface)을 보장하고 질화물계 III-V족 화합물 반도체를 사용하는 반도체 레이저를 제조하기에 적합한 반도체 기판과 이 반도체 기판을 사용한 반도체 레이저가 제공된다. {0001}-배향면에 실질적으로 수직한 면, 예를 들면, {01-10}-배향면 또는 {11-20}-배향면, 또는 이들 면들로부터 ±5°내에서 오프셋된 면을 주표면으로 하는 반도체 기판, 예를 들면 GaN 기판을 이용하여, 반도체 기판 상에 질화물계 III-V족 화합물 반도체층들을 에피텍셜 성장시켜서 레이저 구조를 형성한다. 공동 에지들을 형성하기 위하여, GaN 기판은 높은 벽개성을 가진 {0001}-배향면을 따라 III-V족 화합물 반도체층들과 함께 벽개된다.

Description

반도체 기판 및 반도체 장치{SEMICONDUCTOR SUBSTRATE AND SEMICONDUCTOR DEVICE}

본 발명은 반도체 기판 및 반도체 장치에 관한 것으로, 특히 질화 갈륨(gallium nitride; GaN)과 같은 질화물계 III-V족 화합물 반도체를 이용한 반도체 레이저에 적용하기 적합한 반도체 기판 및 반도체 장치에 관한 것이다.

최근, 반도체 레이저로서, GaN로 대표되는 섬유아연석(wurtzite)형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체를 이용한 반도체 레이저가 활발히 연구되고 있다.

질화물계 III-V족 화합물 반도체를 이용한 반도체 레이저가 제조되는 경우, GaN, AlGaN, GaInN 등을 사파이어 기판 또는 탄화 실리콘(SiC)계 기판 상에 다중층을 에피텍셜(epitaxial) 성장시켜 n형 클래딩(cladding)층 및 p형 클래딩층 간에 활성층을 개재시킨다. 에피텍셜 성장에 의해 성장되는 경우에 이 에피텍셜층들의 {0001}배향 표면이 기판에 평향하게 되도록 하여 양질의 에피텍셜층을 성장시킬 수 있다. 에피텍셜 성장법에 의해 제조된 반도체 레이저를 이용하여 실온으로 연속 발진하는데 성공한 보고가 있다(IEEE Lasers and Electro-Optics Society 1996 Annual Meeting, Postdeadline Papers, Nov. 1996).

반도체 레이저가 제조될 때에는, 공동(cavity)의 반사면으로서 사용되는 에지가 필요하다. 이 공동의 에지는 결정의 벽개성(cleavability)을 이용하여, 층 표면 또는 계면에 수직한 면을 따라 기판 상에 에피텍셜 성장층들을 가지는 구조를 벽개(cleave)함으로써 형성된다. 이 경우, 에피텍셜층 보다 훨씬 더 두꺼운 기판의 벽개성이 특히 중요하다. AlGaAs, AlGaInP 등과 같은 III-V족 화합물 반도체를 이용한 반도체 레이저와, ZnSSe, CdZnSe 등과 같은 II-VI족 화합물 반도체를 이용한 반도체 레이저의 경우에 있어서, 기판으로서 이용되는 GaAs 기판의 강한 벽개성을 이용하고 마찬가지로 강한 벽개성을 가진 에피텍셜층을 GaAs 기판과 함께 벽개하는 것에 의해, 기판 표면 또는 에피텍셜층의 표면에 수직한 평탄한 공동의 에지가 형성된다.

기판 표면에 수직한 공동의 에지를 형성하기 위하여 사용되는 다른 방법들로는 반응성 이온 에칭(RIE) 또는 화학 습식 에칭과 같은 것이 있다. 그러나, 질화물계 III-V족 화합물 반도체 결정들이 높은 화학적 안전성을 나타내기 때문에, 실제적으로 화학 습식 에칭에 의해 공동 에지를 형성한다는 것은 매우 곤란하다. RIE가 사용되는 경우, 공동 에지에 대한 손상 또는 공동 에지의 허용불가능한 평탄성이 문제가 된다.

따라서, 질화물계 III-V족 화합물 반도체를 이용한 반도체 레이저에 있어서, 벽개성에 의해 공동 에지를 형성하기 위한 시도가 있어 왔다. 또한, 레이저 발진이 보고되어 왔던 사파이어 기판과 같은 벽개성이 낮은 기판을 사용한 레이저 반도체 레이저에 있어서, 사파이어 기판 상에 성장된 에피텍셜층은 사파이어 기판을 벽개함으로써 동시에 벽개된다. 통상적으로, 그러한 사파이어 기판은 {0001}-배향 주표면을 가지고, 공동 에지는 레이저 구조를 형성하는 에피텍셜층의 {11-20}-배향 기판이 있다. {0001}-배향 주표면을 가지는 사파이어 기판이 사용되는 이유는 섬유아연석형 결정 구조를 가지는 액정의 {11-20}-배향 표면이 섬유아연석형 결정 구조와 유사한 zinc 혼합 구조를 가지는 액정의 벽개 표면인 {110}-배향 표면의 것과 유사한 원자 배열(결합)을 가지고, 임의의 넓이에 대한 벽개성을 가지는데 있다.

그러나, 상기 방법으로 실제로 형성된 공동 에지는 기판 표면에 거의 수직한 경선 리지형(longitudinal ridge-shaped) 단계로 인해 평탄하지 않은 면을 나타낸다는 것을 알게 되었다. 이것들은 {11-20}-배향 기판의 낮은 벽개성, 에피텍셜 층의 응력(기판과의 격자 상수의 불일치로 인한)과, 엑피텍셜층들의 결정성의 불균일성(내부 결정 결함의 존재 또는 모자이크성 결정)으로 인한 것이라고 생각된다. 평탄하지 않는 공동 에지들은 반사 효율과 평행도 등이 나쁘고, 공동로서의 양호한 특성을 나타내기가 어렵다. 이들은 반도체 레이저의 특성과 효율을 악화시키는 것은 물론 장치의 열화와 이들의 신뢰도를 저하시키는 원인이 된다.

사파이어 또는 다른 기판 상에 두꺼운 GaN 결정층을 성장시키고 GaN 결정을 기판으로서 사용하여 이 상부에 질화물계 III-V족 화합물 반도체를 에피텍셜 성장시키기 위한 다른 시도가 있다. 또한, 이 방법은 {0001}-배향 표면을 사용하여 질화물계 III-V족 화합물 반도체층을 에피텍셜 성장시킴으로써, 전술된 방법과 같이 {11-20}-배향 표면을 벽개면으로서 사용하게 된다. 따라서, 여기서도 양호한 공동 에지를 얻는다는 것이 곤란하다.

전술된 바와 같이, 질화물계 III-V족 화합물 반도체를 사용하는 반도체 레이저의 벽개에 의해 양질의 공동 에지를 얻는다는 것은 곤란하였다.

따라서, 본 발명의 목적은 평탄하고 광학적으로 뛰어난 벽개면을 용이하게 얻는 것이 가능함에 따라 질화물계 III-V족 화합물 반도체를 사용하는 반도체 레이저의 제조에 이용하기 적합된 반도체 기판, 및 이 반도체 기판을 이용하여, 높은 효율, 긴 수명 및 높은 신뢰도를 가지며, 반도체 레이저에 이용하기 적합한 반도체 장치를 제공함에 있다.

본 발명에 따르면, 섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고 {0001}-배향면에 수직한 주표면을 가지는 반도체 기판이 제공된다.

본 발명에 따르면, 반도체 장치는 섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고, {0001}-배향면에 수직한 주표면을 가지는 반도체 기판과; 상기 반도체 기판 상의 질화물계 III-V족 화합물 반도체층을 포함한다.

본 발명에 있어서, 반도체 기판의 주표면은 {0001}-배향면(일명 C-면)에 수직한 임의의 면일 수 있다. 구체적으로, {01-10}-배향면(일명 M-면), {11-20}-배향면(일명 A-면), 또는 이들 면들로부터 다소 오프셋(offset)된 다른 면들이 사용될 수도 있다. {01-10}-배향면 또는 {11-20}-배향면으로부터 오프셋된 면이 반도체 기판의 주표면으로서 사용되는 경우, 주표면은 바람직하기로는 {0001}-배향면에 실질적으로 수직함과 동시에 오프셋 각은 ±5℃ 이내이다.

본 출원 전체에 걸쳐서, {}은 {01-10}으로서 표현되고, {}은 {11-20}으로서 표현되는 것으로서 표면 배향을 설명한다.

본 발명에 있어서, 질화물계 III-V족 화합물 반도체층은 Ga, Al, In 및 B로 구성된 그룹으로부터 선택된 III족 원소 중 적어도 한 원소와, 적어도 N을 포함하고, As 또는 P를 포함하는 V족 원소를 부가적으로 포함할 수도 있다. 질화물계 III-V족 화합물 반도체층의 구체적인 예로는 GaN층, AlGaN층, GaInN층, AlGaInN층 등이 있다.

본 발명에 따른 반도체 기판은 예를 들면, 이하에 설명된 방법에 의해 쉽게 제조될 수 있다. 즉, 우선, 섬유아연석형 액정 구조를 가지는 질화물계 III-V족 화합물 반도체의 벌크 결정이 성장된다. 질화물계 III-V족 화합물 반도체 벌크 액정은 예를 들면, 10 kbar 내지 20 kbar의 고압 질소 분위기하에서 1400℃ 내지 1600℃의 고온으로 액체 Ga로부터 성장시키는 방법(J. Crystal Growth 166(1996) 583), 또는 스테인레스 튜브 내에 포함된 금속 Ga과 아지드화 나트륨(sodium azide)을 600℃ 내지 700℃로 가열함으로써 성장이 촉진되도록 구성한 플럭스(flux) 방법 또는 승화 방법에 의해 성장될 수 있다. 그러면, 질화물계 III-V족 화합물 반도체 벌크 결정은 {0001}-배향면, 즉 {01-10}-배향면(M-면) 또는 {11-20}-배향면(A-면)에 실질적으로 수직인 면을 따라 절단되는데, 예를 들면, 이 절단된 결정의 표면을 세척하여 표면을 매끄럽게 한다. 그 결과, 본 발명에 따른 반도체 기판이 얻어질 수 있다.

다른 방법으로, 본 발명에 따른 반도체 기판은 이하에 설명된 다른 방법으로 제조될 수 있다. 즉, 충분한 두께, 예를 들면 100㎛ 이상의 두께를 가지는 질화물계 III-V족 화합물 반도체의 벌크 액정을, 승화 또는 하이브리드 기상 에피텍시(HVPE)에 의해 예를 들면, 사파이어 기판 또는 SiC 기판과 같은 액정 기판 상에 에피텍셜 성장시키는데, 이는 {0001}-배향면에 실질적으로 수직한 면, 즉, 예를 들면 {01-10}-배향면 또는 {11-20}-배향면이 기판에 평행하게 되도록 하기 위한 것이다. 그리고나서, 에피텍셜층의 표면을 세척하여 이 표면을 매끄럽게 한다. 이후, 성장에 이용된 기판을 하부로부터 기계적으로 제거하거나 화학적 습식 에칭에 의해 제거함으로써, 본 발명에 따른 반도체 기판이 제조될 수 있다. 사파이어 기판 또는 SiC 기판을 제거하기 전에, 하나 이상의 질화물계 III-V족 화합물 반도체층들이 기판 상에 에피텍셜 성장된 질화물계 III-V족 화합물 반도체 벌크 액정 상에 에피텍셜 성장될 수 있고, 그후에 기판이 제거될 수도 있다.

전술된 구조를 가지는 발명에 따르면, 섬유아연석형 액정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고 {0001}-배향면에 실질적으로 수직한 주표면을 가지는 반도체 기판은 {0001}-배향면을 따라 즉시 벽개될 수 있는데, 이는 {0001}-배향면이 섬유아연석형 액정 구조의 층 구조를 가지는 액정의 높은 벽개성을 가지는 면, 즉 벽개성이 높은 면이기 때문이다. 따라서, 질화물계 III-V족 화합물 반도체층이 반도체 레이저에 대하여 반도체 기판 상에 에피텍셜 성장되는 경우, 공동 에지는 {0001}-배향면을 따라 반도체 기판과 함께 질화물계 III-V족 화합물 반도체층을 벽개함으로써 쉽게 형성될 수 있다.

게다가, 반도체 기판이 질화물계 III-V족 화합물 반도체로 이루지기 때문에, 반도체 기판과 그 상부의 질화물계 III-V족 화합물 반도체층 둘다 섬유아연석형 액정 구조를 가지고, 격자 상수가 일치하거나 매우 근접한다. 따라서, 질화물계 III-V족 화합물 반도체층들은 양질이고, 응력과 내부 결정 결함이 현저하게 감소된다. 또한, 반도체 기판과 질화물계 III-V족 화합물 반도체층은 실질적으로 동일한 격자 상수를 갖기 때문에, 질화물계 III-V족 화합물 반도체층은 예를 들면, 사파이어 기판을 사용할 때 요구되는 질화물계 III-V족 화합물 반도체층의 에피텍셜 성장 전에 저온하에서 성장된 GaN 또는 AlN의 버퍼층에 대한 필요없이, 에피텍셜 성장될 수 있다. 따라서, 본 발명은 예를 들면, 사파이어 기판을 사용할 때 고려되어야만 하는 질화물계 III-V족 화합물 반도체층 내에 모자이크(mosaic) 구조가 생성되는 것을 방지할 수 있다. 따라서, 그러한 관점에서 질화물계 III-V족 화합물 반도체층들은 뛰어난 품질을 가진다.

이들 이유에 대하여, 질화물계 III-V족 화합물 반도체층들과 함께 반도체 기판을 벽개함으로써 얻어진 벽개성 표면은 실질적으로 평탄한 광학적으로 뛰어난 품질을 나타내고, 반도체 레이저의 공동 에지로서 사용하기에 적합하다.

본 발명의 전술된, 그리고 다른 목적들, 특징 및 이점들은 첨부된 도면들과 관련하여 읽혀지게 되는 다음의 상세한 설명으로부터 명백하게 될 것이다.

본 발명의 실시예는 도면을 참조하여 아래에 설명된다. 실시예를 설명하는 모든 도면에서, 동일하거나 또는 등가인 소자는 동일 참조 번호로 표시된다.

도 1은 본 발명의 제1 실시예에 따른 GaN 반도체 레이저를 도시한다. 도 1에 도시된 바와 같이, 제1 실시예에 따른 GaN 반도체 레이저에서, 주표면으로서 {01-10}-배향면(M면)을 갖는 도핑되지 않은 GaN 기판(1) 상에는 n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), 낮은 불순물 농도로 도핑될 수 있는 n형 Ga1-yInyN으로 이루어진 활성층(4), 또는 p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)이 순차적으로 에피텍셜 성장된다. 이 질화물계 III-V족 화합물 반도체층은 {01-10} 표면 배향을 갖는다. n형 AlxGa1-xN 클래딩층(3)에서 Al의 몰 분율 x는 0≤x≤1의 범위에 있으며, p형 AlzGa1-zN 클래딩층(5)에서 Al의 몰 분율 z는 0≤z≤1의 범위에 있고, 활성층(4)을 형성하는 Ga1-yInyN에서 In의 몰 분율 y는 0≤y≤1의 범위에 있다. n형 GaN 콘택층(2) 및 n형 AlxGa1-xN 클래딩층(3)은, 예를 들면 n형 불순물으로서 Si가 도핑된다. p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)은, 예를 들면 p형 불순물으로서 Mg가 도핑된다. 예로써, n형 GaN 콘택층(2)은 0.5㎛ 두께이며, n형 AlxGa1-xN 클래딩층(3)은 0.5㎛ 두께이며, 활성층(4)은 0.5㎛ 두께이며, p형 AlzGa1-zN 클래딩층(5)도 0.5㎛ 두께이고, p형 GaN 콘택층(6)은 1㎛ 두께이다.

n형 GaN 콘택층의 상층부, n형 AlxGa1-xN 클래딩층(3), 활성층(4), p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)은 <0001> 방향으로 신장되는 줄무늬 모양이다. 예를 들면, SiO2로 이루어진 절연막(7)은 줄무늬 부분과 다른 부분의 표면을 피복하기 위해 설치된다. 절연막(7)은 p형 GaN 콘택층(6) 및 n형 GaN 콘택층(2) 위의 위치에 줄무늬형 개구(7a 및 7b)를 형성하여, <0001> 방향으로 연장하였다. 이 개구(7a 및 7b)는, 예를 들면 5㎛ 폭이다. p측 전극(8)은 개구(7a)를 통하여 p형 콘택층(6)과 콘택된다. p측 전극(8)은, 예를 들면 Ni/Au 막일 수 있고, n측 전극(9)은, 예를 들면 Ti/Al/Au 막일 수 있다.

제1 실시예에서, 한 쌍의 공동 에지와 공동 에지와의 동일면 상의 GaN 기판(1) 단면은 {0001}-배향면(C면)이고, 공동의 반대측면은 {11-20}-배향면(A면)이다.

제1 실시예에 따른 구성을 갖는 GaN 반도체 레이저를 제조하기 위한 방법이 다음에 설명된다.

먼저, 주표면으로서 {01-10}-배향면(M면)을 갖는 GaN 기판(1)은, 예를 들면 금속 유기성 화학 기상 증착(metal organic chemical vapor deposition: MOCVD) 장치의 반응관에서 질소(N2)를 함유한 분위기에서 1050℃로 가열되어, 그 표면을 열적으로 클린(clean)시킨다. 다음에, MOCVD를 사용하는 에피택셜 성장에 의하여, n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), Ga1-yInyN로 이루어진 활성층, p형 AlzGa1-zN 클래딩층(5), 및 p형 GaN 콘택층(6)은 GaN 기판(1) 상에 순차적으로 형성된다. n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), p형 AlzGa1-zN 클래딩층(5), 및 p형 GaN 콘택층(6)의 에피택셜 성장 동안에, 온도는, 예를 들면 약 1000℃로 설정된다. Ga1-yInyN 활성층(4)의 에피텍셜 성장 동안에, 온도가, 예를 들면 약 700 내지 850℃ 이하로 설정되어, InN의 분해를 최소화시킨다. 이 질화물계 III-V족 화합물 반도체층은 {01-10} 표면 배향으로 에피택셜하게 성장한다. 이 경우에, 질화물계 III-V족 화합물 반도체층은 GaN 기판(1)의 구조와 동일한 결정학적 구조를 갖고, 그 격자 상수가 GaN 기판(1)의 것과 동일하거나 또는 매우 근접하므로, 질화물계 III-V족 화합물 반도체층의 에피택셜 성장 동안에, 결정 구조 또는 격자 상수의 차이로 인한 어떠한 응력, 크랙(crack), 또는 어떠한 결정학적 결함도 실질적으로 발생하지 않는다. 따라서, 양질의 질화물계 III-V족 화합물 반도체층이 성장될 수 있다. 더우기, GaN 기판(1)과 질화물계 III-V족 화합물 반도체층 간의 격자 상수의 차이가 매우 작으므로, 격자 상수의 차이에 의해 유발되는 왜곡으로 인해 질화물계 III-V족 화합물 반도체층에 의도하지 않은 불순물의 확산이 발생하는 것이 방지된다.

다음에, <0001> 방향으로 연장하는 줄무늬형 저항 패턴(도시되어 있지 않음)이 리소그래피에 의해 p형 GaN 콘택층(6) 상에 형성된다. 저항 패턴을 마스크로서 사용하여, n형 GaN 콘택층(2) 내부로 부식하는 깊이의 층을 선택적으로 제거하도록 에칭이 수행된다. 그 결과, n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), 활성층(4), p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)은 <0001> 방향으로 연장하는 줄무늬의 형태로 패터닝된다.

에칭 마스크로서 사용되는 레지스트 패턴을 제거한 후, 절연막(7)은, 예를 들면 CVD 또는 스퍼터링에 의하여 전체면 상에 형성된다. 그 다음, 절연막(7)이, 예를 들면 스퍼터-에칭에 의하여 선택적으로 제거되어, 개구(7a 및 7b)가 만들어진다.

그 후, Ni/Au막은, 예를 들면 진공 배기 또는 스퍼터링에 의하여 전체면 상에 적층되고, 에칭에 의하여 패터닝되어, p측 전극(8)을 형성한다. 유사하게, Ti/Al/Au막은, 예를 들면 진공 배기 또는 스퍼터링에 의하여 전체면 상에 적층되고, 에칭에 의하여 패터닝되어, n측 전극(9)을 형성한다.

다음에, 도 2에 도시된 바와 같이, 벽개성 {0001}-배향면을 따라 GaN 기판(1)을 바(bar)형태로 벽개함으로써, GaN 기판(1) 상에 에피택셜 성장되는 n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), 활성층(4), p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)은 그 {0001}-배향면을 따라 함께 벽개된다. 도 2에서, (A) 및 (C)는 각각 A면 및 C면에 직각인 방향을 지칭한다. 벽개한 결과로서, {0001}-배향되는 공동 에지를 얻을 수 있다.

구체적으로, 벽개는 다음과 같이 행해질 수 있다. 다시 말해서, 표시선, 또는 바닥이 평탄하지 않은 웨지(wedge)-, V-, U형 단면 구성을 갖는 홈이 GaN 기판의 선택적이거나 또는 전체 바닥면 상에 형성되어, <0001> 방향으로 공동 길이에 대응하는 간격으로 평행하게 직선 형태로 연장된다. 이 표시선 또는 홈은 스크라이버, 다이싱 도구(dicing tool) 등을 사용함으로써 형성될 수 있다. 그 다음, 주표면에 평행하고 GaN 기판(1)의 바닥면 상에 형성되는 표시선 또는 홈에 직각인 방향으로, 장력을 GaN 기판(1)에 인가하면서, 외부힘이 인가되어 GaN 기판(1)이 활모양으로 굴곡되거나, 또는 열적 응력 또는 초음파가 인가되어, 표시선의 중앙 또는 그루브의 가장 깊은 부분에 응력을 발생시킨다. 그 결과, GaN 기판(1)은 벽개성 {0001}-배향면(C면)을 따라 바닥면 상에 형성되는 표시선 또는 홈으로부터 벽개되고, 또한 GaN 기판(1) 상의 질화물계 III-V족 화합물 반도체층도 완전히 벽개된다. 그 때, 질화물계 III-V족 화합물 반도체층의 결정학적 배향이 GaN 기판(1)의 결정학적 배향과 동일하므로, 질화물계 III-V족 화합물 반도체층의 벽개된 표면도 역시 {0001}로 배향된다. {0001}-배향되어 벽개된 표면은 미세하게 매끄러워진다.

벽개된 바형 GaN 기판(1) 및 그 위의 질화물계 III-V족 화합물 반도체층은, 예를 들면 공동 길이에 직각인 방향을 따라 틈이 형성되거나 또는 칩 형태로 절단되어, 레이저 칩을 얻는다. 바형 반제품(semi-product)을 실제로 잘라내기 위하여, 표시선 또는 그루브는 벽개에 의하여 얻어진 각각의 바형 GaN 기판(1)의 바닥면 상에 역시 만들어져, 칩의 폭에 대응하는 간격으로 {11-20}-배향면(A면)을 따르는 방향으로 상호 평행하게 일직선으로 연장된다. 그 후, 상술한 바와 실질적으로 동일한 방법으로, GaN 기판(1) 및 질화물계 III-V족 화합물 반도체층은 {11-20}-배향면을 따라 완전히 벽개된다. {11-20}-배향면은 {0001}-배향면보다 덜 벽개될 수 있지만, {0001}-배향면에 이어 한층 충분히 벽개가능하다. 따라서, 바형 기판 및 그 위의 층은 용이하게 벽개될 수 있다. 이 {11-20}-배향된 벽개면이 공동 에지로서 사용되지 않으므로, 광학적으로 고품질을 가질 필요는 없고, 반도체 레이저의 특성에 역효과를 나타내지 않는다.

상술한 바와 같이, 제1 실시예에 따르면, {0001}-배향면에 직각인 {01-10}-배향된 주표면을 갖는 GaN 기판(1)을 사용하고 질화물계 III-V족 화합물 반도체층을 에피택셜하게 성장시키므로써, 이 질화물계 III-V족 화합물 반도체층은 실질적으로 어떠한 결정학적 결함도 없는 우수한 품질을 갖는다. 따라서, 질화물계 III-V족 화합물 반도체가 {0001}-배향면을 따라 GaN 기판(1)을 벽개함으로써 그 {0001}-배향면을 따라 함께 벽개되어, 공동 에지를 만들 때, 공동 에지는 실질적으로 어떠한 불균일성도 없는 매우 평탄하며, 연마된 표면을 보여준다. 따라서, 공동 에지는 고 반사율을 갖고 이에 따라 낮은 반사 손실을 갖게 되어, 광학적으로 우수하다. 또한, 공동 에지의 평행을 증가시킬 수 있다. 그 결과, 임계 전류 밀도 및 에너지 손실이 현저하게 감소되고, 긴 수명, 및 높은 신뢰성을 갖는 GaN 반도체 레이저가 실현될 수 있다.

더우기, 여기서 사용되는 GaN 기판(1)은 레이저 구조를 형성하는 질화물계 III-V족 화합물 반도체층과 동일한 종류의 재료이며, 사파이어 기판을 사용하는 구조에 요구되는 GaN 또는 AlN 버퍼층은 저온에서 성장될 필요는 없다. 대신에, 질화물계 III-V족 화합물 반도체층은 GaN 기판 바로 위에 에피택셜하게 잘 성장될 수 있다. 따라서, 실시예는 사파이어 기판 또는 SiC 상에 성장되는 질화물계 III-V족 화합물 반도체층에서 나타난다고 보고된 모자이크 구조가 나타나고, 대체로 결정학적 불규칙성으로 인한 세로 방향의 융기형 계단이 벽개된 에지 상에 나타나는 것을 방지한다.

또한, GaN 기판(1) 및 그 위의 질화물계 III-V족 화합물 반도체층이 높은 벽개성을 갖고 벽개에 의해 공동 에지를 용이하게 형성시킬 수 있으므로, GaN 반도체 레이저는 종래의 GaN 반도체 레이저보다 용이하게 제조될 수 있다.

본 발명의 제2 실시예에 따른 GaN 반도체 레이저가 다음에 설명된다.

제2 실시예에 따른 GaN 반도체에서, GaN 기판(1)은 주표면으로서 {11-20}-배향면(A면)을 갖고, n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), 활성층(4), p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)은 상기 기판 위에 순차적으로 적층된다. 이 질화물계 III-V족 화합물 반도체층은 {11-20} 표면 배향을 갖는다. 이 경우에, 공동의 반대측면은 {01-10}-배향면(M면)이다. 여기서 도시된 GaN 반도체 레이저의 다른 특징은 제1 실시예에 따른 GaN 반도체 레이저의 특징과 동일하여, 그 설명을 생략한다.

제2 실시예에 따른 GaN 반도체 레이저를 제조하기 위하여, 제1 실시예에 따른 GaN 반도체 레이저를 제조하는데 사용되는 동일한 방법이 사용된다. 따라서, 공정을 제조하는 설명을 생략한다.

또한, 제2 실시예가 제1 실시예의 것과 동일한 장점을 갖는다.

도 4는 본 발명의 제3 실시예에 따른 GaN 반도체 레이저를 도시한다. 도 4를 참조하여, 제3 실시예에 따른 GaN 반도체 레이저는 n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), 낮은 불순물 농도로 이루어진 n형 활성층(4) 또는 도핑되지 않은 Ga1-yInyN, 순차적으로 적층된 p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)을 주표면으로서 {01-10}-배향면(M면)을 갖는 n형 GaN 기판(10) 상에 형성하였다. 이 질화물계 III-V족 화합물 반도체층은 {01-10} 표면 배향을 갖는다. n형 AlxGa1-xN 클래딩층(3)에서 몰 분율 x는 0≤x≤1이며, p형 AlxGa1-xN 클래딩층(5)에서 Al의 몰 분율은 0≤z≤1이고, 활성층(4)을 형성하는 Ga1-yInyN에서 In의 몰 분율 y는 0≤y≤1이다. 예를 들어, Si는 n형 불순물으로서 n형 GaN 콘택층(2) 및 n형 AlxGa1-xN 클래딩층(3)으로 도핑된다. p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)은 p형 불순물으로서, 예를 들면 Mg로 도핑된다. 상기 층들은 제1 실시예에 도시된 두께와 동일한 두께를 갖는다.

n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), 활성층(4), p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)의 상부는 <0001> 방향으로 연장하는 줄무늬 모양이다. SiO2로 이루어진 절연막(7)은, 예를 들면 p형 GaN 콘택층(6) 상에 형성된다. 절연막(7)은 <0001> 방향으로 연장하는 줄무늬형 개구(7a)를 형성하였다. 예를 들면, 개구(7a)는 5㎛ 폭이다. p측 전극(8)은 개구(7a)를 통하여 p형 콘택층(6)과 콘택된다. n측 전극(9)은 n형 GaN 기판(1)의 바닥면과 콘택한다. p측 전극(9)은, 예를 들면 Ni/Al막일 수 있고, n측 전극(9)은, 예를 들면 Ti/Al/Au막일 수 있다.

제3 실시예에서, 한 쌍의 공동 에지는 {0001}-배향면(C면)이고, 공동의 반대측면은 {11-20}-배향면(A면)이다.

제3 실시예에 따른 구성을 갖는 GaN 반도체 레이저를 제조하기 위한 방법이 다음에 설명된다.

먼저, 주표면으로서 {01-10}-배향면(M면)을 갖는 n형 GaN 기판(1)이 준비되고, MOCVD를 사용하는 에피택셜 성장에 의하여, 그 위에 n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), Ga1-yInyN으로 이루어진 활성층(4), p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)이 순차적으로 적층된다. 이 질화물계 III-V족 화합물 반도체층은 {01-10} 표면 배향으로 에피택셜 성장한다. 제1 실시예에서 사용되는 것과 동일한 성장 온도가 여기서도 사용된다.

다음에, 예를 들면 CVD 또는 스퍼터링에 의하여, 절연막(7)이 전체면 상에 형성된다. 그 다음, <0001> 방향으로 연장하는 줄무늬형 레지스트 패턴(도시되어 있지 않음)이 리소그래피에 의하여 절연막 상에 형성된다. 레지스트 패턴을 마스크로서 사용하여, 절연막(7)은 에칭에 의해 선택적으로 제거된다. 그 결과, 개구(7a)가 절연막(7)에 형성된다.

에칭 마스크로서 사용된 레지스트 패턴이 제거된 후, Ni/Au막은, 예를 들면, 진공 증착 또는 스퍼터링에 의해 전표면 상에 형성되고, 이는 에칭에 의해 패턴되어 p측 전극(8)이 형성된다. n형 GaN 기판(1)의 하부면 상에 적층되는 것은 Ti/Ai/Au막인데, 예를 들면, 진공 피착 또는 스퍼터링에 의해 n측 전극(9)을 형성한다.

이후, 도 2에 나타난 바와 같이, 높은 벽개성을 가진(high-cleavable) {0001}-배향면을 따라 GaN 기판(1)을 바(bar)형으로 벽개함으로써, GaN 기판(1) 상에 에피텍셜 성장된 n형 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), 활성층(4), p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)은 {0001}-배향면을 따라 벽개된다. 그 결과, {0001}-배향되는 공동 에지가 획득될 수 있다. 벽개성은 제1 실시예의 것과 동일한 방식으로 수행될 수도 있다.

바형 GaN 기판(1)과 이 상부에 벽개에 의해 획득된 질화물계 III-V족 화합물 반도체층들은 복수의 칩으로 분할되어 레이저 칩을 얻게 된다. 바형 반도체 제품을 자르기 위하여, 제1 실시예에 사용된 것과 같은 공정이 사용될 수 있다.

제3 실시예에 따르면, 제1 실시예의 것과 동일한 이점이 얻어진다. 대용적으로, n형 GaN 기판(10)이 도전성이기 때문에, n측 전극은 AlGaAs계 반도체 레이저 또는 AlGaInP계 반도체 레이저와 같이 기판의 하부면 상에 형성될 수 있다. 그 결과, GaN계 반도체 레이저를 제조하는 공정은 기판의 상부측 표면 상에 p측 전극과 n측 전극 둘다 형성된 구조에 비해 단순화되고, GaAs계 기판을 사용하는 AlGaAs계 반도체 레이저를 제조하기 위해 사용된 것과 같은 제조 장치가 사용될 수 있다. 이들 요소들은 GaN 반도체 레이저의 제조 비용을 감소시킬 수 있게 한다.

본 발명의 제4 실시예에 따른 GaN 반도체 레이저가 다음에 설명된다.

제4 실시예에 따른 GaN 반도체 레이저에 있어서, n형 GaN 기판(10)의 주표면으로서 {11-20}-배향 표면(A-면)을 가진다. 이 기판 상부에는 GaN 콘택층(2), n형 AlxGa1-xN 클래딩층(3), 활성층(4), p형 AlzGa1-zN 클래딩층(5) 및 p형 GaN 콘택층(6)이 순차적으로 적층된다. 이들 질화물계 III-V족 화합물 반도체층들은 {11-20} 면 배향을 가진다. 이 경우, 공동의 대향측 표면은 {01-10}-배향된 표면(M-면)을 가진다. 여기에 나타난 GaN 반도체 레이저의 다른 특징은 제3 실시예에 따른 GaN 반도체 레이저의 것과 같고, 이들의 상세한 설명은 본 명세서에서 생략한다.

제4 실시예에 따른 GaN 반도체 레이저를 제조하기 위하여, 제3 실시예에 따른 GaN 반도체 레이저를 제조하는데 사용된 것과 같은 방법이 사용된다. 따라서, 제조 공정의 설명은 본 명세서에서 생략된다.

제4 실시예에 따르면, 제3 실시예에서와 같은 이점들이 얻어진다.

첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설명하였지만, 본 발명은 이들 정확한 실시예에 국한되지 않으며, 다양한 변경과 변형은 본 분야에서 숙련된 자라면 첨부된 청구 범위에 정의된 바와 같이 본 발명의 범위 또는 기술적 사상으로부터 벗어남이 없이 실시될 수 있다는 것을 알 수 있을 것이다.

예를 들면, 제1, 제2, 제3 및 제4 실시예들이 질화물계 III-V족 화합물 반도체층의 에피텍셜 성장을 위해 MOCVD를 사용하였지만, HVPE 또는 MBE(Molecular Beam Epitaxy)가 이들 질화물계 III-V족 화합물 반도체층들을 에피텍셜 성장시키기 위하여 사용될 수도 있다. 이 제1 및 제2 실시예에 있어서, RIE가 질화물계 III-V족 화합물 반도체층들을 패터닝하여 스트라이프를 형성하는데 사용된다. 그러나, 이 패터닝은 화학 습식 에칭에 의해 행해질 수도 있다.

제1, 제2, 제3, 제4 실시예에 사용된 GaN 기판은 적절한 곳에, 섬유아연석형 액정 구조를 가지는 임의의 다른 적절한 III-V족 화합물 반도체로 이루어진 반도체 기판으로 대체될 수도 있다.

제1, 제2 및 제3 실시예들은 이중 헤테로구조(heterostructure) GaN계 반도체 레이저에 본 발명을 적용한 것으로서 설명되었지만, 본 발명은 광학적 가이드층(optical guide layer)이 활성층과 클래딩층 간에 개재되는 SCH(separate confinement heterostructure)형 구조의 GaN 반도체 레이저, 또는 MQW(multiquantum well)형 구조를 가지는 것과 SQW(single quantum well)형 구조를 가지는 것에 활성층으로서 적용가능하다. 레이저 구조에 관련하여, 다양한 구조들이 사용될 수 있는데, 그 구조로는 이득 가이드(gain-guided)형 또는 인덱스 가이드(index guided)형 레이저를 실현하는 리지-가이드(ridge-guided)형 구조, 내부 블로킹 구조, 구조적 기판 레이저, 경선 모드 제어 구조(확산 피드백(DFB) 레이저, 분산된 브레그(bragg) 반사기(DBR) 레이저) 등이 있다.

전술된 바와 같이, 본 발명에 따른 반도체 기판에 관련하여, 이 기판은 섬유아연석형 액정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고 {0001}-배향면에 실질적으로 수직한 주표면을 가진다. 따라서, 질화물계 III-V족 화합물 반도체층들이 반도체 기판 상에 성장되어 레이저 구조를 형성하는 경우, 반도체 기판은 적층된 질화물계 III-V족 화합물 반도체층들 높은 벽개성을 가진 {0001}-배향면을 따라 즉시 벽개될 수 있다. 그렇게 얻어진 벽개된 표면들은 반도체 레이저의 공동 에지로서 사용하기에 적합한 매끄럽고 광학적으로 뛰어난 표면이다. 따라서, 전술된 반도체 기판은 질화물계 III-V족 화합물 반도체들을 사용하는 반도체 레이저의 제조에 이용하는데 적합하다.

본 발명에 따른 반도체 장치에 관련하여, 섬유아연석형 액정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지며 {0001}-배향면에 실질적으로 수직한 주표면을 가지는 반도체 기판을 사용하고, 이 상부에 질화물계 III-V족 화합물 반도체층들을 적층함으로써, 매끄럽고 광학적으로 뛰어난 벽개면은 높은 벽개성을 가진 면을 따라 질화물계 III-V족 화합물 반도체층을 적층함과 동시에 반도체 기판을 절단해야만 획득될 수 있다. 따라서, 양질의 벽개면을 공동 에지로서 사용함으로써, 뛰어난 특성, 높은 효율, 긴 수명 및 높은 신뢰도를 가진 반도체 레이저가 즉시 실현될 수 있다.

도 1은 본 발명의 제1 실시예에 따른 GaN 반도체 레이저의 사시도.

도 2는 본 발명의 제1 실시예에 따른 GaN 반도체 레이저를 제조하기 위한 방법을 설명하기 위한 사시도.

도 3은 본 발명의 제1 실시예에 따른 GaN 반도체 레이저를 제조하기 위한 방법을 설명하기 위한 사시도.

도 4는 본 발명의 제2 실시예에 따른 GaN 반도체 레이저의 사시도.

<도면의 주요 부분에 대한 부호의 설명>

1 : GaN 기판

2 : n형 GaN 콘택층

3 : n형 AlxGa1-xN 클래딩층

4 : 활성층

5 : p형 AlzGa1-zN 클래딩층

6 : p형 GaN 콘택층

7 : 절연막

8 : P측 전극

9 : n측 전극

10 : n형 GaN 기판

Claims

섬유아연석(wurtzite)형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고 {0001}-배향면에 실질적으로 수직한 주표면을 가지는 것을 특징으로 하는 반도체 기판.
제1항에 있어서, 상기 주표면은 {01-10}-배향되는 것을 특징으로 하는 반도체 기판.
제1항에 있어서, 상기 주표면은 {01-10}-배향면으로부터 오프셋(offset)되어 있는 것을 특징으로 하는 반도체 기판.
제1항에 있어서, 상기 주표면은 {11-20}-배향되어 있는 것을 특징으로 하는 반도체 기판.
제1항에 있어서, 상기 주표면은 {11-20}-배향면으로부터 오프셋되어 있는 것을 특징으로 하는 반도체 기판.
섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고 {01-10}-배향된 주표면을 가지는 것을 특징으로 하는 반도체 기판.
섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고 {01-10}-배향면으로부터 오프셋된 주표면을 가지는 것을 특징으로 하는 반도체 기판.
섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고 {11-20}-배향된 주표면을 가지는 것을 특징으로 하는 반도체 기판.
섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고 {11-20}-배향면으로부터 오프셋된 주표면을 가지는 것을 특징으로 하는 반도체 기판.
반도체 장치에 있어서,

섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고, {0001}-배향면에 실질적으로 수직한 주표면을 가지는 반도체 기판과;

상기 반도체 기판 상의 질화물계 III-V족 화합물 반도체층들

을 포함하는 것을 특징으로 하는 반도체 장치.
제10항에 있어서, 상기 반도체 기판의 상기 주표면은 {01-10}-배향되어 있는 것을 특징으로 하는 반도체 장치.
제10항에 있어서, 상기 반도체 기판의 상기 주표면은 {01-10}-배향면으로부터 오프셋되어 있는 것을 특징으로 하는 반도체 장치.
제10항에 있어서, 상기 반도체 기판의 상기 주표면은 {11-20}-배향되어 있는 것을 특징으로 하는 반도체 장치.
제10항에 있어서, 상기 반도체 기판의 상기 주표면은 {11-20}-배향면으로부터 오프셋되어 있는 것을 특징으로 하는 반도체 장치.
제10항에 있어서, 상기 반도체 장치는 상기 질화물계 III-V족 화합물 반도체층들이 제1 도전형의 클래딩(cladding)층, 활성층 및 제2 도전형의 클래딩층을 포함하는 반도체 레이저이며, 상기 반도체 레이저는 상기 질화물계 III-V족 화합물 반도체층들에 의해 정의된 {0001)-배향면들을 공동 에지(cavity edge)들로서 가지는 것을 특징으로 하는 반도체 장치.
반도체 장치에 있어서,

섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고, {01-10}-배향된 주표면을 가지는 반도체 기판과;

상기 반도체 기판 상의 질화물계 III-V족 화합물 반도체층들

을 포함하는 것을 특징으로 하는 반도체 장치.
반도체 장치에 있어서,

섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고 {01-10}-배향면으로부터 오프셋된 주표면을 가지는 반도체 기판과;

상기 반도체 기판 상의 질화물계 III-V족 화합물 반도체층들

을 포함하는 것을 특징으로 하는 반도체 장치.
반도체 장치에 있어서,

섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고, {11-20}-배향된 주표면을 가지는 반도체 기판과;

상기 반도체 기판 상의 질화물계 III-V족 화합물 반도체층들

을 포함하는 것을 특징으로 하는 반도체 장치.
반도체 장치에 있어서,

섬유아연석형 결정 구조를 가지는 질화물계 III-V족 화합물 반도체로 이루어지고, {11-20}-배향면으로부터 오프셋된 주표면을 가지는 반도체 기판과;

상기 반도체 기판 상의 질화물계 III-V족 화합물 반도체층들

을 포함하는 것을 특징으로 하는 반도체 장치.