KR100498164B1 - 트렌치 측벽으로부터 횡방향 성장에 의한 갈륨나이트라이드 반도체층의 제조 - Google Patents

트렌치 측벽으로부터 횡방향 성장에 의한 갈륨나이트라이드 반도체층의 제조 Download PDF

Info

Publication number
KR100498164B1
KR100498164B1 KR10-2000-7013796A KR20007013796A KR100498164B1 KR 100498164 B1 KR100498164 B1 KR 100498164B1 KR 20007013796 A KR20007013796 A KR 20007013796A KR 100498164 B1 KR100498164 B1 KR 100498164B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride layer
layer
sidewalls
growing
Prior art date
Application number
KR10-2000-7013796A
Other languages
English (en)
Other versions
KR20010071417A (ko
Inventor
젤레바츠베탄카
톰슨대런비.
스미쓰스코트에이.
린디컴케빈제이.
게흐르케토마스
데비이스로버트에프.
Original Assignee
노쓰 캐롤라이나 스테이트 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노쓰 캐롤라이나 스테이트 유니버시티 filed Critical 노쓰 캐롤라이나 스테이트 유니버시티
Publication of KR20010071417A publication Critical patent/KR20010071417A/ko
Application granted granted Critical
Publication of KR100498164B1 publication Critical patent/KR100498164B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates

Abstract

하부 갈륨 나이트라이드층(106)의 측벽(105)은 하부 갈륨 나이트라이드층내 트렌치 내로 횡방향으로 성장되어, 횡방향 갈륨 나이트라이드 반도체층(108a)을 형성한다. 그후 마이크로 전자 소자는 횡방향 갈륨 나이트라이드층에 형성될 수 있다. 전위 결함은 측벽으로부터 하부 갈륨 나이트라이드층내 트렌치 내로 현저히 파급되지 않아서, 횡방향 갈륨 나이트라이드 반도체층은 상대적으로 결함이 없다. 더욱이, 횡방향 갈륨 나이트라이드층의 성장 동안, 하부 갈륨 나이트라이드층의 부분적 마스킹 공정없이, 측벽 성장을 수행할 수 있다. 횡방향 갈륨 나이트라이드 반도체층의 결함 밀도가 횡방향 갈륨 나이트라이드층으로부터 제 2 갈륨 나이트라이드 반도체층의 성장에 의하여 더 감소되어질 수 있다.

Description

트렌치 측벽으로부터 횡방향 성장에 의한 갈륨 나이트라이드 반도체층의 제조{Fabrication of gallium nitride semiconductor layers by lateral growth from trench sidewalls}
본 발명은 마이크로 전자 소자 및 제조 방법에 관한 것으로, 보다 자세하게는 갈륨 나이트라이드(gallium nitride) 반도체 소자 및 그 제조방법에 관한 것이다.
갈륨 나이트라이드는 트랜지스터와 필드 에미터(field emitter) 및 광전자 디바이스에 한정되지는 않지만 이들을 포함하는 마이크로 전자 소자용으로 폭넓게 연구되고 있다. 또한, 여기에서 이용되는 바와 같이, 갈륨 나이트라이드는 알루미늄 갈륨 나이트라이드(aluminum gllium nitride), 인듐 갈륨 나이트라이드(indium gallium nitride) 및 알루미늄 인듐 갈륨 나이트라이드와 같은 갈륨 나이트라이드 합금을 포함한다는 것을 알 수 있을 것이다.
갈륨 나이트라이드를 기초로 하는 마이크로 전자 소자의 제조에 있어서 주요한 문제점은 결함 밀도(defect density)가 낮은 갈륨 나이트라이드 반도체층을 제작하는 것이다. 이러한 결함 밀도가 발생되는 원인중 하나가 갈륨 나이트라이드가 성장되는 기판에 있다는 것은 주지된 사실이다. 따라서, 비록 갈륨 나이트라이드층이 사파이어 기판에 성장되고 있기는 하지만, 실리콘 카바이드(silicon carbide) 기판상에 형성되는 알루미늄 나이트라이드 버퍼층상에 갈륨 나이트라이드를 성장시키는 것에 의하여 결함 밀도를 줄이는 것은 주지의 사실이다. 이러한 진보에도 불구하고, 결함 밀도의 계속적인 감소가 요구되고 있다.
마스크의 개구부를 통하여 갈륨 나이트라이드 구조를 제작하는 것 또한 공지되었다. 예를 들어, 필드 에미터 어레이를 제작하는데 있어서, 스트라이프 형태 또는 원형 형태로 패터닝된 기판상에 갈륨 나이트라이드를 선택적으로 성장하는 것이 알려져 있다. 예를들어, 남(Nam)씨등의 간행물, "Selective Growth of GaN and Al0.2Ga0.8N on GaN/AlN/6H-SiC(0001) Multilayer Substrates Via Organometallic Vapor Phase Epitaxy"(Proceeding of the Materials Research Society, December 1996) 및 "Growth of GaN and Al0.2Ga0.8N on Patterned Substrates via Organometallic Vapor Phase Epitaxy"(Japanese Journal of Applied physics., Vol 36, Part 2, No.5A, May 1997, pp.L532-L535)을 보라. 이러한 간행물에 개시된 것에 따르면, 소정 조건하에서 바람직하지 않은 융기(ridge) 성장 또는 횡방향 과도 성장이 발생될 수 있다.유럽 특허 출원 0 551 721 A2는 실리콘 기판, 적어도 알루미늄 및 질소를 포함하는 화합물로 구성된 중간층을 포함하며 기판상에 형성되는 중간층 및 (Ga1-xAlx)1-yInyN(0≤x≤1, 0≤y≤1, x=1 및 y=0인 경우는 제외)의 결정층을 포함하는 갈륨 나이트라이드 타입 반도체 디바이스를 설명한다. 알루미늄/질소 증간층은 결정 결함의 발생을 억제하여, (Ga1-xAlx)1-yInyN층이 매우 높은 결정성 및 평탄도를 갖도록 한다. 제조 방법에 있어서, 단결정 실리콘 기판은 400 내지 1300℃의 온도가 유지되고, 적어도 알루미늄 및 질소를 포함하는 유기 금속 화합물 분위기를 조성하여, 결정 기판의 전체 표면 또는 일부분상에 적어도 알루미늄 및 질소를 함유하는 박막의 중간층을 형성한다. 그후, (Ga1-xAlx)1-yInyN 단결정을 적어도 한 층 또는 다층으로 증간층 상에 형성한다. 남(Nam)씨 등에 의한 논문, "Lateral Epitaxy of Low Defect Density GaN Layers Via Organometallic Vapor Phase Epitaxy"(Applied Physics Letter, Vol 71, No. 18, November 3, 1997, pp 2683-2640)에 유기 금속 기상 횡방향 에피택시 및 GaN 합치 기술이 보고된 바 있다. 여기서, GaN층은 GaN/AlN/6H-SiC(0001) 기판상의 실리콘 산화막(SiO2) 마스크내에 포함되며, 3㎛만큼 이격된 3㎛폭 윈도우내에 증착된 GaN 스트라이프들로부터 기원된다. 횡방향 과도 성장 정도 및 미세 구조적 특징은 스트라이프 방향의 강력한 함수이다. AlN 버퍼층을 갖는 하부 GaN의 경계 부분으로 부터 기원되는 높은 쓰레딩 전위(threading dislocation) 밀도는 윈도우 영역내에 성장된 GaN에 포함된다. 이에 비하여, 과도 성장 영역은 매우 낮은 전위 밀도를 갖는다. 합치된 층은 0.25nm의 rms 표면 거칠기를 갖는다.
도 1 내지 도 5는 본 발명의 제 1 실시예에 따른 갈륨 나이트라이드 반도체 구조를 공정 단계별로 나타낸 단면도이다.
도 6 내지 도 10은 본 발명의 제 2 실시예에 따른 갈륨 나이트라이드 반도체 구조를 공정 단계별로 나타낸 단면도이다.
도 11 내지 도 15는 본 발명의 제 3 실시예에 따른 갈륨 나이트라이드 반도체 구조를 공정 단계별로 나타낸 단면도이다.
따라서, 본 발명의 목적은 개선된 갈륨 나이트라이드 반도체층의 제조 방법 및 상기와 같은 방법으로 제조된 개선된 갈륨 나이트라이드층을 제공하는 것이다.
또한, 본 발명의 다른 목적은 낮은 결함 밀도를 가질 수 있는 갈륨 나이트라이드 반도체층의 제조방법 및 상기와 같은 방법으로 제조된 갈륨 나이트라이드층을 제공하는 것이다.
상기 및 그 밖의 다른 목적들은, 하부의 갈륨 나이트라이드층내에 트렌치내로 하부의 갈륨 나이트라이드층의 측벽을 횡방향으로 성장시키는 것에 의하여 횡방향 갈륨 나이트라이드층을 형성하는 본 발명에 따라 달성된다. 이어서, 마이크로 전자 소자는 횡방향 갈륨 나이트라이드층내에 형성될 수 있다.
본 발명에 따르면, 전위 결함은 측벽으로부터 하부 갈륨 나이트라이드층내 트렌치 내로 현저히 파급되지 않아서, 횡방향 갈륨 나이트라이드 반도체층은 상대적으로 결함이 없다. 더욱이, 횡방향 갈륨 나이트라이드층의 성장 동안, 하부 갈륨 나이트라이드층의 부분적 마스킹 공정없이, 측벽 성장을 수행할 수 있다.
본 발명의 다른 견지에 따르면, 하부 갈륨 나이트라이드층의 한쌍의 측벽은, 성장된 측벽들이 트렌치내에서 합치될 때까지, 한쌍의 측벽 사이에 위치하는 하부 갈륨 나이트라이드층내의 트렌치내로 횡으로 성장된다. 횡방향 갈륨 나이트라이드 반도체층은 유기 금속 기상 증착 에피택시(MOVPE) 방식에 의하여 횡방향로 성장될 수 있다. 예를 들어, 측면 갈륨 나이트라이드층은 1000 내지 1100℃의 온도 및 45 Torr의 압력에서, 트리에틸갈륨(TEG) 및 암모니아(NH3)를 이용하여 측면으로 성장될 수 있다. 바람직하게는, 13 내지 39μmol/min 정도의 TEG와 1500sccm의 NH3를 3000sccm 정도의 H2 희석제와 혼합하여 사용된다. 보다 바람직하게는, 1100℃의 온도 및 45Torr의 압력에서 26μmol/min의 TEG와, 1500sccm의 NH3 및 3000sccm의 H2가 이용된다. 하부 갈륨 나이트라이드층은 바람직하게는 6H-SiC(0001) 기판에 형성된다. 여기서, 기판 자체는 알루미늄 나이트라이드와 같은 버퍼층을 포함한다. 사파이어와 같은 다른 기판, 저온 갈륨 나이트라이드와 같은 다른 버퍼층이 이용될 수 있다. 다중 기판층 및 버퍼층도 이용될 수 있다.
측벽을 포함하는 하부 갈륨 나이트라이드층은 하부 갈륨 나이트라이드층내에 트렌치를 형성함에 의하여 형성될 수 있다. 이때, 트렌치는 측벽을 포함하게 된다. 또는, 측벽은 하부 갈륨 나이트라이드층 상부에 포스트를 형성함에 의하여 형성될 수 있으며, 포스트는 측벽을 포함하고, 트렌치를 한정한다. 다수의 측벽을 형성하기 위해 트렌치들 및 포스트들은 교대로 연속적으로 배열되는 것이 바람직하다. 트렌치들 및/또는 포스트는 선택적 식각, 선택적 에피텍셜 성장, 식각과 성장의 조합 또는 그 밖의 다른 기술에 의하여 형성될 수 있다. 트렌치들은 기판 내부 및 버퍼층 내부로 연장될 수 있다.
하부 갈륨 나이트라이드층의 측벽은 트렌치 내로 횡으로 성장되어, 하부 갈륨 나이트라이드층의 결함 밀도보다 더 낮은 횡방향 갈륨 나이트라이드막이 형성된다. 일부 종방향 성장이 발생될 수 있다. 횡방향으로 성장된 갈륨 나이트라이드층은 더 낮은 결함 밀도가 전파되는 동안 종방향으로 성장된다. 종방향 성장은 또한 횡방향 성장과 동시에 발생한다.
과도 성장된 갈륨 나이트라이드 반도체층의 결함 밀도는 횡방향 갈륨 나이트라이드층으로부터 제 2 갈륨 나이트라이드 반도체층을 성장시킴에 의하여 더욱 감소될 수 있다. 일실시예에서, 횡방향 갈륨 나이트라이드층은 내부에 개구부들의 어레이를 포함하는 마스크로 마스킹된다. 횡방향 갈륨 나이트라이드층은 개구부의 어레이를 통해 마스크상에 성장되어, 과도 성장된 갈륨 나이트라이드 반도체층이 형성된다. 다른 실시예에서, 횡방향 갈륨 나이트라이드층은 종방향으로 성장된다. 다수의 제 2 측벽은 종방향으로 성장된 횡방향 갈륨 나이트라이드층내에 형성되어, 다수의 제 2 트렌치들을 한정한다. 그후, 종방향으로 성장된 갈륨 나이트라이드층의 다수의 제 2 측벽은 다수의 제 2 트렌치내로 횡방향으로 성장되어, 제 2 횡방향 갈륨 나이트라이드층이 형성된다. 이어서, 마이크로 전자 디바이스는 갈륨 나이트라이드 반도체층내에 형성된다. 하부의 갈륨 나이트라이드층의 다수의 측벽은 상술한 바와 같이, 유기금속 기상 에피택시 방법을 이용하여 성장될 수 있다. 상술한 바와 같이, 제 2 측벽은 에칭 및/또는 트렌치 및/또는 포스트들의 선택적 에피택셜 성장에 의하여 성장될 수 있다.
본 발명에 따른 갈륨 나이트라이드 반도체 구조는 측벽을 갖는 트렌치를 포함하는 하부의 갈륨 나이트라이드층 및 하부 갈륨 나이트라이드층의 측벽으로부터 트렌치내로 연장된 횡방향 갈륨 나이트라이드층을 포함한다. 종방향 갈륨 나이트라이드층은 횡방향 갈륨 나이트라이드층으로부터 연장된다. 다수의 마이크로 전자 소자는 종방향 갈륨 나이트라이드층내에 포함된다. 다수의 측벽을 한정하기 위해, 트렌치 및 포스트는 교대로 배열될 수 있다. 하부 갈륨 나이트라이드층은 사전 설정된 결함 밀도를 포함하고, 횡방향 갈륨 나이트라이드층은 사전 설정된 결함 밀도보다 더 낮은 결함 밀도를 갖는다.
본 발명에 따른 갈륨 나이트라이드 반도체 구조물의 다른 실시예는 횡방향 갈륨 나이트라이드층 상부에 있는 개구부 어레이가 내부에 포함된 마스크와, 횡방향 갈륨 나이트라이드층으로부터 개구부를 통해 마스크상으로 연장된 종방향 갈륨 나이트라이드층을 포함한다. 또는, 종방향 갈륨 나이트라이드층은 횡방향 갈륨 나이트라이드층으로부터 연장되고, 그 내부에 다수의 제 2 측벽을 포함한다. 제 2 횡방향 갈륨 나이트라이드층은 다수의 제 2 측벽으로부터 연장된다. 마이크로 전자 디바이스는 제 2 횡방향 갈륨 나이트라이드층내에 포함된다. 따라서, 결함 밀도가 낮은 갈륨 나이트라이드 반도체층이 제조되어, 고성능 마이크로 전자 소자를 생산할 수 있다.
이하 본 발명은 본 발명의 양호한 실시예를 보인 첨부 도면을 참조하여, 보다 상세히 기술될 것이다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 층의 두께 및 영역은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 층, 영역, 기판과 같은 구성 요소가 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 층이 개재되어질 수 있다. 더욱이, 각각의 실시예는 반대 도전형에 대한 실시예 또한 포함한다.
도 1 내지 도 5를 참조하여, 본 발명의 제 1 실시예에 따른 갈륨 나이트라이드 구조의 제조방법에 대하여 설명하도록 한다. 도 1을 참조하여, 하부의 갈륨 나이트라이드층(104)을 기판(102) 상부에 성장한다. 기판(102)은 6H-SiC(0001) 기판(102a) 및 알루미늄 나이트라이드 버퍼층(102b)을 포함할 수 있다. 여기서 이용된 결정학적인 명명 관례들은 당업자들에게 공지된 것이며, 부가적으로 설명될 필요가 없다. 갈륨 나이트라이드층(104)은 1.0 내지 2.0㎛ 사이의 두께를 가질 수 있으며, 고온(1100℃) 알루미늄 나이트라이드 버퍼층(102b) 상부에 1,000℃의 온도에서 성장될 수 있다. 여기서, 고온 알루미늄 나이트라이드 버퍼층(102b)은 6H-SiC 기판상에 증착되고, 26μmol/min의 트리에틸갈륨, 1500sccm의 암모니아, 및 3000sccm의 수소 희석액을 사용하여, 수직 냉각벽(cold wall)이며 유도 가열되는 유기 금속 기상 에피택시 시스템(metalorganic vapor phase epitaxy system)내에서 증착된다. 이러한 성장 기술의 부가적인 설명은 티.떠블유.위크스(T.W.Weeks)씨등의 논문, "GaN Thin Films Deposited Via Organometallic Vapor Phase Epitaxy on α(6H)-SiC(0001) Using High-Temperature Monocrystalline AlN Buffer layer" (Applied Physics Letter, Vol.67, No.3, July 17,1995, pp401-403)에 개시되어 있으며, 그 개시 내용은 참조 문헌으로서 여기에 통합된다. 버퍼층을 갖거나 그렇지 않은 다른 기판이 사용될 수도 있다.
계속해서, 도 1을 참조하여, 하부 갈륨 나이트라이드층(104)은 그 내부에 다수의 측벽(105)을 포함한다. 측벽(105)은 다수의 이격배치된 포스트(106)에 의하여 한정되어 진다고 간주할 수 있으며, 이러한 포스트(106)는 메사(mesas), 페디스탈(pedestals) 또는 컬럼(columns) 등으로 인용되어질 수 있다는 것은 당업자에 의하여 이해될 수 있을 것이다. 또한, 측벽(105)은 다수의 트렌치(107)에 의하여 한정되어진다고 간주할 수 있으며, 하부의 갈륨 나이트라이드층(104)내에 "웰"로도 인용될 수 있다. 측벽(105)은 트렌치(107) 및 포스트(106)가 교대로 연속적으로 배열됨에 의하여 한정될 수 있다고 간주할 수 있다. 측벽(105)을 한정하는 포스트(106) 및 트렌치(107)는 선택적 에칭 및/또는 선택적 에피택셜 성장 및/또는 그 밖의 일반적인 기술에 의하여 제조된다고 이해할 수 있을 것이다. 더욱이, 측벽들은 기판(102)에 대하여 직교할 필요가 없으나, 오히려 기판에 대해서 경사질 수 있다는 것도 이해될 것이다. 끝으로, 비록 측벽(105)은 도 1의 단면 형태로 도시되었지만, 포스트(106) 및 트렌치(107)는 직선형, V자형 또는 그밖의 다른 형태로 연장된 영역을 한정할 수 있다고 이해될 것이다. 도 1에 도시된 바와 같이, 트렌치(107)는 버퍼층(102b) 및 기판(102a)내로 확장되어, 갈륨 나이트라이드의 후속 성장이 트렌치 바닥면보다 측벽(105)상에서 우선적으로 발생한다. 다른 실시예에서, 트렌치들은 예를 들어, 트렌치 형상 및 갈륨 나이트라이드의 종방향 성장 속도 대비 횡방향 성장 속도에 따라 기판(102a)내로 연장되지 않을 수 있고, 또한 버퍼층(102b)내로 연장되지 않을 수 있다.
도 2를 참조하여, 하부의 갈륨 나이트라이드층(104)의 측벽(105)이 횡방향으로 성장되어, 트렌치(107)내에 횡방향 갈륨 나이트라이드층(108a)이 형성된다. 갈륨 나이트라이드의 횡방향 성장은 1000 내지 1100℃의 온도와 45Torr의 압력에서 얻어질 수 있다. 13 내지 39μmol/min 정도의 전구체(precursor)인 TEG 및 1500sccm의 NH3가 3000 sccm의 H2 희석제와 혼합하여 이용될 수 있다. 갈륨 나이트라이드 합금이 형성되는 경우, 추가적으로 알루미늄, 인듐의 일반적인 전구체가 또한 이용될 수 있다. 여기서 사용된 것과 같이, "횡방향"이란 용어는 측벽(105)과 직교하는 방향을 의미한다. 또한, 포스트(106)상에 일부 종방향 성장이 측벽(105)의 횡방향 성장이 진행되는 동안 발생되어질 수 있다고 이해될 것이다. 여기서 "종방향"이란 용어는 측벽(105)과 평행한 방향을 나타낸다.
도 3을 참조하여, 횡방향 갈륨 나이트라이드층(108a)의 계속적인 성장은 하부의 갈륨 나이트라이드층(104) 특히 포스트(106)상에 종방향 성장을 유발하여, 종방향 갈륨 나이트라이드층(108b)을 형성한다. 종방향 성장을 위한 성장 조건은 도 2와 관련하여 기술된 바와 같이 유지될 수 있다. 도 3에 도시된 바와 같이, 트렌치(107)내로의 계속되는 종방향 성장은 트렌치의 저부에서 발생될 수도 있다.
도 4를 참조하여, 성장은 횡방향 성장 전면이 트렌치(107) 내부의 경계면(108c)에서 합치될 때까지 계속되는 것이 허용되어, 트렌치내에 연속적인 갈륨 나이트라이드 반도체층을 형성한다. 총 성장 시간은 약 60분 정도 일 수 있다. 그후, 도 5에 도시된 바와 같이, 마이크로 전자 소자(110)는 횡방향 갈륨 나이트라이드 반도체층(108a)내에 형성될 수 있다. 또한, 소자들은 종방향 갈륨 나이트라이드층(108b)내에도 형성될 수 있다.
따라서, 도 5에서, 본 발명의 제 1 실시예에 따른 갈륨 나이트라이드 반도체 구조들(100)이 기술된다. 갈륨 나이트라이드 구조들(100)은 기판(102)을 포함한다. 기판은 사파이어 또는 갈륨 나이트라이드 또는 그 밖의 다른 일반적인 기판일 수 있다. 그러나, 바람직하게는 기판은 6H-SiC(0001) 기판(102a)과 실리콘 카바이드 기판(102a)상의 알루미늄 나이트라이드 버퍼층(102b)을 포함한다. 알루미늄 나이트라이드 버퍼층(102b)은 0.1㎛의 두께를 가질 수 있다.
기판(102)의 제조는 당업자에게 공지되었으므로, 부가적인 기술을 배제한다. 실리콘 카바이드 기판의 제조는 예를 들어, 팔모어(Palmour)씨에게 허여된 미합중국 특허 제 4,865,685호, 데이비스(Davis)씨에게 허여된 재발행 특허 제 34,861호, 콩(Kong)씨에게 허여된 제 4,912,064호(발명자:Kong), 팔모어(Palmour)씨에게 허여된 제 4,946,547호등에 기술되었으며, 실리콘 카바이드 기판의 제조에 대한 이러한 개시는 참조 문헌으로서 본 명세서에 통합된다.
또한, 하부의 갈륨 나이트라이드층(104)은 기판(102a)과 대향하는 버퍼층(102b)상에 포함될 수 있다. 하부 갈륨 나이트라이드층(104)은 약 1.0 내지 2.0㎛ 두께 사이일 수 있으며, 유기 금속 기상 에피택시(MOVPE)를 이용하여 형성될수 있다. 하부 갈륨 나이트라이드층은 바람직하지 않는 상대적으로 높은 결함 밀도를 갖는 것이 일반적이다. 예를 들어, 108 내지 1010㎝-2 사이의 전위(dislocation) 밀도가 하부 갈륨 나이트라이드층내에 존재할 수 있다. 이러한 높은 결함 밀도는 버퍼층(102b)과 하부의 갈륨 나이트라이드층(104) 사이에서 격자 상수의 오정합(mismatch) 및/또는 그 밖의 현상으로부터 유발된다. 이러한 높은 결함 밀도는 하부 갈륨 나이트라이드층(104)내에 형성된 마이크로 전자 소자의 성능에 강한 영향을 줄 수 있다.
여전히 도 5의 설명을 계속하여, 하부의 갈륨 나이트라이드층(104)은 다수의 측벽(105)을 포함한다. 다수의 측벽(105)은 다수의 페디스탈(pedestals:106) 및/또는 다수의 트렌치(107)에 의하여 한정될 수 있다. 전술한 바와 같이, 측벽은 경사 및 다양한 돌출 형태가 될 수 있다.
도 5의 설명을 계속하여, 횡방향 갈륨 나이트라이드층(108a)은 하부의 갈륨 나이트라이드층(104)의 다수의 측벽(105)으로부터 연장된다. 횡방향 갈륨 나이트라이드층(108a)은 1000 내지 1100℃의 온도와 45 torr의 압력에서 유기 금속 기상 에피택시에 의하여 형성될 수 있다. 13 내지 39μmol/min의 트리에틸갈륨(triethylgallium:TEG) 전구체와 1500 sccm의 암모니아(NH3)가 3000sccm의 H2 희석제와 혼합되어 사용되어서, 횡방향 갈륨 나이트라이드층(108a)을 형성한다.
도 5에 대한 설명을 계속해서, 갈륨 나이트라이드 반도체 구조물(100)은 또한 포스트(106)로부터 종방향으로 연장된 종방향 갈륨 나이트라이드층(108b)도 포함한다.
도 5에 도시된 바와 같이, 횡방향 갈륨 나이트라이드층(108a)은 경계면(108c)에서 합치되어, 트렌치내에 연속적인 횡방향 갈륨 나이트라이드 반도체층(108a)을 형성한다. 하부의 갈륨 나이트라이드층(104)내의 전위 밀도는 하부의 갈륨 나이트라이드층(104)으로부터 종방향으로 성장한 부분과는 동일하며, 측벽(105)으로 부터 횡방향 성장한 부분으로는 전파되지 않는다는 것이 알려져 있다. 그러므로, 횡방향 갈륨 나이트라이드층(108a)은 상대적으로 낮은 결함 밀도, 예를 들어, 104㎝-2 이하를 가질수 있다. 따라서, 측벽 갈륨 나이트라이드층(108b)은 소자특성이 우수한 갈륨 나이트라이드 반도체 물질을 형성할 수 있다. 그러므로, 도 5에 도시된 바와 같이, 마이크로 전자 소자(110)가 횡방향 갈륨 나이트라이드 반도체층(108a)내에 형성될 것이다. 횡방향 성장이 측벽(105)으로부터 직접 이루어졌으므로, 갈륨 나이트라이드 반도체 구조물들(100)을 제작하는데 마스크가 이용될 필요가 없다는 것을 또한 이해할 수 있다.
이제 도 6 내지 도 10을 참조하여, 본 발명에 따른 갈륨 나이트라이드 반도체 구조의 제 2 실시예 및 제조방법을 설명할 것이다. 먼저, 도 4의 갈륨 나이트라이드 반도체 구조는 도 1 내지 4에서 언급된 것과 같이 제작된다. 그후, 도 6을 참조하여, 포스트(106)는 마스크(206)를 이용하여 마스킹된다. 여기서, 마스크(206)는 그 내부의 개구부(opening)들의 배열을 포함한다. 마스크는 1,000Å 두께의 실리콘 산화막을 포함할 수 있고, 410℃에서 저압 화학 기상 증착법을 이용하여 형성될 수 있다. 그 밖의 다른 마스킹 재료가 이용될 수 있다. 마스크는 일반적인 포토리소그라피 기술 및 HF 완충 용액으로 에칭하여 패터닝될 수 있다. 일 실시예에 있어서, 개구부들은 3㎛ 폭의 개구부이고, 이러한 개구부는 3 내지 40㎛ 사이의 간격으로 평행하게 연장되고, 횡방향 갈륨 나이트라이드(108a) 상에 방향을 따라서 배열된다. 추가 공정전에, 구조물은 표면 산화막을 제거하기 위하여, 50% 염산(hydrochloric acid:HCl) 용액에 디핑될 수 있다. 비록 마스크(206)는 포스트(106) 상부에 배치되는 것이 바람직하지만, 또한 마스크(206)가 포스트(106)로부터 옵셋될 수도 있다는 것이 이해될 것이다.
도 7을 참조하여, 횡방향 갈륨 나이트라이드 반도체층(108a)은 개구부들의 배열을 통하여 성장되어, 개구부내에 종방향 갈륨 나이트라이드층(208a)을 형성한다. 도 2에 관련하여 설명한 바와 같이, 갈륨 나이트라이드의 성장이 달성되어질 수 있다.
2차원적 성장은 과도 성장된 갈륨 나이트라이드 반도체층을 형성하는데 이용될 수 있다는 것을 이해할 수 있을 것이다. 특히, 마스크(206)는 과 과 같이 두 개의 직교하는 방향을 따라 연장되는 개구부 어레이를 포함하도록 패터닝될 수 있다. 그러므로, 개구부들은 직교하는 스트라이프 패턴인 직사각형 형태로 형성될 수 있다. 이때, 직사각형의 모서리의 비는 {} 및 {}면의 성장 속도의 비와 비례함이 바람직하고, 예를 들어, 직사각형의 모서리의 비는 1.4:1 정도를 갖는다. 개구부는 및 <>과 같은 방향에 대하여 이등변 삼각형일 수 있다.
도 8을 참조하여, 종방향 갈륨 나이트라이드층(208a)의 계속되는 성장은 마스크(206) 상부에 횡방향 성장을 유발하여, 제 2 횡방향 갈륨 나이트라이드층(208b)를 형성한다. 과도 성장 조건은 도 7과 관련하여 기술된 것과 같이 유지될 수 있다.
도 9에 도시된 바와 같이, 횡방향 과도 성장은 횡방향 성장 전면이 마스크(206) 상부의 제 2 경계 부분(208c)에서 합치될 때까지 계속되어, 연속적으로 과도 성장된 갈륨 나이트라이드 반도체층(208)을 형성한다. 총 성장 시간은 약 60분 정도일 수 있다. 그 후, 도 10을 참조하여, 마이크로 전자 소자(210)가 제 2 횡방향 갈륨 나이트라이드층(208b)내에 형성될 수 있다. 또한, 마이크로 전자 소자는 종방향 갈륨 나이트라이드층(208a)내에 형성될 수도 있다.
따라서, 제 2 횡방향 성장막(208b)의 제공에 의하여, 연속적 갈륨 나이트라이드 반도체층(108)에 존재하는 결함은 훨씬 더 감소될 수 있어, 갈륨 나이트라이드 반도체 구조물(200)내의 갈륨 나이트라이드에서 소자 특성을 얻을 수 있다.
도 11 내지 도 15를 참조하여, 본 발명에 따른 갈륨 나이트라이드 반도체 구조 및 제조방법의 제 3 실시예를 설명하도록 한다. 먼저, 도 4의 갈륨 나이트라이드 반도체 구조물은 도 1 내지 도 4에 관련하여 이미 설명된 바와 같이 제작된다. 다음, 다수의 제 2 측벽(305)이 형성된다. 제 2 측벽(305)은 제 2 포스트(306)의 선택적 에피택셜 성장 및/또는 제 1 포스트(106)내에서의 제 2 트렌치(307)의 에칭에 의하여 형성된다. 이미 설명한 바와 같이, 제 2 측벽(305)은 기판(102)에 대하여 직교할 필요는 없고, 오히려 경사질 수 있다. 제 2 트렌치(307)는 제 1 포스트(106)위로 일직선일 필요는 없지만, 그로부터 옆으로 옵셋되어질 수도 있다. 제 2 트렌치는, 횡방향 성장이 제 2 트렌치(307)의 저면보다는 측벽(305)상에서 우선적으로 발생될 수 있을 정도로 깊은 것이 바람직하다.
도 12를 참조하여, 제 2 포스트(306)의 제 2 측벽(305) 및/또는 제 2 트렌치(307)는 횡방향으로 성장되어, 제 2 트렌치(307)내에 제 2 갈륨 나이트라이드층(308a)을 형성한다. 이미 기술된 바와 같이, 갈륨 나이트라이드의 횡방향 성장은 1000 내지 1100℃의 온도 및 45 Torr의 압력에서 얻어질 수 있다. 13 내지 39μmol/min의 전구체인 TEG와, 1500 sccm의 암모니아(NH3)가 3000sccm의 H2 희석액과 혼합되어 사용될 수 있다. 갈륨 나이트라이드 합금이 형성될 때, 예를 들어 알루미늄 또는 인듐의 일반적인 전구체를 추가하여 사용할 수 있다. 제 2 측벽(305)으로부터 횡방향로 성장하는 동안, 제 2 포스트(306) 상부에 일부 종방향의 성장이 발생될 수 있음은 이해될 것이다.
도 13을 참조하여, 제 2 횡방향 갈륨 나이트라이드층(308a)의 계속적인 성장은 제 2 포스트(306) 상부에서 종방향 성장을 유발하여, 제 2 종방향 갈륨 나이트라이드층(308b)을 형성한다. 또한, 도시된 바와 같이, 제 2 트렌치의 바닥부와 제 2 포스트의 최상부로부터의 종방향 성장이 발생될 수 있다. 종방향 성장의 조건은 도 12와 관련하여 기술되어진 것과 같이 유지될 수 있다.
도 14를 참조하여, 횡방향 성장의 전면이 제 2 경계면(308c)에서 제 2 트렌치(307)내에 합치될 때까지 계속적으로 성장되는 것이 허용되어, 제 2 연속적 갈륨 나이트라이드 반도체층(308)을 형성한다. 총 성장 시간은 약 60분일 수 있다. 그 후, 도 15에 도시된 바와 같이, 마이크로 전자 소자(310)는 제 2 연속적 갈륨나이트라이드 반도체층(308)내에 형성되어질 수 있다.
따라서, 본 발명에 따른 갈륨 나이트라이드 반도체 구조물(300)의 제 3 실시예는 횡방향 성장 한정을 목적으로 갈륨 나이트라이드를 마스킹할 필요없이 형성될 수 있다. 오히려, 제 1 및 제 2 측벽으로부터 횡방향 성장이 이용될 수 있다. 두 개로 분리된 횡방향 성장을 수행함에 의하여, 결함 밀도를 현저하게 줄일 수 있다.
본 발명의 방법 및 구조에 대한 추가적인 논의가 지금부터 제공될 것이다. 제 1 및 제 2 트렌치(107,307)와 마스크(206)내의 개구부는 직사각형 트렌치 및 개구부임이 바람직하다. 직사각형 트렌치와 개구부는 하부의 갈륨 나이트라이드층(104) 또는 제 1 횡방향 갈륨 나이트라이드층(108a)상에서 <> 및/또는 방향을 따라서 연장되는 것이 바람직하다. <>을 따른 마스크 개구부 및/또는 트렌치용으로 경사면 및 좁은(0001) 상부면을 갖는 잘려진 삼각 스트라이프가 얻어질 수 있다. (0001)의 상부면과 <> 수직측면 및 경사면을 갖는 직사각 스트라이프가 방향을 따라서 성장될 수 있다. 3분 이상의 성장 시간 동안, 유사한 모폴로지가 배열 방향에 상관없이 얻어질 수 있다. 성장이 계속된다면, 스트라이프는 다른 형태로 발전된다.
횡방향 성장의 양은 일반적으로 트렌치 및/또는 마스크 개구부의 배열 방향에 강력히 의존한다고 알려져 있다. 방향으로 배열된 트렌치 및/또는 마스크 개구부의 횡방향 성장 비율은 <>을 따라서 배열하고 있는 트렌치 및/또는 마스크 개구부의 횡방향 성장 비율보다 일반적으로 훨씬 빠르다. 따라서, 트렌치 및/또는 마스크의 개구부가 하부의 갈륨 나이트라이드층(104) 또는 제 1 횡방향 갈륨 나이트라이드층(108a)의 방향을 따라서 연장되도록, 트렌치 및/또는 마스크의 개구부를 배열하는 것이 가장 바람직하다.
트렌치 및/또는 마스크 개구부의 배열 방향의 함수로서 다른 형태학상의 성장이 일어나는 것은 갈륨 나이트라이드 구조내에서 결정학면의 안정성에 관련된 것으로 나타난다. <> 방향을 따라 배열되는 트렌치 및/또는 마스크의 개구부는 성장 조건에 의존하여 넓은 경사면과 매우 좁은 (0001) 방향의 상부면을 가질 수 있고 또는 상부 면이 존재하지 않을 수 있다. 이는 면이 갈륨나이트라이드 우짜이트(wurtzite) 결정 구조에서 가장 안정한 면이고 또한 이 면의 성장 속도가 다른 성장 속도보다 낮기 때문이다. 방향의 트렌치들 및/또는 마스크 개구부들의 {} 면들은 물결 형상일 것이고, 이것은 밀러 지수가 하나 이상 존재한다는 것을 의미한다. 이것은 선택된 {}면의 경쟁적 성장이 증착중에 발생되어, 이 면들을 불안정하게 하고 또한 그 면의 성장 속도를 방향을 따라서 배열된 마스크 개구부 및/또는 트렌치들의 면의 성장 속도보다 상대적으로 증가시킨다는 것을 나타낸다.
방향으로 형성된 트렌치 및/또는 마스크 개구부로부터 선택적으로 성장된 갈륨 나이트라이드층의 형태는 일반적으로 성장 온도와 강력한 상관 관계를 갖는다. 1000℃에서 성장된 층은 잘려진 삼각형 형태로 가질 수 있다. 이 형태는 성장 온도가 증가됨에 따라, 사각형 단면 형태로 점진적으로 변화할 것이다. 이 형태의 변화는 확산 계수 증가의 결과로부터 발생되어, {}면들 상부에서 (0001) 상부면을 따라서 갈륨종의 유속이 성장 온도의 증가와 함께 증가하게 된다. 이는 (0001) 면의 성장 속도의 감소와 {}의 성장 속도의 상승을 초래한다. 또한, 이러한 현상은 실리콘 산화막 상에서 갈륨아세나이드의 선택적 성장에서도 관찰되었다. 따라서, 1100℃의 온도에서 가장 바람직하게 나타난다.
갈륨 나이트라이드 영역의 형태학적 발전은 또한 TEG의 유량비에 의존하여 나타날 수 있다. TEG 공급의 증가는 일반적으로 횡방향 및 종방향 방향 모두의 성장 속도를 증대시킨다. 그러나, 종방향에 대한 횡방향 성장 속도의 비율은 TEG 유량이 13μmol/min일 때 1.7에서 39μmol/min일 때 0.86으로 감소한다. TEG 유량과 함께 방향에 대한 성장 속도에 비하여 <0001> 방향에 따른 성장 속도에 대한 이러한 증가되 영향은 사용된 리액터 타입에 관련될 수 있다. 여기서, 리액턴트(reactant) 가스들은 기판에 종방향 및 직교하도록 흐른다. 표면상에서 갈륨종 농도의 상당한 증가는, 화학적 흡착(chemisoption) 및 갈륨 나이트라이드 성장이 (0001)면에서 더 쉽게 발생되도록, {}면으로의 확산을 충분하게 저지할수 있다.
연속적인 2㎛두께 갈륨 나이트라이드 반도체층은, 1100℃ 및 26μmol/min의 TEG 유량하에서, 7㎛간격으로 이격되었으며 을 따라 배열된 3㎛폭 트렌치 및/또는 마스크 개구부를 사용해서 얻어질 수 있다. 여기서, 연속적인 2㎛ 두께의 갈륨 나이트라이드 반도체층은 1100℃에서 TEG를 26μmol/min의 속도로 플로우하여 형성된다. 연속적인 갈륨 나이트라이드 반도체층은 두 개의 성장층 전면이 합치될 때 형성되는 표면 하부의 보이드를 포함할 수 있다. 이러한 보이드는 종방향의 {} 측면을 갖는 직사각형의 트렌치 및/또는 마스크 개구부가 발전되는 횡방향 성장 조건에서 자주 발생될 수 있다.
연속적인 갈륨 나이트라이드 반도체층은 현미경학적으로 평탄하며 피트(pit)가 없는 표면을 가질 수 있다. 횡방향으로 성장된 갈륨 나이트라이드층의 표면은 0.32nm의 평균 단차 높이를 갖는 테라스(terrace) 구조를 가질 수 있다. 이러한 테라스 구조는, 알루미늄 나이트라이드 버퍼층에 성장된 보다 넓은 막내에는 포함되지 않으므로, 횡방향으로 성장된 갈륨 나이트라이드와 관련될 수 있다. 평균 RMS 거칠기 값은 하부의 갈륨 나이트라이드층(104)에서 얻어지는 값과 유사할 수 있다.
하부의 갈륨 나이트라이드층(104) 및 버퍼층(102b) 사이의 경계면으로부터 발생되는 쓰레딩 전위(threading dislocation)는 하부의 갈륨 나이트라이드층(104)의 상부 표면으로 전파되는 것으로 나타난다. 이러한 영역내의 전위 밀도는 약 109㎝-2이다. 이와 대비하여, 쓰레딩 전위들은 횡방향으로는 쉽게 전파되지 않는다. 오히려, 횡방향 갈륨 나이트라이드 영역(108a,308a)은 단지 소량의 전위만을 함유한다. 이러한 소량의 전위는 재성장된 영역내에서 90°구부러진 후 종방향 쓰레딩 전위의 확장을 통하여 (0001) 면과 평행하게 형성될 수 있다. 이러한 전위는 과도 성장된 갈륨 나이트라이드층의 상부 표면으로 전파되는 것으로는 나타나지 않는다.
설명한 바와 같이, 선택적으로 성장된 갈륨 나이트라이드층의 형성 메카니즘은 횡방향 에피택시이다. 이 메카니즘의 주된 두 단계는 종방향 성장 및 횡방향 성장이다. 마스크를 통하여 종방향으로 성장되는 동안, 증착된 갈륨 나이트라이드는 마스크상에서 보다 마스크 개구부내에서 더 빨리 선택적으로 성장하는데, 그 이유는 마스크(s<<1)상에서에 비하여 갈륨 나이트라이드 표면(s=1)상에서의 갈륨 원자의 고착 계수(s)가 훨씬 높기 때문임이 명백하다. SiO2 결합 강도가 799.6kJ/mole이고, 이 강도가 Si-N(439kJ/mole)와 Ga-N(103kJ/mole) 및 Ga-O(353.6kJ/mole)의 결합 강도들에 비하여 크기 때문에, 갈륨이나 질소 원자는 갈륨 나이트라이드 핵이 형성되기에 충분한 시간동안 마스크 표면에 쉽게 결합하지 않아야 한다. 갈륨(Ga) 또는 질소(N) 원자들은 마스크내의 개구부 또는 출현하는 종방향 갈륨 나이트라이드 표면을 향해 증발 또는 마스크 표면을 따라 확산될 것이다. 횡방향 성장동안, 갈륨 나이트라이드는 종방향과 횡방향으로 동시에 성장한다.
갈륨 나이트라이드상에서 갈륨 및 질소의 표면 확산은 갈륨 나이트라이드를 선택적으로 성장시키는 역할을 할 수 있다. 물질의 주요 소스(source)는 가스 상태로부터 유도되어 나타난다. 이는 TEG 유량비의 증가가 (0001) 상부면의 성장 속도를 측면에서 보다 더 빠르게 진행시키고, 그리하여 횡방향 성장을 제어한다는 사실에 의하여 설명되어질 수 있다.
횡방향으로 성장된 갈륨 나이트라이드는 하부의 마스크에 매우 강하게 결합되어서, 냉각시에도 일반적으로 결합이 끊어지지 않는다. 그러나, 냉각시 발생되는 열적 스트레스로 인하여, 실리콘 산화막(SiO2) 마스크내에 횡방향 균열(cracking)이 발생될 수 있다. 1050℃에서 실리콘 산화막(SiO2)의 점도(viscosity:ρ)는 약 1015.5 포이즈(poise) 정도이다. 이때, 이러한 값은 벌크 비정질 물질내의 스트레스가 약 6시간 이내에 제거되는 변형점(strain point: 약 1014.5포이즈)보다 1 오더(order)가 크다. 그러므로, 실리콘 산화막(SiO2) 마스크는 냉각시 제한적으로 인정될 것이다. 비정질 실리콘 산화막 표면상에서 원자 배열이 갈륨 나이트라이드 표면상에서의 원자 배열과 완전히 상이함에 따라, 화학적 결합이 오직 적절한 원자쌍이 매우 근접될 때만 발생될 수 있다. 각각의 표면 및/또는 실리콘 산화막의 벌크내에서 실리콘, 산소, 갈륨 및 질소 원자들의 극도의 미소한 이완이 갈륨 나이트라이드를 수용하고 이를 산화물과 결합시키게 한다. 따라서, 도 1 내지 5 및 도 11 내지 도 15의 실시예는 마스크가 필요없게 되는 특별한 잇점이 있다.
결론적으로, 횡방향 에피택셜 과도 성장은 MOVPE를 통하여 하부의 갈륨 나이트라이드층의 측벽으로부터 얻어질 수 있다. 성장은 측벽의 배향, 성장 온도 및 TEG 유량에 강하게 의존한다. 극도로 낮은 전위 밀도와 피트가 존재하지 않는 평탄한 표면을 갖는 영역을 형성하기 위한 과도 성장된 갈륨 나이트라이드 영역의 합치(coalescence)는 1100℃의 온도 및 26μmol/min의 TEG 유량하에서 7㎛ 폭의 포스트 사이에 형성된 3㎛폭의 트렌치를 통하여 방향을 따라서 확장됨으로써 달성된다. MOVPE 방식에 의한 측벽으로부터의 갈륨 나이트라이드의 횡방향 과도 성장은 마스크의 사용없이 마이크로 전자 소자용으로 낮은 결함 밀도 영역을 얻는데 사용될 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (45)

  1. 포스트 상부에서 하부 갈륨 나이트라이드층을 종방향으로 성장시키는 것에 비하여, 하부 갈륨 나이트라이드층(106)내 포스트의 측벽(105)을 하부 갈륨 나이트라이드층내 트렌치(107)쪽 횡방향으로 우선적으로 성장시켜서, 횡방향 갈륨 나이트라이드층(108a)을 형성하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  2. 제 1 항에 있어서, 상기 우선적으로 횡방향 성장시키는 단계 이후에 적어도 하나 이상의 마이크로 전자 소자(110)를 상기 횡방향 갈륨 나이트라이드 반도체층내에 형성하는 단계를 진행하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  3. 제 1 항에 있어서, 상기 우선적으로 횡방향 성장시키는 단계는, 상기 하부의 갈륨 나이트라이드층의 한 쌍의 측벽을, 한쌍의 측벽 사이의 하부 갈륨 나이트라이드층내에 있는 트렌치내로, 성장된 한 쌍의 측벽이 합치될때까지 성장시키는 것을 특징으로 하는 갈륨 나이트라이드 반도체층의 제조방법.
  4. 제 1 항에 있어서, 상기 우선적으로 횡방향 성장시키는 단계는 유기 금속 기상 에피택시(metalorganic vapor phase epitaxy)를 이용하여 하부 갈륨 나이트라이층의 측벽을 횡방향으로 성장시키는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  5. 제 1 항에 있어서, 상기 우선적으로 횡방향 성장시키는 단계 전에, 기판(102a)상에 측벽을 포함하는 하부 갈륨 나이트라이드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  6. 제 5 항에 있어서, 상기 하부 갈륨 나이트라이드층을 형성하는 단계는,
    기판상에 버퍼층(102b)을 형성하는 단계; 및
    상기 기판 대향하는 버퍼층 상부에 하부 갈륨 나이트라이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  7. 제 5 항에 있어서, 상기 하부 갈륨 나이트라이드층을 형성하는 단계는, 하부 갈륨 나이트라이드층내에 측벽을 갖는 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  8. 제 5 항에 있어서, 상기 하부 갈륨 나이트라이드층을 형성하는 단계는 하부 갈륨 나이트라이드층 상부에 트렌치에 의하여 한정되면서 측벽 및 상부(top)를 갖는 포스트(post)를 형성하는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  9. 제 1 항에 있어서, 하부 갈륨 나이트라이드층은 사전 설정된 결함 밀도를 갖고,
    하부의 갈륨 나이트라이드층의 측벽을 하부 갈륨 나이트라이드층내의 트렌치 내부로 우선적으로 성장시켜 횡방향 갈륨 나이트라이드층을 형성하는 단계는,
    상기 하부의 갈륨 나이트라이드층의 측벽을 횡방향으로 성장시켜, 상기 사전 설정된 결함 밀도보다 낮은 결함 밀도를 갖는 상기 횡방향 갈륨 나이트라이드층을 형성하는 단계; 및
    상기 낮은 결함 밀도가 전파되는 동안 횡방향 갈륨 나이트라이드층을 종방향으로 성장시키는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층의 제조방법.
  10. 제 1 항에 있어서, 상기 하부 갈륨 나이트라이드층의 측벽을 횡방향 성장시키는 단계는, 하부 갈륨 나이트라이드층의 측벽을, 13 내지 39μmol/min 정도의 트리에틸갈륨(triethylgallium)과, 1500sccm의 암모니아를 1000 내지 1100℃의 온도에서 금속 유기 기상 에피택셜 방식으로 성장시키는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  11. 제 7 항에 있어서, 상기 트렌치를 형성하는 단계는, 상기 하부 갈륨 나이트라이드층을 선택적으로 에칭하여, 측벽을 포함하는 포스트를 형성하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  12. 제 8 항에 있어서, 포스트를 형성하는 단계는, 하부 갈륨 나이트라이드층을 선택적으로 성장시켜, 측벽을 갖는 포스트를 형성하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  13. 제 1 항에 있어서, 상기 우선적으로 횡방향으로 성장시키는 단계는,
    포스트 상부에 하부 갈륨 나이트라이드층을 종방향으로 성장시키는데 비하여, 하부 갈륨 나이트라이드층의 다수의 포스트 측벽을, 하부 갈륨 나이트라이드층내의 다수의 트렌치 내부로 우선적으로 횡방향 성장시켜서, 횡방향 갈륨 나이트라이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  14. 제 13 항에 있어서, 상기 우선적으로 횡방향으로 성장시키는 단계 이후에,
    내부에 개구부 어레이를 포함하는 마스크(206)를 이용하여 횡방향 갈륨 나이트라이드층을 마스킹하는 단계;
    개구부 어레이를 통하여 마스크 상부로 횡방향 갈륨 나이트라이드층을 성장시켜서, 과도 성장된 갈륨 나이트라이드층(208)을 형성하는 단계를 진행하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  15. 제 13 항에 있어서, 우선적으로 성장시키는 단계 이후에,
    횡방향 갈륨 나이트라이드층(306)을 종방향으로 성장시키는 단계;
    상기 종방향으로 성장된 횡방향 갈륨 나이트라이드층내에 다수의 제 2 측벽(305)을 형성하여, 다수의 제 2 포스트 및 다수의 트렌치(307)를 형성하는 단계; 및
    제 2 포스트 상부의 종방향으로 성장된 횡방향 갈륨 나이트라이드층의 다수의 제 2 측벽을 종방향으로 성장시키는데 비하여, 종방향으로 성장된 횡방향 갈륨 나이트라이드층(308a)의 다수의 제 2 측벽을 다수의 제 2 트렌치 내부로 우선적으로 횡방향 성장시켜서, 제 2 횡방향 갈륨 나이트라이드 반도체층을 형성하는 단계를 진행하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  16. 제 14 항에 있어서, 횡방향으로 성장시키는 단계 이후에, 과도 성장된 갈륨 나이트라이드 반도체층내에 적어도 하나 이상의 마이크로 전자 소자(310)를 형성하는 단계를 진행하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  17. 제 15 항에 있어서, 다수의 제 2 측벽으로 우선적으로 성장시키는 단계 이후에, 제 2 횡방향 갈륨 나이트라이드 반도체층내에 적어도 하나 이상의 마이크로 전자 소자를 형성하는 단계를 진행하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  18. 제 13 항에 있어서, 상기 우선적으로 횡방향으로 성장시키는 단계는 하부 갈륨 나이트라이드층의 다수의 측벽을, 하부 갈륨 나이트라이드층의 다수의 트렌치쪽으로 성장된 다수의 측벽이 트렌치내에서 합치될 때까지 성장시키는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  19. 제 14 항에 있어서, 상기 성장시키는 단계는 개구부 어레이를 통하여 마스크 상부로 횡방향 갈륨 나이트라이드층을, 횡방향 갈륨 나이트라이드층이 마스크 상부에서 합치될 때까지 성장시켜서, 연속적인 과도 성장된 갈륨 나이트라이드 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  20. 제 15 항에 있어서, 상기 다수의 제 2 측벽을 우선적으로 성장시키는 단계는, 종방향으로 성장된 횡방향 갈륨 나이트라이드층의 다수의 제 2 측벽을, 다수의 제 2 트렌치쪽으로 횡방향으로 성장된 다수의 제 2 측벽이 다수의 제 2 트렌치내에서 합치될 때까지 성장시키는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  21. 제 13 항에 있어서, 우선적으로 횡방향으로 성장시키는 단계는, 하부 갈륨 나이트라이드층의 다수의 측벽을 유기 금속 기상 에피택시 방식으로 횡방향 성장시키는 단계를 포함하는 것을 특징하는 갈륨 나이트라이드 반도체층 제조방법.
  22. 제 13 항에 있어서, 하부 갈륨 나이트라이드층은 사전 설정된 결함 밀도를 포함하고, 하부 갈륨 나이트라이드층내에 형성된 다수의 트렌치내로 하부 갈륨 나이트라이드층의 다수의 측벽을 우선적으로 횡방향으로 성장시켜서, 횡방향 갈륨 나이트라이드층을 형성하는 단계는,
    다수의 트렌치내로, 하부 갈륨 나이트라이드층의 다수의 측벽을 횡방향으로 성장시켜서, 사전 설정된 결함 밀도보다 더 낮은 결함 밀도를 갖는 횡방향 갈륨 나이트라이드 반도체층을 형성하는 단계; 및
    낮은 결함 밀도가 전달되는 동안, 횡방향 갈륨 나이트라이드막을 종방향으로 성장시키는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  23. 제 13 항에 있어서, 우선적으로 횡방향으로 성장시키는 단계는, 하부 갈륨 나이트라이드층의 다수의 측벽을, 13 내지 39μmol/min 정도의 트리에틸갈륨(triethylgallium)과, 1500sccm의 암모니아를 1000 내지 1100℃의 온도에서 금속 유기 기상 에피택셜 방식으로 성장시키는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  24. 제 1 항에 있어서, 상기 트렌치는 트렌치 바닥을 포함하고, 우선적으로 성장시키는 단계는, 트렌치 바닥으로부터 소정거리 이격된 하부 갈륨 나이트라이드층의 측벽을 트렌치내로 성장시켜서, 캔티레버(cantilevered) 형태로 된 횡방향 갈륨 나이트라이드 반도체층을 형성시키는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  25. 제 3 항에 있어서, 상기 트렌치는 트렌치 바닥을 포함하고, 우선적으로 횡방향으로 성장시키는 단계는, 트렌치 바닥면과 이격된 하부 갈륨 나이트라이드층의 양 측벽을 횡방향으로 성장시키는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  26. 제 13 항에 있어서, 상기 트렌치들은 트렌치 바닥을 포함하고, 우선적으로 성장시키는 단계는, 트렌치 바닥으로부터 소정 거리 이격된 하부 갈륨 나이트라이드층의 측벽을 트렌치내로 성장시켜서, 캔티레버 형태로 된 횡방향 갈륨 나이트라이드 반도체층을 형성시키는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  27. 제 15 항에 있어서, 상기 제 2 트렌치는 제 2 트렌치 바닥을 포함하며, 우선적으로 성장시키는 단계는, 제 2 트렌치 바닥으로부터 소정거리 이격된 하부 갈륨 나이트라이드층의 제 2 측벽을 제 2 트렌치내로 성장시켜서, 캔티레버 형태로 된 제 2 횡방향 갈륨 나이트라이드 반도체층을 형성시키는 단계를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체층 제조방법.
  28. 측벽(105) 및 상부를 갖는 포스트를 포함하며, 트렌치(107)를 한정하는 하부 갈륨 나이트라이드층(106);
    하부 갈륨 나이트라이드층의 측벽으로부터 트렌치 내로 연장되는 횡방향 갈륨 나이트라이드층(108a); 및
    포스트 상부에 위치하며, 횡방향 갈륨 나이트라이드층보다 높은 결함 밀도를 갖는 종방향 갈륨 나이트라이드층(108b)를 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  29. 제 28 항에 있어서, 상기 횡방향 갈륨 나이트라이드층으로부터 연장되고, 종방향 갈륨 나이트라이드막보다 더 낮은 결함 밀도를 갖는 제 2 종방향 갈륨 나이트라이드층을 더 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  30. 제 28 항에 있어서, 상기 제 2 종방향 갈륨 나이트라이드층내에 적어도 하나 이상의 마이크로 전자 소자(110)가 더 포함되는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  31. 제 28항에 있어서, 상기 하부 갈륨 나이트라이드층이 형성될 기판(102)이 더 포함되는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  32. 제 31 항에 있어서, 상기 기판과 하부 갈륨 나이트라이드막 사이에 버퍼층(102b)을 더 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  33. 제 28항에 있어서, 하부 갈륨 나이트라이드층은 다수의 측벽 및 상부를 갖는 다수의 포스트를 포함하며, 다수의 트렌치들을 한정하고,
    상기 횡방향 갈륨 나이트라이드층은 하부 갈륨 나이트라이드층의 다수의 측벽으로부터 다수의 트렌치들내로 연장되며,
    상기 종방향 갈륨 나이트라이드층은 다수의 포스트 상부에 위치하는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  34. 제 33 항에 있어서, 상기 횡방향 갈륨 나이트라이드층 상부에 배치되고, 개구부 어레이가 그 내부에 포함된 마스크(206); 및
    상기 횡방향 갈륨 나이트라이드층으로부터 개구부를 통해 상기 마스크상으로 연장되며, 종방향 갈륨 나이트라이드층보다 더 낮은 결함 밀도를 갖는 제 2 종방향 갈륨 나이트라이드층(208a)을 포함하는 갈륨 나이트라이드 반도체 구조.
  35. 제 33 항에 있어서, 상기 횡방향 갈륨 나이트라이드층으로부터 연장되고, 제 2 종방향 갈륨 나이트라이드층은 그 내부에 다수의 제 2 측벽(305)을 포함하며, 상기 종방향 갈륨 나이트라이드층보다 더 낮은 디펙트 밀도를 갖는 제 2 종방향 갈륨 나이트라이드층(306); 및
    다수의 제 2 측벽으로부터 연장되는 제 2 횡방향 갈륨 나이트라이드층(308a)을 더 포함하는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  36. 제 34 항에 있어서, 상기 횡방향 갈륨 나이트라이드층내에 적어도 하나 이상의 마이크로 전자 소자가 더 포함되는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  37. 제 35 항에 있어서, 상기 제 2 횡방향 갈륨 나이트라이드층내에 다수의 마이크로전자 소자가 더 포함되는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  38. 제 33 항에 있어서, 횡방향 갈륨 나이트라이드층은 다수의 측벽으로부터 다수의 트렌치내로 연장되어, 트렌치내에 연속적인 횡방향 갈륨 나이트라이드층이 한정되는 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  39. 제 28 항에 있어서, 상기 트렌치는 트렌치 바닥면을 포함하고, 횡방향 갈륨 나이트라이드층은 하부 갈륨 나이트라이드층의 다수의 측벽으로부터 트렌치들 내부로 연장된 캔티레버 형태의 갈륨 나이트라이드층이며, 트렌치 바닥으로부터 소정거리 이격된 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  40. 제 28 항에 있어서, 상기 트렌치들은 트렌치 바닥면들을 포함하고, 횡방향 갈륨 나이트라이드층은 하부 갈륨 나이트라이드층의 다수의 측벽으로부터 트렌치들 내부로 연장된 캔티레버 형태의 갈륨 나이트라이드층이며, 트렌치 바닥으로부터 소정거리 이격된 것을 특징으로 하는 갈륨 나이트라이드 반도체 구조.
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
KR10-2000-7013796A 1998-06-10 1999-06-09 트렌치 측벽으로부터 횡방향 성장에 의한 갈륨나이트라이드 반도체층의 제조 KR100498164B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US8876198P 1998-06-10 1998-06-10
US60088761 1998-06-10
US09327136 1999-06-07
US09/327,136 US6265289B1 (en) 1998-06-10 1999-06-07 Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby

Publications (2)

Publication Number Publication Date
KR20010071417A KR20010071417A (ko) 2001-07-28
KR100498164B1 true KR100498164B1 (ko) 2005-07-01

Family

ID=22213297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7013796A KR100498164B1 (ko) 1998-06-10 1999-06-09 트렌치 측벽으로부터 횡방향 성장에 의한 갈륨나이트라이드 반도체층의 제조

Country Status (8)

Country Link
US (4) US6265289B1 (ko)
EP (1) EP1088340A1 (ko)
JP (1) JP3950630B2 (ko)
KR (1) KR100498164B1 (ko)
CN (1) CN1143364C (ko)
AU (1) AU4556599A (ko)
CA (1) CA2331893C (ko)
WO (1) WO1999065068A1 (ko)

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP5080820B2 (ja) * 1998-07-31 2012-11-21 シャープ株式会社 窒化物半導体構造とその製造方法および発光素子
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
US6177688B1 (en) 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP4766071B2 (ja) * 1999-03-17 2011-09-07 三菱化学株式会社 半導体基材及びその製造方法
US6580098B1 (en) 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6495385B1 (en) * 1999-08-30 2002-12-17 The Regents Of The University Of California Hetero-integration of dissimilar semiconductor materials
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001196699A (ja) * 2000-01-13 2001-07-19 Sony Corp 半導体素子
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
AU2001241108A1 (en) * 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
JP4665286B2 (ja) * 2000-03-24 2011-04-06 三菱化学株式会社 半導体基材及びその製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US20050184302A1 (en) * 2000-04-04 2005-08-25 Toshimasa Kobayashi Nitride semiconductor device and method of manufacturing the same
JP4608731B2 (ja) * 2000-04-27 2011-01-12 ソニー株式会社 半導体レーザの製造方法
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP4741055B2 (ja) * 2000-05-25 2011-08-03 ローム株式会社 半導体発光素子
JP2001352133A (ja) * 2000-06-05 2001-12-21 Sony Corp 半導体レーザ，半導体素子および窒化物系ｉｉｉ−ｖ族化合物基板並びにそれらの製造方法
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
WO2002013245A1 (en) 2000-08-04 2002-02-14 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
AU2002235146A1 (en) 2000-11-30 2002-06-11 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
KR100831751B1 (ko) 2000-11-30 2008-05-23 노쓰 캐롤라이나 스테이트 유니버시티 Ｍ'ｎ 물의 제조 방법 및 장치
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6461944B2 (en) * 2001-02-07 2002-10-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Methods for growth of relatively large step-free SiC crystal surfaces
DE60233386D1 (de) * 2001-02-14 2009-10-01 Toyoda Gosei Kk Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
US6956250B2 (en) 2001-02-23 2005-10-18 Nitronex Corporation Gallium nitride materials including thermally conductive regions
JP2002280314A (ja) * 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
JP3705142B2 (ja) * 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
JP3956637B2 (ja) * 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
KR100425343B1 (ko) * 2001-04-17 2004-03-30 삼성전기주식회사 반도체 기판 제조방법
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
JP2003068655A (ja) * 2001-08-27 2003-03-07 Hoya Corp 化合物単結晶の製造方法
JP3801125B2 (ja) * 2001-10-09 2006-07-26 住友電気工業株式会社 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
KR20030038396A (ko) * 2001-11-01 2003-05-16 에이에스엠엘 유에스, 인코포레이티드 우선적인 화학 기상 증착 장치 및 방법
US6759688B2 (en) 2001-11-21 2004-07-06 Microsemi Microwave Products, Inc. Monolithic surface mount optoelectronic device and method for fabricating the device
KR100454908B1 (ko) * 2002-02-09 2004-11-06 엘지전자 주식회사 질화갈륨 기판의 제조방법
KR100461238B1 (ko) * 2002-03-09 2004-12-14 엘지전자 주식회사 질화갈륨 에피층 형성방법
US20040043584A1 (en) * 2002-08-27 2004-03-04 Thomas Shawn G. Semiconductor device and method of making same
US6987281B2 (en) * 2003-02-13 2006-01-17 Cree, Inc. Group III nitride contact structures for light emitting devices
US6952024B2 (en) 2003-02-13 2005-10-04 Cree, Inc. Group III nitride LED with silicon carbide cladding layer
US7170097B2 (en) * 2003-02-14 2007-01-30 Cree, Inc. Inverted light emitting diode on conductive substrate
EP1609177A2 (en) * 2003-03-21 2005-12-28 North Carolina State University Methods for nanoscale structures from optical lithography and subsequent lateral growth
US20060276043A1 (en) * 2003-03-21 2006-12-07 Johnson Mark A L Method and systems for single- or multi-period edge definition lithography
US7135720B2 (en) * 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US20050110040A1 (en) * 2003-11-26 2005-05-26 Hui Peng Texture for localizing and minimizing effects of lattice constants mismatch
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
US6989555B2 (en) * 2004-04-21 2006-01-24 Lumileds Lighting U.S., Llc Strain-controlled III-nitride light emitting device
WO2005106985A2 (en) * 2004-04-22 2005-11-10 Cree, Inc. Improved substrate buffer structure for group iii nitride devices
WO2005106977A1 (ja) 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
US20080163814A1 (en) * 2006-12-12 2008-07-10 The Regents Of The University Of California CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US20060017064A1 (en) * 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
US20060113545A1 (en) * 2004-10-14 2006-06-01 Weber Eicke R Wide bandgap semiconductor layers on SOD structures
WO2006050403A2 (en) * 2004-10-28 2006-05-11 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
CN1697205A (zh) * 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
WO2007014294A2 (en) * 2005-07-26 2007-02-01 Amberwave Systems Corporation Solutions integrated circuit integration of alternative active area materials
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
WO2007041710A2 (en) * 2005-10-04 2007-04-12 Nitronex Corporation Gallium nitride material transistors and methods for wideband applications
US8314016B2 (en) * 2005-10-20 2012-11-20 The United States Of America As Represented By The Secretary Of The Army Low-defect density gallium nitride semiconductor structures and fabrication methods
US20090233414A1 (en) * 2005-10-20 2009-09-17 Shah Pankaj B Method for fabricating group III-nitride high electron mobility transistors (HEMTs)
KR101220826B1 (ko) * 2005-11-22 2013-01-10 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
WO2007064689A1 (en) 2005-12-02 2007-06-07 Nitronex Corporation Gallium nitride material devices and associated methods
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US7777217B2 (en) * 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
KR101198763B1 (ko) * 2006-03-23 2012-11-12 엘지이노텍 주식회사 기둥 구조와 이를 이용한 발광 소자 및 그 형성방법
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7485524B2 (en) * 2006-06-21 2009-02-03 International Business Machines Corporation MOSFETs comprising source/drain regions with slanted upper surfaces, and method for fabricating the same
KR100773555B1 (ko) * 2006-07-21 2007-11-06 삼성전자주식회사 저결함 반도체 기판 및 그 제조방법
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
US20080035143A1 (en) * 2006-08-14 2008-02-14 Sievers Robert E Human-powered dry powder inhaler and dry powder inhaler compositions
KR20090046830A (ko) * 2006-08-16 2009-05-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스를 제조하는 방법 그리고 이러한 방법으로 얻어진 반도체 디바이스
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) * 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
WO2008051503A2 (en) 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
WO2008057454A2 (en) * 2006-11-02 2008-05-15 The Regents Of The University Of California Growth and manufacture of reduced dislocation density and free-standing aluminum nitride films by hydride vapor phase epitaxy
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
US7534638B2 (en) * 2006-12-22 2009-05-19 Philips Lumiled Lighting Co., Llc III-nitride light emitting devices grown on templates to reduce strain
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US7692198B2 (en) * 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US7682944B2 (en) * 2007-12-14 2010-03-23 Cree, Inc. Pendeo epitaxial structures and devices
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
JP5262201B2 (ja) * 2008-03-10 2013-08-14 富士通株式会社 半導体装置の製造方法
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
CN101587831B (zh) * 2008-05-19 2013-01-16 展晶科技(深圳)有限公司 半导体元件结构及半导体元件的制造方法
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
WO2010033813A2 (en) 2008-09-19 2010-03-25 Amberwave System Corporation Formation of devices by epitaxial layer overgrowth
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
TWI384548B (zh) * 2008-11-10 2013-02-01 Univ Nat Central 氮化物結晶膜的製造方法、氮化物薄膜以及基板結構
RU2485221C2 (ru) * 2008-12-24 2013-06-20 Сэн-Гобэн Кристо & Детектёр Монокристалл нитрида, способ его изготовления и используемая в нем подложка
KR101021775B1 (ko) * 2009-01-29 2011-03-15 한양대학교 산학협력단 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조
CN102379046B (zh) * 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
EP2317542B1 (en) 2009-10-30 2018-05-23 IMEC vzw Semiconductor device and method of manufacturing thereof
US8541252B2 (en) * 2009-12-17 2013-09-24 Lehigh University Abbreviated epitaxial growth mode (AGM) method for reducing cost and improving quality of LEDs and lasers
US8105852B2 (en) * 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
JP2011195388A (ja) * 2010-03-19 2011-10-06 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶とその製造方法、およびｉｉｉ族窒化物半導体結晶の成長用下地基板
JP2012009785A (ja) * 2010-06-28 2012-01-12 Meijo Univ Ｉｉｉ族窒化物系太陽電池及びその製造方法
US8501597B2 (en) * 2010-07-30 2013-08-06 Academia Sinica Method for fabricating group III-nitride semiconductor
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
JP5603812B2 (ja) 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
CN102427101B (zh) * 2011-11-30 2014-05-07 李园 半导体结构及其形成方法
CN103928582B (zh) * 2012-08-28 2017-09-29 晶元光电股份有限公司 一种化合物半导体元件及其制备方法
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
CN103746051A (zh) * 2013-12-04 2014-04-23 南昌大学 一种具有边缘隔离结构的硅衬底
US9601583B2 (en) * 2014-07-15 2017-03-21 Armonk Business Machines Corporation Hetero-integration of III-N material on silicon
US9478708B2 (en) 2015-03-11 2016-10-25 International Business Machines Corporation Embedded gallium—nitride in silicon
CN105140103A (zh) * 2015-07-29 2015-12-09 浙江大学 一种半导体衬底及选择性生长半导体材料的方法
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US9960127B2 (en) 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package
US10134658B2 (en) 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
US11508821B2 (en) 2017-05-12 2022-11-22 Analog Devices, Inc. Gallium nitride device for high frequency and high power applications
US11398715B2 (en) * 2018-02-26 2022-07-26 Panasonic Holdings Corporation Semiconductor light emitting device
WO2020010253A1 (en) 2018-07-06 2020-01-09 Analog Devices, Inc. Compound device with back-side field plate
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
EP3811416A1 (en) 2018-07-19 2021-04-28 MACOM Technology Solutions Holdings, Inc. Iii-nitride material semiconductor structures on conductive substrates
CN117334738A (zh) * 2019-04-12 2024-01-02 广东致能科技有限公司 一种半导体器件及其制造方法
EP4049306A4 (en) 2019-10-23 2023-06-14 The Regents of the University of California METHOD OF FABRICATION OF A RESONANCE CAVITY AND DISTRIBUTED BRAGG REFLECTOR MIRROR FOR A VERTICAL CAVITY SURFACE EMITTING LASER ON A WINCH OF AN EPITAXIAL LATERAL SECURITY REGION
US20230053953A1 (en) * 2020-05-12 2023-02-23 Enkris Semiconductor, Inc. Group iii nitride structures and manufacturing methods thereof
WO2021237528A1 (zh) * 2020-05-27 2021-12-02 苏州晶湛半导体有限公司 Ⅲ族氮化物结构及其制作方法
US20220139709A1 (en) * 2020-11-05 2022-05-05 International Business Machines Corporation Confined gallium nitride epitaxial layers

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147087A (en) 1976-06-01 1977-12-07 Mitsubishi Electric Corp Semiconductor light emitting display device
WO1981002948A1 (en) 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
US4522407A (en) * 1981-01-23 1985-06-11 Hatherley Bruce E Financial board game
US4522661A (en) 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
US4651407A (en) 1985-05-08 1987-03-24 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation
US5326716A (en) 1986-02-11 1994-07-05 Max Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Liquid phase epitaxial process for producing three-dimensional semiconductor structures by liquid phase expitaxy
US4876210A (en) 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4865685A (en) 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
US5156995A (en) 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03132016A (ja) 1989-10-18 1991-06-05 Canon Inc 結晶の形成方法
JPH04188678A (ja) 1990-11-19 1992-07-07 Matsushita Electric Ind Co Ltd 半導体発光素子
JP3267983B2 (ja) 1991-02-14 2002-03-25 株式会社東芝 半導体発光素子及びその製造方法
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
CA2120610C (en) * 1992-08-07 1999-03-02 Hideaki Imai Nitride based semiconductor device and manufacture thereof
JP2686699B2 (ja) * 1992-11-20 1997-12-08 光技術研究開発株式会社 選択成長用ＧａＮマスク形成方法
JPH0818159A (ja) 1994-04-25 1996-01-19 Hitachi Ltd 半導体レーザ素子及びその作製方法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP3432910B2 (ja) * 1994-09-28 2003-08-04 ローム株式会社 半導体レーザ
US5631190A (en) 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JPH08116093A (ja) 1994-10-17 1996-05-07 Fujitsu Ltd 光半導体装置
JPH08125251A (ja) 1994-10-21 1996-05-17 Matsushita Electric Ind Co Ltd 六方晶半導体リング共振器
JP2953326B2 (ja) 1994-11-30 1999-09-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体レーザ素子の製造方法
JP2795226B2 (ja) 1995-07-27 1998-09-10 日本電気株式会社 半導体発光素子及びその製造方法
US5798537A (en) * 1995-08-31 1998-08-25 Kabushiki Kaisha Toshiba Blue light-emitting device
DE69633203T2 (de) 1995-09-18 2005-09-01 Hitachi, Ltd. Halbleiterlaservorrichtungen
JPH0993315A (ja) 1995-09-20 1997-04-04 Iwatsu Electric Co Ltd 通信機器構造
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
JP3409958B2 (ja) 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
KR100214073B1 (ko) 1995-12-16 1999-08-02 김영환 비피에스지막 형성방법
JPH09174494A (ja) 1995-12-21 1997-07-08 Toyox Co Ltd 屋根材の角孔開け機
JP2982949B2 (ja) 1996-01-26 1999-11-29 油井 一夫 透明瓶内封入用揺動型マスコット人形、およびそれを使った置物
JPH09277448A (ja) 1996-04-15 1997-10-28 Fujikura Ltd プラスチックラミネート紙の接続方法
JPH09290098A (ja) 1996-04-26 1997-11-11 Sanyo Electric Co Ltd 衣類乾燥機
JP3713100B2 (ja) * 1996-05-23 2005-11-02 ローム株式会社 半導体発光素子の製法
JPH09324997A (ja) 1996-06-05 1997-12-16 Toshiba Corp 熱交換器および熱交換器の製造方法
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
KR19980079320A (ko) 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
JPH10275936A (ja) 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
DE19725900C2 (de) 1997-06-13 2003-03-06 Dieter Bimberg Verfahren zur Abscheidung von Galliumnitrid auf Silizium-Substraten
US5915194A (en) * 1997-07-03 1999-06-22 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
TW393785B (en) 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
EP1070340A1 (en) 1998-02-27 2001-01-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP3346735B2 (ja) 1998-03-03 2002-11-18 日亜化学工業株式会社 窒化物半導体発光素子及びその製造方法
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3436128B2 (ja) 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177359B1 (en) * 1999-06-07 2001-01-23 Agilent Technologies, Inc. Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
WO2001043174A2 (en) 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
AU2001241108A1 (en) * 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US20040029365A1 (en) * 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6617261B2 (en) * 2001-12-18 2003-09-09 Xerox Corporation Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
US7192849B2 (en) * 2003-05-07 2007-03-20 Sensor Electronic Technology, Inc. Methods of growing nitride-based film using varying pulses

Also Published As

Publication number Publication date
US20010039102A1 (en) 2001-11-08
JP3950630B2 (ja) 2007-08-01
US20030194828A1 (en) 2003-10-16
CA2331893C (en) 2007-01-23
KR20010071417A (ko) 2001-07-28
CN1305639A (zh) 2001-07-25
US20050009304A1 (en) 2005-01-13
AU4556599A (en) 1999-12-30
CN1143364C (zh) 2004-03-24
CA2331893A1 (en) 1999-12-16
US6265289B1 (en) 2001-07-24
JP2002518826A (ja) 2002-06-25
EP1088340A1 (en) 2001-04-04
US7195993B2 (en) 2007-03-27
US6897483B2 (en) 2005-05-24
WO1999065068A1 (en) 1999-12-16

Similar Documents

Publication Publication Date Title
KR100498164B1 (ko) 트렌치 측벽으로부터 횡방향 성장에 의한 갈륨나이트라이드 반도체층의 제조
KR100608996B1 (ko) 횡방향 성장에 의한 갈륨 나이트라이드 층의 제조
US6608327B1 (en) Gallium nitride semiconductor structure including laterally offset patterned layers
US6602763B2 (en) Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth
KR100610396B1 (ko) 마스크를 통한 측면 과성장에 의한 질화갈륨 반도체층을 제조하는 방법 및 제조된 질화갈륨 반도체 구조
KR100567614B1 (ko) 반도체 기재 및 그 제조방법
US7790489B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US6602764B2 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers
KR100523032B1 (ko) 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조
US20040029365A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US5356510A (en) Method for the growing of heteroepitaxial layers
Usami et al. Realization of crescent‐shaped SiGe quantum wire structures on a V‐groove patterned Si substrate by gas‐source Si molecular beam epitaxy
JP2006169104A (ja) 半導体基材及びその作製方法
Nishino et al. Channel Epitaxy of 3C-SiC on Si substrates by CVD

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130611

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150608

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 13

EXPY Expiration of term