KR100207969B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100207969B1
KR100207969B1 KR1019950006079A KR19950006079A KR100207969B1 KR 100207969 B1 KR100207969 B1 KR 100207969B1 KR 1019950006079 A KR1019950006079 A KR 1019950006079A KR 19950006079 A KR19950006079 A KR 19950006079A KR 100207969 B1 KR100207969 B1 KR 100207969B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
main surface
semiconductor chip
external connection
Prior art date
Application number
KR1019950006079A
Other languages
English (en)
Inventor
준 오모리
히로시 이와사키
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Application granted granted Critical
Publication of KR100207969B1 publication Critical patent/KR100207969B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

본 발명은, 저비용화 및 컴팩트화가 가능하고, 또 외부응력에 의한 반도체칩의 손상도 경감되며, 고신뢰성을 보증할 수 있는 반도체 패키지의 제공을 목적으로 한다.
본 발명은, 한 주된 면에 접속부를 포함하는 배선회로를 구비한 기판(7)과, 이 기판(7)의 한 주된 면에 페이스다운형 혹은 페이스업형으로 실장된 적어도 1개의 반도체 칩과, 이 반도체 칩에 배선회로를 매개로 전기적으로 접속하고, 또 기판(7)의 다른 주된 면측에 도출노출된 평면형의 외부접속용 단자군(81, 82,, 8n), 필요하다면 상기 반도체 칩면-기판면 사이를 충전하는 수지층을 구비하여 이루어진 반도체 패키지에 있어서, 상기 기판(7)의 다른 주된 면에 도출노출된 평면형의 외부접속용 단자군(81, 82,, 8n)중 적어도 일부가 기판(7)의 변에 평행한 횡단선 위 및 기판(7)의 변에 교차하는 종단면 위에 위치하도록 분산, 배치한 구성을 채용하고 있는 것을 특징으로 한다.

Description

반도체 패키지
제1도는 본 발명에 따른 반도체 패키지가 구비하는 평면형의 외부접속용 단자의 배열상태예를 도시한 평면도.
제2도는 본 발명에 따른 반도체 패키지가 구비하는 평면형의 외부접속용 단자의 다른 배열상태예를 도시한 평면도.
제3도는 본 발명에 따른 반도체 패키지가 구비하는 평면형의 외부접속용 단자의 다른 배열상태예를 도시한 평면도.
제4도는 본 발명에 따른 반도체 패키지가 구비하는 평면형의 외부접속용 단자의 더욱 다른 배열상태예를 도시한 평면도.
제5도(a),(b)는 서로 다른 반도체 패키지의 요부구성예를 각각 도시한 단면도.
제6도는 종래의 반도체 패키지가 구비하는 평면형의 외부접속용 단자의 배열상태를 도시한 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2,7 : 회로기판
3 : 관통구멍 4, 81,82,,8n: 평면형의 외부접속용 단자
5 : 몰드수지층 5' : 밀봉수지층
6 : 본딩와이어
[산업상의 이용분야]
본 발명은 반도체 패키지에 관한 것으로, 예컨대 카드형의 외부 기억매체 등에 적합한 소형으로 박형(薄形)인 반도체 패키지에 관한 것이다.
[종래의 기술 및 그 문제점]
예컨대, 각종 메모리 카드의 구성에 있어서는, 카드의 크기나 두께 등에 제약이 있기 때문에, 메모리 기능 등에 기여하는 반도체 패키지의 박형화가 요구됨과 동시에, 또한 반도체 칩 크기에 가까운 가급적인 컴팩트화가 요망된다.
이와 같은 박형 실장의 요구에 대해서는, 예컨대 플립 칩 실장, COB(Chip on Board)법 등이 알려져 있다. 또, 박형 패키지로서는, 제5도(a) 및 (b)에 각각 다른 요부구성을 단면적으로 도시한 바와 같이 반도체 칩(1)을 한 주면(主面)에 탑재실장하는 회로기판(2)과, 관통구멍(3)을 매개로 회로기판(2)의 다른 주면측에 도출된 외부접속용 단자(4)군, 상기 반도체 칩(1)의 실장영역면을 밀봉피복하는 몰드수지층(5) 혹은 반도체 칩(1) 주변부를 피복밀봉하는 포팅(potting)수지층(5')을 구비한 구성을 채용한 모듈이 알려져 있다. 그리고, 이런 종류의 박형 패키지의 구성에 있어서는, 일반적으로 제6도에 평면적으로 도시한 바와 같이 상기 외부접속용 단자(4)를 X방향 및 Y방향으로 같은 피치로, 또한 직시각형을 기본으로 한 형상으로 설치하고 있다. 여기서, 회로기판(2)은 한 주면에 피접속부를 포함하는 배선회로를 구비하고 있고, 또 알루미나, 질화알루미늄 혹은 유리에폭시 수지계 등을 절연체로 하여 형성되어 있다. 한편, 제5도(a)에 있어서 참조부호 4a는 반도체 칩(1)의 본딩층, 6은 본딩와이어, 제5도(b)에 있어서 참조부호 1a는 반도체 칩(1)의 범프를 각각 나타낸다.
상기한 바와 같이, 반도체 칩(플립 칩;1)을 회로기판(2)의 한 주면에 탑재실장하면서 한쪽 면을 밀봉한 구성의 반도체 패키지는 종래의 몰드 플라스틱 패키지의 경우(두께 1.01.2정도)에 비해 더욱 박형화를 가능하게 할 수 있다는 장점이 있다. 그리고, 이 박형화의 정점에 주목하여 회로기판(2)의 두께를 더욱 얇게(예컨대, 0.10.2정도) 하는 것도 시도되고 있다. 그러나, 상기 회로기판(2)은 박형화에 따라 기계적인 외부응력(휘어짐, 비틀어짐 등)에 의해 변형을 일으키기 쉽기 때문에, 탑재실장된 반도체 칩(1)이 손상을 받을 우려가 있다. 그리고, 이와 같은 문제는 복수개의 반도체 칩을 탑재실장한 구성 혹은 반도체 칩(1)의 대형화나 다(多)핀화시킨 대형의 반도체 패키지의 경우는, 더욱 심각한 문제를 제기하게 된다. 이점을 더욱 상세히 설명하면, 예컨대 제6도에 도시한 형상배열을 채용한 평면형의 외부접속용 단자(4)군을 구비하고, 또한 두께 0.2정도의 수지계 회로기판(2)에 반도체 칩(1)을 페이스다운(face down)(제5도(a)) 혹은 페이스업(face up)형(제5도(b))으로 탑재실장하며, 더욱이 트랜스퍼 몰드로 완전히 밀봉한 구성의 반도체 패키지를, 소위 메모리 카드에 장착한 형태로 하여 휘어짐이나 비틀어짐 등을 실시해서 시험검토를 행한 바, 상기 평면형의 외부접속용 단자(4)을 서로 구획하는 영역, 즉 외부접속용 단자(4)를 분리구획하고 있는 회로기판(2)의 변(邊)에 평행한 직선 또는 교차하는 직선영역에 응력이 집중하고, 이 부분을 기점으로 하여 파손을 일으키기 쉬운 경향이 인지되었다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 저비용화 및 컴팩트화가 가능하면서 외부응력에 의한 반도체 칩의 손상도 경감되고, 고신뢰성을 보증할 수 있는 반도체 패키지를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위해 본 발명에 따른 제1의 반도체 패키지는, 한 주면에 접속부를 포함하는 배선회로를 갖춘 기판과, 이 기판의 한 주면에 실장된 적어도 1개의 반도체 칩 및, 이 반도체 칩에 배선회로를 매개로 전기적으로 접속되고, 또한 기판의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군을 구비하여 이루어진 반도체 패키지에 있어서, 상기 기판의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군중 적어도 일부가 기판의 변에 평행한 횡단선 위 및 기판의 변에 교차하는 종단선 위에 위치하도록 분산, 배치된 구성을 채용하고 있는 것을 특징으로 한다. 또, 본 발명에 따른 제2의 반도체 패키지는, 한 주면에 접속부를 포함하는 배선회로를 갖춘 기판과, 이 기판의 한 주면에 실장된 적어도 1개의 반도체 칩, 이 반도체 칩면-기판면 사이를 충전하는 수지층, 및 상기 반도체 칩에 배선회로를 매개로 전기적으로 접속되고, 또한 기판의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군을 구비하여 이루어진 반도체 패키지에 있어서,
상기 기판의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군중 적어도 일부가 기판의 변에 평행한 횡단선 위 및 기판의 변에 교차하는 종단선위에 위치하도록 분산, 배치된 구성을 채용하고 있는 것을 특징으로 한다.
더욱이, 본 발명에 따른 제3의 반도체 패키지는, 상기 각 구성의 반도체 패키지에 잇어서, 다른 주면측에 도출노출된 평면형의 외부접속용 단자중 일부가 더미(dummy) 접속용 단자를 이루고 있는 것을 특징으로 한다.
본 발명에 따른 제4의 반도체 패키지는, 상기 각 구성의 반도체 패키지에 있어서, 다른 주면측에 도출노출된 평면형의 외부접속용 단자를 곡선적인 분리대를 사이에 두고 비대칭적으로 분산배치하여 이루어진 것을 특징으로 한다.
본 발명은, 수지계 기판 혹은 세라믹계 기판의 한 주면(한쪽 면)에 반도체 칩을 페이스다운형으로 실장한 구성 혹은 페이스업형으로 배치하여 와이어 본딩으로 전기적인 접속을 행한 구성으로 하면서, 박형컴팩트화 및 저비용화를 도모한 것을 기본으로 하고, 더욱이 기판의 다른 주면에 도출노출시킨 평면형의 외부접속용 단자중 적어도 일부가 기판의 변과 평행 및 교차하는 직선으로 정연하게 구획되지 않은 형태로 배치된 것을 골자로 한다. 즉, 상기 외부접속용 단자군은 기판의 변에 대해 평행한 직선영역 혹은 교차하는 직선영역에 배치되지 않고 기판 변에 대해 평행한 직선 위 및 교차하는 직선 위에 항상 적어도 1개의 외부접속용 단자의 일부가 위치하는 모양으로 배치된 형태를 이루고 있다. 그리고, 이 형태를 채용함으로써, 상기 각 직선 위(영역)에 대한 외부응력의 집중을 회피하면서 반도체 패키지의 컴팩트화, 박형화 및 기계적인 강도의 향상을 도모한 것이다.
본 발명에 있어서, 기판의 다른 주면에 도출노출시킨 평면형의 외부접속용 단자군의 배치분포는, 상기한 바와 같이 기판의 변과 평행 혹은 교차하는 직선으로 정연하게 구획되지 않은 형태가 채용된다. 제1도제4도는 상기 평면형의 외부접속용 단자군의 서로 다른 배치분포예를 평면적으로 도시한 것으로, 어느 경우도 기판(7)의 변에 평행한 직선 위(A 혹은 B의 방향) 및 기판(7)의 변에 교차하는 직선 위(A' 혹은 B'의 방향)에 각 외부접속용 단자(81,82,83,84,85,86,87,88,,8n)중 적어도 어느 것인가 1개의 일부가 위치하는 모양으로 분산, 배치된 형태를 채용하고 있다. 바꾸어 말하면, 상기 각 외부접속용 단자(81,82,83,84,85,86,87,88,,8n)를 서로 구획(이격)하는 영역(7a)을 기판(7)의 변에 평행하게 혹은 교차시켜 직선적으로 연장 설치하는 것을 피하고, 기판(7)의 변에 평행한 직선방향(A 혹은 B의 방향) 및 기판(7)의 변에 교차하는 직선방향(A' 혹은 B'의 방향)에는 항상 어느 하나의 외부접속용 단자(81, 82, 83,, 8n)가 설치되어 있을 필요가 있다. 그 이유는, 평면형의 외부접속용 단자군을 상기와 같이 기판(7)의 다른 주면측에 도출노출시킴으로써, 기판(7)에 외부응력이 걸렸을 때, 응력집중이 용이하게 분산적 내지 흡수적으로 해소되어 기판(7)의 파손, 굳이 말하자면 반도체 칩의 손상을 경감할 수 없기 때문이다.
[작용]
상기한 바와 같이 구성된 본 발명에 다른 제1의 반도체 패키지에 의하면, 반도체 칩의 페이스다운형 혹은 페이스업형 실장, 외부접속용 단자군의 기판 이면측으로의 평면적인 도출노출에 따른 박형화, 컴팩트화의 달성과 더불어, 상기 외부접속용 단자군의 X방향, Y방향으로의 등피치 배치를 회피함으로써, 외적인 작용의 부분적인 집중 등이 방지되기 때문에, 기판의 파손, 손상 등도 대폭적으로 억제, 방지되는 한편, 상기 외적인 작용에 의해 반도체 칩이 받는 손상도 대폭으로 경감되기 때문에 신뢰성 등도 향상된다.
또, 본 발명에 따른 제2의 반도체 패키지의 경우는, 더욱이 반도체 칩을 소위 수지로 한쪽 면을 밀봉한 구성을 채용하기 때문에 상기 외적인 작용에 따른 기판의 파손, 손상 등의 억제, 방지 및 반도체 칩이 받는 손상의 경감이 조장되기 때문에 신뢰성 등도 더욱 향상된다.
더욱이, 외부접속용 단자군중 일부를 더미접속용 단자로 한 경우는, 회로기판면에 반도체 패키지를 장착접속할 때 용이하게 평면적인 위치를 내고 장착할 수 있을 뿐만 아니라 전기적인 접속도 확실하게 이루어지게 된다. 또, 상기 외부접속용 단자군을, 기판의 예컨대 긴 방향에 따른 곡선적(예컨대, S자형)인 분리대를 중심으로 하여 그 분리대 가운데를 사이에 두고 분산배치(비대칭적인 배치)시킨 경우는, 상기 외적인 작용에 의한 기판의 파손, 손상 등의 억제, 방지 및 반도체 칩이 받는 손상의 경감이 효과적으로 이루어진다.
[실시예]
이하, 제4도를 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
[실시예 1]
제4도는 본 발명에 따른 반도체 패키지의 요부구성예를 도시한 아래면이다. 즉, 기본적으로는 상기 제5도(b)에 요부구성을 단면적으로 도시한 메모리 카드용의 반도체 패키지이다. 그리고, 본 발명에 따른 반도체 패키지의 경우는, 반도체 칩을 탑재실장한 회로기판의 구성에 있어서, 외부접속용 단자군의 평면적인 도출노출의 형태가 다르다. 여기서, 회로기판의 한 주면에 접속부를 포함하는 배선회로를 구비한 길이 30, 폭 20, 두께 0.2의 각 각부(角部)가 잘려져 면으로 된 수지계의 회로기판이고, 제4도에 평면적으로 도시한 바와 같이 평면형의 외부접속용 단자(81,82,83,84,85,86,87,88,,8n)가 상기 회로기판(7)의 다른 주면측에 도출노출된 구성을 이루고 있다. 즉, 이 반도체 패키지의 실시예에서는, 구성부재의 하나를 이루는 회로기판(7)으로서, 수지계 회로기판(7)의 다른 주면측에 도출노출된 평면형의 외부접속용 단자(81,82,83,84,85,86,87,88,,8n)가, 이 외부접속용 단자(81,82,83,84,85,86,87,88,,8n)중 적어도 어느 것인가 1개의 일부가 회로기판(7)의 변에 대해 평행한 직선 위 및 상기 변에 대해 교차하는 직선 위에 위치하도록 분산적으로 배치된 것을 특별히 이용하고 있다.
다음에, 상기 구성의 반도체 패키지의 제조예를 설명한다.
먼저, 상기와 같이 구성된 수지계 회로기판을 에컨대 진공흡착기구가 부착된 스크린 인쇄기의 스테이지상에 고정하고, 탑재실장하는 반도체 칩의 전극 패드에 대응하는 수지계 기판상의 접속부에 접속패드를 형성한다. 이 접속패드의 형성은, 상기 반도체 칩의 전극패드(예컨대, 100100)에 대응하는 개구부(예컨대, 150150)를 갖춘 금속마스크를 이용하여 수지계 회로기판의 한 주면에 은페이스트(예컨대 은의 입자지름 1, 점도 1000ps)를 스크린 인쇄하고, 접속부면 위에 지름 150, 높이 약 80의 접속용 패드를 형성한다. 한편, 전극패드면상에 전기도금에 의해 접속용의 금범프 혹은 볼본딩법에 의해 금의 볼범프(예컨대, 높이 30100100)를 형성한 반도체 칩을 준비한다.
상기 수지계 기판의 한 주면에서 상기 반도체 칩을 서로 대응하는 접속용 패드 및 접속용의 금범프를 위치정합하여 배치하고, 상기 수지계 기판 및 반도체 칩을 대응, 위치정합한 피접속부끼리를 가압함으로써, 접속패드에 접속범프의 적어도 선단부를 매립하는 모양으로 압입해 고정 접속하여 반도체 패키지를 조립한다. 이 상태에서, 상기 접속패드를 이루는 은페이스트를 열경화시킴으로써, 소위 플립 칩 본딩했다.
그 후, 밀봉수지에 의한 처리를 행한다. 즉, 상기 수지계 기판의 주변부의 일단측에 밀봉용 수지(예컨대, 점도가 낮은 에폭시 수지)를 적하하고 나서 가온하고, 반도체 칩면과 수지계 기판면의 틈부분에 그 틈부분의 일단측으로부터 모세관현상을 이용하여 밀봉용 수지를 유입하여 충전한다. 이와 같이 하여 소요의 수지처리를 행한 후, 상기 충전시킨 수지를 열 등으로 경화(고화)시킴으로써, 상기 제5도(b)에 단면적으로 도시한 바와 같은 구성을 채용한 반도체 패키지가 얻어진다. 여기서, 반도체 패키지의 반도체 칩은, 상기 충전한 수지층에 의해 수지계 기판면에 대한 고정화 등이 더욱 양호하게 될 뿐만 아니라, 반도체 칩의 수지계 기판면에 대한 절연보호 등도 도모된다. 한편, 반도체 칩은 그 상면이 노출하고 있지만, 반도체 칩의 노출면은 소재인 실리콘이 치밀하고 견고하기 때문에 표면이 보호되고, 이런 점에 의해 신뢰성 등은 문제로 되지 않는다는 것도 확인되었다.
다음에, 상기 구성의 메모리 카드용의 반도체 패키지에 대하여, 이런 종류의 반도체 패키지를 메모리 카드에 장착하고, 소요의 기능을 실행시킬 때를 상정하여 통상 가해지는 정도의 외부응력(휘어짐, 뒤틀어짐 등)을 의식적으로 가하여 반도체 패키지의 평가를 행했다. 즉, 상기 구성의 반도체 패키지를 준비하고, 이 반도체 패키지를 카드에 장착하며, JISX6303에 규정되어 있는 카드시험방법에 따라 외력을 인가했다. 그 후, 각 반도체 패키지의 외관을 관찰평가한 바, 회로기판에 있어서는 파손 혹은 미세한 균열의 발생 등이 전혀 인지되지 않았다. 또, 계속해서 각 반도체 패키지의 기능적인 시험평가를 행했지만, 반도체 칩의 손상발생 등도 인지되지 않았다.
또한, 상기에서는 한 주면에 피접속부를 포함하는 배선회로를 갖춘 길이 30, 폭 20, 두께 0.2이고, 또한 각 각부가 잘려져 면으로 된 22개의 전극단자의 수지계 회로기판을 이용한 구성예를 나타냈지만, 상기 제1도제3도에 도시한 8개의 전극단자의 수지계 회로기판 혹은 9개의 전극단자의 수지계 회로기판, 및 대응하는 반도체 칩을 탑재실장하여 구성한 반도체 패키지의 경우도 마찬가지의 작용효과가 얻어진다.
더욱이, 상기에서는 반도체 칩을 페이스다운형으로 실장한 구성을 예시했지만, 반도체 칩을 페이스업형으로 탑재하고, 기판의 배선회로의 일부를 이루는 접속부에 와이어본딩에 의해 접속함과 더불어, 상기 반도체 칩의 실장영역부(한쪽 면)를 전체적으로 트랜스터 몰드한 외는, 마찬가지로 하여 제5도(a)에 도시한 바와 같은 단면구조를 채용한 반도체 패키지를 구성했다. 이 반도체 패키지도 상기 이면측에 도출노출시킨 비대칭적인 배치에 의해 상기 JISX6303에 규정되어 있는 카드시험방법에서, 파손 혹은 미세한 균열의 발생 등이 전혀 인지되지 않았다.
[실시예 2]
실시예 1의 경우의 반도체 칩에 있어서, 소위 선택적인 도금 혹은 증착(솔더 마스크(solder mask)를 이용하여)에 의해 땜납(예컨대 63Sn-37Pb)을 전극패드면(100100)에 높이 100의 접속범프를 구성한 것을 이용하고, 또 수지계 회로기판(혹은 알루미나계나 질화알루미늄계 회로기판)의 주면에 땜납 페이스트의 스크린인쇄로 접속패드를 설치한 것을 이용했다. 다음으로, 플립 칩 본더에 의해 상기 수지계 회로기판의 한 주면에 반도체 칩을 위치결정하여 임시로 고정한 후, 리플로우노(爐)내를 통과시켜 상기 땜납 용융온도(183) 이상으로 가열하여 고정했다.
그 후, 상기 실시예 1의 경우와 마찬가지의 조건으로 수지를 선택적으로 충전 처리하여 제5도(b)에 도시한 바와 같은 기본적인 구성을 채용한 반도체 패키지를 얻었다. 이 반도체 패키지는 실시예 1의 경우와 마찬가지로 박형컴팩트로 특징적인 신뢰성도 높고, 또한 수율도 양호했다. 또, 이와 같이 구성된 반도체 패키지를 실시예 1의 경우와 마찬가지로 평가한 바, 회로기판에 있어서는 파손 혹은 미세한 균열의 발생 등이 전혀 인지되지 않았다. 또, 계속해서 각 반도체 패키지의 기능적인 시험평가를 행했지만, 반도체 칩의 손상발생 등도 인지되지 않았다.
또한, 상기에 있어서는 일정 외형의 회로기판에 1개의 반도체 칩을 탑재실장한 구성의 반도체 패키지를 예시했지만, 본 발명은 이들 예시에 한정되는 것은 아니고, 발명의 취지를 이탈하지 않는 범위에서 여러 가지의 변형을 채용할 수 있다. 예컨대, 상기 일정 외형의 회로기판에 복수개의 반도체 칩을 탑재실장한 구성 혹은 외형 치수 등을 바꾼 회로기판에 1개 혹은 복수개의 반도체 칩을 탑재실장한 구성의 반도체 패키지도 실현할 수 있다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
상기 설명으로부터 알 수 있는 바와 같이, 본 발명에 따른 반도체 패키지는 기판 이면측에 도출노출시킨 평면형의 외부접속용 단자중 일부가 기판의 변에 평행한 직선 위 및 변에 교차하는 직선 위에 위치하는 형태를 채용하고 있다. 즉, 외부응력 등이 집중하고, 이 집중점을 기점으로 하여 직선적으로 균열 등의 성장하기 쉬운 영역에 상기 평면형의 외부접속용 단자의 적어도 일부가 항상 배치되어 보강하고 있는 형태를 채용하고 있기 때문에, 상기 외부응력에 기인한 기판의 손상이나 반도체 칩의 손상 등이 경감된다. 한편, 소위 몰드수지층의 생략배제 혹은 박형화에 따라 컴팩트화 및 박형화되면서 특성 내지 기능면도 높은 신뢰성을 나타낸다. 여기서, 컴팩트화 및 박형화가 가능한 것, 외적인 작용에 대한 악영향의 저감(경감)화, 나아가서는 소요의 기능을 유지확보할 수 있게 된다. 그리고, 이러한 장점은 이런 종류의 반도체 패키지를 용도에 대응한 특성 내지 기능의 조정을 가능하게 하기 때문에, 용도의 확대에도 기여한다고 말할 수 있다.

Claims (6)

  1. 한 주면에 접속부를 포함하는 배선회로를 갖춘 기판(7)과, 이 기판의 한 주면에 실장된 적어도 1개의 반도체 칩(1) 및, 이 반도체 칩에 배선회로를 매개로 전기적으로 접속되고, 또한 기판의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군(81,82,,8n)을 구비하여 이루어진 반도체 패키지에 있어서, 상기 기판의 다른 주면에 도출노출된 평면형의 외부접속용 단자군중 적어도 일부가 기판의 변에 평행한 횡단선 위 및 교차하는 종단선 위에 위치하도록 분산, 배치된 구성을 채용하고 있는 것을 특징으로 하는 반도체 패키지.
  2. 한 주면에 접속부를 포함하는 배선회로를 갖춘 기판(7)과, 이 배선기판의 한 주면에 실장된 적어도 1개의 반도체 칩(1) 및, 이 반도체 칩면 및 기판면 사이를 충전밀봉하는 수지층(5) 및, 상기 반도체 칩에 배선회로를 매개로 전기적으로 접속되고, 또한 기판의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군(81,82,,8n)을 구비하여 이루어진 반도체 패키지에 있어서, 상기 기판의 다른 주면에 도출노출된 평면형의 외부접속용 단자군중 적어도 일부가 기판의 변에 평행한 횡단선 위 및 종단선 위에 위치하도록 분산, 배치된 구성을 채용하고 있는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서, 기판(7)의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군(81,82,,8n)중 일부가 더미접속용 단자를 이루고 있는 것을 특징으로 하는 반도체 패키지.
  4. 제2항에 있어서, 기판(7)의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군(81,82,,8n)중 일부가 더미접속용 단자를 이루고 있는 것을 특징으로 하는 반도체 패키지.
  5. 제1항 또는 제3항에 있어서, 기판(7)의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군(81,82,,8n)이 곡선형의 분리대를 사이에 두고 비대칭적으로 분산배치되어 있는 것을 특징으로 하는 반도체 패키지.
  6. 제2항 또는 제4항에 있어서, 기판(7)의 다른 주면측에 도출노출된 평면형의 외부접속용 단자군(81,82,,8n)이 곡선형의 분리대를 사이에 두고 비대칭적으로 분산배치되어 있는 것을 특징으로 하는 반도체 패키지.
KR1019950006079A 1994-03-22 1995-03-22 반도체 패키지 KR100207969B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-50758 1994-03-22
JP05075894A JP3383398B2 (ja) 1994-03-22 1994-03-22 半導体パッケージ

Publications (1)

Publication Number Publication Date
KR100207969B1 true KR100207969B1 (ko) 1999-07-15

Family

ID=12867743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006079A KR100207969B1 (ko) 1994-03-22 1995-03-22 반도체 패키지

Country Status (6)

Country Link
US (1) US6054774A (ko)
EP (1) EP0674346B1 (ko)
JP (1) JP3383398B2 (ko)
KR (1) KR100207969B1 (ko)
DE (1) DE69527668T2 (ko)
TW (1) TW374231B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
US5937315A (en) * 1997-11-07 1999-08-10 Advanced Micro Devices, Inc. Self-aligned silicide gate technology for advanced submicron MOS devices
TW407364B (en) * 1998-03-26 2000-10-01 Toshiba Corp Memory apparatus, card type memory apparatus, and electronic apparatus
JPH11307886A (ja) * 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
US6492717B1 (en) * 1999-08-03 2002-12-10 Motorola, Inc. Smart card module and method of assembling the same
JP2001177051A (ja) 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP4212255B2 (ja) * 2001-03-30 2009-01-21 株式会社東芝 半導体パッケージ
JP2005293460A (ja) * 2004-04-05 2005-10-20 Matsushita Electric Ind Co Ltd 非接触ｉｃカード用インレットおよび非接触ｉｃカード
EP1816593A1 (fr) * 2006-02-03 2007-08-08 Axalto SA Connecteur de carte a puce
EP1887494A1 (fr) * 2006-07-31 2008-02-13 Axalto SA Dispositif électronique disposant de plusieurs interfaces de communication court-circuitables
FR2976382B1 (fr) 2011-06-10 2013-07-05 Oberthur Technologies Module a microcircuit et carte a puce le comportant
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9647997B2 (en) 2013-03-13 2017-05-09 Nagrastar, Llc USB interface for performing transport I/O
USD729808S1 (en) 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD759022S1 (en) 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD780763S1 (en) 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
JP6581886B2 (ja) * 2015-11-24 2019-09-25 スタンレー電気株式会社 半導体装置
USD786878S1 (en) 2015-12-04 2017-05-16 Capital One Services, Llc Payment card chip
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
US11024554B2 (en) * 2017-02-21 2021-06-01 Kyocera Corporation Wiring substrate, electronic device, and electronic module
EP3588550A4 (en) * 2017-02-22 2021-01-13 Kyocera Corporation SWITCH SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE
JP1647727S (ko) 2018-02-01 2019-12-09
USD930000S1 (en) 2018-10-12 2021-09-07 Huawei Technologies Co., Ltd. Memory card

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2439438A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
JPS571025A (en) * 1980-05-27 1982-01-06 Ooishiya Saketen Yuugen Continuous thermofusing sealing device for mouth section of thermoplastic resin vessel
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4703420A (en) * 1985-02-28 1987-10-27 International Business Machines Corporation System for arbitrating use of I/O bus by co-processor and higher priority I/O units in which co-processor automatically request bus access in anticipation of need
JPH0770930B2 (ja) * 1985-06-28 1995-07-31 株式会社東芝 並列帰環形増幅回路
DE3531318A1 (de) * 1985-09-02 1987-03-05 Allied Corp Kontaktiereinrichtung fuer eine chip-karte
JPS62111187U (ko) * 1985-12-27 1987-07-15
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4882702A (en) * 1986-03-31 1989-11-21 Allen-Bradley Company, Inc. Programmable controller with I/O expansion module located in one of I/O module positions for communication with outside I/O modules
US4837628A (en) * 1986-07-14 1989-06-06 Kabushiki Kaisha Toshiba Electronic still camera for recording still picture on memory card with mode selecting shutter release
US4980856A (en) * 1986-10-20 1990-12-25 Brother Kogyo Kabushiki Kaisha IC memory cartridge and a method for providing external IC memory cartridges to an electronic device extending end-to-end
FR2616995A1 (fr) * 1987-06-22 1988-12-23 Ebauchesfabrik Eta Ag Procede de fabrication de modules electroniques
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
JPS6478397A (en) * 1987-09-18 1989-03-23 Mitsubishi Electric Corp Ic card writing system
FR2624652B1 (fr) * 1987-12-14 1990-08-31 Sgs Thomson Microelectronics Procede de mise en place sur un support, d'un composant electronique, muni de ses contacts
FR2624635B1 (fr) * 1987-12-14 1991-05-10 Sgs Thomson Microelectronics Support de composant electronique pour carte memoire et produit ainsi obtenu
US5018017A (en) * 1987-12-25 1991-05-21 Kabushiki Kaisha Toshiba Electronic still camera and image recording method thereof
JPH02160592A (ja) * 1988-12-14 1990-06-20 Dainippon Printing Co Ltd Ｉｃカード
JPH0733402Y2 (ja) * 1989-03-01 1995-07-31 コネクタ装置
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
EP0617363B1 (en) * 1989-04-13 2000-01-26 SanDisk Corporation Defective cell substitution in EEprom array
JPH02301155A (ja) * 1989-05-16 1990-12-13 Citizen Watch Co Ltd Ｉｃモジュールの固定方法
JPH02307182A (ja) * 1989-05-23 1990-12-20 Hitachi Maxell Ltd Ｉｃカードリーダ・ライタ
JPH032099A (ja) * 1989-05-31 1991-01-08 Toshiba Corp Ｉｃカードの製造方法
JP2745689B2 (ja) * 1989-06-13 1998-04-28 松下電器産業株式会社 Ｉｃカード装置
JPH0764143B2 (ja) * 1989-07-05 1995-07-12 セイコーエプソン株式会社 メモリカードの静電気除電構造
DE69020077T2 (de) * 1989-09-09 1995-11-09 Mitsubishi Electric Corp Integrierte Schaltungskarte.
JPH03114788A (ja) * 1989-09-29 1991-05-15 Citizen Watch Co Ltd Ｉｃカード構造
US5457590A (en) * 1989-12-12 1995-10-10 Smartdiskette Gmbh Insertable element for a disk station of EDP equipment with connections to external components
US5155663A (en) * 1990-02-19 1992-10-13 Fuji Photo Film Co., Ltd. Memory cartridge system with adapter
US5153818A (en) * 1990-04-20 1992-10-06 Rohm Co., Ltd. Ic memory card with an anisotropic conductive rubber interconnector
JPH0416396A (ja) * 1990-05-10 1992-01-21 Mitsubishi Electric Corp 半導体装置カード
JP2560895B2 (ja) * 1990-07-25 1996-12-04 三菱電機株式会社 Ｉｃカードの製造方法およびｉｃカード
FR2665556A1 (fr) * 1990-08-03 1992-02-07 Alcatel Radiotelephone Dispositif de logement d'une carte a memoire.
GB9020002D0 (en) * 1990-09-13 1990-10-24 Amp Holland Card reader
JPH04148999A (ja) * 1990-10-12 1992-05-21 Dainippon Printing Co Ltd Ｉｃカード
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5293236A (en) * 1991-01-11 1994-03-08 Fuji Photo Film Co., Ltd. Electronic still camera including an EEPROM memory card and having a continuous shoot mode
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
DE4121023C2 (de) * 1991-06-26 1994-06-01 Smartdiskette Gmbh In eine EDV-Einrichtung einsteckbares Element
JPH0517269A (ja) * 1991-07-12 1993-01-26 Inax Corp 釉薬自動調整装置
US5430859A (en) * 1991-07-26 1995-07-04 Sundisk Corporation Solid state memory system including plural memory chips and a serialized bus
US5357462A (en) * 1991-09-24 1994-10-18 Kabushiki Kaisha Toshiba Electrically erasable and programmable non-volatile semiconductor memory with automatic write-verify controller
US5299089A (en) * 1991-10-28 1994-03-29 E. I. Dupont De Nemours & Co. Connector device having two storage decks and three contact arrays for one hard disk drive package or two memory cards
JP3058209B2 (ja) * 1991-11-14 2000-07-04 セイコーエプソン株式会社 周辺装置カードおよび情報処理装置
FR2684236B1 (fr) * 1991-11-27 1998-08-21 Gemplus Card Int Dispositif de connexion de circuit integre.
US5297029A (en) * 1991-12-19 1994-03-22 Kabushiki Kaisha Toshiba Semiconductor memory device
FR2686172B1 (fr) * 1992-01-14 1996-09-06 Gemplus Card Int Carte enfichable pour microordinateur formant lecteur de carte a contacts affleurants.
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2647312B2 (ja) * 1992-09-11 1997-08-27 インターナショナル・ビジネス・マシーンズ・コーポレイション 一括消去型不揮発性半導体記憶装置
JPH06195524A (ja) * 1992-09-14 1994-07-15 Toshiba Corp メモリカード装置
JPH06105271A (ja) * 1992-09-16 1994-04-15 Asahi Optical Co Ltd Ｉｃメモリカードカメラシステム
JP2831914B2 (ja) * 1992-09-30 1998-12-02 株式会社東芝 半導体集積回路装置
US5343319A (en) * 1993-06-14 1994-08-30 Motorola, Inc. Apparatus for adapting an electrical communications port to an optical communications port
JP3105092B2 (ja) * 1992-10-06 2000-10-30 株式会社東芝 半導体メモリ装置
WO1994011802A1 (en) * 1992-11-12 1994-05-26 New Media Corporation Reconfigureable interface between a computer and peripheral devices
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
US5475441A (en) * 1992-12-10 1995-12-12 Eastman Kodak Company Electronic camera with memory card interface to a computer
JPH06236316A (ja) * 1992-12-18 1994-08-23 Toshiba Corp 情報伝送システム
JPH06318390A (ja) * 1993-03-11 1994-11-15 Toshiba Corp Ｉｃメモリカード
US5469399A (en) * 1993-03-16 1995-11-21 Kabushiki Kaisha Toshiba Semiconductor memory, memory card, and method of driving power supply for EEPROM
US5488433A (en) * 1993-04-21 1996-01-30 Kinya Washino Dual compression format digital video production system
JPH06312593A (ja) * 1993-04-28 1994-11-08 Toshiba Corp 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
US5887145A (en) * 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
KR0144818B1 (ko) * 1994-07-25 1998-08-17 김광호 낸드형 플래쉬메모리 아이씨카드
US5611057A (en) * 1994-10-06 1997-03-11 Dell Usa, L.P. Computer system modular add-in daughter card for an adapter card which also functions as an independent add-in card
US5508971A (en) * 1994-10-17 1996-04-16 Sandisk Corporation Programmable power generation circuit for flash EEPROM memory systems
KR0152042B1 (ko) * 1995-04-15 1998-10-15 김광호 낸드형 플래쉬메모리 아이씨카드 기록장치
JPH0936796A (ja) * 1995-07-14 1997-02-07 Sony Corp 無線電話機
US5596532A (en) * 1995-10-18 1997-01-21 Sandisk Corporation Flash EEPROM self-adaptive voltage generation circuit operative within a continuous voltage source range

Also Published As

Publication number Publication date
JP3383398B2 (ja) 2003-03-04
EP0674346A2 (en) 1995-09-27
TW374231B (en) 1999-11-11
US6054774A (en) 2000-04-25
JPH07263587A (ja) 1995-10-13
DE69527668T2 (de) 2003-04-24
EP0674346B1 (en) 2002-08-07
DE69527668D1 (de) 2002-09-12
EP0674346A3 (en) 1997-02-05

Similar Documents

Publication Publication Date Title
KR100207969B1 (ko) 반도체 패키지
KR100263292B1 (ko) 반도체 패키지
US6498393B2 (en) Semiconductor device and method for the fabrication thereof
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US6621152B2 (en) Thin, small-sized power semiconductor package
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US7049684B2 (en) Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same
US20070069391A1 (en) Stacked die semiconductor package
US5708304A (en) Semiconductor device
US20090146314A1 (en) Semiconductor Device
KR20050022336A (ko) 반도체장치
KR100606295B1 (ko) 회로 모듈
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
KR100426608B1 (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
US20030048624A1 (en) Low-height multi-component assemblies
JP2003086751A (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
KR101040311B1 (ko) 반도체 패키지 및 그 형성 방법
KR20020081794A (ko) 칩 스택 패키지
KR100370851B1 (ko) 반도체패키지
KR20030025481A (ko) 플립칩 반도체패키지 및 그의 제조방법
JP2005197496A (ja) 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。
JP2000332163A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee