JPWO2009001534A1 - 抵抗変化型不揮発性記憶装置 - Google Patents
抵抗変化型不揮発性記憶装置 Download PDFInfo
- Publication number
- JPWO2009001534A1 JPWO2009001534A1 JP2008555554A JP2008555554A JPWO2009001534A1 JP WO2009001534 A1 JPWO2009001534 A1 JP WO2009001534A1 JP 2008555554 A JP2008555554 A JP 2008555554A JP 2008555554 A JP2008555554 A JP 2008555554A JP WO2009001534 A1 JPWO2009001534 A1 JP WO2009001534A1
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- memory cell
- selection switch
- basic array
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims description 46
- 230000002457 bidirectional effect Effects 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 14
- 239000010410 layer Substances 0.000 description 196
- 238000010586 diagram Methods 0.000 description 55
- 238000000034 method Methods 0.000 description 20
- 238000012986 modification Methods 0.000 description 20
- 230000004048 modification Effects 0.000 description 20
- 239000010408 film Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 239000002356 single layer Substances 0.000 description 10
- 238000003491 array Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000001459 lithography Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/74—Array wherein each memory cell has more than one access device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Abstract
Description
BL ビット線
WL ワード線
GBL グローバルビット線
BL_e0〜BL_e3 共通に接続された偶数層のビット線
BL_o0〜BL_o3 共通に接続された奇数層のビット線
BLs_e0 偶数層選択信号
BLs_o0 奇数層選択信号
1 抵抗変化型素子
2 ダイオード素子
3 基板
100 メモリセルアレイ
101〜104 第1の選択スイッチ素子
111〜114 第2の選択スイッチ素子
図11は本実施形態に係るメモリセルアレイの物理的構造を示す図である。図11(a)は平面図であり、図11(b)は断面図である。図11(a)において、左右方向がビット線BLの延びるX方向、上下方向がワード線WLの延びるY方向であり、紙面に直交する方向がZ方向である。図11(b)において、左右方向がビット線BLの延びるX方向、上下方向がZ方向、紙面に直交する方向がワード線WLの延びるY方向である。
(0.48×2)/(0.48×32+0.48×2)=5.9%
となる。すなわち、X方向におけるメモリセルの個数が十分多い場合、レイアウト面積はさほど増加しない。
Ytr≦n×Ym、Xtr≦Xm=k×Xk
を満たすことが好ましい。この場合、第1および第2の選択スイッチ素子を構成するトランジスタの領域が、メモリセルが配置される領域からはみ出ることがない。したがって、階層ビット線方式を実現するための第1および第2の選択スイッチ素子を、メモリセルアレイのレイアウト面積を増大させることなく配置することができる。
図11は本実施形態に係るメモリセルアレイの物理的構造を示す図である。図11(a)は平面図であり、図11(b)は断面図である。図11(a)において、左右方向がビット線BLの延びるX方向、上下方向がワード線WLの延びるY方向であり、紙面に直交する方向がZ方向である。図11(b)において、左右方向がビット線BLの延びるX方向、上下方向がZ方向、紙面に直交する方向がワード線WLの延びるY方向である。
(0.48×2)/(0.48×32+0.48×2)=5.9%
となる。すなわち、X方向におけるメモリセルの個数が十分多い場合、レイアウト面積はさほど増加しない。
Ytr≦n×Ym、Xtr≦Xm=k×Xk
を満たすことが好ましい。この場合、第1および第2の選択スイッチ素子を構成するトランジスタの領域が、メモリセルが配置される領域からはみ出ることがない。したがって、階層ビット線方式を実現するための第1および第2の選択スイッチ素子を、メモリセルアレイのレイアウト面積を増大させることなく配置することができる。
BL ビット線
WL ワード線
GBL グローバルビット線
BL_e0〜BL_e3 共通に接続された偶数層のビット線
BL_o0〜BL_o3 共通に接続された奇数層のビット線
BLs_e0 偶数層選択信号
BLs_o0 奇数層選択信号
1 抵抗変化型素子
2 ダイオード素子
3 基板
100 メモリセルアレイ
101〜104 第1の選択スイッチ素子
111〜114 第2の選択スイッチ素子
Claims (11)
- 電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化型素子を有するメモリセルを備えた抵抗変化型不揮発性記憶装置であって、
基板と、
前記基板の上に形成されており、複数の前記メモリセルが配置されたメモリセルアレイとを備え、
前記メモリセルアレイにおいて、
前記各メモリセルは、X方向に延び、複数の層に形成されたビット線と、Y方向に延び、ビット線間の各層に形成されたワード線との交点位置に、それぞれ、当該ビット線と当該ワード線とに挟まれて形成されており、
層が重なる方向であるZ方向に揃ったビット線群毎に構成された、ワード線が共通の複数の基本アレイ面が、前記Y方向に並んで配置されており、
前記各基本アレイ面において、偶数層のビット線が共通に接続されており、かつ、奇数層のビット線が共通に接続されており、
前記抵抗変化型不揮発性記憶装置は、さらに、
グローバルビット線と、
前記各基本アレイ面毎に設けられた第1および第2の選択スイッチ素子とを備え、
前記第1の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された偶数層のビット線との電気的な接続/非接続を、偶数層選択信号に従って切替制御するものであり、
前記第2の選択スイッチ素子は、当該基本アレイ面に係るグローバルビット線と、当該基本アレイ面において共通に接続された奇数層のビット線との電気的な接続/非接続を、奇数層選択信号に従って切替制御するものである
ことを特徴とする抵抗変化型不揮発性記憶装置。 - 前記第1および第2の選択スイッチ素子は、前記基板に形成されたMOSFETによって、構成されている
ことを特徴とする請求項1に記載の抵抗変化型不揮発性記憶装置。 - 前記第1の選択スイッチ素子を構成するMOSFETと、前記第2の選択スイッチ素子を構成するMOSFETとは、ソースまたはドレインとなる拡散領域の一方を共有するMOSFETペアを構成しており、この共有している拡散領域が前記グローバルビット線と接続されている
ことを特徴とする請求項2に記載の抵抗変化型不揮発性記憶装置 - 前記基本アレイ面の数をn(nは2以上の整数)としたとき、
前記MOSFETペアは、ゲート長方向がY方向に一致するように配置されており、かつ、X方向にn個、並べて配置されており、
前記第1の選択スイッチ素子を構成する各MOSFETのゲートは互いに接続されているとともに、前記第2の選択スイッチ素子を構成する各MOSFETのゲートは互いに接続されている
ことを特徴とする請求項3に記載の抵抗変化型不揮発性記憶装置。 - 前記X方向と前記Y方向から形成されるXY平面で見たとき、前記MOSFETペアのゲート長方向のサイズをYtr、n個並んだ前記MOSFETペア全体のX方向のサイズをXtr、ビット線の配線ピッチをYm、ワード線の本数をk、ワード線の配線ピッチをXkとすると、
Ytr≦n×Ym、Xtr≦k×Xk
を満たす
ことを特徴とする請求項4に記載の抵抗変化型不揮発性記憶装置。 - 前記MOSFETペアは、それぞれ、
前記第1の選択スイッチ素子を構成するMOSFETが有する、共有されていない拡散領域が、当該基本アレイ面において共通に接続された偶数層のビット線と電気的に接続されており、
前記第2の選択スイッチ素子を構成するMOSFETが有する、共有されていない拡散領域が、当該基本アレイ面において共通に接続された奇数層のビット線と電気的に接続されている
ことを特徴とする請求項4に記載の抵抗変化型不揮発性記憶装置。 - 前記グローバルビット線と前記メモリセルアレイとの間に、配線層が設けられており、
前記配線層において、各基本アレイ面において共通に接続された偶数層のビット線のコンタクト領域がY方向に並んで配置されているとともに、各基本アレイ面において共通に接続された奇数層のビット線のコンタクト領域がY方向に並んで配置されており、
前記各MOSFETペアにおける前記第1の選択スイッチ素子を構成するMOSFETが有する、共有されていない拡散領域と、当該基本アレイ面において共通に接続された偶数層のビット線のコンタクトとを接続する配線、および、前記各MOSFETペアにおける前記第2の選択スイッチ素子を構成するMOSFETが有する、共有されていない拡散領域と、当該基本アレイ面において共通に接続された奇数層のビット線のコンタクトとを接続する配線が、前記配線層に形成されている
ことを特徴とする請求項6に記載の抵抗変化型不揮発性記憶装置。 - 共通に接続されたビット線のコンタクトビアは、前記配線層におけるコンタクト領域から、基板に対して垂直方向に延びている
ことを特徴とする請求項7に記載の抵抗変化型不揮発性記憶装置。 - 前記グローバルビット線は、前記メモリセルアレイの下層において、Y方向に延びるように形成されている
ことを特徴とする請求項1〜8のいずれかに記載の抵抗変化型不揮発性記憶装置。 - 前記メモリセルが有する抵抗変化型素子は、低抵抗状態と高抵抗状態とになり得るものであり、低抵抗状態のときに印加電圧が第1の電圧を越えたときに高抵抗状態に変化し、高抵抗状態のときに前記第1の電圧印加方向とは反対方向への印加電圧が第2の電圧を越えたときに低抵抗状態に変化する双方向性を有するものである
ことを特徴とする請求項1〜9のいずれかに記載の抵抗変化型不揮発性記憶装置。 - 前記メモリセルは、前記抵抗変化型素子と直列に接続されたダイオード素子を有し、
前記ダイオード素子は、印加電圧に対して非線形な電流特性を有し、かつ、前記印加電圧の方向に応じ、双方向に電流が流れる双方向性を有するものであり、
前記ダイオード素子に印加される電圧をV、前記ダイオード素子を流れる電流をI、閾値電圧を決定する所定の電流をIt、第1の閾値電圧をV1、第2の閾値電圧をV2と表すとき、
V2<0<V1、It>0を満たし、
V1≦Vを満たす領域において、It≦Iとなり、
V≦V2を満たす領域において、I≦−Itとなり、
V2<V<V1を満たす領域において、−It<I<Itとなる
ことを特徴とする請求項1〜10のいずれかに記載の抵抗変化型不揮発性記憶装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007164545 | 2007-06-22 | ||
JP2007164545 | 2007-06-22 | ||
PCT/JP2008/001603 WO2009001534A1 (ja) | 2007-06-22 | 2008-06-20 | 抵抗変化型不揮発性記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009053994A Division JP5222761B2 (ja) | 2007-06-22 | 2009-03-06 | 抵抗変化型不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4280302B2 JP4280302B2 (ja) | 2009-06-17 |
JPWO2009001534A1 true JPWO2009001534A1 (ja) | 2010-08-26 |
Family
ID=40185361
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555554A Active JP4280302B2 (ja) | 2007-06-22 | 2008-06-20 | 抵抗変化型不揮発性記憶装置 |
JP2009053994A Active JP5222761B2 (ja) | 2007-06-22 | 2009-03-06 | 抵抗変化型不揮発性記憶装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009053994A Active JP5222761B2 (ja) | 2007-06-22 | 2009-03-06 | 抵抗変化型不揮発性記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7920408B2 (ja) |
JP (2) | JP4280302B2 (ja) |
CN (1) | CN101548336B (ja) |
WO (1) | WO2009001534A1 (ja) |
Families Citing this family (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
US8565003B2 (en) * | 2011-06-28 | 2013-10-22 | Unity Semiconductor Corporation | Multilayer cross-point memory array having reduced disturb susceptibility |
WO2009066500A1 (ja) * | 2007-11-21 | 2009-05-28 | Nec Corporation | 半導体装置のコンフィギュレーション方法 |
US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
US8211743B2 (en) | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
US9343665B2 (en) | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
JP5085446B2 (ja) * | 2008-07-14 | 2012-11-28 | 株式会社東芝 | 三次元メモリデバイス |
CN102790073B (zh) | 2008-08-20 | 2015-01-14 | 松下电器产业株式会社 | 电阻变化型非易失性存储装置以及存储器单元的形成方法 |
US8130528B2 (en) | 2008-08-25 | 2012-03-06 | Sandisk 3D Llc | Memory system with sectional data lines |
JP5175769B2 (ja) * | 2009-02-25 | 2013-04-03 | 株式会社東芝 | 半導体記憶装置 |
WO2010109876A1 (ja) | 2009-03-25 | 2010-09-30 | パナソニック株式会社 | 抵抗変化素子の駆動方法及び不揮発性記憶装置 |
EP2417599B1 (en) * | 2009-04-08 | 2016-09-28 | SanDisk Technologies, Inc. | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture |
US8351236B2 (en) | 2009-04-08 | 2013-01-08 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture |
CN102047423B (zh) * | 2009-04-30 | 2013-11-20 | 松下电器产业株式会社 | 非易失性存储元件及非易失性存储装置 |
JP2011034637A (ja) * | 2009-08-03 | 2011-02-17 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011040483A (ja) * | 2009-08-07 | 2011-02-24 | Toshiba Corp | 抵抗変化メモリ |
JP5558085B2 (ja) * | 2009-12-01 | 2014-07-23 | 株式会社東芝 | 抵抗変化メモリ |
US8431446B1 (en) * | 2009-12-29 | 2013-04-30 | MicronTechnology, Inc | Via formation for cross-point memory |
JP2011199186A (ja) | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性記憶装置およびその製造方法 |
WO2011118185A1 (ja) * | 2010-03-25 | 2011-09-29 | パナソニック株式会社 | 不揮発性記憶素子の駆動方法および不揮発性記憶装置 |
US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
JP4860787B1 (ja) * | 2010-06-03 | 2012-01-25 | パナソニック株式会社 | クロスポイント型抵抗変化不揮発性記憶装置 |
US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
US8526237B2 (en) | 2010-06-08 | 2013-09-03 | Sandisk 3D Llc | Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof |
US20110297912A1 (en) * | 2010-06-08 | 2011-12-08 | George Samachisa | Non-Volatile Memory Having 3d Array of Read/Write Elements with Vertical Bit Lines and Laterally Aligned Active Elements and Methods Thereof |
US8934293B1 (en) * | 2010-06-29 | 2015-01-13 | Contour Semiconductor, Inc. | Means and method for operating a resistive array |
JP2012033828A (ja) * | 2010-08-02 | 2012-02-16 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US8467228B2 (en) | 2010-08-19 | 2013-06-18 | Panasonic Corporation | Variable resistance nonvolatile memory device |
KR101772117B1 (ko) | 2010-09-03 | 2017-08-28 | 삼성전자 주식회사 | 저항 스위치 기반의 로직 회로를 갖는 적층 구조의 반도체 메모리 장치 및 그 제조방법 |
US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
US8502185B2 (en) * | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
WO2012070236A1 (ja) * | 2010-11-24 | 2012-05-31 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置 |
US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
KR101784340B1 (ko) * | 2011-01-13 | 2017-10-12 | 삼성전자 주식회사 | 양방향 저항 메모리 장치 |
JP5426581B2 (ja) | 2011-01-14 | 2014-02-26 | 株式会社東芝 | 半導体記憶装置 |
US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
WO2012114744A1 (ja) * | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
US8860117B2 (en) | 2011-04-28 | 2014-10-14 | Micron Technology, Inc. | Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods |
US10566056B2 (en) | 2011-06-10 | 2020-02-18 | Unity Semiconductor Corporation | Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations |
US8681530B2 (en) * | 2011-07-29 | 2014-03-25 | Intermolecular, Inc. | Nonvolatile memory device having a current limiting element |
US8866121B2 (en) | 2011-07-29 | 2014-10-21 | Sandisk 3D Llc | Current-limiting layer and a current-reducing layer in a memory device |
WO2013018842A1 (ja) * | 2011-08-02 | 2013-02-07 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US8659001B2 (en) | 2011-09-01 | 2014-02-25 | Sandisk 3D Llc | Defect gradient to boost nonvolatile memory performance |
JP5852741B2 (ja) | 2011-09-09 | 2016-02-03 | インテル・コーポレーション | メモリデバイスにおけるパス分離 |
CN103222004B (zh) * | 2011-09-09 | 2015-06-17 | 松下电器产业株式会社 | 交叉点型电阻变化非易失性存储装置及其写入方法 |
CN103282965B (zh) * | 2011-11-22 | 2015-05-06 | 松下电器产业株式会社 | 电阻变化型非易失性存储装置以及电阻变化型非易失性存储装置的访问方法 |
US8637413B2 (en) | 2011-12-02 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile resistive memory element with a passivated switching layer |
CN103238214B (zh) * | 2011-12-02 | 2015-10-21 | 松下电器产业株式会社 | 交叉点型电阻变化非易失性存储装置 |
KR20130068143A (ko) | 2011-12-15 | 2013-06-25 | 에스케이하이닉스 주식회사 | 버티칼 게이트 셀을 구비한 반도체 메모리 소자 및 그 제조방법 |
US8698119B2 (en) | 2012-01-19 | 2014-04-15 | Sandisk 3D Llc | Nonvolatile memory device using a tunnel oxide as a current limiter element |
US8686386B2 (en) | 2012-02-17 | 2014-04-01 | Sandisk 3D Llc | Nonvolatile memory device using a varistor as a current limiter element |
JP6097101B2 (ja) | 2012-03-13 | 2017-03-15 | 株式会社半導体エネルギー研究所 | 記憶装置、データ処理装置及び記憶装置の駆動方法 |
KR101934013B1 (ko) * | 2012-03-27 | 2018-12-31 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 |
US8964474B2 (en) | 2012-06-15 | 2015-02-24 | Micron Technology, Inc. | Architecture for 3-D NAND memory |
JP5814867B2 (ja) | 2012-06-27 | 2015-11-17 | 株式会社東芝 | 半導体記憶装置 |
JP5802625B2 (ja) | 2012-08-24 | 2015-10-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US9190146B2 (en) * | 2013-02-28 | 2015-11-17 | Kabushiki Kaisha Toshiba | Variable resistance memory system with redundancy lines and shielded bit lines |
US20140241031A1 (en) | 2013-02-28 | 2014-08-28 | Sandisk 3D Llc | Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same |
US9123411B2 (en) | 2013-10-11 | 2015-09-01 | Kabushiki Kaisha Toshiba | Memory device, method of controlling memory device, and memory system |
US9773843B2 (en) * | 2014-05-22 | 2017-09-26 | Purdue Research Foundation | Electronic memory using memristors and crossbars with three or more in-series activated memristors |
CN105513628A (zh) * | 2014-09-23 | 2016-04-20 | 北京兆易创新科技股份有限公司 | 一种存储器阵列中位线引出电路和存储器 |
KR102151182B1 (ko) | 2014-11-07 | 2020-09-02 | 삼성전자주식회사 | 메모리 장치 및 상기 메모리 장치의 동작 방법 |
US9698202B2 (en) * | 2015-03-02 | 2017-07-04 | Sandisk Technologies Llc | Parallel bit line three-dimensional resistive random access memory |
US9653681B2 (en) | 2015-03-12 | 2017-05-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9691820B2 (en) * | 2015-04-24 | 2017-06-27 | Sony Semiconductor Solutions Corporation | Block architecture for vertical memory array |
TWI569271B (zh) | 2015-06-17 | 2017-02-01 | 華邦電子股份有限公司 | 電阻式記憶體裝置的寫入方法 |
JP2016066400A (ja) * | 2015-12-04 | 2016-04-28 | インテル・コーポレーション | メモリデバイスにおけるパス分離 |
CN107086202A (zh) * | 2016-02-14 | 2017-08-22 | 复旦大学 | 一种可抑制三维水平交叉点式电阻转换存储器漏电流的集成结构 |
US9679650B1 (en) | 2016-05-06 | 2017-06-13 | Micron Technology, Inc. | 3D NAND memory Z-decoder |
US10074430B2 (en) * | 2016-08-08 | 2018-09-11 | Micron Technology, Inc. | Multi-deck memory device with access line and data line segregation between decks and method of operation thereof |
US10825516B2 (en) | 2018-02-27 | 2020-11-03 | Nantero, Inc. | Resistive change element cells sharing selection devices |
US10497437B1 (en) * | 2018-07-24 | 2019-12-03 | Macronix International Co., Ltd. | Decoding scheme for 3D cross-point memory array |
US11450381B2 (en) | 2019-08-21 | 2022-09-20 | Micron Technology, Inc. | Multi-deck memory device including buffer circuitry under array |
CN111179991B (zh) * | 2019-12-31 | 2022-06-03 | 清华大学 | 阻变存储阵列及其操作方法、阻变存储器电路 |
US11145337B1 (en) | 2020-04-13 | 2021-10-12 | Nantero, Inc. | Sense amplifiers |
US11545214B2 (en) | 2020-07-08 | 2023-01-03 | Samsung Electronics Co., Ltd. | Resistive memory device |
US11798623B2 (en) | 2021-11-05 | 2023-10-24 | Nantero, Inc. | Three dimensional (3D) memories with multiple resistive change elements per cell and corresponding architectures |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4780878B2 (ja) * | 2001-08-02 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
JP3948292B2 (ja) * | 2002-02-01 | 2007-07-25 | 株式会社日立製作所 | 半導体記憶装置及びその製造方法 |
US6917532B2 (en) | 2002-06-21 | 2005-07-12 | Hewlett-Packard Development Company, L.P. | Memory storage device with segmented column line array |
CN1764982B (zh) * | 2003-03-18 | 2011-03-23 | 株式会社东芝 | 相变存储器装置及其制造方法 |
US7606059B2 (en) | 2003-03-18 | 2009-10-20 | Kabushiki Kaisha Toshiba | Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array |
US7233024B2 (en) * | 2003-03-31 | 2007-06-19 | Sandisk 3D Llc | Three-dimensional memory device incorporating segmented bit line memory array |
CN100394603C (zh) * | 2003-04-03 | 2008-06-11 | 株式会社东芝 | 相变存储装置 |
JP4278140B2 (ja) * | 2003-09-03 | 2009-06-10 | シャープ株式会社 | 半導体記憶装置 |
US20050230724A1 (en) | 2004-04-16 | 2005-10-20 | Sharp Laboratories Of America, Inc. | 3D cross-point memory array with shared connections |
EP2204813B1 (en) * | 2004-05-03 | 2012-09-19 | Unity Semiconductor Corporation | Non-volatile programmable memory |
US6972985B2 (en) | 2004-05-03 | 2005-12-06 | Unity Semiconductor Corporation | Memory element having islands |
JP2006203098A (ja) | 2005-01-24 | 2006-08-03 | Sharp Corp | 不揮発性半導体記憶装置 |
US20070132049A1 (en) | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
-
2008
- 2008-06-20 CN CN2008800009969A patent/CN101548336B/zh active Active
- 2008-06-20 WO PCT/JP2008/001603 patent/WO2009001534A1/ja active Application Filing
- 2008-06-20 JP JP2008555554A patent/JP4280302B2/ja active Active
- 2008-06-20 US US12/513,914 patent/US7920408B2/en active Active
-
2009
- 2009-03-06 JP JP2009053994A patent/JP5222761B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20100046273A1 (en) | 2010-02-25 |
JP5222761B2 (ja) | 2013-06-26 |
CN101548336B (zh) | 2012-07-11 |
JP2009199713A (ja) | 2009-09-03 |
US7920408B2 (en) | 2011-04-05 |
WO2009001534A1 (ja) | 2008-12-31 |
JP4280302B2 (ja) | 2009-06-17 |
CN101548336A (zh) | 2009-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4280302B2 (ja) | 抵抗変化型不揮発性記憶装置 | |
JP2009199713A5 (ja) | ||
JP2009004725A (ja) | 抵抗変化型不揮発性記憶装置 | |
US10971224B2 (en) | High voltage switching circuitry for a cross-point array | |
JP5016151B2 (ja) | 抵抗変化型不揮発性記憶装置 | |
KR101903801B1 (ko) | 3차원 메모리 소자 어레이를 제어하기 위한 단일-장치 드라이버 회로 | |
US7606059B2 (en) | Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array | |
JP4445398B2 (ja) | 相変化メモリ装置 | |
US8149606B2 (en) | Semiconductor memory device | |
JP5557419B2 (ja) | 半導体装置 | |
JP5508944B2 (ja) | 半導体記憶装置 | |
JP5606479B2 (ja) | 半導体記憶装置 | |
JP5846124B2 (ja) | 半導体記憶装置 | |
JP2016167332A (ja) | 記憶装置 | |
JP5589577B2 (ja) | 抵抗変化型メモリデバイス | |
KR102414814B1 (ko) | 저항형 메모리 | |
JP2013200929A (ja) | 半導体記憶装置 | |
JP2020057707A (ja) | 抵抗変化型ランダムアクセスメモリ | |
JP4903919B1 (ja) | 抵抗変化型不揮発性記憶装置 | |
JP5427959B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090313 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4280302 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |