JPH1187509A - 集積回路の金属層間の低抵抗コンタクトおよびその形成方法 - Google Patents

集積回路の金属層間の低抵抗コンタクトおよびその形成方法

Info

Publication number
JPH1187509A
JPH1187509A JP10191112A JP19111298A JPH1187509A JP H1187509 A JPH1187509 A JP H1187509A JP 10191112 A JP10191112 A JP 10191112A JP 19111298 A JP19111298 A JP 19111298A JP H1187509 A JPH1187509 A JP H1187509A
Authority
JP
Japan
Prior art keywords
layer
metal
barrier layer
metal layer
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10191112A
Other languages
English (en)
Other versions
JP4023701B2 (ja
Inventor
Tue Nguyen
ヌエン ツエ
Sheng Teng Hsu
テン スー シエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Sharp Microelectronics Technology Inc
Original Assignee
Sharp Corp
Sharp Microelectronics Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, Sharp Microelectronics Technology Inc filed Critical Sharp Corp
Publication of JPH1187509A publication Critical patent/JPH1187509A/ja
Application granted granted Critical
Publication of JP4023701B2 publication Critical patent/JP4023701B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 導電性の高いＩＣの金属層間配線の形成方法
を提供する。 【解決手段】 本発明による金属層間の低抵抗ビア配線
の形成方法は、側壁表面（４２）を有し、誘電性中間層
（３６）を貫通して金属層（３２）の選択されたエリア
（４４）を露出する集積回路（ＩＣ）ビアにおいて、金
属層間の低抵抗ビア配線を形成する方法であって、ａ）
該ビアの上にバリア層材料を共形的に堆積させることに
よって、該ビアの該側壁表面および該金属層の該選択さ
れたエリアの上にバリア層（４６）を形成する工程と、
ｂ）異方的にエッチングを行い、該ビアの該側壁表面
（４２）上に堆積した該バリア層は除去せず、該金属層
の該選択されたエリア（４４）上に堆積した該バリア層
（４６）を選択的に除去して、これにより、バリア表面
側壁を有するビアが、該金属層（３２）を続いて堆積さ
れる金属層（４８）と直接接続するために準備される工
程と、を包含する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、概して集積回路
（ＩＣ）の処理および製造に関し、より具体的には、銅
配線構造物、および、銅層間の電気導電率を改善するた
めに、介在する汚染バリア層のない銅配線構造物を形成
する方法に関する。
【０００２】
【従来の技術】より小型、より安価、かつより高性能と
いう電子製品に対する需要が進む中、小さな幾何学的構
造の集積回路および大きな基板の必要性がさらに高まっ
ている。また、このような需要により、ＩＣ基板上の回
路の実装密度をより高くすることが求められている。小
さな幾何学的構造のＩＣ回路が望まれることにより、部
品と誘電層との間の配線をできる限り小さくする必要性
が生じる。従って、ビア配線および接続線の幅を削減す
る研究が続いている。配線の導電率は、配線の表面面積
の削減と共に削減され、その結果増加する配線の抵抗率
はＩＣ設計の障害となっていた。高抵抗率を有する導体
は、インピーダンスが高く、伝播遅延が大きな伝導経路
を生み出す。これらの問題は、不確実な信号タイミン
グ、不確実な電圧層、およびＩＣの部品間の長い信号遅
延を引き起こす。伝播の不連続はまた、接続が不十分な
交差する伝導表面、またはインピーダンス特性の大きく
異なる導体の接続から生じる。
【０００３】抵抗率が低く、かつ揮発性の処理環境に耐
える能力を有する配線およびビアが必要である。集積回
路の製造において、電気素子占有面積間の配線、または
ビアの作製にはアルミニウムおよびタングステン金属が
使用されることが多い。これらの金属は、特別な扱いを
必要とする銅とは異なり、製造環境において使用しやす
いので一般的である。
【０００４】電気回路の配線およびビアのサイズを削減
する取り組みにおいて、銅（Ｃｕ）はアルミニウムの代
替物として自然な選択である。銅の導電率はアルミニウ
ムの約２倍であり、タングステンの３倍以上である。そ
の結果、アルミニウム線の半分の幅を有する銅線で同じ
電流を伝搬することができる。
【０００５】銅のエレクトロマイグレーション特性もま
たアルミニウムよりはるかに優れている。アルミニウム
のエレクトロマイグレーションによる劣化および破損の
受け安さは、銅の約１０倍である。その結果、銅線は、
たとえそれがアルミニウム線よりはるかに小さな断面を
有するものであれ、電気的統合性をよりよく維持するこ
とができる。
【０００６】しかし、ＩＣ処理において銅を使用するこ
とに関連する問題がある。銅はＩＣ処理に使用される材
料の多くを汚染するため、銅の遊走を防ぐために注意を
払わなければならない。銅の集積回路材料への拡散の問
題に取り組むために、様々な手段が提案されてきた。い
くつかの材料、具体的には高融点金属を、銅拡散プロセ
スを防ぐバリアとして使用することが提案されてきた。
銅拡散バリアとしての使用に適し得る高融点金属の例と
しては、タングステン、モリブデン、および窒化チタン
（ＴｉＮ）がある。しかし、銅のこれらの拡散バリア材
料への付着はＩＣ処理の問題であり、このような材料の
電気導電率はＩＣ配線の構築における問題点である。
【０００７】選択されたＩＣ特徴の幾何学的構造が小さ
い場合、金属は、スパッタリングなどの従来の金属堆積
プロセスを使用して、基板上、またはビア内に堆積させ
得ない。アルミニウムであれ銅であれ、金属をスパッタ
リングして直径の小さなビアを充填するのは、隙間充填
能力が劣るので非実際的である。銅を堆積させるため
に、様々な化学蒸着堆積（ＣＶＤ）技術が当該産業にお
いて開発されているところである。
【０００８】典型的なＣＶＤプロセスにおいては、銅を
有機リガンドと結合させて、揮発性銅化合物または前駆
体を生成する。すなわち、銅を容易にガスに気化する化
合物内に取り込む。拡散バリア材料などの集積回路の選
択された表面を、温度を上昇させた環境で銅含有ガスに
曝す。揮発性銅ガス化合物が分解すると、銅は加熱され
た選択表面上に残る。ＣＶＤプロセスの使用に利用でき
る銅化合物にはいくつかある。銅化合物の分子構造は、
選択表面上の銅膜残渣の導電性に、少なくとも部分的に
影響を与えることが、一般的に認められている。
【０００９】誘電性中間層によって分離される、銅など
の金属層間の接続は、典型的には金属層間のビア形成の
ダマシン（damascene）方法を用いて形成される。ま
ず、下に位置する銅膜が誘電体によって完全に覆われ
る。典型的な誘電体は二酸化シリコンである。次いで、
パターニングされたフォトレジストプロフィールが誘電
体の上に形成され、配線溝が誘電体にエッチングされ
る。別のレジスト層は、溝の上に位置するフォトレジス
トに、ビアが形成される誘電体の面積に対応する開口
部、または孔を有する。次いで、フォトレジストで覆わ
れていない誘電体がエッチングされて、フォトレジスト
の孔の下に位置する酸化物が除去される。その後、フォ
トレジストが剥離される。次いで、銅、またはその他の
金属材料の薄膜を使用してビアおよび溝を充填する。こ
の段階で、誘電体層及びそれを貫通する銅のビアを含む
層が銅膜の上に存在する。残っている余剰の銅は、当該
分野で周知のように、化学機械研磨（ＣＭＰ）プロセス
を用いて除去される。この結果、「象眼の」またはダマ
シンの構造物が得られる。
【００１０】銅配線の形成には、銅線がバリア層で完全
に取り囲まれていることが必要である。バリア層は、導
電性または非導電性のどちらでもあり得る。製造プロセ
スには、既存のバリア層をエッチングから保護するた
め、かつこれらのバリア層の表面を銅およびその他のＩ
Ｃ材料に付着するように調製するために、更なるプロセ
ス工程が必要である。導電性バリアはまた、金属層との
良好な電気的界面を有するように調製しなければならな
い。バリア層は、ＩＣの様々な金属層と誘電性中間層と
の間の膜として堆積され得る。ダマシンプロセスは、ダ
マシンビアおよび溝の形成中に、更なるバリア層の形成
を必要とし得る。ほとんどの先在する導電性バリア層
は、銅ビアと金属層との間のコンダクタンスを低下させ
るが、これらのバリアは除去が困難であることが多い。
銅ビアとそれと界面を成す導電性バリア層との間の抵抗
を最小限に抑えるための方法が開発されている。さら
に、付着と伝導特性との間には妥協がなされることが多
い。
【００１１】Nguyenらによって発明され、「銅の付着の
ための酸化拡散バリア表面およびその方法（Oxidized D
iffusion Barrier Surface for the Adherence of Copp
er and Method for Same）」と題された、１９９６年９
月２０日に出願された、本出願と同一譲渡人に譲渡され
る、同時係属米国出願シリアルナンバー08/717,267、ア
トーニードケットナンバーＳＭＴ１２３は、拡散バリア
表面を酸化して、銅の拡散バリアへの付着を向上させる
方法を開示する。低速電気回路においては、酸化物の薄
い層によってもたらされる抵抗は非常に小さい。しか
し、より高速の用途においては、抵抗の量がたとえ小さ
くても、酸化物層にわたる電子流の伝播遅延が増加し得
る。この前述の特許出願の第１の目的は、選択された表
面上に堆積される銅の状態を維持する能力を向上させる
ことであり、銅と選択された表面との間の導電率を向上
させることではない。
【００１２】CharneskiおよびNguyenによって発明さ
れ、「拡散バリア表面に付着された銅およびその方法
（Copper Adhered to a Diffusion Barrier Surface an
d Methodfor Same）」と題された、１９９６年９月２０
日に出願された、本出願と同一譲渡人に譲渡される、別
の同時係属米国出願シリアルナンバー08/717,315、アト
ーニードケットナンバーＳＭＴ２４３は、様々な反応性
ガスの種類を使用して、拡散バリア上に酸化物層を形成
することなく、銅の付着を向上させる方法を開示する。
しかし、本特許出願は、表面上に堆積された銅の導電率
を向上させることではなく、銅の付着を向上させること
に焦点を置く。
【００１３】NguyenおよびMaaによって発明され、「Ｉ
ＯＮ調製導電性表面での銅の化学蒸着およびその方法
（Chemical Vapor Deposition of Copper on an ION Pr
eparedConductive Surface and Method for Same）」と
題された、１９９６年１０月１１日に出願された、本出
願と同一譲渡人に譲渡される、別の同時係属米国出願シ
リアルナンバー08/729,567、アトーニードケットナンバ
ー１１４は、バリア層などの導電性表面を、不活性ガス
のイオンに曝して調製し、導電性表面とそれに続く銅の
堆積物との間の電気導電率を向上させる方法を開示す
る。しかし、本発明の第１の目的は、副産物およびＩＣ
処理の残骸が実質的にない導電性表面を調製することで
ある。
【００１４】Tsuchiyaらは、1997 Symposium on VSLI T
echnology Digest of Technical Papers、59〜60ペー
ジ、「自然位置化学蒸気洗浄を用いる超低抵抗ダイレク
トコンタクトＣｕビア技術（Ultra-Low Resistance Dir
ect Contact Cu Via Technology Using In-Situ Chemic
al Vapor Cleaning）」という記事において、２つの銅
層の間でデュアルダマシン直接接続を形成する方法を開
示している。２つの誘電層を貫通して下に位置する銅層
に至る接続が形成され、３つの層の間にはバリア層が存
在する。しかし、介在するバリア層のない金属層間のビ
ア接続を形成する方法は開示されていない。配線溝のた
めにバリア層を作製しなければならない場合に、１つの
誘電性中間層を貫通してデュアルダマシン接続を形成す
る方法も開示されていない。
【００１５】
【発明が解決しようとする課題】しかし、上記のいずれ
の方法によっても、ＩＣに用いられる、所望の高い導電
率を有する金属層間の接続は得られない。
【００１６】本発明は、上記事情に鑑みてなされたもの
であって、その目的とするところは、ＩＣにおける金属
層間の低抵抗配線、及び金属層間の低抵抗デュアルダマ
シン配線、並びにそれらの形成方法を提供することにあ
る。
【００１７】
【課題を解決するための手段】本発明は、ＩＣにおける
銅ビアとそれと界面を成す金属層との間の抵抗を最小限
に抑える方法を採用する。また、銅と導電性バリア層と
の間の導電性の劣る界面を排除するために、ビアまたは
ダマシン構造物にバリア層を選択的に形成する手段を採
用する。また、ビアまたはダマシン構造物の形成におい
てバリア層を選択的に堆積および選択的にエッチングす
る方法を採用する。さらに、銅の汚染を防ぐためにＩＣ
配線にバリア層を選択的に形成した後、銅層間の導電率
を向上させるためにバリア層を選択的に除去する方法を
採用することもできる。
【００１８】本発明による金属層間の低抵抗ビア配線の
形成方法は、側壁表面を有し、誘電性中間層を貫通して
金属層の選択されたエリアを露出する集積回路（ＩＣ）
ビアにおいて、金属層間の低抵抗ビア配線を形成する方
法であって、ａ）該ビアの上にバリア層材料を共形的に
堆積させることによって、該ビアの該側壁表面および該
金属層の該選択されたエリアの上にバリア層を形成する
工程と、ｂ）異方的にエッチングを行い、該ビアの該側
壁表面上に堆積した該バリア層は除去せず、該金属層の
該選択されたエリア上に堆積した該バリア層を選択的に
除去して、これにより、バリア表面側壁を有するビア
が、該金属層を続いて堆積される金属層と直接接続する
ために準備される工程と、を含み、それにより上記目的
が達成される。
【００１９】本発明による金属層間の低抵抗配線の形成
方法は、第１の金属水平層と、該第１の金属層の上に設
けられる第１のバリア層と、該第１のバリア層の上に設
けられる第１の誘電性中間層と、該第１の誘電性中間層
の上に設けられる第２のバリア層とを含む集積回路（Ｉ
Ｃ）において、金属層間の低抵抗配線を形成する方法で
あって、ａ）該第１のバリア層と、該第１の誘電性中間
層と、該第２のバリア層との選択された互いに重なるエ
リアをエッチングしてビアを形成し、該第１の誘電性中
間層の垂直な側壁表面および該第１の金属層の選択され
たエリアを露出する工程と、ｂ）該工程ａ）において露
出された該第１の誘電性中間層の該垂直な側壁表面およ
び該第１の金属層の該選択されたエリア上に、第３のバ
リア層を共形的に堆積させる工程と、ｃ）水平方向に異
方的にエッチングを行い、該第１の誘電性中間層の該垂
直な側壁表面上に堆積した第３のバリア層は除去せず、
該第１の金属層の該選択されたエリア上に堆積した第３
のバリア層を選択的に除去して、これにより、バリア表
面側壁を有するビアが、該第１の金属層を続いて堆積さ
れる金属層と直接接続するために準備される工程と、を
含み、それにより上記目的が達成される。
【００２０】好適な実施形態によると、前記工程ｃ）の
後に、ｄ）前記第２のバリア層の上に第２の金属層を堆
積させることによって、前記工程ａ）において形成され
た前記ビアを充填して、前記第１の金属層と接続させる
ことにより、介在するバリア層のない、最小限の抵抗接
続が該金属層間に形成される工程をさらに含む。
【００２１】好適な実施形態によると、前記工程ｄ）の
後に、ｅ）前記第２の金属層を選択的にエッチングして
配線を形成する工程と、ｆ）該第２の金属層の上に第４
のバリア層を堆積させ、該第４のバリア層の上に第２の
誘電性中間層を堆積させる工程と、ｇ）該第２の誘電性
中間層の化学機械研磨（ＣＭＰ）を実行して、該第２の
誘電性中間層の上に第５のバリア層を堆積させる工程
と、ｈ）前記工程ａ）から該工程ｄ）を繰り返して、該
第２の金属層と続いて堆積される第３の金属層との間に
低抵抗接続を形成し、これにより、前記ＩＣにおける複
数の金属層が配線される工程と、をさらに含む。
【００２２】好適な実施形態によると、前記第１および
第２のバリア層の材料が非導電性であり、前記第３のバ
リア層の材料が導電性および非導電性の材料から成る群
より選択される。
【００２３】好適な実施形態によると、前記非導電性の
バリア層の材料が、Ｓｉ3Ｎ4およびＴｉＯから成る群よ
り選択される。
【００２４】好適な実施形態によると、前記導電性のバ
リア層の材料が、高融点金属と、ＴｉＮ、ＷＮ、および
ＴａＮを含む高融点金属化合物とから成る群より選択さ
れる。
【００２５】好適な実施形態によると、前記第１の金属
層が銅である。
【００２６】好適な実施形態によると、前記第１および
第２の金属層が銅である。
【００２７】本発明による金属層間の低抵抗配線の形成
方法は、側壁表面を有し、誘電性中間層の第２の厚みの
部分を貫通して、金属層の上に設けられる該誘電性中間
層の第１の厚みの部分の選択されたエリアを露出する集
積回路（ＩＣ）ダマシン配線溝において、金属層間に低
抵抗配線を形成する方法であって、ａ）絶縁バリア層の
材料を該溝の上に異方的に堆積させて、該誘電性中間層
の該第１の厚みの部分の該選択されたエリアの上に絶縁
バリア層を形成する工程と、ｂ）該絶縁バリア層と、該
誘電性中間層の該第１の厚みの部分との選択された互い
に重なる部分をエッチングして、該誘電性中間層の該第
１の厚みの部分の側壁表面および該金属層の選択された
エリアを露出することにより、該溝から該金属層の該選
択された面積に至るビアが形成される工程と、ｃ）該溝
および該ビアの上に導電性バリア層の材料を共形的に堆
積させ、該誘電性中間層の該第１および第２の厚みの部
分の該側壁表面と、該金属層の該選択されたエリアとの
上に導電性バリア層を形成する工程と、ｄ）異方的にエ
ッチングを行い、該第１の誘電性中間層の該第１および
第２の厚みの部分の該側壁表面の上の該導電性バリア層
は除去せず、該金属層の該選択されたエリアの上の該導
電性バリア層を選択的に除去して、これにより、バリア
側壁表面を有するダマシンプロセスによるビアおよび溝
が、該金属層を続いて堆積される銅金属層と直接接続す
るために準備される工程と、を含み、それにより上記目
的が達成される。
【００２８】好適な実施形態によると、アルミニウム
と、アルミニウム−銅合金と、タングステンとから成る
群より選択される材料による金属層の選択されたエリア
が露出される。
【００２９】本発明による金属層間の低抵抗デュアルダ
マシン配線の形成方法は、第１の金属水平層と、該第１
の金属層の上に設けられる第１のバリア層と、該第１の
バリア層の上に設けられる第１の誘電性中間層とを含む
集積回路（ＩＣ）であって、該第１の誘電性中間層が、
第１の厚みの部分と、該第１の厚みの部分の上に位置す
る第２の厚みの部分とを有する集積回路において、金属
層間の低抵抗デュアルダマシン配線を形成する方法であ
って、ａ）該第１の誘電性中間層の該第２の厚みの部分
の選択されたエリアをエッチングして、ダマシン配線溝
を形成し、該第１の誘電性中間層の該第２の厚みの部分
の垂直な側壁表面および該第１の誘電性中間層の該第１
の厚みの部分の選択された水平表面を露出する工程と、
ｂ）該工程ａ）において露出された該第１の誘電性中間
層の該第１の厚みの部分の該選択された水平表面の上に
位置するように、第２のバリア層を、該第１の誘電性中
間層の上に水平方向に異方的に堆積させ、該第１の誘電
性中間層の該第２の厚みの部分の該垂直な側壁表面を極
わずかに覆う工程と、ｃ）該工程ｂ）において堆積され
た該第２のバリア層と、該第１の誘電性中間層の該第１
の厚みの部分の該選択された水平表面と、該第１のバリ
ア層との選択された互いに重なる面積をエッチングし
て、該第１の誘電性中間層の該第１の厚みの部分の垂直
な側壁表面および該第１の金属層の選択されたエリア積
を露出することにより、該溝から該第１の金属層の該選
択されたエリアに至るビアが形成される工程と、ｄ）該
工程ａ）において露出された該第１の誘電性中間層の該
第２の厚みの部分の該垂直な側壁表面と、該工程ｂ）に
おいて堆積された該第２のバリア層と、該工程ｃ）にお
いて露出された該第１の金属層の該選択されたエリアお
よび該第１の誘電性中間層の該第１の厚みの部分の該垂
直な側壁表面との上に、第３のバリア層を共形的に堆積
させる工程と、ｅ）水平方向に異方的にエッチングを行
って、該第１の誘電性中間層の該第１および第２の厚み
の部分の該垂直な側壁表面の上の第３のバリア層は除去
せず、該第１の金属層の該選択されたエリアの上の該第
３のバリア層を選択的に除去して、これにより、バリア
表面側壁を有するダマシンプロセスによるビアおよび溝
が、該第１の金属層を続いて堆積される金属層と直接接
続するために準備される工程と、を含み、それにより上
記目的が達成される。
【００３０】好適な実施形態によると、前記工程ｅ）の
後に、ｆ）前記第２のバリア層の上に第２の金属層を堆
積させ、前記工程ａ）において形成された前記溝と、前
記工程ｂ）において形成された前記ビアとを充填して、
前記第１の金属層と接続させることにより、介在するバ
リア層のない、最小限の抵抗接続が該金属層間に形成さ
れる工程をさらに含む。
【００３１】好適な実施形態によると、前記工程ｆ）の
後に、ｇ）前記第２の金属層の化学機械研磨（ＣＭＰ）
を実行する工程と、ｈ）該第２の金属層の上に第４のバ
リア層を堆積させ、該第４のバリア層の上に第２の誘電
性中間層を堆積させる工程と、ｉ）前記工程ａ）から該
工程ｆ）までの工程を繰り返して、該第２の金属層と続
いて堆積される金属層との間に低抵抗接続を形成し、こ
れにより、前記ＩＣにおける複数の金属層が配線される
工程と、をさらに含む。
【００３２】好適な実施形態によると、前記第１および
第２のバリア層の材料が非導電性であり、前記第３のバ
リア層の材料が導電性および非導電性の材料から成る群
より選択される。
【００３３】好適な実施形態によると、前記非導電性の
バリア層の材料が、Ｓｉ3Ｎ4およびＴｉＯから成る群よ
り選択される。
【００３４】好適な実施形態によると、前記導電性のバ
リア層の材料が、高融点金属と、ＴｉＮ、ＷＮ、および
ＴａＮを含む高融点金属化合物とから成る群より選択さ
れる。
【００３５】好適な実施形態によると、前記第１の金属
層が銅層である。
【００３６】好適な実施形態によると、前記第１および
第２の金属層が銅層である。
【００３７】本発明による集積回路（ＩＣ）における低
抵抗金属層ビア配線は、金属層と、該金属層の上に設け
られる誘電性中間層と、該誘電性中間層の選択されたエ
リアを貫通して、該誘電性中間層の側壁表面および該金
属層の選択された表面を露出するビアと、該誘電性中間
層の該側壁表面および該金属層の該選択された表面の上
にバリア層の材料を共形的に堆積させることにより形成
されるバリア層であって、異方的にエッチングを行うこ
とによって、該金属層の該選択された表面上の該バリア
層が選択的に除去され、これにより、バリア表面側壁を
有するビアが、該金属層を続いて堆積される金属層と直
接接続するために準備されるバリア層と、を含み、それ
により上記目的が達成される。
【００３８】本発明による集積回路（ＩＣ）における低
抵抗金属層配線は、第１の金属水平層と、該第１の金属
層の上に設けられる第１のバリア層と、該第１のバリア
層の上に設けられる第１の誘電性中間層と、該第１の誘
電性中間層の上に設けられる第２のバリア層と、該第１
のバリア層と、該第１の誘電性中間層と、該第２のバリ
ア層との選択された互いに重なる部分を貫通して、該第
１の誘電性中間層の垂直な側壁表面および該第１の金属
層の選択された表面を露出する第１のビアと、該第１の
誘電性中間層の該垂直な側壁表面および該第１の金属層
の該選択された表面の上に第３のバリア層を構成する材
料を共形的に堆積させることにより形成される該第３の
バリア層であって、水平方向に異方的にエッチングを行
うことによって、該第１の金属層の該選択された表面上
の該第３のバリア層が選択的に除去され、これにより、
バリア表面側壁を有する該第１のビアが、該第１の金属
層を続いて堆積される金属層と直接接続するために準備
される第３のバリア層と、を含み、それにより上記目的
が達成される。
【００３９】好適な実施形態によると、前記第２のバリ
ア層の上に設けられ、前記第１のビアを充填して、前記
第１の金属層の前記選択された表面と接続する第２の金
属層をさらに含み、これにより、介在するバリア層のな
い、最小限の抵抗接続が該金属層間に形成される。
【００４０】好適な実施形態によると、前記第２の金属
層が選択的にエッチングされて配線層が形成される金属
層配線であって、該第２の金属層の上に設けられる第４
のバリア層と、該第４のバリア層の上に設けられる第２
の誘電性中間層と、該第２の誘電性中間層の上に設けら
れる第５のバリア層と、該第４のバリア層と、該第２の
誘電性中間層と、該第５のバリア層との選択された互い
に重なる部分を貫通して、該第２の誘電性中間層の垂直
な側壁表面および該第２の金属層の選択された表面を露
出する第２のビアと、該第２の誘電性中間層の該垂直な
側壁表面および該第２の金属層の該選択された表面の上
に第６のバリア層を構成する材料を共形的に堆積させる
ことにより形成される該第６のバリア層であって、水平
方向に異方的にエッチングを行うことによって、該第２
の金属層の該選択された表面上に堆積した該第６のバリ
ア層が選択的に除去され、これにより、バリア表面側壁
を有する該第２のビアが、該第２の金属層を続いて堆積
される金属層と直接接続するために準備される第６のバ
リア層と、をさらに含む。
【００４１】好適な実施形態によると、前記第１および
第２のバリア層の材料が非導電性であり、前記第３のバ
リア層の材料が導電性および非導電性の材料から成る群
より選択される。
【００４２】好適な実施形態によると、前記非導電性の
バリア層の材料が、Ｓｉ3Ｎ4およびＴｉＯから成る群よ
り選択される。
【００４３】好適な実施形態によると、前記導電性のバ
リア層の材料が、高融点金属と、ＴｉＮ、ＷＮ、および
ＴａＮを含む高融点金属化合物とから成る群より選択さ
れる。
【００４４】好適な実施形態によると、前記第１の金属
層が銅層である。
【００４５】好適な実施形態によると、前記第１および
第２の金属層が銅層である。
【００４６】本発明による集積回路（ＩＣ）における低
抵抗金属層デュアルダマシン配線は、水平金属層と、該
金属層の上に設けられる誘電性中間層であって、第１の
厚みの部分と、該第１の厚みの部分の上に位置する第２
の厚みの部分とを有する誘電性中間層と、該誘電性中間
層の該第２の厚みの部分の選択されたエリアを貫通して
形成され、該誘電性中間層の該第２の厚みの部分の垂直
な側壁表面および該誘電性中間層の該第１の厚みの部分
の選択された水平表面を露出するダマシン配線溝と、該
誘電性中間層の該第１の厚みの部分の該選択された水平
表面の上に位置するように、水平方向における異方性堆
積によって形成される絶縁バリア層と、該絶縁バリア層
と、該誘電性中間層の該第１の厚みの部分との選択され
た互いに重なる部分を貫通して、該誘電性中間層の該第
１の厚みの部分の側壁表面および該金属層の選択された
表面を露出するビアと、該誘電性中間層の該第１および
第２の厚みの部分の該側壁表面、該誘電性中間層の該第
１の厚みの部分の該選択された水平表面、および該金属
層の該選択された面積の上に導電性バリア層の材料を共
形的に堆積させることにより形成される導電性バリア層
であって、水平方向に異方的にエッチングを行うことに
よって、該金属層の該選択された表面上に堆積した該導
電性バリア層が選択的に除去され、これにより、導電性
バリア表面側壁を有する該ダマシンプロセスによるビア
および溝が、該金属層を続いて堆積される銅金属層と直
接接続するために準備される導電性バリア層と、を含
み、それにより上記目的が達成される。
【００４７】好適な実施形態によると、前記金属層の材
料が、アルミニウムと、アルミニウム−銅合金と、タン
グステンとから成る群より選択される。
【００４８】本発明による集積回路（ＩＣ）における低
抵抗金属層配線は、第１の水平金属層と、該第１の金属
層の上に設けられる第１のバリア層と、該第１のバリア
層の上に設けられる第１の誘電性中間層であって、第１
の厚みの部分と、該第１の厚みの部分の上に位置する第
２の厚みの部分とを有する第１の誘電性中間層と、該第
１の誘電性中間層の該第２の厚みの部分の選択されたエ
リアを貫通して形成され、該第１の誘電性中間層の該第
２の厚みの部分の垂直な側壁表面および該第１の誘電性
中間層の該第１の厚みの部分の選択された水平表面を露
出する第１のダマシン配線溝と、該第１の誘電性中間層
の該第１の厚みの部分の該選択された水平表面の上に位
置するように、水平方向における異方性堆積によって形
成され、該第１の誘電性中間層の該第２の厚みの部分の
該垂直な側壁表面を極わずかに覆う第２のバリア層と、
該第２のバリア層と、該第１の誘電性中間層の該第１の
厚みの部分と、該第１のバリア層との選択された互いに
重なる面積を貫通して、該第１の誘電性中間層の該第１
の厚みの部分の垂直な側壁表面および該第１の金属層の
選択された表面を露出する第１のビアと、該第１の誘電
性中間層の該第１および第２の厚みの部分の該垂直な側
壁表面、該第１の誘電性中間層の該第１の厚みの部分の
該選択された水平表面、および該第１の金属層の該選択
された表面の上に第３のバリア層を構成する材料を共形
的に堆積させることにより形成される該第３のバリア層
であって、水平方向に異方的にエッチングを行うことに
よって、該第１の金属層の該選択された表面上に堆積し
た該第３のバリア層が選択的に除去され、これにより、
バリア表面側壁を有する該ダマシンプロセスによる第１
のビアおよび溝が、該第１の金属層を続いて堆積される
金属層と直接接続するために準備される第３のバリア層
と、を含み、それにより上記目的が達成される。
【００４９】好適な実施形態によると、前記第１の誘電
性中間層の上に設けられ、前記第１のビアおよび溝を充
填して、前記第１の金属層の前記選択された表面と接続
する第２の金属層をさらに含み、これにより、介在する
バリア層のない、最小限の抵抗接続が該金属層間に形成
される。
【００５０】好適な実施形態によると、前記第２の金属
層上で化学機械研磨（ＣＭＰ）が実行される金属層配線
であって、該第２の金属層の上に設けられる第４のバリ
ア層と、該第４のバリア層の上に設けられる第２の誘電
性中間層であって、第１の厚みの部分と、該第１の厚み
の部分の上に位置する第２の厚みの部分とを有する第２
の誘電性中間層と、該第４のバリア層と、該第２の誘電
性中間層の該第１の厚みの部分との選択された互いに重
なる部分を貫通して、該第２の誘電性中間層の該第１の
厚みの部分の垂直な側壁表面および該第２の金属層の選
択された表面を露出する第２のビアと、該第２のビアの
上に、該第２の誘電性中間層の該第２の厚みの部分の選
択されたエリアを貫通して形成され、該第２の誘電性中
間層の該第２の厚みの部分の垂直な側壁表面および該第
２の誘電性中間層の該第１の厚みの部分の選択された水
平表面を露出する第２のダマシン溝と、該第２の誘電性
中間層の該第１の厚みの部分の該選択された水平表面の
上に位置するように、水平方向における異方性堆積によ
って形成され、該第２の誘電性中間層の該第２の厚みの
部分の該垂直な側壁表面を極わずかに覆う第５のバリア
層と、該第２の誘電性中間層の該第１および第２の厚み
の部分の該垂直な側壁表面および該第２の金属層の該選
択された表面の上に第６のバリア層を構成する材料を共
形的に堆積させることにより形成される該第６のバリア
層であって、水平方向に異方的にエッチングを行うこと
によって、該第２の金属層の該選択された面積上に堆積
した該第６のバリア層が選択的に除去され、これによ
り、バリア表面側壁を有する該第２のビアおよび溝が、
該第２の金属層を続いて堆積される金属層と直接接続す
るために準備される第６のバリア層と、をさらに含む。
【００５１】好適な実施形態によると、前記第１および
第２のバリア層の材料が非導電性であり、前記第３のバ
リア層の材料が導電性および非導電性の材料から成る群
より選択される。
【００５２】好適な実施形態によると、前記非導電性の
バリア層の材料が、Ｓｉ3Ｎ4およびＴｉＯから成る群よ
り選択される。
【００５３】好適な実施形態によると、前記導電性のバ
リア層の材料が、高融点金属と、ＴｉＮ、ＷＮ、および
ＴａＮを含む高融点金属化合物とから成る群より選択さ
れる。
【００５４】好適な実施形態によると、前記第１の金属
層が銅層である。
【００５５】好適な実施形態によると、前記第１および
第２の金属層が銅層である。
【００５６】
【発明の実施の形態】図１から図３は、集積回路に完成
された低抵抗金属層ビア配線を形成する方法における工
程を示す。図１は、ＩＣ１０の部分断面図である。ＩＣ
１０は第１の金属層１２と、第１の金属層１２の上に設
けられる誘電性中間層１４とを含む。本発明のいくつか
の局面においては、非導電性バリア層１６が、誘電性中
間層１４と金属層１２とを分離する。本発明のいくつか
の局面においては、非導電性バリア層１８が、誘電性中
間層１４の上に設けられる。ＩＣ１０はまた、誘電性中
間層１４の選択されたエリアを貫通し、誘電性中間層１
４の側壁表面２２および金属層１２の選択されたエリア
２４を露出するビア２０を含む。
【００５７】図２は、誘電性中間層１４の側壁表面２２
および金属層の選択されたエリア２４上に導電性および
非導電性のバリア層材料を共形的に（conformally）堆
積させることによって形成される、誘電性中間層１４の
側壁表面２２上のバリア層２６を示す、ＩＣ１０の部分
断面図である。
【００５８】図３は、金属層の選択された面積２４上の
バリア層２６を選択的に除去するバリア層２６の異方性
エッチングを示す、ＩＣ１０の部分断面図である。この
プロセスにおいては、バリア層１８上のバリア層２６も
また除去されている。この段階で、ビア２０はバリア表
面側壁２６を有し、金属層１２を続いて堆積される金属
層（図示せず）と直接接続するための準備が整ってい
る。
【００５９】図４〜図９は、図１〜図３に示す集積回路
に完成された低抵抗金属層配線を形成する方法をより詳
しく示す。図４は、第１の金属水平層３２を含む集積回
路３０の部分断面図である。金属層３２の平面を水平と
するのは、本発明を明確に説明するためであり、恣意的
なものである。代替案では、第１の金属層３２は垂直で
ある、すなわち、座標系の観点が９０°回転される。第
１のバリア層３４が第１の金属層３２の上に設けられ、
第１の誘電性中間層３６が第１のバリア層３４の上に設
けられる。第２のバリア層３８が第１の誘電性中間層３
６の上に設けられる。
【００６０】図５は、第１のバリア層３４と、第１の誘
電性中間層３６と、第２のバリア層３８との選択された
互いに重なるエリアを貫通し、第１の誘電性中間層３６
の垂直な側壁表面４２および第１の金属層３２の選択さ
れたエリア４４を露出する第１のビア４０を示す、ＩＣ
３０の部分断面図である。典型的には、ビア４０は、フ
ォトレジストの層を堆積させ、フォトレジストをパター
ニングして、ビア４０が形成される隙間を形成すること
によって形成される。第１のバリア層３４、第１の誘電
性中間層３６、および第２のバリア層３８はフォトレジ
ストの隙間を介してプラズマエッチングされ、これによ
りビア４０が形成される。ビア４０の形成後、フォトレ
ジストは除去される。
【００６１】図６は、第１の誘電性中間層３６の垂直な
側壁表面４２および第１の金属層の選択されたエリア４
４の上に、第３のバリア層を構成する材料を共形的に堆
積させることによって形成される第３のバリア層４６を
示す、ＩＣ３０の部分断面図である。
【００６２】図７は、第３のバリア層４６を水平方向に
異方的にエッチングして、第１の金属層の選択されたエ
リア４４上の第３のバリア層４６を選択的に除去した後
の状態を示す、ＩＣ３０の部分断面図である。エッチン
グプロセスにおいては、第２のバリア層３８上の第３の
バリア層４６は通常除去される。バリア側壁表面４６を
有する第１のビア４０は、第１の金属層３２を続いて堆
積される金属層（図示せず）と直接接続するための準備
が整っている。
【００６３】図８は、第２のバリア層３８上に設けら
れ、第１のビア４０を充填して第１の金属層の選択され
たエリア４４と接続する第２の金属層４８をさらに含む
ＩＣ３０の部分断面図である。介在するバリア層のな
い、最小限の抵抗接続が金属層間に形成される。
【００６４】図９は、第２の金属層４８を選択的にエッ
チングして、配線または配線層を形成する工程における
ＩＣ３０の部分断面図である。本発明のいくつかの局面
においては、第２の金属層４８がエッチングされる際、
第２のバリア層３８の一部分が除去される。この場合、
第２のバリア層３８は、図９に示すように、エッチング
されない第２の金属層４８の下に残る。ＩＣ３０はさら
に第４のバリア層５０を含み、第４のバリア層５０は、
第２の金属層４８および第２のバリア層３８がエッチン
グにより除去された部分の第１の誘電性中間層３６の上
に設けられる。第２の誘電性中間層５２が第４のバリア
層５０の上に設けられる。第２の誘電性中間層５２を堆
積した後の第２の誘電性中間層５２の表面は段差を有す
る。これは、誘電性中間層５２の表面の輪郭が、第２の
金属層４８および第１の誘電性中間層３６の異なる水平
平面に従うからである。本発明のいくつかの局面におい
ては、第２の誘電性中間層５２上で化学機械研磨を行
い、実質的に平坦な表面を形成する。第５のバリア層５
４が第２の誘電性中間層５２上に設けられる。ＩＣ３０
はまた、第４のバリア層５０と、第２の誘電性中間層５
２と、第５のバリア層５４との選択された互いに重なる
エリアを貫通し、第２の誘電性中間層５２の垂直な側壁
表面５８および第２の金属層４８の選択されたエリア６
０を露出する第２のビア５６を含む。第６のバリア層６
２が、第２の誘電性中間層５２の垂直な側壁表面５８お
よび第２の金属層の選択されたエリア６０の上に第６の
バリア層６２を構成する材料を共形的に堆積させること
によって形成される。第６のバリア層６２は、水平方向
に異方的にエッチングされ、第２の金属層の選択された
エリア６０上、および第５のバリア層５４の水平表面上
に堆積した第６のバリア層が選択的に除去される。バリ
ア表面側壁５８を有する第２のビア５６は、第２の金属
層４８を続いて堆積される金属層（図示せず）と直接接
続するための準備が整っている。
【００６５】図４〜図９は、２つの金属層の配線および
第３の金属層の接続のための準備を示す。前述の図４〜
図９に示す方法と同じ方法で、集積回路におけるより多
くの金属層に対してでさえ配線が形成され得る。様々な
配線ビアおよび溝は、図４〜図９に示すように整合する
必要はなく、ビアの直径および溝の形状は変更可能であ
る。
【００６６】第１のバリア層材料３４および第２のバリ
ア層材料３８は非導電性であり、第３のバリア層材料４
６は導電性および非導電性材料から成る群より選択され
る。典型的には、第３のバリア層４６は導電性である。
第３のバリア層４６が導電性であるとき、第１の金属層
３２および第２の金属層４８は、電気的接続を形成する
ために必ずしも接触している必要はない。この場合、第
１の金属層３２と第２の金属層４８との間の電気的接続
は、第３のバリア層４６を介して形成される。すなわ
ち、第２の金属層４８による第２のビア４０の充填が不
完全であるとき、第３のバリア層４６により金属層間の
電気的接続が確保される。しかし、第３のバリア層４６
を介する間接的な電気的接続は、銅−銅の直接接続ほど
の導電性を有さない。
【００６７】非導電性バリア層材料は、Ｓｉ3Ｎ4および
ＴｉＯから成る群より選択される。導電性バリア層材料
は、高融点金属と、ＴｉＮ、ＷＮ、およびＴａＮを含む
高融点金属化合物とから成る群より選択される。典型的
には、第１の金属層３２および第２の金属層４８は銅で
ある。
【００６８】図１０は、金属層間に低抵抗ビア配線を形
成する方法における工程を示すフローチャートである。
工程１００において、側壁表面を有し、誘電性中間層を
貫通して金属層の選択された領域を露出する集積回路の
ビアを提供する。工程１０２において、バリア層材料を
ビア上に共形的に堆積させ、誘電性中間層側壁表面およ
び金属層の選択された領域上にバリア層を形成する。工
程１０４において、異方的にエッチングを行い、誘電性
中間層側壁表面上に堆積したバリア層は除去せず、金属
層の選択された領域上に堆積したバリア層を選択的に除
去する。工程１０６において、金属層を、続いて堆積さ
れる金属層と直接接続するための準備が整っているバリ
ア表面側壁を有するビアが完成する。
【００６９】図１１は、金属層間に低抵抗配線を形成す
る方法を示す図１０のフローチャートをより詳しくした
フローチャートである。工程１２０において、第１の金
属水平層、第１の金属層の上に設けられる第１のバリア
層、第１のバリア層の上に設けられる第１の誘電性中間
層、および第１の誘電性中間層の上に設けられる第２の
バリア層を含む集積回路を提供する。工程１２２におい
て、第１のバリア層、第１の誘電性中間層、および第２
のバリア層の選択された互いに重なる領域をエッチング
してビアを形成し、第１の誘電性中間層の垂直な側壁表
面および第１の金属層の選択されたエリアを露出する。
工程１２４において、工程１２２において露出された第
１の誘電性中間層の垂直な側壁表面および第１の金属層
の選択されたエリアの上に第３のバリア層を共形的に堆
積させる。工程１２６において、水平方向に異方的にエ
ッチングを行い、第１の誘電性中間層の垂直な側壁表面
上に堆積した第３のバリア層は除去せず、第１の金属層
の選択された面積上に堆積した第３のバリア層を選択的
に除去する。工程１２８において、第１の金属層を、続
いて堆積される金属層と直接接続するための準備が整っ
ている、バリア表面側壁を有するＩＣビアが完成する。
【００７０】本発明の一局面においては、工程１２６の
後、更なる工程において、第２のバリア層の上に第２の
金属層を堆積させ、工程１２２において形成されたビア
を充填して、第１の金属層と接続する。２つの金属層が
直接接続されるとき、介在するバリア層のない、最小限
の抵抗接続が金属層間に形成される。
【００７１】更なる工程では、第２の金属層を選択的に
エッチングし、配線または配線層を形成する。第４のバ
リア層が第２の金属層の上に堆積される。選択的エッチ
ングにより第２のバリア層が部分的に除去された場合、
第４のバリア層は露出した第１の誘電性中間層上にも堆
積される。第２の誘電性中間層が第４のバリア層の上に
堆積される。典型的には、第２の誘電性中間層上でＣＭ
Ｐが行われ、平坦な水平表面が形成される。第５のバリ
ア層が第２の誘電性中間層上に堆積される。次の工程で
は、図１１について前述した本発明の工程が繰り返さ
れ、第２の金属層と続いて堆積される第３の金属層との
間の低抵抗接続が形成される。このようにして、ＩＣに
おける複数の金属層が配線される。
【００７２】第１および第２のバリア層材料は非導電性
であり、第３のバリア層材料は、導電性および非導電性
材料の群より選択される。非導電性バリア層材料は、Ｓ
ｉ3Ｎ4およびＴｉＯから成る群より選択される。導電性
バリア層材料は、高融点金属と、ＴｉＮ、ＷＮ、および
ＴａＮを含む高融点金属化合物とから成る群より選択さ
れる。典型的には、第１および第２の金属層は銅であ
る。図１２から図１８は、集積回路に低抵抗金属層デュ
アルダマシン配線を形成する方法における工程を示す図
である。図１２は、第１の水平金属層１６２と、第１の
金属層１６２の上に設けられる第１のバリア層１６４
と、第１のバリア層１６４および第１の金属層１６２の
上に設けられる第１の誘電性中間層１６６を含むＩＣ１
６０の部分断面図である。水平という語は、明確さを目
的とするものであり、恣意的である。第１の誘電性中間
層１６６は、第１の厚みの部分１６８と、第１の厚みの
部分１６８の上に位置する第２の厚みの部分１７０とを
有する。
【００７３】ＩＣ１６０は、第１の誘電性中間層の第２
の厚みの部分１７０の選択されたエリアを貫通して形成
され、第１の誘電性中間層の第２の厚みの部分１７０の
垂直な側壁表面１７４および第１の誘電性中間層の第１
の厚みの部分１６８の選択された水平表面１７６を露出
する第１のダマシン配線溝１７２を有する。第１の金属
層１６２が銅でない場合などの、本発明のいくつかの局
面においては、第１のバリア層１６４は含まれない。第
１の金属層１６２が周囲の基板エリアを汚染しない金属
である場合、バリア層１６４は必要ではない。第１のバ
リア層１６４が含まれない場合、第１の金属層の材料
は、アルミニウム、アルミニウム−銅合金、およびタン
グステンから成る群より選択される。
【００７４】図１３は、第２のバリア層１７８をさらに
含むＩＣ１６０の部分断面図である。第２のバリア層１
７８は、水平方向における異方性堆積によって、第１の
誘電性中間層の第１の厚みの部分１６８の選択された水
平表面１７６の上に形成され、第１の誘電性中間層の第
２の厚みの部分１７０の垂直な側壁表面１７４を極わず
かに覆う。理想的には、垂直な側壁表面１７４には第２
のバリア層１７８は一切堆積しない。しかし、多くの異
方性堆積プロセスにおいては、少なくともいくらかの材
料が垂直な側壁表面１７４上に堆積する。典型的には、
第２のバリア層１７８は電気絶縁体である。
【００７５】図１４は、第１のダマシンビア１８０を示
すＩＣ１６０の部分断面図である。第１のダマシンビア
１８０は、第２のバリア層１７８と、第１の誘電性中間
層の第１の厚みの部分１６８と、および第１のバリア層
１６４との選択された互いに重なるエリアを貫通して形
成され、第１の誘電性中間層の第１の厚みの部分１６８
の垂直な側壁表面１８２および第１の金属層１６２の選
択されたエリア１８４を露出する。
【００７６】図１５は、第３のバリア層１８６を示すＩ
Ｃ１６０の部分断面図である。第３のバリア層１８６
は、第１の誘電性中間層の第１の厚みの部分１６８およ
び第１の誘電性中間層の第２の厚みの部分１７０の垂直
な側壁表面１７４および１８２上に、共形的に堆積させ
ることによって形成される。第１の誘電性中間層の第１
の厚みの部分１６８の選択された水平表面１７６、およ
び水平表面１７６上の第２のバリア層１７８は、このプ
ロセスにおいて、第３のバリア層１８６によって共形的
にコーティングされる。さらに、第３のバリア層１８６
は、第１の金属層１６２の選択されたエリア１８４の上
に堆積する。第３のバリア層１８６は典型的には導電性
である。
【００７７】図１６は、水平方向に異方的にエッチング
し、第１の金属層の選択されたエリア１８４上に堆積し
た第３のバリア層１８６を選択的に除去した後の第３の
バリア層１８６を示すＩＣ１６０の部分断面図である。
同じプロセスにおいて、第３のバリア層１８６はまた、
第１の誘電性中間層の第１の厚みの部分１６８の選択さ
れた水平表面１７６上の第２のバリア層１７８から除去
される。この段階で、ダマシンプロセスによる第１のビ
ア１８０および第１の溝１７２はバリア表面側壁１８６
を有し、第１の金属層１６２を、続いて堆積される金属
層（図示せず）に直接接続するための準備が整ってい
る。
【００７８】図１７は、第２の金属層１８８を含むＩＣ
１６０の部分断面図である。第２の金属層１８８は、第
１の誘電性中間層１６６の上に設けられ、第１のビア１
８０および第１の溝１７２を充填して第１の金属層の選
択されたエリア１８４と接続する。介在するバリア層の
ない、最小限の抵抗接続が、金属層１６２と１８８との
間に設けられる。
【００７９】図１８は、第２の金属層１８８上でＣＭＰ
が実行されるＩＣ１６０の部分断面図である。本発明の
いくつかの局面においては、ＣＭＰ処理によって、第１
の誘電性中間層１６６上の第２のバリア層１７８も除去
される。ＩＣ１６０は、第２の金属層１８８の上に設け
られる第４のバリア層１９０と、第４のバリア層１９０
の上に設けられる第２の誘電性中間層１９２とをさらに
含む。第２の誘電性中間層１９２は、第１の厚みの部分
１９４と、第１の厚みの部分１９４の上に位置する第２
の厚みの部分１９６とを有する。第４のバリア層１９０
と第２の誘電性中間層の第１の厚みの部分１９４との選
択された互いに重なるエリアを貫通する第２のダマシン
ビア２００は、第２の誘電性中間層の第１の厚みの部分
１９４の垂直な側壁表面２０２、および第２の金属層１
８８の選択されたエリア２０４を露出する。
【００８０】ＩＣ１６０は、第２のビア２００の上に設
けられる第２のダマシン溝２０６をさらに含む。第２の
ダマシン溝２０６は、第２の誘電性中間層の第２の厚み
の部分１９６の選択されたエリアを貫通して形成され
る。第２のダマシン溝２０６は、第２の誘電性中間層の
第２の厚みの部分１９６の垂直な側壁表面２０８、およ
び第２の誘電性中間層の第１の厚みの部分１９４の選択
された水平表面２１０を露出する。
【００８１】ＩＣ１６０は第５のバリア層２１２をさら
に含む。第５のバリア層２１２は、第２のビア２００が
エッチングされる前に、水平方向における異方性堆積に
よって、第２の誘電性中間層の第１の厚みの部分１９４
の選択された水平表面２１０の上に形成され、第２の誘
電性中間層の第２の厚みの部分１９６の垂直な側壁表面
２０８を極わずかに覆う。
【００８２】ＩＣ１６０はまた第６のバリア層２１４を
含む。第６のバリア層２１４は、第２の誘電性中間層の
第１の厚みの部分１９４の垂直な側壁表面２０２、第２
の誘電性中間層の第２の厚みの部分１９６の垂直な側壁
表面２０８、および第２の金属層の選択されたエリア２
０４の上に、第６のバリア層２１４を構成する材料を共
形的に堆積させることによって形成される。典型的に
は、このプロセスにおいて、第２の誘電性中間層の第１
の厚みの部分１９４の選択された水平表面２１０を覆う
第５のバリア層２１２もまた第６のバリア層２１４によ
って共形的にコーティングされる。次いで、第６のバリ
ア層２１４は水平方向に異方的にエッチングされ、第２
の金属層の選択された面積２０４上に堆積した第６のバ
リア層２１４が選択的に除去される。このエッチングプ
ロセスにおいて、第２の誘電性中間層の第１の厚みの部
分１９４の選択された水平表面２１０を覆う第５のバリ
ア層２１２、および第２の誘電性中間層１９２上の第５
のバリア層２１２から、第６のバリア層２１４が除去さ
れる。第２のビア２００および第２の溝２０６はバリア
側壁表面２１４を有し、第２の金属層１８８を続いて堆
積される金属層（図示せず）と直接接続するための準備
が整っている。
【００８３】本発明のいくつかの局面おいて、第１のバ
リア層１６４および第２のバリア層１７８の材料は非導
電性であり、第３のバリア層１８６の材料は、導電性お
よび非導電性の材料から成る群より選択される。非導電
性バリア層材料は、Ｓｉ3Ｎ4およびＴｉＯから成る群よ
り選択される。導電性バリア層材料は、高融点金属と、
ＴｉＮ、ＷＮ、およびＴａＮを含む高融点金属化合物と
から成る群より選択される。典型的には、第１の金属層
１６２および第２の金属層１８８は銅である。図１９
は、ダマシンプロセスを用いて金属層間に低抵抗配線を
形成する方法における工程を示すフローチャートであ
る。工程２２０において、側壁を有し、誘電性中間層の
第２の厚みの部分を貫通し、誘電性中間層の第１の厚み
の部分の選択されたエリアを露出するダマシン配線溝を
含むＩＣを提供する。誘電性中間層は金属層の上に設け
られる。工程２２２において、絶縁バリア層材料を溝の
上に異方的に堆積させ、誘電性中間層の第１の厚みの部
分の選択されたエリア上に絶縁バリア層を形成する。工
程２２４において、絶縁バリア層と誘電性中間層の第１
の厚みの部分との選択された互いに重なるエリアをエッ
チングし、誘電性中間層の第１の厚みの部分の側壁表面
および金属層の選択されたエリアを露出し、これにより
溝から金属層の選択されたエリアに至るビアを形成す
る。本発明のいくつかの局面においては、工程２２４
は、アルミニウム、アルミニウム−銅合金、およびタン
グステンから成る群より選択される金属層材料の選択さ
れたエリアを露出する工程を含む。工程２２６におい
て、導電性バリア層材料を溝およびビアの上に共形的に
堆積させ、誘電性中間層の第１および第２の厚みの部分
の側壁表面および金属層の選択されたエリアの上に、導
電性バリア層を形成する。工程２２８において、異方的
にエッチングを行い、第１の誘電性中間層の第１および
第２の厚みの部分の側壁表面上の導電性バリア層は除去
せず、金属層の選択された面積上の導電性バリア層を選
択的に除去する。工程２３０において、金属層を続いて
堆積される銅金属層と直接接続するための準備が整って
いる、バリア側壁表面を有するダマシンＩＣプロセスに
よるビアおよび溝が完成する。
【００８４】図２０は、金属層間に低抵抗デュアルダマ
シン配線を形成する方法における工程を示す図１９のフ
ローチャートをさらに詳しくしたフローチャートであ
る。工程２４０において、第１の金属水平層と、第１の
金属層の上に設けられる第１のバリア層と、第１のバリ
ア層の上に設けられる第１の誘電性中間層とを含む集積
回路を提供する。第１の誘電性中間層は、第１の厚みの
部分と、第１の厚みの部分の上に位置する第２の厚みの
部分を有する。工程２４２において、第１の誘電性中間
層の第２の厚みの部分の選択された面積をエッチング
し、ダマシン配線溝を形成して、第１の誘電性中間層の
第２の厚みの部分の垂直な側壁表面、および第１の誘電
性中間層の第１の厚みの部分の選択された水平表面を露
出する。工程２４４において、工程２４２において露出
された第１の誘電性中間層の第１の厚みの部分の選択さ
れた水平表面の上に位置し、第１の誘電性中間層の第２
の厚みの部分の垂直な側壁表面を極わずかに覆うよう
に、第２のバリア層を第１の誘電性中間層の上に、水平
方向に異方的に堆積させる。工程２４６において、工程
２４４において堆積された第２のバリア層と、第１の誘
電性中間層の第１の厚みの部分の選択された水平表面
と、第１のバリア層との選択された互いに重なるエリア
をエッチングして、第１の誘電性中間層の第１の厚みの
部分の垂直な側壁表面および第１の金属層の選択された
エリアを露出する。これにより、溝から第１の金属層の
選択されたエリアに至るビアが形成される。
【００８５】工程２４８において、工程２４２において
露出された第１の誘電性中間層の第２の厚みの部分の垂
直な側壁表面、工程２４４において堆積された第２のバ
リア層、および工程２４６において露出された第１の金
属層の選択された面積ならびに第１の誘電性中間層の第
１の厚みの部分の垂直な側壁表面の上に、第３のバリア
層を共形的に堆積させる。工程２５０において、水平方
向に異方的にエッチングを行い、第１の誘電性中間層の
第１および第２の厚みの部分の垂直な側壁表面上の第３
のバリア層は除去せず、第１の金属層の選択されたエリ
ア上の第３のバリア層を選択的に除去する。工程２５２
において、第１の金属層を、続いて堆積される金属層と
直接接続するための準備が整っている、バリア表面側壁
を有するＩＣダマシンプロセスによるビアおよび溝が完
成する。
【００８６】本発明のいくつかの局面は、工程２５０の
後に、第２のバリア層の上に第２の金属層を堆積させ、
工程２４２において形成された溝、および工程２４４に
おいて形成されたビアを充填して、第１の金属層の選択
された面積と接続させる工程をさらに含む。金属層間
に、介在するバリア層のない、最小限の抵抗接続が形成
される。更なる工程において、第２の金属層の化学機械
研磨を実行し、第２の金属層の上に第４のバリア層を堆
積させ、第４のバリア層の上に第２の誘電性中間層を堆
積させる。次の工程では、図２０に示す前述の本発明の
工程が繰り返され、第２の金属層と続いて堆積される第
３の金属層との間の低抵抗接続が形成される。このよう
にして、ＩＣにおける複数の金属層が配線される。第１
および第２のバリア層材料、およびその他のＩＣ層上の
配線の対応するバリア層材料は非導電性でる。第３のバ
リア層材料、およびＩＣにおけるその他の配線層の対応
するバリア層材料は、導電性および非導電性材料から成
る群より選択される。非導電性バリア層材料は、Ｓｉ3
Ｎ4およびＴｉＯから成る群より選択される。導電性バ
リア層材料は、高融点金属と、ＴｉＮ、ＷＮ、およびＴ
ａＮを含む高融点金属化合物とから成る群より選択され
る。典型的には、第１および第２の金属層は銅である。
本発明のその他の実施形態および変形は当業者には明ら
かである。
【００８７】
【発明の効果】本発明は、ＩＣにおける銅金属層間の新
規な配線を形成する２つの方法を開示する。これらの方
法が提供する第１の利点は、ほとんどの銅ＩＣ構造物に
おいて典型的である銅中間層間の導電性バリア層が排除
されることである。銅層の直接の接触により、バリア層
を使用する配線よりも何倍も導電性の高い配線がもたら
される。本発明による方法は、共形的堆積および異方性
エッチングの比較的単純なＩＣ処理を含む。
【００８８】また、本発明によれば、バリア層を選択的
に形成および選択的にエッチングするので、プロセスの
工程数が削減される。
【図面の簡単な説明】
【図１】集積回路に低抵抗金属層ビア配線を形成する方
法における工程を示す図である。
【図２】集積回路に低抵抗金属層ビア配線を形成する方
法における別の工程を示す図である。
【図３】集積回路に低抵抗金属層ビア配線を形成する方
法における別の工程を示す図である。
【図４】図１〜図３に示す集積回路に低抵抗金属層配線
を形成する方法をより詳しく示す図である。
【図５】図１〜図３に示す集積回路に低抵抗金属層配線
を形成する方法をより詳しく示す図である。
【図６】図１〜図３に示す集積回路に低抵抗金属層配線
を形成する方法をより詳しく示す図である。
【図７】図１〜図３に示す集積回路に低抵抗金属層配線
を形成する方法をより詳しく示す図である。
【図８】図１〜図３に示す集積回路に低抵抗金属層配線
を形成する方法をより詳しく示す図である。
【図９】図１〜図３に示す集積回路に低抵抗金属層配線
を形成する方法をより詳しく示す図である。
【図１０】金属層間に低抵抗配線を形成する方法におけ
る工程を示すフローチャートである。
【図１１】金属層間に低抵抗配線を形成する方法を示す
図１０のフローチャートをより詳しくしたフローチャー
トである。
【図１２】集積回路に低抵抗金属層デュアルダマシン配
線を形成する方法におけるある工程を示す図である。
【図１３】集積回路に低抵抗金属層デュアルダマシン配
線を形成する方法における別の工程を示す図である。
【図１４】集積回路に低抵抗金属層デュアルダマシン配
線を形成する方法における別の工程を示す図である。
【図１５】集積回路に低抵抗金属層デュアルダマシン配
線を形成する方法における別の工程を示す図である。
【図１６】集積回路に低抵抗金属層デュアルダマシン配
線を形成する方法における別の工程を示す図である。
【図１７】集積回路に低抵抗金属層デュアルダマシン配
線を形成する方法における別の工程を示す図である。
【図１８】集積回路に低抵抗金属層デュアルダマシン配
線を形成する方法における別の工程を示す図である。
【図１９】ダマシンプロセスを用いて金属層間に低抵抗
配線を形成する方法における工程を示すフローチャート
である。
【図２０】金属層間に低抵抗デュアルダマシン配線を形
成する方法における工程を示す図１９のフローチャート
をさらに詳しくしたフローチャートである。
【符号の説明】
１０ ＩＣ １２ 金属層 １４ 誘電性中間層 １６、１８ バリア層 ２０ ビア ２２ 側壁表面 ２４ 選択された面積 ２６ バリア層／バリア表面側壁 ３０ ＩＣ ３２ 第１の金属層 ３４ 第１のバリア層 ３６ 第１の誘電性中間層 ３８ 第２のバリア層 ４０ 第１のビア ４２ 垂直な側壁表面 ４４、６０ 選択されたエリア ４６ 第３のバリア層 ４８ 第２の金属層 ５０ 第４のバリア層 ５２ 第２の誘電性中間層 ５４ 第５のバリア層 ５６ 第２のビア ５８ 垂直な側壁表面 ６２ 第６のバリア層 １６０ ＩＣ １６２ 第１の金属層 １６４ 第１のバリア層 １６６ 第１の誘電性中間層 １６８、１９４ 第１の厚みの部分 １７０、１９６ 第２の厚みの部分 １７２ 第１のダマシン配線溝 １７４、１８２、２０２、２０８ 垂直な側壁表面 １７６、２１０ 選択された水平表面 １７８ 第２のバリア層 １８０ 第１のダマシンビア １８４、２０４ 選択されたエリア １８６ 第３のバリア層 １８８ 第２の金属層 １９０ 第４のバリア層 １９２ 第２の誘電性中間層 ２００ 第２のダマシンビア ２０６ 第２のダマシン溝 ２１２ 第５のバリア層 ２１４ 第６のバリア層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ツエ ヌエン アメリカ合衆国 ワシントン 98683， バンクーバー， エスイー 171エスティ ー プレイス 1603 (72)発明者 シエン テン スー アメリカ合衆国 ワシントン 98607， カマス， エヌダブリュー トラウト コ ート 2215

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 側壁表面を有し、誘電性中間層を貫通し
    て金属層の選択されたエリアを露出する集積回路（Ｉ
    Ｃ）ビアにおいて、金属層間の低抵抗ビア配線を形成す
    る方法であって、 ａ）該ビアの上にバリア層材料を共形的に堆積させるこ
    とによって、該ビアの該側壁表面および該金属層の該選
    択されたエリアの上にバリア層を形成する工程と、 ｂ）異方的にエッチングを行い、該ビアの該側壁表面上
    に堆積した該バリア層は除去せず、該金属層の該選択さ
    れたエリア上に堆積した該バリア層を選択的に除去し
    て、これにより、バリア表面側壁を有するビアが、該金
    属層を続いて堆積される金属層と直接接続するために準
    備される工程と、を含む金属層間の低抵抗ビア配線の形
    成方法。
  2. 【請求項２】 第１の金属水平層と、該第１の金属層の
    上に設けられる第１のバリア層と、該第１のバリア層の
    上に設けられる第１の誘電性中間層と、該第１の誘電性
    中間層の上に設けられる第２のバリア層とを含む集積回
    路（ＩＣ）において、金属層間の低抵抗配線を形成する
    方法であって、 ａ）該第１のバリア層と、該第１の誘電性中間層と、該
    第２のバリア層との選択された互いに重なるエリアをエ
    ッチングしてビアを形成し、該第１の誘電性中間層の垂
    直な側壁表面および該第１の金属層の選択されたエリア
    を露出する工程と、 ｂ）該工程ａ）において露出された該第１の誘電性中間
    層の該垂直な側壁表面および該第１の金属層の該選択さ
    れたエリア上に、第３のバリア層を共形的に堆積させる
    工程と、 ｃ）水平方向に異方的にエッチングを行い、該第１の誘
    電性中間層の該垂直な側壁表面上に堆積した第３のバリ
    ア層は除去せず、該第１の金属層の該選択されたエリア
    上に堆積した第３のバリア層を選択的に除去して、これ
    により、バリア表面側壁を有するビアが、該第１の金属
    層を続いて堆積される金属層と直接接続するために準備
    される工程と、を含む金属層間の低抵抗配線の形成方
    法。
  3. 【請求項３】 前記工程ｃ）の後に、 ｄ）前記第２のバリア層の上に第２の金属層を堆積させ
    ることによって、前記工程ａ）において形成された前記
    ビアを充填して、前記第１の金属層と接続させることに
    より、介在するバリア層のない、最小限の抵抗接続が該
    金属層間に形成される工程をさらに含む、請求項２に記
    載の金属層間の低抵抗配線の形成方法。
  4. 【請求項４】 前記工程ｄ）の後に、 ｅ）前記第２の金属層を選択的にエッチングして配線を
    形成する工程と、 ｆ）該第２の金属層の上に第４のバリア層を堆積させ、
    該第４のバリア層の上に第２の誘電性中間層を堆積させ
    る工程と、 ｇ）該第２の誘電性中間層の化学機械研磨（ＣＭＰ）を
    実行して、該第２の誘電性中間層の上に第５のバリア層
    を堆積させる工程と、 ｈ）前記工程ａ）から該工程ｄ）を繰り返して、該第２
    の金属層と続いて堆積される第３の金属層との間に低抵
    抗接続を形成し、これにより、前記ＩＣにおける複数の
    金属層が配線される工程と、をさらに含む、請求項３に
    記載の金属層間の低抵抗配線の形成方法。
  5. 【請求項５】 前記第１および第２のバリア層の材料が
    非導電性であり、前記第３のバリア層の材料が導電性お
    よび非導電性の材料から成る群より選択される、請求項
    ２に記載の金属層間の低抵抗配線の形成方法。
  6. 【請求項６】 前記非導電性のバリア層の材料が、Ｓｉ
    3Ｎ4およびＴｉＯから成る群より選択される、請求項５
    に記載の金属層間の低抵抗配線の形成方法。
  7. 【請求項７】 前記導電性のバリア層の材料が、高融点
    金属と、ＴｉＮ、ＷＮ、およびＴａＮを含む高融点金属
    化合物とから成る群より選択される、請求項５に記載の
    金属層間の低抵抗配線の形成方法。
  8. 【請求項８】 前記第１の金属層が銅層である、請求項
    ２に記載の金属層間の低抵抗配線の形成方法。
  9. 【請求項９】 前記第１および第２の金属層が銅層であ
    る、請求項３に記載の金属層間の低抵抗配線の形成方
    法。
  10. 【請求項１０】 側壁表面を有し、誘電性中間層の第２
    の厚みの部分を貫通して、金属層の上に設けられる該誘
    電性中間層の第１の厚みの部分の選択されたエリアを露
    出する集積回路（ＩＣ）ダマシン配線溝において、金属
    層間に低抵抗配線を形成する方法であって、 ａ）絶縁バリア層の材料を該溝の上に異方的に堆積させ
    て、該誘電性中間層の該第１の厚みの部分の該選択され
    たエリアの上に絶縁バリア層を形成する工程と、 ｂ）該絶縁バリア層と、該誘電性中間層の該第１の厚み
    の部分との選択された互いに重なる部分をエッチングし
    て、該誘電性中間層の該第１の厚みの部分の側壁表面お
    よび該金属層の選択されたエリアを露出することによ
    り、該溝から該金属層の該選択された面積に至るビアが
    形成される工程と、 ｃ）該溝および該ビアの上に導電性バリア層の材料を共
    形的に堆積させ、該誘電性中間層の該第１および第２の
    厚みの部分の該側壁表面と、該金属層の該選択されたエ
    リアとの上に導電性バリア層を形成する工程と、 ｄ）異方的にエッチングを行い、該第１の誘電性中間層
    の該第１および第２の厚みの部分の該側壁表面の上の該
    導電性バリア層は除去せず、該金属層の該選択されたエ
    リアの上の該導電性バリア層を選択的に除去して、これ
    により、バリア側壁表面を有するダマシンプロセスによ
    るビアおよび溝が、該金属層を続いて堆積される銅金属
    層と直接接続するために準備される工程と、を含む金属
    層間の低抵抗配線の形成方法。
  11. 【請求項１１】 前記工程ｂ）において、アルミニウム
    と、アルミニウム−銅合金と、タングステンとから成る
    群より選択される材料による金属層の選択されたエリア
    が露出される、請求項１０に記載の金属層間の低抵抗配
    線の形成方法。
  12. 【請求項１２】 第１の金属水平層と、該第１の金属層
    の上に設けられる第１のバリア層と、該第１のバリア層
    の上に設けられる第１の誘電性中間層とを含む集積回路
    （ＩＣ）であって、該第１の誘電性中間層が、第１の厚
    みの部分と、該第１の厚みの部分の上に位置する第２の
    厚みの部分とを有する集積回路において、金属層間の低
    抵抗デュアルダマシン配線を形成する方法であって、 ａ）該第１の誘電性中間層の該第２の厚みの部分の選択
    されたエリアをエッチングして、ダマシン配線溝を形成
    し、該第１の誘電性中間層の該第２の厚みの部分の垂直
    な側壁表面および該第１の誘電性中間層の該第１の厚み
    の部分の選択された水平表面を露出する工程と、 ｂ）該工程ａ）において露出された該第１の誘電性中間
    層の該第１の厚みの部分の該選択された水平表面の上に
    位置するように、第２のバリア層を、該第１の誘電性中
    間層の上に水平方向に異方的に堆積させ、該第１の誘電
    性中間層の該第２の厚みの部分の該垂直な側壁表面を極
    わずかに覆う工程と、 ｃ）該工程ｂ）において堆積された該第２のバリア層
    と、該第１の誘電性中間層の該第１の厚みの部分の該選
    択された水平表面と、該第１のバリア層との選択された
    互いに重なる面積をエッチングして、該第１の誘電性中
    間層の該第１の厚みの部分の垂直な側壁表面および該第
    １の金属層の選択されたエリアを露出することにより、
    該溝から該第１の金属層の該選択されたエリアに至るビ
    アが形成される工程と、 ｄ）該工程ａ）において露出された該第１の誘電性中間
    層の該第２の厚みの部分の該垂直な側壁表面と、該工程
    ｂ）において堆積された該第２のバリア層と、該工程
    ｃ）において露出された該第１の金属層の該選択された
    エリアおよび該第１の誘電性中間層の該第１の厚みの部
    分の該垂直な側壁表面との上に、第３のバリア層を共形
    的に堆積させる工程と、 ｅ）水平方向に異方的にエッチングを行って、該第１の
    誘電性中間層の該第１および第２の厚みの部分の該垂直
    な側壁表面の上の第３のバリア層は除去せず、該第１の
    金属層の該選択されたエリアの上の該第３のバリア層を
    選択的に除去して、これにより、バリア表面側壁を有す
    るダマシンプロセスによるビアおよび溝が、該第１の金
    属層を続いて堆積される金属層と直接接続するために準
    備される工程と、を含む金属層間の低抵抗デュアルダマ
    シン配線の形成方法。
  13. 【請求項１３】 前記工程ｅ）の後に、 ｆ）前記第２のバリア層の上に第２の金属層を堆積さ
    せ、前記工程ａ）において形成された前記溝と、前記工
    程ｂ）において形成された前記ビアとを充填して、前記
    第１の金属層と接続させることにより、介在するバリア
    層のない、最小限の抵抗接続が該金属層間に形成される
    工程をさらに含む、請求項１２に記載の金属層間の低抵
    抗デュアルダマシン配線の形成方法。
  14. 【請求項１４】 前記工程ｆ）の後に、 ｇ）前記第２の金属層の化学機械研磨（ＣＭＰ）を実行
    する工程と、 ｈ）該第２の金属層の上に第４のバリア層を堆積させ、
    該第４のバリア層の上に第２の誘電性中間層を堆積させ
    る工程と、 ｉ）前記工程ａ）から該工程ｆ）までの工程を繰り返し
    て、該第２の金属層と続いて堆積される金属層との間に
    低抵抗接続を形成し、これにより、前記ＩＣにおける複
    数の金属層が配線される工程と、をさらに含む、請求項
    １３に記載の金属層間の低抵抗デュアルダマシン配線の
    形成方法。
  15. 【請求項１５】 前記第１および第２のバリア層の材料
    が非導電性であり、前記第３のバリア層の材料が導電性
    および非導電性の材料から成る群より選択される、請求
    項１２に記載の金属層間の低抵抗デュアルダマシン配線
    の形成方法。
  16. 【請求項１６】 前記非導電性のバリア層の材料が、Ｓ
    ｉ3Ｎ4およびＴｉＯから成る群より選択される、請求項
    １５に記載の金属層間の低抵抗デュアルダマシン配線の
    形成方法。
  17. 【請求項１７】 前記導電性のバリア層の材料が、高融
    点金属と、ＴｉＮ、ＷＮ、およびＴａＮを含む高融点金
    属化合物とから成る群より選択される、請求項１５に記
    載の金属層間の低抵抗デュアルダマシン配線の形成方
    法。
  18. 【請求項１８】 前記第１の金属層が銅層である、請求
    項１２に記載の金属層間の低抵抗デュアルダマシン配線
    の形成方法。
  19. 【請求項１９】 前記第１および第２の金属層が銅層で
    ある、請求項１３に記載の金属層間の低抵抗デュアルダ
    マシン配線の形成方法。
  20. 【請求項２０】 金属層と、 該金属層の上に設けられる誘電性中間層と、 該誘電性中間層の選択されたエリアを貫通して、該誘電
    性中間層の側壁表面および該金属層の選択された表面を
    露出するビアと、 該誘電性中間層の該側壁表面および該金属層の該選択さ
    れた表面の上にバリア層の材料を共形的に堆積させるこ
    とにより形成されるバリア層であって、異方的にエッチ
    ングを行うことによって、該金属層の該選択された表面
    上の該バリア層が選択的に除去され、これにより、バリ
    ア表面側壁を有するビアが、該金属層を続いて堆積され
    る金属層と直接接続するために準備されるバリア層と、
    を含む、集積回路（ＩＣ）における低抵抗金属層ビア配
    線。
  21. 【請求項２１】 第１の金属水平層と、 該第１の金属層の上に設けられる第１のバリア層と、 該第１のバリア層の上に設けられる第１の誘電性中間層
    と、 該第１の誘電性中間層の上に設けられる第２のバリア層
    と、 該第１のバリア層と、該第１の誘電性中間層と、該第２
    のバリア層との選択された互いに重なる部分を貫通し
    て、該第１の誘電性中間層の垂直な側壁表面および該第
    １の金属層の選択された表面を露出する第１のビアと、 該第１の誘電性中間層の該垂直な側壁表面および該第１
    の金属層の該選択された表面の上に第３のバリア層を構
    成する材料を共形的に堆積させることにより形成される
    該第３のバリア層であって、水平方向に異方的にエッチ
    ングを行うことによって、該第１の金属層の該選択され
    た表面上の該第３のバリア層が選択的に除去され、これ
    により、バリア表面側壁を有する該第１のビアが、該第
    １の金属層を続いて堆積される金属層と直接接続するた
    めに準備される第３のバリア層と、を含む、集積回路
    （ＩＣ）における低抵抗金属層配線。
  22. 【請求項２２】 前記第２のバリア層の上に設けられ、
    前記第１のビアを充填して、前記第１の金属層の前記選
    択された表面と接続する第２の金属層をさらに含み、こ
    れにより、介在するバリア層のない、最小限の抵抗接続
    が該金属層間に形成される、請求項２１に記載の金属層
    配線。
  23. 【請求項２３】 前記第２の金属層が選択的にエッチン
    グされて配線層が形成される金属層配線であって、 該第２の金属層の上に設けられる第４のバリア層と、 該第４のバリア層の上に設けられる第２の誘電性中間層
    と、 該第２の誘電性中間層の上に設けられる第５のバリア層
    と、 該第４のバリア層と、該第２の誘電性中間層と、該第５
    のバリア層との選択された互いに重なる部分を貫通し
    て、該第２の誘電性中間層の垂直な側壁表面および該第
    ２の金属層の選択された表面を露出する第２のビアと、 該第２の誘電性中間層の該垂直な側壁表面および該第２
    の金属層の該選択された表面の上に第６のバリア層を構
    成する材料を共形的に堆積させることにより形成される
    該第６のバリア層であって、水平方向に異方的にエッチ
    ングを行うことによって、該第２の金属層の該選択され
    た表面上に堆積した該第６のバリア層が選択的に除去さ
    れ、これにより、バリア表面側壁を有する該第２のビア
    が、該第２の金属層を続いて堆積される金属層と直接接
    続するために準備される第６のバリア層と、をさらに含
    む、請求項２２に記載の金属層配線。
  24. 【請求項２４】 前記第１および第２のバリア層の材料
    が非導電性であり、前記第３のバリア層の材料が導電性
    および非導電性の材料から成る群より選択される、請求
    項２１に記載の金属層配線。
  25. 【請求項２５】 前記非導電性のバリア層の材料が、Ｓ
    ｉ3Ｎ4およびＴｉＯから成る群より選択される、請求項
    ２４に記載の金属層配線。
  26. 【請求項２６】 前記導電性のバリア層の材料が、高融
    点金属と、ＴｉＮ、ＷＮ、およびＴａＮを含む高融点金
    属化合物とから成る群より選択される、請求項２４に記
    載の金属層配線。
  27. 【請求項２７】 前記第１の金属層が銅層である、請求
    項２１に記載の金属層配線。
  28. 【請求項２８】 前記第１および第２の金属層が銅層で
    ある、請求項２２に記載の金属層配線。
  29. 【請求項２９】 水平金属層と、 該金属層の上に設けられる誘電性中間層であって、第１
    の厚みの部分と、該第１の厚みの部分の上に位置する第
    ２の厚みの部分とを有する誘電性中間層と、 該誘電性中間層の該第２の厚みの部分の選択されたエリ
    アを貫通して形成され、該誘電性中間層の該第２の厚み
    の部分の垂直な側壁表面および該誘電性中間層の該第１
    の厚みの部分の選択された水平表面を露出するダマシン
    配線溝と、 該誘電性中間層の該第１の厚みの部分の該選択された水
    平表面の上に位置するように、水平方向における異方性
    堆積によって形成される絶縁バリア層と、 該絶縁バリア層と、該誘電性中間層の該第１の厚みの部
    分の選択された互いに重なる部分を貫通して、該誘電性
    中間層の該第１の厚みの部分の側壁表面および該金属層
    の選択された表面を露出するビアと、 該誘電性中間層の該第１および第２の厚みの部分の該側
    壁表面、該誘電性中間層の該第１の厚みの部分の該選択
    された水平表面、および該金属層の該選択された面積の
    上に導電性バリア層の材料を共形的に堆積させることに
    より形成される導電性バリア層であって、水平方向に異
    方的にエッチングを行うことによって、該金属層の該選
    択された表面上に堆積した該導電性バリア層が選択的に
    除去され、これにより、導電性バリア表面側壁を有する
    該ダマシンプロセスによるビアおよび溝が、該金属層を
    続いて堆積される銅金属層と直接接続するために準備さ
    れる導電性バリア層と、を含む、集積回路（ＩＣ）にお
    ける低抵抗金属層デュアルダマシン配線。
  30. 【請求項３０】 前記金属層の材料が、アルミニウム
    と、アルミニウム−銅合金と、タングステンとから成る
    群より選択される、請求項２９に記載の金属層デュアル
    ダマシン配線。
  31. 【請求項３１】 第１の水平金属層と、 該第１の金属層の上に設けられる第１のバリア層と、 該第１のバリア層の上に設けられる第１の誘電性中間層
    であって、第１の厚みの部分と、該第１の厚みの部分の
    上に位置する第２の厚みの部分とを有する第１の誘電性
    中間層と、 該第１の誘電性中間層の該第２の厚みの部分の選択され
    たエリアを貫通して形成され、該第１の誘電性中間層の
    該第２の厚みの部分の垂直な側壁表面および該第１の誘
    電性中間層の該第１の厚みの部分の選択された水平表面
    を露出する第１のダマシン配線溝と、 該第１の誘電性中間層の該第１の厚みの部分の該選択さ
    れた水平表面の上に位置するように、水平方向における
    異方性堆積によって形成され、該第１の誘電性中間層の
    該第２の厚みの部分の該垂直な側壁表面を極わずかに覆
    う第２のバリア層と、 該第２のバリア層と、該第１の誘電性中間層の該第１の
    厚みの部分と、該第１のバリア層との選択された互いに
    重なる面積を貫通して、該第１の誘電性中間層の該第１
    の厚みの部分の垂直な側壁表面および該第１の金属層の
    選択された表面を露出する第１のビアと、 該第１の誘電性中間層の該第１および第２の厚みの部分
    の該垂直な側壁表面、該第１の誘電性中間層の該第１の
    厚みの部分の該選択された水平表面、および該第１の金
    属層の該選択された表面の上に第３のバリア層を構成す
    る材料を共形的に堆積させることにより形成される該第
    ３のバリア層であって、水平方向に異方的にエッチング
    を行うことによって、該第１の金属層の該選択された表
    面上に堆積した該第３のバリア層が選択的に除去され、
    これにより、バリア表面側壁を有する該ダマシンプロセ
    スによる第１のビアおよび溝が、該第１の金属層を続い
    て堆積される金属層と直接接続するために準備される第
    ３のバリア層と、を含む、集積回路（ＩＣ）における低
    抵抗金属層配線。
  32. 【請求項３２】 前記第１の誘電性中間層の上に設けら
    れ、前記第１のビアおよび溝を充填して、前記第１の金
    属層の前記選択された表面と接続する第２の金属層をさ
    らに含み、これにより、介在するバリア層のない、最小
    限の抵抗接続が該金属層間に形成される、請求項３１に
    記載の金属層配線。
  33. 【請求項３３】 前記第２の金属層上で化学機械研磨
    （ＣＭＰ）が実行される金属層配線であって、 該第２の金属層の上に設けられる第４のバリア層と、 該第４のバリア層の上に設けられる第２の誘電性中間層
    であって、第１の厚みの部分と、該第１の厚みの部分の
    上に位置する第２の厚みの部分とを有する第２の誘電性
    中間層と、 該第４のバリア層と、該第２の誘電性中間層の該第１の
    厚みの部分との選択された互いに重なる部分を貫通し
    て、該第２の誘電性中間層の該第１の厚みの部分の垂直
    な側壁表面および該第２の金属層の選択された表面を露
    出する第２のビアと、 該第２のビアの上に、該第２の誘電性中間層の該第２の
    厚みの部分の選択されたエリアを貫通して形成され、該
    第２の誘電性中間層の該第２の厚みの部分の垂直な側壁
    表面および該第２の誘電性中間層の該第１の厚みの部分
    の選択された水平表面を露出する第２のダマシン溝と、 該第２の誘電性中間層の該第１の厚みの部分の該選択さ
    れた水平表面の上に位置するように、水平方向における
    異方性堆積によって形成され、該第２の誘電性中間層の
    該第２の厚みの部分の該垂直な側壁表面を極わずかに覆
    う第５のバリア層と、 該第２の誘電性中間層の該第１および第２の厚みの部分
    の該垂直な側壁表面および該第２の金属層の該選択され
    た表面の上に第６のバリア層を構成する材料を共形的に
    堆積させることにより形成される該第６のバリア層であ
    って、水平方向に異方的にエッチングを行うことによっ
    て、該第２の金属層の該選択された面積上に堆積した該
    第６のバリア層が選択的に除去され、これにより、バリ
    ア表面側壁を有する該第２のビアおよび溝が、該第２の
    金属層を続いて堆積される金属層と直接接続するために
    準備される第６のバリア層と、をさらに含む、請求項３
    ２に記載の金属層配線。
  34. 【請求項３４】 前記第１および第２のバリア層の材料
    が非導電性であり、前記第３のバリア層の材料が導電性
    および非導電性の材料から成る群より選択される、請求
    項３１に記載の金属層配線。
  35. 【請求項３５】 前記非導電性のバリア層の材料が、Ｓ
    ｉ3Ｎ4およびＴｉＯから成る群より選択される、請求項
    ３４に記載の金属層配線。
  36. 【請求項３６】 前記導電性のバリア層の材料が、高融
    点金属と、ＴｉＮ、ＷＮ、およびＴａＮを含む高融点金
    属化合物とから成る群より選択される、請求項３４に記
    載の金属層配線。
  37. 【請求項３７】 前記第１の金属層が銅層である、請求
    項３１に記載の金属層配線。
  38. 【請求項３８】 前記第１および第２の金属層が銅層で
    ある、請求項３２に記載の金属層配線。
JP19111298A 1997-07-17 1998-07-07 集積回路における銅層間の低抵抗配線の形成方法および低抵抗金属配線 Expired - Fee Related JP4023701B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/896.114 1997-07-17
US08/896,114 US5904565A (en) 1997-07-17 1997-07-17 Low resistance contact between integrated circuit metal levels and method for same

Publications (2)

Publication Number Publication Date
JPH1187509A true JPH1187509A (ja) 1999-03-30
JP4023701B2 JP4023701B2 (ja) 2007-12-19

Family

ID=25405648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19111298A Expired - Fee Related JP4023701B2 (ja) 1997-07-17 1998-07-07 集積回路における銅層間の低抵抗配線の形成方法および低抵抗金属配線

Country Status (6)

Country Link
US (2) US5904565A (ja)
EP (1) EP0892428B1 (ja)
JP (1) JP4023701B2 (ja)
KR (1) KR100275099B1 (ja)
DE (1) DE69834868T2 (ja)
TW (1) TW382798B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068706A (ja) * 2001-08-24 2003-03-07 Ulvac Japan Ltd エッチング方法
US6764950B2 (en) 2000-04-05 2004-07-20 Renesas Technology Corp. Fabrication method for semiconductor integrated circuit device
JP2005512312A (ja) * 2001-10-11 2005-04-28 エピオン コーポレイション 相互接続バイアを改善するためのｇｃｉｂ処理および改善された相互接続バイア
JP2008034633A (ja) * 2006-07-28 2008-02-14 Nec Electronics Corp 半導体装置およびその製造方法
JP2008078647A (ja) * 1999-08-24 2008-04-03 Interuniversitair Micro-Electronica Centrum (Imec) 集積回路のメタライゼーションスキームにおけるバリア層のボトムレス堆積方法

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6140237A (en) * 1997-06-16 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Damascene process for forming coplanar top surface of copper connector isolated by barrier layers in an insulating layer
SG70654A1 (en) * 1997-09-30 2000-02-22 Ibm Copper stud structure with refractory metal liner
TW427014B (en) * 1997-12-24 2001-03-21 United Microelectronics Corp The manufacturing method of the capacitors of DRAM
US6181012B1 (en) 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6303489B1 (en) * 1998-06-03 2001-10-16 Advanced Micro Devices, Inc. Spacer - defined dual damascene process method
US6025259A (en) * 1998-07-02 2000-02-15 Advanced Micro Devices, Inc. Dual damascene process using high selectivity boundary layers
US6245662B1 (en) * 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
US6287977B1 (en) * 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
US6204166B1 (en) * 1998-08-21 2001-03-20 Micron Technology, Inc. Method for forming dual damascene structures
US6051496A (en) * 1998-09-17 2000-04-18 Taiwan Semiconductor Manufacturing Company Use of stop layer for chemical mechanical polishing of CU damascene
DE19843624C1 (de) 1998-09-23 2000-06-15 Siemens Ag Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
US6169024B1 (en) * 1998-09-30 2001-01-02 Intel Corporation Process to manufacture continuous metal interconnects
US6306732B1 (en) * 1998-10-09 2001-10-23 Advanced Micro Devices, Inc. Method and apparatus for simultaneously improving the electromigration reliability and resistance of damascene vias using a controlled diffusivity barrier
US6080663A (en) * 1998-11-13 2000-06-27 United Microelectronics Corp. Dual damascene
US6197690B1 (en) * 1998-12-04 2001-03-06 Advanced Micro Devices, Inc. Chemically preventing Cu dendrite formation and growth by double sided scrubbing
TW404007B (en) * 1998-12-16 2000-09-01 United Microelectronics Corp The manufacture method of interconnects
US6417094B1 (en) * 1998-12-31 2002-07-09 Newport Fab, Llc Dual-damascene interconnect structures and methods of fabricating same
US6030896A (en) * 1999-04-21 2000-02-29 National Semiconductor Corporation Self-aligned copper interconnect architecture with enhanced copper diffusion barrier
US6329280B1 (en) * 1999-05-13 2001-12-11 International Business Machines Corporation Interim oxidation of silsesquioxane dielectric for dual damascene process
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
SG93856A1 (en) * 1999-07-19 2003-01-21 Chartered Semiconductor Mfg A selective & damage free cu cleaning process for pre-dep, post etch/cmp
US6040243A (en) * 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
US6156655A (en) * 1999-09-30 2000-12-05 United Microelectronics Corp. Retardation layer for preventing diffusion of metal layer and fabrication method thereof
US6727169B1 (en) 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US6096649A (en) * 1999-10-25 2000-08-01 Taiwan Semiconductor Manufacturing Company Top metal and passivation procedures for copper damascene structures
US6211061B1 (en) 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
US6417106B1 (en) 1999-11-01 2002-07-09 Taiwan Semiconductor Manufacturing Company Underlayer liner for copper damascene in low k dielectric
US6350667B1 (en) 1999-11-01 2002-02-26 Taiwan Semiconductor Manufacturing Company Method of improving pad metal adhesion
US6191023B1 (en) 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
US6344419B1 (en) 1999-12-03 2002-02-05 Applied Materials, Inc. Pulsed-mode RF bias for sidewall coverage improvement
US6352938B2 (en) * 1999-12-09 2002-03-05 United Microelectronics Corp. Method of removing photoresist and reducing native oxide in dual damascene copper process
US6103569A (en) * 1999-12-13 2000-08-15 Chartered Semiconductor Manufacturing Ltd. Method for planarizing local interconnects
JP3457277B2 (ja) * 1999-12-15 2003-10-14 沖電気工業株式会社 半導体装置および半導体装置の製造方法
KR100326252B1 (ko) * 1999-12-28 2002-03-08 박종섭 듀얼 대머신 공정을 사용한 기상의 유전체를 갖는메탈라인 형성방법
US6242344B1 (en) 2000-02-07 2001-06-05 Institute Of Microelectronics Tri-layer resist method for dual damascene process
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6777331B2 (en) * 2000-03-07 2004-08-17 Simplus Systems Corporation Multilayered copper structure for improving adhesion property
JP2003528467A (ja) * 2000-03-20 2003-09-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置およびその製造方法
US6566258B1 (en) * 2000-05-10 2003-05-20 Applied Materials, Inc. Bi-layer etch stop for inter-level via
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US6759325B2 (en) 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6554979B2 (en) 2000-06-05 2003-04-29 Applied Materials, Inc. Method and apparatus for bias deposition in a modulating electric field
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6576550B1 (en) 2000-06-30 2003-06-10 Infineon, Ag ‘Via first’ dual damascene process for copper metallization
KR100474605B1 (ko) * 2000-06-30 2005-03-10 인터내셔널 비지네스 머신즈 코포레이션 구리 금속 배선용 비아 퍼스트 듀얼 다마신 프로세스
US6573148B1 (en) 2000-07-12 2003-06-03 Koninklljke Philips Electronics N.V. Methods for making semiconductor inductor
US6562715B1 (en) 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
US20020083897A1 (en) * 2000-12-29 2002-07-04 Applied Materials, Inc. Full glass substrate deposition in plasma enhanced chemical vapor deposition
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6825447B2 (en) * 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US6383920B1 (en) 2001-01-10 2002-05-07 International Business Machines Corporation Process of enclosing via for improved reliability in dual damascene interconnects
US6472757B2 (en) * 2001-01-11 2002-10-29 Advanced Micro Devices, Inc. Conductor reservoir volume for integrated circuit interconnects
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6756672B1 (en) * 2001-02-06 2004-06-29 Advanced Micro Devices, Inc. Use of sic for preventing copper contamination of low-k dielectric layers
AU2002306436A1 (en) 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
JP4625229B2 (ja) * 2001-02-15 2011-02-02 アイメック 半導体デバイスの製造方法
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US8043484B1 (en) 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US7781327B1 (en) * 2001-03-13 2010-08-24 Novellus Systems, Inc. Resputtering process for eliminating dielectric damage
US7186648B1 (en) * 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US6545504B2 (en) 2001-06-01 2003-04-08 Macronix International Co., Ltd. Four state programmable interconnect device for bus line and I/O pad
US6577161B2 (en) 2001-06-01 2003-06-10 Macronix International Co., Ltd. One cell programmable switch using non-volatile cell with unidirectional and bidirectional states
US6531887B2 (en) 2001-06-01 2003-03-11 Macronix International Co., Ltd. One cell programmable switch using non-volatile cell
US6531780B1 (en) * 2001-06-27 2003-03-11 Advanced Micro Devices, Inc. Via formation in integrated circuit interconnects
US7211144B2 (en) * 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6734097B2 (en) * 2001-09-28 2004-05-11 Infineon Technologies Ag Liner with poor step coverage to improve contact resistance in W contacts
US6746591B2 (en) 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6729824B2 (en) 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
KR20030054783A (ko) * 2001-12-26 2003-07-02 동부전자 주식회사 반도체 소자의 제조방법
KR100464267B1 (ko) * 2001-12-31 2005-01-03 동부전자 주식회사 반도체 소자의 구리 배선 형성 방법
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6827978B2 (en) * 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6693356B2 (en) * 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6869838B2 (en) * 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
US20030194825A1 (en) * 2002-04-10 2003-10-16 Kam Law Deposition of gate metallization for active matrix liquid crystal display (AMLCD) applications
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US6887786B2 (en) * 2002-05-14 2005-05-03 Applied Materials, Inc. Method and apparatus for forming a barrier layer on a substrate
US6657304B1 (en) * 2002-06-06 2003-12-02 Advanced Micro Devices, Inc. Conformal barrier liner in an integrated circuit interconnect
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US6919639B2 (en) * 2002-10-15 2005-07-19 The Board Of Regents, The University Of Texas System Multiple copper vias for integrated circuit metallization and methods of fabricating same
US6833320B2 (en) * 2002-11-04 2004-12-21 Intel Corporation Removing sacrificial material by thermal decomposition
DE10306314B3 (de) * 2003-02-14 2004-10-28 Infineon Technologies Ag Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US6740392B1 (en) * 2003-04-15 2004-05-25 Micron Technology, Inc. Surface barriers for copper and silver interconnects produced by a damascene process
US7352053B2 (en) * 2003-10-29 2008-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Insulating layer having decreased dielectric constant and increased hardness
US7071100B2 (en) * 2004-02-27 2006-07-04 Kei-Wei Chen Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
US7119018B2 (en) * 2004-07-09 2006-10-10 International Buisness Machines Corporation Copper conductor
CN100356545C (zh) * 2004-09-21 2007-12-19 中芯国际集成电路制造(上海)有限公司 在半导体器件的双镶嵌结构中降低接触电阻的方法和结构
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
KR100637965B1 (ko) * 2004-12-22 2006-10-23 동부일렉트로닉스 주식회사 Ｆｓｇ 절연막을 이용한 반도체 소자의 금속 배선 형성 방법
US7476602B2 (en) * 2005-01-31 2009-01-13 Texas Instruments Incorporated N2 based plasma treatment for enhanced sidewall smoothing and pore sealing porous low-k dielectric films
US7687383B2 (en) * 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
KR20080089403A (ko) * 2005-12-22 2008-10-06 에이에스엠 아메리카, 인코포레이티드 도핑된 반도체 물질들의 에피택시 증착
US7365009B2 (en) * 2006-01-04 2008-04-29 United Microelectronics Corp. Structure of metal interconnect and fabrication method thereof
US20070205507A1 (en) * 2006-03-01 2007-09-06 Hui-Lin Chang Carbon and nitrogen based cap materials for metal hard mask scheme
US7435674B2 (en) * 2006-03-27 2008-10-14 International Business Machines Corporation Dielectric interconnect structures and methods for forming the same
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7855147B1 (en) 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US7645696B1 (en) 2006-06-22 2010-01-12 Novellus Systems, Inc. Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
JP2008060243A (ja) * 2006-08-30 2008-03-13 Nec Electronics Corp 半導体装置およびその製造方法
KR100792358B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
US7585758B2 (en) * 2006-11-06 2009-09-08 International Business Machines Corporation Interconnect layers without electromigration
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
DE102006056626A1 (de) * 2006-11-30 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum selektiven Herstellen einer leitenden Barrierenschicht durch ALD
DE102007004860B4 (de) * 2007-01-31 2008-11-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7922880B1 (en) 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
US7897516B1 (en) 2007-05-24 2011-03-01 Novellus Systems, Inc. Use of ultra-high magnetic fields in resputter and plasma etching
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8653664B2 (en) * 2009-07-08 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layers for copper interconnect
US8653663B2 (en) 2009-10-29 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8361900B2 (en) 2010-04-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer for copper interconnect
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
CN102437089B (zh) * 2011-07-12 2014-05-28 上海华力微电子有限公司 一种铜后道互连工艺
KR20130056014A (ko) * 2011-11-21 2013-05-29 삼성전자주식회사 듀얼 다마신 배선 구조체를 포함하는 반도체 소자
US8895436B2 (en) 2012-12-05 2014-11-25 International Business Machines Corporation Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
KR102264160B1 (ko) 2014-12-03 2021-06-11 삼성전자주식회사 비아 구조체 및 배선 구조체를 갖는 반도체 소자 제조 방법
US10985055B2 (en) * 2015-12-30 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with anti-adhesion layer
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer
US9966308B2 (en) 2016-10-04 2018-05-08 International Business Machines Corporation Semiconductor device and method of forming the semiconductor device
CN108470716A (zh) * 2018-05-18 2018-08-31 上海华虹宏力半导体制造有限公司 消除金属缺陷引起的器件短路的方法及半导体结构
US11387271B2 (en) 2019-12-17 2022-07-12 Texas Instruments Incorporated Optical sensor with trench etched through dielectric over silicon

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117273A (en) * 1990-11-16 1992-05-26 Sgs-Thomson Microelectronics, Inc. Contact for integrated circuits
JP3139781B2 (ja) * 1991-08-07 2001-03-05 沖電気工業株式会社 半導体装置およびその製造方法
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications
US5529953A (en) * 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078647A (ja) * 1999-08-24 2008-04-03 Interuniversitair Micro-Electronica Centrum (Imec) 集積回路のメタライゼーションスキームにおけるバリア層のボトムレス堆積方法
US6764950B2 (en) 2000-04-05 2004-07-20 Renesas Technology Corp. Fabrication method for semiconductor integrated circuit device
US7232757B2 (en) 2000-04-05 2007-06-19 Renesas Technology Corp. Semiconductor integrated circuit device and fabrication method for semiconductor integrated circuit device
JP2003068706A (ja) * 2001-08-24 2003-03-07 Ulvac Japan Ltd エッチング方法
JP4585719B2 (ja) * 2001-08-24 2010-11-24 株式会社アルバック エッチング方法
JP2005512312A (ja) * 2001-10-11 2005-04-28 エピオン コーポレイション 相互接続バイアを改善するためのｇｃｉｂ処理および改善された相互接続バイア
JP2008034633A (ja) * 2006-07-28 2008-02-14 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0892428A2 (en) 1999-01-20
EP0892428A3 (en) 1999-11-24
KR100275099B1 (ko) 2001-02-01
KR19990013927A (ko) 1999-02-25
US6023102A (en) 2000-02-08
EP0892428B1 (en) 2006-06-14
JP4023701B2 (ja) 2007-12-19
DE69834868T2 (de) 2007-05-16
DE69834868D1 (de) 2006-07-27
US5904565A (en) 1999-05-18
TW382798B (en) 2000-02-21

Similar Documents

Publication Publication Date Title
JP4023701B2 (ja) 集積回路における銅層間の低抵抗配線の形成方法および低抵抗金属配線
JP3708732B2 (ja) 半導体装置の製造方法
US5851367A (en) Differential copper deposition on integrated circuit surfaces and method for same
JP2964230B2 (ja) 半導体装置の自己整合的金属配線形成方法
KR100653997B1 (ko) 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법
JPH11186391A (ja) 半導体装置およびその製造方法
JP3391933B2 (ja) 半導体素子とその製造方法
CN1913125A (zh) 过孔底接触及其制造方法
JP2002064140A (ja) 半導体装置およびその製造方法
JPH10125785A (ja) 半導体集積回路の配線形成方法
CN1055788C (zh) 在半导体器件内制作内连线的方法
KR100207474B1 (ko) 돌출형 텅스텐-플러그를 구비한 배선막 구조 및그 제조방법
KR20020006030A (ko) 에칭 정지층 형성 방법 및 대머신 구조물
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20030074870A (ko) 반도체 소자의 금속 배선 형성 방법
KR100268899B1 (ko) 반도체소자의금속배선및그형성방법
KR100357194B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100196228B1 (ko) 반도체 집적회로의 배선 형성방법
KR0152922B1 (ko) 반도체 소자의 배선 형성방법
KR20040011875A (ko) 반도체 장치의 배선 형성 방법
JPH10242272A (ja) 半導体デバイスに相互接続構造を形成する方法
JPH1187500A (ja) 半導体装置及びその製造方法
KR20020055314A (ko) 반도체 소자의 금속 배선 형성 방법
JPH04348548A (ja) 半導体装置及びその製造方法
KR20000016356A (ko) 단일 바이어 에칭 및 이중 필 공정으로 형성된 집적 회로의 다중레벨 상호 접속 구조

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070601

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070928

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees