KR20220167573A - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220167573A
KR20220167573A KR1020210076707A KR20210076707A KR20220167573A KR 20220167573 A KR20220167573 A KR 20220167573A KR 1020210076707 A KR1020210076707 A KR 1020210076707A KR 20210076707 A KR20210076707 A KR 20210076707A KR 20220167573 A KR20220167573 A KR 20220167573A
Authority
KR
South Korea
Prior art keywords
upper wiring
trench
interlayer insulating
layer
disposed
Prior art date
Application number
KR1020210076707A
Other languages
English (en)
Inventor
나상철
박기철
남서우
이동익
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210076707A priority Critical patent/KR20220167573A/ko
Priority to US17/650,045 priority patent/US20220399229A1/en
Priority to CN202210305036.5A priority patent/CN115547978A/zh
Priority to TW111117852A priority patent/TW202249130A/zh
Publication of KR20220167573A publication Critical patent/KR20220167573A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Abstract

반도체 장치가 제공된다. 반도체 장치는 기판, 기판 상에 배치되는 제1 층간 절연막, 제1 층간 절연막의 내부에 배치되는 하부 배선 패턴, 제1 층간 절연막 상에 배치되는 식각 정지막, 식각 정지막 상에 배치되는 제2 층간 절연막, 제2 층간 절연막 및 식각 정지막의 내부에 형성되고, 하부 배선 패턴까지 연장되는 비아 트렌치, 비아 트렌치의 내부에 배치되고, 제2 층간 절연막과 접하고, 단일막으로 형성되는 비아, 비아 상에서 제2 층간 절연막의 내부에 형성되는 상부 배선 트렌치, 및 상부 배선 트렌치의 내부에 배치되고, 상부 배선 배리어층 및 상부 배선 배리어층 상에 배치되는 상부 배선 필링층을 포함하는 상부 배선 패턴을 포함하되, 비아의 상면은 상부 배선 필링층과 접한다.

Description

반도체 장치 및 이의 제조 방법{Semiconductor device and method for fabricating the same}
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것이다.
전자기술의 발달로 인해, 최근 반도체 소자의 다운-스케일링(down-scaling)이 급속도로 진행됨에 따라, 반도체 칩의 고집적화 및 저전력화가 요구되고 있다. 배선 등의 회로 구성요소들 사이의 간격이 점차 감소되고 있고, 이로 인해 배선과 비아 사이의 저항이 증가하는 문제가 발생되고 있다. 반도체 장치의 신뢰성을 향상시키기 위해 배선과 비아 사이의 저항이 증가하는 문제를 해결하기 위한 연구가 진행되고 있다.
본 발명이 해결하고자 하는 과제는, 상부 배선 패턴을 형성하는 공정에서 비아의 상면에 보호막을 형성함으로써, 비아의 상면 상에 상부 배선 배리어층이 형성되지 않는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것이다. 이로 인해, 상부 배선 패턴과 비아 사이의 컨택 저항을 감소시켜 반도체 장치의 신뢰성을 향상시킬 수 있다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 몇몇 실시예는, 기판, 기판 상에 배치되는 제1 층간 절연막, 제1 층간 절연막의 내부에 배치되는 하부 배선 패턴, 제1 층간 절연막 상에 배치되는 식각 정지막, 식각 정지막 상에 배치되는 제2 층간 절연막, 제2 층간 절연막 및 식각 정지막의 내부에 형성되고, 하부 배선 패턴까지 연장되는 비아 트렌치, 비아 트렌치의 내부에 배치되고, 제2 층간 절연막과 접하고, 단일막으로 형성되는 비아, 비아 상에서 제2 층간 절연막의 내부에 형성되는 상부 배선 트렌치, 및 상부 배선 트렌치의 내부에 배치되고, 상부 배선 배리어층 및 상부 배선 배리어층 상에 배치되는 상부 배선 필링층을 포함하는 상부 배선 패턴을 포함하되, 비아의 상면은 상부 배선 필링층과 접한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 다른 몇몇 실시예는, 기판, 기판 상에 배치되는 제1 층간 절연막, 제1 층간 절연막의 내부에 배치되는 하부 배선 패턴, 제1 층간 절연막 상에 배치되는 제2 층간 절연막, 제2 층간 절연막의 내부에 형성되고, 하부 배선 패턴까지 연장되는 비아 트렌치, 비아 트렌치의 내부를 완전히 채우고, 제2 층간 절연막과 접하는 비아, 비아 상에서 제2 층간 절연막의 내부에 형성되는 상부 배선 트렌치, 및 상부 배선 트렌치의 내부에 배치되고, 상부 배선 배리어층 및 상부 배선 배리어층 상에 배치되는 상부 배선 필링층을 포함하는 상부 배선 패턴을 포함하되, 비아는 상부 배선 배리어층과 수직 방향으로 오버랩되지 않는다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 제조 방법의 몇몇 실시예는, 기판 상에 하부 배선 패턴 및 하부 배선 패턴을 둘러싸는 제1 층간 절연막을 형성하고, 제1 층간 절연막 상에 식각 정지막을 형성하고, 식각 정지막 상에 제2 층간 절연막을 형성하고, 제2 층간 절연막의 내부에 하부 배선 패턴을 노출시키는 비아 트렌치를 형성하고, 비아 트렌치의 내부에 제2 층간 절연막과 접하는 비아를 형성하고, 비아의 상면 상에 보호막을 형성하고, 보호막의 측벽 상에 상부 배선 배리어층을 형성하고, 보호막을 제거하고, 비아의 상면 및 상부 배선 배리어층 상에 상부 배선 필링층을 형성하는 것을 포함하되, 비아는 단일막으로 형성되고, 비아의 상면은 상부 배선 배리어층 사이에서 상부 배선 필링층과 접한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 2는 도 1의 R1 영역을 확대한 확대도이다.
도 3 내지 도 8은 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 9 내지 도 13은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 14는 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 15는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 16은 도 15의 R2 영역을 확대한 확대도이다.
도 17은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 18은 도 17의 R3 영역을 확대한 확대도이다.
도 19는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 20은 도 19의 R4 영역을 확대한 확대도이다.
도 21은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 22는 도 21의 R5 영역을 확대한 확대도이다.
도 23은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 24 내지 도 28은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
이하에서, 도 1 및 도 2를 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다. 도 2는 도 1의 R1 영역을 확대한 확대도이다.
도 1 및 도 2를 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치는 기판(100), 제1 층간 절연막(110), 하부 배선 패턴(120), 식각 정지막(130), 제2 층간 절연막(140), 비아(150) 및 상부 배선 패턴(160)을 포함한다.
기판(100)은 베이스 기판과 에피층이 적층된 구조일 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있다.
또한, 도시되지 않았지만, 기판(100)은 도전성 패턴을 포함할 수 있다. 도전성 패턴은 금속 배선 또는 컨택 등일 수도 있고, 트랜지스터의 게이트 전극, 트랜지스터의 소오스/드레인, 또는 다이오드 등일 수도 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 층간 절연막(110)은 기판(100) 상에 배치될 수 있다. 제1 층간 절연막(110)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 제1 층간 절연막(110)은 배선 사이의 커플링 형상을 경감시키기 위해 저유전율 물질을 포함할 수 있다.
하부 배선 트렌치(T1)는 제1 층간 절연막(110)의 내부에 형성될 수 있다. 하부 배선 트렌치(T1)는 제1 층간 절연막(110)의 상면으로부터 기판(100)을 향해 연장될 수 있다.
하부 배선 패턴(120)은 제1 층간 절연막(110)의 내부에 배치될 수 있다. 하부 배선 패턴(120)은 하부 배선 트렌치(T1)의 내부에 배치될 수 있다. 하부 배선 패턴(120)은 하부 배선 배리어층(121), 하부 배선 필링층(122) 및 하부 배선 캡핑 패턴(123)을 포함할 수 있다.
하부 배선 배리어층(121)은 하부 배선 트렌치(T1)의 바닥면 및 측벽 상에 배치될 수 있다. 예를 들어, 하부 배선 배리어층(121)은 컨포말하게 형성될 수 있다. 하부 배선 배리어층(121)은 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 탄질화물(WCN), 지르코늄(Zr), 지르코늄 질화물(ZrN), 바나듐(V), 바나듐 질화물(VN), 니오븀(Nb), 니오븀 질화물(NbN) 및 이들의 조합 중 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
하부 배선 필링층(122)은 하부 배선 트렌치(T1)의 내부에서 하부 배선 배리어층(121) 상에 배치될 수 있다. 하부 배선 필링층(122)은 하부 배선 배리어층(121) 상에서 하부 배선 트렌치(T1)의 내부를 채울 수 있다. 하부 배선 필링층(122)은 예를 들어, 구리(Cu), 탄소(C), 은(Ag), 코발트(Co), 탄탈륨(Ta), 인듐(In), 주석(Sn), 아연(Zn), 망간(Mn), 티타늄(Ti), 마그네슘(Mg), 크롬(Cr), 게르마늄(Ge), 스트론튬(Sr), 백금(Pt), 마그네슘(Mg), 알루미늄(Al), 지르코늄(Zr), 텅스텐(W), 루테늄(Ru), 이리듐(Ir) 및 로듐(Rh) 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
하부 배선 캡핑 패턴(123)은 하부 배선 트렌치(T1)의 내부에서 하부 배선 배리어층(121) 및 하부 배선 필링층(122) 상에 배치될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 하부 배선 캡핑 패턴(123)은 하부 배선 배리어층(121) 사이에서 하부 배선 필링층(122) 상에 배치될 수 있다. 하부 배선 캡핑 패턴(123)은 예를 들어, 코발트(Co), 루테늄(Ru) 및 망간(Mn) 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
식각 정지막(130)은 제1 층간 절연막(110) 및 하부 배선 배리어층(121) 상에 배치될 수 있다. 식각 정지막(130)은 예를 들어, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄소질화물 등을 포함할 수 있다. 다른 몇몇 실시예에서, 식각 정지막(130)은 금속 예를 들어, 알루미늄(Al)을 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제2 층간 절연막(140)은 식각 정지막(130) 상에 배치될 수 있다. 제2 층간 절연막(140)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 제2 층간 절연막(140)은 배선 사이의 커플링 형상을 경감시키기 위해 저유전율 물질을 포함할 수 있다.
비아 트렌치(T2)는 제2 층간 절연막(140) 및 식각 정지막(130)의 내부에 형성될 수 있다. 비아 트렌치(T2)는 하부 배선 패턴(120)까지 연장될 수 있다. 예를 들어, 비아 트렌치(T2)는 하부 배선 캡핑 패턴(123)을 관통하여 하부 배선 필링층(122)까지 연장될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 비아 트렌치(T2)는 하부 배선 캡핑 패턴(123)까지 연장되어 하부 배선 캡핑 패턴(123)의 상면을 노출시킬 수 있다.
비아(150)는 비아 트렌치(T2)의 내부에 배치될 수 있다. 예를 들어, 비아(150)는 비아 트렌치(T2)의 내부를 완전히 채울 수 있다. 비아(150)의 측벽은 제2 층간 절연막(140)과 접할 수 있다.
비아(150)는 단일막으로 형성될 수 있다. 즉, 비아(150)의 측벽에 배리어층이 배치되지 않는다. 비아(150)는 하부 배선 필링층(122)과 다른 물질을 포함할 수 있다. 비아(150)는 예를 들어, 구리(Cu), 탄소(C), 은(Ag), 코발트(Co), 탄탈륨(Ta), 인듐(In), 주석(Sn), 아연(Zn), 망간(Mn), 티타늄(Ti), 마그네슘(Mg), 크롬(Cr), 게르마늄(Ge), 스트론튬(Sr), 백금(Pt), 마그네슘(Mg), 알루미늄(Al), 지르코늄(Zr), 텅스텐(W), 루테늄(Ru), 이리듐(Ir) 및 로듐(Rh) 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
상부 배선 트렌치(T3)는 제2 층간 절연막(140)의 내부에 형성될 수 있다. 상부 배선 트렌치(T3)는 제2 층간 절연막(140)의 상면으로부터 비아(150)의 상면(150a)까지 연장될 수 있다. 상부 배선 트렌치(T3)의 수평 방향(DR1)의 폭은 비아 트렌치(T2)의 수평 방향(DR1)의 폭보다 클 수 있다. 예를 들어, 상부 배선 트렌치(T3)의 하면(T3a)은 비아(150)의 상면(150a)과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
상부 배선 패턴(160)은 제2 층간 절연막(140)의 내부에 배치될 수 있다. 상부 배선 패턴(160)은 상부 배선 트렌치(T3)의 내부에 배치될 수 있다. 상부 배선 패턴(160)은 상부 배선 배리어층(161), 상부 배선 필링층(162) 및 상부 배선 캡핑 패턴(163)을 포함할 수 있다.
상부 배선 배리어층(161)은 상부 배선 트렌치(T3)의 바닥면 및 측벽 상에 배치될 수 있다. 예를 들어, 상부 배선 배리어층(161)은 컨포말하게 형성될 수 있다. 상부 배선 배리어층(161)은 비아(150)와 수직 방향(DR2)으로 오버랩되지 않는다. 상부 배선 배리어층(161)은 제1 부분(161_1) 및 제2 부분(161_2)을 포함할 수 있다.
상부 배선 배리어층(161)의 제1 부분(161_1)은 상부 배선 트렌치(T3)의 바닥면 상에 배치될 수 있다. 상부 배선 배리어층(161)의 제1 부분(161_1)은 비아(150)의 양 측에 배치될 수 있다. 즉, 상부 배선 배리어층(161)의 제1 부분(161_1) 사이에서 비아(150)의 상면(150a)이 노출될 수 있다.
상부 배선 배리어층(161)의 제2 부분(161_2)은 상부 배선 트렌치(T3)의 측벽 상에 배치될 수 있다. 상부 배선 배리어층(161)의 제2 부분(161_2)은 상부 배선 배리어층(161)의 제1 부분(161_1)과 연결될 수 있다.
상부 배선 배리어층(161)은 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 탄질화물(WCN), 지르코늄(Zr), 지르코늄 질화물(ZrN), 바나듐(V), 바나듐 질화물(VN), 니오븀(Nb), 니오븀 질화물(NbN) 및 이들의 조합 중 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
상부 배선 필링층(162)은 상부 배선 트렌치(T3)의 내부에서 상부 배선 배리어층(161) 및 비아(150)의 상면(150a) 상에 배치될 수 있다. 상부 배선 필링층(162)은 상부 배선 배리어층(161) 및 비아(150)의 상면(150a) 상에서 상부 배선 트렌치(T3)의 내부를 채울 수 있다.
상부 배선 필링층(162)의 일부는 상부 배선 배리어층(161)의 제1 부분(161_1) 사이에 배치될 수 있다. 상부 배선 필링층(162)은 상부 배선 배리어층(161)의 제1 부분(161_1) 사이에서 비아(150)의 상면(150a)과 접할 수 있다. 상부 배선 배리어층(161)의 제1 부분(161_1) 사이에 배치되는 상부 배선 필링층(162)의 수평 방향(DR1)의 폭(W1)은 비아(150)의 상면(150a)의 수평 방향(DR1)의 폭(W2)과 동일할 수 있다.
상부 배선 필링층(162)은 비아(150)와 다른 물질을 포함할 수 있다. 상부 배선 필링층(162)은 구리(Cu), 탄소(C), 은(Ag), 코발트(Co), 탄탈륨(Ta), 인듐(In), 주석(Sn), 아연(Zn), 망간(Mn), 티타늄(Ti), 마그네슘(Mg), 크롬(Cr), 게르마늄(Ge), 스트론튬(Sr), 백금(Pt), 마그네슘(Mg), 알루미늄(Al), 지르코늄(Zr), 텅스텐(W), 루테늄(Ru), 이리듐(Ir) 및 로듐(Rh) 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
상부 배선 캡핑 패턴(163)은 상부 배선 트렌치(T3)의 내부에서 상부 배선 배리어층(161) 및 상부 배선 필링층(162) 상에 배치될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 상부 배선 캡핑 패턴(163)은 상부 배선 배리어층(161)의 제2 부분(161_2) 사이에서 상부 배선 필링층(162) 상에 배치될 수 있다. 상부 배선 캡핑 패턴(163)은 예를 들어, 코발트(Co), 루테늄(Ru) 및 망간(Mn) 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
이하에서, 도 1 내지 도 8을 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 3 내지 도 8은 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 3을 참조하면, 기판(100) 상에 제1 층간 절연막(110)이 형성될 수 있다. 이어서, 제1 층간 절연막(110)의 내부에 하부 배선 트렌치(T1)가 형성될 수 있다. 이어서, 하부 배선 트렌치(T1)의 내부에 하부 배선 패턴(120)이 형성될 수 있다.
하부 배선 패턴(120)은 하부 배선 트렌치(T1)의 내부에 순차적으로 형성된 하부 배선 배리어층(121), 하부 배선 필링층(122) 및 하부 배선 캡핑 패턴(123)을 포함할 수 있다. 이어서, 제1 층간 절연막(110) 및 하부 배선 패턴(120) 상에 식각 정지막(130) 및 제2 층간 절연막(140)이 순차적으로 형성될 수 있다.
도 4를 참조하면, 제2 층간 절연막(140)의 내부에 상부 배선 트렌치(T3) 및 비아 트렌치(T2)가 형성될 수 있다. 구체적으로, 제2 층간 절연막(140)의 상면으로부터 하부 배선 패턴(120)을 향해 연장되는 상부 배선 트렌치(T3)가 형성될 수 있다. 상부 배선 트렌치(T3)의 하면은 제2 층간 절연막(140)의 내부에 형성될 수 있다.
이어서, 상부 배선 트렌치(T3)의 하면으로부터 하부 배선 패턴(120)을 향해 연장되는 비아 트렌치(T2)가 형성될 수 있다. 비아 트렌치(T2)는 식각 정지막(130)을 수직 방향(DR2)으로 관통하여 하부 배선 패턴(120)을 노출시킬 수 있다. 예를 들어, 비아 트렌치(T2)는 하부 배선 캡핑 패턴(123)을 수직 방향(DR2)으로 관통하여 하부 배선 필링층(122)을 노출시킬 수 있다.
비아 트렌치(T2)는 상부 배선 트렌치(T3)와 수직 방향(DR2)으로 오버랩될 수 있다. 상부 배선 트렌치(T3)의 수평 방향(DR1)의 폭은 비아 트렌치(T2)의 수평 방향(DR1)의 폭보다 클 수 있다.
도 5를 참조하면, 비아 트렌치(T2)의 내부에 비아(150)가 형성될 수 있다. 예를 들어, 비아(150)는 비아 트렌치(T2)를 완전히 채울 수 있다. 비아(150)는 단일막으로 형성될 수 있다.
도 6을 참조하면, 비아(150)의 상면 상에 보호막(170)이 형성될 수 있다. 예를 들어, 보호막(170)은 비아(150)의 상면과 수직 방향(DR2)으로 완전히 오버랩될 수 있다. 보호막(170)의 수평 방향(DR1)의 폭은 비아(150)의 상면의 수평 방향(DR1)의 폭과 동일할 수 있다.
보호막(170)은 비아(150)의 상면과 접하는 헤드 부분 및 헤드 부분으로부터 상부 배선 트렌치(T3)의 내부로 연장되는 꼬리 부분을 포함할 수 있다. 보호막(170)의 헤드 부분은 비아(150)의 상면에 부착되기 쉬운 물질을 포함할 수 있다. 보호막(170)의 헤드 부분은 예를 들어, 실리콘 산화물을 포함할 수 있다. 보호막(170)의 꼬리 부분은 후술하는 상부 배선 배리어층(161)이 부착되기 어려운 물질을 포함할 수 있다. 보호막(170)의 꼬리 부분은 예를 들어, 탄소 원소를 포함할 수 있다.
도 7을 참조하면, 상부 배선 트렌치(T3)의 바닥면 및 측벽 상에 상부 배선 배리어층(161)이 형성될 수 있다. 상부 배선 배리어층(161)의 제1 부분(161_1)은 상부 배선 트렌치(T3)의 바닥면 상에 형성될 수 있다. 상부 배선 배리어층(161)의 제1 부분(161_1)은 보호막(170)의 측벽 상에 형성될 수 있다. 상부 배선 배리어층(161)의 제2 부분(161_2)은 상부 배선 트렌치(T3)의 측벽 상에 형성될 수 있다. 상부 배선 배리어층(161)은 보호막(170)의 상면 상에는 형성되지 않는다. 예를 들어, 상부 배선 배리어층(161)은 컨포말하게 형성될 수 있다.
도 7에는 보호막(170)의 수직 방향(DR2)의 두께가 상부 배선 배리어층(161)의 제1 부분(161_1)의 수직 방향(DR2)의 두께보다 크게 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 8을 참조하면, 보호막(170)이 제거될 수 있다. 예를 들어, 보호막(170)은 수소 플라즈마 처리 공정을 통해 제거될 수 있다. 보호막(170)이 제거됨으로써, 상부 배선 배리어층(161)의 제1 부분(161_1) 사이에서 비아(150)의 상면이 노출될 수 있다.
도 1을 참조하면, 상부 배선 트렌치(T3)의 내부에서 비아(150)의 상면 및 상부 배선 배리어층(161) 상에 상부 배선 필링층(162)이 형성될 수 있다. 상부 배선 필링층(162)은 상부 배선 트렌치(T3)의 내부를 채울 수 있다.
이어서, 상부 배선 트렌치(T3)의 내부에서 상부 배선 배리어층(161)의 상부의 일부 및 상부 배선 필링층(162)의 상부의 일부가 식각될 수 있다. 이어서, 상부 배선 배리어층(161) 및 상부 배선 필링층(162)이 식각된 부분에 상부 배선 캡핑 패턴(163)이 형성될 수 있다. 이러한 제조 공정을 통해 도 1에 도시된 반도체 장치가 제조될 수 있다.
본 발명의 몇몇 실시예에 따른 반도체 장치 및 반도체 장치의 제조 방법은 상부 배선 패턴(160)을 형성하는 공정에서 비아(150)의 상면에 보호막(170)을 형성함으로써, 비아(150)의 상면 상에 상부 배선 배리어층(161)이 형성되지 않는다. 이로 인해, 상부 배선 패턴(160)과 비아(150) 사이의 컨택 저항을 감소시켜 반도체 장치의 신뢰성을 향상시킬 수 있다.
이하에서, 도 9 내지 13을 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명한다. 도 3 내지 도 8에 도시된 반도체 장치의 제조 방법과의 차이점을 중심으로 설명한다.
도 9 내지 도 13은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 9를 참조하면, 기판(100) 상에 제1 층간 절연막(110)이 형성될 수 있다. 이어서, 제1 층간 절연막(110)의 내부에 하부 배선 트렌치(T1)가 형성될 수 있다. 이어서, 하부 배선 트렌치(T1)의 내부에 하부 배선 패턴(120)이 형성될 수 있다.
하부 배선 패턴(120)은 하부 배선 트렌치(T1)의 내부에 순차적으로 형성된 하부 배선 배리어층(121), 하부 배선 필링층(122) 및 하부 배선 캡핑 패턴(123)을 포함할 수 있다. 이어서, 제1 층간 절연막(110) 및 하부 배선 패턴(120) 상에 식각 정지막(130) 및 제2 층간 절연막(140)이 순차적으로 형성될 수 있다. 도 9에 도시된 제2 층간 절연막(140)의 수직 방향(DR2)의 두께는 도 3에 도시된 제2 층간 절연막(140)의 수직 방향(DR2)의 두께보다 작게 형성될 수 있다.
도 10을 참조하면, 제2 층간 절연막(140)의 내부에 비아 트렌치(T2)가 형성될 수 있다. 구체적으로, 제2 층간 절연막(140)의 상면으로부터 하부 배선 패턴(120)을 향해 연장되는 비아 트렌치(T2)가 형성될 수 있다. 비아 트렌치(T2)는 식각 정지막(130)을 수직 방향(DR2)으로 관통하여 하부 배선 패턴(120)을 노출시킬 수 있다. 예를 들어, 비아 트렌치(T2)는 하부 배선 캡핑 패턴(123)을 수직 방향(DR2)으로 관통하여 하부 배선 필링층(122)을 노출시킬 수 있다.
도 11을 참조하면, 비아 트렌치(T2)의 내부에 비아(150)가 형성될 수 있다. 예를 들어, 비아(150)는 비아 트렌치(T2)를 완전히 채울 수 있다. 비아(150)는 단일막으로 형성될 수 있다.
도 12를 참조하면, 비아(150) 및 도 11에 도시된 제2 층간 절연막(140) 상에 제2 층간 절연막(140)이 추가적으로 형성될 수 있다.
도 13을 참조하면, 제2 층간 절연막(140)의 내부에 상부 배선 트렌치(T3)가 형성될 수 있다. 구체적으로, 제2 층간 절연막(140)의 상면으로부터 하부 배선 패턴(120)을 향해 연장되는 상부 배선 트렌치(T3)가 형성될 수 있다. 상부 배선 트렌치(T3)의 하면은 제2 층간 절연막(140)의 내부에 형성될 수 있다. 상부 배선 트렌치(T3)는 비아(150)의 상면을 노출시킬 수 있다. 상부 배선 트렌치(T3)의 수평 방향(DR1)의 폭은 비아 트렌치(T2)의 수평 방향(DR1)의 폭보다 클 수 있다.
이어서, 도 6 내지 도 8에 도시된 제조 공정을 수행한 후에, 상부 배선 트렌치(T3)의 내부에서 비아(150)의 상면 및 상부 배선 배리어층(161) 상에 상부 배선 필링층(162) 및 상부 배선 캡핑 패턴(163)이 순차적으로 형성될 수 있다. 이러한 제조 공정을 통해 도 1에 도시된 반도체 장치가 제조될 수 있다.
이하에서, 도 14를 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 및 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 14는 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 14를 참조하면, 본 발명의 다른 몇몇 실시예에 따른 반도체 장치는 하부 배선 패턴(220)이 하부 배선 배리어층(221) 및 하부 배선 배리어층(221) 상에서 하부 배선 트렌치(T1)를 완전히 채우는 하부 배선 필링층(222)을 포함한다. 또한, 상부 배선 패턴(260)은 상부 배선 배리어층(261) 및 상부 배선 배리어층(261) 상에서 상부 배선 트렌치(T3)를 완전히 채우는 상부 배선 필링층(262)을 포함한다.
하부 배선 배리어층(221)의 최상면 및 하부 배선 필링층(222) 상면 각각은 식각 정지막(130)과 접할 수 있다. 상부 배선 배리어층(261)의 최상면 및 상부 배선 필링층(262)의 상면 각각은 제2 층간 절연막(140)의 상면과 동일 평면 상에 형성될 수 있다.
이하에서, 도 15 및 도 16을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 및 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 15는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다. 도 16은 도 15의 R2 영역을 확대한 확대도이다.
도 15 및 도 16을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 상부 배선 패턴(360)이 상부 배선 배리어층(361), 상부 배선 필링층(362) 및 상부 배선 캡핑 패턴(163)을 포함할 수 있다. 상부 배선 배리어층(361)은 제1 부분(361_1) 및 제2 부분(161_2)을 포함할 수 있다.
상부 배선 배리어층(361)의 제1 부분(361_1)은 상부 배선 트렌치(T3)의 바닥면 상에 배치될 수 있다. 상부 배선 배리어층(361)의 제1 부분(361_1)은 비아(150)의 양 측에 배치될 수 있다. 상부 배선 배리어층(361)의 제1 부분(361_1)의 적어도 일부는 비아(150)의 상면(105a) 상에 배치될 수 있다. 상부 배선 배리어층(361)의 제1 부분(361_1) 사이에서 비아(150)의 상면(150a)이 노출될 수 있다. 상부 배선 배리어층(361)의 제2 부분(161_2)은 상부 배선 트렌치(T3)의 측벽 상에 배치될 수 있다.
상부 배선 필링층(362)은 상부 배선 트렌치(T3)의 내부에서 상부 배선 배리어층(361) 및 비아(150)의 상면(150a) 상에 배치될 수 있다. 상부 배선 필링층(362)의 일부는 상부 배선 배리어층(361)의 제1 부분(361_1) 사이에 배치될 수 있다. 상부 배선 필링층(362)은 상부 배선 배리어층(361)의 제1 부분(361_1) 사이에서 비아(150)의 상면(150a)과 접할 수 있다. 상부 배선 배리어층(361)의 제1 부분(361_1) 사이에 배치되는 상부 배선 필링층(362)의 수평 방향(DR1)의 폭(W3)은 비아(150)의 상면(150a)의 수평 방향(DR1)의 폭(W2)보다 클 수 있다.
이하에서, 도 17 및 도 18을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 및 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 17은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다. 도 18은 도 17의 R3 영역을 확대한 확대도이다.
도 17 및 도 18을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 상부 배선 패턴(460)이 상부 배선 배리어층(461), 상부 배선 필링층(462) 및 상부 배선 캡핑 패턴(163)을 포함할 수 있다. 상부 배선 배리어층(461)은 제1 부분(461_1) 및 제2 부분(161_2)을 포함할 수 있다.
상부 배선 배리어층(461)의 제1 부분(461_1)은 상부 배선 트렌치(T3)의 바닥면 상에 배치될 수 있다. 상부 배선 배리어층(461)의 제1 부분(461_1)은 비아(150)의 양 측에 배치될 수 있다. 상부 배선 배리어층(461)의 제1 부분(461_1) 사이에서 비아(150)의 상면(150a)이 노출될 수 있다. 또한, 상부 배선 배리어층(461)의 제1 부분(461_1) 사이에서 제2 층간 절연막(140)이 노출될 수 있다. 상부 배선 배리어층(461)의 제2 부분(161_2)은 상부 배선 트렌치(T3)의 측벽 상에 배치될 수 있다.
상부 배선 필링층(462)은 상부 배선 트렌치(T3)의 내부에서 상부 배선 배리어층(461), 비아(150)의 상면(150a) 및 제2 층간 절연막(140) 상에 배치될 수 있다. 상부 배선 필링층(462)의 일부는 상부 배선 배리어층(461)의 제1 부분(461_1) 사이에 배치될 수 있다. 상부 배선 필링층(462)은 상부 배선 배리어층(461)의 제1 부분(461_1) 사이에서 비아(150)의 상면(150a) 및 제2 층간 절연막(140) 각각과 접할 수 있다. 상부 배선 배리어층(461)의 제1 부분(461_1) 사이에 배치되는 상부 배선 필링층(462)의 수평 방향(DR1)의 폭(W4)은 비아(150)의 상면(150a)의 수평 방향(DR1)의 폭(W2)보다 작을 수 있다.
이하에서, 도 19 및 도 20을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 및 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 19는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다. 도 20은 도 19의 R4 영역을 확대한 확대도이다.
도 19 및 도 20을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 비아(550)의 상면(550a)이 상부 배선 트렌치(T3)의 하면(T3a)보다 높게 형성될 수 있다.
상부 배선 패턴(560)은 상부 배선 배리어층(561), 상부 배선 필링층(562) 및 상부 배선 캡핑 패턴(163)을 포함할 수 있다. 상부 배선 배리어층(561)은 제1 부분(561_1) 및 제2 부분(161_2)을 포함할 수 있다.
상부 배선 배리어층(561)의 제1 부분(561_1)은 상부 배선 트렌치(T3)의 바닥면 상에 배치될 수 있다. 상부 배선 배리어층(561)의 제1 부분(561_1)은 비아(150)의 양 측에 배치될 수 있다. 상부 배선 배리어층(561)의 제1 부분(561_1) 사이에서 비아(550)의 상면(550a) 및 측벽의 일부가 노출될 수 있다. 또한, 상부 배선 배리어층(561)의 제1 부분(561_1) 사이에서 제2 층간 절연막(140)이 노출될 수 있다. 상부 배선 배리어층(561)의 제2 부분(161_2)은 상부 배선 트렌치(T3)의 측벽 상에 배치될 수 있다.
상부 배선 필링층(562)은 상부 배선 트렌치(T3)의 내부에서 상부 배선 배리어층(561), 비아(550)의 상면(550a), 비아(550)의 측벽의 일부 및 제2 층간 절연막(140) 상에 배치될 수 있다. 상부 배선 필링층(562)의 일부는 상부 배선 배리어층(561)의 제1 부분(561_1) 사이에 배치될 수 있다. 또한, 상부 배선 필링층(562)의 일부는 상부 배선 배리어층(561)의 제1 부분(561_1)과 비아(550) 사이에 배치될 수 있다.
상부 배선 필링층(562)은 상부 배선 배리어층(561)의 제1 부분(561_1) 사이에서 비아(550)의 상면(550a), 비아(550)의 측벽의 일부 및 제2 층간 절연막(140) 각각과 접할 수 있다. 또한, 상부 배선 필링층(562)은 상부 배선 배리어층(561)의 제1 부분(561_1)과 비아(550) 사이에서 제2 층간 절연막(140)과 접할 수 있다. 상부 배선 배리어층(561)의 제1 부분(561_1) 사이의 수평 방향(DR1)의 폭(W5)은 상부 배선 트렌치(T3)와 동일 평면 상에 형성되는 비아(550) 부분의 수평 방향(DR1)의 폭(W2)보다 작을 수 있다.
이하에서, 도 21 및 도 22를 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 및 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 21은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다. 도 22는 도 21의 R5 영역을 확대한 확대도이다.
도 21 및 도 22를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 비아(650)의 상면(650a)이 상부 배선 트렌치(T3)의 하면(T3a)보다 낮게 형성될 수 있다. 비아(650)는 비아 트렌치(T2)의 내부의 일부에 배치될 수 있다. 상부 배선 패턴(660)은 비아 트렌치(T2)의 내부의 나머지 일부에 배치될 수 있다.
상부 배선 패턴(660)은 상부 배선 배리어층(661), 상부 배선 필링층(662) 및 상부 배선 캡핑 패턴(163)을 포함할 수 있다. 상부 배선 배리어층(661)은 제1 부분(661_1), 제2 부분(161_2) 및 제3 부분(661_3)을 포함할 수 있다.
상부 배선 배리어층(661)의 제1 부분(661_1)은 상부 배선 트렌치(T3)의 바닥면 상에 배치될 수 있다. 상부 배선 배리어층(661)의 제1 부분(661_1)은 비아(650)의 양 측에 배치될 수 있다. 상부 배선 배리어층(661)의 제2 부분(161_2)은 상부 배선 트렌치(T3)의 측벽 상에 배치될 수 있다.
상부 배선 배리어층(661)의 제3 부분(661_3)은 비아(650)의 상면(650a) 상에서 비아 트렌치(T2)의 측벽 상에 배치될 수 있다. 상부 배선 배리어층(661)의 제3 부분(661_3)은 비아(650)의 상면(650a)과 수직 방향(DR2)으로 이격될 수 있다.
상부 배선 필링층(662)은 상부 배선 트렌치(T3)의 내부에서 상부 배선 배리어층(661) 상에 배치될 수 있다. 상부 배선 필링층(662)은 비아 트렌치(T2)의 내부에서 비아(650)의 상면(650a) 및 상부 배선 배리어층(661) 상에 배치될 수 있다.
상부 배선 필링층(662)은 상부 배선 배리어층(661)의 제3 부분(661_3)과 비아(650)의 상면(650a) 사이에 배치될 수 있다. 상부 배선 배리어층(661)의 제3 부분(661_3)과 비아(650)의 상면(650a) 사이에 배치되는 상부 배선 필링층(662)은 제2 층간 절연막(140) 및 비아(650)의 상면(650a) 각각과 접할 수 있다.
이하에서, 도 23을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 및 도 2에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 23은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 도면이다.
도 23을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 상부 배선 패턴(760)이 상부 배선 배리어층(761), 상부 배선 필링층(762) 및 상부 배선 캡핑 패턴(763)을 포함할 수 있다.
상부 배선 트렌치(T4)의 수평 방향(DR1)의 폭은 제2 층간 절연막(140)의 상면에 인접할수록 작게 형성될 수 있다. 상부 배선 배리어층(761)은 상부 배선 트렌치(T4)의 바닥면 상에 배치될 수 있다. 상부 배선 배리어층(761)은 비아(150)의 양 측에 배치될 수 있다. 상부 배선 배리어층(761) 사이에서 비아(150)의 상면(150a)이 노출될 수 있다. 상부 배선 배리어층(761)은 상부 배선 트렌치(T4)의 측벽 상에는 배치되지 않는다.
상부 배선 필링층(762)은 상부 배선 트렌치(T4)의 내부에서 상부 배선 배리어층(761) 및 비아(150)의 상면(150a) 상에 배치될 수 있다. 상부 배선 필링층(762)의 일부는 상부 배선 배리어층(761) 사이에 배치될 수 있다. 상부 배선 필링층(762)은 상부 배선 배리어층(761) 사이에서 비아(150)의 상면(150a)과 접할 수 있다. 상부 배선 필링층(762)의 측벽은 제2 층간 절연막(140)과 접할 수 있다. 상부 배선 캡핑 패턴(763)은 상부 배선 필링층(762)의 상면 상에 배치될 수 있다.
이하에서, 도 23 내지 도 28을 참조하여 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명한다. 도 3 내지 도 8에 도시된 반도체 장치의 제조 방법과의 차이점을 중심으로 설명한다.
도 24 내지 도 28은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 24를 참조하면, 기판(100) 상에 제1 층간 절연막(110)이 형성될 수 있다. 이어서, 제1 층간 절연막(110)의 내부에 하부 배선 트렌치(T1)가 형성될 수 있다. 이어서, 하부 배선 트렌치(T1)의 내부에 하부 배선 패턴(120)이 형성될 수 있다.
하부 배선 패턴(120)은 하부 배선 트렌치(T1)의 내부에 순차적으로 형성된 하부 배선 배리어층(121), 하부 배선 필링층(122) 및 하부 배선 캡핑 패턴(123)을 포함할 수 있다. 이어서, 제1 층간 절연막(110) 및 하부 배선 패턴(120) 상에 식각 정지막(130) 및 제2 층간 절연막(140)이 순차적으로 형성될 수 있다. 도 24에 도시된 제2 층간 절연막(140)의 수직 방향(DR2)의 두께는 도 3에 도시된 제2 층간 절연막(140)의 수직 방향(DR2)의 두께보다 작게 형성될 수 있다.
이어서, 제2 층간 절연막(140)의 내부에 비아 트렌치(T2)가 형성될 수 있다. 구체적으로, 제2 층간 절연막(140)의 상면으로부터 하부 배선 패턴(120)을 향해 연장되는 비아 트렌치(T2)가 형성될 수 있다. 비아 트렌치(T2)는 식각 정지막(130)을 수직 방향(DR2)으로 관통하여 하부 배선 패턴(120)을 노출시킬 수 있다. 예를 들어, 비아 트렌치(T2)는 하부 배선 캡핑 패턴(123)을 수직 방향(DR2)으로 관통하여 하부 배선 필링층(122)을 노출시킬 수 있다.
이어서, 비아 트렌치(T2)의 내부에 비아(150)가 형성될 수 있다. 예를 들어, 비아(150)는 비아 트렌치(T2)를 완전히 채울 수 있다. 비아(150)는 단일막으로 형성될 수 있다.
이어서, 비아(150)의 상면 상에 보호막(170)이 형성될 수 있다. 예를 들어, 보호막(170)은 비아(150)의 상면과 수직 방향(DR2)으로 완전히 오버랩될 수 있다. 보호막(170)의 수평 방향(DR1)의 폭은 비아(150)의 상면의 수평 방향(DR1)의 폭과 동일할 수 있다.
도 25를 참조하면, 제2 층간 절연막(140)의 상면 상에 상부 배선 배리어층(761)이 형성될 수 있다. 상부 배선 배리어층(761)은 보호막(170)의 측벽 상에 형성될 수 있다. 상부 배선 배리어층(761)은 보호막(170)의 상면 상에는 형성되지 않는다. 예를 들어, 상부 배선 배리어층(761)은 컨포말하게 형성될 수 있다.
도 26을 참조하면, 보호막(170)이 제거될 수 있다. 예를 들어, 보호막(170)은 수소 플라즈마 처리 공정을 통해 제거될 수 있다. 보호막(170)이 제거됨으로써, 상부 배선 배리어층(761) 사이에서 비아(150)의 상면이 노출될 수 있다.
도 27을 참조하면, 비아(150)의 상면 및 상부 배선 배리어층(761) 상에 상부 배선 필링층(762) 및 상부 배선 캡핑 패턴(763)이 순차적으로 형성될 수 있다.
도 28을 참조하면, 상부 배선 배리어층(761), 상부 배선 필링층(762) 및 상부 배선 캡핑 패턴(763)을 패터닝하여 상부 배선 패턴(760)이 형성될 수 있다. 구체적으로, 상부 배선 캡핑 패턴(763) 상에 마스크 패턴을 형성한 후에, 마스크 패턴을 마스크로 이용하여 상부 배선 배리어층(761), 상부 배선 필링층(762) 및 상부 배선 캡핑 패턴(763)을 식각함으로써 상부 배선 패턴(760)이 형성될 수 있다.
도 23을 참조하면, 상부 배선 패턴(760)의 측벽을 둘러싸도록 제2 층간 절연막(140)이 추가적으로 형성될 수 있다. 상부 배선 필링층(762)은 제2 층간 절연막(140)과 접할 수 있다. 이러한 제조 공정을 통해 도 23에 도시된 반도체 장치가 제조될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 110: 제1 층간 절연막
120: 하부 배선 패턴 130: 식각 정지막
140: 제2 층간 절연막 150: 비아
160: 상부 배선 패턴 161: 상부 배선 배리어층
162: 상부 배선 필링층 170: 보호막

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 제1 층간 절연막;
    상기 제1 층간 절연막의 내부에 배치되는 하부 배선 패턴;
    상기 제1 층간 절연막 상에 배치되는 식각 정지막;
    상기 식각 정지막 상에 배치되는 제2 층간 절연막;
    상기 제2 층간 절연막 및 상기 식각 정지막의 내부에 형성되고, 상기 하부 배선 패턴까지 연장되는 비아 트렌치;
    상기 비아 트렌치의 내부에 배치되고, 상기 제2 층간 절연막과 접하고, 단일막으로 형성되는 비아;
    상기 비아 상에서 상기 제2 층간 절연막의 내부에 형성되는 상부 배선 트렌치; 및
    상기 상부 배선 트렌치의 내부에 배치되고, 상부 배선 배리어층 및 상기 상부 배선 배리어층 상에 배치되는 상부 배선 필링층을 포함하는 상부 배선 패턴을 포함하되,
    상기 비아의 상면은 상기 상부 배선 필링층과 접하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 상부 배선 배리어층은,
    상기 상부 배선 트렌치의 바닥면 상에 배치되는 제1 부분과,
    상기 상부 배선 트렌치의 측벽 상에 배치되고, 상기 제1 부분과 연결되는 제2 부분을 포함하되,
    상기 상부 배선 필링층은 상기 상부 배선 배리어층의 상기 제1 부분 사이에서 상기 비아의 상면과 접하는 반도체 장치.
  3. 제 2항에 있어서,
    상기 상부 배선 배리어층의 상기 제1 부분 사이에 배치되는 상기 상부 배선 필링층의 수평 방향의 폭은 상기 비아의 상면의 상기 수평 방향의 폭과 동일한 반도체 장치.
  4. 제 2항에 있어서,
    상기 상부 배선 배리어층의 상기 제1 부분 사이에 배치되는 상기 상부 배선 필링층의 수평 방향의 폭은 상기 비아의 상면의 상기 수평 방향의 폭과 다른 반도체 장치.
  5. 제 1항에 있어서,
    상기 상부 배선 패턴은 상기 상부 배선 트렌치의 내부에서 상기 상부 배선 필링층 상에 배치되는 상부 배선 캡핑 패턴을 더 포함하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 비아 및 상기 상부 배선 필링층은 서로 다른 물질을 포함하는 반도체 장치.
  7. 제 1항에 있어서,
    상기 비아의 상면은 상기 상부 배선 트렌치의 하면과 동일 평면 상에 형성되는 반도체 장치.
  8. 제 1항에 있어서,
    상기 비아는 상기 비아 트렌치의 내부의 일부에 배치되고,
    상기 상부 배선 패턴은 상기 비아 트렌치의 내부의 나머지 일부 및 상기 상부 배선 트렌치의 내부에 배치되는 반도체 장치.
  9. 제 8항에 있어서,
    상기 비아 트렌치의 내부의 상기 나머지 일부에 배치되는 상기 상부 배선 필링층의 적어도 일부는 상기 제2 층간 절연막과 접하는 반도체 장치.
  10. 제 1항에 있어서,
    상기 상부 배선 필링층의 측벽은 상기 제2 층간 절연막과 접하는 반도체 장치.
  11. 기판;
    상기 기판 상에 배치되는 제1 층간 절연막;
    상기 제1 층간 절연막의 내부에 배치되는 하부 배선 패턴;
    상기 제1 층간 절연막 상에 배치되는 제2 층간 절연막;
    상기 제2 층간 절연막의 내부에 형성되고, 상기 하부 배선 패턴까지 연장되는 비아 트렌치;
    상기 비아 트렌치의 내부를 완전히 채우고, 상기 제2 층간 절연막과 접하는 비아;
    상기 비아 상에서 상기 제2 층간 절연막의 내부에 형성되는 상부 배선 트렌치; 및
    상기 상부 배선 트렌치의 내부에 배치되고, 상부 배선 배리어층 및 상기 상부 배선 배리어층 상에 배치되는 상부 배선 필링층을 포함하는 상부 배선 패턴을 포함하되,
    상기 비아는 상기 상부 배선 배리어층과 수직 방향으로 오버랩되지 않는 반도체 장치.
  12. 제 11항에 있어서,
    상기 비아의 상면은 상기 상부 배선 필링층과 접하는 반도체 장치.
  13. 제 11항에 있어서,
    상기 상부 배선 배리어층은,
    상기 상부 배선 트렌치의 바닥면 상에 배치되는 제1 부분과,
    상기 상부 배선 트렌치의 측벽 상에 배치되고, 상기 제1 부분과 연결되는 제2 부분을 포함하되,
    상기 상부 배선 필링층의 일부는 상기 상부 배선 배리어층의 상기 제1 부분 사이에 배치되는 반도체 장치.
  14. 제 11항에 있어서,
    상기 비아는 단일막으로 형성되는 반도체 장치.
  15. 제 11항에 있어서,
    상기 비아 및 상기 상부 배선 필링층은 서로 다른 물질을 포함하는 반도체 장치.
  16. 제 11항에 있어서,
    상기 비아의 상면은 상기 상부 배선 트렌치의 하면보다 높게 형성되는 반도체 장치.
  17. 기판 상에 하부 배선 패턴 및 상기 하부 배선 패턴을 둘러싸는 제1 층간 절연막을 형성하고,
    상기 제1 층간 절연막 상에 식각 정지막을 형성하고,
    상기 식각 정지막 상에 제2 층간 절연막을 형성하고,
    상기 제2 층간 절연막의 내부에 상기 하부 배선 패턴을 노출시키는 비아 트렌치를 형성하고,
    상기 비아 트렌치의 내부에 상기 제2 층간 절연막과 접하는 비아를 형성하고,
    상기 비아의 상면 상에 보호막을 형성하고,
    상기 보호막의 측벽 상에 상부 배선 배리어층을 형성하고,
    상기 보호막을 제거하고,
    상기 비아의 상면 및 상기 상부 배선 배리어층 상에 상부 배선 필링층을 형성하는 것을 포함하되,
    상기 비아는 단일막으로 형성되고,
    상기 비아의 상면은 상기 상부 배선 배리어층 사이에서 상기 상부 배선 필링층과 접하는 반도체 장치의 제조 방법.
  18. 제 17항에 있어서,
    상기 비아 트렌치를 형성하는 것은,
    상기 제2 층간 절연막의 상면으로부터 상기 하부 배선 패턴을 향해 연장되는 상부 배선 트렌치를 형성하고,
    상기 상부 배선 트렌치의 하면으로부터 상기 하부 배선 패턴을 향해 연장되는 상기 비아 트렌치를 형성하는 것을 포함하는 반도체 장치의 제조 방법.
  19. 제 17항에 있어서,
    상기 비아를 형성한 후에,
    상기 비아의 상면 상에 상기 제2 층간 절연막을 추가적으로 형성하고,
    추가적으로 형성된 상기 제2 층간 절연막을 식각하여 상기 비아의 상면을 노출시키는 상부 배선 트렌치를 형성하는 것을 더 포함하는 반도체 장치의 제조 방법.
  20. 제 17항에 있어서,
    상기 상부 배선 필링층을 형성한 후에,
    상기 상부 배선 배리어층 및 상기 상부 배선 필링층을 패터닝하여 상기 비아의 상면 상에 상부 배선 패턴을 형성하는 것을 더 포함하는 반도체 장치의 제조 방법.
KR1020210076707A 2021-06-14 2021-06-14 반도체 장치 및 이의 제조 방법 KR20220167573A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210076707A KR20220167573A (ko) 2021-06-14 2021-06-14 반도체 장치 및 이의 제조 방법
US17/650,045 US20220399229A1 (en) 2021-06-14 2022-02-04 Semiconductor device and method for fabricating the same
CN202210305036.5A CN115547978A (zh) 2021-06-14 2022-03-25 半导体装置及其制造方法
TW111117852A TW202249130A (zh) 2021-06-14 2022-05-12 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210076707A KR20220167573A (ko) 2021-06-14 2021-06-14 반도체 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220167573A true KR20220167573A (ko) 2022-12-21

Family

ID=84390544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210076707A KR20220167573A (ko) 2021-06-14 2021-06-14 반도체 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (1) US20220399229A1 (ko)
KR (1) KR20220167573A (ko)
CN (1) CN115547978A (ko)
TW (1) TW202249130A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220108917A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Low resistance and high reliability metallization module

Also Published As

Publication number Publication date
CN115547978A (zh) 2022-12-30
TW202249130A (zh) 2022-12-16
US20220399229A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
KR100679573B1 (ko) 반도체 장치의 제조 방법
KR100351050B1 (ko) 반도체소자의 퓨즈부 형성방법
US10475739B2 (en) Semiconductor device
KR102503941B1 (ko) 반도체 장치
US11705435B2 (en) Semiconductor device and method of fabricating the same
US20120013010A1 (en) Bonding pad for anti-peeling property and method for fabricating the same
US5798297A (en) Method for producing a semiconductor component with electrical connection terminals for high integration density
KR20220167573A (ko) 반도체 장치 및 이의 제조 방법
CN107706233B (zh) 半导体元件及其制作方法
US11127626B2 (en) Method of manufacturing a semiconductor device
KR20100069935A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
JP2002373893A (ja) パッドを有する半導体装置とその製造方法
KR20070008834A (ko) 반도체 소자의 제조방법
KR20230014275A (ko) 반도체 장치 및 이의 제조 방법
EP4354497A1 (en) Semiconductor device
US20230402515A1 (en) Metal oxide semiconductor with multiple drain vias
US20230307370A1 (en) Semiconductor device
KR20090070826A (ko) 퓨즈를 구비한 반도체 소자 및 그 제조 방법
KR20240050245A (ko) 반도체 장치
US10658231B2 (en) Semiconductor device with air gap between wires and method for fabricating the same
CN117878094A (zh) 半导体器件
KR20230040505A (ko) 반도체 장치
KR20220168360A (ko) 반도체 장치
CN112838048A (zh) 互连结构以及其制作方法
KR100922550B1 (ko) 반도체 소자의 금속 배선 형성 방법