CN1913125A - 过孔底接触及其制造方法 - Google Patents

过孔底接触及其制造方法 Download PDF

Info

Publication number
CN1913125A
CN1913125A CNA2006101015033A CN200610101503A CN1913125A CN 1913125 A CN1913125 A CN 1913125A CN A2006101015033 A CNA2006101015033 A CN A2006101015033A CN 200610101503 A CN200610101503 A CN 200610101503A CN 1913125 A CN1913125 A CN 1913125A
Authority
CN
China
Prior art keywords
wiring layer
layer
diffusion barrier
diffusion
barrier material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101015033A
Other languages
English (en)
Inventor
A·P·考利
L·A·克莱文格
杨智超
K·占达
J·P·吉尔
李保振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1913125A publication Critical patent/CN1913125A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造器件的方法包括在衬底和布线层中形成的蚀刻沟槽中沉积电迁移(EM)阻抗材料。形成与下面的扩散阻挡层和布线层电接触的EM阻抗材料。该方法还包括形成与EM阻抗材料和布线层电接触的过孔结构。该方法产生防止断路的结构。

Description

过孔底接触及其制造方法
技术领域
本发明一般涉及过孔底接触的制造方法，更具体地说，涉及适于防止由电迁移(EM)故障引起的电路意外断路的过孔底接触及其制造方法。
背景技术
在工作半导体器件中经常观察到接触过孔下的空隙积聚。一旦空隙尺寸覆盖整个过孔接触区域，此现象可以引起电路断路。此故障由在接触区域的电流密度发散引起并且归因于在导电互连中的“电迁移”(EM)故障现象。更具体地说，此现象发生于当高密度电流流经电路时，如铝或铜的导电材料从接触迁移或移走，从而在接触和金属线之间形成空隙。因此，当特征尺寸减小时，EM问题恶化并且在断路发生前的积聚时间变短。
作为一个说明性实例，参考图1的顶视图，在接触过孔和下面的金属线具有相当的CD尺寸的情况下，围绕过孔的侧壁的扩散阻挡层将与在下面的金属的侧壁上的扩散阻挡层接触。此阻挡与阻挡的接触，即阻挡冗余在EM故障发生时提供电路径，因此避免电路的意外断路。然而，当接触过孔的尺寸小于下面的金属线时，此阻挡冗余特性不能通过正规工艺步骤获得，如图2的顶视图所示。在后一种情况下，因为没有冗余电路，即没有冗余接触，一旦EM故障发生电路将断路。图3示出了因为EM故障引起的该电路故障。
在许多情况下提出了提高EM阻抗的方法。这些方法包括，例如，通过在热处理期间，阻挡材料与下面的金属线反应，在导电塞栓下并与之相邻形成内部金属区域。另外的方法包括，通过在热处理期间，修正抑制剂与下面的金属线的反应，形成电迁移阻抗层，以及形成铜塞栓作为备用(reservoir)用于提高电迁移阻抗。在此区域的另一个改进包括沿铜互连的表面形成Cu-Zn合金用于提高电迁移阻抗。
发明内容
本发明的第一方面中，制造器件的方法包括在衬底和布线层中形成的蚀刻沟槽内沉积电迁移(EM)阻抗材料。形成与下面的扩散阻挡层和布线层电接触的EM阻抗材料。该方法还包括形成与EM阻抗材料和布线层电接触的过孔结构。
在本发明的另一个方面中，制造器件的方法包括在衬底中形成至少部分限制在扩散阻挡材料中的布线层。在布线层和部分衬底上提供绝缘体层。该方法还包括蚀刻绝缘体层和布线层至扩散阻挡材料。在绝缘体的蚀刻部分中提供与扩散阻挡材料接触的扩散阻挡层。形成过孔结构，该过孔结构至少部分限制在扩散阻挡层中并且与扩散阻挡层电连通。
在本发明的另一方面中，一种结构包括由扩散阻挡材料限制的过孔结构，过孔结构在下级布线层中延伸并且与围绕下级布线层的扩散材料接触。
附图说明
图1示出了具有相当的CD尺寸的接触过孔和下面的金属线的顶视图；
图2示出了CD尺寸小于下面的金属线的接触过孔的顶视图；
图3示出了由于电迁移(EM)故障的断路；
图4示出了根据本发明的最终结构；
图5-10示出了根据本发明的工艺步骤；以及
图11a和11b是根据本发明的结构的顶视图。
具体实施方式
本发明涉及过孔底接触的制造方法，更具体地说，涉及适于防止由电迁移(EM)故障引起的电路意外断路的过孔底接触及这样的结构或器件的制造方法。在本发明中，设计互连结构以通过利用冗余连接避免在EM故障后的意外断路。通过使用本发明，在接收来自检测装置的EM故障报警信号后，有足够的时间用于芯片重置或系统操作调整。本发明的系统和方法还可以容易地在现有工艺过程中实施。
参考图4，示出了使用本发明的方法实施的最终结构的截面图。在此结构中，互连结构包括过孔底接触，用于防止由EM故障引起的意外断路。更具体地说，在图4的结构中，在上级接触202中使用的如氮化钛或其它公知材料的扩散阻挡材料200置于与在前面的布线或金属线206中使用的扩散材料204接触。例如，上级接触包括过孔连接和上布线层。这可以通过延伸接触过孔到下面的金属线206的底部206a(并且到上布线层，在实施例中)完成。
以上述方式，两个扩散阻挡材料200和204都是导电的并且具有高的EM阻抗，这导致了在互连级或层202和206之间的电路径。互连级202可以包括过孔和上布线层，而互连级206可以包括下布线层。此导电路径可以防止由在过孔周围的Cu EM故障引起的意外断路。此阻挡冗余特征还可以在检测装置检测到EM故障后提供足够的时间用于芯片重置或系统操作调整。该相同工艺的使用不依赖接触过孔的尺寸，例如接触过孔的尺寸可以比下面的金属层206的更小或相等。
在图4的结构中，扩散阻挡材料200和204的电阻率大于布线或互连层或级202和206。例如，在一个示意实例中，用作扩散阻挡层204的氮化钛具有比用作互连层或级202和206的铜或铝更高的电阻率。因此，当例如由于EM(由高电流引起)铜迁移时，扩散阻挡层200和204将保持接触，从而防止如电阻故障的意外断路。
在图5-10中示出了根据本发明形成互连结构的方法。在图5中，以常规方式在衬底208中形成如金属线的构图布线结构206。构图互连布线206可以具有各种尺寸和形状，没有一个是对本发明的限制。在一个实施例中，在常规制造工艺中，在构图布线结构206和衬底208之间形成扩散阻挡材料或层204。基本上，在此常规工艺中，构图布线结构206限制在扩散阻挡材料204中。在一个实施例中，构图布线结构206可以是，如铜或铝或其它具有比扩散阻挡材料204的电阻率低的导电材料。扩散阻挡材料204可以包括例如氮化钛。
仍参考图5，用介质材料210覆盖构图布线结构206和衬底208的表面。介质材料210可以是例如氮化物，氮化硅或命名为新材料的掺有氮和氢的碳化硅。在常规工艺中，除了上述构图布线结构206之外，接着，在介质材料210顶部沉积第二或更多绝缘体层212。执行常规光刻和蚀刻工艺以在绝缘体层212中构图第二构图布线结构214和过孔或接触级216。
在图6中，在构图晶片表面上沉积具有高EM阻抗的导电材料218。此导电材料(例如衬里)218可以用作扩散阻挡并且可以包括任意一种或多种选自TaN，Ta，Ti，Ti(Si)N，Ru，Ir或W(还可以用作其它扩散层)的材料。在结构上沉积的一种或多种导电层218的厚度在10埃到500埃的范围内。此工艺可以通过常规PVD，CVD，或ALD沉积工艺执行。
图7中，在最初的金属膜沉积之后，为了同时进行定向气体轰击和沉积金属中性物质220的工艺，晶片可以保留在相同的沉积反应室中。在此步骤中，溅射蚀刻工艺使用选自Ar，He，Ne，Xe，N2，H2，NH3和N2H2的气体。在定向气体轰击期间金属中性物质在靶上的沉积，包括金属中性物质220的原位沉积的方法，可以用于移除在下面的金属导体表面上的原有氧化物。在一个实施例中，金属中性物质220可以是与靶相同的材料或者包括选自Ta，Ti或W的一种或多种材料。在工艺的此步骤中，将移除构图结构206的一部分金属。
如图8中所示，溅射蚀刻工艺进行到暴露下面的构图布线结构206如金属导体的底表面206a的深度。如关于图7的描述，在过孔底部206a处可以获得正蚀刻率，而在其它区域，即场域(field)，沟槽底部和锥形侧壁处，在第一金属的顶部沉积第二材料(金属中性物质)220。以此方式，蚀刻构图布线结构206到扩散层204。
在图9中，在构图晶片上气体溅射后，沉积包括TaN，Ta，Ti，TiN，W，Cu或其它合适材料的另外的衬里或籽晶层材料200。层200将延伸到蚀刻布线结构206的底部206a以形成接触(如图4中的标号200所示)。如一个实例，沉积在结构上的一层或多层200的厚度在约10埃到500埃的范围内。此工艺可以通过常规PVD，CVD，或ALD沉积工艺执行。
如图10所示，使用常规电镀Cu和化学机械抛光工艺完成互连的构建。
图11a和11b是根据本发明的结构的顶视图。如在图11a和11b中所示，无论过孔和下面的金属布线层的相对尺寸如何，扩散阻挡材料或层200与扩散阻挡材料204接触。通过说明，在图11a中，在接触过孔和下面的金属线具有相当的CD尺寸的情况下，围绕过孔侧壁的扩散阻挡200将与在下面的金属线的侧壁上的扩散阻挡204接触，除了在下面的金属线的底部的扩散层204之外。通过进一步说明，在图11b中，在接触过孔小于下面的金属线的情况下，接触过孔的扩散阻挡200将与在下面的金属线的底部处的扩散层204接触。
虽然通过参考具体的实施例描述了本发明，在附加权利要求的范围内，只要不脱离本发明的精神和范围，可以对其方面进行改变。因此，虽然通过参考具体的材料和实施例描述了本发明，但是本发明没有旨在限于这里特定的公开；相反，本发明延伸到所有功能等同的结构，方法以及使用，这些都在附加权利要求的范围内。

Claims (20)

1.一种制造器件的方法，包括以下步骤：
在衬底和布线层中形成的蚀刻沟槽中沉积电迁移(EM)阻抗材料，所述EM阻抗材料与下面的扩散阻挡层和所述布线层电接触；以及
形成与所述EM阻抗材料和所述布线层电接触的过孔结构。
2.根据权利要求1的方法，其中所述布线层的电阻率低于所述扩散阻挡层。
3.根据权利要求1的方法，还包括至少部分地用介质材料覆盖所述布线层。
4.根据权利要求3的方法，其中所述介质材料为氮化物，氮化硅或掺有氮和氢的碳化硅。
5.根据权利要求1的方法，还包括在绝缘体层中提供与所述过孔结构和所述EM阻抗材料电接触的第二布线层。
6.根据权利要求5的方法，还包括在绝缘体层的形成用于所述过孔结构的图形的蚀刻部分中沉积具有高电迁移(EM)阻抗的导电材料。
7.根据权利要求6的方法，其中所述导电材料是扩散阻挡并且包括选自TaN，Ta，Ti，Ti(Si)N，Ru，Ir或W的任何一种或多种材料。
8.根据权利要求1的方法，其中所述蚀刻是使用选自Ar，He，Ne，Xe，N2，H2，NH3和N2H2的气体的溅射蚀刻。
9.一种制造器件的方法，包括以下步骤：
在衬底中形成至少部分限制在扩散阻挡材料中的布线层；
在所述布线层和部分所述衬底上提供绝缘体层；
蚀刻所述绝缘体层和所述布线层至所述扩散阻挡材料；
在所述绝缘体的所述蚀刻部分中提供与所述扩散阻挡材料接触的扩散阻挡层；以及
形成至少部分限制在所述扩散阻挡层中并且与所述扩散阻挡层电连通的过孔结构。
10.根据权利要求9的方法，其中所述布线层的电阻率低于所述扩散阻挡材料。
11.根据权利要求9的方法，还包括至少部分地用介质材料覆盖所述布线层和所述衬底。
12.根据权利要求11的方法，其中所述介质材料为氮化物，氮化硅或掺有氮和氢的碳化硅。
13.根据权利要求9的方法，还包括在所述绝缘体层中构图第二布线层并在所述构图的绝缘体中形成与所述扩散阻挡层电接触的第二布线。
14.根据权利要求9的方法，还包括在所述绝缘体层的所述蚀刻部分上沉积具有高电迁移(EM)阻抗的导电材料。
15.根据权利要求14的方法，其中所述导电材料是扩散阻挡并且包括选自TaN，Ta，Ti，Ti(Si)N，Ru，Ir或W的任何一种或多种材料。
16.根据权利要求9的方法，其中所述蚀刻是使用选自Ar，He，Ne，Xe，N2，H2，NH3和N2H2的气体的溅射蚀刻。
17.一种结构，包括由扩散阻挡材料限制的过孔结构，所述过孔结构在下级布线层中延伸并且与围绕所述下级布线层的扩散材料接触。
18.根据权利要求17的结构，其中所述扩散阻挡材料与所述过孔结构和所述扩散材料电接触。
19.根据权利要求17的结构，其中所述扩散阻挡材料导电并且具有高EM阻抗，所述扩散阻挡材料在包括由至少所述扩散阻挡材料连接的所述下级布线层和上级布线层的两个互连级之间产生电路径。
20.根据权利要求17的结构，其中所述扩散阻挡材料提供防止由在所述过孔结构周围的EM故障引起的意外断路的导电路径。
CNA2006101015033A 2005-08-09 2006-07-18 过孔底接触及其制造方法 Pending CN1913125A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/161,599 2005-08-09
US11/161,599 US7585764B2 (en) 2005-08-09 2005-08-09 VIA bottom contact and method of manufacturing same

Publications (1)

Publication Number Publication Date
CN1913125A true CN1913125A (zh) 2007-02-14

Family

ID=37722001

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101015033A Pending CN1913125A (zh) 2005-08-09 2006-07-18 过孔底接触及其制造方法

Country Status (2)

Country Link
US (2) US7585764B2 (zh)
CN (1) CN1913125A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022247076A1 (zh) * 2021-05-26 2022-12-01 长鑫存储技术有限公司 半导体结构及半导体结构制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299656B2 (en) 2014-06-02 2016-03-29 Infineon Technologies Ag Vias and methods of formation thereof
US10304773B2 (en) 2015-10-21 2019-05-28 International Business Machines Corporation Low resistance contact structures including a copper fill for trench structures
US9960240B2 (en) 2015-10-21 2018-05-01 International Business Machines Corporation Low resistance contact structures for trench structures
US11133462B2 (en) 2019-06-10 2021-09-28 International Business Machines Corporation Bottom electrode structure and method of forming the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3001415A (en) * 1954-05-11 1961-09-26 Borg Warner Transmission
US6527849B2 (en) * 1990-06-19 2003-03-04 Carolyn M. Dry Self-repairing, reinforced matrix materials
JPH0917785A (ja) * 1995-06-30 1997-01-17 Sony Corp 半導体装置のアルミニウム系金属配線
US6001415A (en) * 1997-12-03 1999-12-14 Advanced Micro Devices, Inc. Via with barrier layer for impeding diffusion of conductive material from via into insulator
US6522013B1 (en) * 1997-12-18 2003-02-18 Advanced Micro Devices, Inc. Punch-through via with conformal barrier liner
US6180506B1 (en) * 1998-09-14 2001-01-30 International Business Machines Corporation Upper redundant layer for damascene metallization
US6339258B1 (en) * 1999-07-02 2002-01-15 International Business Machines Corporation Low resistivity tantalum
JP2002064139A (ja) 2000-08-18 2002-02-28 Hitachi Ltd 半導体装置の製造方法
US6503641B2 (en) * 2000-12-18 2003-01-07 International Business Machines Corporation Interconnects with Ti-containing liners
US6562416B2 (en) * 2001-05-02 2003-05-13 Advanced Micro Devices, Inc. Method of forming low resistance vias
US20020192944A1 (en) 2001-06-13 2002-12-19 Sonderman Thomas J. Method and apparatus for controlling a thickness of a copper film
US6576543B2 (en) * 2001-08-20 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively depositing diffusion barriers
JP4401912B2 (ja) * 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
US6992390B2 (en) * 2003-11-07 2006-01-31 International Business Machines Corp. Liner with improved electromigration redundancy for damascene interconnects
KR100674992B1 (ko) * 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
KR100809334B1 (ko) * 2006-09-05 2008-03-05 삼성전자주식회사 상변화 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022247076A1 (zh) * 2021-05-26 2022-12-01 长鑫存储技术有限公司 半导体结构及半导体结构制作方法

Also Published As

Publication number Publication date
US7830019B2 (en) 2010-11-09
US20070037403A1 (en) 2007-02-15
US7585764B2 (en) 2009-09-08
US20090200673A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
EP0892428B1 (en) Method of producing low resistance contacts between integrated circuit metal levels and structure produced thereby.
US7193327B2 (en) Barrier structure for semiconductor devices
US6171964B1 (en) Method of forming a conductive spacer in a via
TWI518843B (zh) 內連線結構及形成內連線結構的方法
EP1570517B1 (en) A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US8759975B2 (en) Approach for reducing copper line resistivity
US8058164B2 (en) Methods of fabricating electronic devices using direct copper plating
JP2009510771A (ja) 導電性キャッピング層を含む銅ベースのメタライゼーション層を形成する技術
JPH11340332A (ja) 信頼性を増強するための金属プラグの可変不純物添加
CN1689152A (zh) 适用于形成集成电路互连和器件的金属－金属氧化物蚀刻阻滞/电子迁移屏蔽的方法
US6303498B1 (en) Method for preventing seed layer oxidation for high aspect gap fill
KR100660915B1 (ko) 반도체 소자의 배선 형성 방법
CN1913125A (zh) 过孔底接触及其制造方法
CN101414576A (zh) 半导体器件及形成其阻挡金属层的方法
KR20100011799A (ko) 반도체 소자의 제조방법
CN1055788C (zh) 在半导体器件内制作内连线的方法
KR100462762B1 (ko) 반도체 소자의 구리 배선 형성 방법
US6661097B1 (en) Ti liner for copper interconnect with low-k dielectric
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
KR100784106B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100628213B1 (ko) 반도체 소자의 금속배선 형성방법
KR100661220B1 (ko) 듀얼 절연막을 이용한 금속 배선 형성 방법
KR20020092731A (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
GB2323704A (en) Multilevel interconnects for semiconductors
KR20020095699A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication