DE10306314B3 - Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung - Google Patents

Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung Download PDF

Info

Publication number
DE10306314B3
DE10306314B3 DE2003106314 DE10306314A DE10306314B3 DE 10306314 B3 DE10306314 B3 DE 10306314B3 DE 2003106314 DE2003106314 DE 2003106314 DE 10306314 A DE10306314 A DE 10306314A DE 10306314 B3 DE10306314 B3 DE 10306314B3
Authority
DE
Germany
Prior art keywords
substrate
trench
dielectric coating
conductive
side walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003106314
Other languages
English (en)
Inventor
Stefan Jakschik
Thomas Dr. Hecht
Uwe Dr. Schröder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003106314 priority Critical patent/DE10306314B3/de
Application granted granted Critical
Publication of DE10306314B3 publication Critical patent/DE10306314B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Zur Erzeugung einer leitfähigen Struktur (9) in einem Substrat (1) wird zunächst ein Graben (5) in das Substrat (1) eingebracht und anschließend ganzflächig eine elektrisch leitende Initialschicht (2) als Seed-Layer auf dem Substrat (1) vorgesehen. Vor eine elektrochemischen Abscheidung eines Füllmaterials (4) werden die Substratoberfläche (12) außerhalb des Grabens (5) sowie Seitenwände (52) des Grabens (5) mit einer durch eine nichtkonforme sequentielle Gasphasenabscheidung erzeugten dielektrischen Beschichtung (3) abgedeckt, so dass bei der folgenden elektrochemischen Abscheidung das Füllmaterial (4) ausschließlich von einem Grabenboden (51) her gerichtet und ohne Fehlstellen wie Hohlräume (7) oder Nahtflächen (8) aufwächst und den Graben (5) füllt. Eine solcherart erzeugte leitfähige Struktur (9) weist eine hohe Qualität und einen niedrigen ohmschen Widerstand auf.

Description

  • Die Erfindung betrifft ein Verfahren zur Erzeugung einer leitfähigen Struktur in einem Substrat, bei dem von einer Substratoberfläche her ein Graben mit zur Substratoberfläche vertikale und/oder geneigte Abschnitte aufweisenden Seitenwänden und einem einer Grabenöffnung in der Substratoberfläche gegenüberliegenden Grabenboden in das Substrat eingebracht wird, auf dem Substrat eine leitfähigen Initialschicht vorgesehen wird und die leitfähige Struktur durch Füllen des Grabens mittels elektrochemischer Abscheidung eines Füllmaterials auf der leitfähigen Initialschicht erzeugt wird.
  • In einem Halbleitersubstrat ausgebildete Halbleiterbauelemente weisen in der Regel mehrere Verdrahtungsebenen zur Verbindung funktionaler Strukturen auf. Die Verdrahtungsebenen sind untereinander und/oder mit leitfähigen Halbleiterstrukturen mittels zu den Verdrahtungsebenen vertikalen Kontaktstrukturen (via, plug) aus einem leitfähigen Material verbunden. In den Verdrahtungsebenen selbst sind Leiterbahnen aus einem elektrisch leitfähigen Material ausgebildet.
  • Ein bevorzugtes Material zur Ausbildung von vertikalen Kontaktstrukturen und Leiterbahnen in Halbleiterbauelementen ist für Strukturgrößen kleiner 180 Nanometer Kupfer, das eine um etwa 40 % höhere Leitfähigkeit aufweist als das für größere Strukturgrößen übliche und relativ einfach zu prozessierende Aluminium. Darüber hinaus weist Kupfer eine um den Faktor 10 geringere Neigung zur Elektromigration auf.
  • Die Abscheidung von Kupfer mittels chemischer Gasphasenabscheidung (chemical vapour deposition, CVD) erfordert gegenwärtig die Verwendung von teuren, instabilen und relativ aufwändig zu prozessierenden organischen Kupferverbindungen, während mit einer Abscheidung von Kupfer mittels physikalischer Gasphasenabscheidung (physical vapour deposition, PVD) auf reliefartig strukturierten Substraten im Relief ausgebildete Gräben nur unzureichend gefüllt werden können.
  • Nach einem bekannten Verfahren zur Herstellung einer leitfähigen vertikalen Kontaktstruktur insbesondere bei Strukturgrößen unter 200 Nanometern wird Kupfer daher auf elektrochemischen Weg bzw. galvanisch abgeschieden (electro plating). Dabei wird zunächst am Ort der in einem Substrat zu prozessierenden vertikalen Kontaktstruktur ein Graben in das Substrat eingebracht, der mindestens eine unter der Oberfläche des Substrats ausgebildete leitfähige Flächenstruktur schneidet oder berührt. Da die elektrochemische Abscheidung eine leitfähige Oberfläche des Substrats voraussetzt, wird anschließend auf der Oberfläche des Substrats zunächst auf herkömmliche Weise eine Initialschicht (seed layer) vorgesehen. Die Beschichtung erfolgt in der Regel unmaskiert. Die Initialschicht bedeckt daher die gesamte Oberfläche des Substrats. Dem Aufbringen der Initialschicht kann das Aufbringen einer Barriereschicht vorausgehen.
  • Anschließend erfolgt die eigentliche elektrochemische Abscheidung (Galvanisierung), für die das Substrat in einem Elektrolyt als Katiode betrieben wird. Das elektrochemisch abgeschiedene Kupfer ordnet sich ganzflächig auf der Oberfläche des Substrats an.
  • Im in das Substrat eingebrachten, zur Ausbildung einer vertikalen Kontaktstruktur vorgesehenen Graben wächst dabei das abgeschiedene Kupfer sowohl vom Grabenboden als auch von den Grabenwänden her auf.
  • Eine lokale Abscheidungsrate des Kupfers hängt z.B. von einer lokalen Feldstärke des zur Galvanisierung erzeugten elektrischen Feldes oder einer lokalen Konzentration von Kupferionen ab. Da die lokale Feldstärke des während der Abscheidung aktivierten elektrischen Feldes im Bereich von Ecken und Kanten eines Reliefs höher ist als etwa in glatten, unstrukturierten Bereichen, kommt es zu einer stärkeren Abscheidung etwa im Bereich einer Grabenöffnung.
  • Abhängig von einem Querschnitt des Grabens nimmt eine Konzentration der abzuscheidenden Kupferionen im Elektrolyt zum Grabenboden hin ab.
  • Aus diesen Gründen entstehen daher in durch elektrochemische Abscheidung mit einem Metall gefüllten Gräben oft vorwiegend in einem unteren Grabenbereich zunächst mit dem Elektrolyt gefüllte Hohlräume (voids), die den elektrischen Widerstand der vertikalen Kontaktstruktur deutlich erhöhen. Dies führt in besonders nachteiliger Weise zu einer Signalverzögerung eines über die Kontaktstruktur geführten elektrischen Signals im fertigen Halbleiterbauelement.
  • In der 1 ist eine leitfähige Struktur 9 dargestellt, die aus dem Füllen eines Grabens 5 mit einem Metall als Füllmaterial 4 mittels eines herkömmlichen elektrochemischen Verfahren hervorgegangen ist. Der Graben 5 ist dabei zum Anschluss einer leitfähigen Flächenstruktur 110 in einer Arbeitsschicht 11 des Substrats 1 vorgesehen und in eine Isolatorstruktur 10 eingebracht. Das Aufwachsen des Metalls 4 erfolgte bevorzugt in einem zu einer Grabenöffnung orientierten oberen Grabenbereich von den mit der Initialschicht 2 bedeckten Grabenwänden 52 her, so dass im unteren Grabenbereich ein Hohlraum 7 ausgebildet wurde.
  • Bei einer gleichmäßigen oder konformen Abscheidung (conformal deposition) des Metalls vom Grabenboden und von den Grabenwänden her bildet sich in der Grabenmitte in nachteiliger Weise eine Nahtfläche (seam) zwischen zwei aufgewachsenen Kupferschichten. Die Nahtfläche bildet eine Störstelle, in deren Bereich Elektrolyt eingeschlossen werden kann. Der elektrische Widerstand der Kontaktstruktur ist in diesem Bereich in nachteiliger Weise erhöht.
  • In der 2 ist eine leitfähige Struktur 9 dargestellt, die im Unterschied zur leitfähigen Struktur 9 der 1 durch eine konforme Abscheidung eines Metalls als Füllmaterial 4 auf der Initialschicht 2 hervorgeht. Da das Metall 4 von einander gegenüberliegenden Grabenwänden 52 des Grabens 5 her in Richtung Grabeninneres aufwächst, ergibt sich im Bereich der Grabenmitte eine von Korngrenzen des Metalls 4 gebildete Nahtfläche 8.
  • Es ist bekannt, dem Elektrolyt daher Zusätze (Additive) beizugeben bzw. das elektrische Feld während der Abscheidung zu variieren, um ein gerichtetes Anwachsen des abgeschiedenen Materials vom Grabenboden her zu steuern (bottom-up fill). Dabei werden Akzeleratoren und Inhibitoren eingesetzt, wobei die Akzeleratoren bevorzugt im Bereich des Grabenbodens adsorbieren und die elektrochemische Abscheidung lokal beschleunigen und Inhibitoren bevorzugt auf der Substratoberfläche und im oberen Grabenbereich adsorbieren und die Abscheidung dort lokal hemmen oder verlangsamen.
  • Es ist auch bekannt, das elektrische Feld während der Galvanisierung veränderlich zu halten, um etwa die Abscheidungsra te im Bereich von Ecken und Kanten selektiv zu flachen Abschnitten des Reliefs zu verändern.
  • Nachteilig an den bekannten Verfahren ist insbesondere, dass die chemische Zusammenstellung des Elektrolyts von der jeweilige Anwendung abhängig ist. Für das Elektrolyt ist abhängig sowohl von den absoluten Abmessungen als auch insbesondere von einem Aspektverhältnis von in das Substrat eingebrachten Gräben jeweils eine neue Zusammenstellung der Zusätze erforderlich.
  • Darüber hinaus sind die eingesetzten Zusätze kostenintensiv in der Anschaffung und der Entsorgung. Da sich die Additive verbrauchen, ist oft auch eine relativ komplexe Überwachung und Steuerung der Zusammensetzung des Elektrolyts während der elektrochemischen Abscheidung erforderlich.
  • Ferner wächst das abgeschiedene Material auch auf der Substratoberfläche selbst auf, von wo es anschließend in einem aufwändigen Ätz- oder Polierschritt, etwa mittels eines chemisch mechanischen Polierprozesses (chemical mechanical polishing, CMP), wieder zu entfernen ist.
  • In der US 6,391,785 wird ein Kontaktloch zu einer unterliegenden Metallstruktur durch elektrochemische Abscheidung gefüllt. Die unterliegende Metallstruktur ist durch ein dielektrisches Material abgedeckt, in das ein Kontaktgraben eingebracht wird. Auf den durch das dielektrische Material gebildeten Seitenwänden des Kontaktlochs wird eine Barrierenschicht aufgebracht. Ist die Barrierenschicht aus einem dielektrischen Material vorgesehen, so wird das Kontaktloch in der anschließenden elektrochemischen Abscheidung gerichtet vom Grabenboden her gefüllt. Das beschriebene Verfahren setzt eine bereits vorhandene unterliegende Metallstruktur voraus.
  • Ist keine unterliegende metallische oder leitfähige Struktur vorgesehen, etwa bei in eine dielektrische Schicht eingebetteten Leiterbahnen, so setzt die elektrochemische Abscheidung das Abscheiden einer Initialschicht bzw. eines Seed-Layers voraus.
  • Ein solches Verfahren ist in der US 6,410,418 B1 angegeben. Um ein gerichtetes Aufwachsen vom Boden her sicher zu stellen, wird dort vorgeschlagen, den Seed-Layer mittels eines gerichteten Teilchenstrahls an der Substratoberfläche und in einem Mündungsbereich der zu füllenden Gräben mindestens oberflächlich abschnittsweise zu oxidieren. Alternativ wird eine dielektrische oxidische Schicht abschnittsweise auf den Seed-Layer aufgebracht.
    •
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung in einem Substrat zur Verfügung zu stellen, mit dem auf einfache Weise und ohne die Zugabe von Additiven zum Elektrolyt Fehlstellen in den leitfähigen Strukturen vermieden werden können.
  • Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art durch die im Patentanspruch 1 genannten Merkmale gelöst. Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.
  • Zur Erzeugung einer leitfähigen Struktur in einem Substrat wird also zunächst in bekannter Art von einer Substratoberfläche her ein Graben in das Substrat eingebracht. Der Graben weist Seitenwände mit zur Substratoberfläche vertikalen und/oder geneigten Abschnitten sowie einen Grabenboden auf, der einer Grabenöffnung in der Substratoberfläche gegenüberliegt. Auf dem Substrat wird die für eine elektrochemische Abscheidung notwendige leitfähige Initialschicht vorgesehen. Die Initialschicht ist Voraussetzung für die Verwendung des Substrats als Kathode während der folgenden galvanischen Abscheidung eines Füllmaterials. Die leitfähige Struktur geht aus dem Füllen des Grabens mit dem Füllmaterial mittels der elektrochemischer Abscheidung hervor, während der das Füllmaterial auf leitfähige Abschnitte des Substrats abgeschieden wird.
  • Vor der elektrochemischen Abscheidung des Füllmaterials wird mindestens auf Abschnitten der Seitenwände des Grabens eine dielektrische Beschichtung vorgesehen. Ein Füllen des Grabens erfolgt dann im Wesentlichen in einer gerichteten Weise vom Grabenboden her (bottom-up fill).
  • Durch das gerichtete Aufwachsen des Füllmaterials vom Grabenboden her wird eine Ausbildung sowohl von Hohlräumen wie auch von Nahtflächen in der leitfähigen Struktur vermieden. Dabei bedarf das Elektrolyt keiner Zusätze, die ein Aufwachsen des Füllmaterials lokal hemmen oder fördern. Eine aufwändige Kontrolle bzw. Nachregelung der Zusammensetzung des Elektrolyts während der Abscheidung erübrigt sich. Die Zusammensetzung des Elektrolyts ist weit gehend unabhängig von den absoluten Abmessungen der leitfähigen Struktur und von einem Aspektverhältnis des Grabens.
  • Bevorzugt wird die dielektrische Beschichtung so vorgesehen, dass sie sich auch über die Substratoberfläche außerhalb des Grabens erstreckt. In diesem Fall wächst das Füllmaterial nur in den Gräben, nicht aber auf der Substratoberfläche auf. Da die Abscheidung des Füllmaterials erst beendet wird, wenn der Graben sicher gefüllt ist, wächst das Füllmaterial etwa bei einer konform gesteuerten elektrochemischen Abscheidung auf der Substratoberfläche mit einer Schichtdicke von mindestens der halben Weite der Öffnung des Grabens auf. Da das Füllmaterial ein Metall oder eine Metalllegierung, in der Regel aber Kupfer ist, erfordert ein Abtrag des auf der Substratoberfläche abgeschiedenen Füllmaterials einen aufwändigen Rückbildungsschritt, etwa einen chemisch-mechanischen Polierprozess (chemical mechanical polishing, CMP). Dieser Rückbildungsschritt entfällt bei dieser Ausführungsform des erfindungsgemäßen Verfahrens. Abhängig vom Anwendungsfall kann auch auf die Entfernung der dielektrischen Beschichtung nach der elektrochemischen Abscheidung in vorteilhafter Weise verzichtet werden, wenn die dielektrische Beschichtung auf Isolatorabschnitten einer Verdrahtungsebene des Substrats ausgebildet ist.
  • Bevorzugt wird die dielektrische Beschichtung in Zuge eines gemeinsamen Prozessschritts gleichzeitig auf der Substratoberfläche und den Seitenwänden des Grabens angeordnet.
  • Eine solche gleichzeitige Ausbildung der dielektrischen Beschichtung auf der Substratoberfläche und den Seitenwänden des Grabens ergibt sich etwa bei einer nicht konformen sequentiellen Gasphasenabscheidung (non-conformal atomic layer deposition, non-conformal ALD) der dielektrischen Beschich tung. Gegenüber einer herkömmlichen sequentiellen Gasphasenabscheidung wird eine nicht konforme sequentielle Gasphasenabscheidung in einer Weise gesteuert, dass die jeweils zyklusweise abgeschiedenen Teillagen gerichtet von der Substratoberfläche her in Richtung des Grabenbodens aufwachsen und die Zyklen der sequentiellen Gasphasenabscheidung dabei so gesteuert werden, dass die Abscheidung innerhalb jedes Zyklus jeweils vor dem Beginn einer Bedeckung des Grabenbodens abgebrochen wird.
  • Das Erzeugen der dielektrischen Beschichtung mittels einer in dieser Weise gesteuerten nicht konformen sequentiellen Gasphasenabscheidung ist besonders vorteilhaft, weil sowohl die Substratoberfläche als auch die vertikalen Grabenwände in einem Zug auf einfache Weise, unaufwändig und schnell dielektrisch zu beschichten sind und die so erzeugte dielektrische Beschichtung eine gute Uniformität und Geschlossenheit aufweist sowie mit einer sehr geringen Schichtdicke vorgesehen werden kann.
  • Bevorzugt wird als Material der dielektrischen Beschichtung Al2O3, ZrO2, HfO2, SiO2 oder Si3N4 vorgesehen.
  • Die dielektrische Beschichtung kann mit Hilfe der nicht konformen sequentiellen Gasphasenabscheidung mit einer Schichtdicke zwischen 2 und 100 Nanometern, besonders bevorzugt mit einer Schichtdicke zwischen 5 und 12 Nanometern, vorgesehen werden.
  • Das erfindungsgemäße Verfahren eignet sich prinzipiell zur Erzeugung beliebiger leitfähigen Strukturen aus einem auf elektrochemischem Wege abscheidbaren Füllmaterial.
  • Nach einer ersten bevorzugten Ausführungsform wird die leitfähige Struktur als vertikale Kontaktstruktur zwischen einer in einer Arbeitsschicht des Substrats angeordneten leitfähigen Flächenstruktur etwa einer Gateelektrode eines Transistors aus dotiertem Polysilizium, einem Source/Drain-Bereich eines Transistors oder einer Leiterbahn aus einem Metall oder einer Metalllegierung einerseits und einer in einer Verdrahtungsebene des Substrats vorgesehenen Leiterbahn andererseits ausgebildet.
  • Nach einer zweiten bevorzugten Ausführungsform wird die leitfähige Struktur als Leiterbahn innerhalb einer Verdrahtungsebene des Substrats ausgebildet.
  • Auch eine gleichzeitige Ausbildung von Leiterbahnen und zugeordneten vertikalen Kontaktstrukturen nach einem so genannten Dual-Damascene-Prozessschema ist möglich, wobei die Grabenwände auch horizontale Abschnitte aufweisen.
  • Sofern die dielektrische Beschichtung nach der elektrochemischen Abscheidung zu entfernen ist, wird die dielektrische Beschichtung nach der elektrochemischen Abscheidung des Füllmaterials bevorzugt nasschemisch entfernt.
    •
  • Nachfolgend wird die Erfindung anhand der Figuren näher erläutert, wobei für einander entsprechende Komponenten gleiche Bezugszeichen verwendet werden. Es zeigen:
  • 1 einen schematischen Querschnitt durch eine erste fehlerhafte vertikale Kontaktstruktur,
  • 2 einen schematischen Querschnitt durch eine zweite fehlerhafte vertikale Kontaktstruktur und
  • 3 bis 6 schematische Querschnitte durch eine gemäß einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens prozessierte vertikale Kontaktstruktur in verschiedenen Phasen.
  • Die 1 und 2 wurden bereits eingangs erläutert.
  • Das in den 3 bis 6 dargestellte Ausführungsbeispiel bezieht sich auf eine als vertikale Kontaktstruktur ausgebildete leitfähige Struktur 9, die einen elektrischen Anschluss einer in einem Substrat 1 ausgebildeten leitfähigen Flächenstruktur 110 zu einer über der Oberfläche des Substrats 1 vorzusehenden Leiterbahn vermittelt.
  • Dabei ist in einem Substrat 1 eine Arbeitsschicht 11 angeordnet, in der abschnittsweise eine leitfähige Flächenstruktur 110 ausgebildet ist. Auf der Arbeitsschicht 11 ist im Substrat 1 eine Isolatorstruktur 10 vorgesehen, die etwa weitere in der Arbeitsschicht 11 angeordnete leitfähige Flächenstrukturen 110 von einer auf der Isolatorstruktur 10 vorzusehenden Verdrahtungsebene trennt. Die vertikale Kontaktstruktur 9 ist in der Folge von der Verdrahtungsebene zur leitfähigen Flächenstruktur 110 auszubilden.
  • Dazu wird zunächst in die Isolatorstruktur 10 des Substrats 1 von einer Substratoberfläche 12 her ein Graben 5 eingebracht, der die leitfähige Flächenstruktur 110 mindestens erreicht oder sich bis in die leitfähige Flächenstruktur 110 fortsetzt. Der Graben 5 weist in diesem Ausführungsbeispiel zur Substratoberfläche 12 vertikale Grabenwände 52 und einen einer Grabenöffnung in der Substratoberfläche 12 gegenüberliegenden Grabenboden 51 auf. Danach wird nach bekannter Art eine Initialschicht 2 auf der Oberfläche des Substrats 1 abgeschieden.
  • In der 3 ist die auf dem Substrat 1 abgeschiedene Initialschicht 2 dargestellt, die die Oberfläche des Substrats 1 innerhalb und außerhalb des Grabens 5 bedeckt.
  • Danach wird auf Abschnitten der Initialschicht 2 eine nicht konforme dielektrische Beschichtung 3 vorgesehen. Dazu wird eine sequentielle Gasphasenabscheidung etwa von Al2O3 in einer Weise gesteuert, dass die Abscheidung für jede im Verlauf der Gasphasenabscheidung erzeugte Teillage gerichtet von der Substratoberfläche 12 des Substrats 1 her in die Tiefe des im Substrat 1 ausgebildeten Reliefs erfolgt, und die Erzeugung der Teillagen jeweils abgebrochen wird, sobald die gerichtet aufgewachsene Teillage die Grabenwände 52 nahezu vollständig, den Grabenboden 51 aber noch nicht bedeckt. Die Gesamtdicke der dielektrischen Beschichtung beträgt zwischen 2 und 100 Nanometer und ist abhängig von einer Strukturgröße des Grabens 5.
  • In der 4 ist der mit der nicht konformen dielektrischen Beschichtung 3 an den vertikalen Gräbenwänden 52 ausgekleidete Graben 5 dargestellt. Am Grabenboden 51 liegt die Initialschicht 2 frei. Die dielektrische Beschichtung 3 bedeckt die Initialschicht 2 auch auf der Substratoberfläche 12.
  • Nachfolgende erfolgt die elektrochemische Abscheidung eines Metalls als Füllmaterial 4 der vertikalen Kontaktstruktur 9, zu der das Substrat 1 in ein Elektrolyt verbracht und als Kathode angesteuert wird. Das Metall 4 wird lediglich auf leitfähigen Abschnitten des Substrats 1, also auf den nicht abgedeckten Abschnitten der Initialschicht 2 am Grabenboden 51 abgeschieden. Der Graben 5 wird daher in vorteilhafter Weise ausschließlich vom Grabenboden 51 her gefüllt. Auf der Substratoberfläche 12 oberhalb der Grabenöffnung wachsen abgese hen von einer Überfüllung 6 des Grabens 5 in vorteilhafter Weise keine Anteile von Metall 4 auf, die in der Folge in aufwändiger Weise wieder entfernt werden müssten.
  • In der 5 ist der mit dem Metall 4 gefüllte Graben 5 nach der Abscheidung des Metalls 4 dargestellt.
  • Anschließend werden, wie in der 6 gezeigt, in diesem Ausführungsbeispiel des erfindungsgemäßen Verfahrens die auf der Substratoberfläche 12 abgeschiedenen Abschnitte der Initialschicht 2 sowie der dielektrischen Beschichtung 3 durch einen Ätzschritt oder einen chemisch-mechanischen Polierprozess entfernt. Im Innern des Grabens 5 wird durch das Füllmaterial 4 die vertikale Kontaktstruktur 9 ausgebildet . Danach wird über der Substratoberfläche 12 eine Verdrahtungsebene vorgesehen.
  • Die Erfindung wurde im Vorausgegangenen am Beispiel einer vertikalen Kontaktstruktur erläutert, jedoch ist das erfindungsgemäße Verfahren nicht auf die Herstellung solcher Kontaktstrukturen beschränkt. Insbesondere ermöglicht das erfindungsgemäße Verfahren auch die Ausbildung von Leiterbahnen einer Verdrahtungsebene und die gleichzeitige Ausbildung von Leiterbahnen und vertikalen Kontaktstrukturen gemäß dem bekannten Dual-Damascene-Prozessschema.
    • 1
    Substrat
    10
    Isolatorstruktur
    11
    Arbeitsschicht
    110
    leitfähige Flächenstruktur
    12
    Substratoberfläche
    2
    Initialschicht (seed layer)
    3
    dielektrische Beschichtung
    4
    Füllmaterial
    5
    Graben
    51
    Grabenboden
    52
    Grabenwand
    6
    Überfüllung (overfill)
    7
    Hohlraum (void)
    8
    Nahtfläche (seam)
    9
    leitfähige Struktur

Claims (8)

  1. Verfahren zur Erzeugung einer leitfähigen Struktur (9) in einem Substrat (1), bei dem – von einer Substratoberfläche (12) her ein Graben (5) mit zur Substratoberfläche (12) vertikale und/oder geneigte Abschnitte aufweisenden Seitenwänden (52) und einem einer Grabenöffnung (50) in der Substratoberfläche (12) gegenüberliegenden Grabenboden (51) in das Substrat (1) eingebracht wird, – auf dem Substrat (1) eine leitfähigen Initialschicht (2) vorgesehen wird, die den Grabenboden (51) und die Seitenwände (52) bedeckt, und – die leitfähige Struktur (9) durch Füllen des Grabens (5) mittels elektrochemischer Abscheidung eines Füllmaterials (4) auf der leitfähigen Initialschicht (2) erzeugt wird, wobei – vor dem Füllen des Grabens (5) eine dielektrische Beschichtung (3) auf der Initialschicht (2) mindestens auf Abschnitten der Seitenwände (51) vorgesehen wird und während der elektrochemischen Abscheidung der Graben (5) im Wesentlichen gerichtet vom Grabenboden (51) her mit dem Füllmaterial (4) gefüllt wird, und wobei – die dielektrische Beschichtung (3) mittels einer sequentiellen Gasphasenabscheidung vorgesehen wird, bei der zyklusweise abgeschiedene Teillagen jeweils gerichtet von der Substratoberfläche (12) her in Richtung des Grabenbodens (51) aufwachsen und die Zyklen der sequentiellen Gasphasenabscheidung so gesteuert werden, dass die Abscheidung von Teillagen jeweils vor einem Bedecken des Grabenbodens (51) abgebrochen wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dielektrische Beschichtung (3) sich über die Substratoberfläche (12) außerhalb des Grabens (5) erstreckend vorgesehen wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die dielektrische Beschichtung (3) gleichzeitig auf der Substratoberfläche (12) und den Seitenwänden (51) des Grabens (5) angeordnet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die dielektrische Beschichtung (3) aus Al2O3, ZrO2, HfO2, Si02 oder Si3N4 vorgesehen wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die dielektrische Beschichtung (3) mit einer Schichtdicke zwischen 2 und 100 Nanometern vorgesehen wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die leitfähige Struktur (9) als vertikale Kontaktstruktur zwischen einer in einer Arbeitsschicht (11) eines Substrats (1) angeordneten leitfähigen Flächenstruktur (110) und einer in einer Verdrahtungsebene des Substrats (1) vorgesehenen Leiterbahn ausgebildet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die leitfähige Struktur (9) als Leiterbahn innerhalb einer Verdrahtungsebene des Substrats (1) ausgebildet wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die dielektrische Beschichtung (3) nach der elektrochemischen Abscheidung des Füllmaterials (4) nasschemisch entfernt wird.
DE2003106314 2003-02-14 2003-02-14 Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung Expired - Fee Related DE10306314B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003106314 DE10306314B3 (de) 2003-02-14 2003-02-14 Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003106314 DE10306314B3 (de) 2003-02-14 2003-02-14 Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung

Publications (1)

Publication Number Publication Date
DE10306314B3 true DE10306314B3 (de) 2004-10-28

Family

ID=33038719

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003106314 Expired - Fee Related DE10306314B3 (de) 2003-02-14 2003-02-14 Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung

Country Status (1)

Country Link
DE (1) DE10306314B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004884A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
EP1081753A2 (de) * 1999-08-30 2001-03-07 Applied Materials, Inc. Verfahren zur verbesserten Elektoplattierungsfüllung von Kontaktlöchern
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6410418B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Recess metallization via selective insulator formation on nucleation/seed layer
US20030194850A1 (en) * 2002-04-16 2003-10-16 Applied Materials, Inc. Method and apparatus for improved electroplating fill of an aperture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6410418B1 (en) * 1999-08-18 2002-06-25 Advanced Micro Devices, Inc. Recess metallization via selective insulator formation on nucleation/seed layer
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
EP1081753A2 (de) * 1999-08-30 2001-03-07 Applied Materials, Inc. Verfahren zur verbesserten Elektoplattierungsfüllung von Kontaktlöchern
US20030194850A1 (en) * 2002-04-16 2003-10-16 Applied Materials, Inc. Method and apparatus for improved electroplating fill of an aperture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004884A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht

Similar Documents

Publication Publication Date Title
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102008063430B4 (de) Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE69834868T2 (de) Verfahren zum Herstellen von Kontakten mit niedrigem Widerstand zwischen Metallisierungsschichten eines integrierten Schaltkreises und dadurch hergestellte Strukturen
DE102005039323B4 (de) Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE102006035645B4 (de) Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
DE102007004860B4 (de) Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102006056626A1 (de) Verfahren zum selektiven Herstellen einer leitenden Barrierenschicht durch ALD
DE19752637B4 (de) Verfahren zur Herstellung einer Leitungsanordnung einer Halbleitereinrichtung
DE10140754A1 (de) Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
DE102007009912A1 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102009039421A1 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen
DE102009055433B4 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren
DE102004039803A1 (de) Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung
DE10319135B4 (de) Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE102006025405A1 (de) Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen und Verfahren zur Herstellung
DE10306314B3 (de) Verfahren zur Erzeugung leitfähiger Strukturen mit Submikrometerabmessungen mittels elektrochemischer Abscheidung
DE112013001383T5 (de) Verfahren zur Herstellung von Halbleiterwafern
DE10339990A1 (de) Metalleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
DE102007020269A1 (de) Halbleiterstruktur mit einer elektrischen Verbindung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee