JPH11512864A - 可変ステージ・チャージ・ポンプ - Google Patents

可変ステージ・チャージ・ポンプ

Info

Publication number
JPH11512864A
JPH11512864A JP9513766A JP51376697A JPH11512864A JP H11512864 A JPH11512864 A JP H11512864A JP 9513766 A JP9513766 A JP 9513766A JP 51376697 A JP51376697 A JP 51376697A JP H11512864 A JPH11512864 A JP H11512864A
Authority
JP
Japan
Prior art keywords
charge pump
switch
charge
pump
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9513766A
Other languages
English (en)
Other versions
JP3766101B2 (ja
Inventor
ジャバニファード，ジャハンシル・ジェイ
テッドロー，ケリー・ディ
リン，ジン−リェン
エバレット，ジェフリー・ジェイ
アトウッド，グレゴリー・イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH11512864A publication Critical patent/JPH11512864A/ja
Application granted granted Critical
Publication of JP3766101B2 publication Critical patent/JP3766101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/285—Single converters with a plurality of output stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 フラッシュ・メモリ装置用の可変ステージ・チャージ・ポンプ（１００）が記述される。可変ステージ・チャージ・ポンプ（１００）は、第１チャージ・ポンプ（１１０）および第２チャージ・ポンプ（１２０）を含む。第１スイッチ（１３０）は第１チャージ・ポンプの出力を第２チャージ・ポンプの入力へ結合する。第２スイッチ（１３１）は、第１チャージ・ポンプの入力を第２チャージ・ポンプの入力へ結合する。第１チャージ・ポンプおよび第２チャージ・ポンプは、第１スイッチが第１位置にあり、第２スイッチが第２位置にあるとき、共通出力ノード（１５０）に直列結合される。第１チャージ・ポンプおよび第２チャージ・ポンプは、第１スイッチが第２位置にあり、第２スイッチが第１位置にあるとき、共通出力ノード（１５０）に並列結合される。

Description

【発明の詳細な説明】 可変ステージ・チャージ・ポンプ 発明の分野 本発明は、チャージ・ポンプの分野に関する。具体的には、本発明は、固定ス テージ数とは異なり、チャージ・ポンプ電源入力レベルおよび所望のチャージ・ ポンプ出力レベルに基づいて可変ステージ数を有するチャージ・ポンプを提供す る。発明の背景 現在、エレクトロニクス業界では集積回路の電源要件を低減する傾向にある。 電源消費量を低減するために、集積回路は、たとえば５ボルトではなく３．３ボ ルトなどの低電圧電源レベルを使用するように設計されている。 ただし、ほとんどの動作では、低電圧電源で供給される電圧を上回る電圧を必 要とする。たとえば、フラッシュ電気消去可能プログラマブル読出し専用メモリ （フラッシュＥＥＰＲＯＭ）は、消去操作およびプログラミング操作に約１２ボ ルトを必要とする。 チャージ・ポンプ技術によれば、電源よりも高い電圧を発生させることができ る。チャージ・ポンプ回路の使用によって、１つまたは複数のチャージ・ポンプ ・ステージを使用して３．３ボルトから１２ボルトを発生させることができる。 エレクトロニクスの分野で、専門家がある利用可能な電源電圧からいくつかの 電圧を発生させる必要があることがしばしばある。たとえば、コンピュータ・メ モリ回路は、読込みにある電圧、書込みに他の電圧、さらにメモリの消去に第３ の電圧を必要とする。あるいは、コンピュータ・システムの異なる構成要素（異 なる種類のメモリなど）は、互いに異なる及び利用可能な電源電圧が異なる電源 要件を有することがある。 集積回路を設計する際に考慮すべきもう１つの要因は、別の電源レベルへの移 行が一般に受け入れられる傾向があるとしても、容易には変わらない確立された 回路のベースがあるという点である。たとえば、現在の傾向は３．３ボルト電源 システムへ移行しているかもしれないが、５ボルト電源に依存した確立したハー ドウェアのベースもある。 単一電源電圧から複数の高電圧レベルを発生するために使用される従来技術の 方法の１つは、それぞれが固定ステージ数を有するチャージ・ポンプ回路を複数 使用する方法である。この方法の欠点は、各チャージ・ポンプ回路が集積回路に おいて専用のスペースを要する点である。もう１つの欠点は、集積回路は別の外 部回路なしでは、３．３ボルト電源と５ボルト電源の両方と交換可能に使用する ことができないことがある点である。たとえば、製造業者は異なる電源に対応で きる単一フラッシュ・メモリ製品を供給することが有利であると考えるであろう 。 単一電源電圧から複数の高電圧レベルを発生するために使用される従来技術の 方法のもう１つは、電圧レベルを発生させるために、固定ステージ数を使用する 単一チャージ・ポンプ回路を使用する方法である。別の電圧レベルは、分圧器ネ ットワークを単一チャージ・ポンプと一緒に使用することで与えられる。この方 法の欠点は、分圧器ネットワークが電力を消費することである。もう１つの欠点 は、固定ステージ方法は、通常他方の電源電圧に対応するために一方の電源電圧 の性能を犠牲にする点である。発明の概要および目的 可変ステージ・チャージ・ポンプについて説明する。可変ステージ・チャージ ・ポンプは、第１チャージ・ポンプおよび第２チャージ・ポンプを含む。第１ス イッチは第１チャージ・ポンプの出力を第２チャージ・ポンプの入力へ結合する 。第２スイッチは、第１チャージ・ポンプの入力を第２チャージ・ポンプの入力 へ結合する。第１チャージ・ポンプおよび第２チャージ・ポンプは、第１スイッ チが第１位置にあり、第２スイッチが第２位置にあるとき、共通出力ノードに直 列結合される。第１チャージ・ポンプおよび第２チャージ・ポンプは、第１スイ ッチが第２位置にあり、第２スイッチが第１位置にあるとき、共通出力ノードに 並列結合される。 目的の１つは、所与のチャージ・ポンプ電源入力レベルで、異なる出力レベル に対応できるチャージ・ポンプを提供することである。 もう１つの目的は、異なるチャージ・ポンプ電源入力レベルで、所与の出力レ ベルに対応できるチャージ・ポンプを提供することである。 本発明の他の目的、特徴および利点は、添付の図および以下の詳しい説明を読 めば、明らかになるであろう。図面の簡単な説明 本発明を限定的なものではなく、例示的なものとして添付の図面に示す。図面 において同じ参照番号は同様の要素を示す。 第１図は、可変ステージ・チャージ・ポンプを示す図である。 第２図は、フラッシュ・メモリ・アレイに電力を供給する可変ステージ・チャ ージ・ポンプを含む回路を示す図である。詳細な説明 第１図は、可変ステージ・チャージ・ポンプの一実施形態を示す図である。可 変ステージ・チャージ・ポンプ１００は、いくつかの「段（ｒｕｎｇ）」（たと えば、１６２、１６４）を含む。これらの段は共通入力バス（１６０）と共通出 力ノード１５０の間に結合される。各段はチャージ・ポンプを含む。たとえば、 段１６２はチャージ・ポンプ１１０を含み、段１６４はチャージ・ポンプ１２０ を含む。各チャージ・ポンプは１つまたは複数の固定ステージを含む。第１図で 、第１チャージ・ポンプ（１１０）は直列結合されたチャージ・ポンプ・ステー ジ１１２および１１４から成る。第２チャージ・ポンプ（１２０）は直列結合さ れたチャージ・ポンプ・ステージ１２２および１２４から成る。電源電圧ＶPPは 、共通入力バス１６０へ電圧を供給する。 第１スイッチ（１３０）は、第１チャージ・ポンプの出力が第２チャージ・ポ ンプへの入力として与えられるかどうかを制御する。第２スイッチ（１３１）は 、第２チャージ・ポンプの入力をＶPPに結合するために使用される。スイッチ１ ３０とスイッチ１３１は、チャージ・ポンプ１１０およびチャージ・ポンプ１２ ０が直列結合されるか、それとも並列結合されるかを制御する。可変ステージ・ チ ャージ・ポンプ１００は、「Ｘ／Ｙステージポンプ」とも呼ばれる。このような 場合、「Ｘ」は直列に結合された段の数（すなわち、固定ステージ・チャージ・ ポンプの最大値）を指す。「Ｙ」は、各固定ステージ・チャージ・ポンプのステ ージ数を示す。したがって「ＸかけるＹ」は、共通入力バスと共通出力ノード間 に直列に結合することができるステージの最大値を示す。この例では、段は２つ ある。各段は、２つのステージを備えたチャージ・ポンプを有する。したがって 、可変ステージ・チャージ・ポンプ１００は、「２／２ステージポンプ」と呼ぶ こともできる。２／２ステージ・チャージ・ポンプは、４つのステージを全て直 列で結合するか、または２つの直列結合したステージを他方の２つの直列結合し たステージに並列結合することができる。 スイッチ１３０およびスイッチ１３１の位置の可能な組合わせには、４通りあ る（２つの位置かける２つのスイッチ）。スイッチ１３０およびスイッチ１３１ を参照している場合、「オン」という表現は、スイッチが電流パスを形成するこ とを意味する。スイッチ１３０およびスイッチ１３１を参照している場合、「オ フ」という表現は、スイッチが開路状態にあることを意味する。換言すると、ス イッチ回路は多大な電流を通さない。一実施形態においては、スイッチ１３０お よびスイッチ１３１は金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ） で実施される。ＭＯＳＦＥＴ１３０およびＭＯＳＦＥＴ１３１によって通過する 電圧の範囲を最大にするために、共通ノード１５０からのＶOUTが、ＭＯＳＦＥ Ｔゲートへの制御電圧として使用される。 ４つの位置の組合わせの異なるものを選択することで、ステージ数およびそれ ぞれのチャージ・ポンプ・ステージへの結合が変化する。下の表は４つの組合わ せの結果を示す表である。 上記の表から、両方のスイッチがオフの場合は、チャージ・ポンプ１１０はノ ード１５０へ電圧を供給する唯一のチャージ・ポンプとなる。したがって、チャ ージ・ポンプ１１０は２ステージ・チャージ・ポンプであるため、このスイッチ １３０およびスイッチ１３１の構成は実際上、２ステージ・チャージ・ポンプと なる。この構成は、チャージ・ポンプ１００が普通なら十分な電流および電圧出 力レベルを供給するなら、電源節約モードで使用することができるであろう。 スイッチ１３０がオフでスイッチ１３１がオンの場合、チャージ・ポンプ１２ ０は、チャージ・ポンプ１１０およびチャージ・ポンプ１２０が共通出力ノード １５０に並列に結合される。チャージ・ポンプ１１０およびチャージ・ポンプ１ ２０は両方とも２ステージ・チャージ・ポンプであるため、これはチャージ・ポ ンプ１００が実際上、並列に接続された２ステージを２セット有する４ステージ ・チャージ・ポンプになることを意味する。この構成で、チャージ・ポンプ１０ ０はノード１５０とほぼ同じ出力電圧を供給する。チャージ・ポンプ１１０およ びチャージ・ポンプ１２０は並列結合されているため、チャージ・ポンプ１００ は、チャージ・ポンプ１１０だけで動作する場合のほぼ２倍の量の電流を供給す ることができる。 スイッチ１３０がオンでスイッチ１３１がオフの場合、チャージ・ポンプ１２ ０は、チャージ・ポンプ１１０とチャージ・ポンプ１２０が直列結合される。換 言すると、チャージ・ポンプ１２０の入力電圧は、チャージ・ポンプ１１０の出 力から与えられる。チャージ・ポンプ１１０およびチャージ・ポンプ１２０は両 方とも２ステージ・チャージ・ポンプであるため、これはチャージ・ポンプ１０ ０が実際上、全ての４ステージが直列に接続された４ステージ・チャージ・ポン プになることを意味する。この構成で、チャージ・ポンプ１００は、前の２つの 場合のほぼ２倍のノード１５０の出力電圧を供給する。ただし、チャージ・ポン プ１００は、チャージ・ポンプ１１０およびチャージ・ポンプ１２０が並列結合 されている場合のほぼ半分の電流しか流せない。 表１は、第４の構成として「Ｎ／Ａ」を示している。「Ｎ／Ａ」は、この構成 は使用すべきではなく、適用できないことを示す。両方のスイッチがオンの場合 、第１チャージ・ポンプは、その出力がその入力と供給電圧とに結合されるため 短絡する。このような操作は、この実施形態のチャージ・ポンプには有害であり 、避けるべきである。 第１図は、ｎチャネルＭＯＳＦＥＴ１４０およびＭＯＳＦＥＴ１４２をも示す 。トランジスタ１４０およびトランジスタ１４２は、チャージ・ポンプ１１０お よびチャージ・ポンプ１２０それぞれの出力と出力ノード１５０の間にダイオー ド形式で接続される。これにより、チャージ・ポンプが直列結合の際に、お互い にショートしてしまうのを防ぐ。たとえば、スイッチ１３０がオンでスイッチ１ ３１がオフの場合、チャージ・ポンプ１２０は、トランジスタ１４０のダイオー ド接続なしではショートしてしまう。トランジスタ１４０がない場合、ノード１ ４４がノード１５０に接続される。ノード１４４はチャージ・ポンプ１２０の入 力へも接続される。チャージ・ポンプ１２０の出力はノード１５０へ結合される ため、チャージ・ポンプ１２０の出力はチャージ・ポンプ１２０の入力へ結合さ れることになる。このような構成は、チャージ・ポンプ１２０を無効にし、した がって直列結合構成は普通は使用されない。 トランジスタ１４０を配置すると、ノード１５０の電圧がノード１４４の電圧 より高い場合、電流はトランジスタ１４０を流れることができない。これは、チ ャージ・ポンプが直列結合されている時の状況である。チャージ・ポンプ１１０ およびチャージ・ポンプ１２０が直列結合されている場合、ノード１４６の電圧 はノード１４４の電圧より高くなる。ノード１４６の電圧がノード１５０の電圧 をトランジスタ１４２のしきい値電圧だけ超える場合、トランジスタ１４２は導 通して、ノード１４６で得られる電圧（トランジスタ１４２のしきい値電圧を差 し引いた値）をノード１５０へ与える。ノード１４４の電圧から、トランジスタ １４０のしきい値電圧を差し引いた値が、ノード１５０の現在の電圧を超えない 限り、トランジスタ１４０は導通せず、したがって、チャージ・ポンプの直列結 合構成が安定となる。 低いしきい値電圧ＭＯＳＦＥＴを使用すると、トランジスタ１４０およびトラ ンジスタ１４２にわたる電圧降下を低減する助けとなり、したがってチャージ・ ポンプ・ステージによって供給される電圧のより大きな部分が出力ノード１５０ に到達する。低しきい値電圧ＭＯＳＦＥＴの典型的なしきい値電圧は、通常１ボ ルト未満であり、典型的な場合では０．４ボルトから０．９ボルトの範囲である 。 別の一実施形態では、チャージ・ポンプ１００はＶPPから０未満の電圧を供給 するネガティブ・チャージ・ポンプである。この場合、ポンプ・ステージ１１２ 、１１４、１２２、１２４はネガティブ・チャージ・ポンプである。ＶPPはシス テム接地である。正確に機能するためには、この実施形態において、トランジス タ１４０およびトランジスタ１４２はｐチャネルＭＯＳＦＥＴである。 他の実施形態では、可変ステージ・チャージ・ポンプは、それぞれのチャージ ・ポンプがｙステージを有するｎ段のチャージ・ポンプで構築することができる 。したがって、上記の定義によれば、可変ステージポンプは「ｎ／ｙ」ステージ のポンプである。第１スイッチおよび第２スイッチのサブセットを適切に選択す ることで、ｎチャージ・ポンプを１組ｐ個のチャージ・ポンプｍセットに分割で きる。各セットはこの場合、「ｐ／ｙ」可変ステージ・チャージ・ポンプになる 。ここで、セットは、直列結合または並列結合のどちらでもよいため、様々な組 合せが実現される。さらに、各セット内の段は直列結合または並列結合のどちら で もよい。たとえば、可変ステージ・チャージ・ポンプが１２段を有すると仮定す る。各段は１つの固定ステージ・チャージ・ポンプを含む。各固定ステージ・チ ャージ・ポンプは２つの直列結合されたステージを含む。これは、１２／２ステ ージポンプである。したがって、２つのステージを有する１２個のポンプを並列 結合するか、または２４個のステージを直列結合することができる。 しかし、１２個の段は１組３個の段４セットにまとめることができる。したが って、各セットは３／２ステージポンプである。これは定義されたセット内に２ 通りの可能な組合わせがあることを意味する。６個のステージ全てを直列で結合 するか、または１組２個のステージを３セット並列で結合するかである。さらに 、４セットは並列結合または直列結合のどちらでもよい。様々な組合せは記号命 名法を使用してより簡単に示すことができる。名称「Ｓ」および名称「Ｐ」は各 セット内の段が直列か並列かのどちらで結合されているかを表す。記号「‖」お よび記号「−」はそれぞれ並列結合または直列結合を表す。したがって、これら のセットを使用した他の可能な７つの組合せは、Ｓ‖Ｓ‖Ｓ‖Ｓ、Ｐ‖Ｐ‖Ｐ‖ Ｐ、Ｓ−Ｓ−Ｓ−Ｓ、Ｐ−Ｐ−Ｐ−Ｐ、Ｓ−Ｐ−Ｐ−Ｐ、Ｓ−Ｓ−Ｐ−Ｐ、Ｓ− Ｓ−Ｓ−Ｐである。組合せのうちの２つ（すなわち、Ｓ−Ｓ−Ｓ−Ｓ、Ｐ‖Ｐ‖ Ｐ‖Ｐ）は段をセットに分割する段階を使用せずに達成できる組合せで、冗長で ある。ただしこの例は、少なくとも他の５つの電源構成が個々に段のサブセット を制御することで達成される方法を示す。 これらの様々な構成に加えて、電源を形成するために、全ての段のサブセット を選択することができる。換言すれば、適切に関連付けられた第２スイッチを使 用して段を選択解除する（すなわち、オフにスイッチする）ことで、一部の段を 様々なステージ・チャージ・ポンプで使用することができる。これは、全てのス テージおよび電圧または電源が入っている回路（たとえば、メモリ回路）の分圧 器または分流器を使用せずに、電源を節約するのに使用できる。分圧器および分 流器は、電力を消費する傾向があるので、電力を節約するためにできればなくす べきである。 ここで、「Ｘ／Ｙ」の命名規則の定義を僅かだけ変更する。これまでは「Ｘ」 は段の総数を表し、各段が固定ステージ・チャージ・ポンプとして扱われていた 。 しかしながら、ここでは、段のセットを再構成することにより、各セットが本質 的に固定ステージ・チャージ・ポンプであることは明らかである。したがって、 ここでは「Ｘ／Ｙ」は、並列結合されたセット中の各チャージ・ポンプが、Ｙ個 の直列結合されたステージを有する、チャージ・ポンプ・セットをＸ個並列結合 したものを表す。 適切なステージ数の可変ステージ・チャージ・ポンプを設計することで、チャ ージ・ポンプ回路は利用できる電源電圧に関係なくメモリ回路に適当な電圧を加 えることが可能になる。たとえば、可変ステージ・チャージ・ポンプから６ボル トおよび１２ボルトを加える必要がある場合、設計者は、入力電圧に関わらず可 変ステージ・チャージ・ポンプから適切な出力電圧を確実に得るために、ステー ジインとステージアウトのスイッチを行うか、またはステージの結合を変更する 制御をスイッチに与えることができる。スイッチの制御は、利用可能な電源電圧 ＶPPと所望の可変ステージ・チャージ・ポンプ出力電圧の関数となるはずである 。可変ステージ・チャージ・ポンプの出力を調節した場合にいくらか損失が発生 するため、通常は可変ステージ・チャージ・ポンプで供給される電圧は給電され る回路が必要とする電圧より高くなければならない。 一実施形態において、可変ステージ・チャージ・ポンプを用いて、フラッシュ ・メモリ・アレイが必要とする様々な電圧レベルを供給することができる。フラ ッシュ・メモリ・アレイは、フローティング・ゲート電界効果トランジスタ装置 を含むメモリ・セルからなる。これらのトランジスタは、フローティング・ゲー ト上に格納されている電荷を変更することによってプログラムすることができ、 状態（プログラムされているか、または消去されているか）はセルを問い合わせ ることで検出することができる。フラッシュ・メモリ・セルは異なる操作モード では、異なる電圧要件を必要とする。可変ステージ・チャージ・ポンプ（または 、ポンプ）はフラッシュ・メモリ・アレイの各操作モードごとに適切な供給電圧 を与えることができる。これらのモードには、読込み、プログラミング、消去が 含まれる。 通常、フラッシュ・メモリ・アレイはブロックに再分割され、消去モードは、 １つまたは複数のメモリ・セルのブロックを消去する。フラッシュ・メモリ・セ ルは、フローティング・ゲートから過剰の電荷を除去することで消去される。フ ラッシュ・メモリのブロックのセルを全て消去する通常の方法は、ブロックのメ モリ・セル全てのソース端子に１２ボルトを印加し、その間、ドレイン端子はフ ローティングのままで、ゲート端子は接地する必要がある。 フラッシュ・メモリ・セルは、フラッシュ・メモリ・セルのしきい値電圧を増 大させるために、過剰な電荷をフローティング・ゲート上に置くことによってプ ログラムすることができる。プログラミングは通常、ゲートにほぼ１１〜１２ボ ルト、ドレインに６〜７ボルトを印加し、ホットエレクトロン注入によって電子 がフローティング・ゲート上に置かれるようにソース端子を接地することによっ て実現される。 フラッシュ・メモリ・セルは、フラッシュ・メモリ・セルが消去状態かプログ ラム状態のどちらかを判定するために、フラッシュ・メモリ・セルのゲートに固 定電圧を印加して読み取る。この技法は、フラッシュ・メモリ・セルのドレイン ソース間の電流ＩDSを感知する。フラッシュ・メモリ・セルの読込みは通常、ゲ ートへ５ボルト、ドレインに１ボルトを印加し、ソース端子を接地する必要があ る。 したがって通常のフラッシュ・メモリの応用例に必要な電圧には、読込みモー ドの５ボルト、プログラム・モードおよび消去モードの両方の６ボルトおよび１ ２ボルトが含まれる。一実施形態において、フラッシュ・メモリ装置への電力は 、２つのソースから供給される。これらのソースは、ＶCC線およびＶPP線を含む 。ＶCC線は、フラッシュ装置への主電源である。供給線ＶPPによって供給される 補助電圧はメモリの書込みまたは消去の時だけ必要である。その動作にはより高 い電圧が必要となるからである。一実施形態において、ＶCCはほぼ５ボルトであ る。ただし、ＶPPは３．３ボルト、５ボルト、または１２ボルトである。 ＶPPは５ボルトが一般的な標準であるが、３．３ボルトが普及しはじめている 。外部回路を簡単にするために、可変ステージ・チャージ・ポンプをフラッシュ ・メモリ装置に組み込むことができる。ただし、フラッシュ・メモリシステムを 最大に利用するには、可変ステージ・チャージ・ポンプは、３．３ボルトまたは ５ボルトの電源から、約５ボルト、９ボルトおよび１２ボルトを生成できなけれ ば ならない。 第２図は、３．３ボルトまたは５ボルトの電源から、約５ボルト、９ボルトお よび１２ボルトの電圧レベルに対応するための可変ステージ・チャージ・ポンプ を含むフラッシュ・メモリの電源回路を表す図である。可変ステージ・チャージ ・ポンプは、出力が電圧調整器へ送られるため、名目上必要とされる電圧を超え るように設計されている。さらに、適度な電源許容度は通常、入力電圧が名目値 （たとえば１０％）の所定のパーセンテージ内である場合に、回路が適切に機能 することを必要とする。これは、チャージ・ポンプからの出力電圧は、３．３ボ ルト±１０％または５ボルト±１０％のＶPP入力電圧に依存しなければならない ことを意味する。ＶPPが１０％名目値より低いと想定すると、これは、フラッシ ュ電源回路は、約３．０ボルトまたは４．５ボルトのＶPPから、適切な電圧レベ ルおよび電流レベルをフラッシュ・アレイに供給できなければならないことを意 味する。 この実施形態において、２つのチャージ・ポンプ（２１０、２２０）は、読込 みモード（５ボルトチャージ・ポンプ）、プログラミング・モード（１２ボルト のチャージ・ポンプおよび９ボルトのチャージ・ポンプ）、消去モード（１２ボ ルトのチャージ・ポンプおよび９ボルトのチャージ・ポンプ）の際に、内部ノー ドの電圧を異なる電圧に増大させるために使用する。読込みモードの際に、ＶCC が３．３ボルトの場合、ワード線は５ボルトまでポンピングしなければならない 。チャージ・ポンプはＶPP（たとえば、３．３ボルトまたは５ボルト）およびフ ラッシュ・メモリの操作モード（たとえば、プログラミング・モードや消去モー ド）によって再構成される。 可変ステージ・チャージ・ポンプ２１０および可変ステージ・チャージ・ポン プ２２０のステージ制御は、操作モード（たとえば、消去、読込み、またはプロ グラム）およびＶPPレベルによって決定される。レベル検出器２３０、２３１、 ２３２が、ＶPPおよびＶCCレベルを決定する。５／１２ボルトＶPP検出器２３０ は、ＶPPが５ボルトか１２ボルトかを判定するために使用される。検出器２３０ は、約１２ボルトのＶPPを示す。可変ステージ・チャージ・ポンプ２２０は、読 込み操作、プログラム操作、消去操作の際に使用される高電流可変ステージ・チ ャージ・ポンプである。可変ステージ・チャージ・ポンプ２１０は、プログラム 操作および消去操作の時だけチャージ・ポンプ２２０に加えて使用される低電流 可変ステージ・チャージ・ポンプである。ＶPP検出器の出力は、様々なＶPPレベ ルの適切な消去およびプログラミング・アルゴリズムを選択するために回路２９ ０へ加えられる。これらのアルゴリズムは、ＶPPおよびＶCCによって変わる。回 路２９０は、消去およびプログラミング・アルゴリズムにしたがって、適切なス イッチ（たとえば、スイッチ２７４）を制御する。これらのスイッチは、たとえ ば線２６０および線２６４のフラッシュ・メモリ・アレイへ供給される適切な電 源を選択するために、チャージ・ポンプ２１０およびチャージ・ポンプ２２０へ の電力の制御に使用される。 フラッシュ・メモリ・アレイの電力は、線２６０、線２６２、線２６４によっ て供給される。線２６０はＶPPパッド２９５からのＶPPか、またはチャージ・ポ ンプ２１０とチャージ・ポンプ２２０からの１２ボルトをフラッシュ・セルのゲ ートへ与える。線２６４はプログラミングおよび消去操作の際に、ドレインおよ びソースへ適切な電圧を供給する。線２６２は、チャージ・ポンプ２２０からの ５ボルトか、またはＶCCのいずれかをフラッシュ・メモリ装置へ与える。線２８ ２は、ＶCC検出器２３２を使用可能または使用不可能にするために使用される。 電圧制御発振器（ＶＣＯ）２４０およびＶＣＯ２４１は、それぞれ関連するチ ャージ・ポンプ２１０およびチャージ・ポンプ２２０を駆動するために使用され る。ＶREF２７０はＶＣＯへの基準電圧を生成するために使用される。基準電圧 およびチャージ・ポンプの出力からのフィードバックは、ＶＣＯがチャージ・ポ ンプ２１０およびチャージ・ポンプ２２０の出力電圧を制御する助けとするため に制御電圧として使用される。ＶＣＯ２４２はフラッシュ・メモリが待機モード の時に、待機ＶＣＯとして機能する。フラッシュ・メモリは、待機モードではか なり少ない電流しか引き出さない。 高電流可変ステージ・チャージ・ポンプおよび低電流可変ステージ・チャージ ・ポンプは、操作モードおよび名目上検出したＶPPの値（たとえば、３．３ボル トまたは５ボルト）によって再構成される。表２は、異なるＶPPおよび動作モー ドでの可変ステージ・チャージ・ポンプ２２０の構成を示す表である。 表３は、異なるＶPPおよび操作モードでの可変ステージ・チャージ・ポンプ２ １０の構成を示す表である。 したがって、第２図に示した実施形態においては、ＶPPの名目値が５ボルトで ある場合、可変ステージ・チャージ・ポンプ２１０（高電流チャージ・ポンプ） は、プログラム動作モード、検証動作モード、消去動作モードの際に、それが３ 個の直列結合したステージ・セットを含む、並列結合された１８個のステージ・ セットを有するように構成される。 読込みモードでは、低電流可変ステージ・チャージ・ポンプ２２０は使用され ず、オフにすることができる。読込み動作の時は、ＶPPは０である。したがって 、 高電流可変ステージ・チャージ・ポンプ２２０が必要な場合、読込みモードの際 に、ＶPPではなくＶCCから電力を受け取る。ＶCCが４．０ボルト未満である（と ３／５ボルト検出器２３２によって決定された）場合、高電流チャージ・ポンプ ２２０は、線２６２のワード線（たとえば、フラッシュ・メモリ・セルのゲート ）に５ボルトを供給するために必要とされる。このような場合、チャージ・ポン プ２２０は本実施形態の１８／３構成になる。そうでない場合は、ＶCCは十分で あると仮定され、線２６２は、チャージ・ポンプ２２０（これ以上必要ないため 、これはオフにすることができる）ではなくＶCCからワード線電圧を供給するよ うにスイッチされる。 上記のフラッシュ・メモリ回路に関する実施形態については、可変ステージ・ チャージ・ポンプ回路はフラッシュ・メモリ・アレイと同じパッケージ内で製造 しなければならない。あるいは、可変ステージ・チャージ・ポンプ回路はフラッ シュ・メモリ・アレイパッケージの外部に配置することもできる。 以上の詳細な説明で、本発明をその具体的な実施形態を参照しながら説明した 。ただし、請求の範囲に示したように本発明の精神および範囲から逸脱すること なく、本発明に様々な変更および修正を加えることができることは明らかであろ う。したがって、説明および図は、限定的なものではなく、例示的なものである 。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，Ｓ Ｚ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＴ，ＡＵ ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ， ＣＮ，ＣＵ，ＣＺ，ＣＺ，ＤＥ，ＤＥ，ＤＫ，ＤＫ，Ｅ Ｅ，ＥＥ，ＥＳ，ＦＩ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ， ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，Ｍ Ｋ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＫ，ＴＪ， ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ (72)発明者 リン，ジン−リェン アメリカ合衆国・95670・カリフォルニア 州・ランチョコルドバ・キャピタル セン ター ドライブ・3300・161番 (72)発明者 エバレット，ジェフリー・ジェイ アメリカ合衆国・95662・カリフォルニア 州・オレンジベール・マディソン アヴェ ニュ・9200・205番 (72)発明者 アトウッド，グレゴリー・イー アメリカ合衆国・95125・カリフォルニア 州・サンホゼ・マーシャ ウェイ・2495

Claims (1)

  1. 【特許請求の範囲】 １．第１チャージ・ポンプと、 第２チャージ・ポンプと、 第１チャージ・ポンプの出力を第２チャージ・ポンプの入力に結合する第１ス イッチと、 第１チャージ・ポンプの入力を第２チャージ・ポンプの入力に結合する第２ス イッチと、 を備える可変ステージ・チャージ・ポンプであって、 第１スイッチが第１位置にあり、第２スイッチが第２位置にあるとき、第１チ ャージ・ポンプおよび第２チャージ・ポンプが共通出力ノードへ直列結合され、 第１スイッチが第２位置にあり、第２スイッチが第１位置にあるとき、第１チャ ージ・ポンプおよび第２チャージ・ポンプが共通出力ノードへ並列結合される可 変ステージ・チャージ・ポンプ。 ２．第１チャージ・ポンプの出力と共通出力ノードの間に結合された第１ダイオ ード接続金属酸化膜半導体電界効果トランジスタと、 第２チャージ・ポンプの出力と共通出力ノードの間に結合された第２ダイオー ド接続金属酸化膜半導体電界効果トランジスタとをさらに備える請求項１に記載 の可変ステージ・チャージ・ポンプ。 ３．第１スイッチおよび第２スイッチが低しきい値電圧金属酸化膜半導体トラン ジスタをさらに備える請求項１に記載の可変ステージ・チャージ・ポンプ。 ４．第１チャージ・ポンプと第２チャージ・ポンプのうち少なくとも１つが複数 の直列結合されたステージを含む請求項１に記載の可変ステージ・チャージ・ポ ンプ。 ５．第１チャージ・ポンプと、 ｎが１より大きいとして、ｎ個のチャージ・ポンプと、 それぞれｎ個のチャージ・ポンプの１つに関連付けられ、ｎ−１個の第１スイ ッチのそれぞれがｎ−１個のチャージ・ポンプのうちの１つの入力をｎ個のチャ ージ・ポンプのうちの先行のチャージ・ポンプの出力に結合し、第１スイッチの １つがｎ個のチャージ・ポンプのうちの１つの入力と第１チャージ・ポンプの出 力を結合するｎ個の第１スイッチと、 それぞれｎ個のチャージ・ポンプのうちの１つの入力と第１チャージ・ポンプ の入力を結合する、ｎ個の第２スイッチとを備える可変ステージ・チャージ・ポ ンプであって、 所定のチャージ・ポンプに関連付けられた第１スイッチが第１位置にあり、関 連付けられた第２スイッチが第２位置にあるとき、第１チャージ・ポンプおよび 所与のチャージ・ポンプが共通出力ノードへ直列結合され、関連付けられた第１ スイッチが第２位置にあり、関連付けられた第２スイッチが第１位置にあるとき 、第１チャージ・ポンプおよび所与のチャージ・ポンプが共通出力ノードへ並列 結合されている可変ステージ・チャージ・ポンプ。 ６．第１チャージ・ポンプの出力と共通出力ノードの間に結合された第１ダイオ ード接続金属酸化膜半導体電界効果トランジスタと、 ｎ個のチャージ・ポンプのうちの１つの出力と共通出力ノードの間にそれぞれ 結合された、ｎ個のダイオード接続金属酸化膜半導体電界効果トランジスタとを さらに備える請求項５に記載の可変ステージ・チャージ・ポンプ。 ７．ｎ個の第１スイッチと第２スイッチのうちの少なくとも１つが、低しきい値 電圧金属酸化膜半導体トランジスタをさらに備える請求項５に記載の可変ステー ジ・チャージ・ポンプ。 ８．ｎ＋１個のチャージ・ポンプの少なくとも１つが複数の直列結合されたステ ージを含む請求項５に記載の可変ステージ・チャージ・ポンプ。 ９．メモリ・セル・アレイと、 第１チャージ・ポンプ、 第２チャージ・ポンプ 第１チャージ・ポンプの出力を第２チャージ・ポンプの入力に結合する第１ スイッチ、および 第１チャージ・ポンプの入力を第２チャージ・ポンプの入力に結合する第２ スイッチ を含む可変ステージ・チャージ・ポンプとを備えるメモリ装置であって、 第１スイッチが第１位置にあり、第２スイッチが第２位置にあるとき、第１チ ャージ・ポンプおよび第２チャージ・ポンプが、メモリ・セルのアレイの選択さ れたメモリ・セルに直列結合され、第１スイッチが第２位置にあり、第２スイッ チが第１位置にあるとき、第１チャージ・ポンプおよび第２チャージ・ポンプが 、選択されたメモリ・セルに並列結合されるメモリ装置。 １０．メモリ・セルのアレイが、フローティング・ゲート電界効果トランジスタ 装置を備える不揮発性メモリ・セルを含む請求項９に記載のメモリ装置。 １１．可変ステージ・チャージ・ポンプが 第１チャージ・ポンプの出力と共通出力ノードの間に結合された第１ダイオー ド接続金属酸化膜半導体電界効果トランジスタと、 第２チャージ・ポンプの出力と共通出力ノードの間に結合された第２ダイオー ド接続金属酸化膜半導体電界効果トランジスタとをさらに含む請求項１０に記載 のメモリ装置。 １２．第１スイッチおよび第２スイッチが低しきい値電圧金属酸化膜半導体トラ ンジスタをさらに備える請求項１０に記載のメモリ装置。 １３．第１チャージ・ポンプおよび第２チャージ・ポンプの少なくとも１つが複 数の直列結合されたステージを含む、請求項１０に記載のメモリ装置。 １４．メモリ・セル・アレイと、 第１チャージ・ポンプ、 ｎが１より大きいとして、ｎ個のチャージ・ポンプ、 それぞれｎ個のチャージ・ポンプの１つに関連付けられ、ｎ−１個の第１スイ ッチのそれぞれがｎ−１個のチャージ・ポンプのうちの１つの入力をｎ個のチャ ージ・ポンプのうちの前記チャージ・ポンプの出力に結合し、 第１スイッチの１つがｎ個のチャージ・ポンプのうちの１つの入力と第１チャ ージ・ポンプのうちの出力を結合する、ｎ個の第１スイッチ、および それぞれｎ個のチャージ・ポンプのうちの１つの入力と第１チャージ・ポンプ の入力を結合するｎ個の第２スイッチを含む可変ステージ・チャージ・ポンプと を備えるメモリ装置であって、 所与のチャージ・ポンプに関連付けられた第１スイッチが第１位置にあり、関 連付けられた第２スイッチが第２位置にあるとき、第１チャージ・ポンプおよび ｎ個のチャージ・ポンプのうちの所与のチャージ・ポンプがメモリ・セルのアレ イの選択されたメモリ・セルに直列結合され、関連付けられた第１スイッチが第 ２位置にあり、関連付けられた第２スイッチが第１位置にあるとき、第１チャー ジ・ポンプおよび所与のチャージ・ポンプが共通出力ノードへ並列結合されるメ モリ装置。 １５．メモリ・セルのアレイが、フローティング・ゲート電界効果トランジスタ 装置を備える不揮発性メモリ・セルを含む請求項１４に記載のメモリ装置。 １６．可変ステージ・チャージ・ポンプが 第１チャージ・ポンプの出力と共通出力ノードの間に結合された第１ダイオー ド接続金属酸化膜半導体電界効果トランジスタと、 それぞれｎ個のチャージ・ポンプのうちの１つの出力と共通出力ノードの間に 結合されたｎ個のダイオード接続金属酸化膜半導体電界効果トランジスタとをさ らに含む請求項１５に記載のメモリ装置。 １７．ｎ個の第１スイッチおよび第２スイッチの少なくとも１つが低しきい値電 圧金属酸化膜半導体トランジスタをさらに備える請求項１５に記載のメモリ装置 。 １８．ｎ＋１個のチャージ・ポンプの少なくとも１つが複数の直列結合されたス テージを含む、請求項１５に記載のメモリ装置。
JP51376697A 1995-09-29 1996-09-30 可変ステージ・チャージ・ポンプ Expired - Fee Related JP3766101B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/537,233 US5602794A (en) 1995-09-29 1995-09-29 Variable stage charge pump
US08/537,233 1995-09-29
PCT/US1996/015753 WO1997012369A1 (en) 1995-09-29 1996-09-30 Variable stage charge pump

Publications (2)

Publication Number Publication Date
JPH11512864A true JPH11512864A (ja) 1999-11-02
JP3766101B2 JP3766101B2 (ja) 2006-04-12

Family

ID=24141785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51376697A Expired - Fee Related JP3766101B2 (ja) 1995-09-29 1996-09-30 可変ステージ・チャージ・ポンプ

Country Status (9)

Country Link
US (4) US5602794A (ja)
EP (1) EP0852799B1 (ja)
JP (1) JP3766101B2 (ja)
KR (1) KR100297679B1 (ja)
AU (1) AU7251996A (ja)
DE (1) DE69620774T2 (ja)
HK (1) HK1015520A1 (ja)
RU (1) RU2172525C2 (ja)
WO (1) WO1997012369A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010515423A (ja) * 2006-12-31 2010-05-06 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニー 複極性可逆型チャージポンプ回路および関連する方法
JP2011008875A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 半導体装置
JP2022113851A (ja) * 2018-03-30 2022-08-04 ラピスセミコンダクタ株式会社 半導体装置

Families Citing this family (168)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151032B1 (ko) * 1995-04-24 1999-01-15 김광호 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
US5914589A (en) * 1996-09-04 1999-06-22 Stmicroelectronics, S.R.L. Voltage boosting circuit for high-potential-side MOS switching transistor
KR100246781B1 (ko) * 1996-12-28 2000-03-15 김영환 플래쉬 메모리 셀의 읽기 방법 및 읽기 전압 발생 회로
TW404063B (en) 1997-02-27 2000-09-01 Toshiba Corp Semiconductor integrated circuit apparatus and semiconductor memory apparatus
JPH10247386A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 昇圧電位供給回路及び半導体記憶装置
JPH10289574A (ja) * 1997-04-10 1998-10-27 Fujitsu Ltd 電圧発生回路を有した半導体装置
FR2762457B1 (fr) * 1997-04-16 1999-05-28 Sgs Thomson Microelectronics Circuit generateur de tension du type pompe de charge
KR100264959B1 (ko) * 1997-04-30 2000-10-02 윤종용 반도체 장치의 고전압발생회로
US6594168B2 (en) 1997-05-30 2003-07-15 Micron Technology, Inc. 256 Meg dynamic random access memory
KR100554112B1 (ko) * 1997-05-30 2006-02-20 미크론 테크놀로지,인코포레이티드 256 메가 다이내믹 랜덤 액세스 메모리
US6194929B1 (en) * 1997-06-25 2001-02-27 Sun Microsystems, Inc. Delay locking using multiple control signals
JP3090097B2 (ja) * 1997-06-30 2000-09-18 日本電気株式会社 昇圧回路及びその制御方法
US6023187A (en) * 1997-12-23 2000-02-08 Mitsubishi Semiconductor America, Inc. Voltage pump for integrated circuit and operating method thereof
US6232826B1 (en) * 1998-01-12 2001-05-15 Intel Corporation Charge pump avoiding gain degradation due to the body effect
ITTO980077A1 (it) * 1998-01-30 1999-07-30 Sgs Thomson Microelectronics Architettura di pompe ad alta tensione per dispositivi elettronici integrati
KR100300034B1 (ko) * 1998-02-07 2001-09-06 김영환 반도체소자의기판전압인가회로
JP3223504B2 (ja) * 1998-03-31 2001-10-29 日本電気株式会社 昇圧回路
US6150835A (en) * 1998-05-08 2000-11-21 Intel Corporation Method and apparatus for fast production programming and low-voltage in-system writes for programmable logic device
KR100279296B1 (ko) * 1998-06-09 2001-01-15 윤종용 승압 전압 발생 회로
US6166982A (en) * 1998-06-25 2000-12-26 Cypress Semiconductor Corp. High voltage switch for eeprom/flash memories
US6172553B1 (en) 1998-06-25 2001-01-09 Cypress Semiconductor Corp. High voltage steering network for EEPROM/FLASH memory
US6094095A (en) * 1998-06-29 2000-07-25 Cypress Semiconductor Corp. Efficient pump for generating voltages above and/or below operating voltages
US6208542B1 (en) * 1998-06-30 2001-03-27 Sandisk Corporation Techniques for storing digital data in an analog or multilevel memory
EP1783778A1 (en) * 1998-06-30 2007-05-09 SanDisk Corporation Semiconductor memory circuit with internal voltage generation according to externally applied voltage
US6160440A (en) * 1998-09-25 2000-12-12 Intel Corporation Scaleable charge pump for use with a low voltage power supply
KR100293637B1 (ko) * 1998-10-27 2001-07-12 박종섭 드레인 전압 펌핑 회로
JP3430050B2 (ja) * 1998-12-28 2003-07-28 日本電気株式会社 半導体記憶装置およびその駆動方法
US6188274B1 (en) 1999-06-04 2001-02-13 Sharp Laboratories Of America, Inc. Bootstrap capacitor power supply for low voltage mobile communications power amplifier
IT1308744B1 (it) * 1999-06-22 2002-01-10 Cselt Centro Studi Lab Telecom Pompa di corrente per circuiti ad aggancio di fase integrati.
KR100308502B1 (ko) * 1999-06-29 2001-11-01 박종섭 고전압 발생장치
US6359947B1 (en) 1999-08-31 2002-03-19 Intel Corporation Split clock buffers for a negative charge pump
JP3910765B2 (ja) * 1999-09-08 2007-04-25 株式会社東芝 電圧発生回路及びこれを用いた電圧転送回路
JP2001145335A (ja) * 1999-11-11 2001-05-25 Nec Corp 昇圧回路
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
WO2001050604A1 (en) * 1999-12-30 2001-07-12 Ge-Harris Railway Electronics, Llc Vital 'and' gate apparatus and method
JP3835968B2 (ja) 2000-03-06 2006-10-18 松下電器産業株式会社 半導体集積回路
JP2002032987A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
US6337595B1 (en) * 2000-07-28 2002-01-08 International Business Machines Corporation Low-power DC voltage generator system
US6525949B1 (en) 2000-12-22 2003-02-25 Matrix Semiconductor, Inc. Charge pump circuit
US6369642B1 (en) * 2000-12-26 2002-04-09 Intel Corporation Output switch for charge pump reconfiguration
JP2002238243A (ja) * 2001-02-07 2002-08-23 Seiko Epson Corp Ｄｃ／ｄｃコンバータおよび液晶用電源装置
US6486728B2 (en) 2001-03-16 2002-11-26 Matrix Semiconductor, Inc. Multi-stage charge pump
US6927441B2 (en) * 2001-03-20 2005-08-09 Stmicroelectronics S.R.L. Variable stage charge pump
EP1262998B1 (de) * 2001-05-28 2008-02-06 Infineon Technologies AG Ladungspumpenschaltung und Verwendung einer Ladungspumpenschaltung
US6570807B2 (en) * 2001-08-22 2003-05-27 Micron Technology, Inc. Intermediate boosted array voltage
KR100404001B1 (ko) * 2001-12-29 2003-11-05 주식회사 하이닉스반도체 차지 펌프 회로
US6605984B2 (en) 2002-01-02 2003-08-12 Intel Corporation Charge pump ripple reduction
US20030123299A1 (en) * 2002-01-02 2003-07-03 Annavajjhala Ravi P. Protection circuit
US6836176B2 (en) * 2002-01-02 2004-12-28 Intel Corporation Charge pump ripple reduction
US7114084B2 (en) * 2002-03-06 2006-09-26 Micron Technology, Inc. Data controlled programmable power supply
KR100422453B1 (ko) * 2002-05-17 2004-03-11 주식회사 하이닉스반도체 부스트 회로
KR100465068B1 (ko) * 2002-06-29 2005-01-06 주식회사 하이닉스반도체 펌핑 회로
KR100495854B1 (ko) * 2002-07-11 2005-06-16 주식회사 하이닉스반도체 부스팅 회로
US6937517B2 (en) * 2002-07-18 2005-08-30 Micron Technology, Inc. Clock regulation scheme for varying loads
US6566847B1 (en) 2002-07-29 2003-05-20 Taiwan Semiconductor Manufacturing Company Low power charge pump regulating circuit
ITMI20021902A1 (it) * 2002-09-06 2004-03-07 Atmel Corp Architettura di pompa di carica modulare
US6965263B2 (en) * 2002-10-10 2005-11-15 Micron Technology, Inc. Bulk node biasing method and apparatus
ITMI20022268A1 (it) * 2002-10-25 2004-04-26 Atmel Corp Circuito pompa di cariche variabile con carico dinamico
JP2004348806A (ja) * 2003-03-26 2004-12-09 Sharp Corp 半導体記憶装置およびそれを備えた携帯電子機器
US6798275B1 (en) * 2003-04-03 2004-09-28 Advanced Micro Devices, Inc. Fast, accurate and low power supply voltage booster using A/D converter
US6856556B1 (en) 2003-04-03 2005-02-15 Siliconsystems, Inc. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
US6891764B2 (en) * 2003-04-11 2005-05-10 Intel Corporation Apparatus and method to read a nonvolatile memory
JP4124692B2 (ja) 2003-04-25 2008-07-23 シャープ株式会社 不揮発性半導体記憶装置
US7023260B2 (en) * 2003-06-30 2006-04-04 Matrix Semiconductor, Inc. Charge pump circuit incorporating corresponding parallel charge pump stages and method therefor
KR100536603B1 (ko) * 2003-07-10 2005-12-14 삼성전자주식회사 선택 모드를 갖는 전하 펌프 회로
FR2858725B1 (fr) * 2003-08-06 2005-10-07 St Microelectronics Sa Dispositif autoreparable pour generer une haute tension, et procede de reparation d'un dispositif pour generer une haute tension.
US7645932B2 (en) * 2003-09-10 2010-01-12 Ixys Corporation Solar cell device having a charge pump
US6980045B1 (en) 2003-12-05 2005-12-27 Xilinx, Inc. Merged charge pump
KR100572323B1 (ko) * 2003-12-11 2006-04-19 삼성전자주식회사 멀티레벨 고전압 발생장치
JP4492935B2 (ja) * 2004-03-08 2010-06-30 ルネサスエレクトロニクス株式会社 昇圧回路および昇圧回路を備えた半導体装置
US7068094B1 (en) * 2004-03-16 2006-06-27 Marvell International Ltd. Charge-pump current source
JP2005267734A (ja) 2004-03-18 2005-09-29 Renesas Technology Corp 昇圧回路及びそれを用いた不揮発性メモリ
JP2005267821A (ja) * 2004-03-22 2005-09-29 Toshiba Corp 不揮発性半導体メモリ
US20050245977A1 (en) * 2004-04-12 2005-11-03 Advanced Neuromodulation Systems, Inc. Voltage limited systems and methods
US9533164B2 (en) * 2004-04-12 2017-01-03 Advanced Neuromodulation Systems, Inc. Method for providing multiple voltage levels during pulse generation and implantable pulse generating employing the same
JP2007538483A (ja) * 2004-05-19 2007-12-27 バオラブ マイクロシステムズ エス エル レギュレータ回路及びその使用法
TWI261407B (en) * 2004-08-03 2006-09-01 Ememory Technology Inc Charge pump circuit
US7149132B2 (en) * 2004-09-24 2006-12-12 Ovonyx, Inc. Biasing circuit for use in a non-volatile memory device
US7595682B2 (en) * 2005-02-24 2009-09-29 Macronix International Co., Ltd. Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
US20060250177A1 (en) * 2005-05-09 2006-11-09 Thorp Tyler J Methods and apparatus for dynamically reconfiguring a charge pump during output transients
KR100739241B1 (ko) * 2005-06-24 2007-07-12 주식회사 하이닉스반도체 플래시 메모리 장치의 블록 워드라인 프리챠지 회로
US20060289107A1 (en) * 2005-06-28 2006-12-28 Dominick Summa Wallpaper border holder/positioning device
ITVA20060011A1 (it) * 2006-02-22 2007-08-23 St Microelectronics Srl Dispositivo di memoria e relativo metodo di controllo
EP1884954B1 (en) 2006-07-27 2009-02-04 STMicroelectronics Asia Pacific Pte Ltd. Supply voltage distribution system with reduced resistance for semiconductor devices
WO2008030182A1 (en) * 2006-09-07 2008-03-13 Agency For Science, Technology And Research A charge pump circuit
KR100809071B1 (ko) * 2006-09-25 2008-03-03 삼성전자주식회사 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
KR100809072B1 (ko) * 2006-09-28 2008-03-03 삼성전자주식회사 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
JP4873552B2 (ja) * 2006-10-20 2012-02-08 ルネサスエレクトロニクス株式会社 昇圧電源回路
US7579902B2 (en) * 2006-12-11 2009-08-25 Atmel Corporation Charge pump for generation of multiple output-voltage levels
US7477093B2 (en) * 2006-12-31 2009-01-13 Sandisk 3D Llc Multiple polarity reversible charge pump circuit
US7495500B2 (en) * 2006-12-31 2009-02-24 Sandisk 3D Llc Method for using a multiple polarity reversible charge pump circuit
US9595825B2 (en) * 2007-01-09 2017-03-14 Power Monitors, Inc. Method and apparatus for smart circuit breaker
KR100877623B1 (ko) * 2007-02-12 2009-01-09 삼성전자주식회사 피크 전류와 전원 노이즈를 감소시키기 위한 고전압발생회로와 그 방법
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
KR100866965B1 (ko) * 2007-05-02 2008-11-05 삼성전자주식회사 차지 펌프 회로 및 그 제어 방법
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
US7969159B2 (en) * 2007-07-25 2011-06-28 Power Monitors, Inc. Method and apparatus for an electrical conductor monitoring system
US7724603B2 (en) * 2007-08-03 2010-05-25 Freescale Semiconductor, Inc. Method and circuit for preventing high voltage memory disturb
US20090051414A1 (en) * 2007-08-20 2009-02-26 Per Olaf Pahr Dual conversion rate voltage booster apparatus and method
US20090072891A1 (en) * 2007-09-14 2009-03-19 Srinivas Perisetty Varactor-based charge pump
US7570105B1 (en) * 2007-10-04 2009-08-04 Altera Corporation Variable current charge pump with modular switch circuit
US7889523B2 (en) * 2007-10-10 2011-02-15 Freescale Semiconductor, Inc. Variable load, variable output charge-based voltage multipliers
US7839689B2 (en) * 2008-01-31 2010-11-23 Mosaid Technologies Incorporated Power supplies in flash memory devices and systems
US7795827B2 (en) * 2008-03-03 2010-09-14 Young-Chun Jeung Control system for controlling motors for heating, ventilation and air conditioning or pump
US9202383B2 (en) * 2008-03-04 2015-12-01 Power Monitors, Inc. Method and apparatus for a voice-prompted electrical hookup
US7733712B1 (en) 2008-05-20 2010-06-08 Siliconsystems, Inc. Storage subsystem with embedded circuit for protecting against anomalies in power signal from host
US7969235B2 (en) * 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) * 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7894285B2 (en) 2008-11-13 2011-02-22 Micron Technology, Inc. Circuits, systems, and methods for reducing simultaneous switching output noise, power noise, or combinations thereof
US8339183B2 (en) * 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US8013666B1 (en) * 2009-07-31 2011-09-06 Altera Corporation Low ripple charge pump
US8847671B2 (en) * 2009-09-01 2014-09-30 Aptus Power Semiconductor Methods and circuits for a low input voltage charge pump
US8773108B2 (en) * 2009-11-10 2014-07-08 Power Monitors, Inc. System, method, and apparatus for a safe powerline communications instrumentation front-end
US20110133820A1 (en) * 2009-12-09 2011-06-09 Feng Pan Multi-Stage Charge Pump with Variable Number of Boosting Stages
US20110148509A1 (en) * 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
JP2011138214A (ja) * 2009-12-25 2011-07-14 Toshiba Corp 半導体集積回路装置
JP2011222081A (ja) * 2010-04-09 2011-11-04 Toshiba Corp 半導体記憶装置
US10060957B2 (en) 2010-07-29 2018-08-28 Power Monitors, Inc. Method and apparatus for a cloud-based power quality monitor
EP2413105B1 (en) 2010-07-29 2017-07-05 Power Monitors, Inc. Method and apparatus for a demand management monitoring system
US20120026802A1 (en) * 2010-07-30 2012-02-02 Emanuele Confalonieri Managed hybrid memory with adaptive power supply
CN101944846B (zh) * 2010-09-07 2012-10-17 苏州思瑞浦微电子科技有限公司 一种0.75倍电荷泵电路
KR101666551B1 (ko) 2010-09-10 2016-10-25 삼성전자주식회사 전압 발생기, 그것을 포함하는 불휘발성 메모리 장치 및 그것의 전압 발생 방법
JP2012095457A (ja) * 2010-10-27 2012-05-17 Hitachi Koki Co Ltd 電源装置及びその電源装置を備えた電動工具
JP5087670B2 (ja) 2010-11-01 2012-12-05 株式会社東芝 電圧発生回路
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8847911B2 (en) 2011-04-05 2014-09-30 Cypress Semiconductor Corporation Circuit to provide signal to sense array
US8848476B2 (en) * 2011-05-11 2014-09-30 Elite Semiconductor Memory Technology Inc. Flash memory device and associated charge pump circuit
KR20130022743A (ko) * 2011-08-26 2013-03-07 에스케이하이닉스 주식회사 고전압 생성회로 및 이를 구비한 반도체 장치
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8767354B1 (en) 2011-12-08 2014-07-01 Western Digital Technologies, Inc. Data storage device employing cascaded voltage regulators during power failure
US9093105B2 (en) 2011-12-09 2015-07-28 Western Digital Technologies, Inc. Disk drive charging capacitor using motor supply voltage during power failure
GB2499653B (en) 2012-02-24 2014-01-29 Toshiba Res Europ Ltd Multilevel power supply
US8724422B1 (en) 2012-02-29 2014-05-13 Western Digital Technologies, Inc. System and method for charging back-up charge storage element for data storage device using spindle phase switching elements
US9195255B1 (en) 2012-03-22 2015-11-24 Parade Technologies, Ltd. Reconfigurable charge pump
US8384467B1 (en) * 2012-03-22 2013-02-26 Cypress Semiconductor Corporation Reconfigurable charge pump
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
CN103840655B (zh) * 2012-11-20 2016-08-17 上海华虹宏力半导体制造有限公司 电荷泵
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US8896367B1 (en) 2013-07-18 2014-11-25 Ememory Technology Inc. Charge pump system
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9954490B2 (en) 2014-03-27 2018-04-24 Kabushiki Kaisha Toshiba Amplifier circuitry for envelope modulators, envelope modulators incorporating said amplifier circuitry and method of modulating a signal envelope
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
JP6596948B2 (ja) 2015-06-10 2019-10-30 富士電機株式会社 半導体装置
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
US10348191B2 (en) * 2015-11-25 2019-07-09 Psemi Corporation Switched-capacitor network packaged with load
CN105336371B (zh) * 2015-11-26 2023-05-09 成都芯源系统有限公司 非易失性存储器的电压控制电路及其控制方法
CN105763040A (zh) * 2016-04-07 2016-07-13 上海华力微电子有限公司 一种提高电荷泵驱动能力的电路
US10097086B2 (en) * 2016-10-12 2018-10-09 Cypress Semiconductor Corporation Fast ramp low supply charge pump circuits
EP3583691A4 (en) * 2017-02-16 2020-08-05 Wispry, Inc. CHARGING PUMP SYSTEMS, DEVICES AND METHODS
US10090759B1 (en) 2017-08-31 2018-10-02 Micron Technology, Inc. Electronic device with a reconfigurable charging mechanism
US10672453B2 (en) * 2017-12-22 2020-06-02 Nanya Technology Corporation Voltage system providing pump voltage for memory device and method for operating the same
CN108448890B (zh) * 2018-04-12 2019-07-23 武汉新芯集成电路制造有限公司 电荷泵
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
US10707749B2 (en) * 2018-07-31 2020-07-07 Samsung Electronics Co., Ltd. Charge pump, and high voltage generator and flash memory device having the same
KR102594411B1 (ko) * 2018-07-31 2023-10-27 삼성전자주식회사 전하 펌프, 및 이를 포함하는 고전압 발생기 및 플래쉬 메모리 장치
GB201820291D0 (en) 2018-12-13 2019-01-30 Dialog Semiconductor Uk Ltd A power converter
KR20220151748A (ko) * 2021-05-07 2022-11-15 삼성전자주식회사 비휘발성 메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1364618A (en) * 1971-12-03 1974-08-21 Seiko Instr & Electronics Voltage boosters
US4807104A (en) * 1988-04-15 1989-02-21 Motorola, Inc. Voltage multiplying and inverting charge pump
JPH03136522A (ja) * 1989-10-23 1991-06-11 Mitsubishi Electric Corp 位相同期回路
US5008799A (en) * 1990-04-05 1991-04-16 Montalvo Antonio J Back-to-back capacitor charge pumps
KR940002859B1 (ko) * 1991-03-14 1994-04-04 삼성전자 주식회사 반도체 메모리장치에서의 워드라인 구동회로
JPH04355661A (ja) * 1991-05-31 1992-12-09 Oki Electric Ind Co Ltd チャージポンプ回路
US5301097A (en) * 1992-06-10 1994-04-05 Intel Corporation Multi-staged charge-pump with staggered clock phases for providing high current capability
JPH0721790A (ja) * 1993-07-05 1995-01-24 Mitsubishi Electric Corp 半導体集積回路
US5406517A (en) * 1993-08-23 1995-04-11 Advanced Micro Devices, Inc. Distributed negative gate power supply
US5553030A (en) * 1993-09-10 1996-09-03 Intel Corporation Method and apparatus for controlling the output voltage provided by a charge pump circuit
EP0647032A3 (en) * 1993-10-05 1995-07-26 Ibm Charge pump circuit with symmetrical current output for phase-controlled loop system.
US5477499A (en) * 1993-10-13 1995-12-19 Advanced Micro Devices, Inc. Memory architecture for a three volt flash EEPROM
US5483486A (en) * 1994-10-19 1996-01-09 Intel Corporation Charge pump circuit for providing multiple output voltages for flash memory
KR0149220B1 (ko) * 1994-12-27 1998-12-01 김주용 챠지 펌프 회로
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010515423A (ja) * 2006-12-31 2010-05-06 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニー 複極性可逆型チャージポンプ回路および関連する方法
JP2011008875A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 半導体装置
US8493786B2 (en) 2009-06-26 2013-07-23 Kabushiki Kaisha Toshiba Semiconductor device for short-circuiting output terminals of two or more voltage generator circuits at read time and control method for the same
USRE47017E1 (en) 2009-06-26 2018-08-28 Toshiba Memory Corporation Semiconductor device for short-circuiting output terminals of two or more voltage generator circuits at read time and control method for the same
USRE49175E1 (en) 2009-06-26 2022-08-16 Kioxia Corporation Semiconductor device including three voltage generator circuits and two transistors configured to short-circuit respective different combinations of the voltage generator circuits
JP2022113851A (ja) * 2018-03-30 2022-08-04 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
DE69620774D1 (de) 2002-05-23
KR100297679B1 (ko) 2001-08-07
AU7251996A (en) 1997-04-17
US5767735A (en) 1998-06-16
RU2172525C2 (ru) 2001-08-20
DE69620774T2 (de) 2002-11-21
US5602794A (en) 1997-02-11
EP0852799B1 (en) 2002-04-17
KR19990063742A (ko) 1999-07-26
HK1015520A1 (en) 1999-10-15
US5732039A (en) 1998-03-24
US5781473A (en) 1998-07-14
JP3766101B2 (ja) 2006-04-12
EP0852799A1 (en) 1998-07-15
EP0852799A4 (en) 1999-09-15
WO1997012369A1 (en) 1997-04-03

Similar Documents

Publication Publication Date Title
JPH11512864A (ja) 可変ステージ・チャージ・ポンプ
US6188590B1 (en) Regulator system for charge pump circuits
US20090115494A1 (en) Charge pump warm-up current reduction
US6724241B1 (en) Variable charge pump circuit with dynamic load
US4683382A (en) Power-saving voltage supply
US6734718B1 (en) High voltage ripple reduction
US6927441B2 (en) Variable stage charge pump
TW200837525A (en) Charge pump for generation of multiple output-voltage levels
US7176747B2 (en) Multi-level high voltage generator
JP2006516863A (ja) 容量性負荷のための電圧バッファ
US4626704A (en) Voltage level converting circuit
EP0718741B1 (en) Voltage regulator for an output driver with reduced output impedance
JPH08251001A (ja) 出力ドライブ回路、及びプルアップ駆動トランジスタを制御する方法
US6326837B1 (en) Data processing circuit having a waiting mode
US6707722B2 (en) Method and apparatus for regulating predriver for output buffer
US6785161B2 (en) High voltage regulator for low voltage integrated circuit processes
JP4225789B2 (ja) 大容量性負荷に対するアナログ電圧の高速スイッチングを行うシステム及び方法
US5745354A (en) Pump circuit for generating multiple high voltage outputs from two different inputs
US5973545A (en) Single pump circuit for generating high voltage from two different inputs
US5821806A (en) Boost regulator
US7180813B2 (en) Programmable system device having a shared power supply voltage generator for FLASH and PLD modules
JP2000067592A (ja) モノリシックに集積化されたセレクタスイッチおよび電気的にプログラミング可能な不揮発性メモリセル装置
US20020014636A1 (en) Semiconductor device
KR100553715B1 (ko) 멀티 레벨 고전압 레귤레이터
US6353560B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140203

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees