JPH03136522A - 位相同期回路 - Google Patents

位相同期回路

Info

Publication number
JPH03136522A
JPH03136522A JP1275426A JP27542689A JPH03136522A JP H03136522 A JPH03136522 A JP H03136522A JP 1275426 A JP1275426 A JP 1275426A JP 27542689 A JP27542689 A JP 27542689A JP H03136522 A JPH03136522 A JP H03136522A
Authority
JP
Japan
Prior art keywords
phase
charge pump
charge pumps
transistor
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1275426A
Other languages
English (en)
Inventor
Daisuke Shichinohe
七戸 大助
Katsumi Nakino
奈木野 勝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1275426A priority Critical patent/JPH03136522A/ja
Publication of JPH03136522A publication Critical patent/JPH03136522A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、入力信号の位相と電圧制御発振器の出力信
号の位相とを同期させる位相同期回路に関する。
〔従来の技術〕
位相同期回路は多くの技術分野で広く適用されており、
用途に応じてその回路構成は種々考えられているが、例
えば入力信号としてデータにクロック成分を含むセルフ
クロッキング(自己同期形)デジタルデータからクロッ
ク成分を抽出する位相同期回路では、入力信号が連続周
期信号ではなく、データのビットレートが変化するため
にプログラムカウンタを使用することができず、入力信
号と電圧制御発振器の出力信号との位相/周波数比較を
行う場合に、デジタルデータのビットレートの変化に対
処できるように、データ周波数に応じて位相同期回路の
ループ特性を可変することが望ましい。
また、例えばCDプレーヤでは、CDから読み取ったデ
ータは再生中かデータアクセス中かによって再生データ
の周波数や質(ジッタ成分等)が大きく変化し、再生中
でも定常速再生中か高速再土中かによっても再生データ
の周波数や質が大きく変化し、CDに限らず、他のデジ
タルデータの記録媒体や伝送媒体によってもデータの周
波数や質は大きく変化することがあり、デジタルデータ
からクロック成分を抽出する場合に、このような変化に
対処できるように位相同期回路のループ特性を可変する
ことが望ましい。
そこで、従来、ループ特性を可変できるようにした位相
同期回路として、第3図に示す構成のものがある。
第3図において、入力端子1へのデジタル入力信号の位
相及び周波数それぞれと電圧制御発振器(以下vCOと
いう)2の出力信号の位相及び周波数それぞれとが位相
/周波数比較器3により比較され、比較器3の出力信号
が直流増幅器4により増幅され、チャージポンプ5によ
り増幅器4の出力電流が調整されたのち、ループフィル
タ6により高域成分が除去され、位相同期(ロック)す
れば、VCO2に入力される制御電圧に基づく発振周波
数のクロック信号がVCO2からクロック出力端子7及
びラッチ回路8に出力され、ラッチ回路8により、クロ
ック信号に基づいて入力端子1へのデジタル入力信号が
ラッチされ、データ出力端子9にデータとして出力され
る。
ところで、ループフィルタ6は、抵抗R。
Rb、Rそれぞれと、コンデンサc、cb。
Ca Cそれぞれと、電子スイッチsw、sw、。
a SW それぞれとの直列回路からなるフィルタ定数の異
なる第1〜第3フイルタ部6a、6b、6Cを備えてお
り、これらの各フィルタ部6a、6b、6Cがチャージ
ポンプ5の出力端子と接地との間に並列に接続されて構
成されている。なお、Cは高周波ノイズ除去用コンデン
サである。
このとき、集積化技術の進歩により、通常VC02、位
相/周波数比較器3.直流増幅器4及びチャージポンプ
5が集積化され、ループフィルタ6は外部接続回路とし
てフィルタ接続端子10を介してチャ−ジポンプ5に接
続されている。
そして、ループ特性を可変する場合、図外の制御回路に
よりループフィルタ6のスイッチSWa。
sw、sw  を選択的にオンし、使用するフィ   
 e ルタ部の選択を行ってフィルタ定数を可変することによ
り、位相同期回路のループ特性を可変制御している。
〔発明が解決しようとする課題〕
従来の位相制御回路では以上説明したように、ループ特
性をループフィルタ6を構成するフィルタ部の選択によ
り行っているため、選択のための電子スイッチsw、s
w、sw  が必要となa    b    e す、集積化部分にループフィルタ6を外付けしなければ
ならず、外付けすべき部品点数が多くなり、ループ特性
の選択範囲を広げるためにループフィルタ6のフィルタ
部を増設した場合には、外付は部品はいっそう増加し、
装置全体の大型化を招くという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、ループ特性の可変をチャージポンプの選択
により行うようにし、位相同期回路を集積化した場合に
外付けすべき部品点数を大幅に低減できるようにするこ
とを目的とする。
〔課題を解決するための手段〕
この発明に係る位相同期回路は、入力信号の位相及び周
波数それぞれと電圧制御発振器の出力信号の位相及び周
波数それぞれとを比較する位相/周波数比較器と、前記
位相/周波数比較器の出力信号を増幅する直流増幅器と
、前記直流増幅器の出力信号の高域成分を除去して前記
電圧制御発振器に供給するローパスフィルタとからなる
位相同期回路において、前記増幅器と前記ローパスフィ
ルタとの間に並列に設けられたループ特性可変用の複数
のチャージポンプと、前記各チャージポンプのいずれか
を選択する選択手段とを備えたことを特徴としている。
〔作用〕
この発明においては、選択手段により各チャージポンプ
が選択され、選択されたチャージポンプの出力電流特性
に応じて電圧制御発振器の制御電圧が制璽され、ループ
特性が可変調整されるため、位相同期回路を集積化した
場合に、チャージポンプの集積化は周知のように容易で
あり、選択手段としてFET等を使用すれば、これらの
集積化も周知のように容易であり、外付は部品としては
、1つのローパスフィルタだけとなり、従来に比べて外
付けすべき部品点数が大幅に低減される。
〔実施例〕
第1図はこの発明による位相同期回路の一実施例の結線
図である。
第1図を参照して、第3図と相違するのは、ループフィ
ルタ6に代わり、抵抗RとコンデンサCとの直列回路、
及びこれに並列接続された高周波ノイズ除去用コンデン
サCからなるローパスフィルタ11を、フィルタ接続端
子10に接続し、出力電流の異なる複数のチャージポン
プ12.13.14を直流増幅器4とVCO2との間に
並列に設け、各チャージポンプ12〜14に選択手段と
しての電子スイッチ15.16.17をそれぞれ設け、
設定端子18,19.20への選択指令信号により電子
スイッチ15〜17を選択的にオンし、チャージポンプ
12〜14のいずれかを選択するようにしたことである
このとき、ローパスフィルター1以外は集積化されてお
り、各チャージポンプ12〜14を集積化のためにCM
O3で構成した場合の結線図は、第2図に示すようにな
る。
第2図は増幅器4及び2つのチャージポンプ12.13
の結線図であり、同図に示すように、正電源V。0と接
地との間にPチャネルの第1トランジスタQ1とNチャ
ネルの第2トランジスタQ2とが直列に接続され、第1
トランジスタQ1のゲートとドレインとが接続され、第
2トランジスタQ2のゲートにNチャネルの第3トラン
ジスタQ3のドレインが接続され、第3トランジスタQ
3のソースが接地されるとともに、ゲートが抵抗Rを介
して正電源V。0に接続されている。
さらに、Pチャネルの第4トランジスタQ4のソース及
びゲートが正電源V。0及び第1トランジスタQ1のゲ
ートにそれぞれ接続され、Nチャネルの第5゛トランジ
スタQ5のソースが接地されるとともに、ゲートが第2
トランジスタQ2のゲートに接続され、第4.第5トラ
ンジスタQ4゜G5が第1のチャージポンプ12の正、
負側電流源を構成している。
また、第4.第5トランジスタQ4.G5のドレイン間
に、電子スイッチ15に相当するPチャネルの第6トラ
ンジスタQ6及びNチャネルの第7トランジスタQ7が
直列に接続され、一方の入力端子が位相/周波数比較器
3の出力端子P 。
+ P にそれぞれ接続されたナントゲートG1及びアンド
ゲートG2の出力端子に、第6.第7トランジスタQ6
.G7のゲートがそれぞれ接続されている。
このとき、両ゲートGl、G2の他方の入力端子は設定
端子18に接続されている。
さらに、第4トランジスタQ4とゲートが共通のPチャ
ネルの第8トランジスタQ8のソースが正電源V。0に
接続され、第5トランジスタQ5とゲートが共通のNチ
ャネルの第9トランジスタQ9のソースが接地され、第
8.第9トランジスタQ8.Q9が第2のチャージポン
プ13の正、負側電流源を構成し、第8.第9トランジ
スタQ8゜Q9のドレイン間に電子スイッチ16に相当
するPチャネルの第10トランジスタQIO及びNチャ
ネルの第11トランジスタQ11が直列に接続され、一
方の入力端子が出力端子P 、P にそ+ れぞれ接続されたナントゲートG3及びアンドゲートG
4の出力端子に、第10.第11トランジスタQIO,
Qllのゲートが接続されている。
このとき、ゲートG3.G4の他方の入力端子は設定端
子19に接続され、第6.第10トランジ、スタQ6.
Q10のドレインが出力端子OUTとしてVCO2及び
接続端子10に接続されており、トランジスタQ1〜Q
5.Q8.Q9によりカレントミラー回路が構成されこ
れが直流増幅器としての機能を果たし、抵抗Rによりチ
ャージポンプ12,13の電流値が制限されている。
ところで、第2図には示されていないが、チャージポン
プ14及び電子スイッチ17も、前記した他のチャージ
ポンプ12.13等と同様に構成される。
そして、設定端子18.19にハイレベルの選択指令信
号が入力され、チャージポンプ12.13のいずれかが
選択され、例えばチャージポンプ12が選択された場合
に、出力端子P にハイレベルの信号が入力されると、
第6トランジスタQ6がオンし、チャージポンプ12の
正側電流源である第4トランジスタQ4がオンして正の
電流が出力され、VCO2の制御電圧が増加する。
逆に、出力端子P にハイレベルの信号が入力されると
、第7トランジスタQ7がオンし、チャージポンプ12
の負側電流源である第5トランジスタQ5がオンして負
の電流が出力され、VCO2の制御電圧が減少し、この
ようにチャージポンプ12の選択によりVCO2の制御
電圧がチャージポンプ12の出力電流特性に基づいて制
御され、位相同期回路のループ特性が可変調整される。
また、チャージポンプ13.14が選択された場合も、
同様の動作によりVCO2の制御電圧がチャージポンプ
13,14の出力電流特性に基づいて制御され、位相同
期回路のループ特性が可変調整される。
従って、位相同期回路を集積化する場合に、各チャージ
ポンプ12〜14.各電子スイツチ15〜17は前述し
たようにCMOSにより容易に集積化できるため、外付
は部品としてはローパスフィルタ11だけでよく、従来
に比べて外付けすべき部品点数を大幅に低減することが
できる。
なお、上記実施例では設定端子18〜20への選択指令
信号によりチャージポンプの選択を行う場合について説
明したが、マイクロコンピュータを使用する場合には、
マイクロコンピュータからのコマンドを内部レジスタ等
に保持し、このレジスタの内容に応じてチャージポンプ
を選択するようにしてもよい。
また、チャージポンプは2個或いは4個以上であっても
よいのは勿論であり、必要に応じて適宜個数を定めれば
よい。
さらに、選択手段はとくに電子スイッチに限るものでは
゛ない。
〔発明の効果〕
以上のように、この発明によれば、ループ特性の可変を
チャージポンプの選択により行うことができるため、位
相同期回路を集積化した場合に、外付は部品はローパス
フィルタだけでよく、従来に比べて外付けすべき部品点
数を大幅に低減することが可能となり、装置全体の大型
化を防止することができ、セルフクロッキングデジタル
データからクロック成分を抽出する位相同期回路を集積
回路化する場合に好適である。
【図面の簡単な説明】
第1図はこの発明の位相同期回路の一実施例の結線図、
第2図は第1図の一部の詳細な結線図、第3図は従来の
位相同期回路の結線図である。 図において、2はvCO13は位相/周波数比較器、4
は直流増幅器、11はローパスフィルタ、12〜14は
チャージポンプ、15〜17は電子スイッチである。 なお、各図中同一符号は同一または相当部分を示す。 第1図 4:直流増幅器 11:ローパスフィルタ 12〜14.チャージポンプ 15〜17電子スイツチ

Claims (1)

    【特許請求の範囲】
  1. (1)入力信号の位相及び周波数それぞれと電圧制御発
    振器の出力信号の位相及び周波数それぞれとを比較する
    位相/周波数比較器と、前記位相/周波数比較器の出力
    信号を増幅する直流増幅器と、前記直流増幅器の出力信
    号の高域成分を除去して前記電圧制御発振器に供給する
    ローパスフィルタとからなる位相同期回路において、 前記増幅器と前記ローパスフィルタとの間に並列に設け
    られたループ特性可変用の複数のチャージポンプと、 前記各チャージポンプのいずれかを選択する選択手段と を備えたことを特徴とする位相同期回路。
JP1275426A 1989-10-23 1989-10-23 位相同期回路 Pending JPH03136522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1275426A JPH03136522A (ja) 1989-10-23 1989-10-23 位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1275426A JPH03136522A (ja) 1989-10-23 1989-10-23 位相同期回路

Publications (1)

Publication Number Publication Date
JPH03136522A true JPH03136522A (ja) 1991-06-11

Family

ID=17555353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1275426A Pending JPH03136522A (ja) 1989-10-23 1989-10-23 位相同期回路

Country Status (1)

Country Link
JP (1) JPH03136522A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
KR100736407B1 (ko) * 2006-01-17 2007-07-09 삼성전자주식회사 락 타임과 주파수 에러를 감소시킬 수 있는 시그마-델타 프랙셔널-n 위상동기루프
JP2010517451A (ja) * 2007-01-30 2010-05-20 モサイド・テクノロジーズ・インコーポレーテッド 遅延ロックループ/フェーズロックループにおける移相処理
US7782144B2 (en) 2005-09-30 2010-08-24 Fujitsu Semiconductor Limited Active filter in PLL circuit

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
US5732039A (en) * 1995-09-29 1998-03-24 Intel Corporation Variable stage charge pump
US5767735A (en) * 1995-09-29 1998-06-16 Intel Corporation Variable stage charge pump
US5781473A (en) * 1995-09-29 1998-07-14 Intel Corporation Variable stage charge pump
US7782144B2 (en) 2005-09-30 2010-08-24 Fujitsu Semiconductor Limited Active filter in PLL circuit
KR100736407B1 (ko) * 2006-01-17 2007-07-09 삼성전자주식회사 락 타임과 주파수 에러를 감소시킬 수 있는 시그마-델타 프랙셔널-n 위상동기루프
JP2010517451A (ja) * 2007-01-30 2010-05-20 モサイド・テクノロジーズ・インコーポレーテッド 遅延ロックループ/フェーズロックループにおける移相処理

Similar Documents

Publication Publication Date Title
US5657359A (en) Phase synchronizer and data reproducing apparatus
JPH0514136A (ja) 利得定数及びデユーテイサイクル補償を有する高周波数cmos vco
US5386437A (en) Phase-locked loop circuit
US6255872B1 (en) Charge pump circuit for PLL
EP0945986B1 (en) Charge pump circuit for PLL
JPH11261412A (ja) 位相比較回路
US7203149B1 (en) PLL circuit and data read-out circuit
US20080191778A1 (en) Gm/c tuning circuit and filter using the same
US5442325A (en) Voltage-controlled oscillator and system with reduced sensitivity to power supply variation
US7248103B2 (en) Complex band-pass filter
JPH03136522A (ja) 位相同期回路
US5479126A (en) Method and apparatus for programmable damping factor of a phase locked loop
JP2755181B2 (ja) 電圧制御発振器
JPH02159815A (ja) 可変遅延装置
JPH09121156A (ja) Pll回路およびディジタル信号再生装置
JP2003023354A (ja) デジタル制御発振器
US7218176B2 (en) Digital phase-locked loop circuit
JP2859369B2 (ja) 位相同期用半導体集積回路
US7132899B1 (en) Method and apparatus for providing an improved high speed buffer
JP2685529B2 (ja) ビット同期回路
JPH09331251A (ja) 位相同期発振回路
JP2834923B2 (ja) 位相ロックループ及びこれを用いたインタフェース回路
JP2862596B2 (ja) 位相同期回路およびデジタル信号処理装置
JPS6326030A (ja) Pll回路
JPH09153795A (ja) 位相同期ループ回路、信号処理装置及び集積回路