JPH11251517A - ３次元デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】容易に、高性能の３次元デバイスを製造するこ
とができる３次元デバイスの製造方法を提供する。 【解決手段】本発明の３次元デバイスの製造方法は、透
光性の基板１上に分離層２、中間層３および第１の被転
写層４１を形成し、同様に、透光性の基板１上に分離層
２、中間層３および第２の被転写層４２を形成する工程
と、被転写層４１の基板１と反対側に接着層５を介して
基板（転写側基板）２１を接合する工程と、分離層２に
照射光７を照射し、アブレーションにより分離層２の層
内および／または界面において剥離を生ぜしめ、被転写
層４１を基板１から離脱させて基板２１へ転写する工程
と、被転写層４２の基板１と反対側に導電性接着層２２
を介して被転写層４１を接合する工程と、前記と同様に
分離層２に照射光７を照射し、被転写層４２を基板１か
ら離脱させて被転写層４１上へ転写する工程とを有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、３次元デバイスの
製造方法に関するものである。

【０００２】

【従来の技術】従来、３次元ＩＣ等の３次元デバイスを
製造する場合には、まず、Ｓｉ基板上に、電界効果トラ
ンジスタ（ＦＥＴ）等を含む第１層を多数工程を経て形
成する。次いで、この第１層上に、同様の第２層を形成
する。以下、同様にして、第３層以降を形成する。

【０００３】しかしながら、従来の３次元デバイスの製
造方法では、同一基板上に各層を順次重ねてゆくように
して形成するので、上層の形成は、下層に悪影響を与え
ないようにしなければならず、種々の制約（例えば、下
層が変質しないような温度の上限等）を受ける。

【０００４】また、異なる層を積層する場合、各層を適
したデバイスパラメータ（例えば、ゲート線幅、ゲート
絶縁膜の膜厚、デザインルール、製造時の温度等の製造
条件）で形成するのは、非常に難しい。

【０００５】また、従来の３次元デバイスの製造方法で
は、デバイスを構成する基板上に各層を形成するので、
用いる基板は、デバイスの基板としての適合性と、各層
を形成するときの基板としての適合性とを兼ね備えてい
なければならず、このため、特定の基板しか使用するこ
とができず、不利であった。

【０００６】このような理由から、３次元ＩＣ等の３次
元デバイスの実用化は、未だなされていない。

【０００７】

【発明が解決しようとする課題】本発明の目的は、薄膜
デバイス層の形成条件の自由度を広げ、容易に、高性能
の３次元デバイスを製造することができる３次元デバイ
スの製造方法を提供することにある。

【０００８】

【課題を解決するための手段】このような目的は、下記
（１）〜（２２）の本発明により達成される。

【０００９】（１） ２次元方向の所定の領域内に配置
される薄膜デバイス層をその厚さ方向に複数積層して３
次元デバイスを製造する３次元デバイスの製造方法であ
って、前記各薄膜デバイス層のうちの少なくとも１つを
転写法により積層することを特徴とする３次元デバイス
の製造方法。

【００１０】（２） 基体上に、２次元方向に広がる所
定の領域内で回路を構成する薄膜デバイス層をその厚さ
方向に複数積層して３次元方向の回路を構成する３次元
デバイスを製造する３次元デバイスの製造方法であっ
て、前記各薄膜デバイス層のうちの少なくとも１つを転
写法により積層することを特徴とする３次元デバイスの
製造方法。

【００１１】（３） 前記転写法は、第１の基板上に分
離層を介して薄膜デバイス層を形成した後、前記分離層
に照射光を照射して、前記分離層の層内および／または
界面において剥離を生ぜしめ、前記第１の基板上の薄膜
デバイス層を第２の基板側へ転写するものである上記
（１）または（２）に記載の３次元デバイスの製造方
法。

【００１２】（４） 前記分離層の剥離は、分離層を構
成する物質の原子間または分子間の結合力が消失または
減少することにより生じる上記（３）に記載の３次元デ
バイスの製造方法。

【００１３】（５） 前記分離層の剥離は、分離層を構
成する物質から気体が発生することにより生じる上記
（３）に記載の３次元デバイスの製造方法。

【００１４】（６） 前記照射光は、レーザ光である上
記（３）ないし（５）のいずれかに記載の３次元デバイ
スの製造方法。

【００１５】（７） 前記レーザ光の波長が、１００〜
３５０nmである上記（６）に記載の３次元デバイスの製
造方法。

【００１６】（８） 前記レーザ光の波長が、３５０〜
１２００nmである上記（６）に記載の３次元デバイスの
製造方法。

【００１７】（９） 前記分離層は、非晶質シリコン、
セラミックス、金属または有機高分子材料で構成されて
いる上記（３）ないし（８）のいずれかに記載の３次元
デバイスの製造方法。

【００１８】（10） 前記第１の基板は、透明基板であ
る上記（３）ないし（９）のいずれかに記載の３次元デ
バイスの製造方法。

【００１９】（11） 前記薄膜デバイス層に接続電極を
形成し、該接続電極により、隣接する前記薄膜デバイス
層同士を電気的に接続する上記（１）ないし（10）のい
ずれかに記載の３次元デバイスの製造方法。

【００２０】（12） 前記接続電極は、前記薄膜デバイ
ス層の両面に存在する上記（11）に記載の３次元デバイ
スの製造方法。

【００２１】（13） 異方性導電膜を介して隣接する前
記薄膜デバイス層同士を接合する上記（11）または（1
2）に記載の３次元デバイスの製造方法。

【００２２】（14） 前記各薄膜デバイス層のうちの対
応する２層において、一方の層に発光部を形成し、他方
の層に前記発光部からの光を受光する受光部を形成し、
これら発光部および受光部により、前記２層間で光によ
る通信を可能とする上記（１）ないし（10）のいずれか
に記載の３次元デバイスの製造方法。

【００２３】（15） 前記転写して積層される薄膜デバ
イス層は、他の薄膜デバイス層のうちの少なくとも１つ
と同時に製造される上記（１）ないし（14）のいずれか
に記載の３次元デバイスの製造方法。

【００２４】（16） 前記各薄膜デバイス層のうちの少
なくとも１つは、複数の薄膜トランジスタを有する上記
（１）ないし（15）のいずれかに記載の３次元デバイス
の製造方法。

【００２５】（17） メモリとしての前記薄膜デバイス
層を複数回転写し、大規模メモリを形成する上記（１）
ないし（16）のいずれかに記載の３次元デバイスの製造
方法。

【００２６】（18） ロジックとしての前記薄膜デバイ
ス層を複数回転写し、大規模ロジックを形成する上記
（１）ないし（16）のいずれかに記載の３次元デバイス
の製造方法。

【００２７】（19） メモリとしての前記薄膜デバイス
層とロジックとしての前記薄膜デバイス層とを転写し、
システムＬＳＩを形成する上記（１）ないし（16）のい
ずれかに記載の３次元デバイスの製造方法。

【００２８】（20） 前記ロジックと前記メモリは、異
なるデザインルールで形成する上記（19）に記載の３次
元デバイスの製造方法。

【００２９】（21） 前記ロジックと前記メモリは、異
なるデザインパラメータで形成する上記（19）に記載の
３次元デバイスの製造方法。

【００３０】（22） 前記ロジックと前記メモリは、異
なる製造プロセスで形成する上記（19）に記載の３次元
デバイスの製造方法。

【００３１】

【発明の実施の形態】以下、本発明の３次元デバイスの
製造方法を添付図面に示す好適実施例に基づいて詳細に
説明する。

【００３２】本発明では、後述する「薄膜構造の転写方
法（転写技術）」を用いて複数の層を積層し、３次元デ
バイス（例えば、３次元ＩＣ等）を製造する。まず、前
記「薄膜構造の転写方法」を説明する。

【００３３】図１〜図８は、それぞれ、本発明における
薄膜構造の転写方法の実施例の工程を模式的に示す断面
図である。以下、これらの図に基づいて、薄膜構造の転
写方法（剥離方法）の工程を順次説明する。

【００３４】〈１〉 図１に示すように、基板１の片面
（分離層形成面１１）に、分離層（光吸収層）２を形成
する。

【００３５】基板１は、基板１側から照射光７を照射す
る場合、その照射光７が透過し得る透光性を有するもの
であるのが好ましい。

【００３６】この場合、照射光７の透過率は、１０％以
上であるのが好ましく、５０％以上であるのがより好ま
しい。この透過率が低過ぎると、照射光７の減衰（ロ
ス）が大きくなり、分離層２を剥離するのにより大きな
光量を必要とする。

【００３７】また、基板１は、信頼性の高い材料で構成
されているのが好ましく、特に、耐熱性に優れた材料で
構成されているのが好ましい。その理由は、例えば後述
する被転写層４や中間層３を形成する際に、その種類や
形成方法によってはプロセス温度が高くなる（例えば３
５０〜１０００℃程度）ことがあるが、その場合でも、
基板１が耐熱性に優れていれば、基板１上への被転写層
４等の形成に際し、その温度条件等の成膜条件の設定の
幅が広がるからである。

【００３８】従って、基板１は、被転写層４の形成の際
の最高温度をＴmax としたとき、歪点がＴmax 以上の材
料で構成されているものが好ましい。具体的には、基板
１の構成材料は、歪点が３５０℃以上のものが好まし
く、５００℃以上のものがより好ましい。このようなも
のとしては、例えば、石英ガラス、ソーダガラス、コー
ニング７０５９、日本電気ガラスＯＡ−２等の耐熱性ガ
ラスが挙げられる。

【００３９】なお、後述する分離層２、中間層３および
被転写層４の形成の際のプロセス温度を低くするのであ
れば、基板１についても、融点の低い安価なガラス材や
合成樹脂を用いることができる。

【００４０】また、基板１の厚さは、特に限定されない
が、通常は、０．１〜５．０mm程度であるのが好まし
く、０．５〜１．５mm程度であるのがより好ましい。基
板１の厚さが薄過ぎると強度の低下を招き、厚過ぎる
と、基板１の透過率が低い場合に、照射光７の減衰を生
じ易くなる。なお、基板１の照射光７の透過率が高い場
合には、その厚さは、前記上限値を超えるものであって
もよい。

【００４１】なお、照射光７を均一に照射できるよう
に、基板１の分離層形成部分の厚さは、均一であるのが
好ましい。

【００４２】また、基板１の分離層形成面１１や、照射
光入射面１２は、図示のごとき平面に限らず、曲面であ
ってもよい。

【００４３】本発明では、基板１をエッチング等により
除去するのではなく、基板１と被転写層４との間にある
分離層２を剥離して基板１を離脱させるため、作業が容
易であるとともに、例えば比較的厚さの厚い基板を用い
る等、基板１に関する選択の幅も広い。

【００４４】次に、分離層２について説明する。

【００４５】分離層２は、後述する照射光７を吸収し、
その層内および／または界面２ａまたは２ｂにおいて剥
離（以下、「層内剥離」、「界面剥離」と言う）を生じ
るような性質を有するものであり、好ましくは、照射光
７の照射により、分離層２を構成する物質の原子間また
は分子間の結合力が消失または減少すること、換言すれ
ば、アブレーションを生ぜしめることにより層内剥離お
よび／または界面剥離に至るものである。

【００４６】さらに、照射光７の照射により、分離層２
から気体が放出され、分離効果が発現される場合もあ
る。すなわち、分離層２に含有されていた成分が気体と
なって放出される場合と、分離層２が光を吸収して一瞬
気体になり、その蒸気が放出され、分離に寄与する場合
とがある。

【００４７】このような分離層２の組成としては、例え
ば次のようなものが挙げられる。

【００４８】 非晶質シリコン（ａ−Ｓｉ） この非晶質シリコン中には、Ｈ（水素）が含有されてい
てもよい。この場合、Ｈの含有量は、２at％以上程度で
あるのが好ましく、２〜２０at％程度であるのがより好
ましい。このように、Ｈが所定量含有されていると、照
射光７の照射により、水素が放出され、分離層２に内圧
が発生し、それが上下の薄膜を剥離する力となる。

【００４９】非晶質シリコン中のＨの含有量は、成膜条
件、例えばＣＶＤにおけるガス組成、ガス圧、ガス雰囲
気、ガス流量、温度、基板温度、投入パワー等の条件を
適宜設定することにより調整することができる。

【００５０】 酸化ケイ素またはケイ酸化合物、酸化
チタンまたはチタン酸化合物、酸化ジルコニウムまたは
ジルコン酸化合物、酸化ランタンまたはランタン酸化合
物等の各種酸化物セラミックス、誘電体（強誘電体）あ
るいは半導体 酸化ケイ素としては、ＳｉＯ、ＳｉＯ_２ 、Ｓｉ_３ Ｏ_２
が挙げられ、ケイ酸化合物としては、例えばＫ_２ Ｓｉ
Ｏ_３ 、Ｌｉ_２ ＳｉＯ_３ 、ＣａＳｉＯ_３ 、ＺｒＳｉＯ
_４ 、Ｎａ_２ ＳｉＯ_３ が挙げられる。

【００５１】酸化チタンとしては、ＴｉＯ、Ｔｉ_２ Ｏ
_３ 、ＴｉＯ_２ が挙げられ、チタン酸化合物としては、
例えば、ＢａＴｉＯ_４ 、ＢａＴｉＯ_３ 、Ｂａ_２ Ｔｉ
_９ Ｏ_２０、ＢａＴｉ_５ Ｏ_１１、ＣａＴｉＯ_３ 、Ｓｒ
ＴｉＯ_３ 、ＰｂＴｉＯ_３ 、ＭｇＴｉＯ_３ 、ＺｒＴｉ
Ｏ_２ 、ＳｎＴｉＯ_４ 、Ａｌ_２ ＴｉＯ_５ 、ＦｅＴｉＯ
_３ が挙げられる。

【００５２】酸化ジルコニウムとしては、ＺｒＯ_２ が
挙げられ、ジルコン酸化合物としては、例えばＢａＺｒ
Ｏ_３ 、ＺｒＳｉＯ_４ 、ＰｂＺｒＯ_３ 、ＭｇＺｒＯ
_３ 、Ｋ_２ ＺｒＯ_３ が挙げられる。

【００５３】 ＰＺＴ、ＰＬＺＴ、ＰＬＬＺＴ、ＰＢ
ＺＴ等のセラミックスあるいは誘電体（強誘電体） 窒化珪素、窒化アルミ、窒化チタン等の窒化物セラ
ミックス 有機高分子材料 有機高分子材料としては、−ＣＨ_２ −、−ＣＯ−（ケ
トン）、−ＣＯＮＨ−（アミド）、−ＮＨ−（イミ
ド）、−ＣＯＯ−（エステル）、−Ｎ＝Ｎ−（アゾ）、
−ＣＨ＝Ｎ−（シフ）等の結合（照射光７の照射により
これらの結合が切断される）を有するもの、特にこれら
の結合を多く有するものであればいかなるものでもよ
い。また、有機高分子材料は、構成式中に芳香族炭化水
素（１または２以上のベンゼン環またはその縮合環）を
有するものであってもよい。

【００５４】このような有機高分子材料の具体的例とし
ては、ポリエチレン、ポリプロピレンのようなポリオレ
フィン、ポリイミド、ポリアミド、ポリエステル、ポリ
メチルメタクリレート（ＰＭＭＡ）、ポリフェニレンサ
ルファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥ
Ｓ）、エポキシ樹脂等が挙げられる。

【００５５】 金属 金属としては、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉ
ｎ、Ｓｎ、Ｓｍまたはこれらのうちの少なくとも１種を
含む合金が挙げられる。

【００５６】また、分離層２の厚さは、剥離目的や分離
層２の組成、層構成、形成方法等の諸条件により異なる
が、通常は、１nm〜２０μm 程度であるのが好ましく、
１０nm〜２μm 程度であるのがより好ましく、４０nm〜
１μm 程度であるのがさらに好ましい。

【００５７】分離層２の膜厚が小さすぎると、成膜の均
一性が損なわれ、剥離にムラが生じることがあり、ま
た、膜厚が厚すぎると、分離層２の良好な剥離性を確保
するために、照射光７のパワー（光量）を大きくする必
要があるとともに、後に分離層２を除去する際にその作
業に時間がかかる。なお、分離層２の膜厚は、できるだ
け均一であるのが好ましい。

【００５８】分離層２の形成方法は、特に限定されず、
膜組成や膜厚等の諸条件に応じて適宜選択される。例え
ば、ＣＶＤ（ＭＯＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ
を含む）、蒸着、分子線蒸着（ＭＢ）、スパッタリン
グ、イオンプレーティング、ＰＶＤ等の各種気相成膜
法、電気メッキ、浸漬メッキ（ディッピング）、無電解
メッキ等の各種メッキ法、ラングミュア・ブロジェット
（ＬＢ）法、スピンコート、スプレーコート、ロールコ
ート等の塗布法、各種印刷法、転写法、インクジェット
法、粉末ジェット法等が挙げられ、これらのうちの２以
上を組み合わせて形成することもできる。

【００５９】例えば、分離層２の組成が非晶質シリコン
（ａ−Ｓｉ）の場合には、ＣＶＤ、特に低圧ＣＶＤやプ
ラズマＣＶＤにより成膜するのが好ましい。

【００６０】また、分離層２をゾル−ゲル法によるセラ
ミックスで構成する場合や、有機高分子材料で構成する
場合には、塗布法、特にスピンコートにより成膜するの
が好ましい。

【００６１】また、分離層２の形成は、２工程以上の工
程（例えば、層の形成工程と熱処理工程）で行われても
よい。

【００６２】このような分離層２は、２以上の層で構成
されてもよい。この場合、前記２以上の層の組成または
特性は、同一であってもよく、また、異なっていてもよ
い。

【００６３】〈２〉 図２に示すように、分離層２の上
に中間層（下地層）３を形成する。

【００６４】この中間層３は、種々の形成目的で形成さ
れ、例えば、製造時または使用時において後述する被転
写層４を物理的または化学的に保護する保護層、絶縁
層、導電層、照射光７の遮光層、被転写層４へのまたは
被転写層４からの成分の移行（マイグレーション）を阻
止するバリア層、反射層としての機能の内の少なくとも
１つを発揮するものが挙げられる。

【００６５】この中間層３の組成としては、その形成目
的に応じて適宜設定され、例えば、非晶質シリコンによ
る分離層２と薄膜トランジスタ（ＴＦＴ）による被転写
層４との間に形成される中間層３の場合には、ＳｉＯ_２
等の酸化ケイ素が挙げられ、分離層２とＰＺＴによる
被転写層４との間に形成される中間層３の場合には、例
えば、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ
またはこれらを主とする合金のような金属が挙げられ
る。

【００６６】このような中間層３の厚さは、その形成目
的や発揮し得る機能の程度に応じて適宜決定されるが、
通常は、１０nm〜５μm 程度であるのが好ましく、４０
nm〜〜１μm 程度であるのがより好ましい。

【００６７】また、中間層３の形成方法も、前記分離層
２で挙げた形成方法と同様の方法が挙げられる。また、
中間層３の形成は、２工程以上の工程で行われてもよ
い。

【００６８】なお、このような中間層３は、同一または
異なる組成のものを２層以上形成することもできる。ま
た、本発明では、中間層３を形成せず、分離層２上に直
接被転写層４を形成してもよい。

【００６９】〈３〉 図３に示すように、中間層３の上
に被転写層（被剥離物）４を形成する。

【００７０】被転写層４は、後述する転写体６へ転写さ
れる層であって、前記分離層２で挙げた形成方法と同様
の方法により形成することができる。

【００７１】被転写層４の形成目的、種類、形態、構
造、組成、物理的または化学的特性等は、特に限定され
ないが、転写の目的や有用性を考慮して、薄膜、特に機
能性薄膜または薄膜デバイスであるのが好ましい。

【００７２】機能性薄膜および薄膜デバイスとしては、
例えば、薄膜トランジスタ（ＴＦＴ）、薄膜ダイオー
ド、その他の薄膜半導体デバイス、電極（例：ＩＴＯ、
メサ膜のような透明電極）、太陽電池やイメージセンサ
等に用いられる光電変換素子、スイッチング素子、メモ
リー、圧電素子等のアクチュエータ、マイクロミラー
（ピエゾ薄膜セラミックス）、磁気記録媒体、光磁気記
録媒体、光記録媒体等の記録媒体、磁気記録薄膜ヘッ
ド、コイル、インダクター、薄膜高透磁材料およびそれ
らを組み合わせたマイクロ磁気デバイス、フィルター、
反射膜、ダイクロイックミラー、偏光素子等の光学薄
膜、半導体薄膜、超伝導薄膜（例：ＹＢＣＯ薄膜）、磁
性薄膜、金属多層薄膜、金属セラミック多層薄膜、金属
半導体多層薄膜、セラミック半導体多層薄膜、有機薄膜
と他の物質の多層薄膜等が挙げられる。

【００７３】このなかでも、特に、薄膜デバイス、マイ
クロ磁気デバイス、マイクロ三次元構造物の構成、アク
チュエータ、マイクロミラー等に適用することの有用性
が高く、好ましい。

【００７４】このような機能性薄膜または薄膜デバイス
は、その形成方法との関係で、通常、比較的高いプロセ
ス温度を経て形成される。従って、この場合、前述した
ように、基板１としては、そのプロセス温度に耐え得る
信頼性の高いものが必要となる。

【００７５】なお、被転写層４は、単層でも、複数の層
の積層体でもよい。さらには、前記薄膜トランジスタ等
のように、所定のパターンニングが施されたものであっ
てもよい。被転写層４の形成（積層）、パターンニング
は、それに応じた所定の方法により行われる。このよう
な被転写層４は、通常、複数の工程を経て形成される。

【００７６】薄膜トランジスタによる被転写層４の形成
は、例えば、特公平２−５０６３０号公報や、文献：H.
Ohshima et al : International Symposium Digest of
Technical Papers SID 1983 ”B/W and Color LC Video
Display Addressed by PolySi TFTs”に記載された方
法に従って行うことができる。

【００７７】また、被転写層４の厚さも特に限定され
ず、その形成目的、機能、組成、特性等の諸条件に応じ
て適宜設定される。被転写層４が薄膜トランジスタの場
合、その合計厚さは、好ましくは０．５〜２００μm 程
度、より好ましくは１．０〜１０μm 程度とされる。ま
た、その他の薄膜の場合、好適な合計厚さは、さらに広
い範囲でよく、例えば５０nm〜１０００μm 程度とする
ことができる。

【００７８】なお、被転写層４は、前述したような薄膜
に限定されず、例えば、塗布膜やシートのような厚膜で
あってもよい。

【００７９】〈４〉 図４に示すように、被転写層（被
剥離物）４上に接着層５を形成し、該接着層５を介して
転写体６を接着（接合）する。

【００８０】接着層５を構成する接着剤の好適な例とし
ては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化
型接着剤等の光硬化型接着剤、嫌気硬化型接着剤等の各
種硬化型接着剤が挙げられる。接着剤の組成としては、
例えば、エポキシ系、アクリレート系、シリコーン系
等、いかなるものでもよい。このような接着層５の形成
は、例えば、塗布法によりなされる。

【００８１】前記硬化型接着剤を用いる場合、例えば被
転写層４上に硬化型接着剤を塗布し、その上に後述する
転写体６を接合した後、硬化型接着剤の特性に応じた硬
化方法により前記硬化型接着剤を硬化させて、被転写層
４と転写体６とを接着、固定する。

【００８２】光硬化型接着剤を用いる場合は、透光性の
転写体６を未硬化の接着層５上に配置した後、転写体６
上から硬化用の光を照射して接着剤を硬化させることが
好ましい。また、基板１が透光性を有するものであれ
ば、基板１と転写体６の両側から硬化用の光を照射して
接着剤を硬化させれば、硬化が確実となり好ましい。

【００８３】なお、図示と異なり、転写体６側に接着層
５を形成し、その上に被転写層４を接着してもよい。ま
た、被転写層４と接着層５との間に、前述したような中
間層を設けてもよい。また、例えば転写体６自体が接着
機能を有する場合等には、接着層５の形成を省略しても
よい。

【００８４】転写体６としては、特に限定されないが、
基板（板材）、特に透明基板が挙げられる。なお、この
ような基板は、平板であっても、湾曲板であってもよ
い。

【００８５】また、転写体６は、前記基板１に比べ、耐
熱性、耐食性等の特性が劣るものであってもよい。その
理由は、本発明では、基板１側に被転写層４を形成し、
その後、該被転写層４を転写体６に転写するため、転写
体６に要求される特性、特に耐熱性は、被転写層４の形
成の際の温度条件等に依存しないからである。

【００８６】従って、被転写層４の形成の際の最高温度
をＴmax としたとき、転写体６の構成材料として、ガラ
ス転移点（Ｔｇ）または軟化点がＴmax 以下のものを用
いることができる。例えば、転写体６は、ガラス転移点
（Ｔｇ）または軟化点が好ましくは８００℃以下、より
好ましくは５００℃以下、さらに好ましくは３２０℃以
下の材料で構成することができる。

【００８７】また、転写体６の機械的特性としては、あ
る程度の剛性（強度）を有するものが好ましいが、可撓
性、弾性を有するものであってもよい。

【００８８】このような転写体６の構成材料としては、
各種合成樹脂または各種ガラス材が挙げられ、特に、各
種合成樹脂や通常の（低融点の）安価なガラス材が好ま
しい。

【００８９】合成樹脂としては、熱可塑性樹脂、熱硬化
性樹脂のいずれでもよく、例えば、ポリエチレン、ポリ
プロピレン、エチレン−プロピレン共重合体、エチレン
−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、
環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビ
ニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミ
ド、ポリイミド、ポリアミドイミド、ポリカーボネー
ト、ポリ−（４−メチルペンテン−１）、アイオノマ
ー、アクリル系樹脂、ポリメチルメタクリレート（ＰＭ
ＭＡ）、アクリロニトリル−ブタジエン−スチレン共重
合体（ＡＢＳ樹脂）、アクリロニトリル−スチレン共重
合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポ
リオキシメチレン、ポリビニルアルコール（ＰＶＡ）、
エチレン−ビニルアルコール共重合体（ＥＶＯＨ）、ポ
リエチレンテレフタレート（ＰＥＴ）、ポリブチレンテ
レフタレート（ＰＢＴ）、ポリシクロヘキサンテレフタ
レート（ＰＣＴ）等のポリエステル、ポリエーテル、ポ
リエーテルケトン（ＰＥＫ）、ポリエーテルエーテルケ
トン（ＰＥＥＫ）、ポリエーテルイミド、ポリアセター
ル（ＰＯＭ）、ポリフェニレンオキシド、変性ポリフェ
ニレンオキシド、ポリサルフォン、ポリフェニレンサル
ファイド（ＰＰＳ）、ポリエーテルスルホン（ＰＥ
Ｓ）、ポリアリレート、芳香族ポリエステル（液晶ポリ
マー）、ポリテトラフルオロエチレン、ポリフッ化ビニ
リデン、その他フッ素系樹脂、スチレン系、ポリオレフ
ィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエス
テル系、ポリアミド系、ポリブタジエン系、トランスポ
リイソプレン系、フッ素ゴム系、塩素化ポリエチレン系
等の各種熱可塑性エラストマー、エポキシ樹脂、フェノ
ール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエス
テル、シリコーン樹脂、ポリウレタン等、またはこれら
を主とする共重合体、ブレンド体、ポリマーアロイ等が
挙げられ、これらのうちの１種または２種以上を組み合
わせて（例えば２層以上の積層体として）用いることが
できる。

【００９０】ガラス材としては、例えば、ケイ酸ガラス
（石英ガラス）、ケイ酸アルカリガラス、ソーダ石灰ガ
ラス、カリ石灰ガラス、鉛（アルカリ）ガラス、バリウ
ムガラス、ホウケイ酸ガラス等が挙げられる。このう
ち、ケイ酸ガラス以外のものは、ケイ酸ガラスに比べて
融点が低く、また、成形、加工も比較的容易であり、し
かも安価であり、好ましい。

【００９１】転写体６として合成樹脂で構成されたもの
を用いる場合には、大型の転写体６を一体的に成形する
ことができるとともに、湾曲面や凹凸を有するもの等の
複雑な形状であっても容易に製造することができ、ま
た、材料コスト、製造コストも安価であるという種々の
利点が享受できる。従って、大型で安価なデバイス（例
えば、液晶ディスプレイ）を容易に製造することができ
るようになる。

【００９２】なお、転写体６は、例えば、液晶セルのよ
うに、それ自体独立したデバイスを構成するものや、例
えばカラーフィルター、電極層、誘電体層、絶縁層、半
導体素子のように、デバイスの一部を構成するものであ
ってもよい。

【００９３】さらに、転写体６は、金属、セラミック
ス、石材、木材、紙等の物質であってもよいし、ある品
物を構成する任意の面上（時計の面上、エアコンの表面
上、プリント基板の上等）、さらには壁、柱、梁、天
井、窓ガラス等の構造物の表面上であってもよい。

【００９４】〈５〉 図５に示すように、基板１の裏面
側（照射光入射面１２側）から照射光７を照射する。こ
の照射光７は、基板１を透過した後、界面２ａ側から分
離層２に照射される。これにより、図６または図７に示
すように、分離層２に層内剥離および／または界面剥離
が生じ、結合力が減少または消滅するので、基板１と転
写体６とを離間させると、被転写層４が基板１から離脱
して、転写体６へ転写される。

【００９５】なお、図６は、分離層２に層内剥離が生じ
た場合を示し、図７は、分離層２に界面２ａでの界面剥
離が生じた場合を示す。分離層２の層内剥離および／ま
たは界面剥離が生じる原理は、分離層２の構成材料にア
ブレーションが生じること、また、分離層２内に内蔵し
ているガスの放出、さらには照射直後に生じる溶融、蒸
散等の相変化によるものであることが推定される。

【００９６】ここで、アブレーションとは、照射光を吸
収した固体材料（分離層２の構成材料）が光化学的また
は熱的に励起され、その表面や内部の原子または分子の
結合が切断されて放出することを言い、主に、分離層２
の構成材料の全部または一部が溶融、蒸散（気化）等の
相変化を生じる現象として現れる。また、前記相変化に
よって微小な発泡状態となり、結合力が低下することも
ある。

【００９７】分離層２が層内剥離を生じるか、界面剥離
を生じるか、またはその両方であるかは、分離層２の組
成や、その他種々の要因に左右され、その要因の１つと
して、照射光７の種類、波長、強度、到達深さ等の条件
が挙げられる。

【００９８】照射光７としては、分離層２に層内剥離お
よび／または界面剥離を起こさせるものであればいかな
るものでもよく、例えば、Ｘ線、紫外線、可視光、赤外
線（熱線）、レーザ光、ミリ波、マイクロ波、電子線、
放射線（α線、β線、γ線）等が挙げられるが、そのな
かでも、分離層２の剥離（アブレーション）を生じさせ
易いという点で、レーザ光が好ましい。

【００９９】このレーザ光を発生させるレーザ装置とし
ては、各種気体レーザ、固体レーザ（半導体レーザ）等
が挙げられるが、エキシマレーザ、Ｎｄ−ＹＡＧレー
ザ、Ａｒレーザ、ＣＯ_２ レーザ、ＣＯレーザ、Ｈｅ−
Ｎｅレーザ等が好適に用いられ、その中でもエキシマレ
ーザが特に好ましい。

【０１００】エキシマレーザは、短波長域で高エネルギ
ーを出力するため、極めて短時間で分離層２にアブレー
ションを生じさせることができ、よって、隣接するまた
は近傍の中間層３、被転写層４、基板１等に温度上昇を
ほとんど生じさせることなく、すなわち劣化、損傷を生
じさせることなく分離層２を剥離することができる。

【０１０１】また、分離層２にアブレーションを生じさ
せるに際しての照射光に波長依存性がある場合、照射さ
れるレーザ光の波長は、１００〜３５０nm程度であるの
が好ましい。

【０１０２】また、分離層２に、例えばガス放出、気
化、昇華等の相変化を起こさせて分離特性を与える場
合、照射されるレーザ光の波長は、３５０〜１２００nm
程度であるのが好ましい。

【０１０３】また、照射されるレーザ光のエネルギー密
度、特に、エキシマレーザの場合のエネルギー密度は、
１０〜５０００mJ/cm^２程度とするのが好ましく、１０
０〜５００mJ/cm^２程度とするのがより好ましい。ま
た、照射時間は、１〜１０００nsec程度とするのが好ま
しく、１０〜１００nsec程度とするのがより好ましい。
エネルギー密度が低いかまたは照射時間が短いと、十分
なアブレーション等が生じず、また、エネルギー密度が
高いかまたは照射時間が長いと、分離層２および中間層
３を透過した照射光により被転写層４へ悪影響を及ぼす
ことがある。

【０１０４】このようなレーザ光に代表される照射光７
は、その強度が均一となるように照射されるのが好まし
い。

【０１０５】照射光７の照射方向は、分離層２に対し垂
直な方向に限らず、分離層２に対し所定角度傾斜した方
向であってもよい。

【０１０６】また、分離層２の面積が照射光の１回の照
射面積より大きい場合には、分離層２の全領域に対し、
複数回に分けて照射光を照射することもできる。また、
同一箇所に２回以上照射してもよい。

【０１０７】また、異なる種類、異なる波長（波長域）
の照射光（レーザ光）を同一領域または異なる領域に２
回以上照射してもよい。

【０１０８】〈６〉 図８に示すように、中間層３に付
着している分離層２を、例えば洗浄、エッチング、アッ
シング、研磨等の方法またはこれらを組み合わせた方法
により除去する。

【０１０９】図６に示すような分離層２の層内剥離の場
合には、基板１に付着している分離層２も同様に除去す
る。

【０１１０】なお、基板１が石英ガラスのような高価な
材料、希少な材料で構成されている場合等には、基板１
は、好ましくは再利用（リサイクル）に供される。換言
すれば、再利用したい基板１に対し、本発明を適用する
ことができ、有用性が高い。

【０１１１】以上のような各工程を経て、被転写層４の
転写体６への転写が完了する。その後、被転写層４に隣
接する中間層３の除去や、他の任意の層の形成等を行う
こともできる。

【０１１２】本発明では、被剥離物である被転写層４自
体を直接剥離するのではなく、被転写層４に接合された
分離層２において剥離するため、被剥離物（被転写層
４）の特性、条件等にかかわらず、容易かつ確実に、し
かも均一に剥離（転写）することができ、剥離操作に伴
う被剥離物（被転写層４）へのダメージもなく、被転写
層４の高い信頼性を維持することができる。

【０１１３】また、図示の実施例では、基板１側から照
射光７を照射したが、例えば、被転写層４が照射光７の
照射により悪影響を受けないものの場合には、照射光７
の照射方向は前記に限定されず、基板１と反対側から照
射光を照射してもよい。

【０１１４】また、分離層２の面方向に対し部分的に、
すなわち所定のパターンで照射光を照射して、被転写層
４を前記パターンで転写するような構成であってもよい
（第１の方法）。この場合には、前記〈５〉の工程に際
し、基板１の照射光入射面１２に対し、前記パターンに
対応するマスキングを施して照射光７を照射するか、あ
るいは、照射光７の照射位置を精密に制御する等の方法
により行うことができる。

【０１１５】また、分離層２を基板１の分離層形成面１
１全面に形成するのではなく、分離層２を所定のパター
ンで形成することもできる（第２の方法）。この場合、
マスキング等により分離層２を予め所定のパターンに形
成するか、あるいは、分離層２を分離層形成面１１の全
面に形成した後、エッチング等によりパターンニングま
たはトリミングする方法が可能である。

【０１１６】以上のような第１の方法および第２の方法
によれば、被転写層４の転写を、そのパターンニングや
トリミングと共に行うことができる。

【０１１７】また、前述した方法と同様の方法により、
転写を２回以上繰り返し行ってもよい。この場合、転写
回数が偶数回であれば、最後の転写体に形成された被転
写層の表・裏の位置関係を、最初に基板１に被転写層を
形成した状態と同じにすることができる。

【０１１８】また、大型の透明基板（例えば、有効領域
が９００mm×１６００mm）を転写体６とし、小型の基板
１（例えば、有効領域が４５mm×４０mm）に形成した小
単位の被転写層４（薄膜トランジスタ）を複数回（例え
ば、約８００回）好ましくは隣接位置に順次転写して、
大型の透明基板の有効領域全体に被転写層４を形成し、
最終的に前記大型の透明基板と同サイズの液晶ディスプ
レイを製造することもできる。

【０１１９】また、基板１上に形成した被転写層４を複
数用意し、各被転写層４を転写体６上へ、順次転写し
（重ね）、被転写層４の積層体を形成してもよい。この
場合、積層される被転写層４は、同一でもよく、また、
異なっていてもよい。

【０１２０】以上が、本発明で用いる薄膜構造の転写方
法である。

【０１２１】次に、前述した薄膜構造の転写方法（転写
技術）を用いた３次元デバイス（多層構造のデバイス）
の製造方法の第１実施例を説明する。

【０１２２】図９は、３次元デバイスの構成例を模式的
に示す断面図、図１０〜図１５は、それぞれ、本発明の
３次元デバイスの製造方法の第１実施例の工程を模式的
に示す断面図である。なお、前述した薄膜構造の転写方
法との共通点については、説明を省略する。

【０１２３】図９に示すように、３次元デバイス１０
は、基体（ベース）としての基板（転写側基板）２１
と、第１の被転写層（第１の薄膜デバイス層）４１と、
第２の被転写層（第２の薄膜デバイス層）４２とを有し
ている。被転写層４１および４２は、それぞれ、２次元
方向（基板２１に対して平行な方向）に広がっていて、
所定の回路を構成している。

【０１２４】この場合、基板２１の図９中上側に、接着
層５を介して被転写層４１が接着（接合）されている。

【０１２５】そして、この被転写層４１の図９中上側
に、導電性接着層２２を介して被転写層４２が接着（接
合）されている。

【０１２６】被転写層４１は、その図９中上側に接続電
極（接続用の端子）４１１および４１２をそれぞれ有し
ている。また、被転写層４１は、その図９中下側に接続
電極４２１および４２２をそれぞれ有している。この被
転写層４１の接続電極４１１と被転写層４２の接続電極
４２１とは、導電性接着層２２を介して電気的に接続さ
れており、また、被転写層４１の接続電極４１２と被転
写層４２の接続電極４２２とは、導電性接着層２２を介
して電気的に接続されている。

【０１２７】導電性接着層２２としては、異方性導電膜
（ＡＣＦ：Anisotropic ConductiveFilm ）が好まし
い。異方性導電膜で接着することにより、厚さ方向（図
９中、上下方向）のみで導通が確保されるので、図９中
横方向のショートを防止することができる。すなわち、
接続電極４１１と接続電極４１２、接続電極４１１と接
続電極４２２、接続電極４２１と接続電極４２２、接続
電極４２１と接続電極４１２がショートするのを防止す
ることができる。

【０１２８】また、異方性導電膜で接着することによ
り、容易に、接続電極４１１と接続電極４２１、接続電
極４１２と接続電極４２２とが、それぞれ電気的に接続
するように位置合わせをしつつ、被転写層４１と被転写
層４２とを接着（接合）することができる。

【０１２９】なお、この３次元デバイス１０の基板（転
写側基板）２１は、図４〜図８中の転写体６に相当す
る。

【０１３０】また、３次元デバイス１０の被転写層４１
および４２としては、例えば、前述した被転写層４とし
て例示した種々のものが挙げられる。

【０１３１】具体的には、被転写層４１および４２は、
ＤＲＡＭ（ダイナミックＲＡＭ）、ＳＲＡＭ（スタティ
ックＲＡＭ）、Ｅ^２ ＰＲＯＭ、ＲＯＭ等のメモリ、Ｃ
ＰＵ等のロジック（ロジック回路）、光センサー、磁気
センサー等のセンサー等とすることができる。なお、被
転写層４１および４２が前記のものに限定されないの
は、言うまでもない。

【０１３２】また、被転写層４１と被転写層４２は、同
一でもよく、また、異なっていてもよい。

【０１３３】被転写層４１と被転写層４２とが同一の場
合としては、例えば、被転写層４１および被転写層４２
の両方をメモリ（メモリセルアレイ）とすることができ
る。これにより大容量のメモリ（大規模メモリ）が実現
する。

【０１３４】また、前記の他、例えば、被転写層４１お
よび被転写層４２の両方をロジック（ロジック回路）と
することもできる。これにより大規模のロジック（大規
模ロジック）が実現する。

【０１３５】また、被転写層４１と被転写層４２とが異
なる場合としては、例えば、被転写層４１および被転写
層４２のうちの一方をメモリとし、他方をロジックとす
ることができる。すなわち、３次元デバイス１０は、メ
モリとロジックとを混載（一体化）したシステムＩＣ
（例えば、システムＬＳＩ）となる。

【０１３６】このような場合、本発明によれば、被転写
層４１と被転写層４２を異なるデザインルール（最小線
幅）で形成することができる。また、被転写層４１と被
転写層４２を異なるデザインパラメータで形成すること
ができる。また、被転写層４１と被転写層４２を異なる
製造プロセスで形成することができる。従来では、積層
された層同士で、このような条件を変えることは、不可
能または困難であった。

【０１３７】前記システムＩＣにおけるメモリの最小線
幅は、例えば、０．３５μm （μmルール）程度とさ
れ、ロジックの最小線幅は、例えば、０．５μm （μm
ルール）程度とされる（メモリの最小線幅は、ロジック
の最小線幅より小さい）。また、これとは逆に、メモリ
の最小線幅をロジックの最小線幅より大きくしてもよ
い。

【０１３８】前記３次元デバイス１０は、前述した薄膜
構造の転写方法により、例えば、下記のようにして製造
する。

【０１３９】〈Ａ１〉 図１０に示すように、基板（元
基板）１の片面に、分離層２を形成する。また、図１１
に示すように、基板（元基板）１の片面に、分離層２を
形成する。

【０１４０】〈Ａ２〉 図１０および図１１に示すよう
に、各基板１の分離層２の上に、それぞれ、中間層（下
地層）３を形成する。

【０１４１】〈Ａ３〉 図１０に示すように、中間層３
の上に、第１の被転写層（第１の薄膜デバイス層）４１
を形成する。また、図１１に示すように、中間層３の上
に、第２の被転写層（第２の薄膜デバイス層）４２を形
成する。

【０１４２】被転写層４１のＫ部分（図１０において一
点鎖線で囲まれている部分）の拡大断面図を図１０中に
示す。

【０１４３】図１０に示すように、被転写層４１は、例
えば、中間層３（例えば、ＳｉＯ_２膜）上に形成された
薄膜トランジスタ（ＴＦＴ）６０を有している。

【０１４４】この薄膜トランジスタ６０は、ポリシリコ
ン層にｎ型またはｐ型不純物を導入して形成されたソー
ス層（ｎ^＋ またはｐ^＋ 層）６１およびドレイン層（ｎ
^＋またはｐ^＋ 層）６２と、チャネル層６３と、ゲート
絶縁膜６４と、ゲート電極６５と、層間絶縁膜６６と、
例えばアルミニウムからなる電極６７および６８と、保
護膜６９とで構成されている。

【０１４５】この薄膜トランジスタ６０の保護膜６９の
図１０中下側には、接続電極４１１が形成されている。
この接続電極４１１は、保護膜６９に形成されたコンタ
クトホールを経由して、電極６８に電気的に接続されて
いる。

【０１４６】また、被転写層４２のＫ部分（図１１にお
いて一点鎖線で囲まれている部分）の拡大断面図を図１
１中に示す。

【０１４７】図１１に示すように、被転写層４２は、例
えば、中間層３（例えば、ＳｉＯ_２膜）上に形成された
薄膜トランジスタ（ＴＦＴ）６０を有している。

【０１４８】この薄膜トランジスタ６０は、ポリシリコ
ン層にｎ型またはｐ型不純物を導入して形成されたソー
ス層（ｎ^＋ またはｐ^＋ 層）６１およびドレイン層（ｎ
^＋またはｐ^＋ 層）６２と、チャネル層６３と、ゲート
絶縁膜６４と、ゲート電極６５と、層間絶縁膜６６と、
例えばアルミニウムからなる電極６７および６８と、保
護膜６９とで構成されている。

【０１４９】この薄膜トランジスタ６０の保護膜６９の
図１１中上側には、接続電極４２１が形成されている。
この接続電極４２１は、保護膜６９に形成されたコンタ
クトホールを経由して、電極６７に電気的に接続されて
いる。

【０１５０】なお、電極４１２の近傍の被転写層４１お
よび電極４２２の近傍の被転写層４２の構成は、前記と
ほぼ同様であるので、説明を省略する。

【０１５１】本発明では、被転写層４１を図示しない１
枚の基板（例えば、ガラス製基板）に多数同時に形成
し、それを切り出してもよい。同様に、被転写層４２を
図示しない１枚の基板（例えば、ガラス製基板）に多数
同時に形成し、それを切り出してもよい。

【０１５２】この場合、例えば、被転写層４１、４２が
形成された基板をそれぞれプローブ装置にセットし、各
被転写層４１、４２の接続電極や図示しない端子に触針
をコンタクトして、各被転写層４１、４２の電気的特性
検査を実施する。そして、不良と判定された被転写層４
１、４２にはインカーまたはスクラッチ針等でマーキン
グする。

【０１５３】その後、各被転写層４１、４２を個々にダ
イシングする。この際、マーキングの有無により、個々
の被転写層４１、４２を、不良品と良品とに選別してお
く。なお、ダイシング後に、個々の被転写層４１、４２
の電気的特性検査を実施しても良い。

【０１５４】また、本発明では、被転写層４１と被転写
層４２とを同時に製造してもよく、特に、同一の基板
（元基板）１上に、同時に製造してもよい。これによ
り、工程数を減少させることができる。

【０１５５】〈Ａ４〉 図１２に示すように、前記基板
１上に形成した被転写層４１と、基板（転写側基板）２
１とを接着層５を介して接着（接合）する。

【０１５６】〈Ａ５〉 図１２に示すように、基板１の
裏面側（照射光入射面１２側）から照射光７を照射す
る。前述したように、この照射光７は、基板１を透過し
た後、分離層２に照射され、これにより、分離層２に層
内剥離および／または界面剥離が生じ、結合力が減少ま
たは消滅する。

【０１５７】そして、基板１と基板２１とを離間させ
る。これにより、図１３に示すように、被転写層４１が
基板１から離脱して、基板２１へ転写される。

【０１５８】〈Ａ６〉 図１３に示すように、被転写層
４１上の中間層３や分離層２を、例えば洗浄、エッチン
グ、アッシング、研磨等の方法またはこれらを組み合わ
せた方法により除去する。なお、必要に応じて、接続電
極４１１、４１２が露出する程度に、前記中間層３を残
してもよい。

【０１５９】また、分離層２の層内剥離の場合には、基
板１に付着している分離層２も同様に除去する。

【０１６０】なお、基板１が石英ガラスのような高価な
材料、希少な材料で構成されている場合等には、基板１
は、好ましくは再利用（リサイクル）に供される。換言
すれば、再利用したい基板１に対し、本発明を適用する
ことができ、有用性が高い。

【０１６１】以上のような各工程を経て、被転写層４１
の基板２１への転写が完了する。その後、他の任意の層
の形成等を行うこともできる。

【０１６２】〈Ａ７〉 図１４に示すように、対応する
接続電極同士が対向、すなわち、接続電極４１１と接続
電極４２１とが対向し、かつ接続電極４１２と接続電極
４２２とが対向するように位置決めしつつ、前記基板１
上に形成した被転写層４２と、前記基板２１に転写した
被転写層４１とを導電性接着層２２を介して接着（接
合）する。

【０１６３】この導電性接着層２２としては、前述した
ように、異方性導電膜が好ましいが、本発明は、それに
限定されるものではない。

【０１６４】異方性導電膜で接着する際は、被転写層４
１と被転写層４２との間に所定の導電性接着剤を充填
（配置）し、その導電性接着剤を図１４中縦方向に加圧
しつつ硬化させる。これにより、被転写層４１と被転写
層４２とが導電性接着層２２を介して接着されるととも
に、この導電性接着層２２中の図示しない導電粒子が図
１４中縦方向につながり（接触し）、接続電極４１１と
接続電極４２１、接続電極４１２と接続電極４２２が、
それぞれ、前記導電粒子を介して電気的に接続される。

【０１６５】〈Ａ８〉 図１４に示すように、基板１の
裏面側（照射光入射面１２側）から照射光７を照射す
る。前述したように、この照射光７は、基板１を透過し
た後、分離層２に照射され、これにより、分離層２に層
内剥離および／または界面剥離が生じ、結合力が減少ま
たは消滅する。

【０１６６】そして、基板１と基板２１とを離間させ
る。これにより、図１５に示すように、被転写層４２が
基板１から離脱して、被転写層４１上へ転写される。

【０１６７】なお、被転写層４１、４２および導電性接
着層２２のＫ部分（図１５において一点鎖線で囲まれて
いる部分）の拡大断面図を図１５中に示す。

【０１６８】〈Ａ９〉 図１５に示すように、被転写層
４２上の中間層３や分離層２を、例えば洗浄、エッチン
グ、アッシング、研磨等の方法またはこれらを組み合わ
せた方法により除去する。なお、必要に応じて、前記中
間層３を残してもよい。

【０１６９】また、分離層２の層内剥離の場合には、基
板１に付着している分離層２も同様に除去する。

【０１７０】なお、基板１が石英ガラスのような高価な
材料、希少な材料で構成されている場合等には、基板１
は、好ましくは再利用（リサイクル）に供される。換言
すれば、再利用したい基板１に対し、本発明を適用する
ことができ、有用性が高い。

【０１７１】以上のような各工程を経て、被転写層４２
の被転写層４１上への転写、すなわち、被転写層４２と
被転写層４１の積層が完了する。その後、他の任意の層
の形成等を行うこともできる。

【０１７２】以上説明したように、本発明によれば、転
写により、容易に、３次元デバイス（例えば、３次元Ｉ
Ｃ）１０を製造することができる。

【０１７３】特に、各薄膜デバイス層をそれぞれ単独で
作れるので、従来のような下層（下側の薄膜デバイス
層）への悪影響を考慮することがなく、製造条件の自由
度が広い。

【０１７４】そして、本発明では、複数の薄膜デバイス
層を積層するので、集積度を向上することができる。す
なわち、比較的緩いデザインルールでも比較的狭い面積
にＩＣを形成することができる。

【０１７５】例えば、３次元デバイス１０がメモリを有
する場合（例えば、被転写層４１および４２の両方がメ
モリの場合）には、メモリの大容量化を図ることができ
る。また、３次元デバイス１０がロジックを有する場合
（例えば、被転写層４１および４２の両方がロジックの
場合）には、ロジックの大規模化を図ることができる。

【０１７６】また、本発明では、各薄膜デバイス層を一
旦、異なる基板上に形成することができるので、各薄膜
デバイス層を任意のデバイスパラメータ（例えば、ゲー
ト線幅、ゲート絶縁膜の膜厚、デザインルール、製造時
の温度等の製造条件）で形成することができる。このた
め、各薄膜デバイス層をそれぞれ最適なデバイスパラメ
ータで形成することができ、これにより信頼性が高く、
高性能の３次元デバイス１０を提供することができる。

【０１７７】例えば、３次元デバイス１０がメモリとロ
ジックとを混載（一体化）したシステムＩＣ（例えば、
システムＬＳＩ）の場合、そのシステムＩＣを製造する
ときに、メモリとロジックとをそれぞれに応じたプロセ
スで形成することができるので、製造が容易であり、生
産性が高く、量産に有利である。

【０１７８】また、各薄膜デバイス層の一端に、接続電
極（接続用の端子）を形成するので、隣接する薄膜デバ
イス層同士を、容易かつ確実に、電気的に接続すること
ができ、これにより３次元デバイス１０の３次元化を図
ることができる（３次元方向の回路を構成することがで
きる）。

【０１７９】また、層毎に良品の薄膜デバイス層のみを
選別して積層することができるので、同一基板上に各層
を順次形成（直接各層を形成）して３次元デバイスを製
造する場合に比べ、歩留りが高い。

【０１８０】また、基板（転写側基板）２１を選ばず、
種々の基板２１への転写が可能となる。すなわち、薄膜
デバイス層を直接形成することができないかまたは形成
するのに適さない材料、成形が容易な材料、安価な材料
等で構成されたもの等に対しても、転写によりそれを形
成することができる。換言すれば、基板２１に自由度が
あるので、例えば、可撓性の基板上にＩＣを形成するこ
とができ、このため、容易にＩＣカード等を製造するこ
とができる。

【０１８１】また、基板（元基板）１として、比較的価
格が低く、かつ大面積のガラス製基板を用いることがで
きるので、コストを低減することができる。

【０１８２】なお、前述した実施例では、被転写層（薄
膜デバイス層）４１および４２の転写の回数は、それぞ
れ１回であるが、本発明では、被転写層４１と被転写層
４２とを積層することができれば、被転写層４１の転写
の回数は、２回以上であってもよく、また、被転写層４
２の転写の回数は、２回以上であってもよい。

【０１８３】例えば、被転写層の転写回数を２回とする
場合には、基板１上の被転写層を、基板１および基板２
１以外の図示しない第３の基板上に転写し、この後、そ
の第３の基板上の被転写層を基板２１上に転写する。な
お、前記第３の基板には、前述した分離層２等が形成さ
れている。

【０１８４】被転写層の転写回数が偶数回であれば、最
後の転写体である基板（転写側基板）２１に形成された
被転写層の表・裏の位置関係を、最初に基板（元基板）
１に被転写層を形成した状態と同じにすることができ
る。

【０１８５】また、本発明では、基板（転写側基板）２
１上に被転写層４１を直接形成し、前述した転写方法に
より、この被転写層４１上に被転写層４２を転写して、
３次元デバイス１０を製造してもよい。

【０１８６】また、本発明では、被転写層（薄膜デバイ
ス層）を３層以上積層してもよい。被転写層（薄膜デバ
イス層）の層数を増加することにより、集積度をより高
めることができる。

【０１８７】例えば、３次元デバイス１０の被転写層
（薄膜デバイス層）の層数を３層にして、隣接する被転
写層同士を電気的に接続する場合には、図１６に示すよ
うに、第１の被転写層（第１の薄膜デバイス層）４１と
第２の被転写層（第２の薄膜デバイス層）４２との間に
位置する第３の被転写層（第３の薄膜デバイス層）４３
の両端に接続電極（接続用の端子）を形成する。すなわ
ち、被転写層４３の一端（図１６中下側）に、接続電極
４３１および４３２を形成し、他端（図１６中上側）に
接続電極４３３および４３４を形成する。

【０１８８】そして、被転写層４１の接続電極４１１と
被転写層４３の接続電極４３１とを導電性接着層２２を
介して電気的に接続し、被転写層４１の接続電極４１２
と被転写層４３の接続電極４３２とを導電性接着層２２
を介して電気的に接続する。同様に、被転写層４３の接
続電極４３３と被転写層４２の接続電極４２１とを導電
性接着層２３を介して電気的に接続し、被転写層４３の
接続電極４３４と被転写層４２の接続電極４２２とを導
電性接着層２３を介して電気的に接続する。

【０１８９】導電性接着層２３としては、導電性接着層
２２と同様の理由で、異方性導電膜が好ましい。

【０１９０】なお、被転写層（薄膜デバイス層）を３層
以上積層する場合、各層がすべて同一でもよく、また、
各層がすべて異なっていてもよく、また、一部の層のみ
が同一であってもよい。

【０１９１】次に、３次元デバイスの製造方法の第２実
施例を説明する。

【０１９２】図１７は、３次元デバイスの構成例を模式
的に示す断面図である。なお、前述した第１実施例との
共通点については、説明を省略し、主な相違点を説明す
る。

【０１９３】図１７に示す３次元デバイス１０も前述し
た第１実施例と同様に、薄膜構造の転写方法により製造
する。

【０１９４】但し、この３次元デバイス１０では、前記
工程〈Ａ７〉において、第１の被転写層（第１の薄膜デ
バイス層）４１の接続電極４１１と第２の被転写層（第
２の薄膜デバイス層）４２の接続電極４２１とを接触さ
せて、これらを電気的に接続し、被転写層４１の接続電
極４１２と被転写層４２の接続電極４２２を接触させ
て、これらを電気的に接続するとともに、被転写層４１
と被転写層４２とを接着層２４を介して接着（接合）す
る。

【０１９５】この第２実施例でも前述した第１実施例と
同様の効果が得られる。

【０１９６】なお、本発明では、被転写層４１と被転写
層４２との接着（接合）の方法と、対応する接続電極同
士を電気的に接続する方法は、それぞれ、前述した第１
実施例および第２実施例には限定されない。

【０１９７】例えば、接続電極４１１と接続電極４２
１、接続電極４１２と接続電極４２２をそれぞれ接触さ
せ、これらを加熱し、接触面を一旦溶融し、固化させる
ことにより、対応する接続電極同士を固着させてもよ
い。これにより、対応する接続電極同士が電気的に接続
するとともに、被転写層４１と被転写層４２とが接合す
る。

【０１９８】また、接続電極４１１と接続電極４２１と
の間と、接続電極４１２と接続電極４２２との間とに、
それぞれ半田（導電性のろう材）を配置し、これらの半
田を加熱し、一旦溶融させ、固化させてもよい。これに
より、対応する接続電極同士が半田を介して電気的に接
続するとともに、被転写層４１と被転写層４２とが半田
を介して接着（接合）する。

【０１９９】次に、３次元デバイスの製造方法の第３実
施例を説明する。

【０２００】図１８は、３次元デバイスの構成例を模式
的に示す断面図である。なお、前述した第１実施例との
共通点については、説明を省略し、主な相違点を説明す
る。

【０２０１】図１８に示す３次元デバイス１０も前述し
た第１実施例と同様に、薄膜構造の転写方法により製造
する。

【０２０２】この３次元デバイス１０の第１の被転写層
（第１の薄膜デバイス層）４１の一端（図１８中上側）
には、発光部（発光素子）４１３および受光部（受光素
子）４１４が形成されている。

【０２０３】また、第２の被転写層（第２の薄膜デバイ
ス層）４２の一端（図１８中下側）には、発光部（発光
素子）４２３および受光部（受光素子）４２４が形成さ
れている。

【０２０４】この３次元デバイス１０では、前記工程
〈Ａ７〉において、対応する発光部と受光部とが対向、
すなわち、発光部４１３と受光部４２４とが対向し、か
つ発光部４２３と受光部４１４とが対向するように位置
決めしつつ、被転写層４１と被転写層４２とを実質的に
透明の（発光部４１３および４２３からの光に対して光
透過性を有する）接着層２５を介して接着（接合）す
る。

【０２０５】この３次元デバイス１０における発光部４
１３および４２３としては、例えば、有機ＥＬ素子を用
いることができる。

【０２０６】図１９は、有機ＥＬ素子の構成例を示す断
面図である。

【０２０７】同図に示すように、有機ＥＬ素子３０は、
隔壁（バンク）３４と、この隔壁３４の内側に形成され
た透明電極３１および発光層（有機ＥＬ）３２と、金属
電極３３とで構成されている。

【０２０８】この場合、透明電極３１上に発光層３２が
形成され、隔壁３４および発光層３２上に金属電極３３
が形成されている。

【０２０９】透明電極３１は、例えば、ＩＴＯ等で構成
される。

【０２１０】また、発光層３２は、例えば、主として発
光層３２を形成する共役系高分子有機化合物の前駆体
と、発光層３２の発光特性を変化させるための蛍光色素
等を所定の溶媒（極性溶媒）に溶解または分散させた有
機ＥＬ素子用組成物（発光層３２用の組成物）を加熱処
理し、その有機ＥＬ素子用組成物中の前記前駆体を高分
子化した薄膜（固体薄膜）で構成される。

【０２１１】また、金属電極３３は、例えば、Ａｌ−Ｌ
ｉ等で構成される。

【０２１２】また、隔壁３４は、例えば、樹脂ブラック
レジスト等で構成される。

【０２１３】被転写層４１および４２には、それぞれ、
この有機ＥＬ素子３０を駆動する図示しない駆動部（駆
動回路）が形成されている。

【０２１４】この有機ＥＬ素子３０では、前記駆動回路
から透明電極３１と金属電極３３との間に所定の電圧が
印加されると、発光層３２に電子および正孔（ホール）
が注入され、それらは印加された電圧によって生じる電
場により発光層３２中を移動し再結合する。この再結合
に際し放出されたエネルギーによりエキシトン（励起
子）が生成し、このエキシトンが基底状態へ戻る際にエ
ネルギー（蛍光・リン光）を放出する。すなわち、発光
する。なお、上記の現象をＥＬ発光と言う。

【０２１５】また、この３次元デバイス１０における受
光部４１４および４２４としては、例えば、ＰＩＮフォ
トダイオードを用いることができる。

【０２１６】図２０は、ＰＩＮフォトダイオードの構成
例を示す断面図である。

【０２１７】同図に示すように、ＰＩＮフォトダイオー
ド５０は、受光部窓電極５１と、ｐ型ａ−ＳｉＣ層（ｐ
型半導体層）５２と、ｉ型ａ−Ｓｉ層（半導体層）５３
と、ｎ型ａ−ＳｉＣ層（ｎ型半導体層）５４と、受光部
上部電極と配線（電気配線）を兼ねたＡｌ−Ｓｉ−Ｃｕ
層５５とで構成されている。

【０２１８】これら受光部窓電極５１、ｐ型ａ−ＳｉＣ
層５２、ｉ型ａ−Ｓｉ層５３、ｎ型ａ−ＳｉＣ層５４お
よびＡｌ−Ｓｉ−Ｃｕ層５５は、図２０中下側からこの
順序で積層されている。なお、前記受光部窓電極５１
は、例えば、ＩＴＯ等で構成される。

【０２１９】前述したように、有機ＥＬ素子３０は、該
有機ＥＬ素子３０に電気的に接続されている図示しない
駆動回路により駆動されて発光する。すなわち、有機Ｅ
Ｌ素子３０は、光信号（光）を送出（送信）する。

【０２２０】この有機ＥＬ素子３０からの光は、接着層
２５を透過して受光部窓電極５１から入射する。すなわ
ち、ＰＩＮフォトダイオード５０で受光される。

【０２２１】そして、ＰＩＮフォトダイオード５０から
は、受光光量に応じた大きさの電流、すなわち電気信号
（信号）が出力される（光信号が電気信号に変換され出
力される）。

【０２２２】このＰＩＮフォトダイオード５０からの信
号に基づいて、該ＰＩＮフォトダイオード５０に電気的
に接続されている図示しない回路が作動する。

【０２２３】なお、図１８に示すように、発光部４１３
からの光は、接着層２５を透過して受光部４２４で受光
され、また、発光部４２３からの光は、接着層２５を透
過して受光部４１４で受光される。すなわち、発光部４
１３、４２３、受光部４１４および４２４により、被転
写層４１と被転写層４２との間で光（光信号）による通
信がなされる。

【０２２４】この第３実施例でも前述した第１実施例と
同様の効果が得られる。

【０２２５】そして、この第３実施例では、層間の信号
の伝達は、電気（電気信号）ではなく、光（光信号）で
行うように構成されているので、製造が容易であり、特
に、集積度をより高めることができる。

【０２２６】なお、本発明では、発光部４１３および４
２３は、有機ＥＬ素子に限らず、例えば、無機ＥＬ素
子、発光ダイオード（ＬＥＤ）、半導体レーザ（レーザ
ダイオード）等で構成されていてもよい。

【０２２７】また、本発明では、受光部４１４および４
２４は、ＰＩＮフォトダイオードに限らず、例えば、Ｐ
Ｎフォトダイオード、アバランシェフォトダイオード等
の各種フォトダイオード、フォトトランジスタ、フォト
ルミネッセンス（有機フォトルミネッセンス、無機フォ
トルミネッセンス等）等で構成されていてもよい。

【０２２８】また、本発明では、被転写層（薄膜デバイ
ス層）４１と被転写層（薄膜デバイス層）４２との接着
（接合）の方法は、前述した方法に限らない。すなわ
ち、被転写層４１と被転写層４２との間で、光（光信
号）による通信が可能なように、被転写層４１と被転写
層４２とを接着（接合）することができればよい。

【０２２９】例えば、被転写層４１と被転写層４２とを
部分的に接着（接合）してもよい。この場合、発光部４
１３、４２３、受光部４１４および４２４以外の部分で
接着（接合）するときは、不透明の接着層で被転写層４
１と被転写層４２とを接着（接合）してもよい。

【０２３０】また、被転写層４１と被転写層４２との間
にスペーサ（例えば、柱）を設け、このスペーサを介し
て被転写層４１と被転写層４２とを接着（接合）しても
よい。この場合には、被転写層４１の発光部４１３およ
び受光部４１４と、被転写層４２の受光部４２４および
発光部４２３との間に空間が形成される。

【０２３１】また、被転写層４１の発光部４１３および
受光部４１４と、被転写層４２の受光部４２４および発
光部４２３とを、それぞれ接触させてもよい。

【０２３２】また、本発明では、３次元デバイスの被転
写層（薄膜デバイス層）の層数を３層以上にする場合に
は、隣接しない層間において、光（光信号）による通信
が可能なように構成してもよい。

【０２３３】また、本発明では、発光部を発光特性（例
えば、発光する光のピーク波長）の異なる複数の発光素
子で構成し、受光部を対応する前記発光素子からの光を
受光する複数の受光素子で構成してもよい。

【０２３４】この場合には、複数の情報（信号）を同時
に通信することができる。すなわち、多チャンネルの光
通信による情報伝達が可能となる。

【０２３５】また、本発明では、発光特性（例えば、発
光する光のピーク波長）の異なる複数の発光部を設け、
対応する前記発光部からの光を受光する複数の受光部を
設けてもよい。

【０２３６】また、本発明では、少なくとも１つの所定
の被転写層（薄膜デバイス層）内において、前記被転写
層（薄膜デバイス層）間のような光（光信号）による通
信がなされるように構成してもよい。

【０２３７】以上、本発明の３次元デバイスの製造方法
を図示の実施例に基づいて説明したが、本発明は、これ
に限定されるものではない。

【０２３８】例えば、本発明では、３次元デバイスの被
転写層（薄膜デバイス層）の層数を３層以上にする場合
には、所定の被転写層間（被転写層同士）を第１実施例
または第２実施例等のように電気的に接続し（以下、
「電気的に接続」と言う）、他の被転写層間では、第３
実施例等のように、光（光信号）による通信が可能（以
下、「光学的に接続」と言う）であるように構成しても
よい。

【０２３９】また、本発明では、所定の被転写層間につ
いて、その一部を電気的に接続し、残部を光学的に接続
してもよい。

【０２４０】また、本発明では、３次元デバイスを構成
する複数の被転写層（薄膜デバイス層）のうちの少なく
とも１層を前述した薄膜構造の転写方法（転写技術）に
より転写して該デバイスを製造すればよい。

【０２４１】なお、本発明における転写方法は、前述し
た方法には限らない。

【０２４２】

【発明の効果】以上説明したように、本発明の３次元デ
バイスの製造方法によれば、薄膜デバイス層を転写方法
により積層するので、容易に、３次元デバイス（例え
ば、３次元ＩＣ）を製造することができる。

【０２４３】特に、各薄膜デバイス層をそれぞれ単独で
形成することができるので、従来のような下層（下側の
薄膜デバイス層）への悪影響を考慮することがなく、製
造条件の自由度が広い。

【０２４４】そして、本発明では、複数の薄膜デバイス
層を積層してデバイスを製造するので、集積度を高める
ことができる。

【０２４５】また、本発明では、各薄膜デバイス層を異
なる基板上に形成することができるので、各薄膜デバイ
ス層をそれぞれ最適なデバイスパラメータで形成するこ
とができ、これにより信頼性が高く、高性能のデバイス
を提供することができる。

【０２４６】また、本発明では、層毎に良品の薄膜デバ
イス層のみを選別して積層することができるので、同一
基板上に各層を順次形成（直接各層を形成）して３次元
デバイスを製造する場合に比べ、歩留りが高い。

【図面の簡単な説明】

【図１】本発明における薄膜構造の転写方法の実施例の
工程を模式的に示す断面図である。

【図２】本発明における薄膜構造の転写方法の実施例の
工程を模式的に示す断面図である。

【図３】本発明における薄膜構造の転写方法の実施例の
工程を模式的に示す断面図である。

【図４】本発明における薄膜構造の転写方法の実施例の
工程を模式的に示す断面図である。

【図５】本発明における薄膜構造の転写方法の実施例の
工程を模式的に示す断面図である。

【図６】本発明における薄膜構造の転写方法の実施例の
工程を模式的に示す断面図である。

【図７】本発明における薄膜構造の転写方法の実施例の
工程を模式的に示す断面図である。

【図８】本発明における薄膜構造の転写方法の実施例の
工程を模式的に示す断面図である。

【図９】本発明における３次元デバイスの構成例を模式
的に示す断面図である。

【図１０】本発明の３次元デバイスの製造方法の第１実
施例の工程を模式的に示す断面図である。

【図１１】本発明の３次元デバイスの製造方法の第１実
施例の工程を模式的に示す断面図である。

【図１２】本発明の３次元デバイスの製造方法の第１実
施例の工程を模式的に示す断面図である。

【図１３】本発明の３次元デバイスの製造方法の第１実
施例の工程を模式的に示す断面図である。

【図１４】本発明の３次元デバイスの製造方法の第１実
施例の工程を模式的に示す断面図である。

【図１５】本発明の３次元デバイスの製造方法の第１実
施例の工程を模式的に示す断面図である。

【図１６】本発明における３次元デバイスの他の構成例
を模式的に示す断面図である。

【図１７】本発明における３次元デバイスの他の構成例
を模式的に示す断面図である。

【図１８】本発明における３次元デバイスの他の構成例
を模式的に示す断面図である。

【図１９】本発明における有機ＥＬ素子の構成例を示す
断面図である。

【図２０】本発明におけるＰＩＮフォトダイオードの構
成例を示す断面図である。

【符号の説明】

１ 基板 １１ 分離層形成面 １２ 照射光入射面 ２ 分離層 ２ａ、２ｂ 界面 ３ 中間層 ４、４１〜４３ 被転写層 ４１１、４１２ 接続電極 ４２１、４２２ 接続電極 ４１３、４２３ 発光部 ４１４、４２４ 受光部 ４３１〜４２４ 接続電極 ５ 接着層 ６ 転写体 ７ 照射光 １０ ３次元デバイス ２１ 基板 ２２、２３ 導電性接着層 ２４ 接着層 ２５ 透明の接着層 ３０ 有機ＥＬ素子 ３１ 透明電極 ３２ 発光層 ３３ 金属電極 ３４ 隔壁 ５０ ＰＩＮフォトダイオード ５１ 受光部窓電極 ５２ ｐ型ａ−ＳｉＣ層 ５３ ｉ型ａ−Ｓｉ層 ５４ ｎ型ａ−ＳｉＣ層 ５５ Ａｌ−Ｓｉ−Ｃｕ層 ６０ 薄膜トランジスタ ６１ ソース層 ６２ ドレイン層 ６３ チャネル層 ６４ ゲート絶縁膜 ６５ ゲート電極 ６６ 層間絶縁膜 ６７、６８ 電極 ６９ 保護膜

Claims (22)

【特許請求の範囲】
1. 【請求項１】 ２次元方向の所定の領域内に配置される
   薄膜デバイス層をその厚さ方向に複数積層して３次元デ
   バイスを製造する３次元デバイスの製造方法であって、 前記各薄膜デバイス層のうちの少なくとも１つを転写法
   により積層することを特徴とする３次元デバイスの製造
   方法。
2. 【請求項２】 基体上に、２次元方向に広がる所定の領
   域内で回路を構成する薄膜デバイス層をその厚さ方向に
   複数積層して３次元方向の回路を構成する３次元デバイ
   スを製造する３次元デバイスの製造方法であって、 前記各薄膜デバイス層のうちの少なくとも１つを転写法
   により積層することを特徴とする３次元デバイスの製造
   方法。
3. 【請求項３】 前記転写法は、第１の基板上に分離層を
   介して薄膜デバイス層を形成した後、前記分離層に照射
   光を照射して、前記分離層の層内および／または界面に
   おいて剥離を生ぜしめ、前記第１の基板上の薄膜デバイ
   ス層を第２の基板側へ転写するものである請求項１また
   は２に記載の３次元デバイスの製造方法。
4. 【請求項４】 前記分離層の剥離は、分離層を構成する
   物質の原子間または分子間の結合力が消失または減少す
   ることにより生じる請求項３に記載の３次元デバイスの
   製造方法。
5. 【請求項５】 前記分離層の剥離は、分離層を構成する
   物質から気体が発生することにより生じる請求項３に記
   載の３次元デバイスの製造方法。
6. 【請求項６】 前記照射光は、レーザ光である請求項３
   ないし５のいずれかに記載の３次元デバイスの製造方
   法。
7. 【請求項７】 前記レーザ光の波長が、１００〜３５０
   nmである請求項６に記載の３次元デバイスの製造方法。
8. 【請求項８】 前記レーザ光の波長が、３５０〜１２０
   ０nmである請求項６に記載の３次元デバイスの製造方
   法。
9. 【請求項９】 前記分離層は、非晶質シリコン、セラミ
   ックス、金属または有機高分子材料で構成されている請
   求項３ないし８のいずれかに記載の３次元デバイスの製
   造方法。
10. 【請求項１０】 前記第１の基板は、透明基板である請
    求項３ないし９のいずれかに記載の３次元デバイスの製
    造方法。
11. 【請求項１１】 前記薄膜デバイス層に接続電極を形成
    し、該接続電極により、隣接する前記薄膜デバイス層同
    士を電気的に接続する請求項１ないし１０のいずれかに
    記載の３次元デバイスの製造方法。
12. 【請求項１２】 前記接続電極は、前記薄膜デバイス層
    の両面に存在する請求項１１に記載の３次元デバイスの
    製造方法。
13. 【請求項１３】 異方性導電膜を介して隣接する前記薄
    膜デバイス層同士を接合する請求項１１または１２に記
    載の３次元デバイスの製造方法。
14. 【請求項１４】 前記各薄膜デバイス層のうちの対応す
    る２層において、一方の層に発光部を形成し、他方の層
    に前記発光部からの光を受光する受光部を形成し、これ
    ら発光部および受光部により、前記２層間で光による通
    信を可能とする請求項１ないし１０のいずれかに記載の
    ３次元デバイスの製造方法。
15. 【請求項１５】 前記転写して積層される薄膜デバイス
    層は、他の薄膜デバイス層のうちの少なくとも１つと同
    時に製造される請求項１ないし１４のいずれかに記載の
    ３次元デバイスの製造方法。
16. 【請求項１６】 前記各薄膜デバイス層のうちの少なく
    とも１つは、複数の薄膜トランジスタを有する請求項１
    ないし１５のいずれかに記載の３次元デバイスの製造方
    法。
17. 【請求項１７】 メモリとしての前記薄膜デバイス層を
    複数回転写し、大規模メモリを形成する請求項１ないし
    １６のいずれかに記載の３次元デバイスの製造方法。
18. 【請求項１８】 ロジックとしての前記薄膜デバイス層
    を複数回転写し、大規模ロジックを形成する請求項１な
    いし１６のいずれかに記載の３次元デバイスの製造方
    法。
19. 【請求項１９】 メモリとしての前記薄膜デバイス層と
    ロジックとしての前記薄膜デバイス層とを転写し、シス
    テムＬＳＩを形成する請求項１ないし１６のいずれかに
    記載の３次元デバイスの製造方法。
20. 【請求項２０】 前記ロジックと前記メモリは、異なる
    デザインルールで形成する請求項１９に記載の３次元デ
    バイスの製造方法。
21. 【請求項２１】 前記ロジックと前記メモリは、異なる
    デザインパラメータで形成する請求項１９に記載の３次
    元デバイスの製造方法。
22. 【請求項２２】 前記ロジックと前記メモリは、異なる
    製造プロセスで形成する請求項１９に記載の３次元デバ
    イスの製造方法。