TW426869B - Manufacturing method for three dimensional device - Google Patents
Manufacturing method for three dimensional device Download PDFInfo
- Publication number
- TW426869B TW426869B TW088103000A TW88103000A TW426869B TW 426869 B TW426869 B TW 426869B TW 088103000 A TW088103000 A TW 088103000A TW 88103000 A TW88103000 A TW 88103000A TW 426869 B TW426869 B TW 426869B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- manufacturing
- patent application
- light
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Description
A7 426869 ___BT^____ 五、發明說明(1 ) (技術領域) 本發明係關於一種三維裝置之製造方法者。 {請先閲讀背面之沒t事項再填寫本頁) (習知技術) 習知,在製造三維IC等之三維裝置時,首先,在 S i基板上經多數製程形成包含場效電晶體F E T之第1 層。然後在第1層上形成同樣之第2層。以下,同樣地形 成第3層以後者。 然而,在習知上之三維裝置之製造方法中,由於在相 同基板上依次重疊所形成。因此,形成上層係必須在下層 不會有不良影響下,受到各種限制(例如,下層不會變質 之溫度的上限等)。 又,疊層不同層時,擬以適合各層的裝置參數(例如 ,閘極線寬度,閘極絕緣膜之膜厚,設計定則|製造時之 溫度等之製造條件)形成,非常困難。 ^濟^智慧財產总P工消費合作社印鉍 又,在習知的三維裝置之製造方法中,由於在構成裝 置之基板上形成各層,因此,使用基板係必須兼備作爲裝 置之基板的適合性,及作爲形成各層時之基板的適合性, 故,僅可使用特定之基板,而有所不方便。 由此些理由,三維I C等的三維裝置之實用化尙未實 現。 本發明之目的係在於提供一種可擴張薄膜裝置層之形 成條件的自由度,可容易地製造高性能之三維裝置的三維 裝置之製造方法。 本纸張尺度適用中囿國家標準(CN’S).AJ規格(210*297公爱) -4- A7 426869 ___B7 五、發明說明(2 ) (發明之槪要) 此種目的係介經下述(1 )至(2 2 )之本發明可達 成。 (1) .一種三維裝置之製造方法,屬於將配置於二 維方向之所定領域的複數薄膜裝置層叠層在其厚度方向俾 製造三維裝置的三維裝置之製造方法,其特徵爲:介經轉 印法疊層上述各薄膜裝置層中之至少一層者。 (2) 種三維裝置之製造方法,饜於基體上,在 向二維方向擴展之所定領域內將構成電路之複數薄膜裝置 層疊層在其厚度方向俾製造構成三維方向之電路的三維裝 置之製造方法,其特徵爲:介經轉印法疊層上述各薄膜裝 置層中之至少一層者。 (3) .上述(1)或(2)所述的三維裝置之製造 方法,其中,上述轉印法係在第1基板上經由分離層形成 薄膜裝置層之後,將照射光照射在上述分離層,在上述分 離層之層內及/或介面產生剝離,並將上述第1基板之薄 膜裝置層轉印至第2基板側者。 (4) .上述(3)所述的三維裝置之製造方法,其 中,上述分離層之剝離係介經構成分離層之物質的原子間 或分子間之結合力消失或減少所產生者。 (5) .上述(3 )所述的三維裝置之製造方法,其 中,上述分離層之剝離,係介經由構成分離層之物質發生 氣體所產生者。 本紙張尺度適用令S國家標準(C!V;S)A4規格(210 X 297公轚) ϋ ·Γ ϋ n n n f. n -*T*Jfe I ϋ n ί I (請先M讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 426869 A7 __B7 五、發明說明(3 ) (6 ).上述(3 )至(5 )所述的三維裝置之製造 方法,其中,上述照射光係雷射光者· (7) .上述(6 )所述的三維裝置之製造方法,其 中’上述雷射光之波長係100〜350nm者。 (8) .上述(6)所述的三維裝置之製造方法,其 中,上述雷射光之波長係3 5 0〜1 2 0 Onm者。 (9) .上述(3)至(8)任一項所述的三維裝置 之製造方法,其中,上述分離層係由非晶質矽,陶瓷,金 屬或有機高分子材料所構成者。 (10) .上述(3)至(9)任一項所述的三維裝 置之製造方法,其中,上述第1基板係透明基板者。 (11) .上述(1)至(10)所述的三維裝置之 製造方法,其中,在上述薄膜裝置層形成連接電極,介經 該連接電極,電氣式地連接鄰接之上述薄膜裝置層彼此間 者。 (12) .上述(11)所述的三維裝置之製造方法 ,其中,上述連接電極係存在於上述薄膜裝置層之兩面者 〇 (13) .上述(11)或(12)所述的三維裝置 之製造方法,其中,介經各向異性導電膜接合鄰接的上述 薄膜裝置層彼此間者》 (14) .上述(1)至(10)任一項所述的三維 裝置之製造方法,其中,在上述各薄膜裝置層中所對應之 兩層中,在其中一方之層形成發光部,而在另一方之層形 本纸張尺度適用中國國家標準(CNS)A4規格(210x297公餐) -n ϋ r {請先閱讀背面之沒意事項再填寫本頁) 訂. 蛵濟卽智慧时產局員工消費合作社印裂 A7 4268 6 9 __B7_ 五、發明說明(4 ) 成受光來自上述發光部之光的受光部,介經此等發光部及 受光部,在上述兩層間可實行依光之通信者。 (15) •上述(1)至(14)任一項所述的三維 裝置之製造方法,其中,上述轉印被叠層的薄膜裝置層, 係與其他之薄膜裝置層中之至少一層同時地製造者。 (16) .上述(1)至(15)任一項所述的三維 裝置之製造方法|其中,上述各薄膜裝置層中之至少一層 ’係具有複數之薄膜電晶體者。 (17) .上述(1)至(16)任一項所述的三維 裝置之製造方法,其中,轉印複數次作爲記憶體之上述薄 膜裝置層,俾形成大規模記憶體者。 (18) .上述(1)至(16)任一項所述的三維 裝置之製造方法,其中,轉印複數次作爲邏輯之上述薄膜 裝置層,俾形成大規模邏輯者。 (19) .上述(1)至(16)任一項所述的三維 裝®之製造方法,其中,轉印作爲記憶體之上述薄膜裝置 層與作爲邏輯之上述薄膜裝置層,俾形成系統L S I者。 (2 0 ).上述(19)所述的三維裝置之製造方法 中’上述邏輯與記億體,係由不同設計規則所形成者 e (21).上述(19)所述的三維裝置之製造方法 上述邏輯與記憶體,係由不同設計參數所形成者 〇 (2 2 ).上述(19)所述的三維裝置之製造方法 本纸張尺中國國家標準(CNS)A彳規格(21G * 297公g ) ulflillln/ --— — — — — — ^ ---I — 11 i ^ (請先W讀背面之注意事項再填寫本頁) 經-部智慧財產局員工消費合作社印製 A7 42686 9 ___B7_______ 五、發明說明(5 ) ,其中,上述邏輯與記憶體’係由不同製造處理所形成者 (實施發明所用的最佳形態) 以下,依照表示於所附圖式之適當實施例詳述本發明 的三維裝置之製造方法。 在本發明中,係使用下述之「薄膜構造之轉印方法( 轉印技術)」來疊層複數之層,俾製造三維裝置(例如, 三維I c等)。首先,說明上述「薄膜構造之轉印方法」 〇 第1圖至第8圖係分別模式地表示本發明的薄膜構造 之轉印方法之實施例之製程的剖面圖。以下,依照此等圖 式,依次說明薄膜構造之轉印方法(剝離方法)的製程。 (1 )如第1圖所示•在基板1之一面(分離層形成 面1 1 ),形成分離層(光吸收層)2。 基板1係將照射光7從基板1側照射時,具有該照射 光7可透射的透光性者較理想。 此時’照射光7之透射率係1 〇 %以上較理想,5 0 %以上者更理想。該透射率過低時,照射光7之衰減變大 ,擬剝離分離層2需要更大光量· 又,基板1係以高可靠性材料所構成較理想,特別是 ,以耐熱性上優異之材料所構成較理想β其理由爲,例如 形成下述之被轉印層4或中間層3時,藉由該種類或形成 方法有處理溫度變高(例如約350〜1〇〇〇 t),惟 111 ϊ — --- r 11-----^ ·1!1111 {請先W讀背面之注f項再填寫本頁) 控-^智慧时產局員工消費合作社印製 本紙張尺度適用中國舀家標準(CN:S)A4規格(210x297公餐) 經濟郜智慧时產局員工消費合作社印製 426869 A7 _B7_ 五、發明說明(6 ) 此時若基板1在耐熱性上優異,則被轉印層4等形成在基 板1上時,其溫度條件等之成膜條件之設定寬度較廣。 因此,基板1係將形成被轉印層4時之最高溫度爲 T max時,畸變點爲3 0 0 °C以上者較理想* 5 0 0 °C以 上者更理想。作爲此種者,有例如石英玻璃,鹸玻璃,康 林70 59,日本電氣玻璃0A— 2等耐熱性玻璃》 又,形成下述之分離層2,中間層3及被轉印層4時 之處理溫度較低時,則對於基板1,也可以使用低融點之 價廉的玻璃材料或合成樹脂。 又,基板1之厚度係並未被限定,惟一般係約0 . 1 〜5 . 〇mm較理想,而約〇 · 5〜1 . 5mm更理想· 基板1之厚度過薄時則導致降低強度《而過厚時,基板1 之透射係數較低時,則容易產生照射光7之衰減《又,基 板1之照射光7透射係數較高時,則其厚度超過上述上限 値者也可以。又,爲了均勻地可照射照射光7,基板1之 分離層形成部分之厚度係均勻較理想。 又,基板1之分離層形成面1 1,或照射光入射面 1 2,係並不被限定於如圖示之平面,也可以爲曲面。 在本發明中,並不是介經蝕刻等除去基板1,而是爲 個剝離位於基板1與被轉印層4之間的分離層2而脫離基 板1,作業容易,例如使用較厚之基板等*有關於基板1 之選擇的寬度也較寬廣。 以下,對於分離層2加以說明。 分離層2係吸收下述之照射光7,在其層內及/或界 本紙張汶度適用中國國家標準(CNS)A4規格(210x 297公釐) ---b IL·------- -----I I - — — — — — — ^ Lr (請先閱讀背面之注意事項再填窝本頁) 42686 9
控--·智a)pi產局員工消費合作社印U Α7 Β7 五、發明說明(7 ) 面2a或2b產生剝離(以下,稱爲「層內剝離」,「界 面剝離」)之性質者"較理想爲,介經照射光7之照射, 使其構成分離層2之物質的原子間或分子間的結合力消失 或減少,亦即,產生磨損而成爲層內剝離及/或界面剝離 者。 又,介經照射光7之照射,從分離層2被放出氣體, 也有分離效果被發現之情形。亦即,含有分離層2之成分 成爲氣體而被放出之情形,及分離層2吸收光而一瞬間成 爲氣體,使該蒸汽被放出,有助於分離之情形》 作爲此種分離層2之組成,有例如以下所述者。 ①.非晶質矽(a — S i ) 在該非晶質矽中,含有氫氣Η也可以。此時,Η之含 有量係約2原子%以上較理想,而約2至2 0原子%更理 想。如此,氫氣Η含有所定量時,之後藉由照射光7之照 射使氫氣被放出,在分離層1 2 0發生內壓,該內壓減爲 剝離上下之薄膜的力量。 非晶質矽中的氫Η之含有量•係介經適當地設定例如 CVD之氣體組成,氣體壓,氣體環境氣氛,氣體流量, 溫度,基板溫度,投入動力等之條件可調整。 在本實施形態中,除了藉由該處理條件在分離層 1 2 0中含有氫氣之外,如上所述,還在形成非晶質矽層 之後的任何時期,作爲剝離促進用離子可離子植入氫離子 。由此,不受非晶質矽之處理條件,可將一定量以上之氫 氣含有在非晶質矽層內。 本紙張又度这用中國國家標準(CNS)A4規格(210 X 29Γ公轚) -1u - 111 ϊ 11 ------ Λ4·ιι!ί 訂·!I#、 {請先閱讀背面之注意事項再填寫本頁) 經濟却智慧时產局員工消費合作杜印友 A7 B7 五、發明說明(8) ② ·有氧化矽或矽酸化合物,氧化鈦或鈦酸化合物, 氧化鉻或锆酸化合物’氧化鑭或鑭酸化合物等各種氧化物 陶瓷,介質(強介質)或是半導體。 作爲氧化矽,有SiO、Si〇2、Si3〇2,作爲 矽酸化合物,有例如尺25丨〇3、 Li2Si〇3、 CaSi〇3、 ZrSi〇4、NaaSi〇3 等。 作爲氧化鈦’有TiO、Ti2〇3、Ti〇2,作爲 鈦酸化合物,有例如BaTi04、 BaTiOu、 B a 2 T i 9 0 2 〇 , B a T i 5 0 1 1 , C a T i 0 3 , S r T i 0 3 , PbTi〇3> MgTi〇3, Z r T i 0 2 ,SnTi〇4、A 1 2 T i 0 5 , FeTiOs。 作爲氧化锆,有Z r 0 2 :而作爲鉻酸化合物,有例如 BaZrOs, ZrSi〇4, PbZr〇3,MgZr〇3 、K s Z r 0 3。 ③ .PZT' PLZT、PLLZT,PBZT 等之 陶瓷或介質(強介質) ④ .氮化矽’氮化鋁,氮化鈦等之氮化物陶瓷 ⑤ .有機高分子材料 作爲有機高分子材料,係具有一 CH -、一 C0 —、 -CONH-、- NH-、- COO-、- N = N-、 一 CH = N —等之結合(介經照射光7之照射,此等結合 被切斷)者’特別是,具有很多此等結合者,則任何者均 可以。又,有機高分子材料係在構成式中具有芳香族碳化 氫(1或2以上之苯環或其稠環)者也可以· 纸張尺度遠用中國國家標準(CNS)A4規格(21〇 X 297公髮) -11 ' 一 ----Γ I I -------------I — -------^ <锖先閱讀背面之注意事項再填寫本頁) ^686 9 A7 B7 五、發明說明(9) 作爲此等有機高分子材料之具體例,係例如聚乙稀, 聚丙烯之聚烯,聚亞醯胺,聚醯胺,聚酯,聚甲基丙稀酸 酯(PMMA),聚苯撐硫化物(PPS),聚酸擴( PES),環氧樹脂等。 ⑥.金屬 作爲金屬,有例如Ai ,Li ,Ti ,Mn, in,
Sn > Sm或含有這些中之至少一種的合金。 又,分離層2之厚度係依剝離目的或分離層2之組成 ,層構成,形成方法等諸條件而不相同,惟一般係約1 nm至2 0 jum較理想,而約1 0 nm至2 更理想, 又約4 0 nm至1 最理想。 若分離層2之膜厚過薄時,則成膜之均勻性受損,在 剝離時產生不均勻,又,若膜厚過厚時,則爲了確保分離 層2之良好剝離性,需增大照射光7光量,同時在後續之 除去分離層2時,在其作業上費時。又,分離層2之膜厚 係儘量形成均勻較理想* 分離層2之形成方法,係並不被特別限定,隨著膜組 成或膜厚等之諸條件被適當地選擇。例如有C VD (包括 MQCVD,低壓CVD,ECR-CVD),蒸鍍’分 子線蒸鍍(MB),濺散,離子植入,PVD等之各種氣 相成膜法,電鍍*浸漬鍍,無電解鍍等之各種鍍法’ LB 法,旋轉塗布*噴霧塗佈,輥塗布等之塗布法’各種印刷 法,轉印法,墨水噴射法,粉末噴射法等,也可組合這些 中之以上所形成者〃 本纸張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公餐) (請先Μ讀背面之注意事項再填寫本頁) 知--------訂-------声 經濟β智慧財產局員工消費合作社印製 -VI- A7 B7 爲非晶質砍(a — S i )時’ CVD或電漿CVD形成膜較 -凝膠法的陶瓷所構成時,或 則依塗布法,特別是,依旋轉 二製程以上之製程(例如層之 行也可以。 上之層所構成也可以。此時, 性,係相同也可以,或不相同 在分離層2上面形成中間層3 426869、 五、發明說明(10) 例如*分離層2之組成 則C V D,特別是,由低屋 理想。 又,分離層2以依溶膠 以有機高分子材料構成時, 塗布形成成膜較理想· 又,形成分離層2係以 形成製程與熱處理製程)實 這些分離層2係以2以 上述2以上之層的組成或特 也可以。 (2 )如第2圖所示, 該中間層3係以各種形成目的所形成,例如,有發揮 作爲將製造或使用時將下述之被轉印層4物理性或化學性 地保護之保護層,絕緣層,導電層,照射光7之遮光層, 阻止對於被轉印層4或來自被轉印層4之成分之遷移用的 障層,反射層的功能內之至少一種者。 作爲該中間層3之組成,係隨著其形成目的適當地被 設定,例如1形成在依非晶質矽之分離層2與依薄膜電晶 體TFT之被轉印層4之間的中間層3時,有S i 0 2等之 氧化矽,而形成在分離層2與依P ZT之被轉印層4之間 的中間層3時,有例如Pt ,Au,K1 ,Ta,Mo, A 1 ,C r,T i或如以此等爲主之合金的金屬。 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公餐) ^ f I ^ I ^ ^ n n kf I * *1 ^ ϋ ^ n 一aJI ^ ^ ^ *1 t— it K. (請先閱讀背面之注意事項再填寫本頁》 ^-r-5?"时產局員工消費合作社印y -13 - 42686 9 A7 B7 蛵濟郎智^財產局員工^-費合作社印衮 五、發明說明(11) 此等中間層3之厚度係隨著其形成目的或可發揮之功 能程度適當地決定,惟一般係約1 〇 nm〜5 Am較理想 ,而約4 0 nm至1 μιη更理想》 又,中間層3之形成方法,也有與上述分離層2所列 舉之形成方法相同方法。又,形成中間層3係以2製程以 上之製程實行也可以。 又,這些中間層3係將相同或不相同之組成者形成兩 層以上也可以。又,在本發明中,未形成中間層3,而在 分離層2上直接形成被轉印層4也可以。 (3 )如第3圖所示,在中間層3上面形成被轉印層 (被剝離物)4。 該被轉印層4係被轉印至下述之轉印體6之屏,介經 與在上述分離層2所列舉之形成方法同樣之方法可形成。 被轉印層4之形成目的,種類,形態,構造,組成, 物理性或化學性特性等,並未特別加以限制》惟考慮轉印 之目的或有用性,爲薄膜,特別是功能性或功能性薄膜或 薄膜裝置較理想。 作爲功能性薄膜及薄膜裝置,例如有薄膜電晶體 ΤΕΤ,薄膜二極體*其他之薄膜半導體裝置,電極(例 如:I TO,如氧化錫膜的透明電極),或使用於太陽電 池或感像器等之光電變換元件,交換元件,記憶體,壓電 元件等之主動器,微型鏡(壓電薄膜陶瓷),磁性記錄媒 體,光磁性記錄媒體,光記錄媒體,磁性記錄薄膜磁頭, 線圈,感應器,薄膜高透磁材料及組合這些的微磁性裝置 {請先W讀背面之注意事項再填寫本頁) 表! —訂!梦 本纸張尺度連用中舀國家標車(CNS)AJ規格(210x 297公釐) 426869 蛵-名智"財產局員工消費合作钍印Η ____B7___五、發明說明(12) ,濾波器,反射膜,分色鏡,俾光元件等之光學薄膜’半 導體薄膜,超傳導薄膜(例如YBCO薄膜),磁性薄膜 •金屬多層薄膜,金屬陶瓷多層薄膜,金屬半導體多層薄 膜,陶瓷半導體多層薄膜,有機薄膜及其他物質之多層薄 膜等。 其中,特別是,適用於薄膜裝置,微磁性裝置,微三 維構造物之構成,主動器1微型鏡等之有用性較高而較理 想。 此等功能性薄膜或薄膜裝置係與其形成方法之關係, —般,經較高之處理溫度所形成&因此,此時,如上所述 ,作爲基板1,係成爲需可耐於其處理溫度的高可靠性者 〇 又,被轉印層4係單層或複數層之叠層也可以。又, 如上述薄膜電晶體等,施以所定之圖案者也可以》被轉印 層4之形成(叠層),圖案係介經隨著此之所定方法來實 行。此等被轉印層4係一般經複數製程所形成。 依薄膜電晶體之被轉印層之形成,係例如依照日本特 公平2 - 5 0 6 3 0號公報或文獻:H. Ohshima et al: International Symposium Digest of Technical Papers SID 1 983 " B/W and Color LC Video Display Addressed by Poly Si TFTs”所述之方法可實行。 又,被轉印層4之厚度也並未特別加以限定,隨著其 形成目的,功能,組成,特性等諸條件而被適當設定。被 轉印層4爲薄膜電晶體時,其合計厚度係較理想爲約 I I I Ji I J — — — — — . ♦ I I I I i >!li! (請先閱讀背面之注悉事項再填寫本頁> 本紙張尺度遠用申园國家標準(CNS)/U規格(210 X 297公s ) -It)- 426869 A7 B7 歧濟护Ifttp.i產局員工消費合作钍印裂 五、發明說明(13) 〇 . 5〜200jum,更理想爲約1 . 0〜10//me又 •其他之薄膜時,較理想之合計厚度係在更廣範圍也可以 ,例如可作成約50nm〜1 ΟΟΟαπί。 又,被轉印層4係並不被限定於如上述之薄膜,例如 ,塗布膜或薄片之厚膜也可以。 (4)如第4圖所示|在被轉印層(被剝離物)4上 形成黏接層5 .經由黏接層5黏接)接合)轉印層6。 作爲構成黏接層5之黏接劑的最佳例子,係有反應硬 化型黏接劑,熱硬化型黏接劑,紫外線硬化型黏接劑等之 光硬化型黏接劑,厭氣硬化型黏接劑等之各種硬化型黏接 劑。作爲黏接劑之組成,係例如環氧系,丙烯酸酯系,矽 酮系等,任何一種者均可以。此種黏接層5之形成係例如 介經塗布法所實施。 使用上述硬化型黏接劑時,例如在被轉印層4上塗布 硬化型黏接劑,並在其上面接合下述之轉印體6之後,介 經對應於硬化型黏接劑之特性的硬化方法使上述硬化型黏 接劑硬化,俾黏接,固定被轉印層4與轉印體6。 使用光硬化型黏接劑時,將透光性之轉印體6配置在 未硬化之黏接層5上之後,從轉印體6照射硬化用之光而 將黏接劑予以硬化較理想。又*若基板1具有透光性者, 從基板1與轉印體6之兩側照射硬化用之光而將黏接劑予 以硬化,則硬化成爲確實較理想· 又,與圖示不相同,在轉印體6側形成黏接層5,而 在其上面黏接被轉印層4也可以《又,在被轉印層4與黏 請 先 Μ 讀 背 面 I h 頁 訂 表纸張尺度適用中國因家標準(CNS)vVl規格(210 * 297公笼) ^智髮^產局員工"費合作钍印.t 426869 A7 ____B7___ 五、發明說明(14) 接層5之間,設置如上述之中間層也可以。又,例如轉印 體6本體具有黏接功能時等,省略黏接層5之形成。 作爲轉印體6,係並未特別限定,惟有基板(板材) ,特別有透明基板。又,即使此等基板係平板,或是彎曲 板也可以。 又,轉印體6係比上述基板1,耐熱性,耐蝕性等特 性較差者也可以。其理由係在本發明,由於在基板1側形 成被轉印層4,之後,將被轉印層4轉印在.轉印體6。因 此,被要求在轉印體6之特性,特別是耐熱性,係並不依 存在形成被轉印層4時的溫度條件等。 因此,將形成被轉印層4時之最高溫度作爲T max時 ’作爲轉印體6之構成材料,可使用玻璃轉變點Tg或軟 化點爲T max以下者。例如,轉印體6係玻璃變點T g或 軟化點較理想爲8 0 0 °C以下,更理想爲5 0 0 t以下, 而最理想爲3 2 0°C以下之材料所構成。 又,作爲轉印體6之機械性特性,具有某一程度之剛 性(強度)較理想,惟具有可撓性,彈性者也可以。 作爲此種轉印體6之構成材料,有各種合成樹脂或各 種玻璃材料,特別是,各種合成樹脂或一般之(低融點之 )價廉的玻璃材較理想。 作爲合成樹脂,熱可塑性樹脂,熱硬化性樹脂之任可 一種樹脂均可以,例如可使用聚乙烯,聚丁烯,乙烯一丁 烯共聚體,乙烯一醋酸乙烯共聚體(EVA)等之聚烯烴 ,環狀聚烯烴,改性聚烯烴,聚氯化乙烯,聚偏二氯乙烯 本紙張尺度通用中囡國家標車(CNS)A4規格(210* 297公釐> -ΎΓ- - - ----^ I II I I ^ ^ ·1111111 ^ · I H I 1 ---^ (請先閱讀背面之;1意事項再填寫本頁) 426869 B7 五、發明說明(15) (請先閱讀背面之注意事項再填寫本頁) 控-κ智慧財產局員工消費合作社印裒 ,聚苯乙烯,聚醯胺,聚醯亞胺,聚醯胺一醯亞胺,聚碳 酸酯,聚(4一甲基戊烯_1),離子鍵聚合物,丙烯酸 系樹脂,聚甲基丙烯酸甲酯(PMMA),丙烯腈一丁二 烯一苯乙烯共聚體(ABS樹脂),丙烯腈一苯乙烯共聚 體(AS樹脂),丁二烯一苯乙烯共聚體,聚氧化亞甲基 ,聚乙烯醇(PVA),乙烯—乙烯醇共聚體(EVOH ),聚對一酞酸乙二酯(PE丁),聚對苯二甲酸丁二醇 酯(PBT),聚環己烷對酞酸酯酸酯(PCT)等之聚 酯,聚醚,聚醚酮(PEK),聚醚醚酮(PEEK), 聚醚醯亞胺,聚縮醛(POM),聚苯醚,改性聚苯醚, 聚碩,聚苯硫醚(PPS),聚醚硯(PES),聚芳酯 ,芳香族聚酯(液晶聚合物),聚四氟乙烯,聚偏二氟乙 烯’其他氟系樹脂,苯乙烯系,聚烯烴系,聚氯化乙烯系 ’聚尿烷系,聚酯系,聚醯胺系,聚丁二烯系,轉聚戊二 烯系*氟橡膠系 > 氯化聚乙烯系等之各種熱可塑性彈性體 ’環氧樹脂,酚樹脂,脲醛樹脂,三聚氮胺樹脂,不飽和 聚酯’矽酮樹脂,聚尿烷等,或是以此爲主的共聚體,摻 合體’聚合物-合金等,可使用組合此等中之一種或兩種 以上(例如作爲兩層以上之疊層體)。 作爲坡璃材料,係例如有矽酸玻璃(石英玻璃),矽 酸鹼玻璃,鈉石灰玻璃,鉀石英玻璃,鉛(鹼)玻璃,鋇 玻璃,硼矽酸玻璃等·»此中*矽酸玻璃以外者,係與矽酸 玻璃相比較融點較低,又,成形,加工也較容易,而且價 廉而較理想。 各紙張又度iS用中國國家標準(CNS)A·! *見格(210 X 297公《 ) 经濟^½¾^產局員工消費合作社印裝 ^2686^ A7 __B7__ 五、發明說明(16) 作爲轉印體6使用以合成樹脂所構成者時’可享受一 體地成形大型轉印體6,同時,具有彎曲面或凹凸者等之 複雜形狀也可容易地製造*又,材料費用,製造費用也低 廉的各種優點。因此,合成樹脂之使用係在製造大型又價 廉的裝置(例如,液晶顯示裝置)上較有利。 又轉印體6係例如液晶格,爲構成其本體獨立之裝置 者,或例如濾色器,電極層,介質層,絕緣層,半導體元 件,構成裝置之一部分者也可以。 又,轉印體6係金屬,陶瓷,石材,木材’紙等物質 也可以,或是構成某一物品之任意面上(時鐘之鐘面上, 空調機之表面上,印刷基板上等),或牆壁,柱,樑,天 花板|窗玻璃等構造物之表面上也可以》 (5 )如第5圖所示,從基板1之背面側(照射光入 射面1 2側)來照射照射光7。該照射光7係透射基板1 之後,從界面2 a側照射在分離層2。由此,如第6圖或 第7圖所示,由於在分離層2產生層內剝離及/或界面剝 離•而結合力被減少或消滅,因此,將基板1與轉印體6 予以互相遠離,則被轉印層4從基板1脫離後,被轉印至 轉印體6。 又,第6圖係表示在分離層2產生層內剝離之情形; 第7圖係表示在分離層2產生界面2 a之界面剝離之情形 。產生分離層2之層內剝離及/或界面剝離的原理,係推 想依在分離層2之構成材料產生磨耗,又,依包含於分離 層2的氣體之放出,或是依產生在剛照射後之熔融*蒸散 本纸張尺度適用中國國家標单(CN’S)A4规格(210x297公笼> — — — hllmlt ^ - — — — In— ^ < — — — — — 1! ^ W {請先W讀背面之注意事項再填寫本頁) ^26869 A7 B7 五、發明說明(17) 等之相變化者。 在此’所謂磨耗係指吸收照射光之固定材料(分離層 2之構成材料)被光化學地或熱地被激勵,而切斷其表面 或內部之原子或分子之結合並被放出之情形,主要出現作 爲分離層2之構成材料的全部或一部分產生熔融,蒸散( 氣化)等之相變化的現象。又,藉由上述相變化成爲微小 之發泡狀態,而也使結合力降低之情事。 分離層2產生層內剝離,或是產生界面剝離,或產生 該雙方’係受到分離層2之組成,或其他各種要因之影響 ,作爲其要因之一要因,有照射光7之種類,波長,強度 ,到達深度等條件。 作爲照射光7,係在分離層2可產生層內剝離及/或 界面剝離者之任何一種均可。例如有X線,紫外線,可視 光,紅外線(熱線),雷射光,毫波,微波,電子線,放 射線(α線》Θ線,r線)等。其中,在容易產生分離層 2之剝離(磨耗)上,雷射光較理想》 作爲發生該雷射光的雷射裝置,有各種氣體雷射,固 體雷射(半導體雷射)等,惟激元雷射,Nd— YAG雷 射,Ar雷射,C〇2雷射,C0雷射,He— Ne雷射等 適當地被使用,其中以激元雷射特別理想。 激元雷射係在短波長域輸出高能量,故在極短時間內 在分離層2可產生磨耗,如此在鄰接或近旁之中間層3, 被轉印層4或基板1等幾乎不會產生溫度上昇,亦即,不 會產劣化,損傷,可剝離分離層2。 表紙張尺隻遣用中國國家標車(CNS)AJ現格(210 * 297公复) (請先閱讀背面之注意事項再填寫本頁) 表.ί I — I — I 訂.ίιί!.^ 绞濟^智慧时產局員工消費合作社印裳 20 ^-='智"財產局0工消費合作社"〜 426869 A7 _______B7_ 五、發明說明(18) 又,在分離餍2產生磨耗時,有照射光之波長依存性 之情形,被照射的雷射光之波長,係約1 0 0 nm至 35〇nm較理想。 又,在分離層2,產生例如氣體放出,氣化,昇華等 相變化而給與分離特性時,所照射之雷射光之波長係約 350至120〇nm較理想。 又,所照射的雷射光之能量密度,特別是,激元雷射 時的能量密度,係約1 0至5000mJ/cms較理想, 而以約1 0 0至5 0 0m J/c πί更理想。又,照射時間 係約1至1 OOOn s e c較理想,而以約1 0至1 〇〇 n s e c更理想。能量密度較低或照射時間較短時,則無 法產生充分磨耗等,又,能量密度較高或照射時間較久時 ,則介經透射分離層2之照射光對於被轉印層4有不良影 響。 在此種雷射光所代表之照射光7係照射成其強度成爲 均勻較理想。 照射光7之照射方向係對於分離層2不限定於垂直方 向,而對於分離層2形成傾斜所定角度之方向也可以。 又|分離層2之面積比照射光一次之照射面積較多時 ,也可對於分離層2之全領域,分複數次來照射照射光。 又,在相同部位也可照射二次以上。 又,將不相同之種類類或不相同之波長(波長域)的 照射光(雷射光)照射兩次以上在相同領域或不相同領域 也可以。 本纸張尺度这用中國國家標m (CNS)A4規格(210 X 297公餐) V2T- ----:----:---—Η-------I H ---— ίρ (請先W讀背面之注意事項再填寫本頁) A7 ^26869 _B7____ 五、發明說明(19) (6 )如第8圖所示,介經例如洗淨,蝕刻,灰化, 硏磨等之方法或組合此等之方法來除去附著於中間層3之 分離層2。 在如第6圖所示的分離層2之層內剝離時,也可同樣 地除去附著於基板1的分離層2。 又,在基板1爲如石英玻璃之高價格材料或稀少材料 所構成時等,基板1係較理想可供於再利用。亦即,對於 欲再利用之基板1,可適用本發明,具高有用性。 經由如上之各製程,即完全被轉印層4對於轉印體6 之轉印。之後,也可實行鄰接於被轉印層4之中間層3之 除去,或是也可實行其他任意層之形成等。 在本發明中,並不是直接地剝離被剝離物之被轉印層 4本體,而是在接合於被轉印層4之分離層2施以剝離· 故不管被剝離物(被轉印層4 )之特性,條件等,可容易 且確實地,而且均勻地剝離(轉印),不會有隨著剝離操 作對於被剝離物(被轉印層4 )之損傷,可維持被轉印層 4之高可靠性。 又’在圖示之實施例中,從基板1側來照射照射光7 ’惟例如被轉印層4介經照射光7之照射不受不良影響者 時’則照射光7之照射方向係不被限定於上述,而從與基 板1相反側來照射照射光也可以。 ^ 又,對於分離層2之面方向局部地,亦即以所定之圖 案來照射照射光,以上述圖案來轉印被轉印層4之構成也 可以(第1項方法)。在此時,在上述(5 )之製程時, 本纸張H適用中國國家標準(CNS)A4规格(210 X 297公釐〉 — — — — — ' — — — — In 11111111 V {請先閲讀背面之注意事項再填寫本頁)
-2ZT 蛵-部智慧^產局員工消費合作社印製 42^869 , A7 B7 五、發明說明(2〇) 對於基板1之照射光入射面12,施以對應於上述圖案之 光罩來照射照射光,或是介經精密地控制照射光7之照射 位置等之方法可實行。 又,並不是將分離層2形成在基板1之分離層形成面 11全面,也可以所定圖案形成分離層2(第2項方法) 。此時,介經光罩等將分離層2事先形成在所定圖案,或 是可將分離層2形成在分離層形成面1 1之全面後,介經 蝕刻等施以圖案或修整之方法· 依照如上之第1方法或第2方法|也可將被轉印層4 之轉印,與其圖案或修整同時地實行。 又,介經與上述之方法同樣之方法,重複實行兩次以 上轉印也可以。此時,若轉印次數爲偶數次時,則可將形 成在最後之轉印體的被轉印層之表背位置關係成爲與在基 板1最初形成被轉印層之狀態相同。 又,將大型之透明基板(例如,有效領域爲9 0 0 mmx 1 6 〇 〇mm)作爲轉印體6,而將形成於小型基 板1(例如,有效領域爲45mmx40mm)之小單位 的被轉印層4 (薄膜電晶體)複數次(例如,約8 0 0次 )較理想地依次轉印至鄰接位置,俾在大型透明基板之整 體有效領域形成被轉印層4,而在最後也可製造與上述大 型透明基板相同尺寸的液晶顯示裝置。 又’準備複數形成於基板1上之被轉印層4,將各被 轉印層4依次轉印(重曼)在轉印體6上,俾形成被轉印 層4之疊層體也可以。此時,被叠層之被轉印層4係相同 本紙張尺度遇用中國國家標準(C\’S)A·)規格(210 X 297公餐) — — ^--I I ---I ^ i I I I — 1!^ V (請先閲讀背面之注意事項再填笃本頁) 4 6 9 A7 _B7_ - 五、發明說明(21) 也可以,或是不相同也可以。 以上爲在本發明所使用的薄膜構造之轉印方法。 又,說明使用上述的薄膜構造之轉印方法(轉印技術 )的三維裝置(多層構造之裝置)之製造方法的第1實施 例。 第9圖係模式地表示三維裝置之構成例子的剖面圖: 第10圖至第15圖係分別模式地表示本發明的三維裝置 之製造方法的第1實施例之製程的剖面圖。又,對於與上 述的薄膜構造之轉印方法之共通點係省略說明。 如第9圖所示,三維裝置1 0係具有:作爲基體之基 板(轉印側基板)21,及第1被轉印層(第1薄膜裝置 層)41,及第2被轉印層(第2薄膜裝置層)42。被 轉印層4 1及4 2係分別擴張向二維方向(對於基板2 1 平行之方向),構成所定之電路》 此時,在基板2 1之第9圖中上側,介經黏接層5黏 接(接合)有被轉印層4 1 又,在該被轉印層4 1之第9圖中上側,經由導電性 黏接層2 2黏接(接合)有被轉印層4 2 β 被轉印層41係在該第9圖中上側分別具有連接電極 (連接用端子)4 1 1及4 1 2。又,被轉印層42係在 該第9圖中下側分別具有連接電極42 1及422。該被 轉印層4 1之連接電極4 1 1與被轉印層4 2之連接電極 4 2 1係經由導電性黏接層2 2予以電氣式地連接,或是 ,被轉印層4 1之連接電極4 1 2與被轉印層4 2之連接 本紙張又度遺用中國國家標準(CN'S)AJ規格(210 X 297公釐) III---- ! - k . ! ! I 訂.! I I ---.^- <請先閲讀背面之注意事項再填寫本頁> fet.'s-M智€pi'產局員工消f合作'社印製 ^26869
AT _____B7_ 五、發明說明(22) 電極4 2 2係經由導電性黏接層2 2予以電氣式連接。 作爲導電性黏接層2 2,係各向異性導電膜(A C F :Anisotropic Conductive Film )較理想。介經以各向異性 導電膜予以黏接,由於僅以厚度方向(第9圖中,上下方 向)確保導通,因此,可防止第9圇中橫方向之短路,亦 即,可防止連接電極4 1 1與連接電極4 1 2,連接電極 4 1 1與連接電極422,連接電極42 1與連接電極 422,連接電極421與連接電極412之間的短路。 又,介經以各向異性導電膜施以黏接,可使連接電極 411與連接電極421,連接電極412與連接電極 4 2 2容易對位而分別電氣式地連接*並可黏接(接合) 被轉印層41與被轉印層42^ 又,該三維裝置10之基板(轉印側基板)2 1,係 相當於第4圖至第8圖中之轉印體6。 又,作爲三維裝置10之被轉印層41及42,例如 例示作爲上述之被轉印層4的各種者。 具體而言,被轉印層4 1及4 2係可作爲DRAM, SRAM,EPROM,ROM等記憶體,CPU等邏輯 電路,光察覺器,磁性察覺器等之察覺器等。又,被轉印 層4 1及4 2係當然並不被限定於上述者》 又,被轉印層4 1與被轉印層4 2係相同也可以,或 不相同也可以。 被轉印層4 1與被轉印層4 2作爲相同時,例如,可 將被轉印層4 1及被轉印層4 2之雙方作爲記憶體(記憶 本紙張'度通用中國國家標準(CNSM4規格(210 X 297公g ) ---n - -----1·- k · — I ί I I 訂.!--择 (請先閱讀背面之ii意ί項再填寫本頁)
42686 S A7 ___;_Βί____ 五、發明說明(23) 體格陣列)。由此,實現大容量的記億體(大規摸記憶體 )° 又’除了上述之外,例如也可將被轉印層4 1及被轉 印層4 2之雙方作爲邏輯電路。由此可實現大規模之邏輯 電路。
又,作爲被轉印層4 1與被轉印層4 2不相同時,例 如可將被轉印層4 1及被轉印層4 2中之一方作爲記億體 ,而將另一方作爲邏輯。亦即,三維裝置1 〇係成爲混載 (一體化)記憶體與邏輯的系統I C (例如,系統L S I )0 此種情形時,依照本發明,以不相同之設計定則(最 小線寬)可形成被轉印層4 1與被轉印層4 2。又,以不 相同之設計參數可形成被轉印層4 1與被轉印層4 2 *又 ,以不相同之製程可形成被轉印層4 1與被轉印層4 2。 習知在被叠層之層彼此間,無法或很難變更此些條件。 上述系統I C的記憶體之最小線寬,係例如作爲約 0 . 3 5 V m ( 4 m定則),而邏輯之最小線寬,係例如 作爲0 . 5 // m ( a m定則),(記憶體之最小線寬係比 邏輯之最小線寬小)。又,與此相反地,將記憶體之最小 線寬形成比邏輯之最小線寬大也可以。 上述三維裝置10係介經上述的薄膜構造之轉印方法 ,例如,如下述地製造。 (Α1)如第10圖所示地,在基板(原基板)1之 單面,形成分離層2 -又,如第1 1圖所示地,在基板( 本纸張尺度適用中园國家標準(CNS).A4規格(210 X 297公釐) •冰- (請先閱讀背面之項再填寫本I) -殳裝 * 1 I I I 1 I 訂·! i£-r'^"財產局員工消費合作社印.¾ 426869 B7 五、發明說明(24) 原基板)1之單面,形成分離層2。 (A2)如第1 0圖及第1 1圖所示地,在各基板1 之分離層2之上面,分別形成中間層(底子層)3。 (A3 )如第1 0圖所示,在中間層3之上面,形成 第1被轉印層(第1薄膜裝置層)4 1。又,如第1 1圖 所示,在中間層3之上面,形成第2被轉印層2薄膜裝置 )4 2。 將被轉印層4 1之k部分(在第1 0圖中以一點鏈線 所圔繞之部分)的放大剖面圖表示於第10圖中。 如第1 0圖所示地,被轉印層4 1係例如具有形成在 中間層3 (例如,S i 0 :膜)上的薄膜電晶體(T F T ) 6 0° 該薄膜電晶體6 0係由在聚矽層導入η型或p型雜質 所形成的源極層+或ρ+層)6 1及汲極層(n+或ρ + 層)62,及通道層63 |及閛極絕緣膜64,及閘極電 極6 5,及層間絕緣膜6 6,及例如鋁所構成的電極6 7 與68,及保護膜69所構成。 在該薄膜電晶體6 0之保護膜6 9之第1 0圖中下側 ,形成有連接電極4 1 1。該連接電極4 1 1係經由形成 在保護膜6 9的接觸孔,電氣式地連接於電極6 8。 又,將被轉印層4 2之k部分(在第1 1圖中以一點 鏈線所圍繞之部分)的放大剖面圖表示在第11圖中。 如第1 1圖所示地,被轉印層4 2係例如具有形成在 中間層3 (例如,S i Ο 2膜)上的薄膜電晶體(T F 丁) 本纸張尺度適用中國國家標单(CNSW·!規格(210x297公釐) (請先閱讀背面之注意事項再填寫本I) -K·— — — — — — — 訂·!•ίέ. 绥湣^智慧財產局員工消費合作钍印製 428869 έ1-νπ智慧財產局員Η消費合作钍印—" Α7 Β7 五、發明說明(25) 6 0 〇 該薄膜電晶體6 0係由在聚矽層導入η型或p型雜質 所形成的源極層(η +或ρ +層)61及汲極層(η+或ρ + 層)62 *及通道層63,及閘極絕緣膜64,及閘極電 極6 5,及層間絕緣膜6 6,及例如鋁所構成的電極6 7 與6 8,及保護膜6 9所構成。 在該薄膜電晶體6 0之保護膜6 9之第1 1圖中上側 ,形成有連接電極4 2 1 *該連接電極4 2 1係經由形成 在保護膜6 9的接觸孔,電氣式地連接於電極6 7。 又,由於電極4 1 2近旁之被轉印層4 1及電極 4 2 2近旁之被轉印層4 2之構成係與上述大約同樣,故 省略說明= 在本發明中,將被轉印層4 1同時地形成多數在未予 圖示之一枚基板(例如,玻璃製基板),並切出該些也可 以。同樣地,將被轉印層4 2同時地形成多數在未予圖示 之一枚基板(例如,玻璃製基板),並切出該些也可以。 此時,例如將被轉印層4 1 · 4 2所形成的基板分別 設定在探針裝置,而在各被轉印層4 1 ,4 2之連接電極 或未予圖示之端子接觸觸針,實施各被轉印層4 1 | 4 2 的電氣式特性檢査。如此,在被判定爲不良之被轉印層 4 1,4 2以印表機或唱針等作標記。 之後,分別切片各被轉印層41 ,42。此時,介經 有無作標記,將各該被轉印層4 1,4 2 |選別成不良品 與良品。又,經切片之後,實施各該被轉印層41,42 本紙張叉度適用中國國家標準(C\S)A·!規格(210 X 297公餐) -28^ n J· ϋ I IJ ϋ 1 I— I . I* —i n I J« » n n i I {請先M讀背面之注意事項再填寫本頁) 經濟部智葸財產局員工消費合作社印製 4 2 68 6 9 4 A7 __*_B7___ 五、發明說明(26) 之電氣式特性檢査也可以。 又,在本發明係同時地製造被轉印層4 1與被轉印層 42也可以,特別是,在相同之基板(原基板)1上’同 時地製造也可以。由此,可減少製程數。 (A4 )如第1 2圖所示,經由黏接(接合)形成在 上述基板1上的被轉印層4 1,及基板(轉印側基板) 2卜 (A5)如第1 2圖所示,從基板1之背面側(照射 光入射面1 2側)來照射照射光7。如上所述’該照射光 7係透射基板1之後,照射在分離層2 1由此,在分離層 2產生層內剝離及/或界面剝離,而使結合力減少或消滅 0 如此,隔離基板1與基板21»由此,如第13圖所 示,被轉印層4 1從基板1脫離,而轉印至基板2 1。 (A 6 )如第1 3圖所示,例如介經洗淨,蝕刻,灰 化,硏磨等方法或組合此等之方法除去被轉印層4 1之中 間層3或分離層2。又,視需要,連接電極411 , 4 1 2能露出之程度地,留下上述中間層2也可以。 又,分離層2之層內剝離等,也同樣地除去附著於基 板1的分離層2 » 又,在基板1爲如石英玻璃之高價格材料或稀少材料 所構成時等,基板1係較理想可供於再利用。亦即,對於 欲再利用之基板1 ,可適用本發明,具高有用性》 經由如上之各製程,即完成被轉印層4 1對於基板 本紙張尺度適用中國囤家標準(CNS)A4規格(210 X 297公餐) •四- ( — 11.---- I ----· - ------— — — — — — — {請先閱讀背面之>i意事項再填寫本頁) A7 426869 五、發明說明(27) 2 1之轉印。之後,也可實行其他之任意層的形成等。 (A 7 )如第1 4圖所示,相對向對應之連接電極彼 此間,亦即,相對向連接電極411與連接電極421, 且相對向連接電極4 1 2與連接電極4 2 2地施以定位之 狀態下,經由導電性黏接層2 2黏接(接合)形成於上述 基板1上之被轉印層4 2,及轉印於上述基板2 1之被轉 印層4 1。 作爲該導電性黏接層2 2,係如上所述,各向異性導 電膜較理想,惟本發明係並不被限定於此者。 以各向異性導電膜黏接時,係在被轉印層4 1與被轉 印層4 2之間塡充(配置)所定之導電性黏接劑,而將該 導電性黏接劑向第1 4圖中縱方向加壓下使之硬化。由此 ,經由導電性黏接層2 2黏接被轉印層4 1與被轉印層 4 2,同時,該導電性黏接層2 2中之未予圖示之導電粒 子連接(接觸)於第1 4圖中縱向,經由上述導電粒子分 別電氣式地來連接連接電極4 1 1與連接電極4 2 1,連 接電極4 1 2與連接電極4 2 2 » (A8 )如第1 4圖所示,從基板1之背面側(照射 光入射面1 2側)來照射照射光7。如上所述,該照射光 7係透射基板1之後,照射在分離層2,由此,在分離層 2產生層內剝離及/或界面剝離,而使結合力減少或消滅 0 如此,隔離基板1與基板21。由此I如第15圖所 示,被轉印層41從基板1脫離,而轉印至基板21° 本纸張汶度邊用中國1家標準(CNS)AJ蜆格(210 X 297公爱) ----- ---, — lli!^. — i — — ·11. — · — — !·^ <請先閱讀背面之;i意事項再填罵本頁) ^-=-.智"財產局員工消費合作钍印,¾ 426869 控濟的智慧財產局8工消費合作社fn, .¾ Α7 Β7 五、發明說明(28) 又,將被轉印層4 1,42及導電性黏接層22之k 部分(在第1 5圖中以一點鏈線所圍繞之部分)的放大剖 面圖表示於第1 5圖中。 (A 9 )如第1 5圖所示,例如介經洗淨,蝕刻,灰 化,硏磨等方法或組合此等之方法除去被轉印層4 1上之 中間層3或分離層2。又,視需要,留下上述中間層2也 可以。 又,分離層2之層內剝離等,也同樣地除去附著於基 板1的分離層2。 又,在基板1爲如石英玻璃之高價格材料或稀少材料 所構成時等’基板1係較理想可供於再利用。亦即,對於 欲再利用之基板1,可適用本發明,具高有用性。 經由如上之各製程,即完成被轉印層4 2對於被轉印 層4 1上之轉印’亦即,完成被轉印層4 2與被轉印層 4 1之疊層。之後,也可實行其他之任意層的形成等β 如上所述地,依照本發明,介經轉印,可容易地製造 三維裝置(例如,三維元I C ) 1 〇。 特別是’由於分別單獨地製造各薄膜裝置,因此,不 必考慮如習知地對於下層(下側之薄膜裝置層)之不良影 響,製造條件較廣。 又’在本發明係疊層複數薄膜裝置層,故可提高積體 度。亦即’較緩和之設計定則也可將I c形成在較狹窄之 面積。 例如,在三維裝置1 〇具有記憶體時(例如,被轉印 本纸ί長尺度i$用中固固家標準(C>;S).*V1規格(210 x 297公蜚〉
3T <請先閲讀背面之注意事項再填寫本頁) 1¾..------—訂----1111— ^ 4.26B6 9 蛵-^-智慧財產局員工消費合作社印·" B7 五、發明說明(29) 層4 1及4 2之雙方爲記憶體時),則可得到記憶體之大 容量化。又在三維裝置1 0具有邏輯時(例如,被轉印層 41及42之雙方爲邏輯時),可得到邏輯之大規模化。 又,在本發明,由於可將各薄膜裝置層一旦形成在不相同 之基板上,因此*可用任意之裝置定則(例如*閘極線寬 ,閘極絕緣膜之膜厚*設計定則,製造時之溫度等製造條 件)形成各薄膜裝置層)》因此,可將各薄膜裝置層分另11 以最適當之裝置參數所形成,由此,提供一種高可靠性及 高性能的三維裝置1 0。 例如,三維裝置1 0爲混載(一體化)記憶體與邏輯 的系統1C (例如,系統LSI)時,當製造其系統1C 時,由於可分別對應之處理形成記憶體與邏輯,因此,容 易製造,生產性高,又量產性上有利。 又,由於在各薄膜裝置層之一端,形成連接電極(連 接用端子),因此,可將鄰接之薄膜裝置層彼此間容易且 確實地電氣式地連接,由此,可得到三維裝置1 0之三維 化(可構成三維方向之電路)。 又,由於僅選別良品之薄膜裝置層並可疊層於每一層 ,因此,與在相同基板上依次形成各層(直接形成各層) 而製造三維裝置之情形相比較,良品率較高。 又,不選定基板(轉印側基板)2 1,也可轉印至各 種基板2 1。亦即,對於以無法直接形成或不適用於形成 薄膜裝置之材料,容易成形之材料,廉價之材料等所構成 者等,也可介經轉印來形成該裝置。換言之,由於在基板 --I L---ιίιί· · ί I ! I 訂.!ιι — ι·^ί (請先閱讀背面之i意事項再填寫本頁) 本纸張尺度適用中國囤家標準(CNS)zVl規格(210 X 297公笼) -32 - A7 426869 __B7___ 五、發明說明(30) 2 1具自由度,例如在可撓性之基板上形成I C,因此, 可容易地製造I C卡等。 又,作爲基板(原基板)1,由於可使用價格較低且 大面積之玻璃製基板,因此可減低成本。 又,在上述實施例中,被轉印層(薄膜裝置層)4 1 及4 2之轉印次數係分別一次,惟在本創作中*可叠層被 轉印層4 1與被轉印層4 2,而被轉印層4 1之轉印次數 係兩次以上也可以,或是被轉印層4 2之轉印次數係兩次 以上也可以。 例如,將被轉印層之轉印次數作爲兩次時,可將基板 1上之被轉印層轉印在基板1及基板2 1以外之未予圖示 的第3基板上,然後*將該第3之基板上之被轉印層轉印 在基板21上。又,在上述第3基板,形成有上述之分離 層2等。 若被轉印層之轉印次數爲偶數次時,則可將形成在最 後轉印體之基板(轉印側基板)2 1的被轉印層之表,背 之位置關係,形成與在基板(原基板)1最初形成被轉印 層之狀態相同。 又,在本發明中,在基板(轉印則基板)2 1上直接 形成被轉印層4 1 ,介經上述之轉印方法,在該被轉印層 4 1上轉印被轉印層4 2,來製造三維裝置1 0也可以。 又,在本發明中,疊層三層以上被轉印層(薄膜裝置 層)也可以。介經增加被轉印層薄膜裝置層)之層數,可 提高積體度。 ---Jilll-1! .^.1--I I I I illllllt ^ <請先閱讀背面之ii意ί項再填寫本頁) ^¾¾.智«財產局員工消費合作社,5.¾ 本纸張尺度遺用中國囤家標準規格(210x297公釐) •όό- 4 2 6869 at Β7 五、發明說明(31) 例如,將三維裝置1 0之被轉印層(薄膜裝置層)之 層數作爲三層,電氣式地連接鄰接之被轉印層彼此間時’ 如第1 6圖所示,在位於第1被轉印層(第1薄膜裝置層 )4 1與第2被轉印層(第2薄膜裝置層)4 2之間的第 3被轉印層(第3薄膜裝置層)4 3之兩端形成連接電極 (連接用端子)。亦即,在被轉印層43之一端(第16 圖中下側),形成連接電極4 3 1及4 3 2 ’而在另一端 (第1 6圖中上側)形成連接電極4 3 3及4 3 4。 又,經由導電性黏接層2 2電氣式地連接被轉印層 4 1之連接電極4 1 1與被轉印層4 3之連接電極4 3 1 ,經由導電性黏接層2 2電氣式地連接被轉印層4 1之連 接電極4 1 2與被轉印層4 3之連接電極4 3 2。同樣地 ,經由導電性黏接層2 3電氣式地連接被轉印層3 2之連 接電極4 3 3與被轉印層4 2之連接電極4 2 1 ,經由導 電性黏接層2 3電氣式地連接被轉印層4 3之連接電極 4 3 4與被轉印層4 2之連接電極4 2 2。 作爲導電性黏接層2 3,係與導電性黏接層2 2同樣 之理由,使用各向異性導電膜較理想。 又,疊層三層以上被轉印層(薄膜裝置層)時,各層 均相同也可以,或是各層均不相同也可以,又,僅一部分 之層相同也可以。 以下,說明三維裝置之製造方法的第2實施例。 第1 7圖係模式地表示三維裝置之構成例的剖面圖。 又,對於與上述之第1實施例之共通點,則省略說明,而 表纸语叉度这用中國國家標準(CNS)A·!覘格(210 X 297公餐) <請先Μ讀背面之注意事項再填窩本頁) ·· ^--------訂---------镍 A7 ^2686 9 _B7___——— 五、發明說明(32) 說明主要之不同點。 (靖先Μ讀背面之注意事項再填寫本頁) 表示於第17圖之三維裝置10也與上述之第1實施 例同樣地,介經薄膜構造之轉印方法來製造* 但是,在該三維裝置1 0係在上述製程(A 7 )中’ 接觸第1被轉印層(第1薄膜裝置層)4 1之連接電極 4 1 1與第2被轉印層(第2薄膜裝置層)4 2之連接電 極4 2 1,並電氣式地連接這些,接觸於被轉印層4 1之 連接電極4 1 2與被轉印層4 2之連接電極4 2 2,並電 氣式地連接這些,同時,經由黏接層2 4黏接(接合)被 轉印層4 1與被轉印層4 2 β 在該第2實施例也可得到與上述之第1實施例同樣之 效果。 又,在本發明中,被轉印層4 1與被轉印層4 2之黏 接(接合)方法,及電氣式地連接對應之連接電極彼此間 的方法,係並不被限定於上述之第1實施例及第2實施例 0 ,4£濟$智«;£:產局員工消費合作钍印.¾ 例如,分別接觸連接電極411與連接電極421, 連接電極4 1 2與連接電極4 2 2,並加熱這些,一旦熔 融接觸面,介經予以固化,固裝所對應之連接電極彼此間 即可以。由此,電氣式地連接所對應之連接電極彼此間· 同時,接合被轉印層4 1與被轉印層4 2。 又,在連接電極4 1 1與連接電極4 2 1之間,及連 接電極4 1 2與連接電極4 2 2之間,分別配置焊劑(導 電性硬焊材),加熱此等焊劑,一旦熔融’固化也可以。 本紙張K度这用中國國家標卓(CNShVl規格(210 x 297公笼) ic.'.i-li那智祛財產局員工消費合作社印,¾ 4 2 6 8 6 9 A7 ____B7___ - 五、發明說明(33 ) 由此,經由焊劑電氣式地連接所對應之連接電極彼此間, 同時,經由焊劑黏接(接合)被轉印層4 1與被轉印層 4 2 ° 以下,說明三維裝置之製造方法的第3實施例《 第18圖係模式地表示三維裝置之構成例的剖面圖。 又,對於與上述之第1實施例之共通點,省略說明,而說 明主要之不同點° 表示於第18圖之三維裝置10也與上述之第1實施 例同樣地,介經薄膜構造之轉印方法來製造。 在該三維裝置1 0的第1被轉印層(第1薄膜裝置層 )41之一端(第18圖中上側),形成有發光部(發光 元件)413及受光部(受光元件)414。 又,第2被轉印層(第2薄膜裝置層)4 2之一端( 第18圖中下側),形成有發光部(發光元件)423及 受光部(受光元件)424。 在該三維元件10,係在上述製程(A7)中,對應 之發光部與受光部相對向,亦即,發光部4 1 3與受光部 4 2 4相對向,且發光部4 2 3與受光部4 1 4相對向地 定位狀態下,實質上經由透明(對於來質發光部4 1 3及 4 2 3之光具有光透射性)之黏接層2 5來黏接(接合) 被轉印層4 1與被轉印層4 2。 作爲該三維裝置1 0之發光部4 1 3及4 2 3,例如 ,可使用有機EL元件。+ 第1 9圖係表示有機E L元件之構成例的剖面圖。 本纸張又度適用中® S家標準(C-\S)AJ規格(210 X四7公餐) —-------· I I — — — -^------- I I 11111111 (請先閱讀背面之注意事項再填寫本頁) A7 426869 B7__ 五、發明說明(34) 如同圖所示,有機E L元件3 0係以隔間壁(觸排) 3 4,及形成於該隔間壁3 4之內側的透明電極3 1及發 光層(有機EL) 32,及金屬電極3 3所構成。 此時,在透明電極3 1上形成有發光層3 2,而在隔 間壁3 4及發光層3 2上形成有金屬電極3 3。 透明電極3 1係例如以I T 0等所構成。 又,發光層3 2係例如,主要爲將形成發光層3 2之 共設系高分子有機化合物的前驅體,及爲了變化發光層 3 2之發光特性的螢光色素等溶解或分散於所定溶媒(極 性溶媒)的有機EL元件用組成物(發光層3 2用之組成 物)予以加熱處理,並將該有機E L元件用組成物中之上 述前驅體予以高分子化的薄膜(固體薄膜)所構成。 又,金屬電極33係例如以Al—L i等所構成。 又,隔間壁3 4係例如以樹脂黑抗蝕劑等所構成。 在被轉印層4 1及4 2,分別形成有驅動該有機E L 元件3 0之未予圖示的驅動部(驅動電路)》 在該有機E L元件3 0,係當所定電壓從上述驅動電 路施加於透明電極3 1與金屬電極3 3之間時,則電子及 正孔(電洞)注入在發光層3 2,而這些是依藉由所施加 之電壓所產生之電場移動發光層3 2中被再結合♦依該再 結合時所放出的能量產生激子(Exci ton ),而該激子恢復 成基底狀態時則放出能量(螢光或磷光)。亦即.會發光 。又,將該現象稱爲EL發光。 又’作爲該三維裝置1 0之受光部4 1 4及424, 本紙張尺度远用中國國家標準(CVS)AJ規络(210 X 297公爱) — — —— — I J I I 1 1 I ^ j I I I I — I ^ !1111]>1 ^ (請先閱讀背面之注意事項再填寫本頁》 控;&^智慧財產局員工消費合作吐^ 426869 蛵濟部智璉时產局員工消費合作社印髮 B7 五、發明說明(35) 例如,可使用P I N光二極體》 第2 0圖係表示P I N光二極體之構成例的剖面圖。 如同圖所示,P I N光二極體5 0係由:受光部窗電 極5 1,及P型a — Si C層(p型半導體層)52 ’及 i型a_Si層(半導體層)53,及η型a — SiC層 (η型半導體層)5 4 ’及兼具受光部上部電極與配線( 電氣配線)的A 1 — S i _Cu層5 5所構成。 此等受光部窗電極5 1 ’ P型a — S i C層52,i 型 a - S i 層 53 ’ η 型 a-SiC 層 54 及 Al-Si —C u層5 5係從第2 0圖中下側以該順序被叠層。又’ 上述受光部窗電極5 1係例如以I TO等所構成》 如上所述,有機E L元件3 0係介經電氣式地連接於 該有機E L元件3 0之未予圖示的驅動電路被驅動而發光 。亦即,有機EL元件30係傳送(發送)光信號(光) 〇 來自該有機EL元件3 0之光,係透射黏接層2 5後 從受光窗電極51入射。亦即,在PIN光二極體50被 受光。 從P I N光二極體5 0輸出對應於受光光量之大小的 電流,亦即輸出電氣信號(信號)(光信號被變換成電氣 信號而被輸出)。 依據來自該P I N光二極體5 0之信號,電氣式地連 接於該P I N光二極體5 0之未予圖示的電路施以動作 又,如第1 8圖所示,來自發光部4 1 3之光係透射 lll*r!ILIIIIIP — — — — — — II -- ---111 — \ {請先閱讀背面之注意事項再填寫本頁> 本纸張尺度適闬中國國家標準(CNS).A4規格(210x 297公餐) -此- A7 ^^6869^ __B7_ 五、發明說明(36) 黏接層2 5之後在受光部4 2 4被受光,又,來自發光部 4 2 3之光係透射黏接餍2 5之後在受光部4 1 4被受光 。亦即,介經發光部413及423,受光部414及4 2 4,在被轉印層4 1與被轉印層4 2之間實施依光(光 信號)之通信。 在該第3實施例也可得到與上述之第1實施例同樣之 效果。 如此,在該第3實施例中•層間之信號傳送係並不是 電氣(電氣信號),而是構成以光(光信號)所實行,故 容易製造,特別是可更提高積體度。 又,在本發明中,發光部4 1 3及4 2 3係並不被限 定於有機E L元件,例如,.以無機E L元件,發光二極體 (LED),半導體雷射(雷射二極體)等所構成也可以 〇 又,在本發明中,受光部4 1 4及4 2 4係並不被限 定於PIN二極體,例如,以PIN光二極體,突崩光二 極體等之各種光二極體,光電晶體,光發光(有機光發光 ,無機光發光等)等所構成也可以。 又’在本發明中,黏接(接合)被轉印層(薄膜裝置 層)41與被轉印層(薄膜裝置層)42之方法,係並不 被限定於上述之方法。亦即,在被轉印層4 1與被轉印層 4 2之間,可實施依光(光信號)之通信,而可黏接(接 合)被轉印層4 1與被轉印層4 2即可以。 例如,局部地黏接(接合)被轉印層4 1與被轉印層 本纸張尺度違用中國國家標準(CNS)A4規格(210 x 297公爱) I I I ----J I I I I I Γ^·! — !— 訂—11!! -鋒 ·-·請先Μ讀背面之江意事項再填寫本頁) 蛵--^¾財產局負工消費合作社印€ A7 42686 9 B7__ 五、發明說明(37) 42也可以。此時,以發光部413,423,受光部 4 1 4及4 2 4以外之部分施以黏接(接合)時,則以不 透明之黏接層黏接被轉印層4 1與被轉印層4 2也可以。 又,在被轉印層4 1與被轉印層4 2之間設置間隔件 (例如,柱),經由該間隔件黏接(接合)被轉印層4 1 舆被轉印層4 2也可以。在此時,在被轉印層4 1之發光 部4 1 3與受光部4 1 4,及被轉印層4 2之受光部 4 2 4與發光部4 2 3之間形成有空間。 又,分別接觸被轉印層4 1之發光部4 1 3與受光部 414,及被轉印層42之受光部424及發光部423 也可以。 又,在本發明中,將三維裝置的被轉印層(薄膜裝置 層)之層數作爲三層以上時,未鄰接之層間中,構成可依 光(光信號)之通信的構成也構成。 又,在本發明中,發光部係以發光特性(例如•發光 之光的峰値波長)之不同的複數發光元件所構成,而受光 部係以受光來自對應之上述發光元件之光的複數受光元件 所構成也可以。 此時,可同時地通信複數之資訊(信號亦即,成 爲可依多通道之光通信的資訊傳送。 又,在本發明中,設置發光特性(例如,發光之光的 峰値波長)之不同的複數發光部。並設置受光來自對應之 上述發光部之光的複數受光部也可以》 又,在本發明中,在至少一個所定之被轉印層(薄膜 本纸張叉度適用中SS家標聿(CNS)AJ規格(210x 297公餐) ---IJ-IIJI1IH^·! — — — — — 訂- — -^' (if先閱讀背面之注备?事項再填寫本頁) 經-^智祛財產局員工消費合作杜印封 426869 A7 B7 拉濟郜智.€时產局員工消費合作让印製 五、發明說明(38) 裝置層)內,形成可依如上述被轉印層(薄膜裝置層)間 之光(光信號)的通信之構成也可以。 以上,依據圖示之實施例說明本發明的三維裝置之製 造方法,惟本發明係並不被限定於此者。 例如,在本發明中,欲將三維裝置之被轉印層(薄膜 裝置層)之層數作成三層以上時,如第1實施例或第2實 施例地電氣式地連接所定之被轉印層間(被轉印層彼此間 )(以下,稱爲「電氣式地連接」),而在其他之被轉印 層間,如第3實施例等,可依光(光信號)之通信(以下 ,稱爲「光學式地連接」)的構成也可以。. 又,在本發明中,對於所定之被轉印層間,電氣式地 連接其一部分,而光學式地連接其他部分也可以。 又,在本發明中,將構成三維裝置之複數被轉印層( 薄膜裝置層)中之至少一層介經上述的薄膜構造之轉印方 法(轉印技術)予以轉印來製造該裝置即可以。 又,本發明之轉印方向係並不被限定於上述之方法。 (產業上之利用可能性) 如上所述,依照本發明的三維裝置之製造方法,由於 介經轉印方法來疊層薄膜裝置層,因此,可容易地製造三 維裝置(例如三維I C ) « 特別是,由於可分別單獨地形成各薄膜裝置層,因此 ,不必考慮如以往之對於下層(下側之薄膜裝置層)之不 良影響,而製造條件之自由度較廣。 本紙張K度这用中國國家標準(CN'S).M規格(210 X 297公餐) -41 - II----L I I I I I I ------J I t --------- <請先閱讀背面之it意事項再填寫本頁) 經濟却智慧时產局員工消費合作社印製 4268 6 9 A7 ______B7_^_ 五、發明說明(39) 又,在本發明中,由於叠層複數薄膜裝置層來製造裝 置,因此,可提高積體度。 又,在本發明中,由於可將各薄膜裝置層層形成在不 同之基板上,因此,可用各該最適當之裝置參數形成各薄 膜裝匱層,由此,可提供一種高性能之裝置》 又,在本發明中,由於僅選別良品之薄膜裝置層後可 疊層每一層•因此,與在相同基板上依次形成(直接形成 多層)各層來製造三維裝置時相比較,可得到高良品率。 (圖式之簡單說明) 第1圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第2圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第3圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第4圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第5圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第6圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 第7圖係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖。 本纸張尺度適用中國固家標準(CNS)A4規格(210x 297公g ) I n 1™ I n I J I a n It t {请先閱讀背面之注意事項再填寫本頁) 426869 A7 ____B7___ 五、發明說明(4〇) 第8圇係模式地表示本發明的薄膜構造之轉印方法之 實施例之製程的剖面圖β (靖先W讀背面之注意事項再填寫本頁) 第9圖係模式地表示本發明之三維裝置之構成例的剖 面圖。 第1 0圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 1圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 2圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 3圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 4圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 5圖係模式地表示本發明的三維裝置之製造方法 之第1實施例之製程的剖面圖。 第1 6圖係模式地表示本發明的三維裝置之其他構成 例的剖面圖。 經-那智慧財產局員工消費合作社印製 第1 7圖係模式地表示本發明的三維裝置之其他構成 例的剖面圖。 第1 8圖係模式地表示本發明的三維裝置之其他構成 例的剖面圖。 第1 9圖係表示本發明之有機EL元件之構成例的剖 面圖。 -^43- 本紙張又度適用中國S家標準(CNS)A4規烙(210x 297公釐) 42686s 經-^'智慧时產局員工消費合作社印起 A7 _____B7_ 五、發明說明(41) 第2 0圖係表示本發明之P I N光二極體之構成例的 剖面圖。 (記號之說明) 1 :基板,1 1 :分離層形成面,1 2 :照射光入射 面,2 :分離,2a ,2b :界面,3 :中間層’ 4、 41〜43:被轉印層,411、412:連接電極, 421、 422:連接電極,413、 423:發光部, 414、424:受光部,431〜424:連接電極, 5 :黏接層,6 :轉印體,7 :照射光,10 :三維裝置 ,21 :基板,22、23 :導電性黏接層,24 :黏接 層,25 :透明之黏接層,30 :有機EL元件,31 : 透明電極,32 :發光層,33 :金屬電極,34 :隔間 壁,50 : PIN光二極體,51 :受光部窗電極,52 :口型3-810層,53:1型3-31層,54:11 型 a — SiC 層,55 :A1— S i— Cu 層,60 _薄 膜電晶體,61 :源極層,62 :汲極層,63 :通道層 ,6 4 :閘極絕緣膜,6 5 :閘極電極,6 6 :層間絕緣 膜,67、68:電極,69:保護膜。 本纸張尺度適用中國國家標準(CNS)A·)規格(210 X 297公髮) -44 - ----^ — L----I -叙— — II 訂---------綠 (請先閱讀背面之注意事項再填寫本頁)
Claims (1)
- 42686 9 A8 B8 C8 D8 〃、申請專利範圍 1 . 一種三維裝置之製造方法,屬於將配置於二維方 向之所定領域的複數薄膜裝置層叠層在其厚度方向俾製造 三維裝置的三維裝置之製造方法,其特徵爲:介經轉印法 疊層上述各薄膜裝置層中之至少一層者。 2 .—種三維裝置之製造方法,屬於基體上,在向二 維方向擴展之所定領域內將構成電路之複數薄膜裝置層疊 層在其厚度方向俾製造構成三維方向之電路的三維裝置之 製造方法,其特徵爲:介經轉印法叠層上述各薄膜裝置層 中之至少一層者。 3 ·如申請專利範圍第1項所述的三維裝置之製造方 法,其中,上述轉印法係在第1基板上經由分離層形成薄 膜裝置層之後,將照射光照射在上述分離層,在上述分離 層之層內及/或介面產生剝離,並將上述第1基板之薄膜 裝置層轉印至第2基板側者。 4.如申請專利範圍第2項所述的三維裝置之製造方 法,其中,上述轉印法係在第1基板上經由分離層形成薄 膜裝置層之後,將照射光照射在上述分離層,在上述分離 層之層內及/或介面產生剝離|並將上述第1基板之薄膜 裝置層轉印至第2基板側者。 5 .如申請專利範圍第3項所述的三維裝置之製造方 法,其中,上述分離層之剝離係介經構成分離層之物質的 原子間或分子間之結合力消失或減少所產生者。 6.如申請專利範圍第4項所述的三維裝置之製造方 法,其中,上述分離層之剝離係介經構成分離層之物質的 -4t5 - 一 ---_---.-----^------1T------- k (請先Μ讀背面之注意事項再填寫本頁) 經濟部智葸財產局員工消費合作社印製 本紙張尺度遑用中國g家揉準(CNS ) Α4说格(210Χ297公釐) B8 C8 DS 4268 6 9 六、申請專利範圍 # 原子間或分子間之結合力消失或減少所產生者。 7 .如申請專利範圍第3項所述的三維裝置之製造方 法,其中,上述分離層之剝離,係介經由構成分離層之物 質發生氣體所產生者》 8 .如申請專利範圍第4項所述的三維裝置之製造方 法,其中,上述分離層之剝離,係介經由構成分離層之物 質發生氣體所產生者。 9 ·如申請專利範圍第3項所述的三維裝置之製造方 法,其中,上述照射光係雷射光者* 1 0 .如申請專利範圍第4項所述的三維裝置之製造 方法,其中,上述照射光係雷射光者。 1 1 .如申請專利範圍第9項所述的三維裝置之製造 方法,其中,上述雷射光之波長係1 0 0〜3 5 0 nm者 0 1 2 .如申請專利範圍第1 0項所述的三維裝置之製 造方法,其中,上述雷射光之波長係1 00〜350nm 者。 1 3 ·如申請專利範圍第9項所述的三維裝置之製造 方法,其中,上述雷射光之波長係3 5 0〜1 2 0 0 nm 者。 1 4 .如申請專利範圍第1 0項所述的三維裝置之製 造方法,其中,上述雷射光之波長係3 5 0〜1 2 0 0 Π ΙΠ 者。 1 5 .如申請專利範圍第3項所述的三維裝置之製造 本紙張尺度逋用中國國家標丰(CNS ) A4規格(2ΐ〇χ297公釐) ----------^------ir------- ^ (請先閣讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消f合作社印製 Α8 Β8 C8 D8 426869 六、申請專利範圍 方法’其中,上述分離層係由非晶質矽、陶瓷、金屬或有 機高分子材料所構成者β 1 6 .如申請專利範圍第4項所述的三維裝置之製造 方法,其中,上述分離層係由非晶質矽、陶瓷、金屬或有 機高分子材料所構成者。 1 7 ·如申請專利範圍第3項所述的三維裝置之製造 方法’其中,上述第1基板係透明基板者。 1 8 .如申請專利範圍第4項所述的三維裝置之製造 方法’其中,上述第1基板係透明基板者。 1 9 .如申請專利範圍第1項所述的三維裝置之製造 方法’其中,在上述薄膜裝置層形成連接電極,介經該連 接電極,電氣式地連接鄰接之上述薄膜裝置層彼此間者》 2 0 .如申請專利範圍第1 9項所述的三維裝置之製 造方法,其中,上述連接電極係存在於上述薄膜裝置層之 兩面者。 2 1 .如申請專利範圍第1 9項所述的三維裝置之製 造方法,其中,介經各向異性導電膜接合鄰接的上述薄膜 裝置層彼此間者》 2 2 .如申請專利範圍第1項至第1 8項中任何一項 所述的三維裝置之製造方法,其中,在上述各薄膜裝置層 中所對應之兩層中,在其中一方之層形成發光部,而在另 一方之層形成受光來自上述發光部之光的受光部,介經此 等發光部及受光部,在上述兩層間可實行依光之通信者。 2 3 .如申請專利範圍第1項所述的三維裝置之製造 本紙張尺度適用t國國家標準(CNS ) Α4規格(2】0Χ297公釐) I n IT In —Γ n n n n I n T n I ! I n .< «ΛΚ. 0¾ i ---r ^ (诗先E讀背面之注意i項再填寫本瓦) 經濟部智慧財產局員H消費合作社印製 -47 - C8 D8 4 2 686 9 K、申請專利範圍 方法’其中’上述轉印被疊層的薄膜裝置層,係與其他之 薄膜裝置層中之至少一層同時地製造者》 (請先閱讀背面之注意事項再填寫本頁) 2 4 如申請專利範圔第i項所述的三維裝置之製造 方法’其中,上述各薄膜裝置層中之至少—層,係具有複 數之薄膜電晶體者。 2 5 .如申請專利範圍第1項所述的三維裝置之製造 方法’其中,轉印複數次作爲記億體之上述薄膜裝置層, 俾形成大規模記憶體者》 2 6 如申請專利範圍第1項所述的三維裝置之製造 方法’其中,轉印複數次作爲邏輯之上述薄膜裝置層,俾 形成大規模邏輯者。 2 7 .如申請專利範圍第1項所述的三維裝置之製造 方法’其中•轉印作爲記憶體之上述薄膜裝置層與作爲邏 輯之上述薄膜裝置層,俾形成系統L S I者。 2 8 .如申請專利範圍第2 7項所述的三維裝置之製 造方法,其中,上述邏輯與記憶體,係由不同設計規則所 形成者。 經濟部智慧財產局員工消費合作社印製 2 9 .如申請專利範圍第2 7項所述的三維裝置之製 造方法,其中,上述邏輯與記憶體,係由不同設計參數所 形成者》 3 0 .如申請專利範圍第2 7項所述的三維裝置之製 造方法,其中,上述邏輯與記億體’係由不同製造處理所 形成者。 本紙張尺度適用中國國家標準(CNS ) A4洗格(2丨OX297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04841098A JP4126747B2 (ja) | 1998-02-27 | 1998-02-27 | 3次元デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW426869B true TW426869B (en) | 2001-03-21 |
Family
ID=12802546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088103000A TW426869B (en) | 1998-02-27 | 1999-02-26 | Manufacturing method for three dimensional device |
Country Status (7)
Country | Link |
---|---|
US (1) | US6627518B1 (zh) |
EP (1) | EP0986104A4 (zh) |
JP (1) | JP4126747B2 (zh) |
KR (1) | KR100484959B1 (zh) |
CN (1) | CN1132245C (zh) |
TW (1) | TW426869B (zh) |
WO (1) | WO1999044236A1 (zh) |
Families Citing this family (272)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
JP4085459B2 (ja) * | 1998-03-02 | 2008-05-14 | セイコーエプソン株式会社 | 3次元デバイスの製造方法 |
EP2988331B1 (en) | 2000-08-14 | 2019-01-09 | SanDisk Technologies LLC | Semiconductor memory device |
TW521391B (en) * | 2001-01-26 | 2003-02-21 | Koninkl Philips Electronics Nv | Method of manufacturing a display device |
US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
TW548860B (en) | 2001-06-20 | 2003-08-21 | Semiconductor Energy Lab | Light emitting device and method of manufacturing the same |
JP4244120B2 (ja) * | 2001-06-20 | 2009-03-25 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
US7211828B2 (en) | 2001-06-20 | 2007-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus |
TW564471B (en) | 2001-07-16 | 2003-12-01 | Semiconductor Energy Lab | Semiconductor device and peeling off method and method of manufacturing semiconductor device |
JP4524561B2 (ja) | 2001-07-24 | 2010-08-18 | セイコーエプソン株式会社 | 転写方法 |
US6814832B2 (en) | 2001-07-24 | 2004-11-09 | Seiko Epson Corporation | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance |
JP5057619B2 (ja) * | 2001-08-01 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
US7351300B2 (en) * | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
KR100478521B1 (ko) * | 2001-10-29 | 2005-03-28 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자용 고분자 발광 혼합 조성물 및 그를이용한 유기 전계 발광 소자 |
TW594947B (en) | 2001-10-30 | 2004-06-21 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
TWI264121B (en) * | 2001-11-30 | 2006-10-11 | Semiconductor Energy Lab | A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device |
US6953735B2 (en) | 2001-12-28 | 2005-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device by transferring a layer to a support with curvature |
JP4329368B2 (ja) * | 2002-03-28 | 2009-09-09 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
DE60325669D1 (de) | 2002-05-17 | 2009-02-26 | Semiconductor Energy Lab | Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements |
JP4373063B2 (ja) | 2002-09-02 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
TW200428538A (en) * | 2002-11-20 | 2004-12-16 | Reveo Inc | Method of fabricating vertical integrated circuits |
US6881975B2 (en) | 2002-12-17 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4373085B2 (ja) | 2002-12-27 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法及び転写方法 |
TWI330269B (en) | 2002-12-27 | 2010-09-11 | Semiconductor Energy Lab | Separating method |
JP4574118B2 (ja) * | 2003-02-12 | 2010-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP2004247373A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2004349513A (ja) * | 2003-05-22 | 2004-12-09 | Seiko Epson Corp | 薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器 |
JP2004349540A (ja) * | 2003-05-23 | 2004-12-09 | Seiko Epson Corp | 薄膜装置の製造方法、電気光学装置、及び電子機器 |
US7180064B2 (en) * | 2003-07-24 | 2007-02-20 | Delphi Technologies, Inc. | Infrared sensor package |
JP2005081299A (ja) * | 2003-09-10 | 2005-03-31 | Seiko Epson Corp | 成膜方法、配線パターンの形成方法、半導体装置の製造方法、電気光学装置、及び電子機器 |
US6821826B1 (en) * | 2003-09-30 | 2004-11-23 | International Business Machines Corporation | Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers |
US6967149B2 (en) * | 2003-11-20 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Storage structure with cleaved layer |
FR2863405B1 (fr) * | 2003-12-08 | 2006-02-03 | Commissariat Energie Atomique | Collage moleculaire de composants microelectroniques sur un film polymere |
CN1894796B (zh) | 2003-12-15 | 2010-09-01 | 株式会社半导体能源研究所 | 薄膜集成电路器件的制造方法和非接触薄膜集成电路器件及其制造方法 |
US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
US7566010B2 (en) * | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
WO2005076358A1 (en) * | 2004-02-06 | 2005-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit, and element substrate |
JP4238998B2 (ja) | 2004-03-18 | 2009-03-18 | セイコーエプソン株式会社 | 電気デバイス |
US7820529B2 (en) * | 2004-03-22 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing integrated circuit |
KR101197084B1 (ko) | 2004-05-21 | 2012-11-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
JP2006013462A (ja) * | 2004-05-21 | 2006-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2006120726A (ja) | 2004-10-19 | 2006-05-11 | Seiko Epson Corp | 薄膜装置の製造方法、電気光学装置、及び電子機器 |
KR101150994B1 (ko) * | 2004-11-11 | 2012-06-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
US8030132B2 (en) * | 2005-05-31 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device including peeling step |
JP2006344618A (ja) * | 2005-06-07 | 2006-12-21 | Fujifilm Holdings Corp | 機能性膜含有構造体、及び、機能性膜の製造方法 |
JP4916680B2 (ja) * | 2005-06-30 | 2012-04-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、剥離方法 |
JP4433200B2 (ja) * | 2005-12-20 | 2010-03-17 | セイコーエプソン株式会社 | 強誘電体キャパシタおよび半導体装置 |
US8173519B2 (en) | 2006-03-03 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US8222116B2 (en) * | 2006-03-03 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
TWI424499B (zh) * | 2006-06-30 | 2014-01-21 | Semiconductor Energy Lab | 製造半導體裝置的方法 |
JP5078401B2 (ja) | 2007-03-27 | 2012-11-21 | 株式会社Adeka | 防水シート |
US8158515B2 (en) * | 2009-02-03 | 2012-04-17 | International Business Machines Corporation | Method of making 3D integrated circuits |
US20100253902A1 (en) * | 2009-04-07 | 2010-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8258810B2 (en) | 2010-09-30 | 2012-09-04 | Monolithic 3D Inc. | 3D semiconductor device |
US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9496227B2 (en) | 2009-07-15 | 2016-11-15 | Qualcomm Incorporated | Semiconductor-on-insulator with back side support layer |
US9390974B2 (en) | 2012-12-21 | 2016-07-12 | Qualcomm Incorporated | Back-to-back stacked integrated circuit assembly and method of making |
US8921168B2 (en) | 2009-07-15 | 2014-12-30 | Silanna Semiconductor U.S.A., Inc. | Thin integrated circuit chip-on-board assembly and method of making |
TWI515878B (zh) | 2009-07-15 | 2016-01-01 | 西拉娜半導體美國股份有限公司 | 絕緣體上半導體結構、自絕緣體上半導體主動元件之通道去除無用積聚多數型載子之方法、及製造積體電路之方法 |
CN102484097B (zh) | 2009-07-15 | 2016-05-25 | 斯兰纳半导体美国股份有限公司 | 具有背侧支撑层的绝缘体上半导体 |
US9466719B2 (en) | 2009-07-15 | 2016-10-11 | Qualcomm Incorporated | Semiconductor-on-insulator with back side strain topology |
WO2011008893A1 (en) | 2009-07-15 | 2011-01-20 | Io Semiconductor | Semiconductor-on-insulator with backside heat dissipation |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8298875B1 (en) | 2011-03-06 | 2012-10-30 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US8283215B2 (en) | 2010-10-13 | 2012-10-09 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
TWI433625B (zh) | 2011-07-04 | 2014-04-01 | Ind Tech Res Inst | 軟性電子元件的製法 |
JP2013080896A (ja) * | 2011-09-22 | 2013-05-02 | Sumitomo Chemical Co Ltd | 複合基板の製造方法および複合基板 |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
JP2014099582A (ja) | 2012-10-18 | 2014-05-29 | Sony Corp | 固体撮像装置 |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
WO2014129519A1 (en) | 2013-02-20 | 2014-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, semiconductor device, and peeling apparatus |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
CN105793957B (zh) | 2013-12-12 | 2019-05-03 | 株式会社半导体能源研究所 | 剥离方法及剥离装置 |
KR20150077969A (ko) * | 2013-12-30 | 2015-07-08 | 삼성디스플레이 주식회사 | 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법 |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
WO2017053329A1 (en) | 2015-09-21 | 2017-03-30 | Monolithic 3D Inc | 3d semiconductor device and structure |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
WO2017171818A1 (en) * | 2016-03-31 | 2017-10-05 | Intel Corporation | Permanent functional carrier systems and methods |
WO2018020333A1 (en) | 2016-07-29 | 2018-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Separation method, display device, display module, and electronic device |
TWI753868B (zh) | 2016-08-05 | 2022-02-01 | 日商半導體能源研究所股份有限公司 | 剝離方法、顯示裝置、顯示模組及電子裝置 |
TWI730017B (zh) | 2016-08-09 | 2021-06-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置 |
WO2018042284A1 (en) | 2016-08-31 | 2018-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP6981812B2 (ja) | 2016-08-31 | 2021-12-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US10369664B2 (en) | 2016-09-23 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
WO2018209168A1 (en) * | 2017-05-12 | 2018-11-15 | Crystal Is, Inc. | Aluminum nitride substrate removal for ultraviolet light-emitting devices |
JP6492140B1 (ja) * | 2017-09-22 | 2019-03-27 | ジオマテック株式会社 | 樹脂基板積層体及び電子デバイスの製造方法 |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
KR20230117025A (ko) | 2022-01-29 | 2023-08-07 | 한만균 | 낚시용 지그 |
CN115041836B (zh) * | 2022-06-30 | 2023-08-22 | 华南理工大学 | 一种磁驱折纸软体机器人的磁驱动单元激光诱导转印方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2902002A1 (de) * | 1979-01-19 | 1980-07-31 | Gerhard Krause | Dreidimensional integrierte elektronische schaltungen |
JPS6199362A (ja) | 1984-10-22 | 1986-05-17 | Fujitsu Ltd | 半導体装置 |
JPS62145760A (ja) * | 1985-12-20 | 1987-06-29 | Hitachi Ltd | 半導体素子 |
KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
JPS62219954A (ja) * | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 三次元icの製造方法 |
US4883561A (en) * | 1988-03-29 | 1989-11-28 | Bell Communications Research, Inc. | Lift-off and subsequent bonding of epitaxial films |
US6143582A (en) | 1990-12-31 | 2000-11-07 | Kopin Corporation | High density electronic circuit modules |
US5376561A (en) * | 1990-12-31 | 1994-12-27 | Kopin Corporation | High density electronic circuit modules |
US5357122A (en) * | 1991-09-05 | 1994-10-18 | Sony Corporation | Three-dimensional optical-electronic integrated circuit device with raised sections |
JP3211995B2 (ja) | 1993-03-31 | 2001-09-25 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
JP3227930B2 (ja) | 1993-09-09 | 2001-11-12 | ソニー株式会社 | 複合半導体装置及びその製造方法 |
WO1995009438A1 (en) * | 1993-09-30 | 1995-04-06 | Kopin Corporation | Three-dimensional processor using transferred thin film circuits |
CA2138218C (en) * | 1993-12-16 | 2000-10-10 | Shinji Tanaka | Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board |
JP3770631B2 (ja) * | 1994-10-24 | 2006-04-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US5625726A (en) * | 1995-02-10 | 1997-04-29 | Ngk Insulators, Ltd. | Optical waveguide substrate, an article comprising the same and a substrate coupled thereto for holding optical fibers |
JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3778456B2 (ja) * | 1995-02-21 | 2006-05-24 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型薄膜半導体装置の作製方法 |
US5916585A (en) * | 1996-06-03 | 1999-06-29 | Gore Enterprise Holdings, Inc. | Materials and method for the immobilization of bioactive species onto biodegradable polymers |
JP3809681B2 (ja) * | 1996-08-27 | 2006-08-16 | セイコーエプソン株式会社 | 剥離方法 |
CN1495523A (zh) * | 1996-08-27 | 2004-05-12 | ������������ʽ���� | 转移方法和有源矩阵基板的制造方法 |
US6127199A (en) | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
US5773331A (en) * | 1996-12-17 | 1998-06-30 | International Business Machines Corporation | Method for making single and double gate field effect transistors with sidewall source-drain contacts |
US6013563A (en) * | 1997-05-12 | 2000-01-11 | Silicon Genesis Corporation | Controlled cleaning process |
JPH10335577A (ja) * | 1997-06-05 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1998
- 1998-02-27 JP JP04841098A patent/JP4126747B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-23 KR KR10-1999-7009413A patent/KR100484959B1/ko not_active IP Right Cessation
- 1999-02-23 US US09/403,342 patent/US6627518B1/en not_active Expired - Lifetime
- 1999-02-23 WO PCT/JP1999/000819 patent/WO1999044236A1/ja active IP Right Grant
- 1999-02-23 EP EP99903937A patent/EP0986104A4/en not_active Ceased
- 1999-02-23 CN CN998001899A patent/CN1132245C/zh not_active Expired - Fee Related
- 1999-02-26 TW TW088103000A patent/TW426869B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP4126747B2 (ja) | 2008-07-30 |
KR100484959B1 (ko) | 2005-04-25 |
US6627518B1 (en) | 2003-09-30 |
CN1132245C (zh) | 2003-12-24 |
KR20010006328A (ko) | 2001-01-26 |
WO1999044236A1 (en) | 1999-09-02 |
CN1256791A (zh) | 2000-06-14 |
EP0986104A1 (en) | 2000-03-15 |
JPH11251517A (ja) | 1999-09-17 |
EP0986104A4 (en) | 2003-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW426869B (en) | Manufacturing method for three dimensional device | |
TW407295B (en) | Three dimension device | |
US6814832B2 (en) | Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance | |
TW412774B (en) | The stripping and reprinting methods of the thin film device | |
JP4619462B2 (ja) | 薄膜素子の転写方法 | |
KR100494479B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
JP4619461B2 (ja) | 薄膜デバイスの転写方法、及びデバイスの製造方法 | |
KR100500520B1 (ko) | 전사 방법 및 액티브 매트릭스 기판 제조 방법 | |
JP4151420B2 (ja) | デバイスの製造方法 | |
TWI230445B (en) | Circuit board and its manufacturing method, transfer chip, transfer source substrate, optoelectronic apparatus, and electronic machine | |
JPH11243209A (ja) | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器 | |
JPWO2003010825A1 (ja) | 転写方法、薄膜素子の製造方法、集積回路の製造方法、回路基板及びその製造方法、電気光学装置及びその製造方法、icカード及び電子機器 | |
JP2002217391A (ja) | 積層体の製造方法及び半導体装置 | |
JP2002217390A (ja) | 積層体の製造方法、半導体装置の製造方法及び半導体装置 | |
JP2006051164A (ja) | 人工網膜及びその製造方法 | |
JP2004158701A (ja) | 素子チップ実装用のバンプ構造及びその形成方法 | |
JP4619644B2 (ja) | 薄膜素子の転写方法 | |
JPH10177187A (ja) | 転写された薄膜構造ブロック間の電気的導通をとる方法,アクティブマトリクス基板の製造方法,アクティブマトリクス基板および液晶装置 | |
JP2004140383A (ja) | 薄膜素子の転写方法,薄膜素子,薄膜集積回路装置,アクティブマトリクス基板および液晶表示装置 | |
JP3809833B2 (ja) | 薄膜素子の転写方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |