KR20150077969A - 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법 - Google Patents

플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20150077969A
KR20150077969A KR1020130166966A KR20130166966A KR20150077969A KR 20150077969 A KR20150077969 A KR 20150077969A KR 1020130166966 A KR1020130166966 A KR 1020130166966A KR 20130166966 A KR20130166966 A KR 20130166966A KR 20150077969 A KR20150077969 A KR 20150077969A
Authority
KR
South Korea
Prior art keywords
layer
base substrate
sacrificial layer
polyimide
sacrificial
Prior art date
Application number
KR1020130166966A
Other languages
English (en)
Inventor
하이크 카차트리안
구현우
최경민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130166966A priority Critical patent/KR20150077969A/ko
Priority to US14/520,518 priority patent/US20150187849A1/en
Publication of KR20150077969A publication Critical patent/KR20150077969A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/361—Temperature
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

플렉시블 기판의 제조 방법에 있어서, 캐리어 기판 상에 폴리이미드를 포함하는 예비 희생층을 형성한다. 예비 희생층을 변성 폴리이미드를 포함하는 희생층으로 변환시킨다. 희생층 상에 폴리이미드를 포함하는 베이스 기판층을 형성한다. 베이스 기판층 상에 소자 구조물을 형성한다. 소자 구조물을 포함한 베이스 기판층을 캐리어 기판으로부터 분리시킨다. 변성 폴리이미드를 포함하는 희생층을 사용하여 용이하게 베이스 기판층을 캐리어 기판으로부터 분리시킬 수 있다.

Description

플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법{METHODS OF PREPARING FLEXIBLE SUBSTRATES, FLEXIBLE DISPLAY DEVICES AND METHODS OF MANUFACTURING FLEXIBLE DISPLAY DEVICES}
본 발명은 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 수지 물질을 포함하는 플렉시블 기판의 제조 방법, 상기 플렉시블 기판을 포함하는 플렉시블 표시 장치 및 상기 플렉시블 표시 장치의 제조 방법에 관한 것이다.
최근, 접거나 휨이 가능하여 휴대성이 향상된 플렉시블 표시 장치에 대한 개발이 지속되고 있다. 상기 플렉시블 표시 장치에 있어서, 유연성이 향상된 플렉시블 기판이 사용되며, 상기 플렉시블 기판의 재료로서 플라스틱 또는 수지 물질이 사용될 수 있다.
그러나, 상기 플라스틱 또는 수지 물질은 열에 취약한 특성을 가지므로 상기 플렉시블 기판 상에 박막 트랜지스터(Thin Film Transistor: TFT)와 같은 구조물 형성을 위한 후속 공정 시 변성될 수 있다. 또한, 상기 후속 공정을 위해 상기 플렉시블 기판을 캐리어 기판에 고정시킨 후, 공정이 완료되면 상기 플렉시블 기판을 상기 캐리어 기판으로부터 박리시킬 수 있다. 이 경우, 상기 박리 공정에 의해 상기 플렉시블 기판의 표면이 손상될 수 있다.
본 발명의 일 목적은 기계적, 화학적 신뢰성이 향상된 플렉시블 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 기계적, 화학적 신뢰성이 향상된 플렉시블 기판을 포함하는 플렉시블 표시 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 기계적, 화학적 신뢰성이 향상된 플렉시블 기판을 포함하는 플렉시블 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제가 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 플렉시블 기판의 제조 방법에 있어서, 캐리어 기판 상에 폴리이미드를 포함하는 예비 희생층을 형성한다. 상기 예비 희생층을 변성 폴리이미드를 포함하는 희생층으로 변환시킨다. 상기 희생층 상에 폴리이미드를 포함하는 베이스 기판층을 형성한다. 상기 베이스 기판층 상에 소자 구조물을 형성한다. 상기 소자 구조물을 포함한 상기 베이스 기판층을 상기 캐리어 기판으로부터 분리시킨다.
예시적인 실시예들에 있어서, 상기 예비 희생층을 형성함에 있어서, 상기 캐리어 기판 상에 폴리이미드 전구체 조성물을 사용하여 제1 코팅막을 형성할 수 있다. 상기 제1 코팅막을 열 경화 공정을 통해 상기 예비 희생층으로 변환시킬 수 있다.
예시적인 실시예들에 있어서, 상기 열 경화 공정은 약 50oC내지 약 300oC의 온도에서 수행될 수 있다.
예시적인 실시예들에 있어서, 상기 예비 희생층을 상기 희생층으로 변환시키기 위해 상기 예비 희생층에 대해 약 300oC내지 약 900oC의 온도 범위에서 열 처리 공정을 수행할 수 있다.
예시적인 실시예들에 있어서, 상기 열 처리 공정은 약 300oC내지 약 600oC의 온도 범위에서 수행될 수 있다.
예시적인 실시예들에 있어서, 상기 희생층은 상기 예비 희생층보다 높은 취성 및 경도를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 희생층은 상기 예비 희생층 보다 높은 산소 함량을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 희생층 및 상기 예비 희생층은 서로 다른 열팽창 계수(Coefficient of Thermal Expansion: CTE)를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 희생층은 음(-)의 CTE를 가지며, 상기 예비 희생층은 양(+)의 CTE를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 베이스 기판층을 형성함에 있어서, 상기 희생층 상에 폴리이미드 전구체 조성물을 사용하여 제2 코팅막을 형성할 수 있다. 상기 제2 코팅막을 약 50oC내지 약 300oC의 온도에서 열 경화 시킬 수 있다.
예시적인 실시예들에 있어서, 상기 소자 구조물을 형성함에 있어서, 상기 베이스 기판층 상에 활성층을 형성할 수 있다. 상기 활성층에 대해 결정화 공정을 수행할 수 있다.
예시적인 실시예들에 있어서, 상기 결정화 공정은 약 200oC내지 500oC의 온도에서 수행될 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 플렉시블 표시 장치는 폴리이미드를 포함하는 베이스 기판층, 상기 베이스 기판층 상에 배치되는 전자 소자, 상기 베이스 기판층 상에 배치되며 상기 전자 소자와 전기적으로 연결되는 발광 구조물 및 상기 베이스 기판층 저면 상에 형성된 변성 폴리이미드층을 포함한다.
예시적인 실시예들에 있어서, 상기 변성 폴리이미드층은 상기 베이스 기판층 보다 짙은 색상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 변성 폴리이미드층은 상기 베이스 기판층 보다 높은 산소 함량, 취성 및 경도를 가지며, 상기 베이스 기판층 보다 낮은 CTE를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 전자 소자는 활성층을 포함하는 박막 트랜지스터를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 발광 구조물은 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광층 및 상기 유기 발광층 상에 배치되는 제2 전극을 포함할 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 플렉시블 표시 장치의 제조 방법에 있어서, 캐리어 기판 상에 폴리이미드를 포함하는 예비 희생층을 형성한다. 상기 예비 희생층을 변성 폴리이미드를 포함하는 희생층으로 변환시킨다. 상기 희생층 상에 폴리이미드를 포함하는 베이스 기판층을 형성한다. 상기 베이스 기판층 상에 전자 소자를 형성한다. 상기 베이스 기판층 상에 상기 전자 소자와 전기적으로 연결되는 발광 구조물을 형성한다. 상기 전자 소자 및 상기 발광 구조물을 포함한 상기 베이스 기판층을 상기 캐리어 기판으로부터 분리시킨다.
예시적인 실시예들에 있어서, 상기 베이스 기판층을 상기 캐리어 기판으로부터 분리시킬 때, 상기 희생층의 적어도 일부가 상기 베이스 기판층 저면 상에 잔류할 수 있다.
예시적인 실시예들에 있어서, 상기 예비 희생층을 상기 희생층으로 변환시키기 위해 상기 예비 희생층에 대해 약 300oC내지 약 900oC의 온도 범위에서 열 처리 공정을 수행할 수 있다. 상기 베이스 기판층 상에 상기 전자 소자를 형성함에 있어서, 상기 베이스 기판층 상에 예비 활성층을 형성할 수 있다. 상기 예비 활성층에 대해 약 200oC내지 500oC의 온도에서 결정화 공정을 수행할 수 있다.
전술한 바와 같이 본 발명의 예시적인 실시예들에 따르면, 플렉시블 기판 재료로서 내열성이 우수한 폴리이미드를 사용할 수 있다. 한편, 캐리어 기판 및 상기 플렉시블 기판 사이에 변성 폴리이미드를 포함하는 희생막을 형성할 수 있다. 상기 희생막은 상기 플렉시블 기판과 실질적으로 동일한 폴리이미드를 사용하여 간단한 열처리를 통해 형성되므로, 공정의 용이성이 향상될 수 있다. 또한 상기 희생막과 상기 플렉시블 기판의 물리적, 화학적 차이에 따라 상기 플렉시블 기판은 상기 캐리어 기판으로부터 쉽게 박리될 수 있다.
도 1 내지 도 5c는 예시적인 실시예들에 따른 플렉시블 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 플렉시블 표시 장치를 나타내는 단면도들이다.
도 7 내지 도 13c는 예시적인 실시예들에 따른 플렉시블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 14는 희생층의 온도 변화에 따른 질량 감소를 나타내는 그래프이다.
이하, 본 발명의 예시적인 실시예들에 따른 표시장치 및 그 제조방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 명세서에 있어서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것이며, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되는 것으로 해석되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접촉되어"있다고 기재된 경우, 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접촉되어 있을 수도 있지만, 중간에 또 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 또한, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접촉되어"있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 수 있다.
본 명세서에서 사용되는 용어는 단지 예시적인 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도는 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다", "구비하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지는 않는다.
제1, 제2 및 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용된다. 예를 들면, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.
도 1 내지 도 5c는 예시적인 실시예들에 따른 플렉시블 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 캐리어 기판(100) 상에 예비 희생층(110)을 형성한다.
캐리어 기판(100)은 상기 플렉시블 기판을 제조하기 위한 공정이 진행되는 동안 베이스 기판(120)을 지지해주는 역할을 수행할 수 있다. 캐리어 기판(100)으로서 예를 들면, 유리 기판 혹은 금속 기판을 사용할 수 있다.
예시적인 실시예들에 따르면, 예비 희생층(110)은 캐리어 기판(100) 상에 액상의 폴리이미드 전구체 조성물을 도포하여 제1 코팅막을 형성 후, 이를 열경화시켜 형성될 수 있다. 상기 폴리이미드 전구체 조성물은 예를 들면, 스핀 코팅(spin coating) 공정을 통해 캐리어 기판(100) 상에 코팅되어 상기 제1 코팅막이 형성될 수 있다.
상기 폴리이미드 전구체 조성물은 폴리이미드 전구체를 유기 용매에 용해시켜 제조될 수 있다. 상기 폴리이미드 전구체는 폴리아믹산(polyamic acid: PAA)을 포함할 수 있다. 폴리아믹산은 디아민(diamine) 및 디무수물(dianhydride)의 중축합(polycondensation) 반응에 의해 수득될 수 있다.
상기 유기 용매는 비제한적인 예로서, N-메틸-2-피롤리돈(N-Methyl-2-Pyrrolidone: NMP), 디메틸포름아미드(DMF), 테트라하이드로퓨란(THF), 트리에틸아민(TEA), 에틸아세테이트(ethylacetate), 디메틸설폭사이드(DMSO) 또는 에틸렌글리콜 계열 에테르 용매를 포함할 수 있다. 이들은 단독으로 혹은 2 이상을 조합하여 사용될 수 있다.
상기 폴리이미드 전구체 조성물은 실란 커플링제를 더 포함할 수 있다. 상기 실란 커플링제는 예비 희생층(110)의 캐리어 기판(100)에 대한 접착성 및 도포성을 증진시키는 역할을 수행할 수 있다. 상기 실란 커플링제의 예로서, 아미노프로필트리에톡시실란(aminopropyltriethoxysilane), 디에틸렌트리아미노프로필트리메톡시실란(diethylenetriaminopropyltrimethoxysilane), 싸이클로헥실아미노프로필트리메톡시실란(cyclohexylaminopropyltrimethoxysilane), 헥산디아미노메틸트리에톡시실란(hexanediaminomethyltriethoxysilane), 아닐리노메틸트리메톡시실란(anilinomethyltrimethoxysilane), 디에틸아미노메틸트리에톡시실란(diethylaminomethyltriethoxysilane), bis(트리에톡시시릴프로필)테트라설파이드(bis(triethoxysilylpropyl)tetrasulfide), 메르캅토프로필트리메톡시실란(mercaptopropyltrimethoxysilane), 3-티오시안토프로필트리에톡시실란(3-thiocyantopropyltriethoxysilane), 글리시독시프로필트리메톡시실란(glycidoxypropyltrimethoxysilane), 메타아크릴록시프로필트리메톡시실란(methacryloxypropyltrimethoxysilane), 클로로프로필트리메톡시실란(chloropropyltrimethoxysilane), 비닐트리메톡시실란(vinyltrimethoxysilane) 등을 들 수 있다. 이들은 단독으로 또는 2 이상을 혼합하여 사용할 수 있다.
상기 폴리이미드 전구체 조성물은 기타 가교제, 열경화 촉진제 등과 같은 첨가제를 더 포함할 수도 있으며, 상기 첨가제의 종류에 의해 상기 폴리이미드 전구체 조성물의 범위가 한정되는 것은 아니다.
상기 제1 코팅막은 열 경화 공정을 통해 예비 희생층(110)으로 변환될 수 있다. 예시적인 실시예들에 따르면, 상기 열 경화 공정은 약 50oC내지 약 300oC의 온도에서 수행될 수 있다.
상기 열 경화 공정에 의해 상기 코팅막으로부터 상기 유기 용매 성분이 증발되면서 이미드화(imidization)가 일어날 수 있다. 이에 따라, 폴리이미드를 함유하는 예비 희생층(110)이 캐리어 기판(100) 상에 부착될 수 있다.
도 2를 참조하면, 예비 희생층(110)을 열 처리 공정을 통해 희생층(120)으로 변환시킨다.
예시적인 실시예들에 따르면, 희생층(120)은 변성 폴리이미드(modified polyimide)를 포함할 수 있다. 상기 변성 폴리이미드는 예비 희생층(110)에 포함된 폴리이미드가 상기 열 처리 공정에 의해 화학적 구조 및/또는 조성이 변화되어 생성될 수 있다.
예시적인 실시예들에 따르면, 상기 열 처리 공정은 약 300oC내지 약 900oC의 온도 범위에서 수행될 수 있다. 상기 열 처리 공정 온도가 약 300oC미만인 경우, 실질적으로 상기 변성 폴리이미드가 형성되지 않을 수 있다. 반면, 상기 열 처리 공정 온도가 약 900oC미만인 경우, 폴리이미드 구조가 실질적으로 파괴되어 예비 희생층(110)이 소실될 수 있다.
일 실시예에 있어서, 상기 열 처리 공정은 약 300oC내지 약 600oC의 온도 범위에서 수행될 수 있다. 일 실시예에 있어서, 상기 열 처리 공정은 약 450oC내지 약 600oC의 온도 범위에서 수행될 수 있다. 약 450oC의 온도는 예비 희생층(110)의 구조가 실질적으로 변화하는, 예를 들면 폴리이미드가 상기 변성 폴리이미드로 변환되는 임계 온도일 수 있다.
상기 열 처리 공정은 공기 혹은 산소 분위기하에서 수행될 수 있다. 이에 따라, 예비 희생층(110)은 상기 열 처리 공정에 의해 실질적으로 산화 혹은 연소되어 희생층(120)으로 변환될 수 있다.
예시적인 실시예들에 따르면, 희생층(120)은 예비 희생층(110)과 비교하여 서로 다른 기계적, 물리적 및/또는 화학적 특성을 가질 수 있다.
예를 들면, 희생층(120)은 예비 희생층(110)보다 높은 취성(brittleness) 및 경도(hardness)를 가질 수 있다. 이에 따라, 동일한 인장력과 같은 기계적 힘에 노출 시, 희생층(120)은 상대적으로 크랙, 깨짐 등에 취약할 수 있다.
희생층(120)은 예비 희생층(110)에 비해 높은 산소 함량을 가질 수 있다. 또한, 희생층(120)과 예비 희생층(110)은 서로 다른 열팽창 계수(Coefficient of Thermal Expansion: CTE)를 가질 수 있다. 예를 들면, 희생층(120)은 실질적으로 음(-)의 CTE를 가질 수 있으며, 예비 희생층(110)은 실질적으로 양(+)의 CTE를 가질 수 있다.
또한, 희생층(120)은 상기 열처리 공정에 의해 산화 혹은 연소될 수 있으므로 외관 색상이 변색될 수 있다. 희생층(120)은 예비 희생층(110) 보다 짙은 색상을 가질 수 있다. 예를 들면, 희생층(120)은 실질적으로 짙은 노랑 혹은 갈색 외관을 가질 수 있으며, 예비 희생층(110)은 실질적으로 투명한 색상을 가질 수 있다.
한편, 상기 열 처리 공정에 의해 예비 희생층(110)에서 질량 감소가 발생할 수 있으며, 이에 따라 희생층(120)은 예비 희생층(110)에 비해 낮은 질량을 가질 수 있다.
도 3을 참조하면, 희생층(120) 상에 베이스 기판층(130)을 형성한다. 예시적인 실시예들에 따르면. 베이스 기판층(130)은 예비 희생층(110)과 실질적으로 동일하거나 유사한 공정을 통해 형성될 수 있다.
예를 들면, 희생층(120) 상에 상기 폴리이미드 전구체 조성물을 스핀 코팅 공정을 통해 도포하여 제2 코팅막을 형성할 수 있다. 상기 제2 코팅막을 열 경화 시켜 폴리이미드를 포함하는 베이스 기판층(130)을 수득할 수 있다. 상기 열 경화 공정은 약 50oC내지 약 300oC의 온도에서 수행될 수 있다.
예시적인 실시예들에 따르면, 베이스 기판층(130)은 유연성을 갖는 폴리이미드를 사용하여 형성되므로 플렉시블 기판으로 제공될 수 있다. 폴리이미드는 다른 고분자 수지 물질에 비해 상대적으로 고온에서도 안정한 내열성을 가지므로 후술하는 소자 공정 수행 시 상기 플렉시블 기판의 기계적 안정성을 유지할 수 있다.
예시적인 실시예들에 따르면, 베이스 기판층(130)은 희생층(120)과 실질적으로 유사한 조성을 갖는 폴리이미드 계열의 물질을 사용하여 형성되므로 희생층(120)에 대해 높은 친화력으로 균일하게 형성될 수 있다.
예를 들면, 희생층(120)의 상부에는 탄소 원자가 산화 혹은 연소되어 생성되는 카르보닐(carbonyl) 결합(C=O), 에테르(ether) 결합, 에스테르(O-C=O) 결합, 퍼옥시(peroxy) 결합(C-O-O), 카보네이트(CO3)결합 구조와 같은 탄소-산소 결합 구조들이 분포할 수 있다. 이에 따라, 희생층(120) 표면 상에 폴리아믹산과 같은 폴리이미드 전구체가 도포되면서 폴리아믹산에 포함되는 카르보닐 결합과 같은 탄소-산소 결합 구조가 희생층(120)과 약한 상호 작용을 형성할 수 있다. 따라서, 희생층(120)의 전체 표면 상에 균일한 조성 및 두께의 베이스 기판층(130)을 형성할 수 있다.
베이스 기판층(130)은 예비 희생층(110)과 실질적으로 동일한 조성을 가지며, 실질적으로 동일하거나 유사한 물리적, 기계적 및/또는 화학적 특성들을 가질 수 있다. 따라서, 베이스 기판층(130)은 희생층(120)과 상이한 물리적, 기계적 및/또는 화학적 특성들을 가질 수 있다.
상술한 바와 같이, 희생층(120)은 베이스 기판층(130)보다 높은 취성(brittleness) 및 경도(hardness)를 가질 수 있으며, 베이스 기판층(130)에 비해 높은 산소 함량을 가질 수 있다. 또한, 희생층(120)과 베이스 기판층(130)은 서로 다른 CTE를 가질 수 있다. 예를 들면, 희생층(120)은 실질적으로 음(-)의 CTE를 가질 수 있으며, 베이스 기판층(130)은 실질적으로 양(+)의 CTE를 가질 수 있다.
추가적으로, 희생층(120)은 베이스 기판층(130) 보다 짙은 색상을 가질 수 있다. 예를 들면, 희생층(120)은 실질적으로 짙은 노랑 혹은 갈색 외관을 가질 수 있으며, 베이스 기판층(110)은 실질적으로 투명한 색상을 가질 수 있다.
도 4를 참조하면, 베이스 기판층(110) 상에 소자 공정을 통해 소자 구조물(140)을 형성한다. 소자 구조물(140)은 예를 들면 전자 소자 및 배선 구조물을 포함할 수 있으며, 상기 전자 소자 및 배선 구조물을 덮은 절연막을 포함할 수 있다.
상기 전자 소자는 상기 플렉시블 기판의 용도에 따라 다양한 구조를 가질 수 있다. 예를 들어, 상기 플렉시블 기판이 반도체 장치에 적용되는 경우 상기 전자 소자는 실리콘 또는 게르마늄을 함유하는 반도체 소자를 포함할 수 있다. 한편, 상기 플렉시블 기판이 표시 장치에 적용되는 경우 상기 전자 소자는 박막 트랜지스터(thin film transistor: TFT)를 포함할 수 있다.
상기 박막 트랜지스터는 활성층으로서 비정질 실리콘층, 폴리실리콘층 또는 산화물 반도체를 포함할 수 있다. 상기 활성층으로서 비정질 실리콘 층 또는 폴리실리콘층을 사용하는 경우, 열처리 혹은 레이저 어닐링을 통한 결정화 공정이 수행될 수 있다. 상기 결정화 공정은, 예를 들면 저온 폴리실리콘(Low Temperature Polycrystalline silicon: LTPS) 공정을 포함할 수 있다.
상기 LTPS 공정은 상기 활성층의 결정화가 진행되면서 베이스 기판층(130)의 변성을 초래하지 않는 온도에서 수행될 수 있다. 예시적인 실시예들에 따르면, 상기 LTPS 공정은 약 200oC내지 500oC의 온도에서 수행될 수 있다. 상기 LTPS 공정이 약 200oC미만의 온도에서 수행되는 경우, 상기 활성층의 충분한 결정화가 진행되지 않을 수 있다. 상기 LTPS 공정이 약 500oC를 초과하는 온도에서 수행되는 경우, 베이스 기판층(130)에 포함된 폴리이미드가 변성되어 플렉시블 특성이 손실되거나, 후술하는 박리 공정에서 베이스 기판층(130)이 희생층(120)으로부터 용이하게 박리되지 않을 수 있다.
일 실시예에 있어서, 상기 LTPS 공정은 약 200oC내지 450oC의 온도에서 수행될 수 있다.
도 5a 내지 도 5c를 참조하면, 베이스 기판층(130)을 캐리어 기판(100)으로부터 분리 혹은 탈착시킨다. 이에 따라, 소자 구조물(140)이 형성된 베이스 기판층(130)을 포함하는 플렉시블 기판(150)을 수득할 수 있다.
도 5a에 도시된 바와 같이, 베이스 기판층(130)은 희생층(120)으로부터 박리될 수 있다. 이 경우, 캐리어 기판(100) 및 희생층(120) 까지를 고정 기구에 고정시키고 베이스 기판층(130)을 진공 흡착판 혹은 인력(manpower)에 의해 잡아당김으로써 쉽게 희생층(120)으로부터 박리시킬 수 있다.
상술한 바와 같이, 희생층(120)은 변성된 폴리이미드를 포함하며, 예를 들어 베이스 기판층(130) 보다 높은 취성 및 경도를 가지며, 베이스 기판층(130)과 상이한 CTE를 가질 수 있다. 특히, 베이스 기판층(130) 및 희생층(120)의 상이한 CTE 값에 의해 예를 들면, 베이스 기판층(130) 형성을 위한 열 경화 공정, LTPS 공정과 같은 상기 소자 공정 시 베이스 기판층(130) 및 희생층(120)의 계면에 스트레스가 집중될 수 있다. 따라서, 베이스 기판층(130)은 희생층(120)으로부터 인력만으로도 쉽게 박리될 수 있다.
도 5b에 도시된 바와 같이, 희생층(120)이 캐리어 기판(100)으로부터 박리될 수도 있다. 이 경우, 플렉시블 기판(150a)은 베이스 기판(130), 베이스 기판(130) 상면에 형성된 소자 구조물(140) 및 베이스 기판(130) 저면에 형성된 변성 폴리이미드층(120a)을 포함할 수 있다.
상술한 바와 같이, 예비 희생층(110)이 희생층(120)으로 변환되면서 화학적 성질이 변화함에 따라, 희생층(120)과 캐리어 기판(100) 사이의 접착 강도가 약화될 수 있다. 희생층(120) 및 베이스 기판층(130)은 공통적으로 폴리이미드 계열의 물질을 포함할 수 있으므로, 약한 상호작용에 의해 결합될 수 있다. 따라서, 희생층(120)과 캐리어 기판(100) 사이의 결합력이 희생층(120)과 베이스 기판층(130) 사이의 결합력 보다 더 작을 수도 있다.
이에 따라, 캐리어 기판(100)을 고정시키고 베이스 기판층(130)을 잡아당기는 경우, 희생층(120)이 베이스 기판층(130)과 결합된 상태로 캐리어 기판(100)으로부터 박리될 수 있다.
도 5c에 도시된 바와 같이, 베이스 기판층(130)을 박리시킬 때 희생층(120)의 일부는 캐리어 기판(100) 상에 잔류하고 일부는 베이스 기판층(130)과 함께 캐리어 기판(100)으로부터 박리될 수도 있다.
이에 따라, 플렉시블 기판(150b)은 베이스 기판(130), 베이스 기판(130) 상면에 형성된 소자 구조물(140) 및 베이스 기판(130) 저면에 형성된 변성 폴리이미드층(120b)을 포함할 수 있다.
도 5b 및 도 5c를 참조로 설명한 바와 같이, 상기 박리 공정 시 희생층(120)의 적어도 일부가 베이스 기판층(130)과 함께 캐리어 기판(100)으로부터 분리되어 플렉시블 기판(150a, 150b)의 변성 폴리이미드 층(120a, 120b)으로 제공될 수 있다. 따라서, 희생층(120)은 플렉시블 기판(150a, 150b)의 유연성 또는 플렉시블 특성을 손상시키지 않을 정도로 얇은 두께로 형성될 수 있다. 예시적인 실시예들에 따르면, 희생층(120)은 1um 이하의 두께로 형성될 수 있다.
본 발명의 예시적인 실시예들에 따르면, 상기 플렉시블 기판은 베이스 기판층(130)은 폴리이미드를 사용하여 형성되므로, 소정의 유연성을 가질 수 있다. 폴리이미드는 다른 고분자 수지 물질에 비해 상대적으로 우수한 내열성을 가지므로, LTPS 공정과 같은 소자 공정이 수행되는 동안 구조적 또는 기계적 안정성이 유지될 수 있다. 따라서, 상기 소자 공정 이후에도 상기 플렉시블 기판의 유연성이 보존될 수 있다.
또한, 베이스 기판층(130)과 캐리어 기판(100) 사이에 형성되며 변성 폴리이미드를 포함하는 희생층(120)을 통해 베이스 기판층(130)을 용이하게 캐리어 기판(100)으로부터 박리시킬 수 있다. 따라서, 예를 들면 레이저 리프트(laser lift) 공정과 같은 추가적인 박리 공정이 생략될 수 있으므로 상기 박리 공정에 의한 베이스 기판층(130) 및/또는 소자 구조물(140)의 손상을 방지할 수 있다.
추가적으로, 희생층(120)은 상술한 바와 같이 내열성이 우수한 폴리이미드를 통해 수득될 수 있다. 따라서, 희생층(120)을 다른 고분자 수지 물질을 사용하여 형성하는 경우, 열 처리 공정에 의해 상기 고분자 수지 물질로부터 발생하는 아웃개싱(outgassing) 현상을 방지할 수 있다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 플렉시블 표시 장치를 나타내는 단면도들이다.
예를 들면, 도 6a 및 도 6b는 유연성을 갖는 베이스 기판층을 포함하는 유기 발광 표시(Organic Light Emitting Display: OLED) 장치를 도시하고 있다. 그러나, 상기 플렉시블 표시 장치는 액정 표시(Liquid Crystal Display) 장치 구조를 가질 수도 있다.
한편, 도 1 내지 도 5c를 참조로 설명된 구성에 대해서는 동일한 참조 부호를 사용하며 이에 대한 상세한 설명은 생략한다.
도 6a 및 도 6b를 참조하면, 상기 플렉시블 표시 장치는 베이스 기판층(130) 상에 구비되는 버퍼층(205), 활성층(210a), 게이트 절연층(220), 게이트 전극(225), 제1 층간 절연층(230), 소스 전극(240), 드레인 전극(245) 및 제2 층간 절연층(250)을 포함할 수 있다. 활성층(210a), 게이트 절연층(220), 게이트 전극(225), 소스 전극(240) 및 드레인 전극(245)에 의해 스위칭 소자와 같은 전자 소자가 정의될 수 있다.
제2 층간 절연층(250) 상에는 발광 구조물이 배치될 수 있다. 상기 발광 구조물은 제1 전극(260), 화소 정의막(270), 유기 발광층(280) 및 제2 전극(290)을 포함할 수 있다. 상기 발광 구조물은 상기 전자 소자와 전기적으로 연결될 수 있다. 예를 들면, 제1 전극(260)과 드레인 전극(245)이 서로 전기적으로 연결될 수 있다. 한편, 상기 발광 구조물 상부에는 봉지층(295)이 더 배치될 수도 있다.
베이스 기판층(130)은 유연성 또는 플렉시블 특성을 갖는 고분자 물질을 포함할 수 있다. 예시적인 실시예들에 따르면, 베이스 기판층(130)은 폴리이미드를 포함할 수 있다.
버퍼층(205)은 베이스 기판층(130) 상에 배치되어, 유기 가스와 같은 불순물들이 베이스 기판층(130)으로부터 또는 베이스 기판층(130) 내부로 확산되는 것을 차단하는 역할을 수행할 수 있다. 또한, 버퍼층(205)으로써 베이스 기판층(130)의 평탄도가 향상될 수 있으며, 게이트 전극(225)과 같은 구조물 형성시 발생되어 베이스 기판층(130)으로 전달되는 응력을 감소시킬 수 있다. 버퍼층(205)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 실리콘 산질화물(SiOxNy) 을 포함할 수 있다. 이들은 단독으로 혹은 2 이상을 조합하여 사용될 수 있다.
버퍼층(205) 상에는 활성층(210a)이 배치될 수 있다. 활성층(210a)은 예를 들면, 폴리실리콘을 포함할 수 있다. 또한, 활성층(210a)은 양 단부에 p형 혹은 n형 불순물을 포함하는 소스 영역(213) 및 드레인 영역(215)을 포함할 수 있다. 소스 영역(213) 및 드레인 영역(215) 사이의 활성층(210a) 부분은 이온 혹은 전하가 이동하는 채널부(217)로 정의될 수 있다.
버퍼층(205) 상에는 활성층(210a)을 덮는 게이트 절연층(220)이 형성되고, 게이트 절연층(220) 상에는 게이트 전극(225)이 배치될 수 있다.
게이트 절연층(220)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물과 같은 절연물질을 포함할 수 있으며, 상기의 절연물질을 포함하는 단층 구조 또는 복층 구조를 가질 수 있다. 게이트 절연층(220)은 도 6a 및 도 6b에 도시된 바와 같이 활성층(210a)의 형태에 대응하여 돌출부를 포함할 수 있다. 이와는 달리, 게이트 절연층(220)은 실질적으로 평탄한 상면을 가질 수도 있다.
게이트 전극(225)은 게이트 절연층(220) 상에서 실질적으로 활성층(210a)의 채널부(217)와 중첩될 수 있다. 게이트 전극(225)은 상기 플렉시블 표시 장치의 게이트 라인(도시되지 않음)과 전기적으로 연결될 수 있다.
게이트 전극(225)은 알루미늄(Al), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc) 등과 같은 저저항 금속 물질, 상기 금속 물질의 합금 또는 상기 금속 물질의 질화물을 포함할 수 있다. 한편, 게이트 전극(225)은 인듐-주석 산화물(Indium Tin Oxide: ITO), 인듐-아연 산화물(Indium Zinc Oxide: IZO), 알루미늄 도핑된 아연 산화물(Aluminum doped Zinc Oxide: AZO) 등과 같은 투명 도전 물질을 포함할 수도 있다. 게이트 전극(225)은 상기 금속, 상기 합금, 상기 금속 질화물 및 상기 투명 도전성 물질 중 적어도 2 이상을 포함하는 복층 구조로 형성될 수도 있다.
한편, 활성층(210a), 게이트 절연층(220) 및 게이트 전극(225)에 의해 상기 플렉시블 표시 장치의 구동 트랜지스터가 정의될 수 있다.
게이트 절연층(220) 상에는 게이트 전극(225)을 덮는 제1 층간 절연층(230)이 형성될 수 있다. 제1 층간 절연층(230)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물과 같은 절연물질을 포함할 수 있으며, 상기의 절연물질을 포함하는 단층 구조 또는 복층 구조를 가질 수 있다. 제1 층간 절연층(230)은 도 6a 및 도 6b에 도시된 바와 같이 활성층(210a) 및 게이트 전극(225)의 형태에 대응하여 돌출부를 포함할 수 있다. 이와는 달리, 제1 층간 절연층(230)은 실질적으로 평탄한 상면을 가질 수도 있다.
소스 전극(240) 및 드레인 전극(245)은 제1 층간 절연층(230) 및 게이트 절연층(220)을 관통하여 각각 소스 영역(213) 및 드레인 영역(215)에 접속될 수 있다. 소스 전극(240) 및 드레인 전극(245)은 Al, Ag, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 저저항 금속, 이들의 합금 또는 이들 금속 질화물을 포함할 수 있다. 이와는 달리, 소스 전극(240) 및 드레인 전극(245)은 ITO, IZO, AZO 등과 같은 투명 도전성 물질을 포함할 수도 있다.
소스 전극(240)은 상기 플렉시블 표시 장치의 데이터 라인(도시되지 않음)과 전기적으로 연결될 수 있다. 한편, 상기 게이트 라인 및 상기 데이터 라인은 복수로 구비되어 서로 교차하며 연장할 수 있다. 또한 상기 게이트 라인 및 상기 데이터 라인의 교차부에 의해 화소 영역이 정의될 수 있다. 상기 구동 트랜지스터는 상기 화소 영역마다 배치될 수 있다.
제1 층간 절연층(230) 상에는 소스 전극(240) 및 드레인 전극(245)을 덮는 제2 층간 절연층(250)이 형성될 수 있다. 제2 층간 절연층(250)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물과 같은 절연물질을 포함할 수 있으며, 상기의 절연물질을 포함하는 단층 구조 또는 복층 구조를 가질 수 있다. 제2 층간 절연층(250)은 실질적으로 평탄한 상면을 가질 수 있으며, 상기 플렉시블 표시 장치의 평탄화층으로 제공될 수 있다.
제1 전극(260)은 제2 층간 절연층(250)을 관통하여 드레인 전극(245)과 전기적으로 연결될 수 있다. 제1 전극(260)은 ITO, ZTO, IZO, 아연 산화물, 주석 산화물 등과 같은 투명 도전성 물질을 포함하거나, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은, 네오디뮴 등의 금속 및/또는 이들의 합금을 포함할 수 있다. 제1 전극(260)은 상기 플렉시블 표시 장치의 화소 전극 및/또는 양극(anode)으로 제공될 수 있다.
화소 정의막(270)은 제2 층간 절연층(250) 상에 배치되어 제1 전극(260)의 주변부를 커버할 수 있다. 화소 정의막(270)은 상기 표시 장치의 발광 영역을 정의할 수 있으며, 화소 정의막(270)에 의해 커버되지 않은 제1 전극(260)의 면적이 실질적으로 상기 발광 영역의 단면적에 해당될 수 있다. 화소 정의막(270)은 폴리이미드 수지, 아크릴 수지, 벤조사이클로부텐(BCB) 등과 같은 감광성물질을포함할수있다. 이와는 달리, 화소 정의막(270)은 비감광성 유기 물질 또는 카본 블랙과 같은 무기 물질을 포함할 수도 있다.
유기 발광층(280)은 화소 정의막(270)의 측벽 및 화소 정의막(270)에 의해 노출된 제1 전극(260) 상에 배치될 수 있다. 제2 전극(290)은 화소 정의막(270) 및 유기 발광층(280) 상에 배치될 수 있다. 제1 전극(260) 및 제2 전극(290)에 인가된 전압에 의해 생성된 정공 및 전자가 유기 발광층(280) 내부에서 결합하여 여기자(exciton)이 생성되며, 상기 여기자가 기저 상태로 전이됨에 따라 소정의 광이 방출될 수 있다.
예시적인 실시예들에 있어서, 유기 발광층(280)과 제1 전극(260) 사이에 정공 수송층(hole transport layer: HTL)(도시되지 않음)이 추가로 배치될 수 있다. 또한, 유기 발광층(280)과 제2 전극(290) 사이에 전자 수송층(electron transport layer: ETL)(도시되지 않음)이 추가로 배치될 수 있다.
유기 발광층(280)은 적색(R)광, 녹색(G)광, 청색(B)광 등과 같은 서로 다른 색광들을 발생시키기 위한 발광 물질들을 포함할 수 있다. 또한, 유기 발광층(280)은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현하기 위한 복수의 발광 물질들이 적층되어 백색광을 발광하는 다층 구조를 가질 수도 있다.
상기 정공 수송층은 예를 들면, 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(NPB), 4,4'-비스[N-(3-메틸페닐)-N-페닐아미노]비페닐(TPD), N,N-디-1-나프틸-N,N-디페닐-1,1-비페닐-4,4-디아민(NPD), N-페닐카바졸, 폴리비닐카바졸 등의 정공 수송 물질을 포함할 수 있다.
상기 전자 수송층은 예를 들면, 트리스(8-퀴놀리놀라토)알루미늄(Alq3), 2-(4-비페닐릴)-5-4-터트-부틸페닐-1,3,4-옥시디아졸(PBD), 비스(2-메틸-8-퀴놀리놀라토)-4-페닐페놀라토-알루미늄(BAlq), 바쏘쿠프로인(BCP) 등의 전자 수송 물질을 포함할 수 있다.
제2 전극(290)은 리튬(Li), 칼슘(Ca), 불화리튬/칼슘(LiF/Ca), 불화리튬/알루미늄(LiF/Al), Al, Mg, Ag, Cr, W, Mo, Ti 등과 같은 금속, 이들의 합금 등을 포함할 수 있다. 이와는 달리, 제2 전극(290)은 ITO, IZO, ZTO, 아연 산화물, 주석 산화물 등의 투명 도전 물질을 포함할 수도 있다. 제2 전극(290)은 상기 표시 장치의 음극(cathode)으로 기능할 수 있다.
제2 전극(290)은 베이스 기판층(130)의 실질적인 전면 상에 배치되어 상기 플렉시블 표시 장치의 공통 전극으로 제공될 수 있다. 이와는 달리, 제2 전극(290)은 유기 발광층(280)과 함께 화소 정의막(270)의 상기 측벽에 의해 한정된 형태를 가질 수 있다. 이 경우, 제2 전극(290)은 각 화소 마다 패터닝될 수 있다.
제2 전극(290) 상에는 상기 발광 구조물을 보호하는 봉지층(295)이 배치될 수 있다. 봉지층(295)은 폴리이미드와 같은 유연성을 갖는 고분자 수지 물질을 포함할 수 있다.
일 실시예에 있어서, 도 6b에 도시된 바와 같이 베이스 기판층(130)의 저면에는 변성 폴리이미드층(120a)이 구비될 수 있다.
변성 폴리이미드층(120a)은 베이스 기판층(130)과 상이한 기계적, 물리적 및/또는 화학적 특성들을 가질 수 있다.
예를 들면, 변성 폴리이미드층(120a)은 베이스 기판층(130) 보다 높은 취성 및 경도를 가지며, 높은 산소 함량을 가질 수 있다. 또한, 변성 폴리이미드층(120a)은 베이스 기판층(130)보다 낮은 CTE를 가질 수 있다. 추가적으로, 변성 폴리이미드층(120a)은 베이스 기판층(130) 보다 짙은 색상을 가질 수 있다.
변성 폴리이미드층(120a)이 베이스 기판층(130)의 저면을 커버하므로, 변성 폴리이미드층(120a)은 베이스 기판층(130)의 외부 환경에 의한 손상을 방지하는 보호층 역할을 수행할 수 있다. 한편, 변성 폴리이미드층(120a)은 상기 플렉시블 표시 장치의 유연성을 약화시키지 않도록 얇은 두께, 예를 들면 1um 이하의 두께를 가질 수 있다.
도 7 내지 도 13c는 예시적인 실시예들에 따른 플렉시블 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 1 내지 도 5c를 참조로 설명한 공정 및/또는 재료와 실질적으로 동일하거나 유사한 공정 및/또는 재료들에 대한 상세한 설명은 생략한다.
도 7을 참조하면, 도 1 내지 도 3을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행한다. 이에 따라, 캐리어 기판(100) 상에 희생층(120)을 형성하고 희생층(120) 상에 베이스 기판층(130)을 형성할 수 있다.
예시적인 실시예들에 따르면, 희생층(120)은 폴리이미드를 포함하는 예비 희생층을 형성한 후, 상기 예비 희생층을 약 300oC내지 약 600oC의 온도, 또는 약 450oC내지 약 600oC온도에서 열처리 함으로써 수득될 수 있다. 베이스 기판층(130) 폴리아믹산과 같은 폴리이미드 전구체 조성물을 코팅한 후, 열 경화를 통해 형성될 수 있다. 희생층(120)은 상술한 바와 같이 베이스 기판층(130)에 포함된 폴리이미드와 상이한 기계적, 물리적 및/또는 화학적 특성을 갖는 변성 폴리이미드를 포함할 수 있다.
도 8을 참조하면, 베이스 기판층(130) 상에 버퍼층(205)을 형성하고, 버퍼층(205) 상에 예비 활성층(210)을 형성할 수 있다.
버퍼층(205)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 실리콘 화합물을 사용하여 화학 기상 증착(chemical vapor deposition: CVD) 공정, 플라즈마 증대 화학 기상 증착(plasma enhanced chemical vapor deposition: PECVD) 공정, 고밀도 플라즈마-화학 기상 증착(high density plasma-chemical vapor deposition: HDP-CVD) 공정, 스핀 코팅(spin coating) 등을 통해 형성될 수 있다.
예비 활성층(210)은 예를 들면, 비정질 실리콘과 같은 반도체 물질을 사용하여 버퍼층(205) 상에 반도체막을 증착한 후, 이를 패터닝하여 형성될 수 있다. 상기 반도체막은 CVD 공정, 물리 기상 증착(Physical Vapor Deposition: PVD) 공정, 스퍼터링(sputtering) 공정, 원자층 증착(Atomic Layer Deposition: ALD) 공정 등을 통해 형성될 수 있다.
도 9를 참조하면, 예비 활성층(210)을 결정화 공정을 통해 폴리실리콘을 포함하는 활성층(210a)으로 변환시킬 수 있다.
상기 결정화 공정은 레이저 어닐링 공정 또는 LTPS 공정과 같은 열 처리 공정을 포함할 수 있다. 상기 LTPS 공정은 약 200oC내지 500oC의 온도에서 수행될 수 있다. 일 실시예에 있어서, 상기 LTPS 공정은 약 200oC내지 450oC의 온도에서 수행될 수 있다.
예시적인 실시예들에 따르면, 베이스 기판층(130) 및 희생층(120)은 상기의 온도 범위에서 실질적으로 안정한 폴리이미드 계열의 물질을 포함할 수 있다. 따라서, 예를 들면 상기 LTPS 공정 이후에도 베이스 기판층(130)의 유연성 또는 플렉시블 특성은 실질적으로 보존될 수 있다.
이후, 버퍼층(205) 상에 활성층(210a)을 덮는 게이트 절연층(220)을 형성하고, 게이트 절연층(220) 상에 활성층(210a)과 중첩되는 게이트 전극(225)을 형성할 수 있다.
게이트 절연층(220)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물과 같은 절연물질을 사용하여 형성될 수 있다. 게이트 절연층(220)은 단층 구조로 형성되거나, 예를 들어 실리콘 산화물 층 및 실리콘 산질화물 층을 포함하는 복층 구조로 형성될 수 있다. 게이트 절연층(220)은 CVD 공정, PECVD 공정, 스핀 코팅 공정, 진공 증착 공정 등을 수행하여 수득될 수 있다.
게이트 전극(225)은 게이트 절연층(220) 상에 제1 도전막을 형성한 후, 상기 제1 도전막을 패터닝하여 형성될 수 있다. 상기 제1 도전막은 Al, Ag, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 금속 물질, 상기 금속들의 합금 또는 상기 금속들의 질화물을 사용하여 형성될 수 있다. 이와는 달리, 상기 제1 도전막은 ITO, IZO, AZO 등과 같은 투명 도전성 물질을 사용하여 형성될 수도 있다. 상기 제1 도전막은 단층 구조 또는 상기 금속, 상기 합금, 상기 금속 질화물 및 상기 투명 도전 물질 중 적어도 2 이상을 포함하는 복층 구조로 형성될 수 있다. 한편, 상기 제1 도전막은 스퍼터링 공정, ALD 공정, 펄스 레이저 증착(Pulse Laser Deposition: PLD) 공정, 진공 증착 공정, PVD 공정 등을 통해 수득될 수 있다.
예시적인 실시예들에 따르면, 게이트 전극(225)은 상기 플렉시블 표시 장치의 게이트 라인과 일체로 혹은 전기적으로 연결되도록 형성될 수 있다. 이 경우, 상기 게이트 라인 및 게이트 전극(225)은 상기 제1 도전막으로부터 동일한 패터닝 공정에 의해 형성될 수 있다.
도 10을 참조하면, 게이트 전극(225)을 이온 주입 마스크로 사용하여 p형 불순물 또는 n형 불순물을 활성층(210a) 내부로 주입할 수 있다. 이에 따라, 게이트 전극(225)과 실질적으로 중첩되지 않는 활성층(210a)의 단부들은 상기 불순물이 도핑된 소스 영역(213) 및 드레인 영역(215)으로 변환될 수 있다. 한편, 소스 영역(213) 및 드레인 영역(215) 사이의 활성층(210a) 부분은 채널부(217)로 정의될 수 있다.
이후, 게이트 절연층(220) 상에 게이트 전극(225)을 덮는 제1 층간 절연층(230)을 형성할 수 있다. 제1 층간 절연층(230)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물과 같은 절연물질을 사용하여 CVD 공정, PECVD 공정, 스핀 코팅 공정, 진공 증착 공정 등을 통해 형성될 수 있다.
도 11을 참조하면, 제1 층간 절연층(230) 및 게이트 절연층(220)을 관통하여 각각 소스 영역(213) 및 드레인 영역(215)과 접속되는 소스 전극(240) 및 드레인 전극(245)을 형성할 수 있다. 제1 층간 절연층(230) 상에는 소스 전극(240) 및 드레인 전극(245)을 덮는 제2 층간 절연층(250)을 형성할 수 있다.
예를 들면, 제1 층간 절연층(230) 및 게이트 절연층(220)을 부분적으로 식각하여 각각 소스 영역(213) 및 드레인 영역(215)을 적어도 부분적으로 노출시키는 제1 개구부(235) 및 제2 개구부(237)를 형성할 수 있다. 제1 층간 절연층(230) 상에 제1 및 제2 개구부들(235, 237)을 채우는 제2 도전막을 형성한 후, 상기 제2 도전막을 패터닝하여 소스 전극(240) 및 드레인 전극(245)을 형성할 수 있다.
상기 제2 도전막은 Al, Ag, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 저저항 금속, 이들의 합금 또는 이들 금속 질화물을 사용하여 형성될 수 있다. 이와는 달리, 상기 제2 도전막은 ITO, IZO, AZO 등과 같은 투명 도전성 물질을 사용하여 형성될 수 있다. 한편, 상기 제2 도전막은 스퍼터링 공정, ALD 공정, PVD 공정, PLD 공정 등을 통해 수득될 수 있다.
예시적인 실시예들에 있어서, 소스 전극(240)은 상기 플렉시블 표시 장치의 데이터 라인(도시되지 않음)과 일체로 혹은 전기적으로 연결되도록 형성될 수 있다. 이 경우, 소스 전극(240), 드레인 전극(245) 및 상기 데이터 라인은 상기 제2 도전막으로부터 동일한 패터닝 공정을 통해 형성될 수 있다.
제2 층간 절연층(250)은 실리콘 질화물 또는 실리콘 산질화물과 같은 절연물질을 사용하여 CVD 공정, PECVD 공정, 스핀 코팅 공정, 진공 증착 공정 등을 통해 형성될 수 있다. 제2 층간 절연층(250)은 실질적으로 평탄한 상면을 갖도록 충분한 두께로 형성될 수 있다. 일 실시예에 있어서, 제2 층간 절연층(250) 상면에 대해 추가적인 평탄화 공정을 더 수행할 수도 있다.
도 12를 참조하면, 제2 층간 절연층(250) 상에 제1 전극(260), 화소 정의막(270), 유기 발광층(280) 및 제2 전극(290)을 포함하는 발광 구조물을 형성한다.
예를 들면, 제2 층간 절연층(250)을 부분적으로 식각하여 드레인 전극(245)을 적어도 부분적으로 노출시키는 제3 개구부를 형성할 수 있다. 상기 제3 개구부를 채우는 제3 도전막을 제2 층간 절연층(250) 상에 형성 후, 상기 제3 도전막을 패터닝하여 제1 전극(260)을 수득할 수 있다.
상기 제3 도전막은 ITO, ZTO, IZO, 아연 산화물, 주석 산화물 등과 같은 투명 도전성 물질을 사용하거나, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은, 네오디뮴 등과 같은 일함수가 낮은 금속 및/또는 이들의 합금을 사용하여 형성될 수 있다. 상기 제3 도전막은 스퍼터링 공정, ALD 공정, PVD 공정, PLD 공정, 프린팅 공정 등을 통해 형성될 수 있다.
화소 정의막(270)은 아크릴계 수지, 폴리이미드계 수지, BCB 등과 같은 감광성물질층을제2 층간 절연층(250) 및 제1 전극(260) 상에 형성한 후, 상기 감광성 물질층을 선택적으로 노광 및 현상하여 형성될 수 있다. 이에 따라, 제1 전극(260)이 부분적으로 노출될 수 있다. 이와는 달리. 비감광성 유기 물질층 혹은 카본 블랙과 같은 무기 물질층을 형성한 후, 상기 비감광성 유기 물질층 혹은 상기 무기 물질층을 부분적으로 식각하여 화소 정의막(270)을 수득할 수도 있다.
유기 발광층(280)은 적색광, 녹색광, 청색광 등과 같은 서로 다른 색광들을 발생시키기 위한 유기 발광 물질들을 사용하여 형성할 수 있다. 또한, 유기 발광층(280)은 상기 유기 발광 물질들을 혼합하여 백색광을 발광하도록 형성될 수 있다. 유기 발광층(280)은 스핀 코팅 공정, 롤 프린팅 공정, 노즐 프린팅 공정, 잉크젯 프린팅 공정, 도너 기판을 활용한 전사 공정 등을 이용하여 화소 정의막(270) 측벽에 의해 한정되도록 형성될 수 있다.
일 실시예에 있어서, 유기 발광층(280)과 제1 전극(260) 사이에 상술한 정공 수송 물질을 사용하여 정공 수송층을 추가로 형성할 수 있다. 또한 유기 발광층(280) 상에는 상술한 전자 수송 물질을 사용하여 전자 수송층을 추가로 형성할 수 있다. 상기 정공 수송층 및 상기 전자 수송층은 스핀 코팅 공정, 롤 프린팅 공정, 노즐 프린팅 공정, 잉크젯 프린팅 공정, 도너 기판을 활용한 전사 공정 등을 통해 형성될 수 있다.
제2 전극(290)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Cr, W, Mo, Ti 등과 같은 금속 또는 이들의 합금을 사용하여 형성될 수 있다. 이와는 달리, 제2 전극(290)은 ITO, IZO, ZTO, 아연 산화물, 주석 산화물 등의 투명 도전 물질을 사용하여 형성될 수도 있다. 제2 전극(290)은 스퍼터링 공정, ALD 공정, PVD 공정, PLD 공정, 프린팅 공정 등을 통해 수득될 수 있다.
제2 전극(290)은 베이스 기판층(130)의 실질적인 전면을 커버하도록 형성될 수도 있다. 이와는 달리, 제2 전극(290)은 각 화소 마다 화소 정의막(270)의 상기 측벽에 의해 한정되도록 패터닝될 수도 있다.
일 실시예에 있어서, 제2 전극(290) 상부에는 폴리이미드와 같은 유연성을 갖는 고분자 수지를 사용하여 봉지층(295)을 더 형성할 수도 있다.
도 13a 내지 도 13c를 참조하면, 도 5a 내지 도 5c를 참조로 설명한 공정과 실질적으로 동일하거나 유사한 공정을 수행할 수 있다. 이에 따라, 베이스 기판층(130)을 캐리어 기판(100)으로부터 분리시킴으로써 예시적인 실시예들에 따른 플렉시블 표시 장치를 수득할 수 있다.
도 13a에 도시된 바와 같이, 베이스 기판층(130)은 희생층(120)으로부터 완전히 분리될 수 있다(도 5a 참조).
한편, 도 13b 및 도 13c에 도시된 바와 같이, 베이스 기판층(130)의 저면에 희생층(120)이 부착된 채로 분리되어 상기 플렉시블 표시 장치는 변성 폴리이미드층(120a, 120b)를 더 포함할 수도 있다.
도 13b에 도시된 바와 같이, 희생층(120)이 베이스 기판층(130)에 부착된 채로 캐리어 기판(100)으로 분리될 수 있다(도 5b 참조). 또한, 도 13c에 도시된 바와 같이 희생층(120)의 일부는 캐리어 기판(100) 상에 잔류하고 일부는 베이스 기판층(130)과 함께 캐리어 기판(100)으로부터 박리될 수도 있다(도 5c 참조).
배리어 기판층(130)에 잔류하는 변성 폴리이미드 층(120b, 120c)은 배리어 기판층(130) 상기 저면을 커버하여 습기와 같은 외부 환경으로부터 상기 플렉시블 표시 장치를 보호할 수 있다.
본 발명의 예시적인 실시예들에 따르면, 베이스 기판층(130)을 LTPS 공정과 같은 소자 공정이 진행되는 온도에서 안정한 폴리이미드를 사용하여 형성하므로 상기 소자 공정이 완료된 후에도 베이스 기판층(130)의 유연성을 유지시킬 수 있다. 또한, 변성 폴리이미드를 포함하는 희생층(120)을 통해 베이스 기판층(130)을 캐리어 기판(100)으로부터 용이하게 분리시킬 수 있다.
이하에서는 구체적인 실험예를 통해 예시적인 실시예들에 따른 희생층의 특성에 대해 설명한다.
실험예 1: 희생층의 질량 감소 평가
유리 기판 상에 폴리아믹산 전구체를 NMP에 용해시킨 조성물을 도포하였다. 상기 조성물을 100oC의 온도에서 열 경화시켜 폴리이미드를 포함하는 희생층을 형성하였다. 상기 희생층을 승온시키면서 열 처리하였다. 상기 열 처리 전후의 상기 희생층의 질량을 비교하여 온도 변화에 따른 질량 손실 비율을 측정하였다.
도 14는 희생층의 온도 변화에 따른 질량 감소를 나타내는 그래프이다.
도 14를 참조하면, 300oC까지 상기 희생층의 질량은 실질적으로 변화없이 균일하게 유지되었다. 따라서, 상기 열 처리 온도가 300oC미만인 경우 실질적으로 폴리이미드 층의 구조 및/또는 조성에 변화가 없음을 알 수 있다.
상기 열 처리 온도가 300oC를 초과하면서, 상기 희생층의 질량이 미소하게 감소하였으며, 450oC를 초과하면서 상기 희생층의 질량 감소 추세가 증가하는 것을 확인하였다. 또한, 500oC를 초과하면서 상기 희생층의 질량이 급격히 감소하기 시작하였다. 상기 열 처리 온도가 600oC에 도달하는 경우, 상기 희생층의 질량은 초기 질량 대비 8% 감소하였다. 상기 열 처리 온도가 600oC를 초과하는 경우 상기 희생층은 10% 이상 질량이 감소하게 됨을 예측할 수 있다.
따라서, 변성 폴리이미드를 포함하는 희생층을 수득하기 위해서 약 300oC이상의 온도에서 열 처리를 수행할 수 있으며, 실질적인 변성 폴리이미드로 전이되는 임계 온도는 약 450oC내외로 설정될 수 있다. 또한, 500oC이상의 온도에서 상기 열 처리를 진행할 경우 상기 변성 폴리이미드로 보다 빠르게 전이시킬 수 있으나, 600oC이상의 온도에서 상기 열 처리를 진행할 경우 희생층의 손실 정도가 증가할 수 있음을 예측할 수 있다.
실험예 2: 희생층의 조성 평가
유리 기판 상에 실험예 1과 동일한 방법으로 폴리이미드를 포함하는 희생층을 형성하였다. 상기 희생층을 450oC온도 및 공기 분위기 하에서 2시간 동안 열 처리하였다. 상기 열 처리 결과 상기 희생층이 짙은 노란색으로 변색되었다. 또한, 상기 열 처리 전(비교예) 및 열처리 후(실시예)의 상기 희생층의 조성을 X선 광전자 분광법(X-ray Photoelectron Spectroscopy:　XPS)을 이용하여 분석하였다. 상기 분석 결과를 하기 표 1에 나타낸다.
구분 탄소(C) 질소(N) 산소(O) 규소(Si)
비교예 77.43% 8.86% 12.94% 0.76%
실시예 72.51% 12.2% 14.79% 0.49%
표 1을 참조하면, 실험예 1에서 언급한 바와 같이 변성 폴리이미드로 전이되기 위한 임계 온도인 약 450oC에서 열 처리를 수행한 결과, 열 처리 전 희생층에 포함된 폴리이미드의 구조 및 조성이 열 처리 후 변화되어 상기 변성 폴리이미드로 전이가 진행됨을 알 수 있다.
본 발명의 예시적인 실시예들에 따르면, 폴리이미드 및 변성 폴리이미드를 포함하는 베이스 기판층 및 희생층을 활용하여 고온 공정에서 안정하며 쉽게 캐리어 기판으로부터 박리가 가능한 플렉시블 기판을 제조할 수 있다.
상기 플렉시블 기판은 플렉시블 반도체 장치, 플렉시블 OLED 장치와 같은 각종 플렉시블 표시 장치에 효과적으로 적용될 수 있다.
100: 캐리어 기판 110: 예비 희생층
120: 희생층 120a, 120b: 변성 폴리이미드 층
130: 베이스 기판층 140: 소자 구조물
150, 150a, 150b: 플렉시블 기판
205: 버퍼층 210: 예비 활성층
210a: 활성층 213: 소스 영역
215: 드레인 영역 220: 게이트 절연층
225: 게이트 전극 230: 제1 게이트 절연층
235: 제1 개구부 237: 제2 개구부
240: 소스 전극 245: 드레인 전극
250: 제2 층간 절연층 260: 제1 전극
270: 화소 정의막 280: 유기 발광층
290: 제2 전극 295: 봉지층

Claims (20)

  1. 캐리어 기판 상에 폴리이미드를 포함하는 예비 희생층을 형성하는 단계;
    상기 예비 희생층을 변성 폴리이미드를 포함하는 희생층으로 변환시키는 단계;
    상기 희생층 상에 폴리이미드를 포함하는 베이스 기판층을 형성하는 단계;
    상기 베이스 기판층 상에 소자 구조물을 형성하는 단계; 및
    상기 소자 구조물을 포함한 상기 베이스 기판층을 상기 캐리어 기판으로부터 분리시키는 단계를 포함하는 플렉시블 기판의 제조 방법.
  2. 제1항에 있어서, 상기 예비 희생층을 형성하는 단계는,
    상기 캐리어 기판 상에 폴리이미드 전구체 조성물을 사용하여 제1 코팅막을 형성하는 단계; 및
    상기 제1 코팅막을 열 경화 공정을 통해 상기 예비 희생층으로 변환시키는 단계를 포함하는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  3. 제2항에 있어서, 상기 열 경화 공정은 약 50oC내지 약 300oC의 온도에서 수행되는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  4. 제1항에 있어서, 상기 예비 희생층을 상기 희생층으로 변환시키는 단계는 상기 예비 희생층에 대해 약 300oC내지 약 900oC의 온도 범위에서 열 처리 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  5. 제4항에 있어서, 상기 열 처리 공정은 약 300oC내지 약 600oC의 온도 범위에서 수행되는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  6. 제4항에 있어서, 상기 희생층은 상기 예비 희생층보다 높은 취성 및 경도를 갖는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  7. 제4항에 있어서, 상기 희생층은 상기 예비 희생층 보다 높은 산소 함량을 갖는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  8. 제4항에 있어서, 상기 희생층 및 상기 예비 희생층은 서로 다른 열팽창 계수(Coefficient of Thermal Expansion: CTE)를 갖는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  9. 제8항에 있어서, 상기 희생층은 음(-)의 CTE를 가지며, 상기 예비 희생층은 양(+)의 CTE를 갖는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  10. 제1항에 있어서, 상기 베이스 기판층을 형성하는 단계는,
    상기 희생층 상에 폴리이미드 전구체 조성물을 사용하여 제2 코팅막을 형성하는 단계; 및
    상기 제2 코팅막을 약 50oC내지 약 300oC의 온도에서 열 경화 시키는 단계를 포함하는 것을 특징으로 하는 플렉시블 기판의 제조 방법
  11. 제1항에 있어서, 상기 소자 구조물을 형성하는 단계는,
    상기 베이스 기판층 상에 활성층을 형성하는 단계; 및
    상기 활성층에 대해 결정화 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  12. 제11항에 있어서, 상기 결정화 공정은 약 200oC내지 500oC의 온도에서 수행되는 것을 특징으로 하는 플렉시블 기판의 제조 방법.
  13. 폴리이미드를 포함하는 베이스 기판층;
    상기 베이스 기판층 상에 배치되는 전자 소자;
    상기 베이스 기판층 상에 배치되며 상기 전자 소자와 전기적으로 연결되는 발광 구조물; 및
    상기 베이스 기판층 저면 상에 형성된 변성 폴리이미드층을 포함하는 플렉시블 표시 장치.
  14. 제13항에 있어서, 상기 변성 폴리이미드층은 상기 베이스 기판층 보다 짙은 색상을 갖는 것을 특징으로 하는 플렉시블 표시 장치,
  15. 제13항에 있어서, 상기 변성 폴리이미드층은 상기 베이스 기판층 보다 높은 산소 함량, 취성 및 경도를 가지며, 상기 베이스 기판층 보다 낮은 CTE를 갖는 것을 특징으로 하는 플렉시블 표시 장치.
  16. 제13항에 있어서, 상기 전자 소자는 활성층을 포함하는 박막 트랜지스터를 포함하는 것을 특징으로 하는 플렉시블 표시 장치.
  17. 제16항에 있어서, 상기 발광 구조물은,
    상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 배치되는 유기 발광층; 및
    상기 유기 발광층 상에 배치되는 제2 전극을 포함하는 것을 특징으로 하는 플렉시블 표시 장치.
  18. 캐리어 기판 상에 폴리이미드를 포함하는 예비 희생층을 형성하는 단계;
    상기 예비 희생층을 변성 폴리이미드를 포함하는 희생층으로 변환시키는 단계;
    상기 희생층 상에 폴리이미드를 포함하는 베이스 기판층을 형성하는 단계;
    상기 베이스 기판층 상에 전자 소자를 형성하는 단계;
    상기 베이스 기판층 상에 상기 전자 소자와 전기적으로 연결되는 발광 구조물을 형성하는 단계; 및
    상기 전자 소자 및 상기 발광 구조물을 포함한 상기 베이스 기판층을 상기 캐리어 기판으로부터 분리시키는 단계를 포함하는 플렉시블 표시 장치의 제조 방법.
  19. 제18항에 있어서, 상기 베이스 기판층을 상기 캐리어 기판으로부터 분리시키는 단계에 의해 상기 희생층의 적어도 일부가 상기 베이스 기판층 저면 상에 잔류하는 것을 특징으로 하는 플렉시블 표시 장치의 제조 방법.
  20. 제18항에 있어서, 상기 예비 희생층을 상기 희생층으로 변환시키는 단계는 상기 예비 희생층에 대해 약 300oC내지 약 900oC의 온도 범위에서 열 처리 공정을 수행하는 단계를 포함하며,
    상기 베이스 기판층 상에 상기 전자 소자를 형성하는 단계는
    상기 베이스 기판층 상에 예비 활성층을 형성하는 단계; 및
    상기 예비 활성층에 대해 약 200oC내지 500oC의 온도에서 결정화 공정을 수행하여 활성층을 형성하는 단계를 포함하는 것을 특징으로 하는 플렉시블 표시 장치의 제조 방법.
KR1020130166966A 2013-12-30 2013-12-30 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법 KR20150077969A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130166966A KR20150077969A (ko) 2013-12-30 2013-12-30 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법
US14/520,518 US20150187849A1 (en) 2013-12-30 2014-10-22 Methods of manufacturing flexible substrates, flexible display devices and methods of manufacturing flexible display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130166966A KR20150077969A (ko) 2013-12-30 2013-12-30 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150077969A true KR20150077969A (ko) 2015-07-08

Family

ID=53482766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166966A KR20150077969A (ko) 2013-12-30 2013-12-30 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20150187849A1 (ko)
KR (1) KR20150077969A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115437A (ko) * 2016-04-07 2017-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
WO2018124488A1 (ko) * 2016-12-27 2018-07-05 전자부품연구원 Led 실장형 디스플레이 및 그의 제조 방법
KR20190033078A (ko) * 2016-07-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
KR20190108545A (ko) * 2019-09-16 2019-09-24 전자부품연구원 Led 실장형 디스플레이 및 그의 제조 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099442B2 (en) 2013-08-05 2015-08-04 Micron Technology, Inc. Conductive interconnect structures incorporating negative thermal expansion materials and associated systems, devices, and methods
KR102336684B1 (ko) * 2015-08-25 2021-12-08 삼성디스플레이 주식회사 플렉서블 디스플레이 장치의 제조 방법
KR102593532B1 (ko) * 2016-06-03 2023-10-26 삼성디스플레이 주식회사 이방성 도전 필름 및 이를 이용한 디스플레이 장치
KR20180033375A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2018066773A (ja) * 2016-10-17 2018-04-26 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
KR102649238B1 (ko) * 2016-10-26 2024-03-21 삼성디스플레이 주식회사 표시패널, 이를 포함하는 적층 기판, 및 표시패널 제조방법
KR20180046418A (ko) * 2016-10-27 2018-05-09 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP6755202B2 (ja) * 2017-02-09 2020-09-16 住友化学株式会社 有機電子デバイスの製造方法
JP2019020509A (ja) * 2017-07-13 2019-02-07 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
CN107565064B (zh) * 2017-07-28 2019-08-13 武汉华星光电半导体显示技术有限公司 柔性显示器的制作方法以及制作柔性显示器的基板
CN107819073B (zh) * 2017-10-26 2020-01-17 武汉华星光电半导体显示技术有限公司 基板及oled器件的制作方法
CN109244111A (zh) * 2018-08-31 2019-01-18 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN110299466B (zh) * 2019-06-17 2022-06-14 纳晶科技股份有限公司 一种基板及剥离方法
CN110581231B (zh) * 2019-09-02 2022-07-29 武汉华星光电半导体显示技术有限公司 显示装置的制备方法
CN111509124A (zh) * 2020-04-26 2020-08-07 武汉华星光电半导体显示技术有限公司 一种衬底基板及其制备方法、显示面板
CN112002740A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 基板及其分离方法、显示面板
CN113363164A (zh) * 2021-06-29 2021-09-07 广东佛智芯微电子技术研究有限公司 一种方体芯片封装方法及其封装结构
WO2024087063A1 (zh) * 2022-10-26 2024-05-02 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3714244B2 (ja) * 2001-12-14 2005-11-09 セイコーエプソン株式会社 半透過・反射型電気光学装置の製造方法、半透過・反射型電気光学装置、および電子機器
EP1573800A2 (en) * 2002-11-08 2005-09-14 Koninklijke Philips Electronics N.V. Flexible semiconductor device and method of manufacturing the same
JP4606767B2 (ja) * 2004-04-14 2011-01-05 共同印刷株式会社 表示装置用素子基板の製造方法
WO2006048229A1 (en) * 2004-11-01 2006-05-11 Micronic Laser Systems Ab Method of producing ultra-flat reflective mems optical elements
US8525340B2 (en) * 2010-06-11 2013-09-03 Premitec, Inc. Flexible electronic devices and related methods
JP5355618B2 (ja) * 2011-03-10 2013-11-27 三星ディスプレイ株式會社 可撓性表示装置及びこの製造方法
KR101774278B1 (ko) * 2011-07-18 2017-09-04 엘지디스플레이 주식회사 플렉서블 표시장치의 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115437A (ko) * 2016-04-07 2017-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
US11296132B2 (en) 2016-04-07 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
US11791350B2 (en) 2016-04-07 2023-10-17 Semiconductor Energy Laboratory Co., Ltd. Peeling method and manufacturing method of flexible device
KR20190033078A (ko) * 2016-07-29 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
KR20220054890A (ko) * 2016-07-29 2022-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
US11616206B2 (en) 2016-07-29 2023-03-28 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
WO2018124488A1 (ko) * 2016-12-27 2018-07-05 전자부품연구원 Led 실장형 디스플레이 및 그의 제조 방법
KR20180075825A (ko) * 2016-12-27 2018-07-05 전자부품연구원 Led 실장형 디스플레이 및 그의 제조 방법
KR20190108545A (ko) * 2019-09-16 2019-09-24 전자부품연구원 Led 실장형 디스플레이 및 그의 제조 방법

Also Published As

Publication number Publication date
US20150187849A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
KR20150077969A (ko) 플렉시블 기판의 제조 방법, 플렉시블 표시 장치 및 플렉시블 표시 장치의 제조 방법
US10084154B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
TWI734673B (zh) 透明顯示基板及包含其之透明顯示裝置
US10020352B2 (en) Substrate structure
US20170069871A1 (en) Transparent display devices and method of manufacturing the same
KR102416742B1 (ko) 투명 표시 장치
JP6054589B2 (ja) 有機発光装置
US10090184B2 (en) Carrier substrate, method of manufacturing the same, and method of manufacturing flexible display device using the carrier substrate
KR100770127B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
US9564605B2 (en) Transparent display devices including a polymer substrate comprising colored particles with improved flexible and mechanical properties
US9306071B2 (en) Organic light-emitting display device including a flexible TFT substrate and stacked barrier layers
KR20110062382A (ko) 플렉서블 디스플레이 장치의 제조 방법
KR20110057985A (ko) 플렉서블 디스플레이 장치 및 그의 제조방법
US7538017B2 (en) Method of manufacturing a thin film transistor, a thin film transistor manufactured by the method, a method of manufacturing flat panel display device, and a flat panel display device manufactured by the method
US8435810B2 (en) Method of manufacturing organic light emitting display device
CN104347665B (zh) 制造有机发光显示设备的方法
WO2014038141A2 (en) Display unit, method of manufacturing display unit, and electronic apparatus
US8399905B2 (en) Flat panel display apparatus
KR100670355B1 (ko) 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR102216680B1 (ko) 유기발광표시장치
US20090153025A1 (en) Method of manufacturing organic light emitting display apparatus
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR102108174B1 (ko) 유기 발광 구조물의 제조 방법 및 유기 발광 표시 장치의 제조 방법
US20120028386A1 (en) Method of manufacturing organic light emitting display

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid