JPH08298329A - 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 - Google Patents
多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法Info
- Publication number
- JPH08298329A JPH08298329A JP7103641A JP10364195A JPH08298329A JP H08298329 A JPH08298329 A JP H08298329A JP 7103641 A JP7103641 A JP 7103641A JP 10364195 A JP10364195 A JP 10364195A JP H08298329 A JPH08298329 A JP H08298329A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous
- thin film
- germanium
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims description 11
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 69
- 239000010408 film Substances 0.000 claims abstract description 68
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 68
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 238000000137 annealing Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 42
- 239000007789 gas Substances 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- 229910000077 silane Inorganic materials 0.000 claims description 9
- 239000011737 fluorine Substances 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 8
- 229910000078 germane Inorganic materials 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 18
- 239000011521 glass Substances 0.000 abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000001953 recrystallisation Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 2
- 229910001634 calcium fluoride Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 229910003447 praseodymium oxide Inorganic materials 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
- H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/058—Ge germanium
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】多結晶シリコン膜を使用し、キャリアの易動度
と明暗比が大きく、かつ特性の均一性や信頼性に優れた
薄膜トランジスタを製造する方法を提供する。 【構成】ソース電極２及びドレイン電極３が形成された
ガラス基板１上に、非晶質シリコン層５ａと非晶質ゲル
マニウム層６ａとゲート絶縁膜７を順次形成し、そのの
ち、レーザ光１０の照射によるアニールか６００℃以上
でのアニールによって、非晶質ゲルマニウム層６ａと非
晶質シリコン層５ａとを再結晶化させ、多結晶ゲルマニ
ウム層と多結晶シリコン層とする。
と明暗比が大きく、かつ特性の均一性や信頼性に優れた
薄膜トランジスタを製造する方法を提供する。 【構成】ソース電極２及びドレイン電極３が形成された
ガラス基板１上に、非晶質シリコン層５ａと非晶質ゲル
マニウム層６ａとゲート絶縁膜７を順次形成し、そのの
ち、レーザ光１０の照射によるアニールか６００℃以上
でのアニールによって、非晶質ゲルマニウム層６ａと非
晶質シリコン層５ａとを再結晶化させ、多結晶ゲルマニ
ウム層と多結晶シリコン層とする。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイ装置
やプロジェクションテレビジョン装置等に応用されてい
る電界効果型薄膜トランジスタ（以下、薄膜トランジス
タと称する）の製造方法に関し、特に、多結晶シリコン
膜を使用する薄膜トランジスタの製造方法に関する。
やプロジェクションテレビジョン装置等に応用されてい
る電界効果型薄膜トランジスタ（以下、薄膜トランジス
タと称する）の製造方法に関し、特に、多結晶シリコン
膜を使用する薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】多結晶シリコン膜を用いた薄膜トランジ
スタ（ＴＦＴ;Thin Film Transistor）を絶縁性の基板
上に形成する方法としては、固相成長法やエキシマレー
ザ法が広く用いられている。固相成長法及びエキシマレ
ーザ法では、スパッタ法、プラズマＣＶＤ法、減圧ＣＶ
Ｄ法または熱ＣＶＤ法などの方法によって基板上に非晶
質シリコン膜を形成した後に、熱的エネルギを加えるこ
とによりこの非晶質（アモルファス）シリコン膜を多結
晶化することが一般的である。例えば、高温固相成長法
を用いて透明な絶縁性基板上に多結晶シリコン薄膜トラ
ンジスタを作成する場合には、従来は、約１０００℃で
１時間もしくは約７００℃で１０時間以上のアニールを
行なうことによって、非晶質シリコン膜を多結晶化して
いた。このとき、絶縁性の基板として、融点が１５５０
℃程度である石英基板が用いられている。また、エキシ
マレーザ、アルゴンレーザを照射して非晶質シリコン膜
を多結晶化させ薄膜トランジスタを形成する方法におい
ても、不純物（リンまたはホウ素）の活性化やゲート絶
縁膜の高品質化のために、高温を要している場合が多
い。
スタ（ＴＦＴ;Thin Film Transistor）を絶縁性の基板
上に形成する方法としては、固相成長法やエキシマレー
ザ法が広く用いられている。固相成長法及びエキシマレ
ーザ法では、スパッタ法、プラズマＣＶＤ法、減圧ＣＶ
Ｄ法または熱ＣＶＤ法などの方法によって基板上に非晶
質シリコン膜を形成した後に、熱的エネルギを加えるこ
とによりこの非晶質（アモルファス）シリコン膜を多結
晶化することが一般的である。例えば、高温固相成長法
を用いて透明な絶縁性基板上に多結晶シリコン薄膜トラ
ンジスタを作成する場合には、従来は、約１０００℃で
１時間もしくは約７００℃で１０時間以上のアニールを
行なうことによって、非晶質シリコン膜を多結晶化して
いた。このとき、絶縁性の基板として、融点が１５５０
℃程度である石英基板が用いられている。また、エキシ
マレーザ、アルゴンレーザを照射して非晶質シリコン膜
を多結晶化させ薄膜トランジスタを形成する方法におい
ても、不純物（リンまたはホウ素）の活性化やゲート絶
縁膜の高品質化のために、高温を要している場合が多
い。
【０００３】一般に、非平衡または準平衡状態の状態に
ある非晶質物質は、外部からエネルギを加えることによ
って結晶化し安定な状態に遷移する。この結晶化は熱的
過程によってあるいは化学的過程によって、さらには両
者が融合した過程によって進行する。
ある非晶質物質は、外部からエネルギを加えることによ
って結晶化し安定な状態に遷移する。この結晶化は熱的
過程によってあるいは化学的過程によって、さらには両
者が融合した過程によって進行する。
【０００４】ところで、薄膜トランジスタの特性は多結
晶シリコン膜の結晶性によって大きく左右され、結晶性
の悪い部分が存在するとキャリアの易動度が低下して薄
膜トランジスタの電気的特性が大きく劣化する。そこ
で、より結晶性の良好な多結晶シリコン膜を絶縁性基板
上に形成できるようにするための種々の試みが実行され
ている。例えば、特開平４−３５０１９号公報には、ガ
ラス基板上に、シリコンよりも結晶化しやすいゲルマニ
ウムの多結晶層を予め成長させ、そののち、ヘテロエピ
タキシャル成長によってシリコン多結晶層を形成する方
法が開示されている。特開平４−３４９６１７号及び特
開平４−３４９６１８号には、それぞれ、多結晶化した
酸化プラセオジム層あるいはチタン酸ストロンチウム層
上に、シリコン膜をヘテロエピタキシャル成長させる方
法が開示されている。これら特開平４−３４９６１７及
び同−３４９６１８号公報では、シリコンの結晶化過程
を促進するためには、多結晶シリコン膜を作成する際の
種となる多結晶膜の格子常数がシリコンと同等であるべ
きことが述べられている。
晶シリコン膜の結晶性によって大きく左右され、結晶性
の悪い部分が存在するとキャリアの易動度が低下して薄
膜トランジスタの電気的特性が大きく劣化する。そこ
で、より結晶性の良好な多結晶シリコン膜を絶縁性基板
上に形成できるようにするための種々の試みが実行され
ている。例えば、特開平４−３５０１９号公報には、ガ
ラス基板上に、シリコンよりも結晶化しやすいゲルマニ
ウムの多結晶層を予め成長させ、そののち、ヘテロエピ
タキシャル成長によってシリコン多結晶層を形成する方
法が開示されている。特開平４−３４９６１７号及び特
開平４−３４９６１８号には、それぞれ、多結晶化した
酸化プラセオジム層あるいはチタン酸ストロンチウム層
上に、シリコン膜をヘテロエピタキシャル成長させる方
法が開示されている。これら特開平４−３４９６１７及
び同−３４９６１８号公報では、シリコンの結晶化過程
を促進するためには、多結晶シリコン膜を作成する際の
種となる多結晶膜の格子常数がシリコンと同等であるべ
きことが述べられている。
【０００５】また、特開平４−３４９６１６号公報に
は、ガラス基板上に非晶質シリコン膜を形成した後、結
晶シリコンの格子常数に近いフッ化カルシウムをこの上
に成長させることによってシリコン膜内での核発生を促
進し、従来よりも短時間で多結晶化を図る方法が開示さ
れている。さらに、特開平４−３４９６１５号公報で
は、材料ガスとしてシラン（ＳｉＨ4）と四フッ化シラ
ン（ＳｉＦ4）を用いることにより、成膜された非晶質
シリコン膜に混入するフッ素原子と水素原子の作用によ
って結晶化過程が促進され、大粒径の結晶が生成すると
している。
は、ガラス基板上に非晶質シリコン膜を形成した後、結
晶シリコンの格子常数に近いフッ化カルシウムをこの上
に成長させることによってシリコン膜内での核発生を促
進し、従来よりも短時間で多結晶化を図る方法が開示さ
れている。さらに、特開平４−３４９６１５号公報で
は、材料ガスとしてシラン（ＳｉＨ4）と四フッ化シラ
ン（ＳｉＦ4）を用いることにより、成膜された非晶質
シリコン膜に混入するフッ素原子と水素原子の作用によ
って結晶化過程が促進され、大粒径の結晶が生成すると
している。
【０００６】
【発明が解決しようとする課題】しかしながら、非晶質
シリコン膜の結晶化を促進するために酸化プラセオジ
ム、チタン酸ストロンチウムやフッ化カルシウムなどの
多結晶膜を使用した場合には、薄膜トランジスタ製造時
のエッチングやパターニングの際に、これら多結晶膜を
構成する成分が微量ながらも溶出し、溶出した成分が半
導体層に侵入することがあるなどの問題点がある。特
に、アルカリ土類金属がエッチングの際に溶出した場合
には、半導体層内部にまで拡散して薄膜トランジスタの
特性や信頼性を低下させてしまうという問題点が生じ
る。
シリコン膜の結晶化を促進するために酸化プラセオジ
ム、チタン酸ストロンチウムやフッ化カルシウムなどの
多結晶膜を使用した場合には、薄膜トランジスタ製造時
のエッチングやパターニングの際に、これら多結晶膜を
構成する成分が微量ながらも溶出し、溶出した成分が半
導体層に侵入することがあるなどの問題点がある。特
に、アルカリ土類金属がエッチングの際に溶出した場合
には、半導体層内部にまで拡散して薄膜トランジスタの
特性や信頼性を低下させてしまうという問題点が生じ
る。
【０００７】特開平４−３５０１９号公報に示されるよ
うに、多結晶ゲルマニウム層をまず形成してこの上にシ
リコンをヘテロエピタキシャル成長させて薄膜トランジ
スタを形成した場合には、この薄膜トランジスタのソー
ス電極とドレイン電極との間にゲルマニウムからなる低
抵抗層が存在することとなって、リーク電流が発生しや
すくなる。リーク電流の増加は明暗比の低下をもたら
す。このリーク電流を低下させるために多結晶ゲルマニ
ウム層を薄くすると、多結晶層での結晶粒径が小さくな
って、薄膜トランジスタでのキャリアの易動度が低下す
るほか、特性の均一性が得られなくなるという問題点が
生じる。
うに、多結晶ゲルマニウム層をまず形成してこの上にシ
リコンをヘテロエピタキシャル成長させて薄膜トランジ
スタを形成した場合には、この薄膜トランジスタのソー
ス電極とドレイン電極との間にゲルマニウムからなる低
抵抗層が存在することとなって、リーク電流が発生しや
すくなる。リーク電流の増加は明暗比の低下をもたら
す。このリーク電流を低下させるために多結晶ゲルマニ
ウム層を薄くすると、多結晶層での結晶粒径が小さくな
って、薄膜トランジスタでのキャリアの易動度が低下す
るほか、特性の均一性が得られなくなるという問題点が
生じる。
【０００８】基板上にゲルマニウム膜を形成する方法と
しては、従来よりグロー放電法及び熱分解法が知られて
おり、原料ガスとしてゲルマン（ＧｅＨ4）ガスが広く
用いられているが、膜中の水素量を制御し難いこととゲ
ルマニウムが酸化され易いことが問題となっていた。ま
た、膜中の水素量を低減させつつ基板上に多結晶ゲルマ
ニウム膜を作成する方法として、例えば、Applied Phys
ics Letters, Vol. 63, No. 18, pp.2508-2510(1993)に
示されているように、ジシラン（Ｓｉ2Ｈ8）及びフッ化
ゲルマニウム（ＧｅＦ4）を原料ガスとして４５０℃の
条件で形成する方法が知られている。しかしながらこの
方法では、容易に結晶核が発生し、しかもその制御が困
難であるということが問題となっている。
しては、従来よりグロー放電法及び熱分解法が知られて
おり、原料ガスとしてゲルマン（ＧｅＨ4）ガスが広く
用いられているが、膜中の水素量を制御し難いこととゲ
ルマニウムが酸化され易いことが問題となっていた。ま
た、膜中の水素量を低減させつつ基板上に多結晶ゲルマ
ニウム膜を作成する方法として、例えば、Applied Phys
ics Letters, Vol. 63, No. 18, pp.2508-2510(1993)に
示されているように、ジシラン（Ｓｉ2Ｈ8）及びフッ化
ゲルマニウム（ＧｅＦ4）を原料ガスとして４５０℃の
条件で形成する方法が知られている。しかしながらこの
方法では、容易に結晶核が発生し、しかもその制御が困
難であるということが問題となっている。
【０００９】本発明の目的は、多結晶シリコン膜を用い
る薄膜トランジスタであって、キャリアの易動度が大き
く（典型的には１３０ｃｍ2／Ｖｓ以上）、リーク電流
が小さくて明暗比が大きく（典型的には１０6以上）、
かつ特性の均一性や信頼性に優れた薄膜トランジスタを
基板上に製造できる方法を提供することにある。
る薄膜トランジスタであって、キャリアの易動度が大き
く（典型的には１３０ｃｍ2／Ｖｓ以上）、リーク電流
が小さくて明暗比が大きく（典型的には１０6以上）、
かつ特性の均一性や信頼性に優れた薄膜トランジスタを
基板上に製造できる方法を提供することにある。
【００１０】
【課題を解決するための手段】本発明の第１の多結晶シ
リコン−ゲルマニウム薄膜トランジスタの製造方法は、
絶縁性基板上に、導電性薄膜を形成し導電性薄膜をパタ
ーニングしてソース電極及びドレイン電極を形成する工
程と、ソース電極及びドレイン電極が形成された絶縁性
基板上に、非晶質シリコン層、非晶質ゲルマニウム層及
び絶縁膜を順次積層する工程と、レーザ光照射によるア
ニールを実行して非晶質シリコン層及び非晶質ゲルマニ
ウム層を多結晶化させるととに、絶縁膜上にパターニン
グによってゲート電極を形成する工程とを有する。
リコン−ゲルマニウム薄膜トランジスタの製造方法は、
絶縁性基板上に、導電性薄膜を形成し導電性薄膜をパタ
ーニングしてソース電極及びドレイン電極を形成する工
程と、ソース電極及びドレイン電極が形成された絶縁性
基板上に、非晶質シリコン層、非晶質ゲルマニウム層及
び絶縁膜を順次積層する工程と、レーザ光照射によるア
ニールを実行して非晶質シリコン層及び非晶質ゲルマニ
ウム層を多結晶化させるととに、絶縁膜上にパターニン
グによってゲート電極を形成する工程とを有する。
【００１１】本発明の第２の多結晶シリコン−ゲルマニ
ウム薄膜トランジスタの製造方法は、絶縁性基板上に、
導電性薄膜を形成し導電性薄膜をパターニングしてソー
ス電極及びドレイン電極を形成する工程と、ソース電極
及びドレイン電極が形成された絶縁性基板上に、非晶質
シリコン層、非晶質ゲルマニウム層及び絶縁膜を順次積
層する工程と、６００℃以上の温度でのアニールを実行
して非晶質シリコン層及び非晶質ゲルマニウム層を多結
晶化させるとともに、絶縁膜上にパターニングによって
ゲート電極を形成する工程とを有する。
ウム薄膜トランジスタの製造方法は、絶縁性基板上に、
導電性薄膜を形成し導電性薄膜をパターニングしてソー
ス電極及びドレイン電極を形成する工程と、ソース電極
及びドレイン電極が形成された絶縁性基板上に、非晶質
シリコン層、非晶質ゲルマニウム層及び絶縁膜を順次積
層する工程と、６００℃以上の温度でのアニールを実行
して非晶質シリコン層及び非晶質ゲルマニウム層を多結
晶化させるとともに、絶縁膜上にパターニングによって
ゲート電極を形成する工程とを有する。
【００１２】本発明において絶縁性基板としては、例え
ば、ガラス基板や石英基板などの透明絶縁性基板を使用
することができ、また、表面に窒化シリコン膜などが形
成されているものも使用することができる。
ば、ガラス基板や石英基板などの透明絶縁性基板を使用
することができ、また、表面に窒化シリコン膜などが形
成されているものも使用することができる。
【００１３】非晶質ゲルマニウム層や非晶質シリコン層
は、プラズマＣＶＤ法や熱ＣＶＤ法、ＬＰＣＶＤ法、ス
パッタ法等の公知の方法で形成することができる。ここ
で、フッ素とゲルマンガスとを原料ガスとするグロー放
電法によって非晶質ゲルマニウム層を形成し、フッ素と
シランガスとを原料とするグロー放電法によって非晶質
シリコン層を形成した場合には、成膜された層中に混入
するフッ素原子と水素原子との作用によって、結晶化が
より促進されるようになる。この場合のグロー放電法と
しては、典型的には、３００℃以下の基板温度を使用す
るプラズマＣＶＤ法などが挙げられる。
は、プラズマＣＶＤ法や熱ＣＶＤ法、ＬＰＣＶＤ法、ス
パッタ法等の公知の方法で形成することができる。ここ
で、フッ素とゲルマンガスとを原料ガスとするグロー放
電法によって非晶質ゲルマニウム層を形成し、フッ素と
シランガスとを原料とするグロー放電法によって非晶質
シリコン層を形成した場合には、成膜された層中に混入
するフッ素原子と水素原子との作用によって、結晶化が
より促進されるようになる。この場合のグロー放電法と
しては、典型的には、３００℃以下の基板温度を使用す
るプラズマＣＶＤ法などが挙げられる。
【００１４】後述するように、非晶質ゲルマニウム層
は、非晶質シリコン層の再結晶化を助長するための層で
あるから、非晶質シリコン層に比べて相対的に薄く形成
する。非晶質ゲルマニウム層は、２ｎｍ以上２０ｎｍ以
下の膜厚で形成することが好ましい。また、レーザ光照
射によるアニールを行なう場合には、エキシマレーザな
どの紫外線レーザを用いることが好ましい。
は、非晶質シリコン層の再結晶化を助長するための層で
あるから、非晶質シリコン層に比べて相対的に薄く形成
する。非晶質ゲルマニウム層は、２ｎｍ以上２０ｎｍ以
下の膜厚で形成することが好ましい。また、レーザ光照
射によるアニールを行なう場合には、エキシマレーザな
どの紫外線レーザを用いることが好ましい。
【００１５】
【作用】本発明では、ソース電極及びドレイン電極が形
成された絶縁性基板上に、非晶質シリコン層と非晶質ゲ
ルマニウム層とを順次形成し、そののち、レーザ光照射
によるアニールや６００℃以上への加熱昇温でのアニー
ルを実行して非晶質ゲルマニウム層と非晶質シリコン層
とを多結晶化する。ゲルマニウム層は非晶質層として絶
縁性基板上に成膜されるので、多結晶ゲルマニウム層を
基板上に成膜する従来の方法に比べ、成膜時の基板温度
を低くすることができる。
成された絶縁性基板上に、非晶質シリコン層と非晶質ゲ
ルマニウム層とを順次形成し、そののち、レーザ光照射
によるアニールや６００℃以上への加熱昇温でのアニー
ルを実行して非晶質ゲルマニウム層と非晶質シリコン層
とを多結晶化する。ゲルマニウム層は非晶質層として絶
縁性基板上に成膜されるので、多結晶ゲルマニウム層を
基板上に成膜する従来の方法に比べ、成膜時の基板温度
を低くすることができる。
【００１６】ゲルマニウムは、融点がシリコンに比べて
低いことからシリコンに比べて再結晶化しやすく、ま
た、ゲルマニウム層とシリコン層との界面ではシリコン
−ゲルマニウムの共融点の存在によってシリコンの再結
晶温度も低下している。そこで、熱あるいは光を加えて
非晶質ゲルマニウム層の再結晶化を促すことにより、従
来の方法に比べて低い温度で非晶質シリコン層の再結晶
化も進行することになる。具体的には、非晶質シリコン
層のみが存在する場合のアニール温度に比べて低い６０
０℃程度の温度での短時間のアニールによって、非晶質
シリコン層の再結晶化が行なわれる。ゲルマニウムが紫
外光を有効に吸収することにより、紫外線レーザからの
光を照射することによっても、温度上昇が起こって非晶
質シリコン層の再結晶化を行なわせることができる。ま
た、レーザ光照射によれば、非晶質ゲルマニウム層やそ
れに近接した非晶質シリコン層を選択的に加熱できると
もに、光化学過程の寄与も期待でき、より低温で、絶縁
性基板などを高温に加熱することなくアニールを行なう
ことが可能になる。
低いことからシリコンに比べて再結晶化しやすく、ま
た、ゲルマニウム層とシリコン層との界面ではシリコン
−ゲルマニウムの共融点の存在によってシリコンの再結
晶温度も低下している。そこで、熱あるいは光を加えて
非晶質ゲルマニウム層の再結晶化を促すことにより、従
来の方法に比べて低い温度で非晶質シリコン層の再結晶
化も進行することになる。具体的には、非晶質シリコン
層のみが存在する場合のアニール温度に比べて低い６０
０℃程度の温度での短時間のアニールによって、非晶質
シリコン層の再結晶化が行なわれる。ゲルマニウムが紫
外光を有効に吸収することにより、紫外線レーザからの
光を照射することによっても、温度上昇が起こって非晶
質シリコン層の再結晶化を行なわせることができる。ま
た、レーザ光照射によれば、非晶質ゲルマニウム層やそ
れに近接した非晶質シリコン層を選択的に加熱できると
もに、光化学過程の寄与も期待でき、より低温で、絶縁
性基板などを高温に加熱することなくアニールを行なう
ことが可能になる。
【００１７】結局、本発明によれば、従来よりも低い温
度での工程によって多結晶シリコン層を形成でき、易動
度や明暗比が大きく、かつ特性の均一性や信頼性に優れ
た薄膜トランジスタを絶縁性基板上に設けることができ
るようになる。
度での工程によって多結晶シリコン層を形成でき、易動
度や明暗比が大きく、かつ特性の均一性や信頼性に優れ
た薄膜トランジスタを絶縁性基板上に設けることができ
るようになる。
【００１８】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。図１は、本発明に基づく多結晶シリコン
(Ｓｉ)−ゲルマニウム(Ｇｅ)薄膜トランジスタの一例を
示す断面図である。
して説明する。図１は、本発明に基づく多結晶シリコン
(Ｓｉ)−ゲルマニウム(Ｇｅ)薄膜トランジスタの一例を
示す断面図である。
【００１９】この薄膜トランジスタでは、表面に窒化シ
リコン層１ａが形成されたガラス基板１上に、所定の形
状にパターニングされたソース電極２及びドレイン電極
３が設けられている。ソース電極２及びドレイン電極３
や窒化シリコン層１ａを覆うように多結晶シリコン層５
が設けられ、多結晶シリコン層５の上には、多結晶シリ
コン層５より薄い多結晶ゲルマニウム層６と、窒化シリ
コン膜からなるゲート絶縁膜７が順次積層している。ゲ
ート絶縁膜７上であってソース電極２とドレイン電極３
の間の位置に対応する部位にはゲート電極８が形成され
ており、さらに、ゲート絶縁膜７やゲート電極８を覆う
ように、窒化シリコン膜からなるパッシベーション層９
が設けられている。ソース電極２やドレイン電極３と多
結晶シリコン層５との界面部分には、オーミックコンタ
クト層４が配置されている。以下、この薄膜トランジス
タを実際に製造した例について、説明する。
リコン層１ａが形成されたガラス基板１上に、所定の形
状にパターニングされたソース電極２及びドレイン電極
３が設けられている。ソース電極２及びドレイン電極３
や窒化シリコン層１ａを覆うように多結晶シリコン層５
が設けられ、多結晶シリコン層５の上には、多結晶シリ
コン層５より薄い多結晶ゲルマニウム層６と、窒化シリ
コン膜からなるゲート絶縁膜７が順次積層している。ゲ
ート絶縁膜７上であってソース電極２とドレイン電極３
の間の位置に対応する部位にはゲート電極８が形成され
ており、さらに、ゲート絶縁膜７やゲート電極８を覆う
ように、窒化シリコン膜からなるパッシベーション層９
が設けられている。ソース電極２やドレイン電極３と多
結晶シリコン層５との界面部分には、オーミックコンタ
クト層４が配置されている。以下、この薄膜トランジス
タを実際に製造した例について、説明する。
【００２０】《実施例１》まず、厚さ２００ｎｍの窒化
シリコン層１ａが形成された透明なガラス基板１上に、
ソース電極２及びドレイン電極３、オーミックコンタク
ト層４をパターニングした。ソース電極２及びドレイン
電極３には、スパッタ法で成膜された厚さ２０ｎｍのタ
ングステンシリサイドを使用し、オーミックコンタクト
層４には厚さ５０ｎｍのｎ+非晶質シリコン膜を使用し
た。その後、非晶質シリコン層５ａを厚さ１００ｎｍ
で、非晶質ゲルマニウム層６ａを厚さ１５ｎｍで、ゲー
ト絶縁膜７となる窒化シリコン膜を厚さ７０ｎｍで順次
形成した。この後、これら積層された薄膜中の水素を抜
くために、４５０℃、真空中で２時間のアニールを行な
った。
シリコン層１ａが形成された透明なガラス基板１上に、
ソース電極２及びドレイン電極３、オーミックコンタク
ト層４をパターニングした。ソース電極２及びドレイン
電極３には、スパッタ法で成膜された厚さ２０ｎｍのタ
ングステンシリサイドを使用し、オーミックコンタクト
層４には厚さ５０ｎｍのｎ+非晶質シリコン膜を使用し
た。その後、非晶質シリコン層５ａを厚さ１００ｎｍ
で、非晶質ゲルマニウム層６ａを厚さ１５ｎｍで、ゲー
ト絶縁膜７となる窒化シリコン膜を厚さ７０ｎｍで順次
形成した。この後、これら積層された薄膜中の水素を抜
くために、４５０℃、真空中で２時間のアニールを行な
った。
【００２１】次に、非晶質シリコン層５ａ及び非晶質ゲ
ルマニウム層６ａを多結晶化してそれぞれ多結晶シリコ
ン層５及び多結晶ゲルマニウム層６とするために、図２
に示すように、エキシマレーザ（ＸｅＣｌ）からのレー
ザ光１０をゲート酸化膜７側から照射し、レーザアニー
ルを行なった。照射条件は、波長、パワーがそれぞれ３
０４ｎｍ、４００ｍＪ／ｃｍ2であり、真空中で同一箇
所に各３回の照射（レーザショット）を行なった。この
照射条件に基づいてシミュレーションを行なった結果、
このレーザショットによって、非晶質シリコン層５ａ及
び非晶質ゲルマニウム層６ａが６００℃を若干越える程
度にまで加熱されることが分かっている。その後、ゲー
ト電極８としてクロムをスパッタ法により厚さ１００ｎ
ｍに形成してパターニングを行ない、最後にパッシベー
ション層９として窒化シリコン膜を厚さ３００ｎｍで形
成した。
ルマニウム層６ａを多結晶化してそれぞれ多結晶シリコ
ン層５及び多結晶ゲルマニウム層６とするために、図２
に示すように、エキシマレーザ（ＸｅＣｌ）からのレー
ザ光１０をゲート酸化膜７側から照射し、レーザアニー
ルを行なった。照射条件は、波長、パワーがそれぞれ３
０４ｎｍ、４００ｍＪ／ｃｍ2であり、真空中で同一箇
所に各３回の照射（レーザショット）を行なった。この
照射条件に基づいてシミュレーションを行なった結果、
このレーザショットによって、非晶質シリコン層５ａ及
び非晶質ゲルマニウム層６ａが６００℃を若干越える程
度にまで加熱されることが分かっている。その後、ゲー
ト電極８としてクロムをスパッタ法により厚さ１００ｎ
ｍに形成してパターニングを行ない、最後にパッシベー
ション層９として窒化シリコン膜を厚さ３００ｎｍで形
成した。
【００２２】なお、各層の薄膜形成条件は以下に示す通
りである。オーミックコンタクト層４を構成するｎ+非
晶質シリコン膜は、プラズマＣＶＤ法を用いフォスフィ
ン（ＰＨ3）をドープ材として形成した。形成条件は、
シラン、水素希釈０.１％フォスフィン、水素ガスをそ
れぞれ３００、４５０、１５０ＳＣＣＭの流量とし、パ
ワー密度０.０１５Ｗ／ｃｍ2、ガス圧１００Ｐａ、基板
温度２５０℃とした。この時の堆積速度は、２５ｎｍ／
分であった。非晶質シリコン層５ａは、シランガス（Ｓ
ｉＨ4）及び水素ガスをそれぞれ９０、２７０ＳＣＣＭ
の流量で流し、パワー密度０.０４Ｗ／ｃｍ2、ガス圧１
２０Ｐａ、基板温度２５０℃の条件でプラズマＣＶＤ法
により形成した。この時の堆積速度は、２.５ｎｍ／分
であった。非晶質ゲルマニウム層６ａは、ゲルマンガス
（ＧｅＨ4）及び水素ガスをそれぞれ３０、２７０ＳＣ
ＣＭの流量で流し、パワー密度０.０２Ｗ／ｃｍ2、ガス
圧１２０Ｐａ、基板温度２５０℃の条件でプラズマＣＶ
Ｄ法により形成した。この時の堆積速度は、１.５ｎｍ
／分であった。またゲート絶縁膜７を構成する窒化シリ
コン膜は、シラン、アンモニア及び窒素ガスをそれぞれ
１００、２００、２０００ＳＣＣＭの流量で流し、パワ
ー密度０.０８Ｗ／ｃｍ2、ガス圧１２０Ｐａ、基板温度
３００℃の条件でプラズマＣＶＤ法により形成した。こ
の時の堆積速度は３１.６ｎｍ／分であった。本実施例
では、パターニングを行なうためにプラズマエッチング
を行なっているが、その条件は、六フッ化硫黄（Ｓ
Ｆ6）、水素ガス及び塩素ガスを用いてそれぞれの流量
を３０、３０、１２０ＳＣＣＭとし、パワー密度０.４
８Ｗ／ｃｍ2、ガス圧３０Ｐａ、基板温度３０℃とし
た。この時のエッチングレートは２ｎｍ／分であった。
りである。オーミックコンタクト層４を構成するｎ+非
晶質シリコン膜は、プラズマＣＶＤ法を用いフォスフィ
ン（ＰＨ3）をドープ材として形成した。形成条件は、
シラン、水素希釈０.１％フォスフィン、水素ガスをそ
れぞれ３００、４５０、１５０ＳＣＣＭの流量とし、パ
ワー密度０.０１５Ｗ／ｃｍ2、ガス圧１００Ｐａ、基板
温度２５０℃とした。この時の堆積速度は、２５ｎｍ／
分であった。非晶質シリコン層５ａは、シランガス（Ｓ
ｉＨ4）及び水素ガスをそれぞれ９０、２７０ＳＣＣＭ
の流量で流し、パワー密度０.０４Ｗ／ｃｍ2、ガス圧１
２０Ｐａ、基板温度２５０℃の条件でプラズマＣＶＤ法
により形成した。この時の堆積速度は、２.５ｎｍ／分
であった。非晶質ゲルマニウム層６ａは、ゲルマンガス
（ＧｅＨ4）及び水素ガスをそれぞれ３０、２７０ＳＣ
ＣＭの流量で流し、パワー密度０.０２Ｗ／ｃｍ2、ガス
圧１２０Ｐａ、基板温度２５０℃の条件でプラズマＣＶ
Ｄ法により形成した。この時の堆積速度は、１.５ｎｍ
／分であった。またゲート絶縁膜７を構成する窒化シリ
コン膜は、シラン、アンモニア及び窒素ガスをそれぞれ
１００、２００、２０００ＳＣＣＭの流量で流し、パワ
ー密度０.０８Ｗ／ｃｍ2、ガス圧１２０Ｐａ、基板温度
３００℃の条件でプラズマＣＶＤ法により形成した。こ
の時の堆積速度は３１.６ｎｍ／分であった。本実施例
では、パターニングを行なうためにプラズマエッチング
を行なっているが、その条件は、六フッ化硫黄（Ｓ
Ｆ6）、水素ガス及び塩素ガスを用いてそれぞれの流量
を３０、３０、１２０ＳＣＣＭとし、パワー密度０.４
８Ｗ／ｃｍ2、ガス圧３０Ｐａ、基板温度３０℃とし
た。この時のエッチングレートは２ｎｍ／分であった。
【００２３】以上説明した本実施例の薄膜トランジスタ
の製造方法において、非晶質シリコン層５ａや、オーミ
ックコンタクト層４を構成するｎ+非晶質シリコン膜
は、ＬＰＣＶＤ法やスパッタ法によって形成することも
可能である。また、レーザ光照射によるアニールの代り
に、アニール炉中で例えば６００℃以上の温度にまで昇
温させる固相成長によって多結晶化させてもよい。
の製造方法において、非晶質シリコン層５ａや、オーミ
ックコンタクト層４を構成するｎ+非晶質シリコン膜
は、ＬＰＣＶＤ法やスパッタ法によって形成することも
可能である。また、レーザ光照射によるアニールの代り
に、アニール炉中で例えば６００℃以上の温度にまで昇
温させる固相成長によって多結晶化させてもよい。
【００２４】《実施例２》オーミックコンタクト層を構
成するｎ+非晶質シリコン膜の膜厚を２０ｎｍ、非晶質
シリコン層の膜厚を８０ｎｍ、非晶質ゲルマニウム層の
膜厚を２０ｎｍとして、これら各層を実施例１と同様に
プラズマＣＶＤ法で順次形成した。その後、ｎ+非晶質
シリコン膜、非晶質シリコン層及び非晶質ゲルマニウム
層中の水素を放出させるために、真空中で３０分間、４
００℃に加熱し、直後に大気にさらすことなく、基板温
度２００℃でゲート酸化膜として酸化シリコン膜をスパ
ッタ法によって厚さ３００ｎｍで形成した。この後、実
施例１と同様にレーザアニールを用いて非晶質シリコン
層と非晶質ゲルマニウム層を多結晶化させた。
成するｎ+非晶質シリコン膜の膜厚を２０ｎｍ、非晶質
シリコン層の膜厚を８０ｎｍ、非晶質ゲルマニウム層の
膜厚を２０ｎｍとして、これら各層を実施例１と同様に
プラズマＣＶＤ法で順次形成した。その後、ｎ+非晶質
シリコン膜、非晶質シリコン層及び非晶質ゲルマニウム
層中の水素を放出させるために、真空中で３０分間、４
００℃に加熱し、直後に大気にさらすことなく、基板温
度２００℃でゲート酸化膜として酸化シリコン膜をスパ
ッタ法によって厚さ３００ｎｍで形成した。この後、実
施例１と同様にレーザアニールを用いて非晶質シリコン
層と非晶質ゲルマニウム層を多結晶化させた。
【００２５】この実施例２では、非晶質シリコン(Ｓｉ)
層及び非晶質ゲルマニウム(Ｇｅ)層の成長速度の基板温
度依存性、非晶質シリコン層及び非晶質ゲルマニウム層
の膜中水素濃度の基板温度依存性を調べた。ｎ+非晶質
シリコン膜は、５％アルゴン希釈フッ素、シラン及び
０.１％水素希釈フォスフィンガスをそれぞれ２０、２
５、２０ＳＣＣＭの流量で流し、プラズマパワー密度
０.０２Ｗ／ｃｍ2、ガス圧５０Ｐａの条件で成膜した。
非晶質シリコン層は、５％アルゴン希釈フッ素及びシラ
ンをそれぞれ２０、２５ＳＣＣＭの流量で流し、プラズ
マパワー密度０.０２Ｗ／ｃｍ2、ガス圧５０Ｐａの条件
で成膜した。また非晶質ゲルマニウム層は、５％アルゴ
ン希釈フッ素及びゲルマンガスをそれぞれ２０、３５Ｓ
ＣＣＭの流量で流し、プラズマパワー密度０.０１Ｗ／
ｃｍ2、ガス圧５０Ｐａの条件で成膜した。
層及び非晶質ゲルマニウム(Ｇｅ)層の成長速度の基板温
度依存性、非晶質シリコン層及び非晶質ゲルマニウム層
の膜中水素濃度の基板温度依存性を調べた。ｎ+非晶質
シリコン膜は、５％アルゴン希釈フッ素、シラン及び
０.１％水素希釈フォスフィンガスをそれぞれ２０、２
５、２０ＳＣＣＭの流量で流し、プラズマパワー密度
０.０２Ｗ／ｃｍ2、ガス圧５０Ｐａの条件で成膜した。
非晶質シリコン層は、５％アルゴン希釈フッ素及びシラ
ンをそれぞれ２０、２５ＳＣＣＭの流量で流し、プラズ
マパワー密度０.０２Ｗ／ｃｍ2、ガス圧５０Ｐａの条件
で成膜した。また非晶質ゲルマニウム層は、５％アルゴ
ン希釈フッ素及びゲルマンガスをそれぞれ２０、３５Ｓ
ＣＣＭの流量で流し、プラズマパワー密度０.０１Ｗ／
ｃｍ2、ガス圧５０Ｐａの条件で成膜した。
【００２６】図３は成長速度の基板温度依存性を示すグ
ラフである。ゲルマニウム層については、３５０℃以上
の基板温度で成膜した場合に、堆積速度が急激に低下す
るとともに膜中に微結晶が観測され、また、基板温度が
４００℃を越えた場合には、電子顕微鏡下での観察で多
結晶ゲルマニウムの組織が確認された。これに対し、３
００℃以下の基板温度では、ゲルマニウム膜は非晶質の
状態であった。また、図４は膜中水素濃度の基板温度依
存性を示したグラフである。基板温度の上昇に対して、
膜中水素濃度の急激な減少が確認された。
ラフである。ゲルマニウム層については、３５０℃以上
の基板温度で成膜した場合に、堆積速度が急激に低下す
るとともに膜中に微結晶が観測され、また、基板温度が
４００℃を越えた場合には、電子顕微鏡下での観察で多
結晶ゲルマニウムの組織が確認された。これに対し、３
００℃以下の基板温度では、ゲルマニウム膜は非晶質の
状態であった。また、図４は膜中水素濃度の基板温度依
存性を示したグラフである。基板温度の上昇に対して、
膜中水素濃度の急激な減少が確認された。
【００２７】《実施例３》非晶質シリコン層の膜厚を８
０ｎｍ、ゲート絶縁膜の膜厚を２００ｎｍとし、チャネ
ル長Ｌを８μｍ、チャネル幅Ｗを６μｍとして、非晶質
ゲルマニウム層の膜厚を種々に変えながら薄膜トランジ
スタを作成した。非晶質ゲルマニウム層の膜厚とオフ電
流（ただしゲート電圧Ｖg＝０Ｖの時）との関係を調べ
た。図５は、オフ電流の非晶質ゲルマニウム膜厚依存性
を示すグラフである。非晶質ゲルマニウムの膜厚が増大
するにつれてオフ電流が増大しており、オフ電流を５×
１０ -10Ａ以下に保つためには、非晶質ゲルマニウム層
の膜厚を２０ｎｍ以下にすることが好ましいといえる。
０ｎｍ、ゲート絶縁膜の膜厚を２００ｎｍとし、チャネ
ル長Ｌを８μｍ、チャネル幅Ｗを６μｍとして、非晶質
ゲルマニウム層の膜厚を種々に変えながら薄膜トランジ
スタを作成した。非晶質ゲルマニウム層の膜厚とオフ電
流（ただしゲート電圧Ｖg＝０Ｖの時）との関係を調べ
た。図５は、オフ電流の非晶質ゲルマニウム膜厚依存性
を示すグラフである。非晶質ゲルマニウムの膜厚が増大
するにつれてオフ電流が増大しており、オフ電流を５×
１０ -10Ａ以下に保つためには、非晶質ゲルマニウム層
の膜厚を２０ｎｍ以下にすることが好ましいといえる。
【００２８】また、非晶質ゲルマニウム層の膜厚に対す
る、薄膜トランジスタの電子易動度及びオン／オフ比
（オン電流とオフ電流との比）の関係も調べた。オフ電
流はゲート電圧Ｖg＝０Ｖとしたときの電流値、オン電
流はゲート電圧Ｖg＝１５Ｖとしたときの電流値であ
る。結果を図６に示す。非晶質ゲルマニウム層の膜厚が
増大するにつれて、電子易動度は増加する傾向にあるも
のの、オン／オフ比は急激に減少する傾向にある。これ
は主として、オフ電流の急激な増大に起因している（図
５参照）。したがって、１３０ｃｍ2／Ｖｓ以上の易動
度と１０6以上の明暗比を得るためには、非晶質ゲルマ
ニウム層の膜厚を２ｎｍ以上２０ｎｍ以下とすることが
好ましいことが分かる。
る、薄膜トランジスタの電子易動度及びオン／オフ比
（オン電流とオフ電流との比）の関係も調べた。オフ電
流はゲート電圧Ｖg＝０Ｖとしたときの電流値、オン電
流はゲート電圧Ｖg＝１５Ｖとしたときの電流値であ
る。結果を図６に示す。非晶質ゲルマニウム層の膜厚が
増大するにつれて、電子易動度は増加する傾向にあるも
のの、オン／オフ比は急激に減少する傾向にある。これ
は主として、オフ電流の急激な増大に起因している（図
５参照）。したがって、１３０ｃｍ2／Ｖｓ以上の易動
度と１０6以上の明暗比を得るためには、非晶質ゲルマ
ニウム層の膜厚を２ｎｍ以上２０ｎｍ以下とすることが
好ましいことが分かる。
【００２９】さらに、非晶質ゲルマニウム層の膜厚を１
５ｎｍと固定し、非晶質シリコン層及び非晶質ゲルマニ
ウム層を多結晶化するためのレーザショット回数（露光
回数）を変化させ、作成された薄膜トランジスタにおけ
る電子易動度の変化を調べた。このとき、レーザ光源と
してエキシマレーザ（ＸｅＣｌ）を用い、波長及び照射
パワー密度をそれぞれ３０４ｎｍ、４００ｍＪ／ｃｍ2
とした。結果を図７に示す。図から明らかなように、電
子易動度を高めるために、レーザショットの回数は２回
あるいは３回とすることが好ましかった。
５ｎｍと固定し、非晶質シリコン層及び非晶質ゲルマニ
ウム層を多結晶化するためのレーザショット回数（露光
回数）を変化させ、作成された薄膜トランジスタにおけ
る電子易動度の変化を調べた。このとき、レーザ光源と
してエキシマレーザ（ＸｅＣｌ）を用い、波長及び照射
パワー密度をそれぞれ３０４ｎｍ、４００ｍＪ／ｃｍ2
とした。結果を図７に示す。図から明らかなように、電
子易動度を高めるために、レーザショットの回数は２回
あるいは３回とすることが好ましかった。
【００３０】
【発明の効果】以上説明したように本発明は、ソース電
極及びドレイン電極が形成された絶縁性基板上に、非晶
質シリコン層と非晶質ゲルマニウム層とを順次形成し、
そののち、レーザ光照射によるアニールか６００℃以上
でのアニールによって、非晶質ゲルマニウム層と非晶質
シリコン層とを多結晶化することによって、従来よりも
低温のプロセスでありながら、易動度と明暗比が大き
く、かつ特性の均一性や信頼性に優れた薄膜トランジス
タが得られるようになるという効果がある。
極及びドレイン電極が形成された絶縁性基板上に、非晶
質シリコン層と非晶質ゲルマニウム層とを順次形成し、
そののち、レーザ光照射によるアニールか６００℃以上
でのアニールによって、非晶質ゲルマニウム層と非晶質
シリコン層とを多結晶化することによって、従来よりも
低温のプロセスでありながら、易動度と明暗比が大き
く、かつ特性の均一性や信頼性に優れた薄膜トランジス
タが得られるようになるという効果がある。
【図１】本発明に基づく多結晶シリコン−ゲルマニウム
薄膜トランジスタの一例の構造を示す断面図である。
薄膜トランジスタの一例の構造を示す断面図である。
【図２】非晶質ゲルマニウム層及び非晶質シリコンをレ
ーザ光照射によって多結晶化する工程を示す断面図であ
る。
ーザ光照射によって多結晶化する工程を示す断面図であ
る。
【図３】成膜時の基板温度に対する非晶質シリコン層及
び非晶質ゲルマニウム層の成長速度の依存性を示すグラ
フである。
び非晶質ゲルマニウム層の成長速度の依存性を示すグラ
フである。
【図４】成膜時の基板温度に対する非晶質ゲルマニウム
層及び非晶質シリコン層の膜中水素濃度の依存性を示し
たグラフである。
層及び非晶質シリコン層の膜中水素濃度の依存性を示し
たグラフである。
【図５】非晶質ゲルマニウム層の膜厚とオフ電流との関
係を示したグラフである。
係を示したグラフである。
【図６】非晶質ゲルマニウム層の膜厚に対するシリコン
−ゲルマニウム薄膜トランジスタの電子易動度及びオン
／オフ比の依存性を示すグラフである。
−ゲルマニウム薄膜トランジスタの電子易動度及びオン
／オフ比の依存性を示すグラフである。
【図７】レーザショット回数に対するシリコン−ゲルマ
ニウム薄膜トランジスタの電子易動度の依存性を示すグ
ラフである。
ニウム薄膜トランジスタの電子易動度の依存性を示すグ
ラフである。
【符号の説明】 １ ガラス基板 １ａ 窒化シリコン層 ２ ソース電極 ３ ドレイン電極 ４ オーミックコンタクト層 ５ 多結晶シリコン層 ５ａ 非晶質シリコン層 ６ 多結晶ゲルマニウム層 ６ａ 非晶質ゲルマニウム層 ７ ゲート絶縁膜 ８ ゲート電極 ９ パッシベーション層 １０ レーザ光
Claims (5)
- 【請求項１】 絶縁性基板上に多結晶シリコン−ゲルマ
ニウム薄膜トランジスタを形成する製造方法において、 前記絶縁性基板上に、導電性薄膜を形成し該導電性薄膜
をパターニングしてソース電極及びドレイン電極を形成
する工程と、 前記ソース電極及び前記ドレイン電極が形成された前記
絶縁性基板上に、非晶質シリコン層、非晶質ゲルマニウ
ム層及び絶縁膜を順次積層する工程と、 レーザ光照射によるアニールを実行して前記非晶質シリ
コン層及び前記非晶質ゲルマニウム層を多結晶化させる
とともに、前記絶縁膜上にパターニングによってゲート
電極を形成する工程とを有することを特徴とする多結晶
シリコン−ゲルマニウム薄膜トランジスタの製造方法。 - 【請求項２】 絶縁性基板上に多結晶シリコン−ゲルマ
ニウム薄膜トランジスタを形成する製造方法において、 前記絶縁性基板上に、導電性薄膜を形成し該導電性薄膜
をパターニングしてソース電極及びドレイン電極を形成
する工程と、 前記ソース電極及び前記ドレイン電極が形成された前記
絶縁性基板上に、非晶質シリコン層、非晶質ゲルマニウ
ム層及び絶縁膜を順次積層する工程と、 ６００℃以上の温度でのアニールを実行して前記非晶質
シリコン層及び前記非晶質ゲルマニウム層を多結晶化さ
せるとともに、前記絶縁膜上にパターニングによってゲ
ート電極を形成する工程とを有することを特徴とする多
結晶シリコン−ゲルマニウム薄膜トランジスタの製造方
法。 - 【請求項３】 フッ素とゲルマンガスとを原料ガスとす
るグロー放電法によって前記非晶質ゲルマニウム層を形
成し、フッ素とシランガスとを原料ガスとするグロー放
電法によって前記非晶質シリコン層を形成する請求項１
または２に記載の多結晶シリコン−ゲルマニウム薄膜ト
ランジスタの製造方法。 - 【請求項４】 前記非晶質ゲルマニウム層を２ｎｍ以上
２０ｎｍ以下の膜厚で形成する請求項１または２に記載
の多結晶シリコン−ゲルマニウム薄膜トランジスタの製
造方法。 - 【請求項５】 紫外線レーザを用いて前記アニールを実
行する請求項１に記載の多結晶シリコン−ゲルマニウム
薄膜トランジスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103641A JP2616741B2 (ja) | 1995-04-27 | 1995-04-27 | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 |
| US08/637,286 US5753541A (en) | 1995-04-27 | 1996-04-24 | Method of fabricating polycrystalline silicon-germanium thin film transistor |
| KR1019960012962A KR960039442A (ko) | 1995-04-27 | 1996-04-25 | 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7103641A JP2616741B2 (ja) | 1995-04-27 | 1995-04-27 | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298329A true JPH08298329A (ja) | 1996-11-12 |
| JP2616741B2 JP2616741B2 (ja) | 1997-06-04 |
Family
ID=14359400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7103641A Expired - Fee Related JP2616741B2 (ja) | 1995-04-27 | 1995-04-27 | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5753541A (ja) |
| JP (1) | JP2616741B2 (ja) |
| KR (1) | KR960039442A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5910015A (en) * | 1992-03-30 | 1999-06-08 | Sony Corporation | Thin film transistor and manufacturing method of the thin film transistor |
| JP2004282069A (ja) * | 2003-03-12 | 2004-10-07 | Samsung Electronics Co Ltd | フォトン吸収膜を有する半導体素子及びその製造方法 |
| KR100697693B1 (ko) * | 2005-06-24 | 2007-03-20 | 삼성전자주식회사 | 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법 |
| JP2011171548A (ja) * | 2010-02-19 | 2011-09-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174485A (ja) | 1997-06-30 | 1999-03-16 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4376979B2 (ja) | 1998-01-12 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE19924571C2 (de) * | 1999-05-28 | 2001-03-15 | Siemens Ag | Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors |
| US6461945B1 (en) * | 2000-06-22 | 2002-10-08 | Advanced Micro Devices, Inc. | Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions |
| US6743680B1 (en) | 2000-06-22 | 2004-06-01 | Advanced Micro Devices, Inc. | Process for manufacturing transistors having silicon/germanium channel regions |
| US7503975B2 (en) * | 2000-06-27 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method therefor |
| US6521502B1 (en) | 2000-08-07 | 2003-02-18 | Advanced Micro Devices, Inc. | Solid phase epitaxy activation process for source/drain junction extensions and halo regions |
| US6380590B1 (en) * | 2001-02-22 | 2002-04-30 | Advanced Micro Devices, Inc. | SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same |
| US6475869B1 (en) | 2001-02-26 | 2002-11-05 | Advanced Micro Devices, Inc. | Method of forming a double gate transistor having an epitaxial silicon/germanium channel region |
| US6709935B1 (en) | 2001-03-26 | 2004-03-23 | Advanced Micro Devices, Inc. | Method of locally forming a silicon/geranium channel layer |
| US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6670224B2 (en) * | 2002-01-03 | 2003-12-30 | Industrial Technology Research Institute | Method for manufacturing thin film transistors |
| DE10230674B4 (de) * | 2002-07-04 | 2006-11-23 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Halbleiterkondensator und damit aufgebauter MOSFET |
| US6605514B1 (en) | 2002-07-31 | 2003-08-12 | Advanced Micro Devices, Inc. | Planar finFET patterning using amorphous carbon |
| US20040084305A1 (en) * | 2002-10-25 | 2004-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering system and manufacturing method of thin film |
| US6713371B1 (en) * | 2003-03-17 | 2004-03-30 | Matrix Semiconductor, Inc. | Large grain size polysilicon films formed by nuclei-induced solid phase crystallization |
| JP2008028363A (ja) * | 2006-06-21 | 2008-02-07 | Seiko Epson Corp | 電気光学装置の製造方法 |
| US20080000880A1 (en) * | 2006-06-30 | 2008-01-03 | Bao Feng | System and method for treating a coating on a substrate |
| TWI316773B (en) * | 2006-08-02 | 2009-11-01 | Ind Tech Res Inst | Printed electonic device and transistor device and manufacturing method thereof |
| KR101926646B1 (ko) | 2010-04-16 | 2018-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 축전 장치용 전극 및 그 제작 방법 |
| CN112670408B (zh) * | 2019-10-15 | 2023-06-02 | 夏泰鑫半导体(青岛)有限公司 | 电容器的制备方法及电容器 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3331601A1 (de) * | 1982-09-02 | 1984-03-08 | Canon K.K., Tokyo | Halbleitervorrichtung |
| JPH01248668A (ja) * | 1988-03-30 | 1989-10-04 | Seiko Epson Corp | 薄膜トランジスタ |
| JPH01276765A (ja) * | 1988-04-28 | 1989-11-07 | Seiko Epson Corp | 薄膜トランジスタ |
| JP2837473B2 (ja) * | 1989-11-22 | 1998-12-16 | ティーディーケイ株式会社 | シリコン薄膜トランジスタ |
| JP3016486B2 (ja) * | 1989-11-27 | 2000-03-06 | ティーディーケイ株式会社 | 薄膜トランジスタ |
| JPH0435019A (ja) * | 1990-05-31 | 1992-02-05 | Tonen Corp | 薄膜トランジスター |
| US5250818A (en) * | 1991-03-01 | 1993-10-05 | Board Of Trustees Of Leland Stanford University | Low temperature germanium-silicon on insulator thin-film transistor |
| JPH04349616A (ja) * | 1991-05-28 | 1992-12-04 | Tonen Corp | 多結晶シリコン薄膜の形成方法 |
| JPH04349618A (ja) * | 1991-05-28 | 1992-12-04 | Tonen Corp | 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ |
| JPH04349615A (ja) * | 1991-05-28 | 1992-12-04 | Tonen Corp | 多結晶シリコン薄膜の形成方法 |
| JPH04349617A (ja) * | 1991-05-28 | 1992-12-04 | Tonen Corp | 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ |
| JP2965094B2 (ja) * | 1991-06-28 | 1999-10-18 | キヤノン株式会社 | 堆積膜形成方法 |
| US5591653A (en) * | 1992-03-30 | 1997-01-07 | Sony Corporation | Method of manufacturing Si-Ge thin film transistor |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| JPH06120499A (ja) * | 1992-10-05 | 1994-04-28 | Sharp Corp | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 |
| US5354700A (en) * | 1993-07-26 | 1994-10-11 | United Microelectronics Corporation | Method of manufacturing super channel TFT structure |
-
1995
- 1995-04-27 JP JP7103641A patent/JP2616741B2/ja not_active Expired - Fee Related
-
1996
- 1996-04-24 US US08/637,286 patent/US5753541A/en not_active Expired - Fee Related
- 1996-04-25 KR KR1019960012962A patent/KR960039442A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5910015A (en) * | 1992-03-30 | 1999-06-08 | Sony Corporation | Thin film transistor and manufacturing method of the thin film transistor |
| JP2004282069A (ja) * | 2003-03-12 | 2004-10-07 | Samsung Electronics Co Ltd | フォトン吸収膜を有する半導体素子及びその製造方法 |
| KR100697693B1 (ko) * | 2005-06-24 | 2007-03-20 | 삼성전자주식회사 | 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법 |
| US7422965B2 (en) | 2005-06-24 | 2008-09-09 | Samsung Electronics Co., Ltd. | Methods of fabricating p-type transistors including germanium channel regions |
| JP2011171548A (ja) * | 2010-02-19 | 2011-09-01 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2616741B2 (ja) | 1997-06-04 |
| US5753541A (en) | 1998-05-19 |
| KR960039442A (ko) | 1996-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| KR100227439B1 (ko) | 다결정 박막 및 박막 반도체 장치 제작 방법 | |
| JP3558200B2 (ja) | 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ | |
| JP3580473B2 (ja) | アモルファス膜の結晶化方法および薄膜トランジスタ | |
| US5773329A (en) | Polysilicon grown by pulsed rapid thermal annealing | |
| US6329269B1 (en) | Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen | |
| JP2000036465A (ja) | 遷移金属連続送達法から製造される単結晶薄膜トランジスタ | |
| JPH11354449A (ja) | 選択サイトの金属誘導型連続的結晶化膜およびその結晶化方法 | |
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| JP2002313721A (ja) | 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器 | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JP2000058836A (ja) | 半導体装置の製造方法 | |
| KR100685396B1 (ko) | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| KR19980036973A (ko) | 마이크로파를 이용한 다결정 박막의 제조방법 | |
| JP2009135488A (ja) | シリコンの結晶化方法 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| JPH10173196A (ja) | 半導体装置およびその製造方法 | |
| JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| KR100469503B1 (ko) | 비정질막을결정화하는방법 | |
| JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
| JPH0329316A (ja) | 半導体薄膜の形成方法 | |
| KR960004902B1 (ko) | 다결정 실리콘 박막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |