JP2011171548A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011171548A
JP2011171548A JP2010034559A JP2010034559A JP2011171548A JP 2011171548 A JP2011171548 A JP 2011171548A JP 2010034559 A JP2010034559 A JP 2010034559A JP 2010034559 A JP2010034559 A JP 2010034559A JP 2011171548 A JP2011171548 A JP 2011171548A
Authority
JP
Japan
Prior art keywords
silicon
germanium
circuit
germanium layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010034559A
Other languages
English (en)
Other versions
JP5462024B2 (ja
Inventor
Koji Yamada
浩治 山田
Yasushi Tsuchizawa
泰 土澤
Toshibumi Watanabe
俊文 渡辺
Sungbong Park
ソンボン パク
Seiichi Itabashi
聖一 板橋
Yasuhiko Ishikawa
靖彦 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2010034559A priority Critical patent/JP5462024B2/ja
Publication of JP2011171548A publication Critical patent/JP2011171548A/ja
Application granted granted Critical
Publication of JP5462024B2 publication Critical patent/JP5462024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】シリコン回路とゲルマニウム素子との集積がより容易にできるようにする。
【解決手段】ステップS101で、シリコン層を備えた基板の上にシリコン素子からなる回路を形成する。次に、ステップS102で、基板の上にゲルマニウム層を成長(形成)する。露出しているシリコン層の上に選択的にゲルマニウム層を形成する。次に、ステップS103で、波長1.1nmよりも長波長側に発光スペクトルの成分を有する赤外線ランプによる赤外線の照射でゲルマニウム層を選択的に加熱する。
【選択図】 図1

Description

本発明は、シリコンからなる素子による回路とゲルマニウム受光器とを集積した半導体装置の製造方法に関するものである。
ゲルマニウムを用いた素子として、受光素子であるゲルマニウムフォトダイオードがある。このゲルマニウムフォトダイオードは、光通信波長帯1.3〜1.6μmの赤外線に感度がある。また、ゲルマニウムフォトダイオードは、シリコン電子回路やシリコン光回路の基板として用いられるシリコン基板あるいはSOI基板の上に、シリコン回路とモノリシックに構築することが可能である。これらのことにより、ゲルマニウムフォトダイオードは、通信用光部品の小型化・集積化に適した受光器として期待されている。
このようなシリコン回路とゲルマニウム素子とを集積した半導体装置は、次に示すように製造することが考えられる。第1に、図6のフローチャートに示すような過程で製造することが考えられる。まず、ステップS601で、シリコン基板の上に、公知の半導体装置の製造工程により、シリコン電子回路やシリコン光回路を作製する。
次に、ステップS602で、既にシリコン電子回路やシリコン光回路が形成されている基板上に、ゲルマニウム層を成長させる。ゲルマニウム層の成長は、例えば、GeH4をソースガスとしたCVD法により行うことができる。
次に、ステップS603で、基板を900℃程度に加熱することで形成したゲルマニウム層の結晶性を向上させる。ゲルマニウム層の形成においては、成長させたゲルマニウム層を900℃程度に加熱することで、ゲルマニウム層の成長過程において生じる格子欠陥の数を低減して結晶性を向上させることが重要となる(非特許文献1参照)。
次に、ステップS604で、形成したゲルマニウム層を加工することでゲルマニウム素子を作製する。これにより、シリコン回路とゲルマニウム素子とを集積した半導体装置が作製されることになる。
また、第2に、図7のフローチャートに示すように製造することが考えられる。まず、ステップS701で、シリコン基板の上にゲルマニウム層を成長させる。次に、ステップS702で、成長させたゲルマニウム層をアニール(900℃程度)して結晶性を向上させる。次に、ステップS703で、形成したゲルマニウム層を加工することでゲルマニウム素子を作製する。
以上のようにしてゲルマニウム素子を形成した後、ステップS704で、基板の上に、公知の半導体装置の製造工程により、シリコン電子回路やシリコン光回路を作製する。この製造方法によっても、シリコン回路とゲルマニウム素子とを集積した半導体装置が作製されることになる。
Hsin-Chiao Luan et al. ,"High-quality Ge epilayers on Si with low threading-dislocation densities", Applied Physics Letters, vol.75, no.19, pp.2090-2911, 1999. 山田 浩治 他、「シリコン細線導波路の作製およびその関連技術」、レーザ研究、550−555頁、2007年9月. 安積賢吾 著、「各種(遠・近)赤外線ランプの開発」、日本赤外線学会誌、第7巻第2号、171−181頁、1997年12月.
しかしながら、上述した製造方法では、次に示すような問題がある。
まず、第1の方法では、シリコン回路を形成した後にゲルマニウム層を形成するため、ゲルマニウム層に対するアニール処理は、シリコン回路に対してもなされることになる。ところが、シリコン回路においては、例えば、アルミニウムなどの金属材料による電極や配線が形成されているため、上述したアニール処理により、金属が変成するなどのことによりシリコン回路が破損するという問題が発生する。例えば、よく知られているように、電極や配線にアルミニウムが用いられている場合、加熱の温度が450℃を超えると、マイグレーションや周囲のシリコンとのシリサイド化などにより電極や配線が変成し、シリコン回路が破壊されてしまう。
これに対し、第2の方法では、ゲルマニウム素子を形成した後にシリコン回路を作製するため、ゲルマニウム層のアニール処理でシリコン回路が破壊されることがない。しかしながら、第2の方法では、シリコン回路の作製において、ゲルマニウム素子が損傷を受けるという問題がある。
例えば、シリコン回路の作製においては、よく知られているように、RCA洗浄や硫酸・過酸化水素混合液による洗浄が行われる。ところが、ゲルマニウムは、酸化およびエッチングされやすく、上述した処理により、ゲルマニウムの層が簡単に侵されてしまい、ゲルマニウム素子が破壊される。また、上述したような処理で溶解したゲルマニウムの再付着により、作製しているシリコン回路の特性を悪化させる場合もある。シリコン回路の作製工程は、シリコンを加工することに最適化されており、ゲルマニウムに損傷を与えない新たな製造工程の導入は現実的ではない。以上のように、上述した技術では、シリコン回路とゲルマニウム素子との集積が容易にできないという問題がある。
本発明は、以上のような問題点を解消するためになされたものであり、シリコン回路とゲルマニウム素子との集積がより容易にできるようにすることを目的とする。
本発明に係る半導体装置の製造方法は、シリコン層を備えた基板の上にシリコン素子からなる回路を形成する第1工程と、基板の上にゲルマニウム層を形成する第2工程と、波長1.1nmよりも長波長側に発光スペクトルの成分を有する赤外線ランプによる赤外線の照射でゲルマニウム層を選択的に加熱する第3工程と、ゲルマニウム層を用いてゲルマニウム素子を形成する第4工程とを少なくとも備える。
上記半導体装置の製造方法において、赤外線ランプは、発光スペクトルの主成分が波長1.1μm〜1.7μmにあればよい。
以上説明したように、本発明によれば、波長1.1nmよりも長波長側に発光スペクトルの成分を有する赤外線ランプによる赤外線の照射でゲルマニウム層を選択的に加熱するようにしたので、シリコン回路とゲルマニウム素子との集積がより容易にできるようになるという優れた効果が得られる。
本発明の実施の形態における半導体装置の製造方法を説明するフローチャートである。 色温度が異なる4つのハロゲンランプの特性を示す特性図である。 シリコン回路とゲルマニウム素子とがシリコン基板の上に集積されている半導体装置に対し、赤外線ランプによるアニールを実施した後の、ゲルマニウム素子部分の顕微鏡写真である。 赤外線ランプを用いた熱処理装置の構成を示す構成図である。 本発明の実施の形態における他の半導体装置の製造方法を説明するフローチャートである。 シリコン回路とゲルマニウム素子とを集積した半導体装置の製造方法例を示すフローチャートである。 シリコン回路とゲルマニウム素子とを集積した半導体装置の製造方法例を示すフローチャートである。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における半導体装置の製造方法を説明するフローチャートである。この製造方法は、まず、ステップS101で、シリコン層を備えた基板の上にシリコン素子からなる回路を形成する(第1工程)。例えば、公知の、成膜技術,リソグラフィー技術,エッチング技術,不純物導入技術,レジスト剥離技術,および洗浄技術などにより、トランジスタ,抵抗素子,容量素子,電極,配線,および不純物導入領域などを含むシリコン電子回路を形成する。また、公知の成膜技術,リソグラフィー技術,エッチング技術,不純物導入技術,レジスト剥離技術,および洗浄技術などにより、シリコンコア,クラッド,不純物導入領域,電極,および配線などを含むシリコン光回路を形成する(非特許文献2参照)。
次に、ステップS102で、基板の上にゲルマニウム層を成長(形成)する(第2工程)。ゲルマニウム層の成長は、例えば、GeH4をソースガスとしたCVD法により行うことができる。例えば、所望とする箇所のシリコン層が露出しているようにすることで、露出しているシリコン層の上に選択的にゲルマニウム層を形成することができる。次に、ステップS103で、波長1.1nmよりも長波長側に発光スペクトルの成分を有する赤外線ランプによる赤外線の照射でゲルマニウム層を選択的に加熱する(第3工程)。この加熱により、ゲルマニウム層(ゲルマニウム結晶)の成長過程において生じる格子欠陥の数が低減できる。
次に、ゲルマニウム層を用いてゲルマニウム素子を形成する(第4工程)。例えば、不純物の導入によりpin構造とされているゲルマニウム層に接続する電極、配線などを形成することで、ゲルマニウム受光器(ゲルマニウムフォトダイオード)を作製すればよい。なお、ゲルマニウム層を成長したときに、p型もしくはn型とするための不純物の導入を同時に行っておき、ゲルマニウム層を成長した後に、n型もしくはp型とするための不純物の導入を行えばよい。これらの不純物導入をイオン注入法で行う場合、不純物の注入の後に、結晶性の回復のためのアニール処理が必要となるが、このアニール処理を、上述したゲルマニウム層のアニールと同時に行ってもよい。これらのことにより、シリコン回路とゲルマニウム素子とを集積した半導体装置が得られる。
上述した本実施の形態における重要な点は、まず、ゲルマニウム層の成長を、シリコン回路の構築の後に行うことにある。このことにより、シリコン回路の作製工程により、ゲルマニウムを侵すことがなくなる。
次に重要な点は、波長1.1nmよりも長波長側に発光スペクトルの成分を有する赤外線ランプによる赤外線の照射で、ゲルマニウム層の加熱を選択的に行う点である。このように、ゲルマニウムの欠陥除去などのための加熱処理を、基板全面ではなく,ゲルマニウムおよびその周辺部を局所的に加熱することで、高温となる上記加熱処理により、既に形成されているシリコン回路の破壊が抑制できるようになる。
ゲルマニウム層(ゲルマニウム素子)の形成においては、既に、シリコン回路を構成する電極や配線などが形成されているが、これらは、ゲルマニウム層のアニール処理の温度に耐性を持たない場合が多い。例えば、配線にはアルミニウムが用いられていることが多いが、よく知られているように、アルミニウム配線は、ゲルマニウムのアニール処理温度に耐性を持たない。配線や電極にアルミニウムが用いられている場合、450℃を超えると、マイグレーションや周囲のシリコンとのシリサイド化などにより電極や配線が変成し、シリコン回路が破壊されてしまう。しかしながら、本実施の形態によれば、ゲルマニウム層を選択的に加熱するので、既に形成されている電極や配線などが、高温に晒されることが抑制されるようになる。
以下、赤外線ランプを用いたゲルマニウム層の選択的な加熱について説明する。上述したゲルマニウム層の選択的(局所的)な加熱は、赤外線ランプ加熱におけるゲルマニウムとシリコンの光吸収特性の違いを利用すれば可能となる。
シリコンは、バンドギャップが1.1eVであるので、このエネルギーに対応する波長1.1μmよりも長波長の赤外線に対して透明である。一方、ゲルマニウムは、バンドギャップが0.7eVであるので、このエネルギーに対応する波長1.7μmよりも長波長の赤外線に対して透明である。
従って、波長1.1μmから1.7μmの間に発光スペクトルの主成分が含まれる赤外線ランプを用いれば、シリコンは加熱せずに、ゲルマニウムを選択的に加熱することができる。例えば、シリコン回路部分は、温度が450℃より低温に維持した状態で、ゲルマニウム層は900℃程度に加熱することが可能となる。このような赤外線ランプとしては、熱処理用赤外線ハロゲンランプを用いることができる。
例えば、熱処理用赤外線ハロゲンランプの発光スペクトルは、図2に示すようになる(非特許文献3参照)。図2は、色温度が異なる4つのハロゲンランプの特性を示しており、図中に示す2200K,2600K,3000K,および3400Kは、色温度を示している。図2より明らかなように、ハロゲンランプの色温度が2200Kの場合、波長1.1μmから1.7μmの間に発光スペクトルの主成分が存在する。このような発光スペクトルを持つ赤外線ランプの照射によりゲルマニウムは発熱する。この熱の一部は、熱伝導によりシリコン部分にも伝わるが、シリコン基板の上に占めるゲルマニウム素子の面積比は極わずかであるので、ゲルマニウム層から離れるに従って、急激に温度は下がり、他のデバイスへの影響は少ないと考えられる。
また、赤外線ランプの発光スペクトルは、かならずしも1.1μmから1.7μmの間に入っている必要はない。例えば、図2に示す熱処理用赤外線ハロゲンランプの色温度が3400Kの場合、発光スペクトルのほぼ半分は1.1μmよりも短波、すなわちシリコンの吸収帯域に入っており、このスペクトル領域の赤外線によりゲルマニウムとシリコンの両者が加熱される。しかしながら、ゲルマニウムでは吸収するがシリコンでは吸収できない1.1μmよりも長い波長帯域にもパワー(相対強度)が存在するため、ゲルマニウムは過剰に加熱され、ゲルマニウムをシリコンよりも高温に保つことができる。
また、ここで説明した赤外線ランプの波長帯域は、常温でのバンドギャップを参考にして求めたものであるが、実際にはバンドギャップは温度により若干変化するため、必要とされるアニール温度に応じて、赤外線ランプの波長帯域を最適化してもよい。
次に、赤外線ランプによる熱処理をしたゲルマニウム素子の観察結果について説明する。図3は、シリコン回路とゲルマニウム素子(ゲルマニウムフォトダイオード)とがシリコン基板の上に集積されている半導体装置に対し、赤外線ランプによる熱処理(アニール)を実施した後の、ゲルマニウム素子部分の顕微鏡写真である。写真の中央部にゲルマニウム素子を構成するゲルマニウム層があり、このゲルマニウム素子に、右側の電極が接続している。一方、写真の左側の電極は、ゲルマニウム素子には接続せず、写真に示されていないシリコン回路(シリコン基板)に接続している。
図3に示す写真から明らかなように、右側の電極のゲルマニウム素子に近い部分に、一度溶解して再結晶化した形跡が観察される。これに対し、左側の電極には、再結晶化の形成が観察されない。この左側の電極の状態は、赤外線ランプによる熱処理を実施する前の状態と同様であり、熱処理前は、右側の電極も、左側の電極と同様の状態に観察されている。従って、右側の電極の変化は、赤外線ランプによる熱処理によるものである。このように、赤外線ランプによるアニールで、シリコンは加熱されず、選択的にゲルマニウム層が加熱されていることが確認される。
次に、赤外線ランプによる熱処理装置について簡単に説明する。図4は、熱処理装置の構成を示す構成図である。この熱処理装置は、ランプハウス401、反射鏡402、ハロゲンランプ403、真空炉404、載置台405、封止部406、ゲート407、温度センサ408、ランプ電源409、および制御装置410を備える。なお、図4において、ランプハウス401,反射鏡402,ハロゲンランプ403,真空炉404,載置台405,封止部406,ゲート407などについては、断面を概略的に示している。
ランプハウス401は、ハロゲンランプ403および真空炉404を収容する内部側の壁(内壁)に、ハロゲンランプ403より照射される赤外線を反射する反射鏡402を備える。反射鏡402は、例えば、金めっきにより構成されている。ランプハウス401の内部は、楕円を底面とする円筒形状に形成され、例えば、楕円の2つの焦点の位置に各々ハロゲンランプ403が配置されている。また、真空炉404は、赤外線を透過する材料(例えば石英)から構成され、封止部406およびゲート407により密閉可能とされ、また、図示しない排気機構により、内部を排気可能とされている。また、ゲート407は、開閉可能とされ、ゲート407を開放状態とすることで、真空炉404内に対する基板Wの搬出搬入を行う。
この熱処理装置では、2つのハロゲンランプ403より出射された光(赤外線)は、楕円形状の反射鏡402で反射され、載置台405の上に固定されている基板Wの上に集光して、基板Wを加熱する。基板Wの温度は、基板Wに接した熱電対などの温度センサ408で計測される。温度センサ408からの信号を元に、制御装置410がランプ電源409を制御し、ハロゲンランプ403に供給される電源を制御することで、温度の調整が行われる。温度センサ408は、基板Wの下に熱伝導の良い基板テーブル(不図示)を設け、この基板テーブルの中に設置しても良い。
なお、上述した熱処理装置は、主に小片基板の加熱を目的とされているが、赤外線ランプを用いた熱処理装置には、これに限るものではなく、大型の基板(ウエハー)をそのまま加熱できる大型の装置もある。
ところで、シリコン電子回路やシリコン光回路と同様に、ゲルマニウム素子にも電極が必要である。これらの電極を作製する工程は、まとめて実施するのが合理的である。従って、ゲルマニウム結晶の成長に先んじるシリコン電子回路やシリコン光回路の製作は、電極工程の前段階までとし、ゲルマニウム素子の構築後に、全ての電極工程をまとめて実施してもよい。
例えば、図5のフローチャートに示すように、ステップS501で、シリコン層を備えた基板の上にシリコン素子からなる回路の形成、電極が作製される前の段階まで行う。次に、ステップS502で、基板の上にゲルマニウム層を成長する。次に、ステップS503で、波長1.1nmよりも長波長側に発光スペクトルの成分を有する赤外線ランプによる赤外線の照射でゲルマニウム層を選択的に加熱する。この後、ゲルマニウム層を用いてゲルマニウム素子の形成や電極の形成を行い、また、シリコン回路の電極などを形成する(第4工程)。このようにすることで、シリコン電子回路,シリコン光回路,およびゲルマニウム素子の各々の電極が、まとめて形成でき、合理的である。
以上に説明した本発明によれば、電子デバイスや光デバイスが存在するシリコン部分を低温に維持したまま、ゲルマニウムの格子欠陥を減らすため熱処理が可能となる。これにより、例えば、通信用に適した暗電流の少ないゲルマニウム素子とシリコン電子デバイスおよびシリコン光デバイスの集積が可能となり、通信用光部品の小型・集積化が可能となる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。

Claims (2)

  1. シリコン層を備えた基板の上にシリコン素子からなる回路を形成する第1工程と、
    前記基板の上にゲルマニウム層を形成する第2工程と、
    波長1.1nmよりも長波長側に発光スペクトルの成分を有する赤外線ランプによる赤外線の照射で前記ゲルマニウム層を選択的に加熱する第3工程と、
    前記ゲルマニウム層を用いてゲルマニウム素子を形成する第4工程と
    を少なくとも備えることを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記赤外線ランプは、発光スペクトルの主成分が波長1.1μm〜1.7μmにあることを特徴とする半導体装置の製造方法。
JP2010034559A 2010-02-19 2010-02-19 半導体装置の製造方法 Active JP5462024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010034559A JP5462024B2 (ja) 2010-02-19 2010-02-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010034559A JP5462024B2 (ja) 2010-02-19 2010-02-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011171548A true JP2011171548A (ja) 2011-09-01
JP5462024B2 JP5462024B2 (ja) 2014-04-02

Family

ID=44685343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010034559A Active JP5462024B2 (ja) 2010-02-19 2010-02-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5462024B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142758A (ja) * 1984-12-14 1986-06-30 Sumitomo Electric Ind Ltd 多層金属膜の選択的加熱方法
JPS61174621A (ja) * 1985-01-28 1986-08-06 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜結晶の製造方法
JPH02208925A (ja) * 1989-02-09 1990-08-20 Nippon Telegr & Teleph Corp <Ntt> 半導体膜の形成方法
JPH08298329A (ja) * 1995-04-27 1996-11-12 Nec Corp 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法
JPH08316152A (ja) * 1995-05-23 1996-11-29 Matsushita Electric Works Ltd 化合物半導体の結晶成長方法
JPH10256169A (ja) * 1997-03-10 1998-09-25 Nec Corp 半導体装置の製造方法
JP2010153847A (ja) * 2008-11-28 2010-07-08 Sumitomo Chemical Co Ltd 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
WO2010140370A1 (ja) * 2009-06-05 2010-12-09 住友化学株式会社 光デバイス、半導体基板、光デバイスの製造方法、および半導体基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142758A (ja) * 1984-12-14 1986-06-30 Sumitomo Electric Ind Ltd 多層金属膜の選択的加熱方法
JPS61174621A (ja) * 1985-01-28 1986-08-06 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜結晶の製造方法
JPH02208925A (ja) * 1989-02-09 1990-08-20 Nippon Telegr & Teleph Corp <Ntt> 半導体膜の形成方法
JPH08298329A (ja) * 1995-04-27 1996-11-12 Nec Corp 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法
JPH08316152A (ja) * 1995-05-23 1996-11-29 Matsushita Electric Works Ltd 化合物半導体の結晶成長方法
JPH10256169A (ja) * 1997-03-10 1998-09-25 Nec Corp 半導体装置の製造方法
JP2010153847A (ja) * 2008-11-28 2010-07-08 Sumitomo Chemical Co Ltd 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
WO2010140370A1 (ja) * 2009-06-05 2010-12-09 住友化学株式会社 光デバイス、半導体基板、光デバイスの製造方法、および半導体基板の製造方法

Also Published As

Publication number Publication date
JP5462024B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
JP2838318B2 (ja) 感光装置及びその作製方法
US4204894A (en) Process for fabrication of semiconductors utilizing selectively etchable diffusion sources in combination with melt-flow techniques
Xu et al. GeSn lateral pin photodetector on insulating substrate
JP2005530360A (ja) Ge光検出器
TW201338020A (zh) 用於光電應用之使用矽上之局部應變鍺之雷射
US20060216875A1 (en) Method for annealing and method for manufacturing a semiconductor device
JP2009518822A (ja) 半導体素子の製造方法
US7485554B2 (en) Method of increasing a free carrier concentration in a semiconductor substrate
JP5462024B2 (ja) 半導体装置の製造方法
JPS59124136A (ja) 半導体ウエハの処理方法
CN108054178B (zh) 像素单元及其制造方法以及成像装置
JPH06244448A (ja) 半導体光センサ及び酸化膜形成方法
WO2014033982A1 (ja) 半導体素子の製造方法
JP2007081190A (ja) 電界効果型トランジスタ
JP2006245567A (ja) 半導体装置の製造方法
JP4868880B2 (ja) シリコンウェーハの処理方法及びウェーハ処理装置
JP3517131B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP2013038193A (ja) イオン注入によるシリコン薄膜への等電子中心の導入方法とシリコン発光デバイス
WO2016151759A1 (ja) 半導体光素子およびその製造方法
JPH10270359A (ja) 薄膜半導体の製造方法
JP2005129928A (ja) 受発光素子及びその製造方法
JPH10247731A (ja) 半導体ウエハおよびその製造方法ならびに半導体集積回路装置およびその製造方法
CN106653781A (zh) 半导体器件的制造方法
JPH0235710A (ja) 薄膜半導体層の形成方法
JP4878356B2 (ja) 導波路型受光器の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111101

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140116

R150 Certificate of patent or registration of utility model

Ref document number: 5462024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350