JPH04349618A - 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ - Google Patents

多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ

Info

Publication number
JPH04349618A
JPH04349618A JP12331691A JP12331691A JPH04349618A JP H04349618 A JPH04349618 A JP H04349618A JP 12331691 A JP12331691 A JP 12331691A JP 12331691 A JP12331691 A JP 12331691A JP H04349618 A JPH04349618 A JP H04349618A
Authority
JP
Japan
Prior art keywords
thin film
film
polycrystalline
polycrystalline silicon
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12331691A
Other languages
English (en)
Inventor
Tatsuro Nagahara
達郎 長原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tonen General Sekiyu KK
Original Assignee
Tonen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tonen Corp filed Critical Tonen Corp
Priority to JP12331691A priority Critical patent/JPH04349618A/ja
Publication of JPH04349618A publication Critical patent/JPH04349618A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタや太
陽電池等に利用可能な多結晶シリコン薄膜とその製造方
法に係り、特に、薄膜でかつ結晶粒径が大きくしかも結
晶の連続性に優れた多結晶シリコン薄膜を高温条件に晒
すことなく短い製造時間で求められる多結晶シリコン薄
膜とその製造方法の改良に関するものである。
【0002】
【従来の技術】多結晶シリコン薄膜は数百オングストロ
ーム〜数μmの結晶シリコンが多数集合して形成された
結晶シリコンの薄膜で、アモルファスシリコンと較べ電
子の移動度が1〜2桁程大きい優れた特性を有している
上、単結晶シリコンでは困難なガラス等の非晶質基板上
へ成膜可能な利点を有している。
【0003】そして、この種の薄膜を形成する方法とし
て、従来ガラス等の非晶質基板上に多結晶シリコンを直
接成膜して多結晶シリコン薄膜を求める熱CVDやプラ
ズマCVD等の気相成長法、上記非晶質基板上にアモル
ファスシリコンを一旦成膜しこれを加熱炉内で長時間加
熱し結晶成長させて多結晶シリコン薄膜を求める固相成
長法、及び、上記アモルファスシリコン薄膜面へレーザ
ビームを照射しその部位を結晶化させて多結晶シリコン
薄膜を求めるレーザアニール成長法等が利用されている
【0004】
【発明が解決しようとする課題】ところで、上記気相成
長法により多結晶シリコン薄膜を求めた場合、この成膜
法では図12に示すようにシリコンの結晶成長が非晶質
基板aとの界面部位から開始するため成膜された多結晶
シリコン薄膜bの上記非晶質基板aとの界面部位に結晶
成長の不十分な未成長領域cが形成され易い欠点があり
、結晶の連続性がなくなって電子移動度等の電気的特性
が劣化する問題点があった。
【0005】このため、上記非晶質基板上に形成する多
結晶シリコン薄膜の膜厚を薄く設定しようとすると膜中
に含まれる未成長領域の割合が相対的に多くなり、この
気相成長法では薄膜でかつ結晶粒径が大きくしかも結晶
の連続性に優れた多結晶シリコン薄膜を求めることが困
難な問題点があった。
【0006】尚、非晶質基板温度を上げ高温条件下で多
結晶シリコン薄膜を形成することにより上記未成長領域
bの低減を図ることは可能であるが、この様な方法を採
った場合、適用できる非晶質基板が高価な耐熱基板に限
定されてしまうため現実的に適用困難な方法であった。
【0007】他方、上記固相成長法においては長時間の
結晶化アニール処理を必要とするため作業効率が劣る問
題点があり、また、レーザアニール成長法においてはこ
の製法に要する装置が高額でかつその寿命が短いといっ
た欠点があり、しかもレーザの出力が変動した場合に不
均質な結晶領域が生ずる欠点があるため熱CVDやプラ
ズマCVD等の気相成長法と同様に薄膜でかつ結晶粒径
が大きくしかも結晶の連続性に優れた多結晶シリコン薄
膜を求めることが困難な問題点があった。
【0008】本発明はこの様な問題点に着目してなされ
たもので、その課題とするところは、薄膜でかつ結晶粒
径が大きくしかも結晶の連続性に優れた多結晶シリコン
薄膜を高温条件に晒すことなく短い製造時間で求められ
る多結晶シリコン薄膜とその製造方法並びにこの多結晶
シリコン薄膜を用いた薄膜トランジスタを提供すること
にある。
【0009】
【課題を解決するための手段】すなわち請求項1に係る
発明は、非晶質基板上に成膜される多結晶シリコン薄膜
を前提とし、上記非晶質基板との間にチタン酸ストロン
チウムの多結晶膜を備えこの多結晶膜に対しヘテロエピ
タキシャル成長させて形成された多結晶シリコンにより
多結晶シリコン薄膜が構成されていることを特徴とし、
他方、請求項2に係る発明は、請求項1記載の多結晶シ
リコン薄膜の製造方法を前提とし、非晶質基板上にチタ
ン酸ストロンチウムの多結晶膜を一様に成膜し、かつ、
この多結晶膜上にシリコンをヘテロエピタキシャル成長
させて多結晶シリコン薄膜を形成することを特徴とする
ものである。
【0010】この様な技術的手段において上記チタン酸
ストロンチウム(SrTiO3 )は極めて結晶化し易
く、例えば、真空蒸着法やスパッタリング法等によりガ
ラス、セラミックス等の非晶質基板上にその多結晶膜を
容易に形成できる化合物で、図5(A)や図6(A)に
示すようにその結晶は格子定数が3.93オングストロ
ームの立方晶である。そして、成膜時における非晶質基
板の加熱温度や成膜速度(供給ガスの分圧、ヒーター温
度、RFパワー等設定条件による)等を適宜設定するこ
とによりその多結晶膜を(100)方向(図5B参照)
又は(110)方向(図6B参照)へ単一配向させるこ
とが可能な化合物である。
【0011】次に、このチタン酸ストロンチウム(Sr
TiO3 )の多結晶膜上に多結晶シリコンを成膜する
には、アモルファスシリコンを成膜した後結晶化アニー
ル処理にてこれを多結晶シリコンにする固相成長法やレ
ーザアニール成長法等が、また、上記多結晶膜上に多結
晶シリコンを直接成膜する熱CVDやプラズマCVD法
等が適用できる。そして、固相成長法を適用した場合に
はチタン酸ストロンチウム結晶を結晶核にしてアモルフ
ァスシリコンがヘテロエピタキシャル成長するため結晶
化アニール時間の短縮が図れ、他方、熱CVDやプラズ
マCVD法等の気相成長法を適用した場合には上記チタ
ン酸ストロンチウム結晶を結晶核にしてシリコンのヘテ
ロエピタキシャル成長が行われるため、低温条件下で成
膜処理を行っても成膜された多結晶シリコン薄膜と非晶
質基板との界面部位に結晶の連続性を妨げる未成長領域
が形成されることがない。
【0012】尚、これ等の成膜手段においてシリコン原
子の供給ガスとしては、SiH4 、Si2 H6 、
Si3 H8 等の水素化珪素、SiHm X4−m 
(但し、mは0〜3、XはCl又はF原子好ましくはF
原子である)、Si2 F6 で示されるハロゲン化シ
ラン等が適用できる。
【0013】そして、チタン酸ストロンチウム(SrT
iO3 )の多結晶膜が(100)や(110)等一定
の方向へ優先配向している場合にはこの多結晶膜に対し
ヘテロエピタキシャル成長させて形成された多結晶シリ
コン薄膜も同じ配向をしているため、ランダム成長した
多結晶シリコン薄膜に較べてその電気特性の向上が図れ
る利点を有している。
【0014】ところで、シリコンの結晶はその格子定数
が5.41オングストロームの立方晶でその格子定数が
3.93オングストロームのチタン酸ストロンチウムと
はそのままでは格子整合はとれない。しかし、(100
)方向へ成長したチタン酸ストロンチウムの結晶格子を
真上からみると図5(B)のようになり、この図から明
らかなようにシリコンの格子を45度回転させて考える
と、3.93×√2=5.56オングストロームとなり
シリコンの格子定数と近似しそのヘテロエピタキシャル
成長が可能なことが理解できる。
【0015】また、シリコンの結晶が(110)方向へ
成長した場合、これを真上からみたときの格子は5.4
1オングストローム×7.65オングストロームの長方
形となるが、(110)方向へ成長したチタン酸ストロ
ンチウムの結晶格子を真上からみた図6(B)の斜線領
域から明らかなようにこの領域は5.56オングストロ
ーム×7.86オングストロームの長方形となり、従っ
て、この場合においてもチタン酸ストロンチウム(Sr
TiO3 )の多結晶膜に対しシリコンのヘテロエピタ
キシャル成長が可能なことが理解できる。
【0016】次に、上記チタン酸ストロンチウム(Sr
TiO3 )の多結晶膜はシリコンの結晶成長を助長す
るが、この多結晶膜を非晶質基板の選択された領域に成
膜した場合、その部位に成膜されたシリコンのみを優先
的に結晶成長させることが可能となる。
【0017】請求項3に係る発明はこの様な技術的根拠
に基づき完成されており、請求項1記載の多結晶シリコ
ン薄膜の製造方法を前提とし、非晶質基板上の選択され
た領域にチタン酸ストロンチウムの多結晶膜を成膜し、
かつ、この多結晶膜が形成された非晶質基板上へシリコ
ンを成膜すると共に、上記多結晶膜上のシリコンをヘテ
ロエピタキシャル成長させて多結晶シリコン薄膜にする
ことを特徴とするものである。
【0018】この場合、非晶質基板のある領域へチタン
酸ストロンチウム(SrTiO3 )の多結晶膜を選択
的に形成する手段としては、非晶質基板上へチタン酸ス
トロンチウムを一様に成膜しかつこれをウエットエッチ
ング法やドライエッチング法により選択的にエッチング
して選択形成する方法、あるいは非晶質基板上にマスク
を設置しこのマスクから露出した非晶質基板上へチタン
酸ストロンチウムを選択的に成膜する方法等が適用でき
る。
【0019】尚、これ等請求項1〜3に係る発明におい
ては、真性の多結晶シリコン薄膜を形成するだけでなく
、例えば、成膜時における適用ガス中に元素周期率表第
III族又は第V族のドーパントガスを混入することに
より求めた多結晶シリコン薄膜をp型又はn型にするこ
とができる。この場合のドーパントガスとしてはジボラ
ン、ホスフィン、アルシン等の水素化物が挙げられる。
【0020】次に、請求項1〜3に係る発明において適
用されているチタン酸ストロンチウム(SrTiO3 
)の多結晶膜は1015Ω・cm以上の高い絶縁性を示
すため、この多結晶膜上に形成された多結晶シリコン薄
膜を電子素子等に適用した際に上記チタン酸ストロンチ
ウムの多結晶膜が弊害を及ぼすことはない。
【0021】請求項4に係る発明はこの様な技術的背景
から完成されており、その活性層が多結晶シリコン薄膜
にて構成され液晶ディスプレイ装置やイメージセンサ等
に適用される薄膜トランジスタを前提とし、非晶質基板
と、この非晶質基板上に成膜されたチタン酸ストロンチ
ウムの多結晶膜と、この多結晶膜上にヘテロエピタキシ
ャル成長させて形成した多結晶シリコン薄膜と、この多
結晶シリコン薄膜に形成されたソース電極・ドレイン電
極と、絶縁膜を介し上記多結晶シリコン薄膜に対向して
設けられたゲート電極、とを備えることを特徴とするも
のである。
【0022】そして、この請求項4に係る薄膜トランジ
スタにおいてはその活性層が薄膜でかつ結晶粒径が大き
くしかも結晶の連続性に優れた多結晶シリコン薄膜によ
り構成されているため、電子移動度の向上並びに漏れ電
流の低減等電気特性が改良される利点を有している。
【0023】
【作用】請求項1に係る発明によれば、非晶質基板との
間にチタン酸ストロンチウムの多結晶膜を備えこの多結
晶膜に対しヘテロエピタキシャル成長させて形成された
多結晶シリコンにより多結晶シリコン薄膜が構成されて
いるため、この多結晶シリコン薄膜における結晶の大粒
径化と結晶の連続性とを図ることが可能となる。
【0024】また、請求項2に係る発明によれば、非晶
質基板上にチタン酸ストロンチウムの多結晶膜を一様に
成膜し、かつ、この多結晶膜上にシリコンをヘテロエピ
タキシャル成長させて多結晶シリコン薄膜を形成してお
り、上記チタン酸ストロンチウム多結晶膜の作用により
シリコンの結晶成長が助長されるため、薄膜でかつ結晶
粒径が大きくしかも結晶の連続性に優れた多結晶シリコ
ン薄膜を低温、短時間の条件で形成することが可能とな
り、他方、請求項3に係る発明によれば、非晶質基板上
の選択された領域にチタン酸ストロンチウムの多結晶膜
を成膜し、かつ、この多結晶膜が形成された非晶質基板
上へシリコンを成膜すると共に、上記多結晶膜上のシリ
コンをヘテロエピタキシャル成長させて多結晶シリコン
薄膜にしており、上記チタン酸ストロンチウム多結晶膜
の作用によりその部位のシリコンの結晶成長が選択的に
助長されるため、薄膜でかつ結晶粒径が大きくしかも結
晶の連続性に優れた結晶領域と非結晶領域とを有する多
結晶シリコン薄膜を低温、短時間の条件で形成すること
が可能となる。
【0025】また、請求項4に係る発明によれば、非晶
質基板と、この非晶質基板上に成膜されたチタン酸スト
ロンチウムの多結晶膜と、この多結晶膜上にヘテロエピ
タキシャル成長させて形成した多結晶シリコン薄膜と、
この多結晶シリコン薄膜に形成されたソース電極・ドレ
イン電極と、絶縁膜を介し上記多結晶シリコン薄膜に対
向して設けられたゲート電極、とを備え、その活性層が
薄膜でかつ結晶粒径が大きくしかも結晶の連続性に優れ
た多結晶シリコン薄膜により構成されているため、電子
移動度の向上並びに漏れ電流の低減等電気特性の改良を
図ることが可能となる。
【0026】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。
【0027】[実施例1]この実施例に係る多結晶シリ
コン薄膜は、図1に示すようにガラス基板1上に形成さ
れた厚さ50〜1000オングストロームのチタン酸ス
トロンチウム多結晶膜2上にヘテロエピタキシャル成長
により成膜された多結晶シリコン薄膜3にて構成されて
いるものである。
【0028】そして、この多結晶シリコン薄膜3は以下
のような工程を経て形成されたものである。
【0029】まず、図2(A)に示すようにガラス基板
1上へ真空蒸着法にて厚さ50〜1000オングストロ
ームのチタン酸ストロンチウムの多結晶膜2を成膜する
【0030】図3はこの成膜に適用された真空蒸着装置
の概略を示したもので、真空チャンバ20内に設置され
た容器23へチタン酸ストロンチウム(SrTiO3 
)原料24を収容し、これをヒータ22で加熱すること
により同じくヒータ21で加熱されたガラス基板1上に
このSrTiO3 が堆積される。このSrTiO3 
はシリコンと格子整合可能な化合物で極めて結晶化し易
く、ガラス基板1上に容易に多結晶膜を形成することが
できる。この場合、成膜時におけるガラス基板1の加熱
温度や成膜速度(ヒータ22の設定温度条件等)等を適
宜設定することによりその多結晶膜を、例えば(100
)方向に単一配向させることができる。
【0031】次に、このチタン酸ストロンチウムの多結
晶膜2上へ図2(B)に示すように多結晶シリコン薄膜
3を成膜する。
【0032】この実施例においてはこの成膜手段として
固相成長法が適用されており図4は固相成長法で併用さ
れるプラズマCVD法を説明するものである。図中、1
1は真空チャンバ、12は電極、13はヒータが内蔵さ
れた電極、15は高周波電源、16はシランガス(Si
H4 )、17はポンプである。
【0033】そして、上記ポンプ17で排気した真空チ
ャンバ11内へシランガス16を導入し、かつ、高周波
電源15により電極12、13間でプラズマ放電を生じ
させてシランガス16を分解させると共に、このガスを
電極13内のヒータにて加熱されたガラス基板1上へ成
膜させて厚さ500〜10000オングストロームのア
モルファスシリコン層を形成する。尚、このプラズマC
VDは200〜300℃程度の条件で行われる。この様
にしてアモルファスシリコン層が形成されたガラス基板
1をほぼ580℃に設定された加熱炉の中で1時間放置
することによりアモルファスシリコン層が結晶化して多
結晶シリコン薄膜3となる。
【0034】このとき、チタン酸ストロンチウムとシリ
コンとは格子整合が可能で上記チタン酸ストロンチウム
の多結晶膜2の作用によりアモルファスシリコンの結晶
成長が助長されるため、上述したような低温、短時間の
条件で薄膜かつ結晶粒径が大きくしかも結晶の連続性に
優れた多結晶シリコン薄膜の形成が可能となる。
【0035】尚、この固相成長法に限らず、例えばMB
E法を用いても低温プロセスで通常のガラス基板上への
多結晶シリコン薄膜の形成は可能である。また、上記チ
タン酸ストロンチウム(SrTiO3 )の多結晶膜2
が一定の方位へ優先配向している場合にはヘテロエピタ
キシャル成長させた多結晶シリコンも同じ配向を持ち、
そのため電気的特性の向上を図ることができ、かつ、S
rTiO3 は1015Ω・cm以上の高い絶縁性を示
すため、この多結晶シリコン薄膜を電子素子に応用する
場合に妨げとなることがない。
【0036】[実施例2]この実施例は請求項3に係る
発明を適用したものである。
【0037】まず、図7に示すようにガラス基板1上に
マスク80を設置しこの状態で実施例1と同一の条件で
真空蒸着法により厚さ50〜1000オングストローム
のチタン酸ストロンチウムの多結晶膜を成膜し、かつ、
上記マスク80をガラス基板1から取除いてガラス基板
1の特定領域に帯状のチタン酸ストロンチウム多結晶膜
2を形成する(図8参照)。
【0038】次に、このチタン酸ストロンチウム多結晶
膜2が形成されたガラス基板1の全面に実施例1と同一
の条件でシランガスを用いたプラズマCVD法により厚
さ500〜10000オングストロームのアモルファス
シリコン層30を成膜する(図9参照)。
【0039】そして、このアモルファスシリコン層30
が形成されたガラス基板1をほぼ580℃に設定された
加熱炉の中で1時間放置することにより上記アモルファ
スシリコン層30を結晶化させて図10に示すように多
結晶シリコン薄膜3を形成した。
【0040】このとき、チタン酸ストロンチウムとシリ
コンとは格子整合が可能で上記チタン酸ストロンチウム
の多結晶膜2の作用によりその部位のアモルファスシリ
コン層30の結晶成長が助長されるため、上述したよう
な低温、短時間の条件で薄膜かつ結晶粒径が大きくしか
も結晶の連続性に優れた結晶領域31と非結晶領域32
を有する多結晶シリコン薄膜3の形成が可能となる。
【0041】尚、この多結晶シリコン薄膜3においては
その結晶領域31と非結晶領域32とで電子移動度等の
電気的特性が相違するため、同一基板上に特性が相違す
る薄膜トランジスタを形成するような場合に適用するこ
とができる。例えば、アクティブマトリックス型液晶デ
ィスプレイにおいてその液晶ディスプレイのスイッチン
グ素子用トランジスタとドライブ回路用トランジスタと
を同一のガラス基板上に形成するような場合、上記ドラ
イブ回路用トランジスタを多結晶シリコン薄膜3の結晶
領域31で形成し他方のスイッチング素子用トランジス
タを非結晶領域32で形成することにより特性の優れた
アクティブマトリックス型液晶ディスプレイを簡単に求
めることが可能となる。
【0042】[実施例3]この実施例は請求項4に係る
発明が適用されており実施例1により求められた多結晶
シリコン薄膜3を用いて薄膜トランジスタを構成したも
のである。
【0043】すなわち、この実施例に係る薄膜トランジ
スタは、図11に示すようにガラス基板1と、このガラ
ス基板1上に一様に成膜されたチタン酸ストロンチウム
の多結晶膜2と、この多結晶膜2上にヘテロエピタキシ
ャル成長させて形成され適宜形状にパターニングされた
活性層を構成する多結晶シリコン薄膜3と、この多結晶
シリコン薄膜3の両端側にそれぞれ形成されたソース電
極5並びにドレイン電極6と、上記多結晶シリコン薄膜
3上にスパッタリング法、プラズマCVD法等にて形成
されたSiO2 膜あるいはSiNx 膜のような厚さ
1000〜2000オングストロームのゲート絶縁膜4
と、このゲート絶縁膜4上に形成されたゲート電極7と
でその主要部が構成されているものである。
【0044】尚、SiO2 膜あるいはSiNx 膜の
形成は、スパッタリング法によれば150℃程度、プラ
ズマCVD法によれば300〜350℃程度で形成でき
る。
【0045】そしてこの薄膜トランジスタにおいてその
活性層が薄膜でかつ結晶粒径が大きくしかも結晶の連続
性に優れた多結晶シリコン薄膜3により構成されている
ため、電子移動度の向上並びに漏れ電流(OFF電流)
の低減が図れその電気的特性を飛躍的に改善できる利点
を有している。
【0046】
【発明の効果】請求項1に係る発明によれば、多結晶シ
リコン薄膜における結晶の大粒径化と結晶の連続性とを
図ることが可能になるため電子移動度等の電気的特性の
向上が図れる効果を有している。
【0047】また、請求項2に係る発明によれば、チタ
ン酸ストロンチウム多結晶膜の作用によりシリコンの結
晶成長が助長され、薄膜でかつ結晶粒径が大きくしかも
結晶の連続性に優れた多結晶シリコン薄膜を低温、短時
間の条件で形成できるため、電子移動度等の電気的特性
に優れた多結晶シリコン薄膜を簡便に提供できる効果を
有しており、他方、請求項3に係る発明によれば、非晶
質基板上の選択された領域に形成されたチタン酸ストロ
ンチウム多結晶膜の作用によりその部位のシリコンの結
晶成長が選択的に助長され、薄膜でかつ結晶粒径が大き
くしかも結晶の連続性に優れた結晶領域と非結晶領域と
を有する多結晶シリコン薄膜を低温、短時間の条件で形
成できるため、部分的にその電子移動度等の電気的特性
が相違する多結晶シリコン薄膜を簡便に提供できる効果
を有している。
【0048】また、請求項4に係る発明によれば、その
活性層が薄膜でかつ結晶粒径が大きくしかも結晶の連続
性に優れた多結晶シリコン薄膜により構成されているた
め、電子移動度の向上並びに漏れ電流の低減が図れその
電気的特性を飛躍的に改善できる効果を有している。
【図面の簡単な説明】
【図1】実施例1に係る多結晶シリコン薄膜の断面図。
【図2】(A)と(B)は実施例1に係る多結晶シリコ
ン薄膜の形成工程図。
【図3】実施例1において適用した真空蒸着装置の構成
説明図。
【図4】実施例1において適用したプラズマCVD装置
の構成説明図。
【図5】(A)はチタン酸ストロンチウムの結晶格子を
示すモデル図、(B)はその結晶格子の(100)面を
真上からみた平面図。
【図6】(A)はチタン酸ストロンチウムの結晶格子を
示すモデル図、(B)はその結晶格子の(110)面を
真上からみた平面図。
【図7】実施例2に係る多結晶シリコン薄膜の形成工程
図。
【図8】実施例2に係る多結晶シリコン薄膜の形成工程
図。
【図9】実施例2に係る多結晶シリコン薄膜の形成工程
図。
【図10】実施例2に係る多結晶シリコン薄膜の形成工
程図。
【図11】実施例3に係る薄膜トランジスタの構成説明
図。
【図12】従来法により形成された多結晶シリコン薄膜
の断面図。
【符号の説明】
1    ガラス基板 2    SrTiO3 多結晶膜 3    多結晶シリコン薄膜

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  非晶質基板上に成膜される多結晶シリ
    コン薄膜において、上記非晶質基板との間にチタン酸ス
    トロンチウムの多結晶膜を備えこの多結晶膜に対しヘテ
    ロエピタキシャル成長させて形成された多結晶シリコン
    により多結晶シリコン薄膜が構成されていることを特徴
    とする多結晶シリコン薄膜。
  2. 【請求項2】  請求項1記載の多結晶シリコン薄膜の
    製造方法において、非晶質基板上にチタン酸ストロンチ
    ウムの多結晶膜を一様に成膜し、かつ、この多結晶膜上
    にシリコンをヘテロエピタキシャル成長させて多結晶シ
    リコン薄膜を形成することを特徴とする多結晶シリコン
    薄膜の製造方法。
  3. 【請求項3】  請求項1記載の多結晶シリコン薄膜の
    製造方法において、非晶質基板上の選択された領域にチ
    タン酸ストロンチウムの多結晶膜を成膜し、かつ、この
    多結晶膜が形成された非晶質基板上へシリコンを成膜す
    ると共に、上記多結晶膜上のシリコンをヘテロエピタキ
    シャル成長させて多結晶シリコン薄膜にすることを特徴
    とする多結晶シリコン薄膜の製造方法。
  4. 【請求項4】  その活性層が多結晶シリコン薄膜にて
    構成される薄膜トランジスタにおいて、非晶質基板と、
    この非晶質基板上に成膜されたチタン酸ストロンチウム
    の多結晶膜と、この多結晶膜上にヘテロエピタキシャル
    成長させて形成した多結晶シリコン薄膜と、この多結晶
    シリコン薄膜に形成されたソース電極・ドレイン電極と
    、絶縁膜を介し上記多結晶シリコン薄膜に対向して設け
    られたゲート電極、とを備えることを特徴といる薄膜ト
    ランジスタ。
JP12331691A 1991-05-28 1991-05-28 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ Pending JPH04349618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12331691A JPH04349618A (ja) 1991-05-28 1991-05-28 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12331691A JPH04349618A (ja) 1991-05-28 1991-05-28 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPH04349618A true JPH04349618A (ja) 1992-12-04

Family

ID=14857541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12331691A Pending JPH04349618A (ja) 1991-05-28 1991-05-28 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPH04349618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753541A (en) * 1995-04-27 1998-05-19 Nec Corporation Method of fabricating polycrystalline silicon-germanium thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753541A (en) * 1995-04-27 1998-05-19 Nec Corporation Method of fabricating polycrystalline silicon-germanium thin film transistor

Similar Documents

Publication Publication Date Title
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
JP2505736B2 (ja) 半導体装置の製造方法
JPH02103925A (ja) 半導体装置の製造方法
JPH04349618A (ja) 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ
JPH04349617A (ja) 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ
KR20020027775A (ko) 인이 도핑된 비정질 막의 금속 유도 결정화 방법
JPH04349616A (ja) 多結晶シリコン薄膜の形成方法
JP2720473B2 (ja) 薄膜トランジスタ及びその製造方法
JP3093762B2 (ja) 半導体装置の製造方法
JP2822394B2 (ja) 半導体装置の製造方法
JPH0395920A (ja) 結晶性の改良方法
JPH0722315A (ja) 半導体膜の製造方法
JPH0685264A (ja) 多結晶シリコン薄膜及び該薄膜を用いたトランジスタ
JP3105310B2 (ja) 多結晶半導体膜および薄膜トランジスタ作製方法
JPH05109629A (ja) 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ
JPH04349615A (ja) 多結晶シリコン薄膜の形成方法
KR960004903B1 (ko) 반도체장치의 제조방법
JP2687394B2 (ja) 半導体装置の製造方法
JP2737152B2 (ja) Soi形成方法
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법
JPH01187873A (ja) 半導体装置の製造方法
JP2592984B2 (ja) シリコン薄膜の製造方法
JPH0435019A (ja) 薄膜トランジスター
JP2532252B2 (ja) Soi基板の製造方法
JP2867402B2 (ja) 半導体装置の製造方法