KR960039442A - 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법 - Google Patents

다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR960039442A
KR960039442A KR1019960012962A KR19960012962A KR960039442A KR 960039442 A KR960039442 A KR 960039442A KR 1019960012962 A KR1019960012962 A KR 1019960012962A KR 19960012962 A KR19960012962 A KR 19960012962A KR 960039442 A KR960039442 A KR 960039442A
Authority
KR
South Korea
Prior art keywords
layer
thin film
germanium
amorphous
film transistor
Prior art date
Application number
KR1019960012962A
Other languages
English (en)
Inventor
고오사꾸 시미즈
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960039442A publication Critical patent/KR960039442A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/058—Ge germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

높은 이동도와, 높은 온/오프비를 갖는 실리콘∼게르마늄 박막 전계 효과 트랜지스터(TFT)를 제조하는 방법을 제공한다. 한쌍의 소오스와, 드레인 전극이 형성된 절연 기판상에 비정질 실리콘층, 비정질 게르마늄층 및 게이트 절연막을 순차적으로 적층한다. 다음으로 600℃이상의 온도에서 열적 어닐링 또는 레이저 어닐링에 의해 비정질 실리콘층과, 비정질 게르마늄층을 다결정층으로 변환시킨다. 그후, 게이트 절연막상에 게이트 전극을 형성한다.

Description

다결정 실리콘∼게르마늄 박막 트랜지스터의 제조 방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 비정질 게르마늄층의 막 두께에 대한 실리콘∼게르마늄 박막 트랜지스터의 전자의 이동도와, 온/오프비의 의존성을 나타내는 그래프.

Claims (10)

  1. 절 연기판상에 다결정 실리콘-게르마늄 박막 트랜지스터를 제조하는 방법에 있어서, 절연기판상에 도전성 박막을 형성하고 상기 도전성 박막을 패터닝하여 소오스 전극과 드레인 전극을 형성하는 단계, 상기 소오스전극과 상기 드레인 전극이 형성된 상기 절연 기판상에 비정질 실리콘층, 비정질 게르마늄층 및 절연막을 순차적으로 적층하는 단계, 및 상기 비정질 실리콘층과 상기 비정질 게르마늄층을 다결정층으로 변환하고 패터닝에의해 상기 절연막상에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 다결정 실리콘-게르마늄박막 트랜지스터의 제조방법.
  2. 절연 기판상에 다결정 실리콘-게르마늄 박막 트랜지스터를 제조하는 방법에 있어서, 절연 기판상에 도전성 박막을 형성하고 상기 도전성 박막을 패터닝하여 소오스 전극과 드레인 전극을 형성하는 단계, 상기 소오스전극과 상기 드레인 전극이 형성된 상기 절연 기판상에 비정질 실리콘층, 비정질 게르마늄층 및 절연막을 순차적으로 적층하는 단계 , 및 레이저광의 조사에 의해 어닐링을 수행하여 상기 비정질 실리콘층과 상기 비정질 게르마늄층을 다결정층으로 변환하고 패터닝에 의해 상기 절연막상에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법.
  3. 제2항에 있어서, 불소와, 게르만을 포함하는 원료 가스를 이용하는 글로우 방전법에 의해 상기 비정질 게르마늄층을 형성하는 것을 특징으로 하는 다결정 실리콘-게르마늄 박막 트랜지스터의 제조 방법.
  4. 제3항에 있어서, 불소와 실란을 포함하는 원료 가스를 이용하는 글로우 방전법에 의해 상기 비정질 실리콘층을 형성하는 것을 특징으로 하는 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법.
  5. 제2항에 있어서, 상기 비정질 게르마늄층을 2nm이상 2nm이하의 두께로 형성하는 것을 특징으로 하는 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법.
  6. 제2항에 있어서, 자외선 레이저를 이용하여 상기 어닐링을 수행하는 것을 특징으로 하는 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법.
  7. 절연 기판상에 다결정 실리콘-게르마늄 박막 트랜지스터를 제조하는 방법에 있어서, 절연 기판상에 도전성 박막을 형성하고 상기 도전성 박막을 패터닝하여 소오스전극rhk 드레인 전극을 형성하는 단계, 상기 소오스전극과 상기 드레인 전극이 형성된 상기 절연 기판상에 비정질 실리콘층, 비정질 게르마늄층 및 절연막을 순차적으로 적층하는 단계, 및 600℃이상의 온도에서 어닐링을 수행하여 상기 비정질 실리콘층과 상기 비정질 게르마늄층을 다결정층으로 변환하고 패터닝에 의해 상기 절연막상에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법.
  8. 제7항에 있어서, 불소와 게르만을 포함하는 원료 가스를 이용하는 글로우 방전법에 의해 상기 비정질게르마늄층을 형성하는 것을 특징으로 하는 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법.
  9. 제8항에 있어서, 불소와 실란을 포함하는 원료 가스를 이용하는 글로우 방전법에 의해 상기 비정질 실리콘층을 형성하는 것을 특징으로 하는 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법.
  10. 제7항에 있어서, 상기 비정질 게르마늄층을 2nm이상 2nm 이하의 두께로 형성하는 것을 특징으로 하는 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법.
    ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019960012962A 1995-04-27 1996-04-25 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법 KR960039442A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-103641 1995-04-27
JP7103641A JP2616741B2 (ja) 1995-04-27 1995-04-27 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
KR960039442A true KR960039442A (ko) 1996-11-25

Family

ID=14359400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012962A KR960039442A (ko) 1995-04-27 1996-04-25 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법

Country Status (3)

Country Link
US (1) US5753541A (ko)
JP (1) JP2616741B2 (ko)
KR (1) KR960039442A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144032B2 (ja) * 1992-03-30 2001-03-07 ソニー株式会社 薄膜トランジスタ及びその製造方法
JPH1174485A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置およびその製造方法
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE19924571C2 (de) * 1999-05-28 2001-03-15 Siemens Ag Verfahren zur Herstellung eines Doppel-Gate-MOSFET-Transistors
US6461945B1 (en) * 2000-06-22 2002-10-08 Advanced Micro Devices, Inc. Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions
US6743680B1 (en) 2000-06-22 2004-06-01 Advanced Micro Devices, Inc. Process for manufacturing transistors having silicon/germanium channel regions
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6521502B1 (en) 2000-08-07 2003-02-18 Advanced Micro Devices, Inc. Solid phase epitaxy activation process for source/drain junction extensions and halo regions
US6380590B1 (en) * 2001-02-22 2002-04-30 Advanced Micro Devices, Inc. SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same
US6475869B1 (en) 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6709935B1 (en) 2001-03-26 2004-03-23 Advanced Micro Devices, Inc. Method of locally forming a silicon/geranium channel layer
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6670224B2 (en) * 2002-01-03 2003-12-30 Industrial Technology Research Institute Method for manufacturing thin film transistors
DE10230674B4 (de) * 2002-07-04 2006-11-23 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Halbleiterkondensator und damit aufgebauter MOSFET
US6605514B1 (en) 2002-07-31 2003-08-12 Advanced Micro Devices, Inc. Planar finFET patterning using amorphous carbon
US20040084305A1 (en) * 2002-10-25 2004-05-06 Semiconductor Energy Laboratory Co., Ltd. Sputtering system and manufacturing method of thin film
JP4789421B2 (ja) * 2003-03-12 2011-10-12 三星電子株式会社 フォトン吸収膜を有する半導体素子及びその製造方法
US6713371B1 (en) * 2003-03-17 2004-03-30 Matrix Semiconductor, Inc. Large grain size polysilicon films formed by nuclei-induced solid phase crystallization
KR100697693B1 (ko) 2005-06-24 2007-03-20 삼성전자주식회사 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법
JP2008028363A (ja) * 2006-06-21 2008-02-07 Seiko Epson Corp 電気光学装置の製造方法
US20080000880A1 (en) * 2006-06-30 2008-01-03 Bao Feng System and method for treating a coating on a substrate
TWI316773B (en) * 2006-08-02 2009-11-01 Ind Tech Res Inst Printed electonic device and transistor device and manufacturing method thereof
JP5462024B2 (ja) * 2010-02-19 2014-04-02 日本電信電話株式会社 半導体装置の製造方法
KR101926646B1 (ko) 2010-04-16 2018-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치용 전극 및 그 제작 방법
CN112670408B (zh) * 2019-10-15 2023-06-02 夏泰鑫半导体(青岛)有限公司 电容器的制备方法及电容器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3331601A1 (de) * 1982-09-02 1984-03-08 Canon K.K., Tokyo Halbleitervorrichtung
JPH01248668A (ja) * 1988-03-30 1989-10-04 Seiko Epson Corp 薄膜トランジスタ
JPH01276765A (ja) * 1988-04-28 1989-11-07 Seiko Epson Corp 薄膜トランジスタ
JP2837473B2 (ja) * 1989-11-22 1998-12-16 ティーディーケイ株式会社 シリコン薄膜トランジスタ
JP3016486B2 (ja) * 1989-11-27 2000-03-06 ティーディーケイ株式会社 薄膜トランジスタ
JPH0435019A (ja) * 1990-05-31 1992-02-05 Tonen Corp 薄膜トランジスター
US5250818A (en) * 1991-03-01 1993-10-05 Board Of Trustees Of Leland Stanford University Low temperature germanium-silicon on insulator thin-film transistor
JPH04349618A (ja) * 1991-05-28 1992-12-04 Tonen Corp 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ
JPH04349617A (ja) * 1991-05-28 1992-12-04 Tonen Corp 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ
JPH04349615A (ja) * 1991-05-28 1992-12-04 Tonen Corp 多結晶シリコン薄膜の形成方法
JPH04349616A (ja) * 1991-05-28 1992-12-04 Tonen Corp 多結晶シリコン薄膜の形成方法
JP2965094B2 (ja) * 1991-06-28 1999-10-18 キヤノン株式会社 堆積膜形成方法
US5591653A (en) * 1992-03-30 1997-01-07 Sony Corporation Method of manufacturing Si-Ge thin film transistor
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JPH06120499A (ja) * 1992-10-05 1994-04-28 Sharp Corp 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法
US5354700A (en) * 1993-07-26 1994-10-11 United Microelectronics Corporation Method of manufacturing super channel TFT structure

Also Published As

Publication number Publication date
JPH08298329A (ja) 1996-11-12
JP2616741B2 (ja) 1997-06-04
US5753541A (en) 1998-05-19

Similar Documents

Publication Publication Date Title
KR960039442A (ko) 다결정 실리콘-게르마늄 박막 트랜지스터의 제조방법
KR970018715A (ko) 전계효과 박막 트랜지스터의 제조방법
US6713329B1 (en) Inverter made of complementary p and n channel transistors using a single directly-deposited microcrystalline silicon film
KR970024304A (ko) 박막 트랜지스터 제조방법
Saboundji et al. Top-gate microcrystalline silicon TFTs processed at low temperature (< 200 C)
Janfaoui et al. Behavior of the parameters of microcrystalline silicon TFTs under mechanical strain
JPH0917729A (ja) 半導体装置の製造方法
KR970054500A (ko) 다결정 실리콘 박막 트랜지스터의 제조방법
KR0139741B1 (ko) 박막트랜지스터 제조방법
KR950004585A (ko) 자기정합형 박막트랜지스터의 제조방법
Tala-Ighil et al. State creation induced by gate bias stress in unhydrogenated polysilicon TFTs
TWI231966B (en) Method for manufacturing interstitial with different length
KR970054492A (ko) 박막트랜지스터 및 그 제조방법
KR950010121A (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR950007148A (ko) 다결정 실리콘 박막트랜지스터
KR970052100A (ko) 반도체 장치 제작에서의 도펀트 활성화 방법
KR940022897A (ko) 박막트랜지스터 제조방법
KR970072489A (ko) 박막트랜지스터 제조방법
KR950034457A (ko) 박막트랜지스터 제조방법
KR940022752A (ko) 박막 트랜지스터의 채널 폴리 제조방법
KR970054387A (ko) 모스트랜지스터 제조 방법
KR960043047A (ko) 반도체 소자의 트랜지스터 제조방법
KR970052835A (ko) 코발트 실리사이드막을 이용한 트랜지스터 형성방법
KR950004602A (ko) 폴리실리콘 박막트랜지스터 제조방법
KR960039215A (ko) 박막트랜지스터 오믹콘택형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application