JPH0821235B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JPH0821235B2 JPH0821235B2 JP4320143A JP32014392A JPH0821235B2 JP H0821235 B2 JPH0821235 B2 JP H0821235B2 JP 4320143 A JP4320143 A JP 4320143A JP 32014392 A JP32014392 A JP 32014392A JP H0821235 B2 JPH0821235 B2 JP H0821235B2
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- driver
- bit line
- pair
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000002955 isolation Methods 0.000 claims description 29
- 238000003491 array Methods 0.000 claims description 4
- 238000005086 pumping Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
し、特に共有型(shared)センスアンプを有する半導体
メモリ装置において、ビットライン間を分離する分離ゲ
ートに印加されるビットライン分離制御信号を発生する
手段に関するものである。
れなければならない要素としては、低電圧電源の使用、
チップ面積内の集積度を高めることと共に高速かつ安定
な動作を行えるようにすること等がある。図3は半導体
メモリ装置のビットライン系回路のよく知られている構
成を示す。同図に示す構成は、P形のセンスアンプ3と
N形のセンスアンプ6を図中左右のメモリセルアレイ
1、8が共有する形態とされており、高集積メモリ装置
における有用な構成方式として知られている。
データを読み出す場合には、該メモリセルアレイ1に隣
接した図中右側のメモリセルアレイ8に接続されている
ビットライン対BL2、バーBL2を、選択されたメモ
リセルアレイ1に接続されているビットライン対BL
1、バーBL1から分離しなければならない。すなわ
ち、ビットライン分離制御信号φISO1を論理“ハ
イ”として分離ゲート11、12を“オン”とし、一
方、ビットライン分離制御信号φISO2を論理“ロ
ウ”として分離ゲート21、22を“オフ”とすること
によって、選択的なセンシングが行われる。図中右側の
メモリセルアレイ8が選択される場合にはこの反対にな
る。
SO1、φISO2の論理“ハイ”の電位が電源電圧V
ccのレベルである場合には、選択されたメモリセルに
データを書き込むときに、完全なVccレベルのデータ
が選択されたメモリセルに送られないという問題が発生
する。すなわち、実質的にメモリセルに記憶されるデー
タ“1”の電位状態が、分離ゲート11、12、21、
22を通過するときに、その分離ゲートのしきい電圧分
降下してしまうためで、これら分離ゲートの制御端子に
印加されるビットライン分離制御信号φISO1及びφ
ISO2の電位がVccであるので、完全なVccレベ
ルのデータ“1”が指定されたメモリセルに記憶される
ことは不可能である。
れた従来のビットライン分離制御信号発生器を図4に示
す(これは「An Analysis of the HITACHI HM511000 1M
x1CMOSDRAMs 」、MOSAID、 March. 1988、p.58
に開示されているものである)。入力されるアドレス信
号によってノードBとノードCの電位がセルフブースト
(self-boosted)され、出力されるビットライン分離制
御信号φISOの電位をVccより所定のレベル以上
(Vcc+α)に上昇させることができる。ここで、前
記αの値は、少なくとも図3に示した分離ゲート11、
12、21、22のしきい電圧よりも大きな値でなけれ
ばならない。このようにして初めて、完全なVccレベ
ルの電位が選択されたメモリセルに供給できる。
動作電源電圧のレベルを低める傾向にある。例えば、初
期の5Vから現在では3.3Vに、中には1.5Vまで
動作電源電圧のレベルを低めているものもある。たと
え、メモリ装置の高集積、微細化によってトランジスタ
等のチャネルサイズも縮小され、そのしきい電圧も低く
なっているとしても、このような動作電源電圧のレベル
低下の度合いに比べればあまり効果があるとはいえな
い。したがって、図4のような従来のブースト方式で
は、Vcc+αの適切なレベルを実現させることは困難
になってきている。
低レベルの動作電源電圧を使用する高集積半導体メモリ
装置において、完全な電源電圧レベルのデータを伝送す
ることが可能なビットライン分離制御信号発生手段を提
供することを目的とする。また、高集積メモリ装置にお
いて、メモリセルへの書込み時に効率的なデータ電位を
伝送させられるようにすることを目的とする。
るために本発明は、少なくとも2つのブロックに分けら
れたメモリセルアレイに共有される共有型のセンスアン
プを備え、そしてセンスアンプを共有するビットライン
に分離ゲートを有する半導体メモリ装置について、発振
器のポンピングクロックを用いたチャージポンプにより
電源電圧を昇圧して出力するようになった別途の高電圧
発生回路から得られる高電圧を電圧源とするインバータ
からなり、ブロック選択信号に従って前記高電圧レベル
のビットライン分離制御信号を分離ゲートに出力するビ
ットライン分離制御信号発生手段を備えることを特徴と
する。
れたメモリセルアレイに共有される共有型のセンスアン
プと、センスアンプを共有するビットラインに設けられ
た分離ゲートと、ビットライン対を等化する等化回路
と、を有する半導体メモリ装置において、発振器のポン
ピングクロックを用いたチャージポンプにより電源電圧
を昇圧して出力するようになった別途の高電圧発生回路
から得られる高電圧を、アドレス信号に応答して駆動し
出力する高電圧ドライバと、高電圧ドライバの出力に応
じてブロック選択信号を出力するブロック選択信号ドラ
イバと、前記高電圧をそれぞれ電圧源にして並列接続さ
れ、高電圧ドライバの出力に応じて動作する第1インバ
ータ対、及び、前記高電圧を電圧源にして直列接続さ
れ、第1インバータ対の出力をそれぞれゲートに受けて
動作する第1トランジスタ対からなり、前記高電圧レベ
ルのビットライン分離制御信号を分離ゲートに供給する
ビットライン分離制御信号ドライバと、前記高電圧をそ
れぞれ電圧源にして並列接続され、高電圧ドライバの出
力に応じて動作する第2インバータ対、及び、前記高電
圧を電圧源にして直列接続され、第2インバータ対の出
力をそれぞれゲートに受けて動作する第2トランジスタ
対からなり、前記高電圧レベルの等化信号を等化回路に
供給する等化信号ドライバと、を備えることを特徴とす
る。
参照して詳細に説明する。尚、共通する部分には同じ符
号を付し、重複する説明は省略する。本発明の実施例で
使用される高電圧Vppを発生する高電圧発生回路は、
一般的なダイナミックRAMのチップ内に実装されてい
るもので、その図示は省略している。この高電圧発生回
路は、発振器から供給されるポンピングクロックに応じ
たチャージポンプによって2Vcc程度の高電圧を得る
回路である。
御信号発生手段の実施例を示す。この実施例は、ブロッ
ク選択信号を入力とし、外部から供給される高電圧Vp
pを定電圧源に使用する第1インバータ(又は第1ドラ
イバ)31と、第1インバータ31の出力を入力とし、
高電圧Vppを定電圧源に使用して最終的にビットライ
ン分離信号φISOを出力する第2インバータ(又は第
2ドライバ)32とから構成されている。高電圧Vpp
はチップ内の上記のような高電圧発生回路で作られるも
のである。また、この実施例の回路は、図3のビットラ
イン分離制御信号φISO1、φISO2に対して各々
設けられている。
のデータをセンシングする前に、図1の回路から出力さ
れるビットライン分離制御信号φISO2が、論理“ロ
ウ”のブロック選択信号に従い論理“ロウ”となって分
離ゲート21、22に供給されることによって、メモリ
セルアレイ8からのデータ伝送経路を遮断する。一方、
ビットライン分離制御信号φISO1は、論理“ハイ”
のブロック選択信号に従いVppレベルとなって分離ゲ
ート11、12に供給され、これにより書込み時にも完
全なVccレベルのデータをメモリセルアレイ1に伝送
することができる。このときの高電圧Vppは、前述し
たように、発振器及びドライバを備え、ブーストされた
電位を伝送するNMOS形の伝送トランジスタを有する
高電圧発生回路によって発生される。
び等化信号発生手段の実施例を示す。この実施例は、ビ
ットライン分離制御信号と共に、ブロック選択信号及び
等化信号を発生するようになった回路である。図示のよ
うに、三つのアドレス信号#1、#2、#3の入力によ
り高電圧VppをドライブするVppドライバ40と、
Vppドライバ40の出力に応じてブロック選択信号を
出力するブロック選択信号ドライバ50と、Vppドラ
イバ40の出力に応じてVppレベルのビットライン分
離制御信号φISOを出力するビットライン分離制御信
号ドライバ60と、Vppドライバ40の出力に応じて
等化信号φEQを出力する等化信号ドライバ70とから
構成されている。等化信号φEQはビットラインのセン
シング前後にエネーブルとされる信号であり、等化期間
中、図3の各ビットライン分離制御信号はVppレベル
となる。この回路では、アドレス信号のすべてが論理
“ハイ”で入力されると、ノード101は接地電圧(V
ss)に接続されないので、電気的導通状態にあるPM
OSトランジスタ42によってノード101の電位はV
ppに充電される。そしてビットライン分離制御信号φ
ISOはVppレベルの信号として出力され、等化信号
φEQもVppレベルとして出力される。
ライン分離制御信号の電位をチップ内の高電圧発生回路
で発生される高電圧を利用して形成するので、高集積、
低電源電圧のメモリ装置においても、書込みデータの効
率的な伝送の実施が可能となる。また、センシング前後
の等化時にも完全な電源電圧レベルにビットライン対を
等化させることが容易にできるという効果もある。その
結果、半導体メモリ装置の高集積化等に大きく寄与でき
るものである。
段の実施例を示す回路図。
号発生手段の実施例を示す回路図。
とその周辺の構成を示すブロック図。
図。
Claims (1)
- 【請求項1】 少なくとも2つのブロックに分けられた
メモリセルアレイに共有される共有型のセンスアンプ
と、センスアンプを共有するビットラインに設けられた
分離ゲートと、ビットライン対を等化する等化回路と、
を有する半導体メモリ装置において、 発振器のポンピングクロックを用いたチャージポンプに
より電源電圧を昇圧して出力するようになった別途の高
電圧発生回路から得られる高電圧を、アドレス信号に応
答して駆動し出力する高電圧ドライバと、高電圧ドライ
バの出力に応じてブロック選択信号を出力するブロック
選択信号ドライバと、前記高電圧をそれぞれ電圧源にし
て並列接続され、高電圧ドライバの出力に応じて動作す
る第1インバータ対、及び、前記高電圧を電圧源にして
直列接続され、第1インバータ対の出力をそれぞれゲー
トに受けて動作する第1トランジスタ対からなり、前記
高電圧レベルのビットライン分離制御信号を分離ゲート
に供給するビットライン分離制御信号ドライバと、前記
高電圧をそれぞれ電圧源にして並列接続され、高電圧ド
ライバの出力に応じて動作する第2インバータ対、及
び、前記高電圧を電圧源にして直列接続され、第2イン
バータ対の出力をそれぞれゲートに受けて動作する第2
トランジスタ対からなり、前記高電圧レベルの等化信号
を等化回路に供給する等化信号ドライバと、を備えたこ
とを特徴とする半導体メモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1992P2486 | 1992-02-19 | ||
KR1019920002486A KR950009234B1 (ko) | 1992-02-19 | 1992-02-19 | 반도체 메모리장치의 비트라인 분리클럭 발생장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05258577A JPH05258577A (ja) | 1993-10-08 |
JPH0821235B2 true JPH0821235B2 (ja) | 1996-03-04 |
Family
ID=19329196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4320143A Expired - Fee Related JPH0821235B2 (ja) | 1992-02-19 | 1992-11-30 | 半導体メモリ装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5402378A (ja) |
JP (1) | JPH0821235B2 (ja) |
KR (1) | KR950009234B1 (ja) |
DE (1) | DE4240002C2 (ja) |
FR (1) | FR2687488B1 (ja) |
GB (1) | GB2264376B (ja) |
IT (1) | IT1256458B (ja) |
TW (1) | TW201370B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE40552E1 (en) | 1990-04-06 | 2008-10-28 | Mosaid Technologies, Inc. | Dynamic random access memory using imperfect isolating transistors |
JP3088232B2 (ja) * | 1994-01-11 | 2000-09-18 | 沖電気工業株式会社 | 半導体記憶回路 |
JPH08171796A (ja) * | 1994-12-16 | 1996-07-02 | Toshiba Corp | 半導体記憶装置 |
US5719813A (en) * | 1995-06-06 | 1998-02-17 | Micron Technology, Inc. | Cell plate referencing for DRAM sensing |
US5625588A (en) * | 1995-06-06 | 1997-04-29 | Micron Technology, Inc. | Single-ended sensing using global bit lines for DRAM |
US5654933A (en) * | 1995-06-30 | 1997-08-05 | Micron Technology, Inc. | Equilibrated sam read transfer circuit |
US5584134A (en) * | 1995-07-31 | 1996-12-17 | Chaput; Rob | Foldable assembly unit with display object and pedestal |
KR100203142B1 (ko) * | 1996-06-29 | 1999-06-15 | 김영환 | 디램 |
KR100388318B1 (ko) | 1998-12-24 | 2003-10-10 | 주식회사 하이닉스반도체 | 비트라인디커플링방법 |
JP2000298984A (ja) * | 1999-04-15 | 2000-10-24 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
TW526497B (en) * | 1999-05-18 | 2003-04-01 | Nanya Technology Corp | Data sensing method of semiconductor memory device |
US6301175B1 (en) | 2000-07-26 | 2001-10-09 | Micron Technology, Inc. | Memory device with single-ended sensing and low voltage pre-charge |
US6292417B1 (en) | 2000-07-26 | 2001-09-18 | Micron Technology, Inc. | Memory device with reduced bit line pre-charge voltage |
US6687180B2 (en) * | 2002-04-25 | 2004-02-03 | Micron Technology, Inc | Driver control circuit |
US7126378B2 (en) | 2003-12-17 | 2006-10-24 | Rambus, Inc. | High speed signaling system with adaptive transmit pre-emphasis |
US7397848B2 (en) | 2003-04-09 | 2008-07-08 | Rambus Inc. | Partial response receiver |
US7092472B2 (en) * | 2003-09-16 | 2006-08-15 | Rambus Inc. | Data-level clock recovery |
US7133321B2 (en) * | 2003-10-09 | 2006-11-07 | Micron Technology, Inc. | Sense amplifier circuit |
US7233164B2 (en) * | 2003-12-17 | 2007-06-19 | Rambus Inc. | Offset cancellation in a multi-level signaling system |
KR102507170B1 (ko) * | 2016-02-29 | 2023-03-09 | 에스케이하이닉스 주식회사 | 센스 앰프 및 이를 포함하는 반도체 장치의 입/출력 회로 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5925311B2 (ja) * | 1977-02-14 | 1984-06-16 | 日本電気株式会社 | 感知増幅器 |
JPS6027113B2 (ja) * | 1980-02-13 | 1985-06-27 | 日本電気株式会社 | プリチャ−ジ装置 |
JPS57198592A (en) * | 1981-05-29 | 1982-12-06 | Hitachi Ltd | Semiconductor memory device |
JPS58189897A (ja) * | 1982-04-30 | 1983-11-05 | Toshiba Corp | 差動型センス回路 |
JPS58211394A (ja) * | 1982-06-01 | 1983-12-08 | Nec Corp | 半導体集積回路 |
US4608670A (en) * | 1984-08-02 | 1986-08-26 | Texas Instruments Incorporated | CMOS sense amplifier with N-channel sensing |
US4791616A (en) * | 1985-07-10 | 1988-12-13 | Fujitsu Limited | Semiconductor memory device |
US5177708A (en) * | 1985-10-30 | 1993-01-05 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory and method for equalizing sense amplifier drive signal lines |
JPS62136919A (ja) * | 1985-12-10 | 1987-06-19 | Mitsubishi Electric Corp | ドライバ−回路 |
JPS62197992A (ja) * | 1986-02-25 | 1987-09-01 | Mitsubishi Electric Corp | ダイナミツクram |
JPS62271295A (ja) * | 1986-05-20 | 1987-11-25 | Fujitsu Ltd | 半導体集積回路 |
US4878201A (en) * | 1987-01-28 | 1989-10-31 | Nec Corporation | Semiconductor memory device having an improved timing signal generator for the column selection circuit |
JPH07107798B2 (ja) * | 1987-11-18 | 1995-11-15 | 三菱電機株式会社 | ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法 |
US5189639A (en) * | 1987-11-26 | 1993-02-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having bit lines capable of partial operation |
ES2022698B3 (es) * | 1988-02-26 | 1991-12-01 | Ibm | Amplificador de sentido de doble fase para memorias de acceso aleatorias. |
JPH07109702B2 (ja) * | 1988-09-12 | 1995-11-22 | 株式会社東芝 | ダイナミック型メモリ |
JPH0713861B2 (ja) * | 1988-12-05 | 1995-02-15 | 三菱電機株式会社 | 半導体記憶装置 |
JPH0762955B2 (ja) * | 1989-05-15 | 1995-07-05 | 株式会社東芝 | ダイナミック型ランダムアクセスメモリ |
JPH0646513B2 (ja) * | 1989-07-12 | 1994-06-15 | 株式会社東芝 | 半導体記憶装置のデータ読出回路 |
US4991142A (en) * | 1989-07-20 | 1991-02-05 | Samsung Semiconductor Inc. | Dynamic random access memory with improved sensing and refreshing |
KR940001644B1 (ko) * | 1991-05-24 | 1994-02-28 | 삼성전자 주식회사 | 메모리 장치의 입출력 라인 프리차아지 방법 |
KR940007640B1 (ko) * | 1991-07-31 | 1994-08-22 | 삼성전자 주식회사 | 공통 입출력선을 가지는 데이타 전송회로 |
US5283760A (en) * | 1991-08-14 | 1994-02-01 | Samsung Electronics Co., Ltd. | Data transmission circuit |
-
1992
- 1992-02-19 KR KR1019920002486A patent/KR950009234B1/ko not_active IP Right Cessation
- 1992-11-06 US US07/972,522 patent/US5402378A/en not_active Expired - Lifetime
- 1992-11-09 TW TW081108962A patent/TW201370B/zh not_active IP Right Cessation
- 1992-11-27 IT ITMI922734A patent/IT1256458B/it active IP Right Grant
- 1992-11-27 DE DE4240002A patent/DE4240002C2/de not_active Revoked
- 1992-11-30 JP JP4320143A patent/JPH0821235B2/ja not_active Expired - Fee Related
- 1992-11-30 GB GB9224992A patent/GB2264376B/en not_active Expired - Lifetime
- 1992-11-30 FR FR929214400A patent/FR2687488B1/fr not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05258577A (ja) | 1993-10-08 |
ITMI922734A1 (it) | 1994-05-27 |
KR930018582A (ko) | 1993-09-22 |
FR2687488B1 (fr) | 1994-10-21 |
ITMI922734A0 (it) | 1992-11-27 |
IT1256458B (it) | 1995-12-07 |
FR2687488A1 (fr) | 1993-08-20 |
DE4240002C2 (de) | 1997-12-18 |
GB2264376A (en) | 1993-08-25 |
GB2264376B (en) | 1996-04-17 |
DE4240002A1 (ja) | 1993-08-26 |
GB9224992D0 (en) | 1993-01-20 |
TW201370B (en) | 1993-03-01 |
KR950009234B1 (ko) | 1995-08-18 |
US5402378A (en) | 1995-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0821235B2 (ja) | 半導体メモリ装置 | |
KR0177776B1 (ko) | 고집적 반도체 메모리 장치의 데이타 센싱회로 | |
US5574698A (en) | Ram row decode circuitry that utilizes a precharge circuit that is deactivated by a feedback from an activated word line driver | |
EP0473360B1 (en) | Semiconductor memory device | |
US7379378B2 (en) | Over driving control signal generator in semiconductor memory device | |
JPH07130175A (ja) | 半導体記憶装置 | |
EP0498251A2 (en) | Word line driver circuit for dynamic random access memories | |
US5901102A (en) | Semiconductor memory device achieving reduction in access time without increase in power consumption | |
JPH10302469A (ja) | 半導体記憶装置 | |
JPH08147965A (ja) | 半導体記憶装置 | |
US5148399A (en) | Sense amplifier circuitry selectively separable from bit lines for dynamic random access memory | |
JPH0817032B2 (ja) | 半導体集積回路装置 | |
KR0139496B1 (ko) | 반도체 메모리장치의 비트라인 감지증폭기 | |
JP3053562B2 (ja) | 半導体メモリ装置のビット線感知回路 | |
JPH0330186A (ja) | しきい電圧生成装置 | |
JP4309483B2 (ja) | マルチバンクメモリ装置 | |
KR950014256B1 (ko) | 낮은 전원전압을 사용하는 반도체 메모리장치 | |
US5418756A (en) | Edge transition detection disable circuit to alter memory device operating characteristics | |
US5777934A (en) | Semiconductor memory device with variable plate voltage generator | |
US5258956A (en) | High speed sensing device in a semiconductor memory device | |
US5278788A (en) | Semiconductor memory device having improved controlling function for data buses | |
KR100363040B1 (ko) | 저소비 전력을 가지는 반도체 기억 장치 | |
US5886933A (en) | Boost voltage generator for controlling a memory cell array | |
US5608683A (en) | Refresh method of reusing electric charge | |
JP2000348484A (ja) | 少なくとも一つのメモリーセルにカップリングされたシングルビットラインを有する強誘電体メモリ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |