JPH06302650A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06302650A
JPH06302650A JP5112204A JP11220493A JPH06302650A JP H06302650 A JPH06302650 A JP H06302650A JP 5112204 A JP5112204 A JP 5112204A JP 11220493 A JP11220493 A JP 11220493A JP H06302650 A JPH06302650 A JP H06302650A
Authority
JP
Japan
Prior art keywords
electrode
chip
semiconductor chip
semiconductor device
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5112204A
Other languages
English (en)
Other versions
JP2518508B2 (ja
Inventor
Kenji Tsukamoto
研二 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5112204A priority Critical patent/JP2518508B2/ja
Priority to US08/227,385 priority patent/US5705858A/en
Publication of JPH06302650A publication Critical patent/JPH06302650A/ja
Application granted granted Critical
Publication of JP2518508B2 publication Critical patent/JP2518508B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

(57)【要約】 【目的】 半導体装置を交換する場合に、はんだ付けの
際のフラックスが半導体チップの回路パターンに影響を
与えないようにする。 【構成】 半導体チップ１の表面の回路パターンの出力
信号を導出するための電極４と、この電極４の位置に対
応する位置に設けられた中継基板３の表面の電極５とを
フリップチップ接続する。その接続の際に、リング１０
を取付けて回路パターンを封止することにより半導体装
置を構成する。 【効果】 半導体チップ１の表面の回路パターンが封止
されているため、半導体装置を交換する回数が多くなっ
ても、はんだ付けの際のフラックスによる悪影響を防ぐ
ことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
フリップチップ実装によるチップキャリア構造の半導体
装置に関する。
【０００２】
【従来の技術】従来のフリップチップ実装の方式として
サブ基板を用いたものがある（例えば、実開昭６２―１
５１７４２号公報）。これは、図２に示されているよう
に、プリント板１６上にフリップチップの電極位置に対
応して複数ピン１４が設けられ、このピン１４によりサ
ブ基板１５が支持され、そのサブ基板１５の上にチップ
１がフリップチップ接続により搭載されている。なお、
４は電極、９ははんだバンプである。
【０００３】次に、この従来のフリップチップ実装の作
用について説明する。サブ基板１５はピン１４を介して
プリント板１６上に支持されているため、ピン１４の柔
軟性によりチップ１とプリント板１６間の歪量の差が吸
収され過大な熱応力がチップ１に加わらない。サブ基板
１５は充分薄く形成できるため、チップ１との熱容量の
差は小さくパワーオン，オフ時の温度差は小さい。ま
た、サブ基板１５はチップ１と同等以下の大きさにする
ことができるため、直接プリント板１６にチップ１を実
装した場合と実装密度が変わらないのである。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置ではチップ１の回路パターン面が保護されていない
ため、チップ１をサブ基板１５に搭載したままで交換す
る場合、交換回数が多いとはんだ付け時に使用されるフ
ラックスがチップ１の回路パターン面に付着し、絶縁性
を低下させる等の悪影響を及ぼし、チップの機能に障害
を起こすという欠点がある。また、サブ基板１５をプリ
ント板１６に取付けたままでチップ１のみを交換する場
合にも同様にフラックスがチップの回路パターン面に悪
影響を及ぼす。
【０００５】一方、フラックスを使用しない、はんだ付
け方法もあるが、この場合、プリント板１６全体をＮ2
ガス雰囲気で包囲しなければならないため、装置が大規
模になるという欠点があった。
【０００６】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的は、はんだ付け時に
おけるフラックスの影響を受けない構造を有する半導体
装置を提供することである。
【０００７】
【課題を解決するための手段】本発明による半導体装置
は、回路パターンと、前記回路パターンの出力信号を導
出するための第１の電極とが一主面に設けられた半導体
チップと、前記第１の電極の位置に対応する位置に設け
られ前記第１の電極とフリップチップ接続された第２の
電極が一主面に設けられ、かつ前記第２の電極と電気的
に接続された第３の電極が他主面に設けられた中継基板
と、前記半導体チップの一主面と前記中継基板の一主面
との間に取付けられ前記回路パターンを封止するための
リング部材と、を有することを特徴とする。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００９】図１は本発明による半導体装置の一実施例
の構成を示す断面図である。図において、本実施例の半
導体装置は、半導体チップの回路パターン面（以下、回
路面と称する）が封止された構造になっている。
【００１０】半導体チップ１の回路面の周辺部には、は
んだメッキによる接続部分２が形成されている。中継基
板３は半導体チップ１と同じ大きさで厚みは、半導体チ
ップ１と同程度で、その材質はＡl Ｎ等である。この中
継基板３には半導体チップ１の電極４の位置に対応した
位置に、金属等の導電性の電極５が設けられている。こ
の電極５は中継基板３内に形成されたスルーホール６を
通して裏面に形成された金属等の導電性の電極７と電気
的に接続されている。中継基板３の表面の周辺部には、
半導体チップ１の回路面の周辺部と同様の半田メッキに
よる接続部分８が形成されている。
【００１１】なお、中継基板３の電極５及び７は、いず
れも表面の一部に凸部が設けられている。
【００１２】これらの半導体チップ１と中継基板３とは
通常のフリップチップ方式ではんだバンプ９により接合
される。本実施例では、この接合時に、半導体チップ１
と中継基板３との間に金属製のリング１０を介在させて
はんだ付けを行って取付けているので、半導体チップ１
と中継基板３との間で封止構造が得られるのである。
【００１３】このような半導体チップ１及び中継基板３
の封止構造を基板１１に取付ける場合は、通常のフリッ
プチップ方式で、はんだバンプ１２によって接合され
る。すなわち、予め、基板の電極１３上にクリーム状は
んだをスクリーン印刷等の方法で供給しておく。そし
て、中継基板３の裏面の電極７と基板１１上の電極１３
とを位置合せした状態で基板１１の上に、半導体チップ
１及び中継基板３の封止構造をマウントし、リフロ炉等
を使用してクリームはんだを溶融させるのである。この
ようにして、はんだバンプ１２が形成され、半導体チッ
プ１及び中継基板３の封止構造が基板１１に取付けられ
る。なお、このとき、はんだバンプ１２の表面張力によ
り半導体装置が浮き上がり、電極７と電極１３とは物理
的に離れた構造となる。
【００１４】ここで、半導体チップ１と中継基板３との
接続に使用される、はんだバンプ９及びはんだメッキに
よる接続部分２，８におけるはんだの融点は、中継基板
３と基板１１との接続に使用される、はんだバンプ１２
のはんだの融点より高くなければならない。こうするこ
とにより、半導体チップ１及び中継基板３の封止構造を
基板１１から取外す際は、はんだバンプ１２の融点以上
で、かつはんだバンプ９と接続部分２，８の融点以下の
温度に加熱すれば、はんだバンプ１２だけが溶融するた
め、半導体チップ１と中継基板３とが接続されたまま
で、基板１１より取外すことができるのである。
【００１５】ここで、電極５の表面の一部に凸部が設け
られているのは、リング１０が設けられて半導体チップ
１と中継基板３との間隔が大きくなっているため、電極
同士の電気的接続状態を確保するためである。また、半
導体チップ１に冷却ブロックが設けられた場合に、チッ
プの中央部分が撓むことを防止するためでもある。
【００１６】電極７の表面の一部に凸部が設けられてい
るのは、半導体装置の重量が大きい場合に基板１１にフ
リップチップ接続するとはんだバンプが潰され、隣接し
たバンプとショートする可能性があるからである。な
お、電極５及び７の凸部は、はんだのヌレを考慮して円
柱形状又はそれに近い形状であることが望ましい。
【００１７】半導体装置をフリップチップ接続しない場
合は、電極７の代わりに従来と同様のピンを設けても良
い。
【００１８】以上説明したように本実施例では、半導体
チップ１を中継基板３にフリップチップ方式ではんだ付
けする際、それと同時に金属製のリング１０により、周
辺部をはんだ付けする。これにより、チップ１の回路面
が封止されるので、下の基板への取付け又は取外しの際
に、半導体チップ１の回路面をフラックスの影響から保
護することができるのである。
【００１９】また、中継基板３の表面及び裏面の電極
は、その表面の一部に凸部が設けられているので、半導
体チップ１の上部に冷却ブロックを取付けた場合でも、
その冷却ブロックの荷重により接合部のはんだバンプが
潰され、隣接したはんだバンプ間でショートすることを
防げるのである。
【００２０】なお、リング１０については金属製に限ら
ず、耐熱性を有する樹脂製でも良い。また、中継基板３
の電極５の表面の凸部の高さは、リング１０の高さより
低いことを要する。リングの高さより高い場合は封止で
きないからである。
【００２１】
【発明の効果】以上説明したように本発明は、半導体チ
ップの回路面を封止する構造にすることにより、半導体
装置を交換する回数が多くなっても、はんだ付けの際の
フラックスによる悪影響を防ぐことができるという効果
がある。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の構成を示す
断面図である。
【図２】従来の半導体装置の構成を示す側面図である。
【符号の説明】
１ 半導体チップ ２，８ 接続部分 ３ 中継基板 ４，５，７，１３ 電極 ６ スルーホール ９，１２ はんだバンプ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 回路パターンと、前記回路パターンの出
    力信号を導出するための第１の電極とが一主面に設けら
    れた半導体チップと、 前記第１の電極の位置に対応する位置に設けられ前記第
    １の電極とフリップチップ接続された第２の電極が一主
    面に設けられ、かつ前記第２の電極と電気的に接続され
    た第３の電極が他主面に設けられた中継基板と、 前記半導体チップの一主面と前記中継基板の一主面との
    間に取付けられ前記回路パターンを封止するためのリン
    グ部材と、 を有することを特徴とする半導体装置。
  2. 【請求項２】 前記第２の電極は、前記リング部材の高
    さより小なる高さを有する凸部が該電極表面の一部に設
    けられていることを特徴とする請求項１記載の半導体装
    置。
  3. 【請求項３】 前記第３の電極は、該電極表面の一部に
    凸部が設けられたフリップチップ接続用の電極であるこ
    とを特徴とする請求項１又は２記載の半導体装置。
JP5112204A 1993-04-14 1993-04-14 半導体装置 Expired - Lifetime JP2518508B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5112204A JP2518508B2 (ja) 1993-04-14 1993-04-14 半導体装置
US08/227,385 US5705858A (en) 1993-04-14 1994-04-14 Packaging structure for a hermetically sealed flip chip semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5112204A JP2518508B2 (ja) 1993-04-14 1993-04-14 半導体装置

Publications (2)

Publication Number Publication Date
JPH06302650A true JPH06302650A (ja) 1994-10-28
JP2518508B2 JP2518508B2 (ja) 1996-07-24

Family

ID=14580864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5112204A Expired - Lifetime JP2518508B2 (ja) 1993-04-14 1993-04-14 半導体装置

Country Status (2)

Country Link
US (1) US5705858A (ja)
JP (1) JP2518508B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284781B1 (ko) * 1996-07-09 2001-04-02 모리시타 요이찌 반도체 소자 실장 보드, 그 보드의 제조 방법, 반도체 장치 및 그 장치의 제조방법
JP2004022840A (ja) * 2002-06-17 2004-01-22 Kyocera Corp 配線基板
US6697261B2 (en) 1998-07-01 2004-02-24 Fujitsu Limited Multileveled printed circuit board unit including substrate interposed between stacked bumps

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889327A (en) * 1996-10-04 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with a package having a plurality of bump electrodes and module with a plurality of semiconductor devices
US5866442A (en) 1997-01-28 1999-02-02 Micron Technology, Inc. Method and apparatus for filling a gap between spaced layers of a semiconductor
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5866407A (en) * 1997-03-18 1999-02-02 Iogen Corporation Method and enzyme mixture for improved depilling of cotton goods
WO1998048449A2 (en) * 1997-04-21 1998-10-29 Flip Chip Technologies, L.L.C. Flip chip and chip scale package
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
JP3644205B2 (ja) * 1997-08-08 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
US6303408B1 (en) * 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
SG111958A1 (en) 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
US7215025B1 (en) 1998-03-20 2007-05-08 Mcsp, Llc Wafer scale semiconductor structure
US7205181B1 (en) 1998-03-20 2007-04-17 Mcsp, Llc Method of forming hermetic wafer scale integrated circuit structure
US6982475B1 (en) * 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
EP1278612B1 (en) * 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
DE10014379A1 (de) * 2000-03-23 2001-10-11 Infineon Technologies Ag Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
JP2001326250A (ja) * 2000-05-17 2001-11-22 Nec Corp フリップチップ型半導体装置及び製造方法
JP2001176999A (ja) * 2000-11-27 2001-06-29 Tanaka Kikinzoku Kogyo Kk 電子部品の気密封止方法
US6543674B2 (en) 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
US20030087477A1 (en) * 2001-05-02 2003-05-08 Tomohiro Kawashima Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US7566960B1 (en) 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
US20050189622A1 (en) * 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
US7829989B2 (en) * 2005-09-07 2010-11-09 Alpha & Omega Semiconductor, Ltd. Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20080002460A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
US20080160173A1 (en) * 2006-12-27 2008-07-03 Nokia Corporation Component Moulding Process
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US8143096B2 (en) * 2008-08-19 2012-03-27 Stats Chippac Ltd. Integrated circuit package system flip chip
US8697457B1 (en) 2011-06-22 2014-04-15 Bae Systems Information And Electronic Systems Integration Inc. Devices and methods for stacking individually tested devices to form multi-chip electronic modules
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
US9230933B2 (en) 2011-09-16 2016-01-05 STATS ChipPAC, Ltd Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240832U (ja) * 1985-08-28 1987-03-11
JPH02163950A (ja) * 1988-12-16 1990-06-25 Matsushita Electric Ind Co Ltd 半導体装置の実装体およびその実装方法
JPH03109754A (ja) * 1989-09-25 1991-05-09 Hitachi Ltd 半導体パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161272A (ja) * 1982-03-19 1983-09-24 Mitsubishi Electric Corp 積層形燃料電池
JPS60220939A (ja) * 1985-03-20 1985-11-05 Hitachi Ltd 半導体集積回路装置
US4783722A (en) * 1985-07-16 1988-11-08 Nippon Telegraph And Telephone Corporation Interboard connection terminal and method of manufacturing the same
JPH0738401B2 (ja) * 1986-10-13 1995-04-26 株式会社日立製作所 Ｌｓｉチツプ実装構造体
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
JPH03270030A (ja) * 1990-03-19 1991-12-02 Hitachi Ltd 電子装置
JPH0430544A (ja) * 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置
JPH04370958A (ja) * 1991-06-20 1992-12-24 Hitachi Ltd 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法
JPH0661368A (ja) * 1992-08-05 1994-03-04 Nec Corp フリップチップ型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6240832U (ja) * 1985-08-28 1987-03-11
JPH02163950A (ja) * 1988-12-16 1990-06-25 Matsushita Electric Ind Co Ltd 半導体装置の実装体およびその実装方法
JPH03109754A (ja) * 1989-09-25 1991-05-09 Hitachi Ltd 半導体パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284781B1 (ko) * 1996-07-09 2001-04-02 모리시타 요이찌 반도체 소자 실장 보드, 그 보드의 제조 방법, 반도체 장치 및 그 장치의 제조방법
KR100327766B1 (ko) * 1996-07-09 2002-03-15 모리시타 요이찌 반도체 소자 실장 보드, 그 보드의 제조 방법, 반도체장치 및 그 장치의 제조 방법
US6697261B2 (en) 1998-07-01 2004-02-24 Fujitsu Limited Multileveled printed circuit board unit including substrate interposed between stacked bumps
US7489518B2 (en) 1998-07-01 2009-02-10 Fujitsu Limited Multileveled printed circuit board unit including substrate interposed between stacked bumps
US8089775B2 (en) 1998-07-01 2012-01-03 Fujitsu Limited Multileveled printed circuit board unit including substrate interposed between stacked bumps
JP2004022840A (ja) * 2002-06-17 2004-01-22 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
US5705858A (en) 1998-01-06
JP2518508B2 (ja) 1996-07-24

Similar Documents

Publication Publication Date Title
JP2518508B2 (ja) 半導体装置
JP3863213B2 (ja) 半導体装置
JP2842361B2 (ja) 半導体装置
WO1993000705A1 (en) Package structure of semiconductor device and manufacturing method therefor
US5909055A (en) Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
JPH06267964A (ja) バンプの形成法
US6285083B1 (en) Semiconductor device and mounting structure of a semiconductor device
JPH11121899A (ja) 電子部品実装体および電子部品の実装方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH0621110A (ja) 半導体チップの組立治具
JPH0677631A (ja) チップ部品のアルミ基板への実装方法
JP2001230537A (ja) ハンダバンプの形成方法
JPH1183937A (ja) 半導体装置試験用基板及び半導体装置試験方法
JP3080049B2 (ja) 集積回路チップの実装構造および方法
JPH0738225A (ja) 半導体装置及びその製造方法
JPH09148693A (ja) フリップチップ実装用基板及びその製造方法
JP2633745B2 (ja) 半導体装置の実装体
JPH06244522A (ja) パッケージモジュール基板
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
JPH1187906A (ja) 半導体装置およびその実装方法
JPH1092965A (ja) 面実装型半導体パッケージ
JP2002164473A (ja) 半導体装置及びその製造方法
JPH05136201A (ja) 半導体装置用電極と実装体
JPH11186454A (ja) Ｂｇａ型集積回路部品、その製造方法およびその実装方法
JPH0964519A (ja) 電子部品の実装方法