JPH0447977B2 - - Google Patents

Info

Publication number
JPH0447977B2
JPH0447977B2 JP58083188A JP8318883A JPH0447977B2 JP H0447977 B2 JPH0447977 B2 JP H0447977B2 JP 58083188 A JP58083188 A JP 58083188A JP 8318883 A JP8318883 A JP 8318883A JP H0447977 B2 JPH0447977 B2 JP H0447977B2
Authority
JP
Japan
Prior art keywords
package
substrate
chip
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58083188A
Other languages
English (en)
Other versions
JPS59208756A (ja
Inventor
Katsuhiko Akyama
Tetsuo Ono
Juji Kajama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58083188A priority Critical patent/JPS59208756A/ja
Publication of JPS59208756A publication Critical patent/JPS59208756A/ja
Publication of JPH0447977B2 publication Critical patent/JPH0447977B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置のパツケージの製造方法
に関する。
背景技術とその問題点 従来、プリント基板上の実装密度の高いパツケ
ージとして、チツプキヤリアタイプのパツケージ
が知られている。このパツケージはリードレスタ
イプのパツケージで、パツケージの裏面に引き出
されているハンダ付け可能な電極をプリント基板
の導体パタンに直接ハンド付けして接続すること
により実装を行うものである。
このチツプキヤリアタイプパツケージには、セ
ラミツクタイプとプラスチツクタイプとがある。
セラミツクタイプはパツケージ自体が高温である
ばかりではなく、プリント基板に直接ハング付け
すると、温度サイクル時にセラミツクスと上記ハ
ンダ及び上記導体との間の熱膨張係数の差によつ
て接続部にはがれやクラツクが生じる恐れがある
という欠点を有している。一方、プラスチツクタ
イプはパツケージが安価であるという利点を有し
ているが、熱放散性が悪く、また形状がパツケー
ジの製造の自動化に適していないという欠点を有
している。
このような従来のプラスチツクタイプのチツプ
キヤリヤタイプパツケージの構造を第１に示す。
このパツケージ１は、銅箔製の電極２が予め形成
されているプリント基板３上に半導体装置を構成
するチツプ４を載置し、ワイヤボンデイング法に
より上記チツプ４と上記電極２の一端とをAuの
細線から成るワイヤ５で接続した後、上方より液
状のエポキシ樹脂を適下させて硬化成形すること
によつて作る。
このパツケージ１において、チツプ４は樹脂層
６とプリント基板３とによつて囲まれている。こ
れらの樹脂層６及びプリント基板３の熱抵抗は共
に大きいので、その動作時においてチツプ４で発
生する熱をパツケージ１の外部に効果的に放散す
ることができない。即ち、このパツケージ１は熱
放散製が悪いという欠点を有している。また上記
の液状のエポキシ樹脂を適下する際に、微量の樹
脂を一定量、しかも高速で適下することが難し
く、このためにパツケージ１はパツケージの製造
の自動化に適していないという欠点を有してい
る。
一方、上述のチツプキヤリアタイプパツケージ
とは異なるパツケージにテープキヤリアタイプパ
ツケージがある。このタイプのパツケージは従来
のチツプキヤリアタイプパツケージよりもさらに
小形化できるという利点を有するが、チツプが樹
脂層によつて完全に覆われているため熱放散性が
良好でないこと、テープを用いているために特殊
な装置が必要である等の欠点を有している。
発明の目的 本発明は、上述の問題にかんがみ、熱法散性が
良好でかつ信頼性の高い半導体装置のパツケージ
の製造方法を提供することを目的とする。
発明の概要 本発明に係る半導体装置のパツケージの製造方
法は、選択エツチング可能な材料から成る基板上
に半導体装置を載置し、接続用ワイヤを上記半導
体装置に接続すると共にこの接続用ワイヤの外部
電極部を上記基板の外部電極接続部位に接続し、
次いで上記基板上において上記半導体装置及び上
記接続用ワイヤを一体に樹脂モールドし、しかる
後上記基板をエツチング除去するようにしてい
る。このようにすることによつて、熱放散性が良
好でかつ信頼性の高いリードレスタイプのパツケ
ージを、簡便かつ安価な方法によつて自動的に製
造することができる。なお上記外部電極部は上記
接続用ワイヤ自体が兼ねていてもよいし、上記接
続用ワイヤとは別に設けられかつ上記接続用ワイ
ヤが接続されているものでもよい。
実施例 以下本発明に係る半導体装置のパツケージの製
造方法の実施例につき図面を参照しながら説明す
る。
第２Ａ図〜第２Ｄ図は本発明の第１実施例によ
る半導体装置のパツケージの製造方法を説明する
ための工程図である。以下第２Ａ図から工程順に
説明する。
まず第２Ａ図において、厚さ35〔μ〕のFe製の
基板１１の上に、厚さ１〔μ〕のAu層１２、厚さ
１〔μ〕のNi層１３及び厚さ３〔μ〕のAu層１４
を順次にメツキして、半導体装置を構成するチツ
プ１５の載置部１６及び外部電極部１７，１８の
それぞれを上記基板１１の所定のチツプ載置部位
１１ｇ及び外部電極接続部位１１ｈ，１１ｉのそ
れぞれに設ける。第２Ａ図に示す工程終了後の上
記基板１１の平面図を第３図に示す。次に第２Ｂ
図において、上記チツプ載置部１６にチツプ１５
を載置した後、ワイヤボンデイング法によつてこ
のチツプ１５と上記外部電極部１７，１８とをそ
れぞれAuの細線から成るワイヤ１９で接続する。
次に第２Ｃ図において、第２Ｂ図の基板１１の上
に設けられた上記外部電極１７，１８、チツプ載
置部１６、チツプ１５及びワイヤ１９を一体とす
るために、公知のトランスフア・モールド法（移
送設成形法）を用いて、エポキシから成る樹脂モ
ールド層２０を上記基板１１上に形成する。なの
実施例においては、上記樹脂モード層２０の厚さ
ｔを１〔mm〕とした。
次に第２Ｃ図において、Feのみを選択的にエ
ツチングするが樹脂モールド層２０及びAu層１
２はエツチングしないエツチング液、例えば塩化
第二鉄（FeCl3）溶液を用いて、基板１１の裏面
１１ａ側からスプレーエツチングすることによ
り、上記基板１１を除去して、第２Ｄ図に示すリ
ードレスタイプのパツケージ２１を完成させる。
上記エツチングによつて露出されたAu層１２の
下面のうち外部電極部１７，１８のAu層１２の
下面が外部電極面１２ｂ，１２ｃとなり、またチ
ツプ載置部１６のAu層１２の下面が熱放散面１
２ａとなる。
上述のようにして完成されたパツケージ２１を
プリント基板上に実装する場合には、第２Ｄ図に
示す上記外部電極面１２ｂ，１２ｅをプリント基
板上の導体パタンに直接ハンダ付けして接続すれ
ばよい。
上述の第１実施例の熱放散面１２ａは、その動
作時においてチツプ１５から発生する熱の放散面
となつている。金属の熱伝導度は非常に高いの
で、チツプ１５から発生する熱は金属製のチツプ
載置部１６を外方に向かつて迅速に流れて、熱放
散面１２ａから放散されることによつて効果的に
除去される。しかし、より効果的にチツプ１５の
発生熱を除去するためには、広い表面積を有する
放熱フインの一部を上記熱放散面１２ａに押し当
てて空冷により熱を放熱させるのが好ましい。
上述の第１実施例のパツケージ２１は第２Ａ図
〜第２Ｄ図に示すような簡単な工程によつて作る
ことができるばかりでなく、全ての製造工程に従
来から用いられている装置を用いることができる
ので、テープキヤリアタイプのパツケージにおい
て必要な既述の特殊な装置が不要である。従つ
て、簡便かつ安価な方法によりパツケージ２１を
製造することができる。さらに上述の第１実施例
では樹脂モールド層２０を形成する方法としてト
ランスフア・モールド法（移送成形法）を用いて
いる。この方法は信頼性の高い樹脂封止ができる
かりでなく、モールドの機械化、量産化が容易に
あるためにパツケージを自動的に製造できるとい
う利点を有している。
なお上述の第１実施例において、第２Ａ図に示
す場合と同様にチツプ載置部１６及び外部電極部
１７，１８を設けた後に、基板１１の上面を既述
のFeCl3溶液を用いて僅かにエツチングすること
により、第４Ａ図に示すようにチツプ載置部１６
及び外部電極部１７，１８の下部の基板１１にア
ンダーカツト部１１ａ〜１１ｆを形成し、次に第
２Ｂ図〜第２Ｄ図と同様な方法によつて第４Ｂ図
に示すパツケージ２２を完成させることができ
る。このように上記のエツチングによつてチツプ
載置部１６及び外部電磁部１７，１８の下部に上
記アンダーカツト部１１ａ〜１１ｆが形成される
ので、これらの部分に樹脂が回り込んで突出部２
０ａ〜２０ｆが形成される。従つてこれらの突出
部２０ａ〜２０ｆによつて上記チツプ載置部１６
及び上記外部電極部１７，１８が下方から保持さ
れる構造となるので、上記チツプ載置部１６及び
上記外部電極部１７，１８がパツケージ２２の使
用時において樹脂モールド層２０から抜け出して
しまうのを防止することができるという利点があ
る。さらにチツプ載置部１６及び外部電極部１
７，１８が樹脂モールド層２０の下面から突出す
ることなく形成されるので、これらのチツプ載置
部１６及び外部電極部１７，１８を保護すること
ができるという利点もある。
第５Ａ図〜第５Ｃ図は本発明の第２実施例によ
る半導体装置のパツケージの製造方法を説明する
ための工程図である。以下第５Ａ図から工程順に
説明する。
まず第５Ａ図において、厚さ35〔μ〕のCu製の
基板１１の上面に公知のフオトレジストを塗布し
た後に所定のパターンニングを行う。次いでCu
のみを選択的にエツチングするエツチング液、例
えば既述のFeCl3溶液を用いて上記基盤１１の表
面を僅かにエツチングすることによつて、上記基
板１１の表面にチツプ載置部位１１ｇ及び外部電
極接続部位１１ｈ，１１ｉをそれぞれ形成する。
上記フオトレジストを除去した後に第５Ｂ図にお
いて、第１実施例の同様に、上記チツプ載置部位
１１ｇにハンダ層２３を介してチツプ１５を載置
した後、ワイヤボンデイング法によつてこのチツ
プ１５と上記外部電極接続部位１１ｈ，１１ｉと
をそれぞれAgの細線から成るワイヤ１９で接続
する。なお本実施例においては、後述の理由によ
り、第１実施例で用いたワイヤよりも径の大きい
ワイヤを用いた。次に第１実施例と同様に樹脂モ
ールド層２０を上記基板１１上に形成する。次に
上記基板１１を第１実施例と同様な方法でエツチ
ング除去してパツケージ２４を完成させる。上記
エツチングにより露出されたワイヤ１９の端部が
外部電極部１７，１８となり、またハンダ層２３
の下面が熱法散面２３ａとなる。
上述のようにして完成されたパツケージ２４を
プリント基板上に実装する場合には、第１実施例
と同様に、第５Ｃ図に示す上記外部電極部１７，
１８をプリント基板上の導体パタンに直接ハンダ
付けして接続すればよい。このことから明らかな
ように、本実施例においてはワイヤ１９の端部を
そのまま外部電極部１７，１８として用いるため
に、ワイヤ１９の径を既述のように大きくするの
が好ましい。なお熱放散面２３ａの機能は第１実
施例と同様である。
上述の第２実施例のパツケージ２４は、第１実
施例のパツケージ２１と異なつて、フオトレジス
ト工程及びエツチング工程によつて基板１１に設
けられた外部電極接続部位１１ｈ，１１ｉにワイ
ヤ１９を直接接続するようにしているので、第１
実施例のパツケージ２１におけるAu層１２，１
４及びNi層１３を形成する必要がない。上記の
フオトレジスト工程及びエツチング工程は第１実
施例のパツケージ２１で用いたメツキ工程よりも
さらに簡便である。またこれらのフオトレジスト
工程及びエツチング工程を用いることにより、
Au等の貴金属を用いる必要がなくなるという利
点がある。
上述の第１実施例及び第２実施例においては、
１個のチツプをチツプ載置部に載置してこれを樹
脂モールドする場合につき述べたが、基板上に多
数のチツプ載置部を設け、それぞれのチツプ載置
部に同一のチツプを載置して、これらのチツプを
一体に樹脂モールドした後に切断分離することに
より、それぞれ１個のチツプを有する同一のパツ
ケージを多数個同時に作ることもできる。また種
種のチツプと、コンデンサや抵抗等の受動素子と
を基板上に載置した後にこれらを一体に樹脂モー
ルドすれば、種々の機能を有するパツケージを作
ることができると共に、回路素子の集積度の高い
パツケージを作ることができるという利点があ
る。
上述の第１実施例の基板の材料は選択エツチン
グが可能であればCu等の他の金属であつてもよ
く、また第２実施例の基板の材料もFe等の他の
金属であつてもよい。第１実施例においてはさら
に金属以外の材料、例えばポリイミドアミド系樹
脂を用いるとことも可能である。この場合に既述
のエツチング液としては、ヒドラジンとエチレン
ジアミンとの混合液を用いればよい。
発明の効果 本発明に係る半導体装置のパツケージの製造方
法によれば、その動作時において半導体装置から
発生する熱の放散性が良好でありかつ信頼性が高
い小型のパツケージを、極めて簡便かつ安価な方
法によつて自動的に製造することができる。
【図面の簡単な説明】
第１図は従来のプラスチツクタイプのチツプキ
ヤリアタイプパツケージの構造を示す断面図、第
２Ａ図〜第２Ｄ図は本発明の第１実施例による半
導体装置のパツケージの製造方法を説明するため
の工程図、第３図は上記第２Ａ図に示す工程終了
後の基板の平面図、第４Ａ図及び第４Ｂ図は上記
第１実施例の変形例を示す上記第２Ａ図〜第２Ｄ
図と同様な図、第５Ａ図〜第５Ｃ図は本発明の第
２実施例による半導体装置のパツケージの製造方
法を説明するための工程図である。 なお図面に用いた符号において、１，２１，２
２，２４……パツケージ、４，１５……チツプ、
５，１９……ワイヤ、１１……基板、１１ｈ，１
１ｉ……外部電極接続部位、１７，１８……外部
電極部、２０……樹脂モールド層である。

Claims (1)

    【特許請求の範囲】
  1. １ 選択エツチング可能な材料から成る基板上に
    半導体装置を載置し、接続用ワイヤを上記半導体
    装置に接続すると共にこの接続用ワイヤの外部電
    極部を上記基板の外部を外部電極接続部位に接続
    し、次いで上記基板上において上記半導体装置及
    び上記接続用ワイヤを一体に樹脂モールドし、し
    かる後上記基板をエツチング除去することを特徴
    とする半導体装置のパツケージの製造方法。
JP58083188A 1983-05-12 1983-05-12 半導体装置のパツケ−ジの製造方法 Granted JPS59208756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58083188A JPS59208756A (ja) 1983-05-12 1983-05-12 半導体装置のパツケ−ジの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58083188A JPS59208756A (ja) 1983-05-12 1983-05-12 半導体装置のパツケ−ジの製造方法

Publications (2)

Publication Number Publication Date
JPS59208756A JPS59208756A (ja) 1984-11-27
JPH0447977B2 true JPH0447977B2 (ja) 1992-08-05

Family

ID=13795346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58083188A Granted JPS59208756A (ja) 1983-05-12 1983-05-12 半導体装置のパツケ−ジの製造方法

Country Status (1)

Country Link
JP (1) JPS59208756A (ja)

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63301531A (ja) * 1987-06-01 1988-12-08 Nec Corp 混成集積回路装置
JP2702182B2 (ja) * 1988-10-27 1998-01-21 九州日本電気株式会社 半導体装置およびその製造方法
JP2840316B2 (ja) * 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JP2781020B2 (ja) * 1989-09-06 1998-07-30 モトローラ・インコーポレーテッド 半導体装置およびその製造方法
JP2781018B2 (ja) * 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
JP2781019B2 (ja) * 1989-09-06 1998-07-30 新光電気工業株式会社 半導体装置およびその製造方法
JP2840317B2 (ja) * 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JPH0521637A (ja) * 1991-07-12 1993-01-29 Nec Corp リードレスチツプキヤリアおよびその製造方法
JP3055285B2 (ja) * 1992-01-29 2000-06-26 松下電器産業株式会社 中間基材のボンディング方法
US5457605A (en) * 1993-11-23 1995-10-10 Motorola, Inc. Electronic device having coplanar heatsink and electrical contacts
JP3337467B2 (ja) * 1994-03-18 2002-10-21 日立化成工業株式会社 半導体パッケージの製造法及び半導体パッケージ
JP3352083B2 (ja) * 1994-03-18 2002-12-03 日立化成工業株式会社 半導体パッケージ及び半導体素子搭載用基板の製造方法
JP3413191B2 (ja) * 1994-03-18 2003-06-03 日立化成工業株式会社 半導体パッケージの製造法及び半導体パッケージ
EP0751561A4 (en) * 1994-03-18 1997-05-07 Hitachi Chemical Co Ltd PROCESS FOR MANUFACTURING SEMICONDUCTOR PACKAGES AND SEMICONDUCTOR PACKAGES
JP3413413B2 (ja) * 1994-03-18 2003-06-03 日立化成工業株式会社 半導体素子搭載用基板及びその製造方法
JP3352084B2 (ja) * 1994-03-18 2002-12-03 日立化成工業株式会社 半導体素子搭載用基板及び半導体パッケージ
JP4029910B2 (ja) * 1994-03-18 2008-01-09 日立化成工業株式会社 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP3529507B2 (ja) * 1995-09-04 2004-05-24 沖電気工業株式会社 半導体装置
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6159770A (en) * 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
JP3129169B2 (ja) * 1995-11-08 2001-01-29 富士通株式会社 半導体装置及びその製造方法
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
JP3189703B2 (ja) * 1996-10-08 2001-07-16 富士通株式会社 半導体装置及びその製造方法
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
JP3003617B2 (ja) * 1997-03-14 2000-01-31 日本電気株式会社 樹脂封止型半導体パッケージ
JPH10340925A (ja) * 1997-06-09 1998-12-22 Matsushita Electron Corp 半導体装置およびその製造方法
US6787389B1 (en) 1997-10-09 2004-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having pads for connecting a semiconducting element to a mother board
JP3837215B2 (ja) * 1997-10-09 2006-10-25 三菱電機株式会社 個別半導体装置およびその製造方法
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JPH11135546A (ja) * 1997-10-31 1999-05-21 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP3079529B2 (ja) * 1997-11-27 2000-08-21 日本電気株式会社 ボールグリッドアレイ型半導体装置
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6872661B1 (en) 1998-06-10 2005-03-29 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US7271032B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6933594B2 (en) 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6294100B1 (en) 1998-06-10 2001-09-25 Asat Ltd Exposed die leadless plastic chip carrier
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US7247526B1 (en) 1998-06-10 2007-07-24 Asat Ltd. Process for fabricating an integrated circuit package
US7049177B1 (en) 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
US7226811B1 (en) 1998-06-10 2007-06-05 Asat Ltd. Process for fabricating a leadless plastic chip carrier
US8330270B1 (en) 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6989294B1 (en) 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US7270867B1 (en) 1998-06-10 2007-09-18 Asat Ltd. Leadless plastic chip carrier
US6635957B2 (en) 1998-06-10 2003-10-21 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation and die attach pad array
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
JP3455685B2 (ja) * 1998-11-05 2003-10-14 新光電気工業株式会社 半導体装置の製造方法
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP2001077232A (ja) 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
JP3706533B2 (ja) * 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP3510839B2 (ja) * 2000-03-28 2004-03-29 三洋電機株式会社 半導体装置およびその製造方法
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP3510841B2 (ja) * 2000-05-09 2004-03-29 三洋電機株式会社 板状体、リードフレームおよび半導体装置の製造方法
WO2001093327A1 (en) * 2000-06-02 2001-12-06 Tyco Electronics Amp Gmbh Semiconductor component, electrically conductive structure therefor, and process for production thereof
US6300674B1 (en) * 2000-06-19 2001-10-09 Harvatek Corp. Flat package for semiconductor diodes
DE10031204A1 (de) * 2000-06-27 2002-01-17 Infineon Technologies Ag Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
US6632704B2 (en) 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
US20020110956A1 (en) * 2000-12-19 2002-08-15 Takashi Kumamoto Chip lead frames
KR100405948B1 (ko) * 2001-03-16 2003-11-14 황길남 반도체 칩 패키지 및 그의 제조방법
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP3650596B2 (ja) 2001-09-03 2005-05-18 新光電気工業株式会社 半導体装置の製造方法
DE10148043A1 (de) * 2001-09-28 2003-01-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
AU2003214578A1 (en) 2002-04-11 2003-10-20 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device, and electronic device
WO2003085731A1 (en) * 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing same
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US7732914B1 (en) 2002-09-03 2010-06-08 Mclellan Neil Cavity-type integrated circuit package
JP2004134573A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体装置およびその製造方法
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
JP2004214265A (ja) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
US7033517B1 (en) 2003-09-15 2006-04-25 Asat Ltd. Method of fabricating a leadless plastic chip carrier
US7009286B1 (en) 2004-01-15 2006-03-07 Asat Ltd. Thin leadless plastic chip carrier
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
US7091581B1 (en) 2004-06-14 2006-08-15 Asat Limited Integrated circuit package and process for fabricating the same
US7411289B1 (en) 2004-06-14 2008-08-12 Asat Ltd. Integrated circuit package with partially exposed contact pads and process for fabricating the same
US7595225B1 (en) 2004-10-05 2009-09-29 Chun Ho Fan Leadless plastic chip carrier with contact standoff
US7358119B2 (en) 2005-01-12 2008-04-15 Asat Ltd. Thin array plastic package without die attach pad and process for fabricating the same
US20100140778A1 (en) * 2005-07-07 2010-06-10 Koninklijke Philips Electronics N.V. Package, method of manufacturing the same and use thereof
WO2007008171A2 (en) * 2005-07-09 2007-01-18 Gautham Viswanadam Integrated circuit device and method of manufacturing thereof
US7348663B1 (en) 2005-07-15 2008-03-25 Asat Ltd. Integrated circuit package and method for fabricating same
WO2007013854A1 (en) * 2005-07-28 2007-02-01 Vishwanath Lakshmi Intelligent card and manufacturing thereof
KR101089449B1 (ko) * 2005-08-10 2011-12-07 가부시키가이샤 미츠이하이테크 반도체 장치 및 그 제조 방법
US7410830B1 (en) 2005-09-26 2008-08-12 Asat Ltd Leadless plastic chip carrier and method of fabricating same
JP5168998B2 (ja) * 2007-04-16 2013-03-27 住友金属鉱山株式会社 半導体装置用基板及びその製造方法
JP2008282853A (ja) * 2007-05-08 2008-11-20 Spansion Llc 半導体装置及びその製造方法
JP2009076666A (ja) * 2007-09-20 2009-04-09 Rohm Co Ltd 半導体装置の製造方法
US7825514B2 (en) 2007-12-11 2010-11-02 Dai Nippon Printing Co., Ltd. Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
WO2014026034A1 (en) * 2012-08-08 2014-02-13 Marvell World Trade Ltd. Methods of making packages using thin cu foil supported by carrier cu foil
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
JP2013168686A (ja) * 2013-06-03 2013-08-29 Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US20160218021A1 (en) * 2015-01-27 2016-07-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
JP6380805B2 (ja) * 2015-04-07 2018-08-29 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2016165005A (ja) * 2016-04-19 2016-09-08 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP6868455B2 (ja) * 2016-06-02 2021-05-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP2021013043A (ja) * 2020-11-04 2021-02-04 マクセルホールディングス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPS59208756A (ja) 1984-11-27

Similar Documents

Publication Publication Date Title
JPH0447977B2 (ja)
US6548328B1 (en) Circuit device and manufacturing method of circuit device
KR101204107B1 (ko) 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법
US6528882B2 (en) Thermal enhanced ball grid array package
JP3879033B2 (ja) 積層型半導体パッケージ及びその製造方法
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
JP3870704B2 (ja) 半導体装置
JPH11233684A (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
JPH0473297B2 (ja)
TWI274406B (en) Dual gauge leadframe
JP3643743B2 (ja) 実装基板
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JP2002270725A (ja) 半導体装置およびその製造方法
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
JP2002270726A (ja) 半導体装置およびその製造方法
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JPS58134450A (ja) 半導体装置およびその製造方法
JP2004007022A (ja) 半導体装置
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
JPH07183425A (ja) 半導体装置とその製造方法
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPS60200545A (ja) 実装基板