JPH026093B2 - - Google Patents
Info
- Publication number
- JPH026093B2 JPH026093B2 JP56106173A JP10617381A JPH026093B2 JP H026093 B2 JPH026093 B2 JP H026093B2 JP 56106173 A JP56106173 A JP 56106173A JP 10617381 A JP10617381 A JP 10617381A JP H026093 B2 JPH026093 B2 JP H026093B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- input
- chip
- output
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 122
- 230000005540 biological transmission Effects 0.000 claims description 44
- 230000006870 function Effects 0.000 description 34
- 238000013461 design Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 238000012423 maintenance Methods 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/27—Built-in tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は現在のデイジタルエレクトロニクス装
置に見られる複雑なLSI回路(大規模集積回路)
チツプのための検査装置に関するものである。チ
ツプ上で論理モジユール検査を行なうことは装置
への入力端子および出力端子の数を減らし、そし
てモジユールの完全な検査機能を容易にする。内
部検査機能の結果として、このようなLSIチツプ
上に置くべき付加的論理装置は、外部検査の場合
に備えられるべき必要要件よりも、より容易に設
けられる。
置に見られる複雑なLSI回路(大規模集積回路)
チツプのための検査装置に関するものである。チ
ツプ上で論理モジユール検査を行なうことは装置
への入力端子および出力端子の数を減らし、そし
てモジユールの完全な検査機能を容易にする。内
部検査機能の結果として、このようなLSIチツプ
上に置くべき付加的論理装置は、外部検査の場合
に備えられるべき必要要件よりも、より容易に設
けられる。
個々のLSIチツプの検査または複雑なLSI技術
からつくられる完成装置の検査に関係した問題
は、良好なチツプ検査を得るのに必要な検査オペ
ランドの数が大きいことから生ずる。もしこの検
査オペランドが従来の方法により入力ピンを通し
て供給され、そしてチツプの出力を通して解析さ
れるならば、検査時間は長くなりそして経費が
かゝる。また、完全な検査オペランドの正しい集
まりを定める作業はさらに加わる負担となり、こ
の負担は複雑なチツプに対しては困難であつて、
実際上は実用にはならない。さらに、電気的検査
装置の機械的接続を入力機能と出力機能の両方に
対して多数のピン接触体に対して行なわなければ
ならない検査の場合には、良好ね電気的接触を再
現するのは困難でありそして信頼性はない。した
がつて、電気的接触が不良であると、チツプが良
好である場合でも、検査工程において不良と表示
される。さらに、装置検査においてチツプの特定
の入力ピンおよび特定の出力ピンから検査信号を
サンプルする場合には、LSIチツプに機械的にア
クセスすることはむずかしい。したがつて、最終
装置内のLSIチツプのピン検査法は避けなければ
ならない。
からつくられる完成装置の検査に関係した問題
は、良好なチツプ検査を得るのに必要な検査オペ
ランドの数が大きいことから生ずる。もしこの検
査オペランドが従来の方法により入力ピンを通し
て供給され、そしてチツプの出力を通して解析さ
れるならば、検査時間は長くなりそして経費が
かゝる。また、完全な検査オペランドの正しい集
まりを定める作業はさらに加わる負担となり、こ
の負担は複雑なチツプに対しては困難であつて、
実際上は実用にはならない。さらに、電気的検査
装置の機械的接続を入力機能と出力機能の両方に
対して多数のピン接触体に対して行なわなければ
ならない検査の場合には、良好ね電気的接触を再
現するのは困難でありそして信頼性はない。した
がつて、電気的接触が不良であると、チツプが良
好である場合でも、検査工程において不良と表示
される。さらに、装置検査においてチツプの特定
の入力ピンおよび特定の出力ピンから検査信号を
サンプルする場合には、LSIチツプに機械的にア
クセスすることはむずかしい。したがつて、最終
装置内のLSIチツプのピン検査法は避けなければ
ならない。
製造のシリコンウエーハ段階におけるチツプ上
の論理回路を検査することは特に困難である。パ
ツケージのコストの点からは、ウエーハの上で検
査を行なうことが要求される。ウエーハ上の100
ピン以上に良好な接続を行なう困難さは非常に大
きいから、ピン接続の少ない検査装置が特に有用
である。
の論理回路を検査することは特に困難である。パ
ツケージのコストの点からは、ウエーハの上で検
査を行なうことが要求される。ウエーハ上の100
ピン以上に良好な接続を行なう困難さは非常に大
きいから、ピン接続の少ない検査装置が特に有用
である。
E.B.EichelbergerおよびT.W.Williamg名で
Journal of Desing Automation and Fault
Tolerant Computing第2巻第2号(1978年5
月)165頁−178頁に「A Logic Design
Structure of LSI Testability」の標題で記載さ
れた論文は先行技術における出願人に既知であ
る。この論文には、検査可能LSIチツプをつくる
ための2段階設計法が記載されている。第1段階
は、信号立上り時間および信号降下時間に依存し
ないように動作するまたは回路伝送遅延に依存し
ないように動作する、逐次論理構造体の設計であ
る。記載されている設計手順の第2段階は、検査
機能および診断機能を容易に行なうためにシフト
レジスタとして動作し得るすべての内部記憶素子
を設計することである。要点は、逐次論理装置が
検査するのがより容易な組合わせ論理機能に変換
しうることである。この論文は現在のLSIチツプ
検査に対する立派な基礎となつているが、LSIチ
ツプ検査装置の設計に対して本発明で記載された
ような独立のシフトレジスタや検査合計
(checksum)論理装置を用いることは記載して
いない。
Journal of Desing Automation and Fault
Tolerant Computing第2巻第2号(1978年5
月)165頁−178頁に「A Logic Design
Structure of LSI Testability」の標題で記載さ
れた論文は先行技術における出願人に既知であ
る。この論文には、検査可能LSIチツプをつくる
ための2段階設計法が記載されている。第1段階
は、信号立上り時間および信号降下時間に依存し
ないように動作するまたは回路伝送遅延に依存し
ないように動作する、逐次論理構造体の設計であ
る。記載されている設計手順の第2段階は、検査
機能および診断機能を容易に行なうためにシフト
レジスタとして動作し得るすべての内部記憶素子
を設計することである。要点は、逐次論理装置が
検査するのがより容易な組合わせ論理機能に変換
しうることである。この論文は現在のLSIチツプ
検査に対する立派な基礎となつているが、LSIチ
ツプ検査装置の設計に対して本発明で記載された
ような独立のシフトレジスタや検査合計
(checksum)論理装置を用いることは記載して
いない。
米国特許第3777129号および米国特許第3927371
号も出願人は承知している。これらの特許はLSI
チツプ上に検査に関連した回路を備えるという考
案それ自体は古いことを記載している。これらの
特許はまた、実行されるべき完全な機能の明細検
査リストを必らずしも表していないいろいろな信
号入力の組合わせを用いることにより、LSIチツ
プを検査しうることを記載している。本発明は、
論理モジユールによつて実行されるべき完全な機
能を必ずしも表していない信号入力検査の組合わ
せを用いるという考えを利用する。けれども、こ
れらの特許は本発明とは異つており、本発明によ
つて得られる論理装置、シフトレジスタ、検査合
計装置および制御回路の組合わせを、引用された
特許によつて予想することはできない。
号も出願人は承知している。これらの特許はLSI
チツプ上に検査に関連した回路を備えるという考
案それ自体は古いことを記載している。これらの
特許はまた、実行されるべき完全な機能の明細検
査リストを必らずしも表していないいろいろな信
号入力の組合わせを用いることにより、LSIチツ
プを検査しうることを記載している。本発明は、
論理モジユールによつて実行されるべき完全な機
能を必ずしも表していない信号入力検査の組合わ
せを用いるという考えを利用する。けれども、こ
れらの特許は本発明とは異つており、本発明によ
つて得られる論理装置、シフトレジスタ、検査合
計装置および制御回路の組合わせを、引用された
特許によつて予想することはできない。
米国特許第3723868号または出願人にとつて周
知である。この特許は、検査される機能に対する
試験信号として、検査される回路に繰返し波形群
を供給する印刷回路カード検査器を記載してい
る。デジタル論理回路は検査される論理回路から
の出力の解析を実行する。この出力の解析は、信
号の縁転移を監視するために、ある時間間隔にわ
たつて出力パルスを数えることから成る。検査さ
れる回路の出力信号の明確な縁転移が選定された
時間間隔内に起こらない時、欠陥が検出される。
この特許が関連するのは、検査信号を発生する方
法に関することと、出力検査信号と検査している
機能内の論理機能信号との比較に関することであ
る。けれども、本発明は縁転移時間間隔に依存す
るものではないし、また前記特許が目ざしている
のと同じ特性に依存するのでもない。
知である。この特許は、検査される機能に対する
試験信号として、検査される回路に繰返し波形群
を供給する印刷回路カード検査器を記載してい
る。デジタル論理回路は検査される論理回路から
の出力の解析を実行する。この出力の解析は、信
号の縁転移を監視するために、ある時間間隔にわ
たつて出力パルスを数えることから成る。検査さ
れる回路の出力信号の明確な縁転移が選定された
時間間隔内に起こらない時、欠陥が検出される。
この特許が関連するのは、検査信号を発生する方
法に関することと、出力検査信号と検査している
機能内の論理機能信号との比較に関することであ
る。けれども、本発明は縁転移時間間隔に依存す
るものではないし、また前記特許が目ざしている
のと同じ特性に依存するのでもない。
米国特許第3614608号の先行技術において、検
査装置は、検査される回路および完全に動作する
基準回路の複数個入力ピンにランダム形式で複数
個の信号を同時に供給する、ランダム数信号発生
器を有することが知られている。比較回路は両方
の回路から信号を受取つてそれに応答し、そして
これらの2つの出力が整合しない時に別の信号を
供給する。この装置は、信頼性の高い検査を行な
うために、多数の検査パターンを発生することが
要求される。この信頼性を要求された高いレベル
迄高めるために、極めて多数のランダム数検査パ
ターンが供給されなければならない。この特許
は、検査発生器入力信号の数を増していくと、こ
の検査工程の信頼性が漸近的に到達される装置を
記載している。本発明は検査される回路の完全で
確実な検査を行なう装置を記載する。検査が実行
されるために、検査装置をLSIチツプに組込むこ
とが望ましくなり、そして検査回路がチツプの外
にある引用された先行技術特許においてこのこと
はできない。
査装置は、検査される回路および完全に動作する
基準回路の複数個入力ピンにランダム形式で複数
個の信号を同時に供給する、ランダム数信号発生
器を有することが知られている。比較回路は両方
の回路から信号を受取つてそれに応答し、そして
これらの2つの出力が整合しない時に別の信号を
供給する。この装置は、信頼性の高い検査を行な
うために、多数の検査パターンを発生することが
要求される。この信頼性を要求された高いレベル
迄高めるために、極めて多数のランダム数検査パ
ターンが供給されなければならない。この特許
は、検査発生器入力信号の数を増していくと、こ
の検査工程の信頼性が漸近的に到達される装置を
記載している。本発明は検査される回路の完全で
確実な検査を行なう装置を記載する。検査が実行
されるために、検査装置をLSIチツプに組込むこ
とが望ましくなり、そして検査回路がチツプの外
にある引用された先行技術特許においてこのこと
はできない。
本発明はLSI論理装置のためのチツプ上にある
検査装置に関するものである。この装置はLSIチ
ツプの周辺のまばらに配置された領域を一般に利
用して典型的には置き得る論理素子で構成され
る。この装置によれば、個々のLSIチツプまたは
チツプ群で構成される論理モジユールの論理機能
を動的に検査するのに要する検査時間と、検査デ
ータと、付加的機械接続数を少なくすることがで
きる。
検査装置に関するものである。この装置はLSIチ
ツプの周辺のまばらに配置された領域を一般に利
用して典型的には置き得る論理素子で構成され
る。この装置によれば、個々のLSIチツプまたは
チツプ群で構成される論理モジユールの論理機能
を動的に検査するのに要する検査時間と、検査デ
ータと、付加的機械接続数を少なくすることがで
きる。
本発明の1つの重要な特徴はチツプを検査する
のに必要な電気接続数が少ないことである。別の
重要な特徴は各チツプに対し供給しなければなら
ない検査ケースの数または検査オペランドの数が
少ないことである。さらに、この動的検査工程が
その設計クロツク速度でチツプ動作に対し得られ
るであろう。また、本発明の検査装置はチツプ上
の具体的論理機能とは無関係であり、したがつて
任意の数のチツプからつくられた論理モジユール
を任意の数有する装置を検査することができるよ
うに拡張可能な検査装置をうることができる。チ
ツプの中に組込まれたLSIチツプ回路を有するこ
との1つの重要な特徴は、装置の動作を乱すこと
なくその装置を監視しうることである。
のに必要な電気接続数が少ないことである。別の
重要な特徴は各チツプに対し供給しなければなら
ない検査ケースの数または検査オペランドの数が
少ないことである。さらに、この動的検査工程が
その設計クロツク速度でチツプ動作に対し得られ
るであろう。また、本発明の検査装置はチツプ上
の具体的論理機能とは無関係であり、したがつて
任意の数のチツプからつくられた論理モジユール
を任意の数有する装置を検査することができるよ
うに拡張可能な検査装置をうることができる。チ
ツプの中に組込まれたLSIチツプ回路を有するこ
との1つの重要な特徴は、装置の動作を乱すこと
なくその装置を監視しうることである。
これらの特徴は、いま一般的に記載した本発明
により、得られらる。少なくとも2つの接続点が
各LSIモジユールにある。すなわち、クロツクパ
ルス当り1ビツト、各モジユールへおよび各モジ
ユールから検査データを逐次転送する接続点であ
る。この逐次データはLSIモジユール内部のシフ
トレジスタによつてアセンブルされまたデイスア
センブルされる。検査される主モジユール機能
は、論理モジユールの入力端子および出力端子の
ところにある一組の制御可能伝送ゲートにより、
まわりとの接続から切離される。これらの伝送ゲ
ートは検査工程中は開放される。第2組の伝送ゲ
ートが主モジユール機能とシフトレジスタとの間
にある。これらのゲートは、検査データが十分に
アセンブルされる時、検査中その点を閉じる。こ
のように非常に少数の接触点を利用して、少量の
検査データを主機能装置に提供することができ
る。
により、得られらる。少なくとも2つの接続点が
各LSIモジユールにある。すなわち、クロツクパ
ルス当り1ビツト、各モジユールへおよび各モジ
ユールから検査データを逐次転送する接続点であ
る。この逐次データはLSIモジユール内部のシフ
トレジスタによつてアセンブルされまたデイスア
センブルされる。検査される主モジユール機能
は、論理モジユールの入力端子および出力端子の
ところにある一組の制御可能伝送ゲートにより、
まわりとの接続から切離される。これらの伝送ゲ
ートは検査工程中は開放される。第2組の伝送ゲ
ートが主モジユール機能とシフトレジスタとの間
にある。これらのゲートは、検査データが十分に
アセンブルされる時、検査中その点を閉じる。こ
のように非常に少数の接触点を利用して、少量の
検査データを主機能装置に提供することができ
る。
各シフトレジスタに関連して、オペランド発生
器および結果の累算器回路が備えられる。各LSI
チツプに対する検査ケース群が、これらの発生器
回路により完全な装置クロツク速度で、各モジユ
ールに関してつくられる。多数の逐次結果状態
が、検査系列の終りに、1個または複数個のモジ
ユールの最終的進行/非進行検証のために、累算
器により1つの量に圧縮される。この検査装置の
直列入力/出力および制御構造体は、1つのモジ
ユールからの直列検査データ出力ピンを次のモジ
ユールの直列検査データ入力ピンに接続すること
により、多くの論理モジユールにわたつて拡張す
ることができる。このように、この検査構造体は
大きなデイジタル装置内の任意の数のモジユール
に拡張することができる。
器および結果の累算器回路が備えられる。各LSI
チツプに対する検査ケース群が、これらの発生器
回路により完全な装置クロツク速度で、各モジユ
ールに関してつくられる。多数の逐次結果状態
が、検査系列の終りに、1個または複数個のモジ
ユールの最終的進行/非進行検証のために、累算
器により1つの量に圧縮される。この検査装置の
直列入力/出力および制御構造体は、1つのモジ
ユールからの直列検査データ出力ピンを次のモジ
ユールの直列検査データ入力ピンに接続すること
により、多くの論理モジユールにわたつて拡張す
ることができる。このように、この検査構造体は
大きなデイジタル装置内の任意の数のモジユール
に拡張することができる。
本発明による検査装置は第1図の点線内に概略
的に示されたLSI論理モジユールで示されてい
る。LSIチツプに対する主機能入力は複数個の入
力線路12に供給される。入力線路12は複数個
の伝送ゲート10に接続される。このゲートは各
入力線路に対し個別のゲートを有している。伝送
ゲート10の出力は検査されるLSIチツプ論理回
路11に供給される。この検査されるLSIチツプ
論理回路11は第1図ででは概略的に示されてい
る。本発明の目的にとつては、論理回路11の明
細は必要でない。直列接続された伝送ゲート10
が開状態にある時、検査される主機能論理回路1
1は主機能入力12の影響を受けない。同じよう
に、主機能回路出力は、伝送ゲート13により、
論理モジユール主機能出力30から隔離される。
この隔離性能により、チツプ上の回路の検査を行
なうことができる。逐次化された検査データが検
査データ入力ピン21を通して論理モジユールに
送られ、そして入力シフトレジスタ20でアセン
ブルされる。シフトレジスタ20は論理回路11
への各入力接続に対し1ビツト位置を有してい
る。入力シフトレジスタ20は、後で詳細に説明
する制御シフトレジスタ40を通して、入力検査
データに接続される。検査データは発生器および
累算器装置22によつても発生され、そしてこの
検査データはシフトレジスタ20を通る。この検
査データは入力シフトレジスタ20から、伝送ゲ
ート23を通り、検査される主機能回路11に送
られる。
的に示されたLSI論理モジユールで示されてい
る。LSIチツプに対する主機能入力は複数個の入
力線路12に供給される。入力線路12は複数個
の伝送ゲート10に接続される。このゲートは各
入力線路に対し個別のゲートを有している。伝送
ゲート10の出力は検査されるLSIチツプ論理回
路11に供給される。この検査されるLSIチツプ
論理回路11は第1図ででは概略的に示されてい
る。本発明の目的にとつては、論理回路11の明
細は必要でない。直列接続された伝送ゲート10
が開状態にある時、検査される主機能論理回路1
1は主機能入力12の影響を受けない。同じよう
に、主機能回路出力は、伝送ゲート13により、
論理モジユール主機能出力30から隔離される。
この隔離性能により、チツプ上の回路の検査を行
なうことができる。逐次化された検査データが検
査データ入力ピン21を通して論理モジユールに
送られ、そして入力シフトレジスタ20でアセン
ブルされる。シフトレジスタ20は論理回路11
への各入力接続に対し1ビツト位置を有してい
る。入力シフトレジスタ20は、後で詳細に説明
する制御シフトレジスタ40を通して、入力検査
データに接続される。検査データは発生器および
累算器装置22によつても発生され、そしてこの
検査データはシフトレジスタ20を通る。この検
査データは入力シフトレジスタ20から、伝送ゲ
ート23を通り、検査される主機能回路11に送
られる。
検査結果は主機能出力30から、伝送ゲート3
2を通り、出力シフトレジスタ31に送られる。
出力シフトレジスタは、この論理回路からの出力
が多数あるのに対応して、多数のビツト位置を有
している。出力シフトレジスタは検査結果を検査
データ出力ピン33に逐次伝送する。また、検査
結果は出力シフトレジスタと関連した発生器およ
び累算器装置34によつて累算される。
2を通り、出力シフトレジスタ31に送られる。
出力シフトレジスタは、この論理回路からの出力
が多数あるのに対応して、多数のビツト位置を有
している。出力シフトレジスタは検査結果を検査
データ出力ピン33に逐次伝送する。また、検査
結果は出力シフトレジスタと関連した発生器およ
び累算器装置34によつて累算される。
入力シフトレジスタ20と出力シフトレジスタ
31は、実際には、本発明の範囲内において、1
個のシフトレジスタの異なる部分であつてもよ
い。両方のレジスタは両方向性であつて、それら
はフオースデータ(force data)であることもサ
ンプルデータであることもできる。
31は、実際には、本発明の範囲内において、1
個のシフトレジスタの異なる部分であつてもよ
い。両方のレジスタは両方向性であつて、それら
はフオースデータ(force data)であることもサ
ンプルデータであることもできる。
伝送ゲートと発生器および累算器はすべて制御
シフトレジスタ40によつて制御される。制御シ
フトレジスタ40内の離散的ビツトにより、個々
に、伝送ゲートを開いたり、または閉じたりする
ことができ、そして累算器を使用可能にしたりま
たは使用可能にしたりおよび開始したりすること
ができる。制御シフトレジスタは、検査データピ
ン21への検査データ入力により、逐次検査デー
タへのトレーラとして逐次ロードされる。制御転
移タイミングは検査制御入力ピン41によつて供
給される。
シフトレジスタ40によつて制御される。制御シ
フトレジスタ40内の離散的ビツトにより、個々
に、伝送ゲートを開いたり、または閉じたりする
ことができ、そして累算器を使用可能にしたりま
たは使用可能にしたりおよび開始したりすること
ができる。制御シフトレジスタは、検査データピ
ン21への検査データ入力により、逐次検査デー
タへのトレーラとして逐次ロードされる。制御転
移タイミングは検査制御入力ピン41によつて供
給される。
このシステムが正常システム動作機能で動作し
て検査回路が働いていない時、正常データは、閉
じた伝送ゲート10を通つて、主機能入力12か
ら主機能回路11へ流れる。出力データ状態は、
閉じた伝送ゲート13を通り、主出力端子30に
流れる。伝送ゲート23および32は開いた状態
のまゝであり、シフトレジスタ20および31へ
またはそれらのデータからの流れがそれぞれ阻止
される。
て検査回路が働いていない時、正常データは、閉
じた伝送ゲート10を通つて、主機能入力12か
ら主機能回路11へ流れる。出力データ状態は、
閉じた伝送ゲート13を通り、主出力端子30に
流れる。伝送ゲート23および32は開いた状態
のまゝであり、シフトレジスタ20および31へ
またはそれらのデータからの流れがそれぞれ阻止
される。
本発明による検査装置は伝送ゲートの適当な設
定と適当な入力の場合の正常動作を監視するのに
用いられる。装置の動作の監視する際、伝送ゲー
ト10,23,32および13はすべてデータの
流れに対して閉位置にある。正常データは伝送ゲ
ート10および13を通つて伝送されて装置の正
常動作が得られ、そして主機能出力端子30に出
力が得られる。さらに、すべての入力信号線路1
2および出力信号線路30の状態が、それぞれ、
検査制御ピン41によつて決定され、そして伝送
ゲート23および32を通してシフトレジスタ2
0および31にゲートが開く時刻にサンプルされ
る。サンプルされたデータは逐次化されそして検
査データ出力ピン33にシフトアウトされ、そこ
ではデータをこの論理モジユールから遠く離れた
とこにある論理装置によりまたはリモート保守処
理装置により検査することができる。制御シフト
レジスタ40はシフトレジスタおよび伝送ゲート
を通して逐次データのシフト実行のタイミングを
制御し、そこではシフトレジスタ20および31
はデータを対立的に同時にシフトしない。
定と適当な入力の場合の正常動作を監視するのに
用いられる。装置の動作の監視する際、伝送ゲー
ト10,23,32および13はすべてデータの
流れに対して閉位置にある。正常データは伝送ゲ
ート10および13を通つて伝送されて装置の正
常動作が得られ、そして主機能出力端子30に出
力が得られる。さらに、すべての入力信号線路1
2および出力信号線路30の状態が、それぞれ、
検査制御ピン41によつて決定され、そして伝送
ゲート23および32を通してシフトレジスタ2
0および31にゲートが開く時刻にサンプルされ
る。サンプルされたデータは逐次化されそして検
査データ出力ピン33にシフトアウトされ、そこ
ではデータをこの論理モジユールから遠く離れた
とこにある論理装置によりまたはリモート保守処
理装置により検査することができる。制御シフト
レジスタ40はシフトレジスタおよび伝送ゲート
を通して逐次データのシフト実行のタイミングを
制御し、そこではシフトレジスタ20および31
はデータを対立的に同時にシフトしない。
本発明による装置は、主モジユール機能の動的
検査の間、検査を発動してそして検査結果を累算
して動作する。この動作モードでは、伝送ゲート
10は開位置に留まり、一方、伝送ゲート23,
13および32は閉状態にある。したがつて、主
機能入力端子12からの正常データ入力は抑止さ
れ、そして伝送ゲートされる主機能回路11は伝
送ゲート23を通しての入力だけを受取る。した
がつて、この動作は検査データで主論理機能だけ
を検査する。開いた伝送ゲート10により、主機
能回路11が主機能入力から隔離される。伝送ゲ
ート23が閉じ、そして発生器および累算器22
が開始されおよび使用可能にされる。発生器はク
ロツクパルス当り1つの完全なオペランドの割合
で検査オペランドを発生し、そしてこれらの検査
オペランドを伝送ゲート23を通して検査される
主機能回路11に供給する。検査オペランドの繰
返し可能系列が、最も適切な既約多名巡回符号発
生器(プライムイレデユーシブルポリノミナルサ
イクルコードゼネレータ)を用いて、発生器およ
び累算器22により発生される。このことは繰返
し可能でないランダム検査オペランド発生器とは
異つている。主機能論理回路11はこれらの予め
定められた検査ケースに応答して、そしてその検
査結果が伝送ゲート30,13および32を通し
て出力シフトレジスタ31に送られる。
検査の間、検査を発動してそして検査結果を累算
して動作する。この動作モードでは、伝送ゲート
10は開位置に留まり、一方、伝送ゲート23,
13および32は閉状態にある。したがつて、主
機能入力端子12からの正常データ入力は抑止さ
れ、そして伝送ゲートされる主機能回路11は伝
送ゲート23を通しての入力だけを受取る。した
がつて、この動作は検査データで主論理機能だけ
を検査する。開いた伝送ゲート10により、主機
能回路11が主機能入力から隔離される。伝送ゲ
ート23が閉じ、そして発生器および累算器22
が開始されおよび使用可能にされる。発生器はク
ロツクパルス当り1つの完全なオペランドの割合
で検査オペランドを発生し、そしてこれらの検査
オペランドを伝送ゲート23を通して検査される
主機能回路11に供給する。検査オペランドの繰
返し可能系列が、最も適切な既約多名巡回符号発
生器(プライムイレデユーシブルポリノミナルサ
イクルコードゼネレータ)を用いて、発生器およ
び累算器22により発生される。このことは繰返
し可能でないランダム検査オペランド発生器とは
異つている。主機能論理回路11はこれらの予め
定められた検査ケースに応答して、そしてその検
査結果が伝送ゲート30,13および32を通し
て出力シフトレジスタ31に送られる。
検査結果は発生器および累算器34に累算され
る。累算器は検査系列内の新しい結果と検査系列
内のその点に対する累算量の半加算を実行する。
この半加算動作の後、新しい量が1ビツト位置だ
けシフトレジスタの中でシフトされる。このモジ
ユールが設計された完全クロツク速度で、オペラ
ンドが発生されそしてその結果が累算される。こ
のモジユールの主機能の動的検査がこのように進
み、検査が完了するまでLSIチツプへのまたは
LSIチツプからのデータ転送は必要ない。検査系
列が完了すると、シフトレジスタ31内の累算結
果量が検査データ出力ピン33に逐次シフトアウ
トされ、そこでこの累算結果量が、予め定められ
た受入可能な検査結果値と比較するために、遠隔
保守処理装置に伝送される。したがつて、進行/
非進行検査条件が得られる。
る。累算器は検査系列内の新しい結果と検査系列
内のその点に対する累算量の半加算を実行する。
この半加算動作の後、新しい量が1ビツト位置だ
けシフトレジスタの中でシフトされる。このモジ
ユールが設計された完全クロツク速度で、オペラ
ンドが発生されそしてその結果が累算される。こ
のモジユールの主機能の動的検査がこのように進
み、検査が完了するまでLSIチツプへのまたは
LSIチツプからのデータ転送は必要ない。検査系
列が完了すると、シフトレジスタ31内の累算結
果量が検査データ出力ピン33に逐次シフトアウ
トされ、そこでこの累算結果量が、予め定められ
た受入可能な検査結果値と比較するために、遠隔
保守処理装置に伝送される。したがつて、進行/
非進行検査条件が得られる。
この検査法は、すべてのデータ操作がLSIチツ
プ上で全部行なわれるため、非常に速く進めるこ
とができる。例えば、50ナノ秒クロツクの場合、
1秒間に2千万個の検査オペランドを発生して検
査される主機能回路に加えることができ、そして
結果が蓄えられる。任意の数のモジユールを複雑
なデイジタルシステムの中で並行して検査するこ
とができる。それは検査機能が各LSIチツプの中
に含まれておりそして独立に動作するからであ
る。電源電圧およびアースと共に、ピン21,4
1,33および図示されていないモジユールクロ
ツクピンへの電気的接触体が各LSIチツプを検査
するのに十分である。したがつて、この検査は入
力ピン接続および出力ピン接続を行なうのに無関
係である。
プ上で全部行なわれるため、非常に速く進めるこ
とができる。例えば、50ナノ秒クロツクの場合、
1秒間に2千万個の検査オペランドを発生して検
査される主機能回路に加えることができ、そして
結果が蓄えられる。任意の数のモジユールを複雑
なデイジタルシステムの中で並行して検査するこ
とができる。それは検査機能が各LSIチツプの中
に含まれておりそして独立に動作するからであ
る。電源電圧およびアースと共に、ピン21,4
1,33および図示されていないモジユールクロ
ツクピンへの電気的接触体が各LSIチツプを検査
するのに十分である。したがつて、この検査は入
力ピン接続および出力ピン接続を行なうのに無関
係である。
第2A図および第2B図を合わせた図におい
て、本発明による装置が論理モジユール間のいろ
いろな相互接続素子40を検査するのにどのよう
に利用し得るかを示している。これらは接続器、
導線、印刷回路経路およびチツプ導線接合体を有
している。論理モジユール出力は、開位置にある
伝送ゲート13により、主機能論理回路11から
隔離される。一連の検査オペランドケースが発生
器および累算器34により発生する。これらの検
査ケースオペランドが、伝送ゲート32を通り、
出力ピン30に送られる。この位置からこれらの
信号が、いろいろな相互接続40を通つて、次の
LSI論理モジユール番号2に送られる。伝送ゲー
ト10および23が閉じると、伝送されたデータ
は発生器および累算器22に送られる。この伝送
された信号は、新しく受取られた信号結果と検査
中のその点における累算量の半加算を実行するこ
とにより、発生器および累算器22に累算され
る。この半加算の後、1ビツト位置シフトされ
る。オペランドが完全クロツク速度で発生され、
相互接続装置を通して伝送され、そして受信モジ
ユールによつて累算される。検査系列の終りに、
この累算された結果が、遠隔保守処理装置へ出力
ピン33から検査データを逐次シフトすることに
より、期待された値と比較される。不良相互接続
をすると正しくない累算器値がえられる。相互接
続はこのよううに動的に検査される。
て、本発明による装置が論理モジユール間のいろ
いろな相互接続素子40を検査するのにどのよう
に利用し得るかを示している。これらは接続器、
導線、印刷回路経路およびチツプ導線接合体を有
している。論理モジユール出力は、開位置にある
伝送ゲート13により、主機能論理回路11から
隔離される。一連の検査オペランドケースが発生
器および累算器34により発生する。これらの検
査ケースオペランドが、伝送ゲート32を通り、
出力ピン30に送られる。この位置からこれらの
信号が、いろいろな相互接続40を通つて、次の
LSI論理モジユール番号2に送られる。伝送ゲー
ト10および23が閉じると、伝送されたデータ
は発生器および累算器22に送られる。この伝送
された信号は、新しく受取られた信号結果と検査
中のその点における累算量の半加算を実行するこ
とにより、発生器および累算器22に累算され
る。この半加算の後、1ビツト位置シフトされ
る。オペランドが完全クロツク速度で発生され、
相互接続装置を通して伝送され、そして受信モジ
ユールによつて累算される。検査系列の終りに、
この累算された結果が、遠隔保守処理装置へ出力
ピン33から検査データを逐次シフトすることに
より、期待された値と比較される。不良相互接続
をすると正しくない累算器値がえられる。相互接
続はこのよううに動的に検査される。
もし異なるチツプ上の多数のシフトレジスタが
直列に接続されるならば、ループ内の特定のチツ
プへおよび特定のチツプからデータを転送するの
に必要なアドレス指定ハードウエアは非常に少な
い。データはその物理的位置に対応したシフト順
序に基づいて位置する。もしループが並列に接続
されるならば、どのループにデータを転送するか
を選択するアドレス指定ハードウエアがなければ
ならない。長い直列シフト経路は、より短い並列
経路よりも長い経路長により、特定のデータ要素
を特定のチツプに転送するのにより多くの時間を
要する。解答は直列シフト経路を用いることであ
り、そして出来るだけ並列検査を実行することで
ある。例えば、必要なチツプ位置に1オペランド
をシフトすることにより一時に1チツプに検査オ
ペランドを負荷するよりは、長いループ内のデー
タ位置の大部分を利用する1つの直列転送で一時
に多数のチツプに検査ケースを送ることがずつと
よい。シフトレジスタを任意の直列/並列組合わ
せに容易に連結することができる。
直列に接続されるならば、ループ内の特定のチツ
プへおよび特定のチツプからデータを転送するの
に必要なアドレス指定ハードウエアは非常に少な
い。データはその物理的位置に対応したシフト順
序に基づいて位置する。もしループが並列に接続
されるならば、どのループにデータを転送するか
を選択するアドレス指定ハードウエアがなければ
ならない。長い直列シフト経路は、より短い並列
経路よりも長い経路長により、特定のデータ要素
を特定のチツプに転送するのにより多くの時間を
要する。解答は直列シフト経路を用いることであ
り、そして出来るだけ並列検査を実行することで
ある。例えば、必要なチツプ位置に1オペランド
をシフトすることにより一時に1チツプに検査オ
ペランドを負荷するよりは、長いループ内のデー
タ位置の大部分を利用する1つの直列転送で一時
に多数のチツプに検査ケースを送ることがずつと
よい。シフトレジスタを任意の直列/並列組合わ
せに容易に連結することができる。
保守のために、シフトレジスタループの終端が
データバツフアに接続されるであろう。データ
は、シフトレジスタが保持する最大転送速度で、
シフトレジスタとバツフアメモリとの間で転送さ
れるであろう。検査ケースに対し十分のインテリ
ジエンスとフアイル空間を自動的に与える多くの
検査機能と隔離機能を与える保守プロセツサによ
り、このバツフアの内容がそれから別の経路を通
して呼出されらるであろう。この保守プロセツサ
はまた、遠隔位置との伝送および通信のために、
データを配列し、制御するであろう。
データバツフアに接続されるであろう。データ
は、シフトレジスタが保持する最大転送速度で、
シフトレジスタとバツフアメモリとの間で転送さ
れるであろう。検査ケースに対し十分のインテリ
ジエンスとフアイル空間を自動的に与える多くの
検査機能と隔離機能を与える保守プロセツサによ
り、このバツフアの内容がそれから別の経路を通
して呼出されらるであろう。この保守プロセツサ
はまた、遠隔位置との伝送および通信のために、
データを配列し、制御するであろう。
不良相互接続は、起こる頻度でいうと、開放論
理接続、アースへの短絡、電源電圧への短絡およ
び他の論理回路への短絡である。大量の検査デー
タを隔離する必要のある唯一の群は論理回路間の
短絡である。2つの論理回路の間の任意の可能な
短絡を隔離することが必要ならば、その時には、
各相互接続は特定の状態に個々に固定されなけれ
ばならず、一方、すべての他の相互接続は反対の
状態に固定される。アースまたは電源バスへのす
べての開放および短絡は、シフトレジスタにすべ
て「1」を単にロードし、それらを出力に送りそ
して入力をサプリングすることにより、検出する
こができる。期待されない「ゼロ」が得られれ
ば、それはその入力ピンまたは論理回路のアース
への短絡を示す。すべての「ゼロ」に対しこのこ
とを繰返し、期待されない「1」は電源バスへの
開放または短絡を示す。論理回路間の短絡は多く
の検査ケースを排他的に隔離することを必要とす
るが、希には大多数を隔離することを必要とす
る。
理接続、アースへの短絡、電源電圧への短絡およ
び他の論理回路への短絡である。大量の検査デー
タを隔離する必要のある唯一の群は論理回路間の
短絡である。2つの論理回路の間の任意の可能な
短絡を隔離することが必要ならば、その時には、
各相互接続は特定の状態に個々に固定されなけれ
ばならず、一方、すべての他の相互接続は反対の
状態に固定される。アースまたは電源バスへのす
べての開放および短絡は、シフトレジスタにすべ
て「1」を単にロードし、それらを出力に送りそ
して入力をサプリングすることにより、検出する
こができる。期待されない「ゼロ」が得られれ
ば、それはその入力ピンまたは論理回路のアース
への短絡を示す。すべての「ゼロ」に対しこのこ
とを繰返し、期待されない「1」は電源バスへの
開放または短絡を示す。論理回路間の短絡は多く
の検査ケースを排他的に隔離することを必要とす
るが、希には大多数を隔離することを必要とす
る。
第1図は本発明による検査装置を示すLSI論理
モジユール上の部品のブロツク線図、第2A図お
よび第2B図はそれぞれ左と右の順に並べるべき
図であつて、本発明によるチツプ上の検査装置を
有する1対のLSI論理モジユールと、論理モジユ
ール間のデータの流れる経路がまた検査される本
発明による複数個の論理モジユールの検査の図で
ある。 10……第1伝送ゲート装置、13……第2伝
送ゲート装置、20……入力シフトレジスタ装
置、22,34……発生器および累算器装置、2
3……第3伝送ゲート装置、32……第4伝送ゲ
ート装置、31……出力シフトレジスタ装置、4
0……制御シフトレジスタ装置。
モジユール上の部品のブロツク線図、第2A図お
よび第2B図はそれぞれ左と右の順に並べるべき
図であつて、本発明によるチツプ上の検査装置を
有する1対のLSI論理モジユールと、論理モジユ
ール間のデータの流れる経路がまた検査される本
発明による複数個の論理モジユールの検査の図で
ある。 10……第1伝送ゲート装置、13……第2伝
送ゲート装置、20……入力シフトレジスタ装
置、22,34……発生器および累算器装置、2
3……第3伝送ゲート装置、32……第4伝送ゲ
ート装置、31……出力シフトレジスタ装置、4
0……制御シフトレジスタ装置。
Claims (1)
- 【特許請求の範囲】 1 チツプ機能入力12とチツプ機能出力30と
を有するLSIチツプと、 前記チツプ上の主論理機能回路11と、この回
路11は主論理機能入力と主論理機能出力とを有
し、 主論理機能入力にチツプ機能入力12をスイツ
チ可能に接続するチツプ上の第1伝送ゲート装置
10と、 前記主論理機能出力をチツプ機能出力30にス
イツチ可能に接続する第2伝送ゲート装置13
と、 検査データを逐次受取りとして送り出すための
および前記主論理機能回路の主論理機能入力と並
列に接続するための入力シフトレジスタ装置20
と、 前記入力シフトレジスタ装置20と接続された
第1発生器および累算器装置22と、 前記主論理機能入力と前記入力シフトレジスタ
装置20との間にスイツチ可能に接続された第3
伝送ゲート装置23と、 前記主論理機能出力にスイツチ可能に接続され
る第4伝送ゲート装置32と、 検査データを逐次受取りおよび送り出すための
および前記第4伝送ゲート装置32を通して前記
主論理機能回路11の主論理機能出力と並列に接
続するための前記第4伝送ゲート装置32に接続
された出力シフトレジスタ装置31と、 前記出力シフトレジスタ装置31と接続された
第2発生器および累算器装置34と、 前記第1伝送ゲート装置乃至前記第4伝送ゲー
ト装置10,13,23,32のスイツング動作
を制御するための前記伝送ゲート装置のおのおの
への制御経路を有し、前記入力シフトレジスタ2
0と前記出力シフトレジスタ31と前記第1発生
器および累算器22と前記第2発生器および累算
器34とに接続される制御シフトレジスタ装置4
0と、 外部と接続するためのチツプ上の検査データ入
力端子装置21と、この装置21は前記制御シフ
トレジスタ装置40に接続され、 前記チツプに外部で接続されると共に、前記制
御シフトレジスタ装置40に接続される検査制御
入力装置41と、前記チツプに外部で接続される
と共に、前記制御シフトレジスタ装置40に入力
シフトレジスタ装置20と出力シフトレジスタ装
置31とを介して接続される検査データ出力端子
装置33と、を有するLSIチツプ上に配置される
よう適合されるLSIチツプ論理検査装置。 2 請求項第1項の記載に於いて入力シフトレジ
スタ装置と出力シフトレジスタ装置とが単一のシ
フトレジスタの一部分であるLSIチツプ論理検査
装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/195,697 US4357703A (en) | 1980-10-09 | 1980-10-09 | Test system for LSI circuits resident on LSI chips |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5769349A JPS5769349A (en) | 1982-04-28 |
JPH026093B2 true JPH026093B2 (ja) | 1990-02-07 |
Family
ID=22722408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56106173A Granted JPS5769349A (en) | 1980-10-09 | 1981-07-07 | Lsi circuit chip inspecting device |
Country Status (7)
Country | Link |
---|---|
US (1) | US4357703A (ja) |
JP (1) | JPS5769349A (ja) |
AU (1) | AU539239B2 (ja) |
CA (1) | CA1149874A (ja) |
DE (1) | DE3130714A1 (ja) |
FR (1) | FR2492107A1 (ja) |
GB (1) | GB2085171B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100357753C (zh) * | 2003-09-04 | 2007-12-26 | 印芬龙科技股份有限公司 | 用于选择测试模式输出通道的测试布置及方法 |
Families Citing this family (136)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4450402A (en) * | 1981-04-08 | 1984-05-22 | Xicor, Inc. | Integrated circuit testing apparatus |
US4441182A (en) * | 1981-05-15 | 1984-04-03 | Rockwell International Corporation | Repetitious logic state signal generation apparatus |
US4485472A (en) * | 1982-04-30 | 1984-11-27 | Carnegie-Mellon University | Testable interface circuit |
US4587480A (en) * | 1982-06-17 | 1986-05-06 | Storage Technology Partners | Delay testing method for CMOS LSI and VLSI integrated circuits |
WO1984002580A1 (en) * | 1982-12-27 | 1984-07-05 | Storage Technology Partners | Vlsi chip with integral testing circuit |
US4553049A (en) * | 1983-10-07 | 1985-11-12 | International Business Machines Corporation | Oscillation prevention during testing of integrated circuit logic chips |
JPH0738187B2 (ja) * | 1984-03-23 | 1995-04-26 | 株式会社日立製作所 | Lsiに構成されたマイクロコンピュータ |
US4625310A (en) * | 1984-04-23 | 1986-11-25 | Mercer M Ray | Universally testable logic elements and method for structural testing of logic circuits formed of such logic elements |
GB8432533D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Integrated circuits |
DE3682305D1 (de) * | 1985-03-23 | 1991-12-12 | Int Computers Ltd | Integrierte digitale schaltungen. |
US4660198A (en) * | 1985-04-15 | 1987-04-21 | Control Data Corporation | Data capture logic for VLSI chips |
US4691161A (en) * | 1985-06-13 | 1987-09-01 | Raytheon Company | Configurable logic gate array |
US4635261A (en) * | 1985-06-26 | 1987-01-06 | Motorola, Inc. | On chip test system for configurable gate arrays |
DE3526485A1 (de) * | 1985-07-24 | 1987-02-05 | Heinz Krug | Schaltungsanordnung zum pruefen integrierter schaltungseinheiten |
GB8518859D0 (en) * | 1985-07-25 | 1985-08-29 | Int Computers Ltd | Digital integrated circuits |
NL8502476A (nl) * | 1985-09-11 | 1987-04-01 | Philips Nv | Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers. |
US4683569A (en) * | 1985-10-21 | 1987-07-28 | The Singer Company | Diagnostic circuit utilizing bidirectional test data comparisons |
US5032783A (en) * | 1985-10-23 | 1991-07-16 | Texas Instruments Incorporated | Test circuit and scan tested logic device with isolated data lines during testing |
EP0228156A3 (en) * | 1985-11-07 | 1989-06-07 | Control Data Corporation | Test system for vlsi circuits |
US4931722A (en) * | 1985-11-07 | 1990-06-05 | Control Data Corporation | Flexible imbedded test system for VLSI circuits |
US4701920A (en) * | 1985-11-08 | 1987-10-20 | Eta Systems, Inc. | Built-in self-test system for VLSI circuit chips |
US4672307A (en) * | 1985-12-20 | 1987-06-09 | University Of Southern California | Simplified delay testing for LSI circuit faults |
US4669081A (en) * | 1986-02-04 | 1987-05-26 | Raytheon Company | LSI fault insertion |
US4744084A (en) * | 1986-02-27 | 1988-05-10 | Mentor Graphics Corporation | Hardware modeling system and method for simulating portions of electrical circuits |
JPH0746120B2 (ja) * | 1986-03-10 | 1995-05-17 | 株式会社東芝 | テスト容易化回路及びテスト方法 |
JPS62220879A (ja) * | 1986-03-22 | 1987-09-29 | Hitachi Ltd | 半導体装置 |
JPS62228177A (ja) * | 1986-03-29 | 1987-10-07 | Toshiba Corp | 半導体集積回路用許容入力電圧検査回路 |
JPH0754341B2 (ja) * | 1986-06-09 | 1995-06-07 | 日本電気株式会社 | スキヤンパステスト回路 |
US4752729A (en) * | 1986-07-01 | 1988-06-21 | Texas Instruments Incorporated | Test circuit for VSLI integrated circuits |
US4746815A (en) * | 1986-07-03 | 1988-05-24 | International Business Machines Corporation | Electronic EC for minimizing EC pads |
JPH0627785B2 (ja) * | 1986-07-08 | 1994-04-13 | 富士通株式会社 | 半導体集積回路 |
JPS6329276A (ja) * | 1986-07-23 | 1988-02-06 | Hitachi Ltd | 論理lsi |
JPH0627776B2 (ja) * | 1986-08-04 | 1994-04-13 | 三菱電機株式会社 | 半導体集積回路装置 |
US4782283A (en) * | 1986-08-22 | 1988-11-01 | Aida Corporation | Apparatus for scan testing CMOS integrated systems |
NL192801C (nl) * | 1986-09-10 | 1998-02-03 | Philips Electronics Nv | Werkwijze voor het testen van een drager met meerdere digitaal-werkende geïntegreerde schakelingen, geïntegreerde schakeling geschikt voor het aanbrengen op een aldus te testen drager, en drager voorzien van meerdere van zulke geïntegreerde schakelingen. |
US5365165A (en) * | 1986-09-19 | 1994-11-15 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US5214655A (en) * | 1986-09-26 | 1993-05-25 | General Electric Company | Integrated circuit packaging configuration for rapid customized design and unique test capability |
US5059819A (en) * | 1986-12-26 | 1991-10-22 | Hitachi, Ltd. | Integrated logic circuit |
US4777619A (en) * | 1987-03-30 | 1988-10-11 | Honeywell Bull, Inc. | Method of assuring a proper computer subsystem configuration |
CA1306496C (en) * | 1987-04-13 | 1992-08-18 | Joseph L. Ardini, Jr. | Method and apparatus for high accuracy measurement of vlsi components |
US5043985A (en) * | 1987-05-05 | 1991-08-27 | Industrial Technology Research Institute | Integrated circuit testing arrangement |
EP0292116A3 (en) * | 1987-05-05 | 1990-08-01 | Control Data Corporation | Test system for vlsi circuits |
US4855672A (en) * | 1987-05-18 | 1989-08-08 | Shreeve Robert W | Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same |
JPS63286781A (ja) * | 1987-05-19 | 1988-11-24 | Mitsubishi Electric Corp | 回路の試験方法 |
US4864570A (en) * | 1987-06-29 | 1989-09-05 | International Business Machines Corporation | Processing pulse control circuit for use in device performing signature analysis of digital circuits |
JPH01132979A (ja) * | 1987-11-17 | 1989-05-25 | Mitsubishi Electric Corp | テスト機能付電子回路 |
NL8800374A (nl) * | 1988-02-16 | 1989-09-18 | Philips Nv | Geintegreerde monolithische schakeling met een testbus. |
US4875209A (en) * | 1988-04-04 | 1989-10-17 | Raytheon Company | Transient and intermittent fault insertion |
JPH01270683A (ja) * | 1988-04-22 | 1989-10-27 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2663138B2 (ja) * | 1988-05-11 | 1997-10-15 | 株式会社日立製作所 | 半導体集積回路装置 |
EP0352910A3 (en) * | 1988-07-28 | 1991-04-17 | Digital Equipment Corporation | Finding faults in circuit boards |
JP2594130B2 (ja) * | 1988-09-02 | 1997-03-26 | 三菱電機株式会社 | 半導体回路 |
US6304987B1 (en) | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
US4945536A (en) * | 1988-09-09 | 1990-07-31 | Northern Telecom Limited | Method and apparatus for testing digital systems |
US5168219A (en) * | 1988-10-31 | 1992-12-01 | Fujitsu Limited | Integrated circuit device having signal discrimination circuit and method of testing the same |
DE68913902D1 (de) * | 1988-10-31 | 1994-04-21 | Fujitsu Ltd | Integrierte Schaltung mit einer Signaldiskriminierungsschaltung und Verfahren zu deren Prüfung. |
GB8826921D0 (en) * | 1988-11-17 | 1988-12-21 | Datatrace Ltd | Circuit testing |
US5483518A (en) | 1992-06-17 | 1996-01-09 | Texas Instruments Incorporated | Addressable shadow port and protocol for serial bus networks |
DE3911939A1 (de) * | 1989-04-12 | 1990-10-18 | Philips Patentverwaltung | Integrierte schaltungsanordnung |
JP3005250B2 (ja) | 1989-06-30 | 2000-01-31 | テキサス インスツルメンツ インコーポレイテツド | バスモニター集積回路 |
US5377124A (en) * | 1989-09-20 | 1994-12-27 | Aptix Corporation | Field programmable printed circuit board |
NL8902964A (nl) * | 1989-12-01 | 1991-07-01 | Philips Nv | Op substraat geintegreerd teststelsel. |
US5107208A (en) * | 1989-12-19 | 1992-04-21 | North American Philips Corporation | System for partitioning and testing submodule circuits of an integrated circuit |
DE69030359T2 (de) * | 1989-12-19 | 1997-10-02 | Philips Electronics Nv | Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen |
US5049814A (en) * | 1989-12-27 | 1991-09-17 | Lsi Logic Corporation | Testing of integrated circuits using clock bursts |
US5488615A (en) * | 1990-02-28 | 1996-01-30 | Ail Systems, Inc. | Universal digital signature bit device |
US5140686A (en) * | 1990-03-02 | 1992-08-18 | Milliken Research Corporation | Diagnostic system for textile dyeing apparatus |
US6675333B1 (en) * | 1990-03-30 | 2004-01-06 | Texas Instruments Incorporated | Integrated circuit with serial I/O controller |
KR0169736B1 (ko) * | 1990-03-30 | 1999-01-15 | 엔. 라이스 머레트 | 데이타 통신 인터페이스 및 이의 통신 방법 |
JPH0474977A (ja) * | 1990-07-16 | 1992-03-10 | Nec Corp | 半導体集積回路 |
DE69133311T2 (de) * | 1990-10-15 | 2004-06-24 | Aptix Corp., San Jose | Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung |
US5130568A (en) * | 1990-11-05 | 1992-07-14 | Vertex Semiconductor Corporation | Scannable latch system and method |
US5254940A (en) * | 1990-12-13 | 1993-10-19 | Lsi Logic Corporation | Testable embedded microprocessor and method of testing same |
JP3381929B2 (ja) * | 1990-12-27 | 2003-03-04 | 株式会社東芝 | 半導体装置 |
US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
EP0535617A2 (en) * | 1991-09-30 | 1993-04-07 | Hughes Aircraft Company | Method for testing the electrical parameters of inputs and outputs of integrated circuits |
EP0584917A3 (en) * | 1992-08-27 | 1996-08-07 | Advanced Micro Devices Inc | System and method for testing a programmable logic |
US5404358A (en) * | 1993-02-04 | 1995-04-04 | Bull Hn Information Systems Inc. | Boundary scan architecture analog extension |
JPH0720208A (ja) * | 1993-07-02 | 1995-01-24 | Mitsubishi Electric Corp | 被測定素子のテスト方法及びテストシステム |
TW222725B (en) * | 1993-07-09 | 1994-04-21 | Philips Electronics Nv | Testing sequential logic circuit upon changing into combinatorial logic circuit |
US5485467A (en) * | 1993-09-24 | 1996-01-16 | Vlsi Technology, Inc. | Versatile reconfigurable matrix based built-in self-test processor for minimizing fault grading |
US5561607A (en) * | 1993-10-12 | 1996-10-01 | Harris Corporation | Method of manufacture of multi-cell integrated circuit architecture |
JPH07167920A (ja) * | 1993-10-18 | 1995-07-04 | Fujitsu Ltd | Lsi |
US5418470A (en) * | 1993-10-22 | 1995-05-23 | Tektronix, Inc. | Analog multi-channel probe system |
DE4420988A1 (de) * | 1994-06-16 | 1995-12-21 | Philips Patentverwaltung | Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung |
DE4425254A1 (de) * | 1994-07-16 | 1996-01-18 | Telefunken Microelectron | Datenübertragungsverfahren in einem Echtzeitdatenverarbeitungssystem |
US6107814A (en) * | 1994-11-04 | 2000-08-22 | Martin; William C. | Methods and circuits for testing open collectors and open drains |
US5847561A (en) * | 1994-12-16 | 1998-12-08 | Texas Instruments Incorporated | Low overhead input and output boundary scan cells |
US5574692A (en) * | 1995-06-07 | 1996-11-12 | Lsi Logic Corporation | Memory testing apparatus for microelectronic integrated circuit |
US5627478A (en) * | 1995-07-06 | 1997-05-06 | Micron Technology, Inc. | Apparatus for disabling and re-enabling access to IC test functions |
DE19536226C2 (de) * | 1995-09-28 | 2003-05-08 | Infineon Technologies Ag | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken |
US6005407A (en) * | 1995-10-23 | 1999-12-21 | Opmax Inc. | Oscillation-based test method for testing an at least partially analog circuit |
US5969538A (en) * | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
US5796266A (en) * | 1996-03-18 | 1998-08-18 | Micron Technology, Inc. | Circuit and a method for configuring pad connections in an integrated device |
US6260165B1 (en) | 1996-10-18 | 2001-07-10 | Texas Instruments Incorporated | Accelerating scan test by re-using response data as stimulus data |
DE19651334A1 (de) * | 1996-12-10 | 1998-06-25 | Ericsson Telefon Ab L M | Betriebstestvorrichtung und Verfahren zur Ausführung eines Betriebstests für ein zu testendes System |
US5936976A (en) * | 1997-07-25 | 1999-08-10 | Vlsi Technology, Inc. | Selecting a test data input bus to supply test data to logical blocks within an integrated circuit |
DE19737693A1 (de) * | 1997-08-29 | 1999-03-04 | Philips Patentverwaltung | Verfahren zur Überprüfung der Unverfälschtheit einer elektrischen Schaltung |
DE19743273C2 (de) * | 1997-09-30 | 2001-03-01 | Siemens Ag | Registeranordnung zur wahlweisen Verarbeitung von unterschiedlich langen Eingangsdatenworten |
US6041427A (en) * | 1997-10-27 | 2000-03-21 | Vlsi Technology | Scan testable circuit arrangement |
US6408413B1 (en) | 1998-02-18 | 2002-06-18 | Texas Instruments Incorporated | Hierarchical access of test access ports in embedded core integrated circuits |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US6687865B1 (en) | 1998-03-25 | 2004-02-03 | On-Chip Technologies, Inc. | On-chip service processor for test and debug of integrated circuits |
DE19819264A1 (de) | 1998-04-30 | 1999-11-25 | Micronas Intermetall Gmbh | Verfahren zum Testen einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür |
US6560734B1 (en) | 1998-06-19 | 2003-05-06 | Texas Instruments Incorporated | IC with addressable test port |
US6519729B1 (en) | 1998-06-27 | 2003-02-11 | Texas Instruments Incorporated | Reduced power testing with equally divided scan paths |
DE19842208A1 (de) | 1998-09-15 | 2000-04-06 | Siemens Ag | Integrierter Schaltkreis mit zwei Betriebszuständen |
US6898184B1 (en) * | 1998-11-15 | 2005-05-24 | Hewlett-Packard Development Company, L.P. | Private arbitrated loop self-test management for a fibre channel storage enclosure |
US6349398B1 (en) | 1999-01-26 | 2002-02-19 | Silicon Graphics, Inc. | Method and apparatus for partial-scan built-in self test logic |
US7058862B2 (en) | 2000-05-26 | 2006-06-06 | Texas Instruments Incorporated | Selecting different 1149.1 TAP domains from update-IR state |
US6651197B1 (en) | 1999-05-20 | 2003-11-18 | Silicon Graphics, Inc. | Method for determining the optimum locations for scan latches in a partial-scan IC built in self test system |
JP4388641B2 (ja) * | 1999-09-10 | 2009-12-24 | 富士通マイクロエレクトロニクス株式会社 | 集積回路の試験装置 |
US6928581B1 (en) | 1999-09-14 | 2005-08-09 | International Business Machines Corporation | Innovative bypass circuit for circuit testing and modification |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
US6717222B2 (en) | 2001-10-07 | 2004-04-06 | Guobiao Zhang | Three-dimensional memory |
JP3943890B2 (ja) * | 2001-10-18 | 2007-07-11 | 富士通株式会社 | 半導体装置 |
US6825683B1 (en) * | 2002-04-18 | 2004-11-30 | Cypress Semiconductor Corporation | System and method for testing multiple integrated circuits that are in the same package |
JP4140331B2 (ja) * | 2002-10-01 | 2008-08-27 | 沖電気工業株式会社 | アナログ電圧出力ドライバlsiチップ |
DE10306620B4 (de) * | 2003-02-18 | 2007-04-19 | Infineon Technologies Ag | Integrierte Testschaltung in einer integrierten Schaltung |
KR100517558B1 (ko) * | 2003-03-17 | 2005-09-28 | 삼성전자주식회사 | 테스트 핀을 구비한 반도체 집적 회로 및 그것의 테스트방법 |
KR100512175B1 (ko) * | 2003-03-17 | 2005-09-02 | 삼성전자주식회사 | 출력 신호들을 선택적으로 출력가능한 반도체 집적 회로및 그것의 테스트 방법 |
DE10313872B3 (de) * | 2003-03-21 | 2004-06-09 | Infineon Technologies Ag | Integrierte Schaltung mit einer Testschaltung |
KR20040101660A (ko) * | 2003-05-26 | 2004-12-03 | 삼성전자주식회사 | 테스트용 신호 패스를 가지는 출력 버퍼 회로 및 이에대한 테스트 방법 |
US7526692B2 (en) * | 2004-09-30 | 2009-04-28 | International Business Machines Corporation | Diagnostic interface architecture for memory device |
JP4299760B2 (ja) * | 2004-10-21 | 2009-07-22 | エルピーダメモリ株式会社 | 半導体装置のテスト方法 |
US7468993B2 (en) * | 2005-01-14 | 2008-12-23 | International Business Machines Corporation | Dynamic reconfiguration of solid state memory device to replicate and time multiplex data over multiple data interfaces |
US7171333B2 (en) * | 2005-04-19 | 2007-01-30 | International Business Machines Corporation | On-wafer method and apparatus for pre-processing measurements of process and environment-dependent circuit performance variables for statistical analysis |
US7906982B1 (en) | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
US7865793B2 (en) * | 2008-04-30 | 2011-01-04 | International Business Machines Corporation | Test case generation with backward propagation of predefined results and operand dependencies |
US8675076B2 (en) * | 2009-07-21 | 2014-03-18 | Qualcomm Incorporated | System for embedded video test pattern generation |
US8587288B2 (en) | 2010-06-25 | 2013-11-19 | International Business Machines Corporation | Digital interface for fast, inline, statistical characterization of process, MOS device and circuit variations |
US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
US9116205B2 (en) | 2012-09-27 | 2015-08-25 | International Business Machines Corporation | Test coverage of integrated circuits with test vector input spreading |
CN114062893A (zh) * | 2021-10-20 | 2022-02-18 | 珠海全志科技股份有限公司 | 多媒体接口的量产测试系统及其方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614608A (en) * | 1969-05-19 | 1971-10-19 | Ibm | Random number statistical logic test system |
US3723868A (en) * | 1972-01-21 | 1973-03-27 | Gen Dynamics Corp | System for testing electronic apparatus |
US3790885A (en) * | 1972-03-27 | 1974-02-05 | Ibm | Serial test patterns for mosfet testing |
US3777129A (en) * | 1972-05-22 | 1973-12-04 | Gte Automatic Electric Lab Inc | Fault detection and localization in digital systems |
FR2330014A1 (fr) * | 1973-05-11 | 1977-05-27 | Ibm France | Procede de test de bloc de circuits logiques integres et blocs en faisant application |
US3927371A (en) * | 1974-02-19 | 1975-12-16 | Ibm | Test system for large scale integrated circuits |
US4176258A (en) * | 1978-05-01 | 1979-11-27 | Intel Corporation | Method and circuit for checking integrated circuit chips |
US4216539A (en) * | 1978-05-05 | 1980-08-05 | Zehntel, Inc. | In-circuit digital tester |
AU530415B2 (en) * | 1978-06-02 | 1983-07-14 | International Standard Electric Corp. | Integrated circuits |
US4244048A (en) * | 1978-12-29 | 1981-01-06 | International Business Machines Corporation | Chip and wafer configuration and testing method for large-scale-integrated circuits |
DE2902375C2 (de) * | 1979-01-23 | 1984-05-17 | Siemens AG, 1000 Berlin und 8000 München | Logikbaustein für integrierte Digitalschaltungen |
-
1980
- 1980-10-09 US US06/195,697 patent/US4357703A/en not_active Expired - Lifetime
-
1981
- 1981-06-03 GB GB8116964A patent/GB2085171B/en not_active Expired
- 1981-06-18 CA CA000380045A patent/CA1149874A/en not_active Expired
- 1981-06-23 AU AU72092/81A patent/AU539239B2/en not_active Ceased
- 1981-06-29 FR FR8112750A patent/FR2492107A1/fr active Granted
- 1981-07-07 JP JP56106173A patent/JPS5769349A/ja active Granted
- 1981-08-03 DE DE19813130714 patent/DE3130714A1/de active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100357753C (zh) * | 2003-09-04 | 2007-12-26 | 印芬龙科技股份有限公司 | 用于选择测试模式输出通道的测试布置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CA1149874A (en) | 1983-07-12 |
US4357703A (en) | 1982-11-02 |
AU7209281A (en) | 1982-04-22 |
DE3130714A1 (de) | 1982-05-27 |
FR2492107B1 (ja) | 1985-01-11 |
FR2492107A1 (fr) | 1982-04-16 |
AU539239B2 (en) | 1984-09-20 |
DE3130714C2 (ja) | 1988-03-10 |
JPS5769349A (en) | 1982-04-28 |
GB2085171A (en) | 1982-04-21 |
GB2085171B (en) | 1984-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4357703A (en) | Test system for LSI circuits resident on LSI chips | |
US5130988A (en) | Software verification by fault insertion | |
US6256760B1 (en) | Automatic test equipment scan test enhancement | |
US4945536A (en) | Method and apparatus for testing digital systems | |
US4503537A (en) | Parallel path self-testing system | |
US4519078A (en) | LSI self-test method | |
US5717701A (en) | Apparatus and method for testing interconnections between semiconductor devices | |
CA2249088C (en) | Method and apparatus for high-speed interconnect testing | |
US7685487B1 (en) | Simultaneous core testing in multi-core integrated circuits | |
US6055661A (en) | System configuration and methods for on-the-fly testing of integrated circuits | |
US4669081A (en) | LSI fault insertion | |
EP0628831A1 (en) | Bidirectional boundary scan test cell | |
EP0367710B1 (en) | Diagnostics of a board containing a plurality of hybrid electronic components | |
CA1242814A (en) | Self diagnostic cyclic analysis testing system (cats) for lsi/vlsi | |
JPS5988663A (ja) | 自己試験方法 | |
JP3645578B2 (ja) | スマート・メモリの組込み自己検査のための装置と方法 | |
US5487074A (en) | Boundary scan testing using clocked signal | |
US4742293A (en) | Pseudo-memory circuit for testing for stuck open faults | |
EP0213453B1 (en) | Noise reduction during testing of integrated circuit chips | |
US7237168B2 (en) | Design for test of analog module systems | |
CN116741751A (zh) | 集成电路的单元、集成电路以及管芯的测试方法 | |
US5130989A (en) | Serial and parallel scan technique for improved testing of systolic arrays | |
CN114781304A (zh) | 一种芯片的引脚状态控制方法、系统、芯片以及上位机 | |
Torreiter et al. | Testing the enterprise IBM System/390/sup TM/multi processor | |
EP0407127B1 (en) | Mode programmable VLSI data registers |