NL8800374A - Geintegreerde monolithische schakeling met een testbus. - Google Patents

Geintegreerde monolithische schakeling met een testbus. Download PDF

Info

Publication number
NL8800374A
NL8800374A NL8800374A NL8800374A NL8800374A NL 8800374 A NL8800374 A NL 8800374A NL 8800374 A NL8800374 A NL 8800374A NL 8800374 A NL8800374 A NL 8800374A NL 8800374 A NL8800374 A NL 8800374A
Authority
NL
Netherlands
Prior art keywords
circuit
input
macro
test
output
Prior art date
Application number
NL8800374A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19851791&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=NL8800374(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8800374A priority Critical patent/NL8800374A/nl
Priority to US07/239,090 priority patent/US4918379A/en
Priority to DE89200312T priority patent/DE68909452T2/de
Priority to EP89200312A priority patent/EP0333241B1/en
Priority to KR1019890001675A priority patent/KR0135982B1/ko
Priority to JP1035166A priority patent/JPH0210179A/ja
Publication of NL8800374A publication Critical patent/NL8800374A/nl

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536Scan chain arrangements, e.g. connections, test bus, analog signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/2736Tester hardware, i.e. output processing circuits using a dedicated service processor for test

Description

PHN 12.437 1 % «w N.V. Philips' Gloeilampenfabrieken te Eindhoven.
"Geïntegreerde monolithische schakeling met een testbus1'.
De uitvinding heeft betrekking op een geïntegreerde monolithische schakeling met een voorafbepaalde inwendige structuur, die een in ten minste twee macroschakelingen opgedeelde functionele schakeling en met de macroschakelingen gekoppelde 5 testinterfaceschakelingen bevat, waarbij de functionele schakeling gekoppeld is met uitwendige aansluitingen, en de testinterfaceschakelingen onderling gekoppeld zijn.
Een dergelijke geïntegreerde monolithische schakeling is beschreven in een artikel van Beenker et al, "Macro Testing", in IEEE 10 DESIGN & TEST, december 1986, blz. 26-32. In het artikel van Beenker wordt voorgesteld om ten behoeve van het testen van een digitale schakeling, hetzij als geïntegreerde monolithische schakeling, hetzij als een tot digitale schakeling gegroepeerde schakeling van een aantal geïntegreerde monolithische schakelingen op een "board", de digitale 15 schakeling op te delen in macroschakelingen, waarbij een macroschakeling gerelateerd is aan een binnen VLSI ("very large scale integration") ontwerpmethoden gebruikelijke indeling in bouwblokken (zoals RAM ("random access memory"), ROM ("read only memory"), vermenigvuldigers en ALU ("arithmetic and logic unit")). De digitale 20 schakeling als geheel vormt een funktionele schakeling. Als de digitale schakeling in ondergebracht in één geïntegreerde monolithische schakeling dan is de functionele schakeling gekoppeld met uitwendige aansluitingen van de geïntegreerde monolithische schakeling. Via testinterfaceschakelingen (zie o.a. fig. 3 van genoemd artikel) zijn 25 ingangen en/of uitgangen van de macroschakelingen bereikbaar voor testdoeleinden. Een wijze van koppelen zoals beschreven in genoemd artikel op blz. 30, is het koppelen van de testinterfaceschakelingen tot een schuifregister. In het schuifregister worden onder besturing van een kloksignaal voorafbepaalde data ingeschoven. Door data die uit het 30 schuifregister geschoven worden te analyseren kan een uitspraak over het al dan niet goed functioneren van de functionele schakeling worden gedaan. De aard van digitale schakelingen leent zich voor een dergelijke .8800374 'f PHN 12.437 2 wijze van testen. Bij digitale schakelingen kan uit de geanalyseerde data, die op deze wijze (vele) klokslagen later beschikbaar kunnen zijn dan de toegevoerde data, een uitspraak over het juist functioneren van de digitale schakeling worden gedaan. Een dergelijke wijze van testen 5 leent zich echter niet voor het testen van een (in hoofdzaak) analoge functionele schakeling. Bij een analoge schakeling is de responsie op een ingangssignaal vrijwel direkt ("real time") als uitgangssignaal beschikbaar en kan niet worden opgeslagen in bijvoorbeeld een flipflop zoals bij digitale macroschakelingen (combinatorisch, sequentieel of een 10 combinatie daarvan). De macroschakelingen van een analoge functionele schakeling zullen in het algemeen sterk (“real time") samenhangen.
Verder zal het bij de voorgestelde wijze van testen, via voor testdoeleinden toegevoegde extra hardware op de geïntegreerde monolithische schakeling, nodig zijn om in de ontwerpfase van de 15 geïntegreerde monolithische schakeling voor elk nieuw ontwerp de wijze van koppelen van de macroschakelingen aan de testinterfaceschakelingen geheel opnieuw te bepalen tezamen met bijbehorende testprogrammatuur. Er is een sterke relatie tussen het ontwerp van de functionele en extra hardware en de te genereren testprogrammatuur.
20 Het is het doel van de uitvinding te voorzien in een geïntegreerde monolithische schakeling die voor testdoeleinden eenvoudig gestructureerde extra hardware bezit en die niet de genoemde bezwaren vertoont.
Een geïntegreerde monolithische schakeling volgens de 25 uitvinding is erdoor gekenmerkt, dat de geïntegreerde monolithische schakeling een aan de macroschakelingen koppelbare testbus bevat, en verder door de testinterfaceschakeling bestuurbare koppelmiddelen bevat voor koppeling van de testbus aan ten minste één ingang en/of uitgang van de macroschakeling, waarbij de testbus met extra uitwendige 30 aansluitingen gekoppeld is en/of met de uitwendige aansluitingen van de functionele schakeling gemultiplext is. Hierdoor wordt bereikt dat elke macroschakeling van de functionele schakeling afzonderlijk en "real time" getest kan worden. Betreft de macroschakeling bijvoorbeeld een oscillatorschakeling dan zal het voldoende zijn alleen de uitgang via de 35 testbus te bekijken, betreft het bijvoorbeeld een versterkerschakeling dan zullen zowel ingang als uitgang op de testbus aangesloten moeten worden. Bijvoorbeeld zal (bij geschikte partitionering) een testbus van 6800374 $ •it PHN 12.437 3 drie geleiderbanen gekozen kunnen worden, hetgeen veelal voldoende is.
Er kunnen dan van een macroschakeling drie in- en/of uitgangen op de testbus worden aangesloten voor analyse. Als het geen bezwaar oplevert om de geïntegreerde monolithische schakeling te voorzien van extra 5 aansluitingen dan kan de testbus op de extra aansluitingen worden aangesloten. Anders kunnen al dan niet partieel de geleiderbanen van de testbus met aansluitingen van de functionele schakeling gemultiplext worden. De geïntegreerde monolithische schakeling volgens de uitvinding heeft als groot voordeel dat bij toevoeging van reeds eerder ontworpen 10 macroschakelingen in de functionele schakeling bij het testen gebruik gemaakt kan worden van eerder gegenereerde testprogramma's voor het testen van de eerder ontworpen macroschakelingen. Er hoeven alleen nog testprogramma's gegenereerd te worden voor nieuwe in de functionele schakeling op te nemen macroschakelingen. Hierdoor wordt de totale 15 ontwerp- en testtijd aanzienlijk gereduceerd. Ook kunnen verschillende ontwerpers simultaan voor verschillende macro's testprogramma's genereren. Eenmaal gegenereerde testprogramma's voor macroschakelingen kunnen op informatiedragers worden opgeslagen om later voor het testen van nieuwe ontwerpen van functionele schakelingen te worden gebruikt.
20 Een uitvoeringsvorm van een geïntegreerde monolithische schakeling volgens de uitvinding heeft het kenmerk, dat de testinterfaceschakeling ten minste één besturingsflipflop voor besturing van de koppelmiddelen bevat, en dat de besturingsflipflops van de testinterfaceschakelingen onderling gekoppeld zijn, waarbij de 25 onderling gekoppelde flipflops verbonden zijn met een dataingang en met een klokingang die met verdere uitwendige aansluitingen verbonden zijn en/of mèt de uitwendige aansluitingen van de funktionele schakeling en/of met de extra uitwendige aansluitingen gemultiplext zijn. Data die via de dataingang onder besturing van een kloksignaal op de klokingang 30 worden aangeboden aan de besturingsflipflops bepalen selectie van de macroschakeling of van de macroschakelingen d.w.z. er wordt geselecteerd welke macroschakeling of macroschakelingen met de testbus verbonden worden.
Een verdere uitvoeringsvorm van een geïntegreerde 35 monolithische schakeling volgens de uitvinding heeft het kenmerk, dat de testinterfaceschakeling ten minste één besturingsflipflop voor besturing van de koppelmiddelen bevat, en dat de besturingsflipflops van 8800374 % * PHN 12.437 4 de testinterfaceschakelingen onderling gekoppeld zijn, waarbij de onderling gekoppelde flipflops verbonden zijn met een dataingang en met een klokingang die met verdere uitwendige aansluitingen verbonden zijn en/of met de uitwendige aansluitingen van de funktionele schakeling 5 en/of met de extra uitwendige aansluitingen gemultiplext zijn. Door een signaal met een eerste niveau in te klokken op de dataingang en vervolgens signalen met een tweede niveau in te klokken op de dataingang wordt bereikt dat de macroschakelingen achtereenvolgens op de testbus worden aangesloten.
10 Een verdere uitvoeringsvorm van een geïntegreerde monolithische schakeling volgens de uitvinding heeft het kenmerk, dat de koppelmiddelen schakelaars bevatten voor het schakelen van de ten minste ene ingang en/of uitgang van de macroschakeling op de testbus, en dat de koppelmiddelen verder met de testinterfaceschakeling en de schakelaars 15 gekoppelde schakelaaraanstuurmiddelen bevatten. Als de koppelmiddelen door de aanstuurmiddelen worden aangestuurd dan worden door de schakelaars in- en/of uitgangen van de macroschakeling met de testbus verbonden.
Het is niet altijd mogelijk om rechtstreeks met de 20 koppelmiddelen een ingang van een analoge macroschakeling op de testbus aan te sluiten. Bevat bijvoorbeeld een macroschakeling een verschilversterkeringangstrap dan mag onder bepaalde omstandigheden (bijvoorbeeld een gevoelige, ruisarme ingangstrap), om de werking van de macroschakeling in "normal mode" niet te verstoren, geen extra hardware 25 direkt gekoppeld worden met de ingangen van de ingangstrap. Een uitvoeringsvorm van een geïntegreerde monolithische schakeling volgens de uitvinding, waarbij de functionele schakeling een macroschakeling met een verschilversterkeringangstrap bevat, is erdoor gekenmerkt, dat de koppelmiddelen een extra met uitgangen parallel aan de 30 verschilversterkeringangstrap geschakelde verschilversterkertrap bevatten en in een staart van de verschilversterkertrappen een door de testinterfaceschakeling aanstuurbare schakelinrichting bevatten voor het respectievelijk verbinden van de verschilversterkeringangstrap en de extra verschilversterkertrap met een door de 35 verschilversterkeringangstrap aan te sturen gedeelte van de macroschakeling, waarbij een ingang van de extra verschilversterkertrap is verbonden met de testbus. Hierdoor komt tijdens testen het .8800374 η ΡΗΝ 12.437 5 testsignaal niet via de verschilversterkeringangstrap binnen in de macroschakeling maar via een extra verschilversterkertrap. De verschilversterkertrap zelf dient dan bijvoorbeeld in een globale test van de geïntegreerde monolithische schakeling meegetest te worden.
5 Een uitvoeringsvorm van een geïntegreerde monolithische schakeling volgens de uitvinding is erdoor gekenmerkt, dat de testinterfaceschakeling een ‘enable"-schakeling bevat met een ingang die is verbonden met een uitgang van de besturingsflipflop en met een "enable"-ingang die is verbonden met een uitgang van een voor de 10 testinterfaceschakelingen gemeenschappelijke vergelijkingschakeling die is voorzien van een referentieingang voor toevoer van een referentiesignaal en van een met de klokingang verbonden ingang voor toevoer van een driewaardig kloksignaal, waarbij een uitgang van de "enable"-schakeling is verbonden met de koppelmiddelen voor "enabling" 15 van de koppelmiddelen. Hierdoor wordt bereikt dat de besturingsflipflops, op voorafbepaalde wijze, eerst van data kunnen worden voorzien, zonder koppeling van een macroschakeling aan de testbus. Heeft het kloksignaal een eerste en een tweede niveau dan worden via de dataingang de besturingsflipflops van data voorzien. Op 20 een derde niveau van het kloksignaal vindt via vergelijking met een referentiesignaal op de referentieingang omslag van de vergelijkingsschakeling plaats, waardoor alle macroschakelingen (bij voorkeur één tegelijk) waarvan de overeenkomstige besturingsflipflop dit aangeeft met de testbus gekoppeld worden.
25 Een geïntegreerde monolithische schakeling volgens de uitvinding, waarbij ten minste één van de macroschakelingen een digitale schakeling is, heeft het kenmerk, dat in "test mode" de koppelmiddelen zodanig worden aangestuurd dat sequentiële logicaschakelingen van de digitale schakeling serieel geschakeld worden 30 en combinatorische logicaschakelingen van de digitale schakeling in ingangs-uitgangs-relatie met de sequentiële logicaschakelingen geschakeld worden, waarbij de seriële schakeling is voorzien van een dataingang voor toevoer van data en een datauitgang voor afvoer van data naar en van de digitale schakeling, en de dataingang en de datauitgang 35 verbonden zijn met de testbus. Een dergelijke digitale macroschakeling kan via de testbus met een zogenaamde "scan test" getest worden. "Scan testing" op zichzelf wordt uitvoerig beschreven in het genoemde artikel .8800374 * PHN 12.437 6 van Beenker. Bij een bepaald ontwerp is de Booleaanse formule van de combinatorische schakelingen bekend. De sequentiële schakelingen kunnen met elkaar vele interne toestanden aannemen. Met "scan test" worden de combinatorische schakelingen gedurende testen van de in serie 5 geschakelde sequentiële schakelingen gescheiden door extra hardware, waarbij de combinatorische schakelingen in ingangs-uitgangs-relatie met de sequentiële schakelingen staan. Door data aan de serieschakeling toe te voeren en data die uit de serieschakeling geschoven worden te analyseren kan een uitspraak over het functioneren van de digitale 10 schakeling gedaan worden.
De uitvinding zal nader worden toegelicht aan de hand van een tekening, waarin fig. 1 op schematische wijze een deel van een geïntegreerde monolithische schakeling volgens de uitvinding toont, 15 fig. 2A een variant van een testinterfaceschakeling in een geïntegreerde monolithische schakeling volgens fig. 1 laat zien, fig. 2B een driewaardig kloksignaal voor toevoer aan een testinterfaceschakeling volgens fig. 2A laat zien, ter illustratie van de werking daarvan, 20 fig. 3 een macroschakeling voorzien van een verschilversterkeringangstrap met een via koppelmiddelen daarmee gekoppelde testinterfaceschakeling toont, fig. 4 een eerste macroschakeling laat zien met een daarmee gekoppelde tweede macroschakeling, waarbij de eerste 25 macroschakeling met een stroomuitgang gekoppeld is aan een stroomingang van de tweede macroschakeling, fig. 5 de eerste macroschakeling volgens fig. 4 toont, voorzien van koppelmiddelen met de testbus, fig. 6 de tweede macroschakeling volgens fig. 4 toont, 30 voorzien van koppelmiddelen met de testbus, fig. 7 een nadere uitwerking geeft van de koppelmiddelen volgens fig. 5, en fig. 8 een in “scan test" aan de testbus gekoppelde digitale macroschakeling weergeeft.
35 In fig. 1 wordt op schematische wijze een deel van een geïntegreerde monolithische schakeling IC volgens de uitvinding getoond, waarin M1 en M2 een eerste respectievelijk tweede macroschakeling, .8800374 > s» PHN 12.437 7 voorzien van respectieve koppelmiddelen K1 en K2 en testinterfaceschakelingen T1 en T2, worden aangeduid. De testinterfaceschakeling T1 is voorzien van een ingang TI1, die met een datalijn d1 verbonden is. Een klokingang C1 en een uitgang T01 van de 5 testinterfaceschakeling T1 zijn respectievelijk met een gemeenschappelijke kloklijn c1 en met een datalijn d2 gekoppeld. De testinterfaceschakeling T2 is voorzien van een ingang TI2, een klokingang C2 een een uitgang T02, die op met T1 overeenkomstige wijze met een datalijn d2, de kloklijn cl en een datalijn d3 gekoppeld zijn.
10 De koppelmiddelen K1 en K2 zijn met een ingang KI1 en KI2 gekoppeld met de uitgangen T01 en T02. De koppelmiddelen KI bevatten aanstuurmiddelen A11 en A12 voor aansturing van schakelaars SI11r SI12 en S011. De koppelmiddelen K2 bevatten op overeenkomstige wijze aanstuurmiddelen A21 en A22 en schakelaars SI21, S021 en S022. Bij aktivering van de 15 koppelmiddelen K1 door de testinterfaceschakeling T1 worden door de schakelaars SI11, SI12 en S011 ingangen 111, 112 en uitgang 011 van een functionele deelschakeling F1 van "normal mode" ingangen NI11 en NI12 en "normal mode" uitgang N011 in “test mode" op testlijnen tbi, tb2 en tb3 van een testbus tb omgeschakeld. In “normal mode" zijn de koppelmiddelen 20 zodanig geschakeld dat de testinterfaceschakeling transparant is d.w.z. de macroschakeling is op door het ontwerp van de geïntegreerde monolithische schakeling bepaalde wijze aan andere macroschakelingen gekoppeld. In "test mode" is de macroschakeling losgekoppeld van andere macroschakelingen en via de testbus te testen. De aansturing van de 25 macroschakeling M2 met een functioneel deel F2r ingangen 121, NI21 en uitgangen 021, N021, N022 is identiek aan de aansturing van de macroschakeling M1. De geïntegreerde monolithische schakeling bevat veelal een groot aantal functionele deelschakelingen (macroschakelingen) die alle op getoonde wijze met de testbus gekoppeld 30 zijn. Uiteraard zijn in “normal mode" de macroschakelingen op een door het ontwerp van de geïntegreerde monolithische schakeling bepaalde wijze via "normal mode" ingangen NIxx en uitgangen NOxx met elkaar gekoppeld.
In "test mode" wordt bijvoorbeeld steeds één macroschakeling met de testbus verbonden. De op schematische wijze aangegeven schakelaars en 35 koppelmiddelen kunnen op vele manieren worden uitgevoerd, afhankelijk van het soort IC. De schakelaars kunnen bijvoorbeeld gestuurde bipolaire schakelaars zijn en de aanstuurmiddelen kunnen ook in bipolaire techniek .8800374 * / 4 PHN 12.437 8 zijn uitgevoerd. Ook MOS techniek is mogelijk of op lichtsignalen gebaseerde geïntegreerde techniek. De testinterfaceschakelingen T1 en T2 kunnen tot een schuifregister gekoppelde flipflops zijn. Via de datalijn d1 kan dan een bitpatroon in de schuifregisterschakeling worden 5 ingeschoven. De toestand van de uitgang TOxx van een besturingsflipflop Tx bepaalt dan of een macroschakeling in "test mode" staat. Een serieschakeling van testinterfaceschakelingen verdient de voorkeur omdat dit het minste aantal interverbindingslijnen vergt. Voorbeelden van aanstuurbare elektronische schakelaars met aanstuurmiddelen zijn onder 10 andere te vinden in een handboek als "Operational Amplifiers", Greame et al, McGrawHill 1971, ISBN 07-064917-0, op blz. 328-335 waarin multiplexers worden getoond. Bij ontwerp-van geïntegreerde monolithische schakelingen wordt steeds vaker gebruik gemaakt van hiërarchische ontwerpmethoden, waarbij de ontwerper gebruik kan maken van eerder 15 ontworpen macroschakelingen die zijn opgeslagen op een opslagmedium zoals magnetische schijf of band. Als de partitionering van een geïntegreerde monolithische schakeling aansluit op het hiërarchisch ontwerp dan kan een sterke reductie van testprogrammatuur ontwikkeltijd worden bereikt. Zelfs kan althans gedeeltelijk testprogrammatuur 20 automatisch worden gegenereerd. De testprogrammatuur dient zodanig te zijn dat niet alleen een uitspraak kan worden gedaan of een macroschakeling goëd of fout functioneert, maar ook moet inzicht worden verkregen omtrent het foutgedrag.
Fig. 2A laat een variant zien van een 25 testinterfaceschakeling volgens fig. 1, waarin met fig. 1 overeenkomstige elementen en signalen op dezelfde wijze als in fig. 1 zijn aangegeven. Een vergelijkingsschakeling VG1 is voorzien van een met de kloklijn c1 verbonden ingang IVG1 en een ingang IVG2 voor toevoer van een referentiesignaal ref. Een uitgang 0VG1 van de 30 vergelijkingsschakeling VG1 is verbonden met een ingang EN11 van een EN-poortschakeling EN1; een ingang EN12 is verbonden met de uitgang T01. Op overeenkomstige wijze is een EN-poortschakeling EN2, voorzien van ingangen EN21 en EN22, verbonden met uitgangen 0VG1 en T02. Een uitgang EN13 van de EN-poortschakeling EN1 is verbonden met de ingang 35 KI1 van koppelmiddelen K1 en een uitgang EN23 met de ingang KI2.
De werking van de variant van de testinterfaceschakeling zoals getoond in fig. 2A wordt geïllustreerd aan de hand van fig. 2B, .8800374 _»
A
PHN 12.437 9 waarin een driewaardig kloksignaal cl voor toevoer aan de kloklijn c1 wordt getoond als funktie van de tijd t. Heeft het kloksignaal cl een eerste waarde w1 of een tweede waarde w2 dan kunnen de besturingsflipflops T1, T2, ... worden geladen zonder dat met uitgangen 5 EN13, EN23,... de koppelmiddelen van de macroschakelingen worden geaktiveerd. Het referentiesignaal ref wordt dan namelijk zo gekozen dat de vergelijkingsschakeling alle EN-poortschakelingen in een voor de koppelmiddelen K1, K2, ... niet-aktieve toestand zet. Krijgt op het tijdstip t3 het kloksignaal cl een derde waarde w3, dan verandert de 10 uitgang 0VG1 van de vergelijkingsschakeling van toestand en via de EN-poortschakelingen EN1, EN2, ... worden de uitgangssignalen op de uitgangen T01, T02r ____ doorgegeven aan de koppelmiddelen K1, K2, ____
Op deze wijze kan er bij testen van een geïntegreerde monolithische schakeling voor gezorgd worden dat alle macroschakelingen in dezelfde 15 "mode* gezet worden, onafhankelijk van de stand van de besturingsflipflops. Deze "mode" zal bij voorkeur "normal mode" zijn. Er zijn ook alternatieve manieren om te bereiken dat de schakeling in "normal mode" komt te staan bij inschakelen ervan. Zo kan bijvoorbeeld een extra reset-lijn worden toegevoegd voor alle besturingsflipflops of 20 kan gebruik gemaakt worden van besturingsflipflops die na inschakelen van de voedingsspanning alle in dezelfde gedefinieerde toestand komen te staan.
In fig. 3 is een macroschakelïng voorzien van een verschilversterkeringangstrap DA1 met een via koppelmiddelen K1 daarmee 25 gekoppelde testinterfaceschakeling getoond. Met fig. 1 overeenkomende elementen en sigalen worden op dezelfde wijze aangegeven. Met R is de rest van het functioneel gedeelte van de macroschakelïng aangegeven. Een extra verschilversterkertrap DA2 is parallel aan de verschilversterkeringangstrap DA1 geschakeld. Aansturingsmiddelen All 30 voor het respectievelijk schakelen van DA1 met de "normal mode" ingangen NI11 en NI12 en van DA2 met "test mode" ingang tb1 worden bestuurd door de besturingsflipflop T1. In "test mode" wordt de rest R van de macroschakelïng getest. De verschilversterkeringangstrap DA1, waarvan de ingangen NI11 en NI12 niet aan extra testhardware hangen, wordt niet 35 getest. De verschilversterkeringangstrap DA1 dient in een globale, min of meer "pass/fail" test, van de geïntegreerde monolithische schakeling meegetest te worden.
.8800374 ΡΗΝ 12.437 10 f·
Fig. 4 laat een eerste macroschakeling M1 zien met een daarmee gekoppelde tweede macroschakeling M2, waarbij de eerste macroschakeling M1 met een stroomuitgang CUO gekoppeld is aan een stroomingang CUI van de tweede macroschakeling M2. De macroschakelingen 5 M1 en M2 bevatten functionele delen F1 en F2. Als de macroschakeling M2 in "test mode" wordt gezet, dan moet een stroom STR van de macroschakeling M1 worden afgevoerd, wordt de macroschakeling M1 in "test mode" gezet dan moet de extra hardware middelen bevatten om de stroom STR op de testbus te zetten.
10 Voor de oplossing van dergelijke problemen wordt in fig.
5 de eerste en in fig. 6 de tweede macroschakeling, voorzien van koppelmiddelen met de testbus, getoond. Met fig. 1 overeenkomende elementen en signalen worden weer op dezelfde wijze aangegeven als in fig. 1.
15 In fig. 5 is L1 een logische schakeling die met een ingang IL1 met de uitgang T01 van de besturingsflipflop T1 verbonden is. L1 stuurt met uitgangen 0L1 en 0L2 een stroomschakelaar SW1. Een stroombron STR is een stroomuitgang van het functionele deel F1. In "test mode" moet de stroom STR naar de testlijn tb1 gevoerd worden. In 20 "test mode" staat een transistor TR1 aan en TR2 uit, onder besturing van de logische schakeling L1. Daardoor wordt de stroom STR naar de testlijn tb1 afgevoerd en gaat niet naar NI21. In "normal mode" is dit andersom.
In fig. 6 is een stroomschakelaar SW2 met transistoren TR3 en TR4 met ingangen IL2 en IL3 van een logische schakeling L2 25 verbonden. Uitgangen 0SW21 en 0SW22 zijn met respectievelijk een vaste potentiaal en met het functionele deel F2 van de macroschakeling M2 verbonden. Een uitgangsstroom STR van de macroschakeling M1 (niet getoond) wordt toegevoerd aan een gemeenschappelijk punt ESW2 van de stroomschakelaar SW2. De logische schakeling L2 is met een ingang IL4 30 gekoppeld aan de besturingsflipflop T2; een uitgang 0L3 bestuurt een bestuurbare stroombron B1 die via een transistor TR5 met de testlijn tb1 verbonden is. De stroombron B1 is tevens via een weerstand R1 gekoppeld met het functionele deel F2. In "normal mode" stuurt L2 de transistor TR4 in geleiding en wordt de transistor TR3 gesperd. Ook wordt de 35 stroombron B1 afgeschakeld. De "normal mode" ingang NI21 is dan met F2 gekoppeld. In "test mode" staat TR3 aan, TR4 uit en B1 aan. Daardoor wordt de stroom STR van de macroschakeling M1 via de transistor TR3 . 880 0374 PHN 12.437 11 afgevoerd. Het functioneel deel F2 wordt in “test mode" voorzien van een stroom die wordt bepaald door de spanning op de testlijh tb1 gedeeld door de weerstand R1 (TR5 werkt als emittervolger), waarbij deze stroom onafhankelijk is van de stroom STR van de macroschakeling M1.
5 In fig. 7 wordt een nadere uitwerking van de koppelmiddelen volgens fig. 5 gegeven en wel van de logische schakeling L1. Afhankelijk van het logisch niveau op de ingang IL1 wordt of de uitgang 01.1 of de uitgang 0L2 aangestuurd in de aan een ingang RE op een referentiepotentiaal staande verschilversterker DA3.
10 In fig. 8 wordt een in “scan test" aan de testbus gekoppelde digitale macroschakeling weergegeven in een in “test mode" geschakelde toestand. Het sequentiële deel is (met niet getoonde extra hardware) in schuifregisterconfiguratie (FF1', FF2, ..., FF7) geplaatst en het combinatorische gedeelte CM, waarvan de Booleaanse formule bekend 15 is, daarmee in ingangs-uitgangs-relatie. Deze "mode" is bekend als "scan test*. In- en uitgang van het schuifregister (FF1, FF2, ..., FF7). wordt via de testlijnen tb1 en tb2 verder op bekende wijze getest.
Er wordt nog opgemerkt dat de testlijnen in gebruiks"mode" van de geïntegreerde monolithische schakeling laagohmig 20 dienen te zijn om interactie tussen macroschakelingen via de testlijnen te reduceren. Als de testlijnen direkt als uitwendige aansluitingen beschikbaar zijn, dan kan dit bereikt worden door die aansluitingen met de massa te verbinden. Om het aantal "test modes" van een macroschakeling te vergroten kunnen verscheidene in serie geschakelde 25 besturingsflipflops per macroschakeling worden aangebracht. Dit kan nodig zijn als een macroschakeling zelf in verschillende toestanden kan verkeren of als een macroschakeling meer in- en uitgangen heeft dan het aantal beschikbare testlijnen van de testbus.
Binnen het kader van de uitvinding zijn voor de vakman 30 vele variaties mogelijk. Zo kan bijvoorbeeld de testbus uit één lijn bestaan om voor diagnostische doeleinden steeds naar één ingang of naar één uitgang van een macroschakeling te kijken. Op die manier kunnen alle ingangen en uitgangen van de macroschakelingen gemeten worden terwijl de functionele schakeling volledig in bedrijf is. De tot 35 schuifregister gekoppelde besturingsflipflops kunnen vervangen worden door andere selectiemiddelen voor selectie van macroschakelingen in "testmode"; bijvoorbeeld een laddernetwerk van vergelijkingsschakelingen ,8800374 PHN 12.437 12 ft waarvan uitgangen met de koppelmiddelen verbonden zijn en dat wordt aangestuurd met een variabele analoge spanning kan een soortgelijke selectiefunktie verrichten. Een dergelijk laddernetwerk van vergelijkingsschakelingen is bijvoorbeeld beschreven in het genoemde 5 handboek "Operational Amplifiers", van Greame et al, op blz. 366-368 daarvan.
.8800374

Claims (8)

1. Geïntegreerde monolithische schakeling met een voorafbepaalde inwendige structuur, die een in ten minste twee macroschakelingen opgedeelde functionele schakeling en met de macroschakelingen gekoppelde testinterfaceschakelingen bevat, waarbij de 5 functionele schakeling gekoppeld is met uitwendige aansluitingen, en de testinterfaceschakelingen onderling gekoppeld zijn, met het kenmerk, dat de geïntegreerde monolithische schakeling een aan de macroschakelingen koppelbare testbus bevat, en verder door de testinterfaceschakeling bestuurbare koppelmiddelen bevat voor koppeling van de testbus aan ten 10 minste één ingang en/of uitgang van de macroschakeling, waarbij de testbus met extra uitwendige aansluitingen gekoppeld is en/of met de uitwendige aansluitingen van de functionele schakeling gemultiplext is.
2. Geïntegreerde monolithische schakeling volgens conclusie 1, met het kenmerk, dat de testinterfaceschakeling ten minste één 15 besturingsflipflop voor besturing van de koppelmiddelen bevat, en dat de besturingsflipflops van de testinterfaceschakelingen onderling gekoppeld zijn, waarbij de onderling gekoppelde flipflops verbonden zijn met een dataingang en met een klokingang die met verdere uitwendige aansluitingen verbonden zijn en/of met de uitwendige aansluitingen van 20 de funktionele schakeling en/of met de extra uitwendige aansluitingen gemultiplext zijn.
3. Geïntegreerde monolithische schakeling volgens conclusie 2, met het kenmerk, dat de besturingsflipflops gekoppeld zijn tot een schuifregisterschakeling, waarbij een ingang van de 25 schuifregisterschakeling verbonden is met de dataingang, en uitgangen van de schuifregisterschakeling verbonden zijn met de koppelmiddelen.
4. Geïntegreerde monolithische schakeling volgens conclusie 1, 2 of 3, met het kenmerk, dat de koppelmiddelen schakelaars bevatten voor het schakelen van de ten minste ene ingang en/of uitgang van de 30 macroschakeling op de testbus, en dat de koppelmiddelen verder met de testinterfaceschakeling en de schakelaars gekoppelde schakelaaraanstuurmiddelen bevatten.
5. Geïntegreerde monolithische schakeling volgens conclusie 1, 2, 3 of 4, waarbij de functionele schakeling een macroschakeling met 35 een verschilversterkeringangstrap bevat, met het kenmerk, dat de koppelmiddelen een extra met uitgangen parallel aan de verschilversterkeringangstrap geschakelde verschilversterkertrap .8800374 [· t Ïï PHN 12.437 14 bevatten en in een staart van de verschilversterkertrappen een door de testinterfaceschakeling aanstuurbare schakelinrichting bevatten voor het respectievelijk verbinden van de verschilversterkeringangstrap en de extra verschilversterkertrap roet een door de 5 verschilversterkeringangstrap aan te sturen gedeelte van de macroschakeling, waarbij een ingang van de extra verschilversterkertrap is verbonden met de testbus.
6. Geïntegreerde monolithische schakeling volgens conclusie 1, 2, 3 of 4, waarbij de functionele schakeling een eerste 10 macroschakeling bevat waarvan een stroomuitgang is verbonden met een stroomingang van een tweede macroschakeling, met het kenmerk, dat voor het koppelen van de tweede macroschakeling op de testbus de koppelmiddelen voor de tweede macroschakeling een met de testbus verbonden stroombron bevatten, die inschakelbaar op de stroomingang door 15 de testinterfaceschakeling, en dat de koppelmiddelen verder een stroomschakelaar bevatten voor het verbinden van de stroomuitgang met de stroomingang in "normal mode" en voor het afvoeren van stroom van de stroomuitgang in "test mode". 'I. Geïntegreerde monolithische schakeling volgens conclusie 20 1, 2, 3 of 4, waarbij de functionele schakeling een eerste macroschakeling bevat waarvan een stroomuitgang is verbonden met een stroomingang van een tweede macroschakeling, met het kenmerk, dat voor het koppelen van de eerste macroschakeling op de testbus de koppelmiddelen voor de eerste macroschakeling een met de testbus 25 verbonden en door de testinterfaceschakeling aanstuurbare stroomschakelaar bevatten voor het verbinden van de stroomuitgang met de stroomingang in "normal mode" en voor het verbinden van de stroomuitgang met de testbus in "test mode".
8. Geïntegreerde monolithische schakeling volgens één 30 der conclusies 2 t/m 7, met het kenmerk, dat de testinterfaceschakeling een "enable"-schakeling bevat met een ingang die is verbonden met een uitgang van de besturingsflipflop en met een “enable"-ingang die is verbonden met een uitgang van een voor de testinterfaceschakelingen gemeenschappelijke vergelijkingschakeling die is voorzien van een 35 referentieingang voor toevoer van een referentiesignaal en van een met de klokingang verbonden ingang voor toevoer van een driewaardig kloksignaal, waarbij een uitgang van de "enable"-schakeling is verbonden .8800374 5 PHN 12.437 15 met de koppelmiddelen voor "enabling" van de koppelmiddelen.
9. Geïntegreerde monolithische schakeling volgens conclusie 1, 2, 3 of 4, waarbij ten minste één van de macroschakelingen een digitale schakeling is, met het kenmerk, dat in “test mode" de 5 koppelmiddelen zodanig worden aangestuurd dat sequentiële logicaschakelingen van de digitale schakeling serieel geschakeld worden en combinatorische logicaschakelingen van de digitale schakeling in ingangs-uitgangs-relatie met de sequentiële logicaschakelingen geschakeld worden, waarbij de seriële schakeling is voorzien van een 10 dataingang voor toevoer van data en een datauitgang voor afvoer van data naar en van de digitale schakeling, en de dataingang en de datauitgang verbonden zijn met de testbus. .8800374
NL8800374A 1988-02-16 1988-02-16 Geintegreerde monolithische schakeling met een testbus. NL8800374A (nl)

Priority Applications (6)

Application Number Priority Date Filing Date Title
NL8800374A NL8800374A (nl) 1988-02-16 1988-02-16 Geintegreerde monolithische schakeling met een testbus.
US07/239,090 US4918379A (en) 1988-02-16 1988-08-31 Integrated monolithic circuit having a test bus
DE89200312T DE68909452T2 (de) 1988-02-16 1989-02-10 Integrierte monolithische Schaltung mit einem Prüfbus.
EP89200312A EP0333241B1 (en) 1988-02-16 1989-02-10 Integrated monolithic circuit comprising a test bus
KR1019890001675A KR0135982B1 (ko) 1988-02-16 1989-02-14 모노리틱 집적회로
JP1035166A JPH0210179A (ja) 1988-02-16 1989-02-16 モノリシック集積回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8800374 1988-02-16
NL8800374A NL8800374A (nl) 1988-02-16 1988-02-16 Geintegreerde monolithische schakeling met een testbus.

Publications (1)

Publication Number Publication Date
NL8800374A true NL8800374A (nl) 1989-09-18

Family

ID=19851791

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8800374A NL8800374A (nl) 1988-02-16 1988-02-16 Geintegreerde monolithische schakeling met een testbus.

Country Status (6)

Country Link
US (1) US4918379A (nl)
EP (1) EP0333241B1 (nl)
JP (1) JPH0210179A (nl)
KR (1) KR0135982B1 (nl)
DE (1) DE68909452T2 (nl)
NL (1) NL8800374A (nl)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304987B1 (en) * 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
US5125107A (en) * 1989-03-02 1992-06-23 Motorola, Inc. Diagnostic mode for a frequency synthesizer
JP3005250B2 (ja) * 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
EP0419105B1 (en) * 1989-09-21 1997-08-13 Texas Instruments Incorporated Integrated circuit formed on a surface of a semiconductor substrate and method for constructing such an integrated circuit
US5107208A (en) * 1989-12-19 1992-04-21 North American Philips Corporation System for partitioning and testing submodule circuits of an integrated circuit
DE69030359T2 (de) * 1989-12-19 1997-10-02 Philips Electronics Nv Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen
US5059899A (en) * 1990-08-16 1991-10-22 Micron Technology, Inc. Semiconductor dies and wafers and methods for making
US5295079A (en) * 1991-07-18 1994-03-15 National Semiconductor Corporation Digital testing techniques for very high frequency phase-locked loops
US5343478A (en) * 1991-11-27 1994-08-30 Ncr Corporation Computer system configuration via test bus
US5325368A (en) * 1991-11-27 1994-06-28 Ncr Corporation JTAG component description via nonvolatile memory
US5423050A (en) * 1991-11-27 1995-06-06 Ncr Corporation Intermodule test across system bus utilizing serial test bus
US5377198A (en) * 1991-11-27 1994-12-27 Ncr Corporation (Nka At&T Global Information Solutions Company JTAG instruction error detection
JP3304399B2 (ja) * 1992-06-12 2002-07-22 日本電気株式会社 半導体集積論理回路
US5294882A (en) * 1992-07-28 1994-03-15 Sharp Kabushiki Kaisha Integrated circuit capable of testing reliability
US5581176A (en) * 1993-05-24 1996-12-03 North American Philips Corporation Analog autonomous test bus framework for testing integrated circuits on a printed circuit board
DE19536226C2 (de) * 1995-09-28 2003-05-08 Infineon Technologies Ag Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
KR20000064679A (ko) * 1996-03-21 2000-11-06 가나이 쓰도무 Dram내장데이타처리장치
US6212668B1 (en) 1996-05-28 2001-04-03 Altera Corporation Gain matrix for hierarchical circuit partitioning
US5663966A (en) * 1996-07-24 1997-09-02 International Business Machines Corporation System and method for minimizing simultaneous switching during scan-based testing
US6804725B1 (en) * 1996-08-30 2004-10-12 Texas Instruments Incorporated IC with state machine controlled linking module
US6301694B1 (en) 1996-09-25 2001-10-09 Altera Corporation Hierarchical circuit partitioning using sliding windows
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
JP2000346905A (ja) 1999-06-04 2000-12-15 Nec Corp 半導体装置およびそのテスト方法
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6640322B1 (en) * 2000-03-22 2003-10-28 Sun Microsystems, Inc. Integrated circuit having distributed control and status registers and associated signal routing means
JP2001318128A (ja) 2000-05-08 2001-11-16 Nec Microsystems Ltd 自己テスト機能を備える半導体装置および当該半導体装置のテスト方法
GB2364581B (en) * 2000-07-08 2002-07-03 3Com Corp Application specific integrated circuit with dual-mode system for externally accessible data buses and visibility buses
US7026646B2 (en) * 2002-06-20 2006-04-11 Micron Technology, Inc. Isolation circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339819A (en) * 1980-06-17 1982-07-13 Zehntel, Inc. Programmable sequence generator for in-circuit digital testing
US4357703A (en) * 1980-10-09 1982-11-02 Control Data Corporation Test system for LSI circuits resident on LSI chips
JPS6125263A (ja) * 1984-07-13 1986-02-04 Sony Corp 電子機器制御システム
JPH0772744B2 (ja) * 1984-09-04 1995-08-02 株式会社日立製作所 半導体集積回路装置
US4701921A (en) * 1985-10-23 1987-10-20 Texas Instruments Incorporated Modularized scan path for serially tested logic circuit

Also Published As

Publication number Publication date
KR0135982B1 (ko) 1998-04-29
EP0333241B1 (en) 1993-09-29
KR890013740A (ko) 1989-09-25
EP0333241A3 (en) 1989-10-04
EP0333241A2 (en) 1989-09-20
DE68909452T2 (de) 1994-04-07
JPH0210179A (ja) 1990-01-12
US4918379A (en) 1990-04-17
DE68909452D1 (de) 1993-11-04

Similar Documents

Publication Publication Date Title
NL8800374A (nl) Geintegreerde monolithische schakeling met een testbus.
US6263430B1 (en) Method of time multiplexing a programmable logic device
US6678646B1 (en) Method for implementing a physical design for a dynamically reconfigurable logic circuit
US6829730B2 (en) Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same
US5173904A (en) Logic circuits systems, and methods having individually testable logic modules
US5504756A (en) Method and apparatus for multi-frequency, multi-phase scan chain
US6021513A (en) Testable programmable gate array and associated LSSD/deterministic test methodology
Ke et al. Synthesis of delay-verifiable combinational circuits
US6415430B1 (en) Method and apparatus for SAT solver architecture with very low synthesis and layout overhead
JPH03214083A (ja) 回路ボードテストシステムとテストベクトル供給システム及び生成方法
JPH1073644A (ja) ドミノロジックを備えた試験可能な論理回路及びドミノロジックの試験方法
Norwood et al. Orthogonal scan: Low overhead scan for data paths
US20160231991A1 (en) Systematic method of coding wave-pipelined circuits in HDL
Cherry Pearl: A CMOS timing analyzer
Frey et al. Verilog-AMS: Mixed-signal simulation and cross domain connect modules
US5911039A (en) Integrated circuit device comprising a plurality of functional modules each performing predetermined function
US5077740A (en) Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing
Ghosh et al. Automatic test pattern generation for functional RTL circuits using assignment decision diagrams
AU654479B2 (en) Method and apparatus for organizing and analyzing timing information
German et al. Zeus: A language for expressing algorithms in hardware
KR937000906A (ko) 프로그램 가능 신호 처리기 아키텍쳐
US6973631B2 (en) Scan insertion with bypass login in an IC design
Huang et al. On RTL scan design
Poole Self-timed logic circuits
US5490082A (en) Method of graphically designing circuits

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed