JP6936833B2 - 埋め込み部品パッケージ構造およびその製造方法 - Google Patents

埋め込み部品パッケージ構造およびその製造方法 Download PDF

Info

Publication number
JP6936833B2
JP6936833B2 JP2019118675A JP2019118675A JP6936833B2 JP 6936833 B2 JP6936833 B2 JP 6936833B2 JP 2019118675 A JP2019118675 A JP 2019118675A JP 2019118675 A JP2019118675 A JP 2019118675A JP 6936833 B2 JP6936833 B2 JP 6936833B2
Authority
JP
Japan
Prior art keywords
conductive
thickness
package structure
component
columnar body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019118675A
Other languages
English (en)
Other versions
JP2020184603A (ja
Inventor
玉茹 廖
玉茹 廖
建汎 陳
建汎 陳
建皓 王
建皓 王
Original Assignee
日月光半導体製造股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導体製造股▲ふん▼有限公司 filed Critical 日月光半導体製造股▲ふん▼有限公司
Publication of JP2020184603A publication Critical patent/JP2020184603A/ja
Application granted granted Critical
Publication of JP6936833B2 publication Critical patent/JP6936833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、一般に部品パッケージ構造およびその製造方法に関し、特に埋め込み部品パッケージ構造およびその製造方法に関する。
システムレベルパッケージ構造では、パッケージ基板内に半導体チップを埋め込む半導体内蔵基板（ＳＥＳＵＢ）技術は、製品のサイズの低減、およびパッケージ構造に対する雑音干渉の低減という利点を有し、よって、当該技術分野における製造業者の研究開発の焦点となっている。生産の歩留まり率を向上させるために、後工程における、パターニングされた導電層と埋め込み部品との間の電気的接続を容易にするために回路基板の誘電体構造物内に埋め込み部品を固定することが必要である。
しかし、埋め込み部品が反りによって変形している場合、反った表面上の電気パッド同士は同じ高さに位置しなくなり、よって、後の導電ビアを製造する工程の困難性を増大させ、当該工程の歩留まりを低下させる。
「ＤＩＥ ＵＰ ＦＵＬＬＹ ＭＯＬＤＥＤ ＦＡＮ−ＯＵＴ ＷＡＦＥＲ ＬＥＶＥＬ ＰＡＣＫＡＧＩＮＧ」と題する米国特許第８５３５９７８号明細書には、それぞれが機能的前面および背面を有する複数のダイユニットを、前面を上に向けて封止材層の上に配置する工程と、複数のダイユニットの各々の前面と４つの側面とを覆う封止材で封止材層の機能面上の複数のダイユニットを封止する工程と、ダイボンドパッドを再配線層に電気的に接続する導電性配線を前面上の封止材を通して露出させる工程とを備える、半導体チップを製造する方法が開示されている。
本発明の目的は、サンドブラスト工程によってもたらされる埋め込み部品に対する損傷を回避することが可能であり、埋め込み部品パッケージング工程の歩留まりを向上させることが可能である、埋め込み部品パッケージ構造およびその製造方法を提供することである。
本発明の一実施形態によれば、誘電体構造物および部品を含む埋め込み部品パッケージ構造を提供する。部品は誘電体構造物内に埋め込まれ、複数の導電性柱状体を備えている。導電性柱状体は、誘電体構造物の上面から露出し、第１の厚さおよび第２の厚さそれぞれを有し、第１の厚さは第２の厚さに等しくない。部品は、第１の表面と、部品の第１の表面と反対側に第２の表面を有しており、導電性柱状体は、部品の第１の表面に備えられていて、部品の第２の表面が、誘電体構造物によって覆われている
本発明の別の実施形態によれば、誘電体構造物および部品を含む埋め込み部品パッケージ構造を提供する。部品は誘電体構造物内に埋め込まれ、複数の導電性柱状体を備えている。導電性柱状体の各々は中心線を有し、中心線は垂直線に対する第１の傾斜角および第２の傾斜角を有する。当該傾斜角は第２の傾斜角に等しくない。誘電体構造物はモノリシック構造であり、少なくとも一つの導電性柱状物の側面を覆う。
本発明の別の実施形態によれば、以下の工程を含む、埋め込み部品パッケージ構造の製造方法を提供する。半導体チップがキャリア上に設けられる。半導体チップは複数の導電性柱状体を備えている。半導体チップは、導電性柱状体同士が互いに異なる高さに位置付けられるような反りを有する。誘電体構造物がキャリア上に設けられ、誘電体構造物は半導体チップおよび導電性柱状体を覆う。誘電体構造物の一部および導電性柱状体の一部が除去される。半導体チップがキャリアと電気的に接続される。
埋め込み部品パッケージ構造に対するサンドブラスト工程を示す部分概略図である。 埋め込み部品パッケージ構造に対するサンドブラスト工程を示す部分概略図である。 本発明の一実施形態による埋め込み部品パッケージ構造を示す部分断面図であり、埋め込み部品は反りを有する。 本発明の一実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の一実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の一実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の一実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の一実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。 本発明の別の実施形態による、埋め込み部品パッケージ構造の製造方法を示す流れ図である。
以下の詳細な説明では、説明の目的で、開示された実施形態をよく理解するために数多くの特定の詳細を記載している。しかし、これらの特定の詳細なしで１つまたは複数の実施形態を実施できることは明らかになるであろう。他の場合には、図面を簡素化するために周知の構造および装置を概略的に示す。
以下の限定的でない実施形態において詳細を表す。実施形態は、例証的な実施例であり、本発明の請求の範囲の限定として解されるべきでない。同一／同様の表記は、以下の説明における同一／同様の構成部分を表すために使用する。上方、下方、左、右、前、または後などの方向用語は、本発明を限定するものでなく、添付図面の方向を示すために以下の実施形態において使用する。
埋め込み部品パッケージ構造１００に対するサンドブラスト工程の部分概略図を示す図１Ａおよび図１Ｂを参照されたい。まず、部品１１１が準備され、部品１１１が誘電体構造物１１６内に埋め込まれる。埋め込み部品１１１の上面には、例えば、複数の電気パッド１１２が設けられる。誘電体構造物１１６の材料は例えば、誘電体構造物１１６内に部品１１１を固定するために、熱によって硬化可能な樹脂である。しかし、埋め込まれた部品１１１の反りΔＨの量が１５μｍよりも大きい場合、反った面上の電気パッド１１２と誘電体構造物１１６の上面との間の距離は異なっているので、すなわち、電気パッド１１２が同じ平面上にないので、サンドブラスト工程がブラインドビアを形成することは不利になる。図１Ｂに示すように、部分Ａにおけるブラインドビアの１つは、過剰研磨されて埋め込み部品１１１に対して損傷を与え、部分Ｂにおけるブラインドビアの１つは、不十分なサンドブラストにより、十分な深さのブラインドビアを形成しない。したがって、埋め込み部品１１１が反っているか、または傾斜している場合（例えば、反りの量が１０μｍを超える場合）にどのようにして後の埋め込み部品パッケージング工程を行うかは、緊急に解決すべき重要な課題である。
さらに、従来のサンドブラスト工程によって形成されるブラインドビアの最小開口幅Ｄ１は４０μｍ未満になり得ず、よってブラインドビアの下に配置される電気パッド１１２の最小寸法Ｄ２は６０μｍ未満になり得ず、よって電気パッド１１２間の間隔は、それに応じて低減され得ない。
本発明の一実施形態によれば、サンドブラスト工程によってブラインドビアを形成しなくてよく、それにより、その後のブラインドビアの深さが埋め込み部品（例えば、半導体チップ）の反りのために不十分であるか、または過剰研磨されるという問題を防ぐ、埋め込み部品パッケージ構造を提供する。
図２を参照するに、埋め込み部品パッケージ構造１１０は、部品１１１および誘電体構造物１１６を含む。部品１１１は、誘電体構造物１１６内に埋め込まれ、複数の導電性柱状体１１４を備えている。導電性柱状体１１４は、誘電体構造物１１６の上面から露出し、第１の厚さＴ１および第２の厚さＴ２それぞれを有する。第１の厚さＴ１は第２の厚さＴ２に等しくない。一実施形態では、第１の厚さＴ１は第２の厚さＴ２よりも大きい場合がある。別の実施形態では、第１の厚さＴ１は第２の厚さＴ２よりも小さい場合がある。
一実施形態では、第１の厚さＴ１および第２の厚さＴ２間の差は部品１１１の反りによって生じる高さの差（ΔＨ）を補償するために使用され、すなわち、第１の厚さＴ１および第２の厚さＴ２間の差は、図２に示すように、部品１１１の最高点および最低点間の高さの差（ΔＨ）に実質的に等しい。
一実施形態では、第１の厚さＴ１は、第２の厚さＴ２と、少なくとも１０μｍだけ、例えば略１０μｍ以上、２５μｍ以下だけ異なる。さらに、部品１１１の反りΔＨの量は例えば、１０μｍ以上、２５μｍ以下である。さらに、導電性柱状体１１４の（図３Ａ中、Ｔで示す）元の厚さは、研磨後の導電性柱状体１１４の最小の厚さと部品１１１の反りΔＨの量との和として設定することが可能である。例えば、部品１１１の反りの量が２０μｍである場合、導電性柱状体１１４の元の厚さＴを２８μｍに設定することが可能である。
一実施形態では、研磨後の導電性柱状体１１４の最小の厚さは、少なくとも３μｍよりも大きい、すなわち、第１の厚さＴ１および第２の厚さＴ２は、部品１１１の表面の研磨および部品１１１の損傷を回避するために、少なくとも３μｍよりも大きい。さらに、研磨工程の公差（例えば、±５μｍ）をさらに考慮に入れるために、導電性柱状体１１４の最終厚さは、研磨後の導電性柱状体１１４の最小厚さと研磨工程の公差との和以上であるべきである、すなわち、第１の厚さＴ１および第２の厚さＴ２は少なくとも８μｍ以上である。
図２を参照するに、導電性柱状体１１４の各々は、第１の側Ｓ１および第２の側Ｓ２を有し、第１の側Ｓ１の長さは第２の側Ｓ２の長さに等しくない。すなわち、研磨後の導電性柱状体１１４の第１の側Ｓ１の長さは、部品１１１の反りまたは傾斜により、研磨後の第２の側Ｓ２の長さよりも大きくなる場合がある。図２に描いた垂直線Ｖで分かるように、第１の側Ｓ１および第２の側Ｓ２は、垂直線Ｖの両側に配置されており、第１の側Ｓ１は反りの量が、第２の側Ｓ２に対して小さい側にあり、第２の側Ｓ２は相対的に反りの量が大きい側に配置されている。
さらに、図２を参照するに、導電性柱状体１１４の各々は中心線Ｃ１−Ｃ３を有し、中心線Ｃ１−Ｃ３は、垂直線Ｖに対して少なくとも、第１の傾斜角θ１および第２の傾斜角θ２を有する。第１の傾斜角θ１は第２の傾斜角θ２と等しくない。すなわち、導電性柱状体１１４の下面同士は、部品１１１の反りまたは傾斜により、互いに異なる高さのレベルにおいて位置付けられ、導電性柱状体１１４の各々は異なる傾斜角を有し、例えば、第１の傾斜角θ１は第２の傾斜角θ２よりも小さい。さらに、最外の導電性柱状体１１４は、例えば、第１の傾斜角θ１および第２の傾斜角θ２よりも大きい第３の傾斜角θ３を有し、第１の傾斜角θ１ないし第３の傾斜角θ３の大きさは、例えば部品１１１の中心からその両側に向けて増やされ、傾斜角θ１ないしθ３の範囲は例えば、１度以上１０度以下である。
しかし、別の実施形態では、部品１１１の両側が、中心に対して上方に曲げられるのでなく下方に曲げられた場合、図２において、導電性柱状体１１４の各々の第１の側Ｓ１の長さは、第２の側Ｓ２の長さよりも小さい場合があり得、第１の厚さＴ１は第２の厚さＴ２よりも小さい場合があり得る。本発明はそれに限定されるものでない。
図２を参照するに、埋め込み部品パッケージ構造１１０は、さらに、誘電体構造物１１６を覆い、導電性柱状体１１４に電気的に接続された導電層１１５を含む。導電層１１５は、例えば、無電解めっきシード層１１５ａおよび電解めっき銅層１１５ｂを含む。導電層１１５は、パターンニングされた回路層を形成するためにリソグラフィー工程によって処理され得る。本実施形態では、導電性柱状体１１４は、従来の導電ビアを置き換えるために使用され、導電性柱状体１１４の最小寸法Ｄ３（すなわち、直径）は３０μｍ未満に低減することが可能であるので、導電性柱状体１１４の下の電気パッド１１２の最小寸法も５０μｍ未満に低減することができ、それにより、電気パッド１１２同士の間隔を低減すること、例えば８０μｍ未満にすることも可能である。
一実施形態では、電気パッド１１２はアルミニウムパッドであり得、導電性柱状体１１４はアルミニウムパッド上に直接形成し得、または、電気パッド１１２は再配線層のパッド部分であり得る。導電性柱状体１１４を形成する前に、部品１１１の表面上の絶縁層１１３ｂ（例えば、酸窒化物）上に再配線層１１３ａを形成し得、導電性柱状体１１４を再配線層１１３ａの電気パッド１１２上にそれぞれ配置し得る。本発明はそれに限定されるものでない。
図３Ａないし図３Ｅを参照するに、本発明の実施形態による、埋め込み部品パッケージ構造１１０の製造方法の流れ図を示す。図３Ａでは、部品１１１（例えば、半導体チップ）がキャリア１０１上に設けられる。キャリア１０１はその上の誘電体材料１０２とともに予め形成された金属基板であり得る。部品１１１は複数の導電性柱状体１１４を備えており、部品１１１は、導電性柱状体１１４同士を互いに異なる高さに位置付けさせる反りの量ΔＨを有する。すなわち、導電性柱状体１１４の上面１１４ａは、部品１１１の反りまたは傾斜による異なる高さを有する。導電性柱状体１１４の上面１１４ａ同士を同じ高さにするために、樹脂積層および研磨工程が後に行われる。
図３Ｂを参照するに、誘電体構造物１１６がキャリア１０１上に設けられる。誘電体構造物１１６は部品１１１および導電性柱状体１１４を覆う。誘電体構造物１１６が部品１１１上で半硬化誘電体材料（例えば、樹脂）によってプレスおよび被覆され、そして誘電体構造物１１６を形成すべく熱によって硬化され得る。誘電体材料が良好な圧入の均一性を有するように、樹脂の厚さＨ１は例えば、１２μｍよりも大きい。図３Ｃを参照するに、誘電体構造物１１６の一部および導電性柱状体１１４の一部が除去され、導電性柱状体１１４の上面１１４ａおよび誘電体構造物１１６の上面１１６ａが同じ高さを有する（研磨工程の公差にかかわらず揃えられる）。本実施形態では、誘電体構造物１１６間の高さにおける研磨工程前後の差は、導電性柱状体１１４が、誘電体構造物１１６の上面１１６ａから露出して互いに異なる高さを有する、すなわち、第１の厚さＴ１および第２の厚さＴ２を有し、第１の厚さＴ１が第２の厚さＴ２に等しくないように、少なくとも、部品１１１の反りの量以上、すなわち、Ｈ１−Ｈ２≧ΔＨである。部品１１１の反りの量ΔＨは、例えば、１０μｍ以上２５μｍ以下である。しかし、他の制御可能な条件下では、部品１１１の反りの量ΔＨが、２５μｍより大きい場合、パッケージング工程の歩留まりを向上させるために、本発明を適用することが可能である。
図３Ｄを参照するに、誘電体構造物１１６の上面上に無電解めっきシード層１１５ａを形成する工程、およびシード層１１５ａ上に電解めっき銅層１１５ｂを形成する工程を含め、誘電体構造物１１６の上面１１６ａを覆う導電層１１５が設けられる。導電層１１５は導電性柱状体１１４に電気的に接続される。次に、図３Ｅを参照するに、導電層１１５の一部が、パターニングされた導電層１１５を形成するためにエッチングされる。
図４Ａ〜図４Ｅを参照するに、本発明の別の実施形態による、埋め込み部品パッケージ構造１１０の製造方法の流れ図が示されている。本実施形態は、図４Ｄにおいて、導電層１１５（例えば、銅箔）が半硬化誘電体構造物１１６にプレスされ、および、樹脂を熱によって硬化させて、誘電体構造物１１６内に部品１１１を固定するという点で上記実施形態と異なる。次に、導電層１１５の一部をエッチングして、パターニングされた導電層１１５を形成する。残りの工程は、上記実施形態において説明した通りであり、本明細書では反復するものでない。
図５Ａ〜図５Ｆを参照するに、本発明の別の実施形態による埋め込み部品パッケージ構造１１０の製造方法の流れ図が示されている。本実施形態は、図５Ｂにおいて、導電性柱状体１１４それぞれの上面１１４ａが互いに同じ高さを有するように先ず導電性柱状体１１４の一部が除去されるという点で上記２つの実施形態と異なる。本実施形態では、導電性柱状体１１４の高さにおける研磨前後の差は、部品１１１の反りの量ΔＨ以上であり、すなわち、第１の厚さＴ１および第２の厚さＴ２間の差は、部品１１１の反りの量ΔＨに略等しい。次に、導電体構造１１６がキャリア１０１上に設けられる。誘電体構造物１１６は部品１１１および導電性柱状体１１４を覆う。誘電体構造物１１６の一部は、導電性柱状体１１４が誘電体構造物１１６の上面１１６ａから露出するように除去される。残りの工程は上記実施形態において説明した通りであり、本明細書において反復するものでない。
図６Ａ〜図６Ｆを参照するに、本発明の別の実施形態による埋め込み部品パッケージ構造１１０の製造方法の流れ図が示されている。図６Ｂに示すように、導電性柱状体１１４それぞれの上面１１４ａが同じ高さを有するように、先ず、導電性柱状体１１４の一部が除去される。次に、図６Ｅにおいて、導電層１１５（例えば、銅箔）が半硬化誘電体構造物１１６にプレスされ、誘電体構造物１１６内に部品１１１を固定すべく樹脂が熱によって硬化される。残りの工程は上記実施形態において説明した通りであり、本明細書で反復するものでない。
図７Ａ〜図７Ｋを参照するに、本発明の別の実施形態による埋め込み部品パッケージ構造１１０の製造方法の流れ図が示されている。図７Ａ〜図７Ｃの工程は、キャリア１０１上に部品１１１（例えば、半導体チップ）を設ける工程と、誘電体構造物１１６により、導電性柱状体１１４および部品１１１を覆う工程と、誘電体構造物１１６の一部および導電性柱状体１１４の一部を除去する工程とについて上記実施形態において言及している。図７Ｄでは、少なくとも１つのブラインドビア１１６ｂが、サンドブラストまたはエッチング工程により、誘電体構造物１１６に形成される。次に、図７Ｅでは、上方の導電層１１５が誘電体構造物１１６の上面上に形成され、上方の導電層１１５がブラインドビア１１６ｂ内に広がって、下方の導電層１０３に電気的に接続された導電ビア１１７を形成する。図７Ｆでは、パターニングされた上方の導電層１１５が形成される。次に、図７Ｇでは、誘電体層１１８（例えば、ガラス含有樹脂）が誘電体構造物１１６上に形成され、別の上方の導電層１１９（例えば、銅箔）が誘電体層１１８にプレスされ、２つの上方の導電層１１５および１１９を積層すべく樹脂が熱によって硬化される。図７Ｈでは、複数のブラインドビア１１８ａが誘電体層１１８内に形成される。次に、図７Ｉでは、無電解めっきシード層がブラインドビア１１９ａ内、および上方の導電層１１９の上面上に形成され、次いで、導電ビア１１８ｂを介して２つの上方の導電層１１５および１１９を電気的に接続するために、電解めっき銅層がシード層上に形成される。加えて、図７Ｈでは、キャリア１０１は別の下方の導電層１０４をさらに含んでいてもよく、パターニングされた下方の導電層１０４をエッチングによって形成する工程、および、サンドブラストにより、キャリア１０１内に複数のブラインドビア１０５を形成する工程が提供される。その後、図７Ｉでは、無電解めっきシード層が、下方の導電層１０４上およびブラインドビア１０５内に形成され、導電ビア１０６を介して２つの下方の導電層１０３および１０４を電気的に接続するために、電解めっき銅層がシード層上に形成される。
図７Ｊでは、パターニングされた上方の導電層１１９およびパターニングされた下方の導電層１０４が形成され、次いで、図７Ｋでは、パターニングされた第１のはんだマスク層１２０がパターングされた上方の導電層１１９上に形成され、上方の導電層１１９の一部が、複数の第１のボンディングパッド１１９ａとして第１のはんだマスク層１２０から露出し、パターニングされた第２のはんだマスク層１０８がパターニングされた下方の導電層１０４上に形成され、下方の導電層１０４の一部が、複数の第２のボンディングパッド１０４ａとして第２のはんだマスク層１０８から露出している。
本実施形態では、等しくない高さを有する導電性柱状体１１４が半導体チップ上に事前に形成されるので、従来のブラインドビアは、サンドブラスト工程によって形成される必要はなく、それにより、その後のブラインドビアの深さが埋め込み部品（例えば、半導体チップ）の反りのために不十分であるか、または過剰研磨されるという問題を回避する。同時に、導電性柱状体１１４の上面同士は、研磨後、互いに同じ高さを有し、それにより、後の樹脂積層工程および穿孔工程を容易にし、導電層および導電ビアの製造の歩留まりを向上させる。
種々の修正および変形が、開示された実施形態に対して為され得ることは当業者に明らかであろう。明細書および実施例は例証に過ぎないとみなされ、開示の真の範囲は以下の請求項およびその均等物によって示されることが意図される。

Claims (22)

  1. 誘電体構造物と、
    前記誘電体構造物内に埋め込まれ、複数の導電性柱状体を備えている部品であって、前記導電性柱状体が、前記誘電体構造物の上面から露出し、第１の厚さおよび第２の厚さそれぞれを有し、前記第１の厚さが前記第２の厚さに等しくない部品と
    を備え、
    前記部品は、第１の表面と、前記部品の前記第１の表面と反対側に第２の表面を有しており、前記導電性柱状体は、前記部品の前記第１の表面に備えられていて、前記部品の前記第２の表面が、前記誘電体構造物によって覆われているパッケージ構造。
  2. 前記部品が１０μｍ以上、２５μｍ以下の反りを有する、請求項１に記載のパッケージ構造。
  3. 前記部品は再配線層および絶縁層を備え、前記再配線層は前記絶縁層上に配置され、前記再配線層は、前記導電性柱状体が配置される複数の電気パッドを有する、請求項１に記載のパッケージ構造。
  4. 前記第１の厚さは前記第２の厚さと少なくとも１０μｍ異なる、請求項１に記載のパッケージ構造。
  5. 前記第１の厚さおよび前記第２の厚さは少なくとも３μｍよりも大きい、請求項１に記載のパッケージ構造。
  6. 前記導電性柱状体の上面は、前記誘電体構造物の前記上面に揃えられており、前記導電性柱状体の下面同士は、互いに異なる高さのレベルに位置付けられる、請求項１に記載のパッケージ構造。
  7. 前記導電性柱状体は、第１の側および第２の側を有し、前記第１の側の長さは前記第２の側の長さに等しくない、請求項１に記載のパッケージ構造。
  8. 前記誘電体構造物を覆い、前記導電性柱状体に電気的に接続された導電層をさらに備える、請求項１に記載のパッケージ構造。
  9. 前記導電性柱状体の各々は中心線を有し、前記中心線は、垂直線に対して第１の傾斜角および第２の傾斜角を有し、前記第１の傾斜角は前記第２の傾斜角に等しくない、請求項１に記載のパッケージ構造。
  10. 誘電体構造物と、
    前記誘電体構造物内に埋め込まれ、複数の導電性柱状体を備えている部品と、を備え、
    前記導電性柱状体の各々は中心線を有し、前記中心線は垂直線に対する第１の傾斜角および第２の傾斜角を有し、前記第１の傾斜角は前記第２の傾斜角に等しくなく、
    前記誘電体構造物はモノリシック構造であり、少なくとも一つの前記導電性柱状物の側面を覆う、埋め込み部品パッケージ構造。
  11. 前記部品が１０μｍ以上、２５μｍ以下の反りを有する、請求項１０に記載のパッケージ構造。
  12. 前記部品は再配線層および絶縁層を備え、前記再配線層は前記絶縁層上に配置され、前記再配線層は、電気パッド上に配置された複数の電気パッドを有する、請求項１０に記載のパッケージ構造。
  13. 前記導電性柱状体の上面は、前記誘電体構造物の上面に揃えられており、前記導電性柱状体の下面同士は、互いに異なる高さのレベルに位置付けられる、請求項１０に記載のパッケージ構造。
  14. 前記導電性柱状体は、前記誘電体構造物の前記上面から露出し、第１の厚さおよび第２の厚さそれぞれを有し、前記第１の厚さは前記第２の厚さに等しくない、請求項１３に記載のパッケージ構造。
  15. 前記第１の厚さは前記第２の厚さと少なくとも１０μｍ異なる、請求項１４に記載のパッケージ構造。
  16. 前記第１の厚さおよび前記第２の厚さは少なくとも３μｍよりも大きい、請求項１４に記載のパッケージ構造。
  17. 前記導電性柱状体は、第１の側および第２の側を有し、前記第１の側の長さは前記第２の側の長さに等しくない、請求項１０に記載のパッケージ構造。
  18. 前記誘電体構造物を覆い、前記導電性柱状体に電気的に接続された導電層をさらに備える、請求項１０に記載のパッケージ構造。
  19. 複数の導電性柱状体を備えていて前記導電性柱状体同士が互いに異なる高さに位置づけられるような反りを有する半導体チップをキャリア上に設ける工程と、
    前記半導体チップと前記複数の導電性柱状体とを覆う誘電体構造物を前記キャリア上に設ける工程と、
    前記誘電体構造物の一部および前記導電性柱状体の一部を除去する工程と、
    前記半導体チップを前記キャリアと電気的に接続する工程と、
    を備える、埋め込み部品パッケージ構造の製造方法。
  20. 前記誘電体構造物を覆う導電層を設ける工程をさらに備え、前記導電層は前記導電性柱状体に電気的に接続される、請求項１９に記載の製造方法。
  21. 前記導電性柱状体の前記一部を除去する前に前記導電性柱状体が前記半導体チップの前記反りよりも大きな厚さを有する、請求項１９に記載の製造方法。
  22. 前記反りが少なくとも１０μｍよりも大きい、請求項２１に記載の製造方法。
JP2019118675A 2019-04-29 2019-06-26 埋め込み部品パッケージ構造およびその製造方法 Active JP6936833B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/397,539 US10950551B2 (en) 2019-04-29 2019-04-29 Embedded component package structure and manufacturing method thereof
US16/397,539 2019-04-29

Publications (2)

Publication Number Publication Date
JP2020184603A JP2020184603A (ja) 2020-11-12
JP6936833B2 true JP6936833B2 (ja) 2021-09-22

Family

ID=72917296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019118675A Active JP6936833B2 (ja) 2019-04-29 2019-06-26 埋め込み部品パッケージ構造およびその製造方法

Country Status (4)

Country Link
US (1) US10950551B2 (ja)
JP (1) JP6936833B2 (ja)
CN (1) CN111863757A (ja)
TW (1) TWI730351B (ja)

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271109B1 (en) * 1999-07-27 2001-08-07 Texas Instruments Incorporated Substrate for accommodating warped semiconductor devices
US6562660B1 (en) * 2000-03-08 2003-05-13 Sanyo Electric Co., Ltd. Method of manufacturing the circuit device and circuit device
JP2001345212A (ja) 2000-05-31 2001-12-14 Tdk Corp 積層電子部品
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP2002324729A (ja) 2001-02-22 2002-11-08 Tdk Corp 電子部品とその製造方法
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP3612031B2 (ja) 2001-03-29 2005-01-19 Ｔｄｋ株式会社 高周波モジュール
DE10213296B9 (de) * 2002-03-25 2007-04-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
JP4301401B2 (ja) 2002-11-08 2009-07-22 Ｔｄｋ株式会社 フロントエンドモジュール及び通信端末
JP2004342948A (ja) 2003-05-19 2004-12-02 Tdk Corp 電子部品モジュール
JP3734807B2 (ja) 2003-05-19 2006-01-11 Ｔｄｋ株式会社 電子部品モジュール
US6835580B1 (en) * 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
JP2006339354A (ja) 2005-06-01 2006-12-14 Tdk Corp 半導体ｉｃ及びその製造方法、並びに、半導体ｉｃ内蔵モジュール及びその製造方法
JP4701942B2 (ja) 2005-09-14 2011-06-15 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュール
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
TW200739532A (en) 2005-09-30 2007-10-16 Tdk Corp Hard disk drive and wireless data terminal using the same
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
US7633157B2 (en) * 2005-12-13 2009-12-15 Micron Technology, Inc. Microelectronic devices having a curved surface and methods for manufacturing the same
JP4826248B2 (ja) 2005-12-19 2011-11-30 Ｔｄｋ株式会社 Ｉｃ内蔵基板の製造方法
TWI306728B (en) * 2006-07-12 2009-02-21 Mutual Tek Ind Co Ltd Molded circuit board and method for the same
US8064211B2 (en) 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
JP4303282B2 (ja) 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
JP2008159820A (ja) 2006-12-22 2008-07-10 Tdk Corp 電子部品の一括実装方法、及び電子部品内蔵基板の製造方法
JP2008159819A (ja) 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
JP4331769B2 (ja) 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
JP4487271B2 (ja) 2007-07-25 2010-06-23 Ｔｄｋ株式会社 集合基板及びその製造方法
JP4518113B2 (ja) 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP4434268B2 (ja) 2007-11-28 2010-03-17 Ｔｄｋ株式会社 電子部品モジュール
JP2009200356A (ja) 2008-02-22 2009-09-03 Tdk Corp プリント配線板及びその製造方法
JP4438879B2 (ja) 2008-03-19 2010-03-24 Ｔｄｋ株式会社 同期整流型ｄｃ／ｄｃコンバータ
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
JP4787296B2 (ja) 2008-07-18 2011-10-05 Ｔｄｋ株式会社 半導体内蔵モジュール及びその製造方法
JP4888736B2 (ja) 2008-08-29 2012-02-29 Ｔｄｋ株式会社 配線基板の製造方法
WO2010041630A1 (ja) 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
JP2010232314A (ja) 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
JP5434714B2 (ja) 2009-04-15 2014-03-05 Ｔｄｋ株式会社 薄膜コンデンサ及び電子回路基板
US8535978B2 (en) 2011-12-30 2013-09-17 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
JP4953034B2 (ja) 2010-03-26 2012-06-13 Ｔｄｋ株式会社 電圧変換器
JP5552958B2 (ja) 2010-08-17 2014-07-16 Ｔｄｋ株式会社 端子構造、プリント配線板、モジュール基板及び電子デバイス
JP5540276B2 (ja) 2011-03-31 2014-07-02 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
KR101128063B1 (ko) * 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP5617866B2 (ja) 2012-04-06 2014-11-05 Tdk株式会社 シールドケース及び電子機器
JP2014022439A (ja) * 2012-07-13 2014-02-03 Ibiden Co Ltd プリント配線板及びその製造方法
JP5998792B2 (ja) 2012-09-21 2016-09-28 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP5605414B2 (ja) 2012-10-17 2014-10-15 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
US9263511B2 (en) * 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
JP6102486B2 (ja) 2013-05-10 2017-03-29 Tdk株式会社 複合電源管理装置及び通信装置
KR102033787B1 (ko) * 2013-06-05 2019-10-17 에스케이하이닉스 주식회사 플렉시블 적층 패키지
JP6303443B2 (ja) 2013-11-27 2018-04-04 Tdk株式会社 Ｉｃ内蔵基板の製造方法
KR20150070749A (ko) * 2013-12-17 2015-06-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102222484B1 (ko) * 2014-05-27 2021-03-04 에스케이하이닉스 주식회사 윙부를 가지는 플렉시블 적층 패키지
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지
JP2016225398A (ja) 2015-05-28 2016-12-28 イビデン株式会社 半導体装置
JP6582669B2 (ja) 2015-07-22 2019-10-02 Tdk株式会社 薄膜キャパシタ及び半導体装置
JP6269626B2 (ja) 2015-09-11 2018-01-31 Tdk株式会社 半導体装置、電子部品内蔵基板、及びこれらの製造方法
KR20170060372A (ko) * 2015-11-24 2017-06-01 에스케이하이닉스 주식회사 휘어진 칩을 이용한 플렉서블 패키지
US10050013B2 (en) * 2015-12-29 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9850126B2 (en) * 2015-12-31 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
JP6607087B2 (ja) 2016-03-02 2019-11-20 Ｔｄｋ株式会社 電子部品内蔵基板の製造方法
JP6728917B2 (ja) 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
US9899341B2 (en) * 2016-07-18 2018-02-20 Atmel Corporation Antenna on integrated circuit package
US10278290B2 (en) 2016-07-19 2019-04-30 Tdk Corporation Electronic component embedded substrate
US10157828B2 (en) * 2016-09-09 2018-12-18 Powertech Technology Inc. Chip package structure with conductive pillar and a manufacturing method thereof
JP6750462B2 (ja) 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板
JP6822192B2 (ja) 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
JP6862886B2 (ja) 2017-02-13 2021-04-21 Tdk株式会社 電子部品内蔵基板
JP6897139B2 (ja) 2017-02-13 2021-06-30 Tdk株式会社 電子部品内蔵基板及び基板実装構造体
JP6787413B2 (ja) 2017-02-17 2020-11-18 株式会社村田製作所 回路モジュールおよび回路モジュールの製造方法
US11367626B2 (en) 2017-03-31 2022-06-21 Tdk Corporation Electronic component-incorporating substrate
US10510721B2 (en) * 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US11031342B2 (en) * 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
JP7386595B2 (ja) * 2018-04-05 2023-11-27 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10515898B2 (en) 2018-05-14 2019-12-24 Tdk Corporation Circuit board incorporating semiconductor IC and manufacturing method thereof
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US11164839B2 (en) * 2018-09-11 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same

Also Published As

Publication number Publication date
JP2020184603A (ja) 2020-11-12
US20200343188A1 (en) 2020-10-29
CN111863757A (zh) 2020-10-30
TW202040765A (zh) 2020-11-01
TWI730351B (zh) 2021-06-11
US10950551B2 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
JP5183708B2 (ja) 半導体装置およびその製造方法
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US20170358535A1 (en) Semiconductor packages
TWI670824B (zh) 封裝結構
TWI578475B (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
US9980371B2 (en) Printed wiring board
KR20100038148A (ko) 배선 기판 및 그 제조 방법
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
US9935046B1 (en) Package device and manufacturing method thereof
TWI770609B (zh) 半導體結構及其形成方法
US7541217B1 (en) Stacked chip structure and fabrication method thereof
TW201517224A (zh) 半導體裝置以及其製備方法
JP6936833B2 (ja) 埋め込み部品パッケージ構造およびその製造方法
US11205628B2 (en) Semiconductor device package and method of manufacturing the same
JP4362165B2 (ja) 電子部品搭載装置
KR102540829B1 (ko) 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
TWI765165B (zh) 內埋元件封裝結構及其製造方法
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
US20240170432A1 (en) Semiconductor device
KR101176349B1 (ko) 칩 적층형 반도체 장치 및 그 제조 방법
JP2022133182A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
KR20220140090A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190626

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210827

R150 Certificate of patent or registration of utility model

Ref document number: 6936833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150