JP6219930B2 - シフトレジスタ及びディスプレイ - Google Patents
シフトレジスタ及びディスプレイ Download PDFInfo
- Publication number
- JP6219930B2 JP6219930B2 JP2015507340A JP2015507340A JP6219930B2 JP 6219930 B2 JP6219930 B2 JP 6219930B2 JP 2015507340 A JP2015507340 A JP 2015507340A JP 2015507340 A JP2015507340 A JP 2015507340A JP 6219930 B2 JP6219930 B2 JP 6219930B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- thin film
- film transistor
- node
- electrode connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
好ましくは、図3に示すように、上記のリセット素子は、具体的には、ゲート極は第2のクロック信号入力端CLKBに接続され、ソース極は低レベルVSSに接続され、ドレイン極は出力端OUTに接続される第4の薄膜トランジスタT4と、ゲート極はプルダウン制御ノードPD_CNに接続され、ソース極はプルダウンノードPDに接続され、ドレイン極は第2のクロック信号入力端CLKBに接続される第5の薄膜トランジスタT5と、ゲート極はプルアップノードPUに接続され、ソース極は低レベルVSSに接続され、ドレイン極はプルダウンノードPDに接続される第6の薄膜トランジスタT6と、ゲート極とドレイン極は第2のクロック信号入力端CLKBに接続され、ソース極はプルダウン制御ノードPD_CNに接続される第7の薄膜トランジスタT7と、ゲート極はプルアップノードPUに接続され、ソース極は低レベルVSSに接続され、ドレイン極はプルダウン制御ノードPD_CNに接続される第8の薄膜トランジスタT8と、ゲート極はプルダウンノードPDに接続され、ソース極は低レベルVSSに接続され、ドレイン極はプルアップノードPUに接続される第9の薄膜トランジスタT9と、ゲート極はプルダウンノードPDに接続され、ソース極は低レベルVSSに接続され、ドレイン極は出力端OUTに接続される第10の薄膜トランジスタT10と、を有してもよい。
上記の各段のシフトレジスタ素子は、図3に示す構造を基に、図3に示すリセット素子の出力端に対するリセットを保証する一つの第1のリセット制御素子を付け加えてもよい。
好ましくは、リセット素子は、ゲート極はプルダウン制御ノードPD_CNに接続され、ソース極はプルダウンノードPDに接続され、ドレイン極は第2のクロック信号入力端CLKBに接続される第5の薄膜トランジスタT5と、ゲート極はプルアップノードPUに接続され、ソース極は低レベルVSSに接続され、ドレイン極はプルダウンノードPDに接続される第6の薄膜トランジスタT6と、ゲート極とドレイン極は第2のクロック信号入力端CLKBに接続され、ソース極はプルダウン制御ノードPD_CNに接続される第7の薄膜トランジスタT7と、ゲート極はプルアップノードPUに接続され、ソース極は低レベルVSSに接続され、ドレイン極はプルダウン制御ノードPD_CNに接続される第8の薄膜トランジスタT8と、ゲート極はプルダウンノードPDに接続され、ソース極は低レベルVSSに接続され、ドレイン極はプルアップノードPUに接続される第9の薄膜トランジスタT9と、ゲート極はプルダウンノードPDに接続され、ソース極は低レベルVSSに接続され、ドレイン極は出力端OUTに接続される第10の薄膜トランジスタT10と、ゲート極は第2のリセット制御素子に接続され、ソース極は低レベルVSSに接続され、ドレイン極は出力端OUTに接続される第13の薄膜トランジスタT13と、を更に有しもよく、第2のリセット制御素子は、リセット素子の出力端OUTに対するリセットを保証する。
図16に示すように、上記の第2のリセット制御素子は、ゲート極は第1のリセット信号入力端RESETに接続され、ソース極は第13の薄膜トランジスタT13のゲート極に接続され、ドレイン極は第2のスキャン方向選択信号入力端CLK’Bに接続される第17の薄膜トランジスタT17と、ゲート極は入力端INPUTに接続され、ソース極は第13の薄膜トランジスタT13のゲート極に接続され、ドレイン極は第2のスキャン方向選択信号入力端CLK’Bに接続される第18の薄膜トランジスタと、ゲート極は第2のリセット信号入力端RESET2に接続され、ソース極は低レベルVSSに接続され、ドレイン極は第13の薄膜トランジスタT13のゲート極に接続される第19の薄膜トランジスタと、ゲート極は第3のリセット信号入力端RESET3に接続され、ソース極は低レベルVSSに接続され、ドレイン極は第13の薄膜トランジスタT13のゲート極に接続される第20の薄膜トランジスタと、を更に有してもよい。
T2… 第2の薄膜トランジスタ
T3… 第3の薄膜トランジスタ
T4… 第4の薄膜トランジスタ
T5… 第5の薄膜トランジスタ
T6… 第6の薄膜トランジスタ
T7… 第7の薄膜トランジスタ
T8… 第8の薄膜トランジスタ
T9… 第9の薄膜トランジスタ
T10… 第10の薄膜トランジスタ
T11… 第11の薄膜トランジスタ
T12… 第12の薄膜トランジスタ
IPUT… 入力端
CLK… 第1のクロック信号入力端
CLKB… 第2のクロック信号入力端
PD_CN… プルダウン制御ノード
Claims (7)
- 複数段のシフトレジスタ素子を有するシフトレジスタであって、前記複数段のシフトレジスタのうちの各段のシフトレジスタ素子は、
正方向スキャン駆動のときは当該段のシフトレジスタ素子の起動スイッチとなってプルアップノードを充電し、逆方向スキャン駆動のときは当該段のシフトレジスタ素子のリセットスイッチとなって前記プルアップノードを放電する、駆動入力信号とスキャン方向選択信号の制御のもとで前記プルアップノードを充電または放電するための第1の薄膜トランジスタと、
正方向スキャン駆動のときは当該段のシフトレジスタ素子のリセットスイッチとなって前記プルアップノードを放電し、逆方向スキャン駆動のときは当該段のシフトレジスタ素子の起動スイッチとなって前記プルアップノードを充電する、第1のリセット信号と前記スキャン方向選択信号の制御のもとで前記プルアップノードを充電または放電するための第2の薄膜トランジスタと、
前記プルアップノードと出力端をリセットするためのリセット素子と、
出力段階において前記出力端のレベルをプルアップするためのプルアップ素子と、
前記リセット素子の出力端に対するリセットを保証するための第1のリセット制御素子と、を有し、
前記第1のリセット制御素子は、
ゲート極は第1のリセット信号入力端に接続され、ソース極は低レベルに接続され、ドレイン極は出力端に接続される第11の薄膜トランジスタと、
ゲート極は入力端に接続され、ソース極は低レベルに接続され、ドレイン極は出力端に接続される第12の薄膜トランジスタと、を有することを特徴とするシフトレジスタ。 - 前記第1の薄膜トランジスタのゲート極は入力端に接続され、ソース極はプルアップノードに接続され、ドレイン極は第1のスキャン方向選択信号入力端に接続され、
前記第2の薄膜トランジスタのゲート極は第1のリセット信号入力端に接続され、ソース極は前記プルアップノードに接続され、ドレイン極は前記第1のスキャン方向選択信号入力端に接続されることを特徴とする請求項1に記載のシフトレジスタ。 - 前記プルアップ素子は、
ゲート極は格納コンデンサの第1端に接続され、ソース極は出力端に接続され、ドレイン極は第1のクロック信号入力端に接続される第3の薄膜トランジスタと、
第1端は前記プルアップノードに接続され、第2端は前記出力端に接続される格納コンデンサと、を有することを特徴とする請求項1に記載のシフトレジスタ。 - 前記リセット素子は、
ゲート極は第2のクロック信号入力端に接続され、ソース極は低レベルに接続され、ドレイン極は前記出力端に接続される第4の薄膜トランジスタと、
ゲート極はプルダウン制御ノードに接続され、ソース極はプルダウンノードに接続され、ドレイン極は前記第2のクロック信号入力端に接続される第5の薄膜トランジスタと、
ゲート極は前記プルアップノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記プルダウンノードに接続される第6の薄膜トランジスタと、
ゲート極とドレイン極は前記第2のクロック信号入力端に接続され、ソース極は前記プルダウン制御ノードに接続される第7の薄膜トランジスタと、
ゲート極は前記プルアップノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記プルダウン制御ノードに接続される第8の薄膜トランジスタと、
ゲート極は前記プルダウンノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記プルアップノードに接続される第9の薄膜トランジスタと、
ゲート極は前記プルダウンノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記出力端に接続される第10の薄膜トランジスタと、を有することを特徴とする請求項1に記載のシフトレジスタ。 - 複数段のシフトレジスタ素子を有するシフトレジスタであって、前記複数段のシフトレジスタのうちの各段のシフトレジスタ素子は、
正方向スキャン駆動のときは当該段のシフトレジスタ素子の起動スイッチとなってプルアップノードを充電し、逆方向スキャン駆動のときは当該段のシフトレジスタ素子のリセットスイッチとなって前記プルアップノードを放電する、駆動入力信号とスキャン方向選択信号の制御のもとで前記プルアップノードを充電または放電するための第1の薄膜トランジスタと、
正方向スキャン駆動のときは当該段のシフトレジスタ素子のリセットスイッチとなって前記プルアップノードを放電し、逆方向スキャン駆動のときは当該段のシフトレジスタ素子の起動スイッチとなって前記プルアップノードを充電する、第1のリセット信号と前記スキャン方向選択信号の制御のもとで前記プルアップノードを充電または放電するための第2の薄膜トランジスタと、
前記プルアップノードと出力端をリセットするためのリセット素子と、
出力段階において前記出力端のレベルをプルアップするためのプルアップ素子と、を有し、
前記リセット素子は、
ゲート極はプルダウン制御ノードに接続され、ソース極はプルダウンノードに接続され、ドレイン極は第2のクロック信号入力端に接続される第5の薄膜トランジスタと、
ゲート極は前記プルアップノードに接続され、ソース極は低レベルに接続され、ドレイン極は前記プルダウンノードに接続される第6の薄膜トランジスタと、
ゲート極とドレイン極は前記第2のクロック信号入力端に接続され、ソース極は前記プルダウン制御ノードに接続される第7の薄膜トランジスタと、
ゲート極は前記プルアップノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記プルダウン制御ノードに接続される第8の薄膜トランジスタと、
ゲート極は前記プルダウンノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記プルアップノードに接続される第9の薄膜トランジスタと、
ゲート極は前記プルダウンノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記出力端に接続される第10の薄膜トランジスタと、
ゲート極は第2のリセット制御素子に接続され、ソース極は前記低レベルに 接続され、ドレイン極は前記出力端に接続される第13の薄膜トランジスタと、を有し、
前記第2のリセット制御素子は、前記リセット素子の出力端に対するリセットを保証し、
前記第2のリセット制御素子は、
ゲート極は第1のリセット信号入力端に接続され、ソース極は前記第13の薄膜トランジスタのゲート極に接続され、ドレイン極は第2のスキャン方向選択信号入力端に接続される第14の薄膜トランジスタと、
ゲート極は入力端に接続され、ソース極は前記第13の薄膜トランジスタのゲート極に接続され、ドレイン極は第2のスキャン方向選択信号入力端に接続される第15の薄膜トランジスタと、
ゲート極は第1のスキャン方向選択信号入力端に接続され、ソース極は低レベルに接続され、ドレイン極は前記第13の薄膜トランジスタのゲート極に接続される第16の薄膜トランジスタと、を有することを特徴とするシフトレジスタ。 - 複数段のシフトレジスタ素子を有するシフトレジスタであって、前記複数段のシフトレジスタのうちの各段のシフトレジスタ素子は、
正方向スキャン駆動のときは当該段のシフトレジスタ素子の起動スイッチとなってプルアップノードを充電し、逆方向スキャン駆動のときは当該段のシフトレジスタ素子のリセットスイッチとなって前記プルアップノードを放電する、駆動入力信号とスキャン方向選択信号の制御のもとで前記プルアップノードを充電または放電するための第1の薄膜トランジスタと、
正方向スキャン駆動のときは当該段のシフトレジスタ素子のリセットスイッチとなって前記プルアップノードを放電し、逆方向スキャン駆動のときは当該段のシフトレジスタ素子の起動スイッチとなって前記プルアップノードを充電する、第1のリセット信号と前記スキャン方向選択信号の制御のもとで前記プルアップノードを充電または放電するための第2の薄膜トランジスタと、
前記プルアップノードと出力端をリセットするためのリセット素子と、
出力段階において前記出力端のレベルをプルアップするためのプルアップ素子と、を有し、
前記リセット素子は、
ゲート極はプルダウン制御ノードに接続され、ソース極はプルダウンノードに接続され、ドレイン極は第2のクロック信号入力端に接続される第5の薄膜トランジスタと、
ゲート極は前記プルアップノードに接続され、ソース極は低レベルに接続され、ドレイン極は前記プルダウンノードに接続される第6の薄膜トランジスタと、
ゲート極とドレイン極は前記第2のクロック信号入力端に接続され、ソース極は前記プルダウン制御ノードに接続される第7の薄膜トランジスタと、
ゲート極は前記プルアップノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記プルダウン制御ノードに接続される第8の薄膜トランジスタと、
ゲート極は前記プルダウンノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記プルアップノードに接続される第9の薄膜トランジスタと、
ゲート極は前記プルダウンノードに接続され、ソース極は前記低レベルに接続され、ドレイン極は前記出力端に接続される第10の薄膜トランジスタと、
ゲート極は第2のリセット制御素子に接続され、ソース極は前記低レベルに接続され、ドレイン極は前記出力端に接続される第13の薄膜トランジスタと、を有し、
前記第2のリセット制御素子は、前記リセット素子の出力端に対するリセットを保証し、
前記第2のリセット制御素子は、
ゲート極は第1のリセット信号入力端に接続され、ソース極は前記第13の薄膜トランジスタのゲート極に接続され、ドレイン極は第2のスキャン方向選択信号入力端に接続される第17の薄膜トランジスタと、
ゲート極は入力端に接続され、ソース極は前記第13の薄膜トランジスタのゲート極に接続され、ドレイン極は前記第2のスキャン方向選択信号入力端に接続される第18の薄膜トランジスタと、
ゲート極は第2のリセット信号入力端に接続され、ソース極は低レベルに接続され、ドレイン極は前記第13の薄膜トランジスタのゲート極に接続される第19の薄膜トランジスタと、
ゲート極は第3のリセット信号入力端に接続され、ソース極は低レベルに接続され、ドレイン極は前記第13の薄膜トランジスタのゲート極に接続される第20の薄膜トランジスタと、を有することを特徴とするシフトレジスタ。 - ディスプレイであって、請求項1ないし6のいずれかに記載のシフトレジスタを有することを特徴とするディスプレイ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210123468.0 | 2012-04-24 | ||
CN201210123468.0A CN102708818B (zh) | 2012-04-24 | 2012-04-24 | 一种移位寄存器和显示器 |
PCT/CN2012/086797 WO2013159543A1 (zh) | 2012-04-24 | 2012-12-17 | 一种移位寄存器和显示器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015519679A JP2015519679A (ja) | 2015-07-09 |
JP2015519679A5 JP2015519679A5 (ja) | 2016-01-28 |
JP6219930B2 true JP6219930B2 (ja) | 2017-10-25 |
Family
ID=46901524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015507340A Active JP6219930B2 (ja) | 2012-04-24 | 2012-12-17 | シフトレジスタ及びディスプレイ |
Country Status (6)
Country | Link |
---|---|
US (1) | US9064592B2 (ja) |
EP (1) | EP2846332B1 (ja) |
JP (1) | JP6219930B2 (ja) |
KR (1) | KR101564818B1 (ja) |
CN (1) | CN102708818B (ja) |
WO (1) | WO2013159543A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102708818B (zh) * | 2012-04-24 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种移位寄存器和显示器 |
CN103065578B (zh) | 2012-12-13 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路和显示装置 |
CN103021466B (zh) | 2012-12-14 | 2016-08-03 | 京东方科技集团股份有限公司 | 移位寄存器及其工作方法、栅极驱动装置、显示装置 |
CN103050106B (zh) | 2012-12-26 | 2015-02-11 | 京东方科技集团股份有限公司 | 栅极驱动电路、显示模组和显示器 |
TWI520493B (zh) * | 2013-02-07 | 2016-02-01 | 友達光電股份有限公司 | 移位暫存電路以及削角波形產生方法 |
CN103151011B (zh) * | 2013-02-28 | 2016-04-27 | 北京京东方光电科技有限公司 | 一种移位寄存器单元及栅极驱动电路 |
CN103198781B (zh) * | 2013-03-01 | 2015-04-29 | 合肥京东方光电科技有限公司 | 移位寄存器单元、栅极驱动装置及显示装置 |
CN103236273B (zh) * | 2013-04-16 | 2016-06-22 | 北京京东方光电科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
CN103247276B (zh) | 2013-04-25 | 2015-03-18 | 北京京东方光电科技有限公司 | 栅极驱动电路和阵列基板 |
CN103366704B (zh) | 2013-07-10 | 2015-08-19 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及栅极驱动电路、显示装置 |
CN104425035B (zh) | 2013-08-29 | 2017-07-28 | 北京京东方光电科技有限公司 | 移位寄存器单元、移位寄存器及显示装置 |
CN103927960B (zh) * | 2013-12-30 | 2016-04-20 | 上海中航光电子有限公司 | 一种栅极驱动装置和显示装置 |
CN103714781B (zh) * | 2013-12-30 | 2016-03-30 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
CN105095001B (zh) | 2014-05-08 | 2018-01-30 | 中国银联股份有限公司 | 分布式环境下虚拟机异常恢复方法 |
CN103996370B (zh) * | 2014-05-30 | 2017-01-25 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 |
CN104091573B (zh) * | 2014-06-18 | 2016-08-17 | 京东方科技集团股份有限公司 | 一种移位寄存单元、栅极驱动装置、显示面板和显示装置 |
CN104464600B (zh) | 2014-12-26 | 2017-02-01 | 合肥鑫晟光电科技有限公司 | 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置 |
CN104537991B (zh) * | 2014-12-30 | 2017-04-19 | 深圳市华星光电技术有限公司 | 正反向扫描的栅极驱动电路 |
CN104700806B (zh) | 2015-03-26 | 2017-01-25 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 |
CN105185349B (zh) * | 2015-11-04 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种移位寄存器、栅极集成驱动电路及显示装置 |
CN105529006A (zh) * | 2016-01-25 | 2016-04-27 | 武汉华星光电技术有限公司 | 一种栅极驱动电路以及液晶显示器 |
CN105575315B (zh) | 2016-02-26 | 2018-01-23 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极扫描电路和显示装置 |
CN105590612B (zh) * | 2016-03-22 | 2018-01-16 | 京东方科技集团股份有限公司 | 一种移位寄存器及驱动方法、栅极驱动电路和显示装置 |
CN105741808B (zh) * | 2016-05-04 | 2018-02-16 | 京东方科技集团股份有限公司 | 栅极驱动电路、阵列基板、显示面板及其驱动方法 |
CN105845097A (zh) * | 2016-06-15 | 2016-08-10 | 京东方科技集团股份有限公司 | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 |
CN106486085A (zh) * | 2017-01-03 | 2017-03-08 | 京东方科技集团股份有限公司 | 移位寄存器电路、驱动方法、goa电路和显示装置 |
CN108269539B (zh) * | 2017-01-03 | 2019-10-29 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路以及异常情况处理方法 |
CN106504720B (zh) * | 2017-01-04 | 2022-08-23 | 合肥鑫晟光电科技有限公司 | 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置 |
CN107123391B (zh) * | 2017-07-07 | 2020-02-28 | 京东方科技集团股份有限公司 | 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置 |
KR102316100B1 (ko) * | 2017-07-26 | 2021-10-25 | 엘지디스플레이 주식회사 | 전계발광표시장치 및 이의 구동방법 |
CN107331418B (zh) * | 2017-07-31 | 2020-06-19 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 |
CN107492338A (zh) * | 2017-10-13 | 2017-12-19 | 京东方科技集团股份有限公司 | 一种栅极驱动电路及显示装置 |
CN108257568B (zh) * | 2018-02-01 | 2020-06-12 | 京东方科技集团股份有限公司 | 移位寄存器、栅极集成驱动电路、显示面板及显示装置 |
CN108470535A (zh) * | 2018-06-11 | 2018-08-31 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置 |
CN112309335B (zh) * | 2019-07-31 | 2021-10-08 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
WO2022085988A1 (ko) | 2020-10-20 | 2022-04-28 | 삼성전자주식회사 | 디스플레이 장치 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001273785A (ja) | 2000-03-29 | 2001-10-05 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
KR100745406B1 (ko) * | 2002-06-10 | 2007-08-02 | 삼성전자주식회사 | 양방향 쉬프트 기능을 가지는 비정질-실리콘 박막트랜지스터 게이트 구동 쉬프트 레지스터 |
KR100917009B1 (ko) * | 2003-02-10 | 2009-09-10 | 삼성전자주식회사 | 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터 |
KR101107703B1 (ko) * | 2005-05-26 | 2012-01-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
TWI316219B (en) * | 2005-08-11 | 2009-10-21 | Au Optronics Corp | A three-level driving shift register |
TWI320564B (en) * | 2005-08-25 | 2010-02-11 | Au Optronics Corp | A shift register driving method |
JP2007317288A (ja) * | 2006-05-25 | 2007-12-06 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
KR20080006037A (ko) * | 2006-07-11 | 2008-01-16 | 삼성전자주식회사 | 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법 |
JP5079301B2 (ja) | 2006-10-26 | 2012-11-21 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
JP4912186B2 (ja) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
KR101437867B1 (ko) * | 2007-10-16 | 2014-09-12 | 삼성디스플레이 주식회사 | 표시 장치와 그 구동 장치 및 구동 방법 |
US7831010B2 (en) * | 2007-11-12 | 2010-11-09 | Mitsubishi Electric Corporation | Shift register circuit |
TWI354994B (en) * | 2007-11-16 | 2011-12-21 | Au Optronics Corp | Switch set of bi-directional shift register module |
CN101645308B (zh) * | 2008-08-07 | 2012-08-29 | 北京京东方光电科技有限公司 | 包括多个级电路单元的移位寄存器 |
US8023611B2 (en) * | 2008-09-17 | 2011-09-20 | Au Optronics Corporation | Shift register with embedded bidirectional scanning function |
US20100067646A1 (en) * | 2008-09-17 | 2010-03-18 | Au Optronics Corporation | Shift register with embedded bidirectional scanning function |
EP2234100B1 (en) * | 2009-03-26 | 2016-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
KR101573460B1 (ko) * | 2009-04-30 | 2015-12-02 | 삼성디스플레이 주식회사 | 게이트 구동회로 |
CN102012591B (zh) * | 2009-09-04 | 2012-05-30 | 北京京东方光电科技有限公司 | 移位寄存器单元及液晶显示器栅极驱动装置 |
CN102024500B (zh) * | 2009-09-10 | 2013-03-27 | 北京京东方光电科技有限公司 | 移位寄存器单元及液晶显示器栅极驱动装置 |
US8102962B2 (en) * | 2010-01-11 | 2012-01-24 | Au Optronics Corporation | Bidrectional shifter register and method of driving same |
TWI433459B (zh) * | 2010-07-08 | 2014-04-01 | Au Optronics Corp | 雙向移位暫存器 |
CN102354477A (zh) * | 2011-08-26 | 2012-02-15 | 南京中电熊猫液晶显示科技有限公司 | 具双向扫描功能的闸极电路 |
CN102708818B (zh) * | 2012-04-24 | 2014-07-09 | 京东方科技集团股份有限公司 | 一种移位寄存器和显示器 |
CN102903322B (zh) * | 2012-09-28 | 2015-11-11 | 合肥京东方光电科技有限公司 | 移位寄存器及其驱动方法和阵列基板、显示装置 |
-
2012
- 2012-04-24 CN CN201210123468.0A patent/CN102708818B/zh active Active
- 2012-12-17 WO PCT/CN2012/086797 patent/WO2013159543A1/zh active Application Filing
- 2012-12-17 EP EP12852439.4A patent/EP2846332B1/en active Active
- 2012-12-17 US US13/995,672 patent/US9064592B2/en active Active
- 2012-12-17 KR KR1020137015276A patent/KR101564818B1/ko active IP Right Grant
- 2012-12-17 JP JP2015507340A patent/JP6219930B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR101564818B1 (ko) | 2015-10-30 |
JP2015519679A (ja) | 2015-07-09 |
CN102708818B (zh) | 2014-07-09 |
US9064592B2 (en) | 2015-06-23 |
EP2846332A1 (en) | 2015-03-11 |
KR20140001949A (ko) | 2014-01-07 |
EP2846332B1 (en) | 2019-07-17 |
CN102708818A (zh) | 2012-10-03 |
EP2846332A4 (en) | 2015-12-23 |
WO2013159543A1 (zh) | 2013-10-31 |
US20140072093A1 (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6219930B2 (ja) | シフトレジスタ及びディスプレイ | |
EP3306602B1 (en) | Shift register, gate electrode drive circuit and display device | |
CN104700806B (zh) | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 | |
KR102080730B1 (ko) | 양방향 스캐닝 게이트 구동 회로 | |
US9626895B2 (en) | Gate driving circuit | |
CN106847225B (zh) | 显示装置以及栅极驱动电路和驱动单元 | |
CN107633834B (zh) | 移位寄存单元、其驱动方法、栅极驱动电路及显示装置 | |
CN102982777B (zh) | 显示装置的栅极驱动电路 | |
US10283030B2 (en) | Shift register, gate driver, display panel and driving method | |
WO2017185590A1 (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法和显示装置 | |
WO2016150061A1 (zh) | 一种移位寄存器、栅极驱动电路、显示面板及显示装置 | |
US10950153B2 (en) | Scan driving circuit and driving method thereof, array substrate and display device | |
WO2014169536A1 (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
JP6650518B2 (ja) | 液晶表示装置用goa回路 | |
TWI473069B (zh) | 閘極驅動裝置 | |
WO2014169626A1 (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
JP2008108374A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP2018516384A (ja) | Goa回路及び液晶表示装置 | |
CN102903322A (zh) | 移位寄存器及其驱动方法和阵列基板、显示装置 | |
US20140313174A1 (en) | Shift register, scan signal line driver circuit, display panel and display device | |
CN108154836B (zh) | 一种移位寄存器单元及其驱动方法、栅极驱动电路 | |
WO2019100822A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
WO2017008488A1 (zh) | 移位寄存单元、移位寄存器、栅极驱动电路和显示装置 | |
WO2013002229A1 (ja) | シフトレジスタ、走査信号線駆動回路、表示パネル、及び表示装置 | |
KR20050001790A (ko) | 액정표시장치의 구동장치 및 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170727 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170928 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6219930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |