KR101564818B1 - 시프트 레지스터 및 디스플레이 - Google Patents

시프트 레지스터 및 디스플레이 Download PDF

Info

Publication number
KR101564818B1
KR101564818B1 KR1020137015276A KR20137015276A KR101564818B1 KR 101564818 B1 KR101564818 B1 KR 101564818B1 KR 1020137015276 A KR1020137015276 A KR 1020137015276A KR 20137015276 A KR20137015276 A KR 20137015276A KR 101564818 B1 KR101564818 B1 KR 101564818B1
Authority
KR
South Korea
Prior art keywords
tft
gate
shift register
input terminal
pull
Prior art date
Application number
KR1020137015276A
Other languages
English (en)
Other versions
KR20140001949A (ko
Inventor
구왕리앙 샹
한승우
지아양 쟈오
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20140001949A publication Critical patent/KR20140001949A/ko
Application granted granted Critical
Publication of KR101564818B1 publication Critical patent/KR101564818B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 종래 시프트 레지스터가 단지 정방향 스캔 구동만을 수행할 수 있고, 양방향 스캔 구동을 수행할 수 없는 문제점을 해결하기 위한 시프트 레지스터를 제공한다. 시프트 레지스터는 제1 TFT, 제2 TFT, 리셋 유닛, 및 풀업 유닛을 포함한다. 본 발명은 시프트 레지스터를 포함하는 디스플레이를 더 제공한다. 시프트 레지스터 및 디스플레이는 양방향 스캔 구동을 달성할 수 있다.

Description

시프트 레지스터 및 디스플레이{A SHIFT REGISTER AND A DISPLAY}
본 발명은 디스플레이 기술 분야에 관한 것으로서, 더 상세하게는 시프트 레지스터 및 디스플레이에 관한 것이다.
시프트 레지스터는 게이트 라인들에 구동 신호들을 제공하는데 사용되며 복수의 스테이지에 배열된 복수의 시프트 레지스터 유닛들을 포함한다.
도 1a는 종래 기술의 시프트 레지스터 유닛의 개략적 구조도이며, 도 1b는 도 1a에 도시된 시프트 레지스터 유닛의 타이밍 순차도이다. 도 1a에 도시된 바와 같이, 시프트 레지스터 유닛은 12개의 박막 트랜지스터(TFT) 및 스토리지 커패시터를 포함하며, 이 시프트 레지스터 유닛으로 이루어지는 시프트 레지스터는 정방향 스캔 구동(forward scanning driving)만을 수행할 수 있고, 양방향 스캔 구동(bi-directional scanning driving)을 실현할 수 없다.
본 발명의 실시예들은 종래 시프트 레지스터가 단지 정방향 스캔 구동만을 수행할 수 있고, 양방향 스캔 구동을 수행할 수 없다는 문제점을 해결하기 위한 시프트 레지스터를 제공하며, 그 시프트 레지스터를 포함하는 디스플레이를 더 제공한다.
일 양태에 따르면, 복수의 스테이지에서의 복수의 시프트 레지스터 유닛들을 포함하는 시프트 레지스터를 제공하는데, 각각의 스테이지에서의 시프트 레지스터 유닛은:
구동 입력 신호 및 스캔 방향 선택 신호의 제어 하에서 풀업 노드를 충방전하기 위한 제1 박막 트랜지스터(TFT) - 제1 TFT는 정방향 스캔 구동 중에 풀업 노드를 충전하도록 스테이지에서의 시프트 레지스터 유닛의 시작 스위치 역할을 하고, 역방향 스캔 구동 중에 풀업 노드를 방전하도록 스테이지에서의 시프트 레지스터 유닛의 리셋 스위치 역할을 함 - ;
제1 리셋 신호 및 스캔 방향 선택 신호의 제어 하에서 풀업 노드를 충방전하기 위한 제2 TFT - 제2 TFT는 정방향 스캔 구동 중에 풀업 노드를 방전하도록 스테이지에서의 시프트 레지스터 유닛의 리셋 스위치 역할을 하고, 역방향 스캔 구동 중에 풀업 노드를 충전하도록 스테이지에서의 시프트 레지스터 유닛의 시작 스위치 역할을 함 - ;
풀업 노드 및 출력 단자를 리셋하기 위한 리셋 유닛; 및
출력 단계 중에 출력 단자에서 전위를 풀업하기 위한 풀업 유닛을 포함한다.
일례에서, 제1 TFT의 게이트는 입력 단자에 접속되고, 제1 TFT의 소스는 풀업 노드에 접속되고, 제1 TFT의 드레인은 제1 스캔 방향 선택 신호 입력 단자에 접속되고;
제2 TFT의 게이트는 제1 리셋 신호 입력 단자에 접속되고, 제2 TFT의 소스는 풀업 노드에 접속되고, 제2 TFT의 드레인은 제1 스캔 방향 선택 신호 입력 단자에 접속된다.
일례에서, 풀업 유닛은:
스토리지 커패시터의 제1 단자에 접속된 게이트, 출력 단자에 접속된 소스, 및 제1 클럭 신호 입력 단자에 접속된 드레인을 갖는 제3 TFT; 및
풀업 노드에 접속된 제1 단자 및 출력 단자에 접속된 제2 단자를 갖는 스토리지 커패시터를 포함할 수 있다.
일 실시예에서, 리셋 유닛은:
제2 클럭 신호 입력 단자에 접속된 게이트, 로우 레벨에 접속된 소스, 및 출력 단자에 접속된 드레인을 갖는 제4 TFT;
풀다운-다운 제어 노드에 접속된 게이트, 풀다운 노드에 접속된 소스, 및 제2 클럭 신호 입력 단자에 접속된 드레인을 갖는 제5 TFT;
풀업 노드에 접속된 게이트, 로우 레벨에 접속된 소스, 및 풀다운 노드에 접속된 드레인을 갖는 제6 TFT;
제2 클럭 신호 입력 단자에 접속된 게이트 및 드레인, 및 풀다운 제어 노드에 접속된 소스를 갖는 제7 TFT;
풀업 노드에 접속된 게이트, 로우 레벨에 접속된 소스, 및 풀다운 제어 노드에 접속된 드레인을 갖는 제8 TFT;
풀다운 노드에 접속된 게이트, 로우 레벨에 접속된 소스, 및 풀업 노드에 접속된 드레인을 갖는 제9 TFT; 및
풀다운 노드에 접속된 게이트, 로우 레벨에 접속된 소스, 및 출력 단자에 접속된 드레인을 갖는 제10 TFT를 포함할 수 있다.
다른 실시예에서, 각 스테이지에서의 시프트 레지스터 유닛은 출력 단자가 리셋 유닛에 의해 리셋되도록 보장하기 위한 제1 리셋 제어 유닛을 포함할 수도 있다.
일례에서, 제1 리셋 제어 유닛은:
제1 리셋 신호 입력 단자에 접속된 게이트, 로우 레벨에 접속된 소스, 및 출력 단자에 접속된 드레인을 갖는 제11 TFT; 및
입력 단자에 접속된 게이트, 로우 레벨에 접속된 소스, 및 출력 단자에 접속된 드레인을 갖는 제12 TFT를 포함할 수 있다.
다른 실시예에서, 리셋 유닛은:
풀다운 제어 노드에 접속된 게이트, 풀다운 노드에 접속된 소스, 및 제2 클럭 신호 입력 단자에 접속된 드레인을 갖는 제5 TFT;
풀업 노드에 접속된 게이트, 로우 레벨에 접속된 소스, 및 풀다운 노드에 접속된 드레인을 갖는 제6 TFT;
제2 클럭 신호 입력 단자에 접속된 게이트 및 드레인, 및 풀다운 제어 노드에 접속된 소스를 갖는 제7 TFT;
풀업 노드에 접속된 게이트, 로우 레벨에 접속된 소스, 및 풀다운 제어 노드에 접속된 드레인을 갖는 제8 TFT;
풀다운 노드에 접속된 게이트, 로우 레벨에 접속된 소스, 및 풀업 노드에 접속된 드레인을 갖는 제9 TFT;
풀다운 노드에 접속된 게이트, 로우 레벨에 접속된 소스, 및 출력 단자에 접속된 드레인을 갖는 제10 TFT; 및
제2 리셋 제어 유닛에 접속된 게이트, 로우 레벨에 접속된 소스, 및 출력 단자에 접속된 드레인을 갖는 제13 TFT를 포함하고;
제2 리셋 제어 유닛은 출력 단자가 리셋 유닛에 의해 리셋되는 것을 보장하기 위해 사용된다.
일례에서, 제2 리셋 제어 유닛은:
제1 리셋 신호 입력 단자에 접속된 게이트, 제13 TFT의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자에 접속된 드레인을 갖는 제14 TFT;
입력 단자에 접속된 게이트, 제13 TFT의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자에 접속된 드레인을 갖는 제15 TFT; 및
제1 스캔 방향 선택 신호 입력 단자에 접속된 게이트, 로우 레벨에 접속된 소스, 및 제13 TFT의 게이트에 접속된 드레인을 갖는 제16 TFT를 포함할 수 있다.
다른 실시예에서, 제2 리셋 제어 유닛은:
제1 리셋 신호 입력 단자에 접속된 게이트, 제13 TFT의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자에 접속된 드레인을 갖는 제17 TFT;
입력 단자에 접속된 게이트, 제13 TFT의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자에 접속된 드레인을 갖는 제18 TFT;
제2 리셋 신호 입력 단자에 접속된 게이트, 로우 레벨에 접속된 소스, 및 제13 TFT의 게이트에 접속된 드레인을 갖는 제19 TFT; 및
제3 리셋 신호 입력 단자에 접속된 게이트, 로우 레벨에 접속된 소스, 및 제13 TFT의 게이트에 접속된 드레인을 갖는 제20 TFT를 포함할 수 있다.
다른 양태에 따르면, 전술한 시프트 레지스터들 중 어느 하나를 포함하는 디스플레이가 제공된다.
본 발명의 실시예들에 따른 시프트 레지스터 및 디스플레이는 양방향 스캔 구동을 달성할 수 있다.
도 1a는 종래 기술의 시프트 레지스터 유닛의 개략적 구조도이다.
도 1b는 도 1a에 도시된 시프트 레지스터 유닛의 구동 타이밍 순차도이다.
도 2a는 본 발명의 일실시예에 따른 시프트 레지스터 유닛의 개략적 구조도이다.
도 2b는 본 발명의 일실시예에 따른 다른 시프트 레지스터 유닛의 개략적 구조도이다.
도 3은 본 발명의 특정 실시예 1에 따른 시프트 레지스터 유닛의 개략적 구조도이다.
도 4는 도 3에 도시된 시프트 레지스터 유닛을 포함하는 시프트 레지스터의 개략적 구조도이다.
도 5는 도 4에 도시된 시프트 레지스터의 정방향 스캔 구동을 위한 타이밍 순차도이다.
도 6은 도 4에 도시된 시프트 레지스터의 역방향 스캔 구동을 위한 타이밍 순차도이다.
도 7은 본 발명의 특정 실시예 2에 따른 시프트 레지스터 유닛의 개략적 구조도이다.
도 8은 도 7에 도시된 시프트 레지스터 유닛을 포함하며 5개의 구동 신호를 갖는 시프트 레지스터의 개략적 구조도이다.
도 9는 도 8에 도시된 시프트 레지스터의 정방향 스캔 구동을 위한 타이밍 순차도이다.
도 10은 도 8에 도시된 시프트 레지스터의 역방향 스캔 구동을 위한 타이밍 순차도이다.
도 11은 도 7에 도시된 시프트 레지스터 유닛을 포함하며 6개의 구동 신호를 갖는 시프트 레지스터의 개략적 구조도이다.
도 12는 도 11에 도시된 시프트 레지스터의 정방향 스캔 구동을 위한 타이밍 순차도이다.
도 13은 도 11에 도시된 시프트 레지스터의 역방향 스캔 구동을 위한 타이밍 순차도이다.
도 14는 본 발명의 특정 실시예 3에 따른 시프트 레지스터 유닛의 개략적 구조도이다.
도 15는 도 14에 도시된 시프트 레지스터 유닛을 포함하며 4개의 구동 신호를 갖는 시프트 레지스터의 개략적 구조도이다.
도 16은 본 발명의 특정 실시예 4에 따른 시프트 레지스터 유닛의 개략적 구조도이다.
도 17은 도 16에 도시된 시프트 레지스터 유닛을 포함하며 4개의 구동 신호를 갖는 시프트 레지스터의 개략적 구조도이다.
본 발명의 실시예들의 해결해야 할 기술적 문제, 기술적 해결 방안, 및 이점들을 더 명확하게 하기 위해, 첨부 도면들과 연계하여 본 발명의 실시예들에 대해 설명할 것이다.
본 발명의 실시예에서, 도 2a에 도시된 바와 같이, 복수의 스테이지에서의 복수의 시프트 레지스터 유닛을 포함하는 시프트 레지스터가 제공되는데, 각 스테이지에서의 시프트 레지스터 유닛은:
구동 입력 신호 및 스캔 방향 선택 신호의 제어 하에서 풀업 노드(PU)를 충방전하기 위한 제1 박막 트랜지스터(TFT)(T1) - 제1 TFT(T1)는 정방향 스캔 구동 중에 풀업 노드(PU)를 충전하기 위한 스테이지에서의 시프트 레지스터 유닛의 시작 스위치 역할을 하고, 역방향 스캔 구동 중에 풀업 노드(PU)를 방전하기 위한 스테이지에서의 시프트 레지스터 유닛의 리셋 스위치 역할을 함 - ;
제1 리셋 신호 및 스캔 방향 선택 신호의 제어 하에서 풀업 노드(PU)를 충방전하기 위한 제2 TFT(T2) - 제2 TFT(T2)는 정방향 스캔 구동 중에 풀업 노드(PU)를 방전하기 위한 스테이지에서의 시프트 레지스터 유닛의 리셋 스위치 역할을 하고, 역방향 스캔 구동 중에 풀업 노드(PU)를 충전하기 위한 스테이지에서의 시프트 레지스터 유닛의 시작 스위치 역할을 함 - ;
풀업 노드(PU) 및 출력 단자(OUT)를 리셋하기 위한 리셋 유닛;
출력 단계 중에 출력 단자(OUT)에서 전위를 풀업하기 위한 풀업 유닛을 포함한다.
일례에서, 도 2a에 도시된 바와 같이, 제1 TFT(T1)의 게이트는 입력 단자(INPUT)에 접속되고, 제1 TFT(T1)의 소스는 풀업 노드(PU)에 접속되고, 제1 TFT(T1)의 드레인은 제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속되며;
제2 TFT(T2)의 게이트는 제1 리셋 신호 입력 단자(RESET)에 접속되고, 제2 TFT(T2)의 소스는 풀업 노드(PU)에 접속되며, 제2 TFT(T2)의 드레인은 제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속된다.
일례에서, 도 2b에 도시된 바와 같이, 풀업 유닛은:
스토리지 커패시터(C1)의 제1 단자에 접속된 게이트, 출력 단자(OUT)에 접속된 소스, 및 제1 클럭 신호 입력 단자(CLK)에 접속된 드레인을 갖는 제3 TFT(T3)를 포함하고;
스토리지 커패시터(C1)는 풀업 노드(PU)에 접속된 제1 단자 및 출력 단자(OUT)에 접속된 제2 단자를 갖는다.
본 발명의 전술한 실시예에 의해 제공되는 시프트 레지스터는 양방향 스캔 구동을 달성할 수 있다.
전술한 시프트 레지스터의 특정 구현예들을 아래의 복수의 특정 실시예들로 설명할 것이다.
실시예 1
일례에서, 도 3에 도시된 바와 같이, 전술한 리셋 유닛은:
제2 클럭 신호 입력 단자(CLKB)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 출력 단자(OUT)에 접속된 드레인을 갖는 제4 TFT(T4);
풀다운 제어 노드(PD_CN)에 접속된 게이트, 풀다운 노드(PD)에 접속된 소스, 및 제2 클럭 신호 입력 단자(CLKB)에 접속된 드레인을 갖는 제5 TFT(T5);
풀업 노드(PU)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 풀다운 노드(PD)에 접속된 드레인을 갖는 제6 TFT(T6);
제2 클럭 신호 입력 단자(CLKB)에 접속된 게이트 및 드레인, 및 풀다운 제어 노드(PD_CN)에 접속된 소스를 갖는 제7 TFT(T7);
풀업 노드(PU)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 풀다운 제어 노드(PD_CN)에 접속된 드레인을 갖는 제8 TFT(T8);
풀다운 노드(PD)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 풀업 노드(PU)에 접속된 드레인을 갖는 제9 TFT(T9); 및
풀다운 노드(PD)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 출력 단자(OUT)에 접속된 드레인을 갖는 제10 TFT(T10)를 포함할 수 있다.
이 경우, 도 3에 도시된 시프트 레지스터 유닛을 갖는 시프트 레지스터의 개략적인 구조가 도 4에 도시된 바와 같고, 정방향 스캔 구동의 타이밍 시퀀스가 도 5에 도시된 바와 같고, 역방향 스캔 구동의 타이밍 시퀀스가 도 6에 도시된 바와 같다.
도 4에 도시된 바와 같이, 시프트 레지스터의 주요 특징은, 인접 시프트 레지스터 유닛들의 제1 클럭 신호 입력 단자(CLK) 및 제2 클럭 신호 입력 단자(CLKB)가 구동 신호들(CLK 및 CLKB)에 각각 교번하여 접속되고, 4개의 인접 시프트 레지스터 유닛들의 제1 스캔 방향 선택 신호 입력 단자들(CLK´)은 구동 신호들(clk3 및 clk4)에 각각 접속되며, 여기서 2개의 인접 시프트 레지스터 유닛들은 구동 신호에 접속되고, 다른 2개의 인접 시프트 레지스터 유닛들은 다른 구동 신호(예를 들어, clk3, clk3, clk4, clk4; 또는 clk4, clk4, clk3, clk3; 또는 clk3, clk4, clk4, clk3; 또는 clk4, clk3, clk3, clk4이며, 구동을 위한 타이밍 시퀀스는 특정 접속 방식과 매칭되어야 함)에 접속되며, 시프트 레지스터 유닛의 입력 단자(INPUT)는 이전 스테이지에서의 시프트 레지스터 유닛의 출력 단자(OUT)에 접속되고, 시프트 레지스터 유닛의 제1 리셋 신호 입력 단자(Reset)가 다음 스테이지에서의 시프트 레지스터 유닛의 출력 단자에 접속되고, 제1 스테이지에서의 시프트 레지스터 유닛의 입력 단자(INPUT) 및 최종 스테이지에서의 시프트 레지스터 유닛의 제1 리셋 신호 입력 단자(Reset)가 프레임 시작 신호(STV)에 접속되고(STV_F 및 STV_B는 동일한 신호이거나 상이한 신호일 수 있음), 모든 시프트 레지스터 유닛들의 출력 단자(OUT)가 대응하는 게이트 라인들에 접속되고, 모든 VSS들이 로우 레벨 신호(VSS)에 접속된다.
시프트 레지스터 유닛의 제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속된 구동 신호들은 3개의 요건을 충족시켜야 하는데, 제1 요건은 구동 신호가 스테이지의 입력(INPUT) 단계 동안 하이 레벨에 있다는 것이고, 제2 요건은 구동 신호가 스테이지의 리셋 단계 동안 로우 레벨에 있다는 것이고, 제3 요건은 제1 스테이지 및 최종 스테이지에서의 시프트 레지스터 유닛의 제1 스캔 방향 선택 신호 입력 단자들(CLK´)에 접속된 구동 신호들에서 하나는 하이 레벨에 있고, 다른 하나는 로우 레벨에 있다는 것이다.
도 5에 도시된 바와 같이, 정방향 스캔 구동 중에, 제1 스테이지에서의 시프트 레지스터에서:
INPUT 단계 동안, 즉 신호 STV_F가 하리 레벨이 되면, 제1 TFT(T1)는 턴온되고, 제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속된 clk3 또한 하이 레벨에 있으며, 그 후 PU 노드가 충전된다.
그 후, OUT 단계 동안, 제1 클럭 신호(CLK)는 하이 레벨이 되고, 출력 신호(GL1) 또한 하이 레벨이 되며, 한편 GL1이 제2 스테이지에서의 시프트 레지스터 유닛의 게이트 입력 신호 역할을 하며, 그리고 나서 제2 스테이지에서의 시프트 레지스터 유닛의 제1 TFT(T1) 또한 턴온된다. 이 때, 제2 스테이지에서의 시프트 레지스터 유닛의 제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속된 clk3는 여전히 하이 레벨에 있으며, 이로써 제2 스테이지에서의 시프트 레지스터 유닛의 풀업 노드(PU)가 충전된다.
Reset 단계 동안, 즉 제2 스테이지에서의 시프트 레지스터 유닛의 OUT 단계 동안, GL2가 하이 레벨이 되고, 이로써 제1 스테이지에서의 시프트 레지스터 유닛의 Reset 신호 또한 하이 레벨이 되며, 제2 TFT(T2)가 턴온된다. 이 때, 제1 스테이지에서의 시프트 레지스터 유닛의 제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속된 clk3는 로우 레벨이 되며, 이로써 풀업 노드(PU)는 풀다운되어 리셋된다. 제1 클럭 신호 입력 단자(CLK)가 로우 레벨이 되고, 제2 클럭 신호 입력 단자(CLKB)가 하이 레벨이 되며, 제4 TFT(T4) 및 제7 TFT(T7)가 턴온되고, 제8 TFT(T8) 및 제6 TFT(T6)가 턴오프되고, 풀다운 제어 노드(PD_CN)가 하이 레벨이 되며, 제5 TFT(T5)가 턴온되고, 풀다운 노드(PD) 또한 하이 레벨이 되며, 그 후 제10 TFT(T10) 및 제9 TFT(T9) 또한 턴온되고, 출력 단자(OUT)가 VSS로 풀다운되어 리셋이 달성된다. 그 밖의 다른 레지스터 유닛들은 전술한 시프트 레지스터 유닛과 유사하며, 스캔 제어 신호의 출력이 점차 달성된다.
역방향 스캔 구동 중에, 시프트 레지스터 구동 신호들(CLK 및 CLKB)의 타이밍 시퀀스가 서로 교체되고, 방향 선택 신호들(clk3 및 clk4)이 서로 교체되며, 이들 타이밍 시퀀스는 도 6에 도시된 바와 같다.
역방향 스캔 구동 중에, n번째 스테이지에서의 시프트 레지스터 유닛에서:
INPUT 단계 중에, 즉 신호 STV_B가 하이 레벨이 되는 경우, 제2 TFT(T2)가 턴온된다. 이 때, 제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속된 clk4 또한 하이 레벨에 있으며, 이로써 풀업 노드(PU)가 충전된다.
그 후, OUT 단계 동안, 제2 클럭 신호(CLKB)는 하이 레벨이 되고, 출력 신호(GLn) 또한 하이 레벨이 되며, 한편 GLn이 제n-1번째 스테이지에서의 시프트 레지스터 유닛의 입력 신호 역할을 하며, 그리고 나서 제n-1번째 스테이지에서의 시프트 레지스터 유닛의 제2 TFT(T2) 또한 턴온된다. 이 때, 제n-1번째 스테이지에서의 시프트 레지스터 유닛의 제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속된 clk4는 여전히 하이 레벨에 있으며, 이로써 제n-1번째 스테이지에서의 시프트 레지스터 유닛의 풀업 노드(PU)가 충전된다.
Reset 단계 동안, 즉 제n-1번째 스테이지에서의 시프트 레지스터 유닛의 OUT 단계 동안, GL(n-1)이 하이 레벨이 되고, 그 후 제n번째 스테이지에서의 시프트 레지스터 유닛의 Reset 신호(즉, 제1 입력 신호 단자(INPUT)) 또한 하이 레벨이 되며, 제1 TFT(T1)가 턴온된다. 이 때, 제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속된 clk4는 로우 레벨이 되며, 그리고 나서 풀업 노드(PU)는 풀다운되어 리셋된다. 제2 클럭 신호 입력 단자(CLKB)가 로우 레벨이 되고, 제1 클럭 신호 입력 단자(CLK)가 하이 레벨이 되며, 그리고 나서 제4 TFT(T4) 및 제7 TFT(T7)가 턴온되고, 제8 TFT(T8) 및 제6 TFT(T6)가 턴오프되며, 풀다운 제어 노드(PD_CN)가 하이 레벨이 되고, 제5 TFT(T5)가 턴온되며, 풀다운 노드(PD) 또한 하이 레벨이 되고, 그 후 제10 TFT(T10) 및 제9 TFT(T9) 또한 턴온되며, 출력 단자(OUT)가 VSS로 풀다운되어 리셋이 달성된다. 그 밖의 다른 레지스터 유닛들은 전술한 시프트 레지스터 유닛과 유사하며, 스캔 제어 신호의 출력이 점차 달성된다.
STV_F와 STV_B가 동일한 신호이면, 이들은 STV로 통칭한다. 정방향 스캔 구동 중에, STV가 하이 레벨에 있고, clk3가 하이 레벨에 있으며, 그리고 나서 제1 스테이지의 시프트 레지스터 유닛의 제1 TFT(T1)가 턴온되고, 풀업 노드(PU)가 충전된다. 이 때, clk4는 로우 상태에 있으며, 비록 최종 스테이지에서의 시프트 레지스터 유닛의 제1 TFT(T1) 또한 턴온 될지라도, 풀업 노드(PU)는 충전되지 않고 로우 레벨로 유지되며, 시프트 레지스터 유닛이 시작되지 않을 것이다. 유사하게, 역방향 스캔 구동 중에, 최종 스테이지에서의 시프트 레지스터 유닛이 시작되고, 제1 스테이지에서의 시프트 레지스터 유닛은 시작되지 않는다. 그 결과, 양방향 스캔 구동이 달성될 수 있다.
일 실시예에서, 도 4의 시프트 레지스터 유닛들의 접속 사이클은 4이고, n은 4의 배수이다. 만약 그렇지 않으면, 구동 타이밍 시퀀스 또는 접속 방법이 조정되거나, 하나 이상의 널(null) 시프트 레지스터 유닛들이 추가되어야 하는데, 이로써 스캔 방향 선택 신호를 위한 3개의 요건들이 충족될 수 있다.
또한, 도 3에 도시된 시프트 레지스터 유닛은 2개의 반복 구조들 및 시프트된 구동 클럭 신호들을 사용함으로써 8-클럭 구동을 달성할 수 있는데, 이는 게이트 드라이버의 전력 소비를 효과적으로 감소시킬 수 있다. 스캔 방향 선택 신호들의 개수는 2, 3, 4 또는 그 초과일 수 있으며, 따라서 구동 타이밍 시퀀스 및 접속 방식이 조정되어야 한다.
실시예 2
전술한 바와 같이 각 스테이지에서의 시프트 레지스터 유닛은 도 3에 도시된 구조를 기초로 하여 제1 리셋 제어 유닛이 추가된 구조로 되어, 출력 단자가 도 3에 도시된 리셋 유닛에 의해 리셋되는 것을 보장할 수 있다.
일 실시예에서, 도 7에 도시된 바와 같이, 제1 리셋 제어 유닛은:
제1 리셋 신호 입력 단자(Reset)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 출력 단자(OUT)에 접속된 드레인을 갖는 제11 TFT(T11);
입력 단자(INPUT)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 출력 단자(OUT)에 접속된 드레인을 갖는 제12 TFT(T12)를 포함할 수 있다.
이 때, 도 7에 도시된 시프트 레지스터 유닛을 구비한 5개의 구동 신호(5-클럭)를 갖는 시프트 레지스터의 개략적 구조가 도 8에 도시된 바와 같으며, 정방향 스캔 구동의 타이밍 시퀀스는 도 9에 도시된 바와 같으며, 역방향 스캔 구동의 타이밍 시퀀스는 도 10에 도시된 바와 같다.
도 7에 도시된 시프트 레지스터 유닛을 구비한 6개의 구동 신호(6-클럭)를 갖는 시프트 레지스터의 개략적 구조가 도 11에 도시된 바와 같으며, 정방향 스캔 구동의 타이밍 시퀀스는 도 12에 도시된 바와 같으며, 역방향 스캔 구동의 타이밍 시퀀스는 도 13에 도시된 바와 같다.
제4 TFT(T4)에 인가된 동작 전압이 항상 상대적으로 크고, 그 듀티비(duty ratio)는 약 50%인데, 이는 문턱 전압의 큰 드리프트를 발생시킬 수 있으며, 게이트 구동 안정성에 해롭다. 제11 TFT(T11) 및 제12 TFT(T12)를 추가하여 출력 단자를 신뢰할 수 있게 리셋하고 게이트 구동의 신뢰성을 증가시키는 것을 보장할 수 있다.
일 실시예에서, 출력 단자(OUT)는 정방향 스캔 중에 제11 TFT(T11)에 의해 리셋되고, 역방향 스캔 중에 제12 TFT(T12)에 의해 리셋된다.
실시예 3
일례에서, 리셋 유닛은:
풀다운 제어 노드(PD_CN)에 접속된 게이트, 풀다운 노드(PD)에 접속된 소스, 및 제2 클럭 신호 입력 단자(CLKB)에 접속된 드레인을 갖는 제5 TFT(T5);
풀업 노드(PU)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 풀다운 노드(PD)에 접속된 드레인을 갖는 제6 TFT(T6);
제2 클럭 신호 입력 단자(CLKB)에 접속된 게이트 및 드레인, 및 풀다운 제어 노드(PD_CN)에 접속된 소스를 갖는 제7 TFT(T7);
풀업 노드(PU)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 풀다운 제어 노드(PD_CN)에 접속된 드레인을 갖는 제8 TFT(T8);
풀다운 노드(PD)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 풀업 노드(PU)에 접속된 드레인을 갖는 제9 TFT(T9);
풀다운 노드(PD)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 출력 단자(OUT)에 접속된 드레인을 갖는 제10 TFT(T10); 및
제2 리셋 제어 유닛에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 출력 단자(OUT)에 접속된 드레인을 갖는 제13 TFT(T13)를 더 포함하며,
제2 리셋 제어 유닛은 출력 단자(OUT)가 리셋 유닛에 의해 리셋되는 것을 보장하도록 사용된다.
일 실시예에서, 도 14에 도시된 바와 같이, 전술한 제2 리셋 제어 유닛은:
제1 리셋 신호 입력 단자(Reset)에 접속된 게이트, 제13 TFT(T13)의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자(CLK´B)에 접속된 드레인을 갖는 제14 TFT(T14);
입력 단자(INPUT)에 접속된 게이트, 제13 TFT(T13)의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자(CLK´B)에 접속된 드레인을 갖는 제15 TFT(T15);
제1 스캔 방향 선택 신호 입력 단자(CLK´)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 제13 TFT(T13)의 게이트에 접속된 드레인을 갖는 제16 TFT(T16)를 포함한다.
이 때, 도 14에 도시된 시프트 레지스터 유닛을 구비한 4개의 구동 신호(4-클럭)를 갖는 시프트 레지스터의 개략적 구조가 도 15에 도시된 바와 같으며, 정방향 스캔 구동의 타이밍 시퀀스는 도 5에 도시된 바와 같으며, 역방향 스캔 구동의 타이밍 시퀀스는 도 6에 도시된 바와 같다.
이하, 출력 단자(OUT)가 리셋되는 것을 보장하는 제2 리셋 제어 유닛의 동작 프로세스가 설명될 것이다.
정방향 스캔이 수행될 때:
입력 단계 중에, 제1 리셋 스캔 방향 선택 신호 입력 단자(CLK´) 및 입력 단자(INPUT)가 하이 레벨에 있고, 제2 스캔 방향 선택 신호 입력 단자((CLK´B) 및 제1 리셋 신호 입력 단자(Reset)가 로우 레벨에 있으며, 제14 TFT(T14)가 턴오프되고, 제15 TFT(T15) 및 제16 TFT(T16)이 턴온되며, 제13 TFT(T13)의 게이트가 풀다운됨으로써, 제13 TFT(T13)이 턴오프되고;
OUT 단계 중에, 입력 단자(INPUT) 및 제1 리셋 신호 입력 단자(Reset)는 로우 레벨에 있고(제1 스캔 방향 선택 신호 입력 단자(CLK´) 및 제2 스캔 방향 선택 신호 입력 단자(CLK´B)가 하이 레벨 또는 로우 레벨에 있는지 여부와 무관함), 제14 TFT(T14) 및 제15 TFT(T15)가 턴오프되고(제16 TFT(T16)이 턴온 또는 턴오프되는지 여부와 무관함), 제13 TFT(T13)의 게이트는 로우 레벨로 유지되고, 즉, 제13 TFT(T13)이 오프상태로 유지되고;
Reset 단계 중에, 제2 스캔 방향 선택 신호 입력 단자(CLK´B) 및 제1 리셋 신호 입력 단자(Reset)가 하이 레벨에 있고, 제1 스캔 방향 선택 신호 입력 단자(CLK´) 및 입력 단자(INPUT)가 로우 레벨에 있으며, 제14 TFT(T14)는 턴온되고, 제15 TFT(T15) 및 제16 TFT(T16)은 턴오프되며, 제13 TFT(T13)의 게이트가 하이 레벨이 되고, 즉, 제13 TFT(T13)가 턴온되어 출력 단자(OUT)를 리셋시키고;
비동작 단계 중에, 입력 단자(INPUT)와 제1 리셋 신호 입력 단자(Reset)는 항상 로우 레벨에 있도록 유지되고, 즉 제14 TFT(T14) 및 제15 TFT(T15)가 턴오프되고; 제1 스캔 방향 선택 신호 입력 단자(CLK´)가 하이 레벨이 될 때, 제16 TFT(T16)는 턴온되고, 제13 TFT(T13)의 게이트는 풀다운되며, 즉, 제13 TFT(T13)가 오프 상태로 유지되어, 이로써 제13 TFT(T13)에 인가되는 바이어스 전압이 감소되며, 이로써 제13 TFT(T13)의 수명, 즉 시프트 레지스터의 리셋의 신뢰성을 연장하는데 유리하다.
역방향 스캔은 정방향 스캔과 유사하며, 그 차이점은 주로 구동 신호의 일부를 변화시키는 것이 필요하다는데 있다.
실시예 4
도 16에 도시된 바와 같이, 전술한 제2 리셋 제어 유닛은:
제1 리셋 신호 입력 단자(Reset)에 접속된 게이트, 제13 TFT(T13)의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자(CLK´B)에 접속된 드레인을 갖는 제17 TFT(T17);
입력 단자(INPUT)에 접속된 게이트, 제13 TFT(T13)의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자(CLK´B)에 접속된 드레인을 갖는 제18 TFT(T18);
제2 리셋 신호 입력 단자(Reset2)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 제13 TFT(T13)의 게이트에 접속된 드레인을 갖는 제19 TFT(T19); 및
제3 리셋 신호 입력 단자(Reset3)에 접속된 게이트, 로우 레벨(VSS)에 접속된 소스, 및 제13 TFT(T13)의 게이트에 접속된 드레인을 갖는 제20 TFT(T20)를 포함할 수 있다.
이 때, 도 16에 도시된 시프트 레지스터 유닛을 구비한 4개의 구동 신호(4-클럭)를 갖는 시프트 레지스터의 개략적 구조가 도 17에 도시된 바와 같으며, 정방향 스캔 구동의 타이밍 시퀀스는 도 5에 도시된 바와 같으며, 역방향 스캔 구동의 타이밍 시퀀스는 도 6에 도시된 바와 같다.
도 3에 도시된 시프트 레지스터 유닛에 비해, 도 16에 도시된 시프트 레지스터 유닛은 신뢰성이 더 우수하다는 이점이 있으며, 도 7에 도시된 시프트 레지스터 유닛에 비해, 출력 단자(OUT)를 직접 리셋하도록 TFT들의 개수를 감소시킴으로써, 시프트 레지스터 유닛에 의해 점유되는 영역을 효과적으로 감소시키는 이점을 갖는다(그 이유는 출력 단자(OUT)를 직접 리셋하기 위한 TFT가 상대적으로 더 큰 사이즈를 갖기 때문임).
이하, 출력 단자(OUT)가 리셋되는 것을 보장하는 제2 리셋 제어 유닛의 동작 프로세스가 설명될 것이다.
정방향 스캔이 수행될 때:
입력 이전 단계(pre-input phase) 중에, 입력 단자(INPUT), 제1 리셋 신호 입력 단자(Reset), 및 제3 리셋 신호 입력 단자(Reset3)가 로우 레벨에 있고, 제2 리셋 신호 입력 단자(Reset2)가 하이 레벨에 있으며, 그리고 나서 제17 TFT(T17), 제18 TFT(T18), 및 제20 TFT(T20)가 턴오프되고, 제19 TFT(T19)가 턴온되어, 제13 TFT(T13)의 게이트가 풀다운됨으로써, 제13 TFT(T13)가 턴오프되고;
INPUT 단계 중에, 입력 단자(INPUT)가 하이 레벨에 있고, 제2 스캔 방향 선택 신호 입력 단자(CLK´B), 제1 리셋 신호 입력 단자(Reset), 제2 리셋 신호 입력 단자(Reset2), 및 제3 리셋 신호 입력 단자(Reset3)가 로우 레벨에 있으며, 제17 TFT(T17), 제19 TFT(T19), 및 제20 TFT(T20)가 턴오프되고, 제13 TFT(T13)의 게이트는 여전히 로우 레벨로 유지됨으로써, 제18 TFT(T18)가 턴온됨에도 불구하고 제13 TFT(T13)는 턴오프되고;
OUT 단계 중에, 입력 단자(INPUT), 제1 리셋 신호 입력 단자(Reset), 제2 리셋 신호 입력 단자(Reset2), 및 제3 리셋 신호 입력 단자(Reset3)가 로우 상태에 있고(제2 스캔 방향 선택 신호 입력 단자(CLK´B)가 하이 레벨 또는 로우 레벨에 있는지 여부와 무관함), 제17 TFT(T17), 제18 TFT(T18), 제19 TFT(T19), 및 제20 TFT(T20)가 턴오프되며, 제13 TFT(T13)의 게이트가 로우 레벨로 유지되는데, 즉 제13 TFT(T13)는 오프 상태로 유지되고;
Reset 단계 중에, 제2 스캔 방향 선택 신호 입력 단자(CLK´B) 및 제1 리셋 신호 입력 단자(Reset)가 하이 레벨에 있고, 입력 단자(INPUT), 제2 리셋 신호 입력 단자(Reset2), 및 제3 리셋 신호 입력 단자(Reset3)가 로우 레벨에 있으며, 제17 TFT(T17)가 턴오프되고, 제18 TFT(T18), 제19 TFT(T19), 및 제20 TFT(T20)가 턴오프되어, 제13 TFT(T13)의 게이트가 하이 레벨로 되는데, 즉 제13 TFT(T13)는 턴온되어 출력 단자(OUT)를 리셋하고;
제13 TFT(T13)의 리셋 단계 중에, 입력 단자(INPUT), 제1 리셋 신호 입력 단자(Reset), 제2 리셋 신호 입력 단자(Reset2), 및 제3 리셋 신호 입력 단자(Reset3)가 하이 레벨이 되며, 제17 TFT(T17), 제18 TFT(T18), 및 제19 TFT(T19)가 턴오프되고, 제20 TFT(T20)가 턴온되며, 제13 TFT(T13)의 게이트가 풀다운되고, 제13 TFT(T13)가 턴오프됨으로써, 제13 TFT(T13)를 위한 리셋이 완료되고;
비동작 단계 중에, 입력 단자(INPUT), 제1 리셋 신호 입력 단자(Reset), 제2 리셋 신호 입력 단자(Reset2) 및 제3 리셋 신호 입력 단자(Reset3)가 로우 레벨로 계속 유지되는데, 즉 제17 TFT(T17), 제18 TFT(T18), 제19 TFT(T19), 및 제20 TFT(T20)가 오프 상태로 유지되고, 제13 TFT(T13)의 게이트에서의 전압이 로우 레벨로 유지됨으로써, 제13 TFT(T13)에 인가되는 바이어스 전압이 감소되고, 이로써 제13 TFT(T13)의 수명, 즉 시프트 레지스터의 리셋의 신뢰성을 연장하는데 유리하다.
역방향 스캔은 정방향 스캔과 유사하며, 그 차이점은 주로 구동 신호의 일부를 변화시키는 것이 필요하다는데 있다.
마지막으로, 전술한 여러 실시예에 대한 포괄적인 설명이 주어질 것이다:
도 3 또는 도 7에 도시된 시프트 레지스터 유닛을 채택한 (또는 동일 또는 유사한 인터페이스를 갖는) 시프트 레지스터는 도 4에 도시된 구조뿐 아니라, 도 8 또는 도 11에 도시된 구조 또는 그로부터 도출되는 구조를 채택할 수 있다.
도 4에 비해, 방향 선택 신호(clk5)가 도 8에 추가되며, 그 접속 관계가 도 8에 도시된다. 이러한 구조를 위한 구동 타이밍 시퀀스가 도 9 및 도 10에 도시된다. 특정 구동 프로세스는 도 3의 구조의 프로세스와 유사하다. 역방향 스캔 구동이 수행되는 경우, 시프트 레지스터 구동 신호들(CLK 및 CLKB)의 타이밍 시퀀스가 상호 변경되고, 방향 선택 신호들(clk3 및 clk5)이 상호 변경되며, 특정 타이밍 시퀀스는 도 9 및 도 10에 도시된다. 하나의 이점은 각 선택 신호(clkx)에 접속된 유닛들의 개수가 감소(n/2로부터 n/3이 됨)함으로써, 스토리지 커패시터에 의해 발생하는 전력 소비가 감소한다는 것이며, 다른 이점은 시프트 레지스터 유닛이 동작하지 않고 있는 경우 스캔 방향 선택 신호의 듀티비가 감소(50%로부터 33%가 됨)함으로써, 우발적으로 턴온될 가능성이 효과적으로 감소하여 신뢰성이 증가한다는 것이다.
도 4에 비해, 2개의 스캐닝 방향 선택 신호들(clk5 및 clk6)이 도 11에 추가되며, 그 접속 관계가 도 11에 도시된다. 이러한 구조의 구동 타이밍 시퀀스가 도 12 및 도 13에 도시된다. 특정 구동 프로세스는 도 3에 있는 구조의 프로세스와 유사하다. 역방향 스캔 구동이 수행되는 경우, 시프트 레지스터 구동 신호들(CLK 및 CLKB)의 타이밍 시퀀스가 상호 변경되고, 방향 선택 신호들(clk3 및 clk6)이 상호 변경되며, 방향 선택 신호들(clk4 및 clk5)이 상호 변경되고, 특정 타이밍 시퀀스는 도 12 및 도 13에 도시된다. 하나의 이점은 각 스캔 방향 선택 신호(clkx)에 접속된 유닛들의 개수가 감소(n/2로부터 n/4이 됨)함으로써, 스토리지 커패시터에 의해 발생하는 전력 소비가 감소할 수 있다는 것이고, 다른 이점은 시프트 레지스터 유닛이 동작하지 않고 있는 경우 방향 선택 신호의 듀티비가 감소(50%로부터 25%가 됨) 할 수 있음으로써, 우발적으로 턴온될 가능성이 효과적으로 감소하여 신뢰성이 증가할 수 있다는 것이다.
도 14에 도시된 시프트 레지스터 유닛을 채택한 (또는 동일 또는 유사한 인터페이스를 갖는) 시프트 레지스터는 도 15에 도시된 구조뿐 아니라, 도 8 또는 도 11에 도시된 구조 또는 그로부터 도출되는 구조를 채택할 수 있다.
도 16에 도시된 시프트 레지스터 유닛을 채택한 (또는 동일 또는 유사한 인터페이스를 갖는) 시프트 레지스터는 도 17에 도시된 구조뿐 아니라, 도 8 또는 도 11에 도시된 구조 또는 그로부터 도출되는 구조를 채택할 수 있으며, 더 우수한 안정성이라는 이점을 갖는다.
또한, 본 발명의 일 실시예에 따르면, 본 발명의 실시예들에 따른 전술된 시프트 레지스터들 중 어느 하나를 포함하는 디스플레이가 제공된다.
전술한 설명은 본 발명의 실시예들을 단지 예시하기 위한 것으로서 본 발명의 범위를 제한하지 않는다. 당업자에게는 다음의 청구항에 의해 정의되는 본 발명의 사상 및 범위에서 벗어나지 않고, 전술한 실시예들에 대한 다양한 변형, 변경, 및 균등을 가할 수 있음이 자명하다. 이러한 변형 및 변경은 본 발명의 사상 및 범위에 포함되어야 한다.

Claims (10)

  1. 복수의 스테이지에서의 복수의 시프트 레지스터 유닛들을 포함하는 시프트 레지스터로서, 상기 각 스테이지에서의 상기 시프트 레지스터 유닛은,
    구동 입력 신호 및 스캔 방향 선택 신호의 제어 하에서 풀업 노드(pulling-up node)를 충방전하기 위한 제1 박막 트랜지스터(TFT) - 상기 제1 TFT는 정방향 스캔 구동 중에 상기 풀업 노드를 충전하도록 상기 스테이지에서의 상기 시프트 레지스터 유닛의 시작 스위치 역할을 하고, 역방향 스캔 구동 중에 상기 풀업 노드를 방전하도록 상기 스테이지에서의 상기 시프트 레지스터 유닛의 리셋 스위치 역할을 함 -;
    제1 리셋 신호 및 상기 스캔 방향 선택 신호의 제어 하에서 상기 풀업 노드를 충방전하기 위한 제2 TFT - 상기 제2 TFT는 정방향 스캔 구동 중에 상기 풀업 노드를 방전하도록 상기 스테이지에서의 상기 시프트 레지스터 유닛의 리셋 스위치 역할을 하고, 역방향 스캔 구동 중에 상기 풀업 노드를 충전하도록 상기 스테이지에서의 상기 시프트 레지스터 유닛의 시작 스위치 역할을 함 -;
    상기 풀업 노드 및 출력 단자를 리셋하기 위한 리셋 유닛; 및
    출력 단계 중에 상기 출력 단자에서 전위(potential)를 풀업하기 위한 풀업 유닛을 포함하며,
    상기 리셋 유닛은,
    풀다운 제어 노드에 접속된 게이트, 풀다운 노드에 접속된 소스, 및 제2 클럭 신호 입력 단자에 접속된 드레인을 갖는 제5 TFT;
    상기 풀업 노드에 접속된 게이트, 로우 레벨에 접속된 소스, 및 상기 풀다운 노드에 접속된 드레인을 갖는 제6 TFT;
    상기 제2 클럭 신호 입력 단자에 접속된 게이트 및 드레인, 및 상기 풀다운 제어 노드에 접속된 소스를 갖는 제7 TFT;
    상기 풀업 노드에 접속된 게이트, 상기 로우 레벨에 접속된 소스, 및 상기 풀다운 제어 노드에 접속된 드레인을 갖는 제8 TFT;
    상기 풀다운 노드에 접속된 게이트, 상기 로우 레벨에 접속된 소스, 및 상기 풀업 노드에 접속된 드레인을 갖는 제9 TFT;
    상기 풀다운 노드에 접속된 게이트, 상기 로우 레벨에 접속된 소스, 및 상기 출력 단자에 접속된 드레인을 갖는 제10 TFT; 및
    제2 리셋 제어 유닛에 접속된 게이트, 상기 로우 레벨에 접속된 소스, 및 상기 출력 단자에 접속된 드레인을 갖는 제13 TFT를 포함하고,
    상기 제2 리셋 제어 유닛은 상기 출력 단자가 상기 리셋 유닛에 의해 리셋되는 것을 보장하기 위해 사용되는, 시프트 레지스터.
  2. 제1항에 있어서,
    상기 제1 TFT의 게이트는 시프트 레지스터 유닛의 입력 단자에 접속되고, 상기 제1 TFT의 소스는 풀업 노드에 접속되고, 상기 제1 TFT의 드레인은 제1 스캔 방향 선택 신호 입력 단자에 접속되며; 및
    상기 제2 TFT의 게이트는 제1 리셋 신호 입력 단자에 접속되고, 상기 제2 TFT의 소스는 상기 풀업 노드에 접속되고, 상기 제2 TFT의 드레인은 상기 제1 스캔 방향 선택 신호 입력 단자에 접속되는, 시프트 레지스터.
  3. 제1항에 있어서,
    상기 풀업 유닛은,
    스토리지 커패시터의 제1 단자에 접속된 게이트, 상기 출력 단자에 접속된 소스, 및 제1 클럭 신호 입력 단자에 접속된 드레인을 갖는 제3 TFT; 및
    상기 풀업 노드에 접속된 상기 제1 단자 및 상기 출력 단자에 접속된 제2 단자를 갖는 상기 스토리지 커패시터를 포함하는, 시프트 레지스터.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제2항에 있어서,
    상기 제2 리셋 제어 유닛은,
    상기 제1 리셋 신호 입력 단자에 접속된 게이트, 상기 제13 TFT의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자에 접속된 드레인을 갖는 제14 TFT;
    상기 시프트 레지스터 유닛의 입력 단자에 접속된 게이트, 상기 제13 TFT의 게이트에 접속된 소스, 및 상기 제2 스캔 방향 선택 신호 입력 단자에 접속된 드레인을 갖는 제15 TFT; 및
    상기 제1 스캔 방향 선택 신호 입력 단자에 접속된 게이트, 상기 로우 레벨에 접속된 소스, 및 상기 제13 TFT의 게이트에 접속된 드레인을 갖는 제16 TFT를 포함하는, 시프트 레지스터.
  9. 제2항에 있어서,
    상기 제2 리셋 제어 유닛은,
    상기 제1 리셋 신호 입력 단자에 접속된 게이트, 상기 제13 TFT의 게이트에 접속된 소스, 및 제2 스캔 방향 선택 신호 입력 단자에 접속된 드레인을 갖는 제17 TFT;
    상기 시프트 레지스터 유닛의 입력 단자에 접속된 게이트, 상기 제13 TFT의 게이트에 접속된 소스, 및 상기 제2 스캔 방향 선택 신호 입력 단자에 접속된 드레인을 갖는 제18 TFT;
    제2 리셋 신호 입력 단자에 접속된 게이트, 상기 로우 레벨에 접속된 소스, 및 상기 제13 TFT의 게이트에 접속된 드레인을 갖는 제19 TFT; 및
    제3 리셋 신호 입력 단자에 접속된 게이트, 상기 로우 레벨에 접속된 소스, 및 상기 제13 TFT의 게이트에 접속된 드레인을 갖는 제20 TFT를 포함하는 시프트 레지스터.
  10. 제1항 내지 제3항 중 어느 하나에 기재된 상기 시프트 레지스터를 포함하는 디스플레이.
KR1020137015276A 2012-04-24 2012-12-17 시프트 레지스터 및 디스플레이 KR101564818B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210123468.0 2012-04-24
CN201210123468.0A CN102708818B (zh) 2012-04-24 2012-04-24 一种移位寄存器和显示器
PCT/CN2012/086797 WO2013159543A1 (zh) 2012-04-24 2012-12-17 一种移位寄存器和显示器

Publications (2)

Publication Number Publication Date
KR20140001949A KR20140001949A (ko) 2014-01-07
KR101564818B1 true KR101564818B1 (ko) 2015-10-30

Family

ID=46901524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015276A KR101564818B1 (ko) 2012-04-24 2012-12-17 시프트 레지스터 및 디스플레이

Country Status (6)

Country Link
US (1) US9064592B2 (ko)
EP (1) EP2846332B1 (ko)
JP (1) JP6219930B2 (ko)
KR (1) KR101564818B1 (ko)
CN (1) CN102708818B (ko)
WO (1) WO2013159543A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12046185B2 (en) 2020-10-20 2024-07-23 Samsung Electronics Co., Ltd. Display apparatus

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102708818B (zh) 2012-04-24 2014-07-09 京东方科技集团股份有限公司 一种移位寄存器和显示器
CN103065578B (zh) * 2012-12-13 2015-05-13 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
CN103021466B (zh) * 2012-12-14 2016-08-03 京东方科技集团股份有限公司 移位寄存器及其工作方法、栅极驱动装置、显示装置
CN103050106B (zh) 2012-12-26 2015-02-11 京东方科技集团股份有限公司 栅极驱动电路、显示模组和显示器
TWI520493B (zh) * 2013-02-07 2016-02-01 友達光電股份有限公司 移位暫存電路以及削角波形產生方法
CN103151011B (zh) * 2013-02-28 2016-04-27 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103198781B (zh) * 2013-03-01 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动装置及显示装置
CN103236273B (zh) * 2013-04-16 2016-06-22 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN103247276B (zh) 2013-04-25 2015-03-18 北京京东方光电科技有限公司 栅极驱动电路和阵列基板
CN103366704B (zh) 2013-07-10 2015-08-19 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示装置
CN104425035B (zh) * 2013-08-29 2017-07-28 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器及显示装置
CN103714781B (zh) * 2013-12-30 2016-03-30 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN103927960B (zh) * 2013-12-30 2016-04-20 上海中航光电子有限公司 一种栅极驱动装置和显示装置
CN105095001B (zh) 2014-05-08 2018-01-30 中国银联股份有限公司 分布式环境下虚拟机异常恢复方法
CN103996370B (zh) * 2014-05-30 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN104091573B (zh) * 2014-06-18 2016-08-17 京东方科技集团股份有限公司 一种移位寄存单元、栅极驱动装置、显示面板和显示装置
CN104464600B (zh) * 2014-12-26 2017-02-01 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN104537991B (zh) * 2014-12-30 2017-04-19 深圳市华星光电技术有限公司 正反向扫描的栅极驱动电路
CN104700806B (zh) 2015-03-26 2017-01-25 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105185349B (zh) * 2015-11-04 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN105529006A (zh) * 2016-01-25 2016-04-27 武汉华星光电技术有限公司 一种栅极驱动电路以及液晶显示器
CN105575315B (zh) * 2016-02-26 2018-01-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极扫描电路和显示装置
CN105590612B (zh) 2016-03-22 2018-01-16 京东方科技集团股份有限公司 一种移位寄存器及驱动方法、栅极驱动电路和显示装置
CN105741808B (zh) * 2016-05-04 2018-02-16 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示面板及其驱动方法
CN105845097A (zh) * 2016-06-15 2016-08-10 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN108269539B (zh) * 2017-01-03 2019-10-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路以及异常情况处理方法
CN106486085A (zh) * 2017-01-03 2017-03-08 京东方科技集团股份有限公司 移位寄存器电路、驱动方法、goa电路和显示装置
CN106504720B (zh) * 2017-01-04 2022-08-23 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN107123391B (zh) * 2017-07-07 2020-02-28 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
KR102316100B1 (ko) * 2017-07-26 2021-10-25 엘지디스플레이 주식회사 전계발광표시장치 및 이의 구동방법
CN107331418B (zh) * 2017-07-31 2020-06-19 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN107492338A (zh) * 2017-10-13 2017-12-19 京东方科技集团股份有限公司 一种栅极驱动电路及显示装置
CN108257568B (zh) * 2018-02-01 2020-06-12 京东方科技集团股份有限公司 移位寄存器、栅极集成驱动电路、显示面板及显示装置
CN108470535A (zh) * 2018-06-11 2018-08-31 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置
CN112309335B (zh) 2019-07-31 2021-10-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273785A (ja) 2000-03-29 2001-10-05 Casio Comput Co Ltd シフトレジスタ及び電子装置
US20110057926A1 (en) 2009-09-10 2011-03-10 Beijing Boe Optoelectronics Technology Co., Ltd. Shift register unit and gate drive device for liquid crystal display
US20110058640A1 (en) * 2009-09-04 2011-03-10 Beijing Boe Optoelectronics Technology Co., Ltd. Shift register unit and gate drive device for liquid crystal display

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745406B1 (ko) * 2002-06-10 2007-08-02 삼성전자주식회사 양방향 쉬프트 기능을 가지는 비정질-실리콘 박막트랜지스터 게이트 구동 쉬프트 레지스터
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR101107703B1 (ko) * 2005-05-26 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터
TWI316219B (en) * 2005-08-11 2009-10-21 Au Optronics Corp A three-level driving shift register
TWI320564B (en) * 2005-08-25 2010-02-11 Au Optronics Corp A shift register driving method
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
KR20080006037A (ko) * 2006-07-11 2008-01-16 삼성전자주식회사 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
JP5079301B2 (ja) * 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101437867B1 (ko) * 2007-10-16 2014-09-12 삼성디스플레이 주식회사 표시 장치와 그 구동 장치 및 구동 방법
US7831010B2 (en) * 2007-11-12 2010-11-09 Mitsubishi Electric Corporation Shift register circuit
TWI354994B (en) * 2007-11-16 2011-12-21 Au Optronics Corp Switch set of bi-directional shift register module
CN101645308B (zh) 2008-08-07 2012-08-29 北京京东方光电科技有限公司 包括多个级电路单元的移位寄存器
US8023611B2 (en) * 2008-09-17 2011-09-20 Au Optronics Corporation Shift register with embedded bidirectional scanning function
US20100067646A1 (en) * 2008-09-17 2010-03-18 Au Optronics Corporation Shift register with embedded bidirectional scanning function
EP2234100B1 (en) * 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
US8102962B2 (en) * 2010-01-11 2012-01-24 Au Optronics Corporation Bidrectional shifter register and method of driving same
TWI433459B (zh) * 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
CN102354477A (zh) * 2011-08-26 2012-02-15 南京中电熊猫液晶显示科技有限公司 具双向扫描功能的闸极电路
CN102708818B (zh) 2012-04-24 2014-07-09 京东方科技集团股份有限公司 一种移位寄存器和显示器
CN102903322B (zh) * 2012-09-28 2015-11-11 合肥京东方光电科技有限公司 移位寄存器及其驱动方法和阵列基板、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273785A (ja) 2000-03-29 2001-10-05 Casio Comput Co Ltd シフトレジスタ及び電子装置
US20110058640A1 (en) * 2009-09-04 2011-03-10 Beijing Boe Optoelectronics Technology Co., Ltd. Shift register unit and gate drive device for liquid crystal display
US20110057926A1 (en) 2009-09-10 2011-03-10 Beijing Boe Optoelectronics Technology Co., Ltd. Shift register unit and gate drive device for liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12046185B2 (en) 2020-10-20 2024-07-23 Samsung Electronics Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
US20140072093A1 (en) 2014-03-13
EP2846332B1 (en) 2019-07-17
KR20140001949A (ko) 2014-01-07
US9064592B2 (en) 2015-06-23
JP6219930B2 (ja) 2017-10-25
CN102708818A (zh) 2012-10-03
WO2013159543A1 (zh) 2013-10-31
CN102708818B (zh) 2014-07-09
JP2015519679A (ja) 2015-07-09
EP2846332A1 (en) 2015-03-11
EP2846332A4 (en) 2015-12-23

Similar Documents

Publication Publication Date Title
KR101564818B1 (ko) 시프트 레지스터 및 디스플레이
US10222904B2 (en) Shift register and driving method thereof, gate driving circuit and display device
EP3306602B1 (en) Shift register, gate electrode drive circuit and display device
KR102080730B1 (ko) 양방향 스캐닝 게이트 구동 회로
US10002675B2 (en) Shift register unit, gate driving circuit and driving method, and display apparatus
EP3611720A1 (en) Shift register unit, gate driving circuit, and driving method
CN104700806B (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN107863057B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及相关装置
CN102654982B (zh) 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
CN108932933B (zh) 移位寄存器、栅极驱动电路、显示装置
EP3214616B1 (en) Goa unit and drive method, goa circuit, and display device
US10283030B2 (en) Shift register, gate driver, display panel and driving method
EP2189987B1 (en) Shift register
US20160351156A1 (en) Shift register unit, gate driving circuit, driving method thereof and display panel
US20180286302A1 (en) Shift registers, driving methods thereof, and gate driving circuits
EP2498260A1 (en) Shift register and the scanning signal line driving circuit provided there with, and display device
KR101639496B1 (ko) 시프트 레지스터, 게이트 구동 회로, 어레이 기판, 및 디스플레이 디바이스
CN105118414A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN102651187B (zh) 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
CN104810003A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106782663B (zh) 一种移位寄存器及栅极驱动电路
CN108154836B (zh) 一种移位寄存器单元及其驱动方法、栅极驱动电路
KR102098133B1 (ko) 시프트 레지스터 회로, ｇｏａ 회로, 및 디스플레이 장치와 그 구동 방법
KR20050001790A (ko) 액정표시장치의 구동장치 및 구동방법
CN113870755A (zh) 栅极驱动单元、栅极驱动电路、驱动方法及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant