JP6134598B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6134598B2
JP6134598B2 JP2013147554A JP2013147554A JP6134598B2 JP 6134598 B2 JP6134598 B2 JP 6134598B2 JP 2013147554 A JP2013147554 A JP 2013147554A JP 2013147554 A JP2013147554 A JP 2013147554A JP 6134598 B2 JP6134598 B2 JP 6134598B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
film
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013147554A
Other languages
English (en)
Other versions
JP2014045173A5 (ja
JP2014045173A (ja
Inventor
肇 徳永
肇 徳永
拓哉 半田
拓哉 半田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013147554A priority Critical patent/JP6134598B2/ja
Publication of JP2014045173A publication Critical patent/JP2014045173A/ja
Publication of JP2014045173A5 publication Critical patent/JP2014045173A5/ja
Application granted granted Critical
Publication of JP6134598B2 publication Critical patent/JP6134598B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、酸化物半導体を用いた半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置の範疇に含まれるものである。
絶縁表面を有する基板上に形成された半導体薄膜を用いたトランジスタは、集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。このようなトランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、近年酸化物半導体が注目されている。
酸化物半導体として、例えば酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。チャネル形成領域に酸化物半導体膜を用いてトランジスタなどのスイッチング素子を形成し、アクティブマトリクス型の表示装置を作製する技術も進められている。
特許文献１には、基板上に第１の多元系酸化物半導体層、一元系酸化物半導体層、第２の多元系酸化物半導体層をこの順に積層した３層構造が開示されている。
また、非特許文献１に酸化物半導体を積層させた構造を含むトランジスタが開示されている。
特開２０１１−１５５２４９号公報
Ａｒｏｋｉａ Ｎａｔｈａｎ ｅｔ ａｌ．，"Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ ＴＦＴｓ：Ｐｒｏｇｒｅｓｓ ａｎｄ ｉｓｓｕｅｓ"，ＳＩＤ ２０１２ Ｄｉｇｅｓｔ ｐ．１−４
酸化物半導体膜を用いたトランジスタを作製する場合、以下の問題が生じる。第１に、ボトムゲート構造のトランジスタのゲート絶縁膜に酸化珪素膜を使用した場合、ゲート絶縁膜上に酸化物半導体層を形成する際に酸化珪素膜中の珪素が酸化物半導体層に拡散することが知られている。酸化物半導体層中の珪素が拡散した領域は、トラップ準位を多く含む。このため該領域が光照射を受けると、トランジスタの電流経路（チャネル）に作用して、トランジスタの特性が大きく変動してしまう。このようなトランジスタの劣化を、光ゲートバイアス劣化という。この光ゲートバイアス劣化を抑制するためには、酸化物半導体層中の珪素が拡散した領域が電流経路を構成しないようにする必要がある。このため、ゲート絶縁膜と接する酸化物半導体膜は、バンドギャップが大きく、電子親和力が小さい材料を用いることが求められる。
第２に、保護膜と接する酸化物半導体膜は、膜中に酸素欠損が多い場合には、トランジスタ特性のばらつきが増大するとともに、トランジスタの閾値電圧のマイナスシフト（電圧の負の方向への閾値電圧の移動）によるトランジスタ特性のノーマリオン化等の問題が生じる。このため、保護膜と接する酸化物半導体膜の膜中の酸素欠損を低減することが求められる。
第３に、電流経路を形成する酸化物半導体膜は電界効果移動度が大きいことが重要であり、バンドギャップが小さく、電子親和力が大きい材料を用いることが求められる。
上記のような問題を解消するために、バンドギャップが異なる酸化物半導体層を３層積層させた構造の酸化物半導体膜を用いることができる。３層それぞれの酸化物半導体層は固有の機能を有する。すわなち、酸化物半導体膜を、ゲート絶縁膜と接する酸化物半導体層、酸化物半導体膜を覆う絶縁膜と接する酸化物半導体層、主に電流経路が形成される酸化物半導体層、の３層に分けてそれぞれに要求される物性に合わせた酸化物半導体層を積層させる。換言すると、トランジスタの電流経路として機能する酸化物半導体層を、該酸化物半導体層よりもキャリア密度が低く、チャネルと絶縁膜との界面安定化のための緩衝層として機能する酸化物半導体層により挟む構成とする。当該構成とすることで、チャネルを酸化物半導体層に接する絶縁層の界面から遠ざけた埋め込み型のチャネルを形成することができる。これにより、トランジスタの特性のばらつきが少なく、ノーマリオフであり、また高移動度で高信頼性のトランジスタとすることができる。
上記のように、特にゲート絶縁膜と接する酸化物半導体層はバンドギャップが大きく電子親和力が小さい、つまり電流経路を形成しにくい物性が適していると考えられている。
しかしながら、このような物性を有する酸化物半導体層はエッチャントによるエッチング速度が遅く、その結果、上に積層した他の酸化物半導体層における横方向のエッチングが進行し、エッチング量が非常に多くなってしまう。このため、当該物性を有する下層の酸化物半導体層と、その上に積層した他の酸化物半導体層との平面形状が著しく異なることが問題となる。特に、酸化物半導体膜を微細な島状パターンに加工して、微細な半導体装置を作製することが困難となる。
一方で、酸化物半導体膜をドライエッチングで形成する場合には、次のような問題点が生じる。すなわち、電流経路として機能する酸化物半導体層は、ドライエッチングによる島状パターンへの加工の際に酸素欠損が形成されやすく、特にドライエッチング雰囲気に曝された島状パターンの端部で多くの欠陥が生じる。このため、島状パターンの端部の導電性がＮ型化してしまう。島状パターンの端部でＮ型化が生じると、該部分が寄生チャネルとして作用してトランジスタ特性のばらつきの増加の要因となるとともに、長期間の使用にわたるトランジスタ特性の変動の要因となり得る。このようなドライエッチング雰囲気への曝露により生じる酸素欠損の発生は、特にバンドギャップの小さいチャネルを形成する酸化物半導体層において、トランジスタ特性への影響が顕著である。
そこで、上記課題に鑑み本発明の一態様では、ばらつきの少ないトランジスタ特性を有する酸化物半導体を用いた半導体装置を提供することを課題の一とする。
また、ノーマリオフである酸化物半導体を用いた半導体装置を提供することを課題の一とする。
また、酸化物半導体を用いた電界効果移動度の高い半導体装置を提供することを課題の一とする。
また、酸化物半導体材料からなる微細な島状のパターンを用いて形成された半導体装置を提供することを課題の一とする。
また、上記の課題の一に係る半導体装置を作製する方法を提供することを課題の一とする。
酸化物半導体膜を用いたトランジスタにおいて、ゲート絶縁膜と接する第１の酸化物半導体層として、バンドギャップが大きく、電子親和力が小さい、すなわち電流経路を形成しにくい物性の酸化物半導体層を配置する。またトランジスタを保護するトランジスタ上方の絶縁膜と接する第３の酸化物半導体層として、酸素欠損の少ない酸化物半導体層を配置する。そして、第１の酸化物半導体層と第３の酸化物半導体層の間に高移動度を得るための主としてチャネル形成領域として機能する、バンドギャップが小さく、電子親和力が大きい第２の酸化物半導体層を配置する。これによって、キャリアが、酸化物半導体膜と接する上下の絶縁層から離れた領域を流れる構造（埋め込み型のチャネル）とすることができる。第２の酸化物半導体層を埋め込み型のチャネルとすることで、高い電界効果移動度を実現することができる。
また、上記の構造を作製するにあたり、第２の酸化物半導体層及び第３の酸化物半導体層をウエットエッチングによってパターニングを行う際に、フォトレジスト膜よりも第２の酸化物半導体層及び第３の酸化物半導体層の端部が十分内側に位置するまでエッチングする。さらに、そのフォトレジスト膜を用いて異方性のドライエッチングによって第１の酸化物半導体層をパターニングする。このとき、チャネルを形成する第２の酸化物半導体層の端部がドライエッチングに曝されないため、端部がＮ型化されず、トランジスタ特性のばらつき低減、及び長期間の使用にわたるトランジスタ特性の変動抑制の効果が得られる。
すなわち、本発明の一態様は、導電膜上の絶縁膜と、絶縁膜上の酸化物半導体膜と、を有し、酸化物半導体膜は、第１の酸化物半導体層と、第１の酸化物半導体層上の第２の酸化物半導体層と、第２の酸化物半導体層上の第３の酸化物半導体層と、を有し、第２の酸化物半導体層の伝導帯下端のエネルギー準位は、第１及び第３の酸化物半導体層の伝導帯下端のエネルギー準位よりも低く、第２の酸化物半導体層の端部は、第１の酸化物半導体層の端部より内側に位置している半導体装置である。
別言すれば、第１の酸化物半導体層の端部は、第２の酸化物半導体層の端部よりも外側に突出している。また、第３の酸化物半導体層の端部は、第２の酸化物半導体層の端部と一致又は概略一致する。ここで概略一致するとは、同一のウエットエッチング処理によりおおよそ第３の酸化物半導体層の端部と第２の酸化物半導体層の端部とが揃うことを趣旨とするものであり、第２の酸化物半導体層の材質と第３の酸化物半導体層との材質の違いによるエッチングレートの差により、第３の酸化物半導体層の端部が第２の酸化物半導体層の端部よりも僅かに内側に位置し、又は第３の酸化物半導体層の端部が第２の酸化物半導体層の端部よりも僅かに外側に位置することを許容するものである。
また、他の構成としては、第３の酸化物半導体層の端部は、第２の酸化物半導体層の端部及び第１の酸化物半導体層の端部よりも外側に位置する。この場合、第１の酸化物半導体層の端部及び第２の酸化物半導体層の端部は、第３の酸化物半導体層に接している構成となる。
また、本発明の一態様は、導電膜上に絶縁膜を形成し、絶縁膜上に、第１の酸化物半導体層を形成し、第１の酸化物半導体層上に、第２の酸化物半導体層を形成し、第２の酸化物半導体層上に、第３の酸化物半導体層を形成し、第３の酸化物半導体層上にフォトレジスト膜を形成し、フォトレジスト膜をマスクにして、第３の酸化物半導体層及び第２の酸化物半導体層をウエットエッチングし、フォトレジスト膜をマスクにして、第１の酸化物半導体層をドライエッチングし、ウエットエッチングは、第３の酸化物半導体層及び第２の酸化物半導体層の端部が、フォトレジスト膜の端部より内側に位置するまで行う半導体装置の作製方法である。
また、本発明の一態様は、導電膜上に絶縁膜を形成し、絶縁膜上に、第１の酸化物半導体層を形成し、第１の酸化物半導体層上に、第２の酸化物半導体層を形成し、第２の酸化物半導体層上にフォトレジスト膜を形成し、フォトレジスト膜をマスクにして、第２の酸化物半導体層をウエットエッチングし、フォトレジスト膜をマスクにして、第１の酸化物半導体層をドライエッチングし、フォトレジスト膜を除去した後、第２の酸化物半導体層上に、第３の酸化物半導体層を形成し、ウエットエッチングは、第２の酸化物半導体層の端部が、フォトレジスト膜の端部より内側に位置するまで行う半導体装置の作製方法である。
ここで、第１及び第３の酸化物半導体層は、少なくともインジウム及びガリウムを含み、かつ、インジウム含有量はガリウム含有量以下である原子数比であり、第２の酸化物半導体層は、少なくともインジウム及びガリウムを含み、インジウム含有量はガリウム含有量よりも大きい原子数比であることが好ましい。
本発明の一態様により、ばらつきの少ないトランジスタ特性を有する酸化物半導体を用いた半導体装置を提供することができる。
また本発明の一態様により、ノーマリオフである酸化物半導体を用いた半導体装置を提供することができる。
また本発明の一態様により、酸化物半導体を用いた電界効果移動度の高い半導体装置を提供することができる。
また本発明の一態様により、酸化物半導体材料からなる微細な島状のパターンを用いて形成された半導体装置を提供することができる。
また本発明の一態様により、上記の半導体装置を作製する方法を提供することができる。
半導体装置の一態様を示す平面図及び断面図。 酸化物半導体膜の一態様を示すバンド図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の一態様を示す断面図。 （Ａ）平板状のスパッタリング粒子の模式図。（Ｂ）成膜中のモデルを示す図。（Ｃ）平板状のスパッタリング粒子の状態を示すモデル図。 （Ａ）成膜中のモデルを示す図。（Ｂ）平板状のスパッタリング粒子の酸素が放出される状態を示すモデル図。 （Ａ）及び（Ｂ）成膜中のモデルを示す図。（Ｃ）平板状のスパッタリング粒子の状態を示すモデル図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 電子機器を示す図。 電子機器を示す図。 ウエットエッチング処理における酸化物半導体膜のエッチングレートを示す図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本実施の形態では、半導体装置の一形態を、図１及び図２を用いて説明する。本実施の形態では、半導体装置の一例として、酸化物半導体層を有するボトムゲート型のトランジスタを示す。
図１にトランジスタ１００の構成例を示す。図１（Ａ）は、トランジスタ１００の平面図を示し、図１（Ｂ）は、図１（Ａ）のＸ１−Ｘ２における断面図を示し、図１（Ｃ）は、図１（Ａ）のＹ１−Ｙ２における断面図を示す。
図１に示すトランジスタ１００は、絶縁表面を有する基板１０１上に設けられたゲート電極として機能する第１の導電膜１０２と、第１の導電膜１０２上のゲート絶縁膜として機能する第１の絶縁膜１０３と、第１の絶縁膜１０３と接し、第１の導電膜１０２と重畳する酸化物半導体膜１０４と、酸化物半導体膜１０４と電気的に接続しソース電極又はドレイン電極として機能する第２の導電膜１０５ａ、１０５ｂとを含む。また、第２の導電膜１０５ａ及び１０５ｂを覆い、酸化物半導体膜１０４と接する第２の絶縁膜１０６をトランジスタ１００の構成要素としてもよい。トランジスタ１００のチャネル長は、例えば１μｍ以上とすることができる。
本実施の形態において、第１の絶縁膜１０３は、第１の導電膜１０２と接する絶縁層１０３ａと、絶縁層１０３ａ上に設けられ、酸化物半導体膜１０４と接する絶縁層１０３ｂとの積層構造とする。また、第２の絶縁膜１０６は、第２の導電膜１０５ａ及び１０５ｂと接する絶縁層１０６ａと、絶縁層１０６ａ上の絶縁層１０６ｂとの積層構造とする。
酸化物半導体膜１０４は、第１の絶縁膜１０３に接する第１の酸化物半導体層１０４ａと、第１の酸化物半導体層１０４ａ上に接する第２の酸化物半導体層１０４ｂと、第２の酸化物半導体層１０４ｂ上に接し、第２の導電膜１０５ａ及び１０５ｂと接する第３の酸化物半導体層１０４ｃと、を含む。
図２は、酸化物半導体膜１０４のエネルギーバンド構造の一例であり、伝導帯下端（Ｅｃ）とフェルミ準位（Ｅｆ）との関係を示す。
酸化物半導体膜１０４において、第１の酸化物半導体層１０４ａと第３の酸化物半導体層１０４ｃとに挟まれた第２の酸化物半導体層１０４ｂは、第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃよりも高い導電率σを有し（すなわち、バンドギャップが小さい。）、チャネルとして機能する。
第２の酸化物半導体層１０４ｂは、第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃよりもキャリア密度が高く、第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃと比較してフェルミ準位（Ｅｆ）が伝導帯下端（Ｅｃ）に近い位置にある。
第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃは、第２の酸化物半導体層１０４ｂを挟んで伝導帯下端が凹型のエネルギーバンド図を構成するように、材料、組成、結晶状態等を適宜選択する。例えば、第２の酸化物半導体層１０４ｂを構成する金属酸化物よりも導電率の小さい金属酸化物を用いて第１の酸化物半導体層１０４ａ及び／又は第３の酸化物半導体層１０４ｃを形成する。このように、第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃの伝導帯下端のエネルギー準位よりも、第２の酸化物半導体層１０４ｂの伝導帯下端のエネルギー準位を下げて、伝導帯下端にエネルギー差を設ける。これによって、キャリアが、酸化物半導体膜と接する絶縁層１０３ｂ及び１０６ａから離れた領域を流れる構造（埋め込み型のチャネル）とすることができる。第２の酸化物半導体層１０４ｂを埋め込みチャネルとすることで、キャリアの界面散乱が低減され、高い電界効果移動度を実現することができる。
また、酸化物半導体膜１０４の上層又は下層に接する絶縁層と、チャネルとの界面を安定化することができ、チャネル側界面及びバックチャネル側界面に形成されうるトラップ準位の影響を低減することができる。チャネル側界面でのトラップ準位の影響を低減することで、トランジスタの劣化、特に光負バイアス劣化等の光劣化を防止し、信頼性の高いトランジスタとすることができる。また、バックチャネル側界面におけるトラップ準位の影響を低減することで、トランジスタの閾値電圧を制御することができる。
なお、第１の酸化物半導体層１０４ａと第２の酸化物半導体層１０４ｂの間、又は、第３の酸化物半導体層１０４ｃと第２の酸化物半導体層１０４ｂの間に生じる伝導帯下端のエネルギー差（ビルトインポテンシャル）は、０．０５ｅＶ以上であることが好ましく、０．１ｅＶ以上であることがより好ましい。
第１の酸化物半導体層１０４ａの材料としては、Ｍ１ａＭ２ｂＭ３ｃＯｘ（ａは０以上２以下の実数、ｂは０より大きく５以下の実数、ｃは０以上５以下の実数、ｘは任意の実数）で表記できる材料を用い、構成元素Ｍ２は酸化物半導体の酸素欠損を減らすためのスタビライザとして、Ｇａ、Ｍｇ、Ｈｆ、Ａｌ、Ｚｒ、Ｓｎなどを用いることができる。また、他のスタビライザとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。構成元素Ｍ１はインジウムなどを用いる。構成元素Ｍ３は亜鉛などを用いる。
代表的には、第１の酸化物半導体層１０４ａは、酸化ガリウム膜、酸化ガリウム亜鉛膜、または構成元素Ｍ２が構成元素Ｍ１より多くなる組成の材料膜を用いる。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のスパッタリングターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：４：２の原子数比のスパッタリングターゲットやＩｎ：Ｇａ：Ｚｎ＝１：５：４の原子数比のスパッタリングターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる。また、第１の酸化物半導体層１０４ａの形成時において、希ガスよりも酸素を多く含む混合雰囲気、好ましくは酸素雰囲気（酸素１００％）でのスパッタ法で成膜することが好ましく、得られる第１の酸化物半導体層１０４ａはｉ型酸化物半導体層とよぶこともできる。ｉ型酸化物半導体層は、酸化物半導体層の主成分以外の不純物が極力含まれないように高純度化し、ｉ型（真性半導体）にし又はｉ型に近づけている。これにより、フェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同等のレベルに到達させることができる。
第１の酸化物半導体層１０４ａを設け、チャネルと絶縁層との界面でのキャリアの捕獲を抑制することで、トランジスタの光劣化（例えば、光負バイアス劣化）を低減することができ、信頼性の高いトランジスタを得ることができる。
なお、一般的に、酸化物半導体膜は、スパッタリング法を用いて成膜されることが多い。一方で、酸化物半導体膜のスパッタリングの際にイオン化された希ガス元素（例えば、アルゴン）や、スパッタリングターゲット表面からはじき飛ばされた元素が、ゲート絶縁膜などの酸化物半導体膜の被形成面となる膜の構成元素をはじき飛ばしてしまうことがある。このようにして被形成面となる膜からはじき飛ばされた元素は、酸化物半導体膜に不純物元素として取り込まれてしまい、特に酸化物半導体膜の被形成面近傍には、不純物元素が高い濃度で取り込まれるおそれがある。また、不純物元素が酸化物半導体膜の被形成面近傍に残存すると、当該酸化物半導体膜が高抵抗化してしまい、トランジスタの電気特性の低下の要因となる。
しかしながら、チャネルが形成される第２の酸化物半導体層１０４ｂと、絶縁層１０３ｂとの間に第１の酸化物半導体層１０４ａを有することで、第１の絶縁膜１０３の構成元素がチャネルまで拡散することを抑制することができる。すなわち、第１の酸化物半導体層１０４ａは、第１の絶縁膜１０３の構成元素（例えば、シリコン）を不純物として含む場合がある。第１の酸化物半導体層１０４ａを含むことで、トランジスタ１００の電気特性をより安定化することができ、信頼性の高い半導体装置を提供することができる。
第２の酸化物半導体層１０４ｂは、Ｍ４ｄＭ５ｅＭ６ｆＯｘ（ｄは０より大きく５以下の実数、ｅは０以上３以下の実数、ｆは０より大きく５以下の実数、ｘは任意の正数）で表記できる材料を用いる。構成元素Ｍ５は酸化物半導体の酸素欠損を減らすためのスタビライザとして、Ｇａ、Ｍｇ、Ｈｆ、Ａｌ、Ｚｒ、Ｓｎなどを用いることができる。また、他のスタビライザとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。構成元素Ｍ４はインジウムなどを用いる。構成元素Ｍ６は亜鉛などを用いる。代表的には構成元素Ｍ４が構成元素Ｍ５より多くなる組成の材料膜を用いる。例えば、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のスパッタリングターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる。また、第２の酸化物半導体層の形成時において、窒素を含む混合雰囲気や、一酸化二窒素を含む混合雰囲気でのスパッタ法で成膜することもできる。得られる酸化物半導体層は、第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃよりもキャリア密度が高く、導電率σを大きくすることができる。
従って、第２の酸化物半導体層１０４ｂをチャネルとするトランジスタ１００は、高い電界効果移動度を実現することができる。
第３の酸化物半導体層１０４ｃは、Ｍ７ｇＭ８ｈＭ９ｉＯｘ（ｇは０以上２以下の実数、ｈは０より大きく５以下の実数、ｉは０以上５以下の実数、ｘは任意の実数）で表記できる材料を用いる。構成元素Ｍ８は酸化物半導体の酸素欠損を減らすためのスタビライザとして、Ｇａ、Ｍｇ、Ｈｆ、Ａｌ、Ｚｒ、Ｓｎなどを用いることができる。また、他のスタビライザとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。構成元素Ｍ７はインジウムなどを用いる。構成元素Ｍ９は亜鉛などを用いる。代表的には構成元素Ｍ７が構成元素Ｍ８とほぼ同じ組成の材料膜を用いる。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のスパッタリングターゲットを用いて成膜されるＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる。また、第３の酸化物半導体層の形成時において、希ガスよりも酸素を多く含む混合雰囲気、好ましくは酸素雰囲気（酸素１００％）でのスパッタ法で成膜することが好ましく、得られる酸化物半導体層はｉ型酸化物半導体層とよぶこともできる。
第３の酸化物半導体層１０４ｃは、トランジスタ１００のバックチャネル側界面におけるトラップ準位の影響を低減する。例えば、第３の酸化物半導体層１０４ｃは、第２の導電膜１０５ａ及び１０５ｂの構成元素が第２の酸化物半導体層１０４ｂへと拡散することを防止することができる。すなわち、第３の酸化物半導体層１０４ｃは、第２の導電膜１０５ａ及び１０５ｂの構成元素（例えば、銅）を不純物として含むことがある。第３の酸化物半導体層１０４ｃを設けることで、トランジスタ１００のチャネルにおいてトラップ準位が形成されることを抑制することができるため、トラップ準位に起因するＳ値の増大の抑制、及び／又は、閾値電圧の制御を可能とすることができる。第３の酸化物半導体層１０４ｃによって閾値電圧を制御することで、ノーマリオフのトランジスタを実現することができる。
このような３層構造を用いてチャネル形成領域となる第２の酸化物半導体層１０４ｂの導電率を高め、トランジスタを構成した場合、第２の酸化物半導体層１０４ｂとドレイン電極との距離、すなわち第３の酸化物半導体層１０４ｃの膜厚が支配的となり、見かけ上、順方向に対してはチャネル長が短縮されたとみなせる。よってトランジスタのオン特性を向上することができる。また、逆方向については、第３の酸化物半導体層１０４ｃは空乏化して十分に低いオフ電流を実現することができる。
なお、第２の酸化物半導体層１０４ｂの伝導帯下端のエネルギー準位が第１の酸化物半導体層１０４ａの伝導帯下端のエネルギー準位よりも低い材料であればよく、それぞれ上述の材料の組成を適宜調節すればよい。また、第２の酸化物半導体層１０４ｂの伝導帯下端のエネルギー準位が第３の酸化物半導体層１０４ｃの伝導帯下端のエネルギー準位よりも低い材料であればよく、それぞれ上述の材料の組成を適宜調節すればよい。
チャネル側界面のトラップ準位の影響を低減し、トランジスタの電気特性を安定化させる第１の酸化物半導体層１０４ａの膜厚は、３ｎｍ以上２０ｎｍ以下とすることが好ましく、５ｎｍ以上１０ｎｍ以下とすることがより好ましい。第１の酸化物半導体層１０４ａを上述の膜厚で設けることで、第１の酸化物半導体層１０４ａに、第１の絶縁膜１０３の構成元素が不純物として含有した場合であっても、該不純物がチャネルとして機能する第２の酸化物半導体層１０４ｂへと達することを抑制することができる。また、チャネルとして機能する第２の酸化物半導体層１０４ｂの膜厚は、１０ｎｍ以上４０ｎｍ以下とすることが好ましく、１５ｎｍ以上３０ｎｍ以下とすることがより好ましい。また、バックチャネル側界面のトラップ準位の影響を低減し、閾値電圧を制御する第３の酸化物半導体層１０４ｃの膜厚は、１０ｎｍ以上４０ｎｍ以下とすることが好ましく、１５ｎｍ以上３０ｎｍ以下とすることがより好ましい。
なお、上述したように、第３の酸化物半導体層１０４ｃの膜厚は、トランジスタ１００の実質的なチャネル長となりうる。よって、ノーマリオフのトランジスタを実現するためには、第３の酸化物半導体層１０４ｃの膜厚は厚いことが好ましい。また、第１の絶縁膜１０３と接する第１の酸化物半導体層１０４ａの膜厚が厚すぎると、電流が第１の酸化物半導体層１０４ａ中又は界面を流れてしまうことがある。よって、第１の酸化物半導体層１０４ａの膜厚は、第２の酸化物半導体層１０４ｂの膜厚よりも小さく、第３の酸化物半導体層１０４ｃの膜厚は、第２の酸化物半導体層１０４ｂの膜厚以上であることが好ましい。
第１の酸化物半導体層１０４ａ乃至第３の酸化物半導体層１０４ｃは、構成元素の異なる酸化物半導体を用いてもよいし、構成元素を同一とし、構成元素の原子数比を異ならせてもよい。ただし、トランジスタ１００のチャネルとして機能する第２の酸化物半導体層１０４ｂとしては、電界効果移動度の高い酸化物半導体を適用することが好ましい。
例えば、第１の酸化物半導体層１０４ａ乃至第３の酸化物半導体層１０４ｃとしてインジウム及びガリウムを含有する酸化物半導体を用いる場合、第２の酸化物半導体層１０４ｂとしてインジウム含有量がガリウム含有量よりも大きい原子数比である酸化物半導体を用いることが好ましく、第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃとしては、インジウム含有量がガリウム含有量以下である原子数比である酸化物半導体を用いることが好ましい。
酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向がある。よって、第２の酸化物半導体層１０４ｂにおいて、インジウム含有量をガリウム含有量も大きい原子数比とすることで、インジウム含有量がガリウム含有量以下である原子数比である酸化物と比較して高い電界効果移動度を備えることが可能となる。
また、他の金属元素に対するガリウムの割合が大きいほど、バンドギャップの大きい金属酸化物となるため、インジウム含有量をガリウム含有量以下の原子数比とすることで、第１の酸化物半導体層１０４ａ、第３の酸化物半導体層１０４ｃは第２の酸化物半導体層１０４ｂよりも大きなバンドギャップを有する。よって、第２の酸化物半導体層１０４ｂと第１の酸化物半導体層１０４ａ、第３の酸化物半導体層１０４ｃとの間に効果的に伝導帯下端のエネルギー差を形成するため好ましい。また、ガリウムはインジウムと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、インジウム含有量がガリウム含有量以下である原子数比である金属酸化物はインジウム含有量がガリウム含有量より大きい原子数比である金属酸化物と比較して安定した特性を備える。よって、トランジスタ１００のバックチャネル側をより安定化することが可能となる。なお、第１の酸化物半導体層１０４ａ及び／又は第３の酸化物半導体層１０４ｃとして、酸化ガリウム、又は酸化亜鉛ガリウムを用いてもよい。
例えば、第１の酸化物半導体層１０４ａ乃至第３の酸化物半導体層１０４ｃとして、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いる場合、第１の酸化物半導体層１０４ａ又は第３の酸化物半導体層１０４ｃには、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（＝１／６：３／６：２／６）、Ｉｎ：Ｇａ：Ｚｎ＝２：４：３（＝２／９：４／９：３／９）、あるいはＩｎ：Ｇａ：Ｚｎ＝１：５：３（＝１／９：５／９：３／９）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の金属酸化物を用いることが好ましい。第２の酸化物半導体層１０４ｂには、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２（＝３／６：１／６：２／６）、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３（＝４／９：２／９：３／９）、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３（＝５／９：１／９：３／９）、Ｉｎ：Ｇａ：Ｚｎ＝５：３：４（＝５／１２：３／１２：４／１２）、Ｉｎ：Ｇａ：Ｚｎ＝６：２：４（＝６／１２：２／１２：４／１２）、あるいはＩｎ：Ｇａ：Ｚｎ＝７：１：３（＝７／１１：１／１１：３／１１）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の金属酸化物を用いることが好ましい。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
本実施の形態においては、第１の酸化物半導体層１０４ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物を用い、第２の酸化物半導体層１０４ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物を用い、第３の酸化物半導体層１０４ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物を用いるものとする。
なお、酸化物半導体膜１０４に適用する酸化物半導体としては、これらに限られず、必要とする電気的特性（電界効果移動度、閾値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする電気的特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
また、第２の酸化物半導体層１０４ｂは、第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃの構成元素のうち、少なくとも一つが共通する構成元素である。従って、材料の構成元素や組成あるいは成膜条件によっては、酸化物半導体層どうしの界面が不明確になる場合もあるが、図面においては便宜上明確な実線で示している点に留意する必要がある。
次に、酸化物半導体膜１０４の端部について、図１（Ｄ）を用いて説明する。
図１（Ｄ）は、図１（Ｂ）に示す断面図における酸化物半導体膜１０４の右端を拡大して示した図である。第１の絶縁膜１０３の上層を形成する絶縁層１０３ｂ上に、第１の酸化物半導体層１０４ａ、第２の酸化物半導体層１０４ｂ、第３の酸化物半導体層１０４ｃの順に積層された酸化物半導体膜１０４が形成されている。酸化物半導体膜１０４は、図１（Ａ）に示すように、島状パターンに加工されている。ここで、酸化物半導体膜１０４の端部において、第２の酸化物半導体層１０４ｂの端部及び第３の酸化物半導体層１０４ｃの端部は、第１の酸化物半導体層１０４ａの端部よりも内側に設けられている。別言すれば、第１の酸化物半導体層１０４ａの端部は、第２の酸化物半導体層１０４ｂの端部及び第３の酸化物半導体層１０４ｃの端部に対して外側に突出している。すわなち、酸化物半導体膜１０４からなる島状パターンの外縁は、第２の酸化物半導体層１０４ｂの端部及び第３の酸化物半導体層１０４ｃの端部よりも第１の酸化物半導体層１０４ａの端部が突出しているため、第１の酸化物半導体層１０４ａの上面が僅かに露出している構造である。
なお、第２の酸化物半導体層１０４ｂの端部と第３の酸化物半導体層１０４ｃの端部とは、図１（Ｄ）に示すように一致している必要はなく、第２の酸化物半導体層１０４ｂの端部が第３の酸化物半導体層の端部よりも外側に位置していてもよく、第２の酸化物半導体層１０４ｂの端部が第３の酸化物半導体層１０４ｃの端部よりも内側に位置していてもよい。
また、第２の酸化物半導体層１０４ｂの端部と第１の酸化物半導体層１０４ａとの端部の距離をＬとすると、距離Ｌは第２の酸化物半導体層１０４ｂと第３の酸化物半導体層１０４ｃそれぞれの膜厚の総和以上の長さとすることが好ましい。このように、第１の酸化物半導体層１０４ａの端部と第２の酸化物半導体層１０４ｂの端部との距離を確実に確保することで、後述する第１の酸化物半導体層１０４ａのドライエッチングの際に生じうる第２の酸化物半導体層１０４ｂ中の酸素欠損を抑制することが可能となる。
また、第１の酸化物半導体層１０４ａの端部が第２の酸化物半導体層１０４ｂの端部及び第３の酸化物半導体層１０４ｃの端部よりも突出することにより生じる第１の酸化物半導体層１０４ａの露出する部分は、第１の酸化物半導体層１０４ａの露出していない部分の膜厚と同等の膜厚である必要はない。第２の酸化物半導体層１０４ｂ及び第３の酸化物半導体層１０４ｃのエッチングにより、第１の酸化物半導体層１０４ａもエッチングされ、第１の酸化物半導体層１０４ａの露出していない部分の膜厚より薄くなる場合もある。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示したトランジスタ１００の作製方法の一形態を、図３及び図４を用いて説明する。
まず、絶縁表面を有する基板１０１上に、第１の導電膜１０２を形成する。第１の導電膜１０２は、ゲート電極や配線として用いる。
絶縁表面を有する基板１０１に使用することができる基板に大きな制約はないが、少なくとも後の熱処理に耐えられる程度の耐熱性を有することが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板、セラミック基板、石英基板、サファイヤ基板などを用いることができる。また、シリコンや炭化シリコン等の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することができ、これらの基板に半導体素子が設けられたものを基板１０１として用いてもよい。また、基板１０１上に下地絶縁層を形成してもよい。
第１の導電膜１０２の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、第１の導電膜１０２としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシリサイド膜を用いてもよい。第１の導電膜１０２は単層構造としてもよいし、積層構造としてもよい。第１の導電膜１０２はテーパ形状としてもよく、例えばテーパ角を１５°以上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。
また、第１の導電膜１０２の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。
または、第１の導電膜１０２の材料として、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物、窒素を含むＩｎ−Ｓｎ系酸化物、窒素を含むＩｎ−Ｇａ系酸化物、窒素を含むＩｎ−Ｚｎ系酸化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これらの材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いて第１の導電膜１０２を形成することでトランジスタの電気特性において閾値電圧をプラスにすることができ、ノーマリオフのスイッチングトランジスタを実現できる。
次いで、第１の導電膜１０２を覆うように第１の導電膜１０２上に第１の絶縁膜１０３を形成する（図３（Ａ）参照）。第１の絶縁膜１０３としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、単層で又は積層にして用いる。
なお、第１の絶縁膜１０３において、後に形成される第１の酸化物半導体層１０４ａと接する領域（本実施の形態においては、絶縁層１０３ｂ）は、酸化物絶縁層であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。第１の絶縁膜１０３に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて第１の絶縁膜１０３を形成すればよい。又は、成膜後の第１の絶縁膜１０３に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
本実施の形態では、絶縁層１０３ａとして窒化シリコン膜を形成し、絶縁層１０３ｂとして酸化シリコン膜を形成する。
次いで、第１の絶縁膜１０３上に、第１の酸化物半導体層１０４ａ、第２の酸化物半導体層１０４ｂ及び第３の酸化物半導体層１０４ｃを順に成膜する（図３（Ｂ）参照）。
第１の酸化物半導体層１０４ａ、第２の酸化物半導体層１０４ｂ及び第３の酸化物半導体層１０４ｃはそれぞれ、非晶質酸化物半導体であってもよいし、結晶性酸化物半導体であってもよい。ただし、トランジスタ１００のチャネルとして機能する第２の酸化物半導体層１０４ｂは結晶性酸化物半導体とすることが好ましい。なお、非晶質酸化物半導体に熱処理を加えることで、結晶性酸化物半導体としてもよい。非晶質酸化物半導体を結晶化させる熱処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。当該熱処理は、作製工程における他の熱処理と兼ねることも可能である。
各酸化物半導体層の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
酸化物半導体膜をスパッタリング法で成膜する場合、成膜に用いるスパッタリングターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上９９．９％以下とする。相対密度の高いスパッタリングターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。
スパッタリングターゲットは、不活性ガス雰囲気（窒素または希ガス雰囲気）下、真空中または高圧雰囲気中で焼成を行うことが好ましい。焼成方法として常圧焼成法、加圧焼成法等を適宜用いて得られる多結晶ターゲットを用いる。加圧焼成法としては、ホットプレス法、熱間等方加圧（ＨＩＰ：Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎｇ）法、放電プラズマ焼結法、又は衝撃法を適用することが好ましい。焼成の最高温度はスパッタリングターゲット材料の焼結温度により選択するが、１０００℃〜２０００℃程度とするのが好ましく、１２００℃〜１５００℃とするのがより好ましい。また、最高温度の保持時間は、スパッタリングターゲット材料により選択するが、０．５時間〜３時間とするのが好ましい。
第１の酸化物半導体層１０４ａ、第２の酸化物半導体層１０４ｂ及び第３の酸化物半導体層１０４ｃに用いる酸化物半導体としては、実施の形態１で示した酸化物半導体を適宜用いればよい。
例えば、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する場合、スパッタリングターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いる。本実施の形態では、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のターゲットを用いて、第１の酸化物半導体層１０４ａを成膜する。また、第２の酸化物半導体層１０４ｂの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のターゲットを用い、第３の酸化物半導体層１０４ｃの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いる。
また、成膜チャンバ内に残存する不純物を低減することも緻密な膜を得る上で重要である。成膜チャンバ内の背圧（到達真空度：反応ガスを導入する前の真空度）を５×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａとし、成膜時の圧力を２Ｐａ未満、好ましくは０．４Ｐａ以下とする。背圧を低くすることで成膜チャンバ内の不純物を低減する。
また、成膜チャンバ内に導入するガス、すなわち、成膜時に用いるガス中の不純物を低減することも緻密な膜を得る上で重要である。また、成膜ガス中の酸素割合を高め、電力を最適化することが重要である。成膜ガス中の酸素割合（上限は酸素１００％）を高め、電力を最適化することによって成膜時のプラズマダメージを軽減することができる。そのため、緻密な膜を得やすくなる。
特に、酸化物半導体膜を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、スパッタリング装置の成膜室内に供給する雰囲気ガスとして、水素、水、水酸基又は水素化物などの不純物が除去された高純度の希ガス（代表的にはアルゴン）、酸素、又は希ガスと酸素との混合ガスを適宜用いる。
また、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入して成膜を行うことで、成膜された酸化物半導体膜の水素濃度を低減させることができる。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。
このため、四重極形質量分析計（以下、Ｑ−ｍａｓｓと呼ぶ）を常に作動させた状態で成膜を行い、酸化物半導体膜の成膜前又は成膜中に成膜チャンバ内の水分量等を監視することが好ましい。
なお、第１の絶縁膜１０３及び酸化物半導体膜１０４は、大気解放せずに連続的に成膜することが好ましい。第１の絶縁膜１０３及び酸化物半導体膜１０４の成膜を大気解放せずに連続的に行うことで、酸化物半導体膜表面への水素又は水素化合物の付着（例えば、吸着水等）を防止することができるため、不純物の混入を抑制することができる。
また、基板１０１を高温に保持した状態で酸化物半導体膜を形成することも、酸化物半導体膜中に含まれうる不純物濃度を低減するのに有効である。基板１０１を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。また、成膜時に基板を高温で加熱することで、結晶性酸化物半導体膜を形成することができる。
酸化物半導体膜に対しては、膜中に含まれる過剰な水素（水や水酸基を含む）を除去（脱水化又は脱水素化）するための熱処理を行うことが好ましい。熱処理の温度は、３００℃以上７００℃以下、又は基板の歪み点未満とする。熱処理は減圧下又は窒素雰囲気下などで行うことができる。この熱処理によって、ｎ型の導電性を付与する不純物である水素を除去することができる。
なお、脱水化又は脱水素化のための熱処理は、酸化物半導体膜の成膜後であればトランジスタの作製工程においてどのタイミングで行ってもよい。また、脱水化又は脱水素化のための熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。
熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（すなわち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、熱処理で酸化物半導体層（又は酸化物半導体膜）を加熱した後、加熱温度を維持、又はその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又は一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する酸素ガス又は一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（すなわち、酸素ガス又は一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及びｉ型（真性）化することができる。
また、脱水化又は脱水素化処理によって酸素が同時に脱離して減少してしまうおそれがあるため、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。
脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体層を高純度化、及びｉ型（真性）化することができる。高純度化し、ｉ型（真性）化した酸化物半導体を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。
酸化物半導体層に酸素導入する場合、酸化物半導体層に直接導入してもよいし、後に形成される絶縁層を通過して酸化物半導体層へ導入してもよい。酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。また、酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。
例えば、イオン注入法で酸化物半導体層へ酸素イオンの注入を行う場合、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
酸化物半導体層への酸素の供給は、酸化物半導体膜の成膜後であれば、そのタイミングは特に限定されない。また、酸素の導入は複数回行ってもよい。
次いで、第１の酸化物半導体層１０４ａ、第２の酸化物半導体層１０４ｂ及び第３の酸化物半導体層１０４ｃを積層して形成した酸化物半導体膜１０４を、フォトリソグラフィ法を用いたエッチング処理によって島状パターンに加工する（図３（Ｃ）参照）。
このエッチング処理工程を、図４を用いて詳説する。
まず、第１の絶縁膜１０３上に成膜された、第１の酸化物半導体層１０４ａ、第２の酸化物半導体層１０４ｂ及び第３の酸化物半導体層１０４ｃからなる酸化物半導体膜１０４上に、感光性の有機樹脂材料からなるフォトレジスト膜１１０を形成する（図４（Ａ）参照）。フォトレジスト膜１１０は、酸化物半導体膜１０４を島状パターンに加工するためのマスクとして用いるため、所望のパターンに成形する。フォトレジスト膜のパターンの成形は、フォトレジスト材料の塗布後、プレベーク、フォトマスクを用いた露光、現像、ポストベーク等の工程によって行う。フォトレジスト膜１１０には市販の材料を用いればよく、膜厚を例えば１μｍ以上５μｍ以下として塗布すればよい。
次に、エッチャント１１１を用いて第３の酸化物半導体層１０４ｃ及び第２の酸化物半導体層１０４ｂをウエットエッチングする。エッチングのためのエッチャント１１１としては、例えば、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。ここで上述した、フォトレジスト膜１１０がマスクとして働くため、フォトレジスト膜１１０から露出した第３の酸化物半導体層１０４ｃ及び第２の酸化物半導体層１０４ｂがエッチングされる。
ウエットエッチングは等方的なエッチングであるため、エッチングの進行とともに、フォトレジスト膜１１０の下方にもエッチャントが浸入し、図４（Ｂ）に示すように、第３の酸化物半導体層１０４ｃ及び第２の酸化物半導体層１０４ｂの側面がエッチングされる。
このとき、第１の酸化物半導体層１０４ａは、ほとんどエッチングされない。これは、第１の酸化物半導体層１０４ａに適したバンドギャップが大きく電子親和力が小さい物性を有する酸化物半導体は、エッチャントによるエッチング速度が他の二層に比べて非常に遅いためである。
第３の酸化物半導体層１０４ｃ及び第２の酸化物半導体層１０４ｂの側面のエッチングは、少なくとも第３の酸化物半導体層１０４ｃ及び第２の酸化物半導体層１０４ｂの端部がフォトレジスト膜１１０の端部よりも内側に位置するまで行う。さらに好ましくは、第２の酸化物半導体層１０４ｂと第３の酸化物半導体層１０４ｃそれぞれの膜厚の総和をＴとしたとき、第３の酸化物半導体層１０４ｃ及び第２の酸化物半導体層１０４ｂの端部がフォトレジスト膜１１０の端部よりも、Ｔ以上内側に位置するまで行う。このように、第２の酸化物半導体層１０４ｂの端部及び第３の酸化物半導体層１０４ｃの端部とフォトレジスト膜１１０の端部との距離を確実に確保することで、後述する第１の酸化物半導体層１０４ａのドライエッチングの際に生じうる第２の酸化物半導体層１０４ｂ中の酸素欠損を抑制することが可能となる。
次に、フォトレジスト膜１１０を除去せずに再度マスクとして用い、第１の酸化物半導体層１０４ａに対してドライエッチングを行う。ドライエッチングとして、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いてもよい。ＩＣＰエッチング法によりＩＧＺＯ膜をエッチングする場合、例えばエッチングガスにＢＣｌ３（流量：８００ｓｃｃｍ）を用い、ＩＣＰ電力０Ｗ、バイアス電力２５００Ｗ、圧力２．０Ｐａ、下部電極温度２０℃としたエッチング条件で、酸化物半導体層のエッチングを行うことができる。
ドライエッチングは、一般に異方性の高いエッチング方法である。このため、図４（Ｃ）に示すように、フォトレジスト膜１１０から露出した部分の第１の酸化物半導体層１０４ａがエッチングされる。一方で、フォトレジスト膜１１０の下方に位置する第１の酸化物半導体層１０４ａは、ほとんどドライエッチング雰囲気に曝されないため、エッチングされずに残留する。
ここで、上述したウエットエッチングの工程により、第２の酸化物半導体層１０４ｂ及び第３の酸化物半導体層１０４ｃは、フォトレジスト膜１１０の端部よりも内側に位置する。従って、第２の酸化物半導体層１０４ｂの端部及び第３の酸化物半導体層１０４ｃの端部は、ドライエッチング雰囲気に曝されない。このため、特にチャネル形成領域として機能する第２の酸化物半導体層１０４ｂの端部において、酸素欠損の発生を抑制することができる。すなわち、第２の酸化物半導体層１０４ｂの島状パターンの端部において、導電性がＮ型化してしまうことを防止し、Ｎ型化により生じる寄生チャネルに起因するトランジスタ特性のばらつきを抑制することができる。
なお、本ドライエッチングの工程において、該エッチングにより第１の酸化物半導体層１０４ａの残渣が発生しないように、通常は過剰にエッチングを行う（オーバーエッチングという）。このため、第１の絶縁膜１０３の上面が僅かに除去される場合がある。オーバーエッチングに伴い、第１の酸化物半導体層１０４ａの側面が多少除去される場合がある。このため、第２の酸化物半導体層１０４ｂの端部の位置はフォトレジスト膜１１０の端部に対し、十分内側に設けておくことが好ましい。
また、フォトレジスト膜１１０の材料や膜厚、またドライエッチングの条件によっては、ドライエッチングの進行に伴い少しずつフォトレジスト膜１１０の表面が除去される場合がある。このため、第２の酸化物半導体層１０４ｂの端部の位置はフォトレジスト膜１１０の端部に対し、十分内側に設けておくことが好ましい。
ドライエッチング工程の後、フォトレジスト膜１１０を除去することで、酸化物半導体膜１０４の島状パターンの加工が終了する。
次いで、島状に加工された酸化物半導体膜１０４上に導電膜を形成し、これを加工してソース電極及びドレイン電極（さらに、これと同じ層で形成される配線を含む）として機能する第２の導電膜１０５ａ、１０５ｂを形成する。
第２の導電膜１０５ａ、１０５ｂとしては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。また、第２の導電膜１０５ａ、１０５ｂを、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）又はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
また、第２の導電膜１０５ａ、１０５ｂとして窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜等の金属窒化物膜を用いることができる。これらの膜は、酸化物半導体膜１０４と同じ構成元素を含むため、酸化物半導体膜１０４との界面を安定化させることができる。
次いで、第２の導電膜１０５ａ、１０５ｂ及び露出した酸化物半導体膜１０４を覆うように、第２の絶縁膜１０６を形成する（図３（Ｄ）参照）。
第２の絶縁膜１０６としてはプラズマＣＶＤ法、スパッタリング法により形成することができ、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜等を単層で、又は積層して用いることができる。ただし、酸化物半導体膜１０４と接する第２の絶縁膜１０６（本実施の形態においては、絶縁層１０６ａ）として酸化物絶縁層を形成すると、該酸化物絶縁層によって酸化物半導体膜１０４へ酸素を供給することが可能となるため、好ましい。
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。上記条件として成膜することで、酸素が拡散する酸化物絶縁層を形成することができる。
また、該酸素が拡散する酸化物絶縁層を成膜後、大気解放せずにプラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２５０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２６Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。当該条件にて成膜することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、成膜される酸化シリコン膜又は酸化窒化シリコン膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁層を形成することができる。
本実施の形態においては、絶縁層１０６ａとして、上述の酸素が拡散する酸化シリコン膜及び加熱により酸素の一部が脱離する酸化シリコン膜を形成し、絶縁層１０６ｂとして、窒化シリコン膜を形成する。
本実施の形態の構成は、酸化物半導体膜１０４と接する絶縁層（絶縁層１０３ｂ及び絶縁層１０６ａ）として酸化物絶縁層（具体的には酸化シリコン膜）を含む。よって、第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃに酸素を供給することが可能となり、該酸化物半導体層の酸素欠損を補填することができる。また、酸化物絶縁層に接して酸化物半導体膜１０４の外側に設けられた絶縁層（絶縁層１０３ａ及び絶縁層１０６ｂ）として、窒化シリコン膜を含む。窒化シリコン膜は、水素又は水素を含む化合物（水など）が酸化物半導体膜１０４へと侵入することを抑制するブロッキング膜として機能することができる。よって、このような積層構造を有するトランジスタの信頼性を向上させることができる。
第２の絶縁膜１０６を形成後、熱処理を行ってもよい。該熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
以上によって、本実施の形態のトランジスタ１００を形成することができる。
本実施の形態で示すトランジスタは、トランジスタの電流経路（チャネル）として機能する第２の酸化物半導体層１０４ｂを挟んで、第２の酸化物半導体層１０４ｂよりもキャリア密度が低い第１の酸化物半導体層１０４ａ及び第３の酸化物半導体層１０４ｃを含む構成とする。これによって、チャネルを酸化物半導体膜１０４に接する絶縁層界面から遠ざけた埋め込みチャネルを形成することができる。これにより、トランジスタの電界効果移動度を向上させることができる。また、チャネルとして機能する第２の酸化物半導体層１０４ｂの界面におけるトラップ準位の形成を抑制し、信頼性の高いトランジスタとすることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１及び２に示したトランジスタ１００の構造とは異なるトランジスタ２００の作製方法の一形態を、図５乃至図７を用いて説明する。
図５に示すトランジスタ２００は、実施の形態１及び２で示したトランジスタ１００とは、第３の酸化物半導体層の形状の点において異なり、その他は共通する。図５（Ａ）は、トランジスタ２００の平面図を示し、図５（Ｂ）は、図５（Ａ）のＸ１−Ｘ２における断面図を示し、図５（Ｃ）は、図５（Ａ）のＹ１−Ｙ２における断面図を示す。
トランジスタ２００は、トランジスタ１００と同様に、絶縁表面を有する基板２０１上に設けられたゲート電極として機能する第１の導電膜２０２と、第１の導電膜２０２上のゲート絶縁膜として機能する第１の絶縁膜２０３と、第１の絶縁膜２０３と接し、第１の導電膜２０２と重畳する酸化物半導体膜２０４と、酸化物半導体膜２０４と電気的に接続しソース電極又はドレイン電極として機能する第２の導電膜２０５ａ、２０５ｂとを含む。また、第２の導電膜２０５ａ及び２０５ｂを覆い、酸化物半導体膜２０４と接する第２の絶縁膜２０６をトランジスタ２００の構成要素としてもよい。トランジスタ２００のチャネル長は、例えば１μｍ以上とすることができる。
本実施の形態においても実施の形態１及び２と同様に、第１の絶縁膜２０３は、第１の導電膜２０２と接する絶縁層２０３ａと、絶縁層２０３ａ上に設けられ、酸化物半導体膜２０４と接する絶縁層２０３ｂとの積層構造とする。また、第２の絶縁膜２０６は、第２の導電膜２０５ａ及び２０５ｂと接する絶縁層２０６ａと、絶縁層２０６ａ上の絶縁層２０６ｂとの積層構造とする。
酸化物半導体膜２０４は、第１の絶縁膜２０３に接する第１の酸化物半導体層２０４ａと、第１の酸化物半導体層２０４ａ上に接する第２の酸化物半導体層２０４ｂと、第２の酸化物半導体層２０４ｂ上に接し、第２の導電膜２０５ａ及び２０５ｂと接する第３の酸化物半導体層２０４ｃと、を含む。酸化物半導体膜２０４は、図５（Ａ）に示すように、島状パターンに加工されている。
図５（Ｄ）は、図５（Ｂ）に示す断面図における酸化物半導体膜２０４の右端を拡大して示した図である。酸化物半導体膜２０４の端部において、第２の酸化物半導体層２０４ｂの端部は、第１の酸化物半導体層２０４ａの端部よりも内側に設けられている。別言すれば、第１の酸化物半導体層２０４ａの端部は、第２の酸化物半導体層２０４ｂの端部に対して距離Ｌだけ外側に突出している。
また、本実施の形態における第３の酸化物半導体層２０４ｃの端部は、第１の酸化物半導体層２０４ａ及び第２の酸化物半導体層２０４ｂの端部よりも外側に位置する。このため、第１の酸化物半導体層２０４ａの端部及び第２の酸化物半導体層２０４ｂの端部は、第３の酸化物半導体層２０４ｃに接している。また、第２の酸化物半導体層２０４ｂに対して突出することで露出した第１の酸化物半導体層２０４ａの表面も、第３の酸化物半導体層２０４ｃに接している。
すなわち、チャネル形成領域として機能する第２の酸化物半導体層２０４ｂが、第１の酸化物半導体層２０４ａ及び第３の酸化物半導体層２０４ｃにより完全に包まれた構造である。実施の形態１及び２に示したトランジスタ１００においては、第２の酸化物半導体層１０４ｂの側面が第２の導電膜１０５ａ、１０５ｂと接している。これに対して、トランジスタ２００では、第２の酸化物半導体層２０４ｂは第２の導電膜２０５ａ、２０５ｂと接しておらず、第２の酸化物半導体層２０４ｂと第２の導電膜２０５ａ、２０５ｂとの間に第３の酸化物半導体層２０４ｃが存在する。このため、トランジスタ２００においては、ソースドレイン間の電流経路として第３の酸化物半導体層２０４ｃを必ず介すため、第３の酸化物半導体層２０４ｃをオフセットとして用いることができる。
次に、トランジスタ２００の作製方法について、図６及び図７を用いて説明する。
まず、絶縁表面を有する基板２０１上に第１の導電膜２０２を形成し、第１の導電膜２０２上に第１の絶縁膜２０３を形成する。本実施の形態においては、第１の絶縁膜２０３は、絶縁層２０３ａとその上に形成された絶縁層２０３ｂとの積層で構成される。本工程までは実施の形態２に示したトランジスタ１００の作製方法と同様であり、基板２０１、第１の導電膜２０２及び第１の絶縁膜２０３は、実施の形態２に記載のトランジスタ１００の作製方法と同一の材料又は方法で作製することができる。
次に、第１の絶縁膜２０３上に酸化物半導体膜を形成する。まず、第１の絶縁膜２０３上に第１の酸化物半導体層２０４ａ及び第２の酸化物半導体層２０４ｂの二層をこの順に積層させる（図６（Ａ）参照）。第１の酸化物半導体層２０４ａ及び第２の酸化物半導体層２０４ｂは、実施の形態１に記載した材料を、実施の形態２に記載した方法で形成することができる。
第２の酸化物半導体層２０４ｂ上にフォトレジスト膜２１０を形成する（図７（Ａ）参照）。フォトレジスト膜２１０は、第１の酸化物半導体層２０４ａ及び第２の酸化物半導体層２０４ｂを島状パターンに加工するためのマスクとして用いるため、所望のパターンに成形する。フォトレジスト膜のパターンの成形は、フォトレジスト材料の塗布後、プレベーク、フォトマスクを用いた露光、現像、ポストベーク等の工程によって行う。
次に、エッチャント２１１を用いて第２の酸化物半導体層２０４ｂをウエットエッチングする。エッチャント２１１としては、例えば、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。ここで上述した、フォトレジスト膜２１０がマスクとして働くため、フォトレジスト膜２１０から露出した第２の酸化物半導体層２０４ｂがエッチングされる。
ウエットエッチングは等方的なエッチングであるため、エッチングの進行とともに、フォトレジスト膜２１０の下方にもエッチャントが浸入し、図７（Ｂ）に示すように、第２の酸化物半導体層２０４ｂの側面がエッチングされる。
このとき、第１の酸化物半導体層２０４ａは、ほとんどエッチングされない。これは、第１の酸化物半導体層２０４ａに適したバンドギャップが大きく電子親和力が小さい物性を有する酸化物半導体は、エッチャントによるエッチング速度が第２の酸化物半導体層２０４ｂに比べて非常に遅いためである。
第２の酸化物半導体層２０４ｂの側面のエッチングは、少なくとも第２の酸化物半導体層２０４ｂの端部がフォトレジスト膜２１０の端部よりも内側に位置するまで行う。さらに好ましくは、第２の酸化物半導体層２０４ｂの膜厚をＴとしたとき、第２の酸化物半導体層２０４ｂの端部がフォトレジスト膜２１０の端部よりも、Ｔ以上内側に位置するまで行う。このように、第２の酸化物半導体層２０４ｂの端部とフォトレジスト膜２１０の端部との距離を確実に確保することで、後述する第１の酸化物半導体層２０４ａのドライエッチングの際に生じうる第２の酸化物半導体層２０４ｂ中の酸素欠損を抑制することが可能となる。
次に、フォトレジスト膜２１０を除去せずに再度マスクとして用い、第１の酸化物半導体層２０４ａに対してドライエッチングを行う。ドライエッチングとして、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いてもよい。ＩＣＰエッチング法によりＩＧＺＯ膜をエッチングする場合、例えばエッチングガスにＢＣｌ３（流量：８００ｓｃｃｍ）を用い、ＩＣＰ電力０Ｗ、バイアス電力２５００Ｗ、圧力２．０Ｐａ、下部電極温度２０℃としたエッチング条件で、酸化物半導体層のエッチングを行うことができる。
ドライエッチングは、一般に異方性の高いエッチング方法である。このため、図７（Ｃ）に示すように、フォトレジスト膜２１０から露出した部分の第１の酸化物半導体層２０４ａがエッチングされる。一方で、フォトレジスト膜２１０の下方に位置する第１の酸化物半導体層２０４ａは、ほとんどドライエッチング雰囲気に曝されないため、エッチングされずに残留する。
ここで、上述したウエットエッチングの工程により、第２の酸化物半導体層２０４ｂは、フォトレジスト膜２１０の端部よりも内側に位置する。従って、第２の酸化物半導体層２０４ｂの端部は、ドライエッチング雰囲気に曝されない。このため、特にチャネル形成領域として機能する第２の酸化物半導体層２０４ｂの端部において、酸素欠損の発生を抑制することができる。すなわち、第２の酸化物半導体層２０４ｂの島状パターンの端部において、導電性がＮ型化してしまうことを防止し、Ｎ型化により生じる寄生チャネルに起因するトランジスタ特性のばらつきを抑制することができる。
なお、本ドライエッチングの工程において、該エッチングにより第１の酸化物半導体層２０４ａの残渣が発生しないように、通常は過剰にエッチングを行う（オーバーエッチングという）。このため、第１の絶縁膜２０３の上面が僅かに除去される場合がある。オーバーエッチングに伴い、第１の酸化物半導体層２０４ａの側面が多少除去される場合がある。このため、第２の酸化物半導体層２０４ｂの端部の位置はフォトレジスト膜２１０の端部に対し、十分内側に設けておくことが好ましい。
また、フォトレジスト膜２１０の材料や膜厚、またドライエッチングの条件によっては、ドライエッチングの進行に伴い少しずつフォトレジスト膜２１０の表面が除去される場合がある。このため、第２の酸化物半導体層２０４ｂの端部の位置はフォトレジスト膜２１０の端部に対し、十分内側に設けておくことが好ましい。
ドライエッチング工程の後、フォトレジスト膜２１０を除去する。
次に、第３の酸化物半導体層２０４ｃを成膜する。第３の酸化物半導体層２０４ｃは、実施の形態２に記載の第３の酸化物半導体層１０４ｃと同一の材料又は方法で成膜することができる。これをフォトリソグラフィ法により、島状パターンに加工する。島状パターンへの加工はウエットエッチング法又はドライエッチング法を用いて行うことができる。特に、ウエットエッチング法を用いる場合には、ドライエッチング法に比べ、第３の酸化物半導体層２０４ｃの端部に酸素欠損を形成しにくい点で好ましい。
この結果、第３の酸化物半導体層２０４ｃの端部が、第１の酸化物半導体層２０４ａ及び第２の酸化物半導体層２０４ｂの端部よりも外側に位置する酸化物半導体膜２０４が形成される。第１の酸化物半導体層２０４ａの端部及び第２の酸化物半導体層２０４ｂの端部は、第３の酸化物半導体層２０４ｃに接している。また、第２の酸化物半導体層２０４ｂに対して突出することで露出した第１の酸化物半導体層２０４ａの表面も、第３の酸化物半導体層２０４ｃに接している。
なお、図示しないが、加工した第３の酸化物半導体層２０４ｃの島状パターンは、第２の酸化物半導体層２０４ｂの端部に接し、第１の酸化物半導体層２０４ａの端部に接していないものであってもよい。すなわち、第３の酸化物半導体層２０４ｃの端部は、第２の酸化物半導体層２０４ｂに対して突出することで露出した第１の酸化物半導体層２０４ａの表面上に位置するものであってもよい。
その後、酸化物半導体膜２０４上に第２の導電膜２０５ａ、２０５ｂと、例えば絶縁層２０６ａ及び絶縁層２０６ｂを含む第２の絶縁膜２０６とを形成する。これらの工程は、実施の形態２に示したトランジスタ１００の作製方法と同様であり、第２の導電膜２０５ａ、２０５ｂ及び第２の絶縁膜２０６は、実施の形態２に記載のトランジスタ１００の作製方法と同一の材料又は方法で作製することができる。
以上によって、本実施の形態のトランジスタ２００を形成することができる。
本実施の形態で示すトランジスタは、トランジスタの電流経路（チャネル）として機能する第２の酸化物半導体層２０４ｂを挟んで、第２の酸化物半導体層２０４ｂよりもキャリア密度が低い第１の酸化物半導体層２０４ａ及び第３の酸化物半導体層２０４ｃを含む構成とする。これによって、チャネルを酸化物半導体膜２０４に接する絶縁層界面から遠ざけた埋め込みチャネルを形成することができる。これにより、トランジスタの電界効果移動度を向上させることができる。また、チャネルとして機能する第２の酸化物半導体層２０４ｂの界面におけるトラップ準位の形成を抑制し、信頼性の高いトランジスタとすることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至３で示した半導体装置とは異なる構造の半導体装置について、図８を参照して説明する。本実施の形態では半導体装置の一形態として、実施の形態１乃至３で示したボトムゲート構造のトランジスタとは異なる、ボトムゲート構造のトランジスタ３００及び３２０に示す。なお、実施の形態１乃至実施の形態３と同一部分又は同様な機能を有する部分、及び工程は、実施の形態１乃至実施の形態３と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図８（Ａ）は、トランジスタ３００の断面図を示す。
図８（Ａ）に示すトランジスタ３００は、絶縁表面を有する基板３０１上に設けられたゲート電極として機能する第１の導電膜３０２と、第１の導電膜３０２上のゲート絶縁膜として機能する第１の絶縁膜３０３と、第１の絶縁膜３０３上のソース電極又はドレイン電極として機能する第２の導電膜３０５ａ、３０５ｂと、第２の導電膜３０５ａ、３０５ｂと電気的に接続する酸化物半導体膜３０４とを含む。また、酸化物半導体膜３０４を覆う第２の絶縁膜３０６をトランジスタ３００の構成要素としてもよい。トランジスタ３００のチャネル長は、例えば１μｍ以上とすることができる。
本実施の形態においても実施の形態１乃至３と同様に、第１の絶縁膜３０３は、第１の導電膜３０２と接する絶縁層３０３ａと、絶縁層３０３ａ上に設けられ、第２の導電膜３０５ａ、３０５ｂと接する絶縁層３０３ｂとの積層構造とする。また、第２の絶縁膜３０６は、酸化物半導体膜３０４と接する絶縁層３０６ａと、絶縁層３０６ａ上の絶縁層３０６ｂとの積層構造とする。
酸化物半導体膜３０４は、第２の導電膜３０５ａ、３０５ｂに接する第１の酸化物半導体層３０４ａと、第１の酸化物半導体層３０４ａ上に接する第２の酸化物半導体層３０４ｂと、第２の酸化物半導体層３０４ｂ上に接する第３の酸化物半導体層３０４ｃとを含む。酸化物半導体膜３０４は、島状パターンに加工されている。
ここで、酸化物半導体膜３０４の端部において、第２の酸化物半導体層３０４ｂの端部及び第３の酸化物半導体層３０４ｃの端部は、第１の酸化物半導体層３０４ａの端部よりも内側に設けられている。別言すれば、第１の酸化物半導体層３０４ａの端部は、第２の酸化物半導体層３０４ｂの端部及び第３の酸化物半導体層３０４ｃの端部に対して外側に突出している。すわなち、酸化物半導体膜３０４からなる島状パターンの外縁は、第２の酸化物半導体層３０４ｂの端部及び第３の酸化物半導体層３０４ｃの端部よりも第１の酸化物半導体層３０４ａの端部が突出しているため、第１の酸化物半導体層３０４ａの上面が僅かに露出している構造である。このような構造は、実施の形態２で示した方法により作製することができる。
なお、第２の酸化物半導体層３０４ｂの端部と第３の酸化物半導体層３０４ｃの端部とは、一致している必要はなく、第２の酸化物半導体層３０４ｂの端部が第３の酸化物半導体層３０４ｃの端部よりも外側に位置していてもよく、第２の酸化物半導体層３０４ｂの端部が第３の酸化物半導体層３０４ｃの端部よりも内側に位置していてもよい。
また、第２の酸化物半導体層３０４ｂの端部と第１の酸化物半導体層３０４ａとの端部の距離をＬとすると、距離Ｌは第２の酸化物半導体層３０４ｂと第３の酸化物半導体層３０４ｃそれぞれの膜厚の総和以上の長さとすることが好ましい。このように、第１の酸化物半導体層３０４ａの端部と第２の酸化物半導体層３０４ｂの端部との距離を確実に確保することで、後述する第１の酸化物半導体層３０４ａのドライエッチングの際に生じうる第２の酸化物半導体層３０４ｂ中の酸素欠損を抑制することが可能となる。
また、第１の酸化物半導体層３０４ａの端部が第２の酸化物半導体層３０４ｂの端部及び第３の酸化物半導体層３０４ｃの端部よりも突出することにより生じる第１の酸化物半導体層３０４ａの露出する部分は、第１の酸化物半導体層３０４ａの露出していない部分の膜厚と同等の膜厚である必要はない。第２の酸化物半導体層３０４ｂ及び第３の酸化物半導体層３０４ｃのエッチングにより、第１の酸化物半導体層３０４ａもエッチングされ、第１の酸化物半導体層３０４ａの露出していない部分の膜厚より薄くなる場合もある。
図８（Ｂ）は、トランジスタ３２０の断面図を示す。
トランジスタ３２０は、上述したトランジスタ３００に対し、酸化物半導体膜の構造を除いては同一の構造である。すなわち、トランジスタ３２０は、絶縁表面を有する基板３２１上に設けられたゲート電極として機能する第１の導電膜３２２と、第１の導電膜３２２上のゲート絶縁膜として機能する第１の絶縁膜３２３と、第１の絶縁膜３２３上のソース電極又はドレイン電極として機能する第２の導電膜３２５ａ、３２５ｂと、第２の導電膜３２５ａ、３２５ｂと電気的に接続する酸化物半導体膜３２４とを含む。また、酸化物半導体膜３２４を覆う第２の絶縁膜３２６をトランジスタ３２０の構成要素としてもよい。トランジスタ３２０のチャネル長は、例えば１μｍ以上とすることができる。
第１の絶縁膜３２３は、第１の導電膜３２２と接する絶縁層３２３ａと、絶縁層３２３ａ上に設けられ、第２の導電膜３２５ａ、３２５ｂと接する絶縁層３２３ｂとの積層構造とする。また、第２の絶縁膜３２６は、酸化物半導体膜３２４と接する絶縁層３２６ａと、絶縁層３２６ａ上の絶縁層３２６ｂとの積層構造とする。
酸化物半導体膜３２４は、第２の導電膜３２５ａ、３２５ｂに接する第１の酸化物半導体層３２４ａと、第１の酸化物半導体層３２４ａ上に接する第２の酸化物半導体層３２４ｂと、第２の酸化物半導体層３２４ｂ上に接する第３の酸化物半導体層３２４ｃとを含む。酸化物半導体膜３２４は、島状パターンに加工されている。
酸化物半導体膜３２４の端部において、第２の酸化物半導体層３２４ｂの端部は、第１の酸化物半導体層３２４ａの端部よりも内側に設けられている。別言すれば、第１の酸化物半導体層３２４ａの端部は、第２の酸化物半導体層３２４ｂの端部に対して外側に突出している。
また、第３の酸化物半導体層３２４ｃの端部は、第１の酸化物半導体層３２４ａ及び第２の酸化物半導体層３２４ｂの端部よりも外側に位置する。このため、第１の酸化物半導体層３２４ａの端部及び第２の酸化物半導体層３２４ｂの端部は、第３の酸化物半導体層３２４ｃに接している。また、第２の酸化物半導体層３２４ｂに対して突出することで露出した第１の酸化物半導体層３２４ａの表面も、第３の酸化物半導体層３２４ｃに接している。
なお、図示しないが、加工した第３の酸化物半導体層３２４ｃの島状パターンは、第２の酸化物半導体層３２４ｂの端部に接し、第１の酸化物半導体層３２４ａの端部に接していないものであってもよい。すなわち、第３の酸化物半導体層３２４ｃの端部は、第２の酸化物半導体層３２４ｂに対して突出することで露出した第１の酸化物半導体層３２４ａの表面上に位置するものであってもよい。
すなわち、チャネル形成領域として機能する第２の酸化物半導体層３２４ｂが、第１の酸化物半導体層３２４ａ及び第３の酸化物半導体層３２４ｃにより完全に包まれた構造である。トランジスタ３２０では、第２の酸化物半導体層３２４ｂは第２の導電膜３２５ａ、３２５ｂと接しておらず、第２の酸化物半導体層３２４ｂと第２の導電膜３２５ａ、３２５ｂとの間に第１の酸化物半導体層３２４ａが存在する。このため、トランジスタ３２０においては、ソースドレイン間の電流経路として第１の酸化物半導体層３２４ａを必ず介すため、第１の酸化物半導体層３２４ａをオフセットとして用いることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態１乃至実施の形態４のトランジスタに適用可能な酸化物半導体層の一例について、図９乃至図１１を用いて説明する。
酸化物半導体層は、単結晶酸化物半導体層と非単結晶酸化物半導体層とに大別される。非単結晶酸化物半導体層とは、非晶質酸化物半導体層、微結晶酸化物半導体層、多結晶酸化物半導体層、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体層は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体層である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体層が典型である。
微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体層よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体層は、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
ＣＡＡＣ−ＯＳ膜の成膜モデルの一例を以下に示す。但し、以下に示すモデルはあくまでも一考察であることを付記する。
被成膜基板の温度を２００℃以上とすると、成膜中は、ターゲットから微小なスパッタリング粒子が飛翔して基板上にそのスパッタリング粒子が張り付くようにして成膜され、かつ、基板が加熱されているため、再配列し高密度な膜となる。
スパッタリングターゲットの表面にイオンが衝突すると、スパッタターゲットに含まれる結晶領域は、ａ−ｂ面から劈開し、ａ−ｂ面に平行な層に沿った形状（平板状又はペレット状）のスパッタリング粒子が剥離する。スパッタリングターゲット２００２の表面でスパッタリングされ、放出される結晶の粒子は、ｃ軸配向であり、図９（Ａ）に示すような平板状のスパッタリング粒子２００１であると仮定すると、図９（Ｂ）に示すモデル図で模式的に表すことができる。また、平板状のスパッタリング粒子は、図９（Ｃ）に示すような状態、すなわち最外面は（Ｇａ、Ｚｎ）Ｏ面となっていることが好ましい。
成膜中において、酸素流量が多く、チャンバ２００３内の圧力が高いと、図１０（Ａ）に示すように、酸素イオンが平板状のスパッタリング粒子に付着し、多くの酸素を表面に有する状態とすることができる。この付着した酸素が抜けてしまう前に他の平板状のスパッタリング粒子が積層されるため、図１１（Ｃ）に示すように、膜中に酸素を多く含ませることができる。この表面吸着した酸素は酸化物半導体中の酸素欠損を低減させることに寄与する。
また、ｃ軸配向した結晶領域を有する酸化物半導体膜が形成するには、成膜時の基板温度を上げることが好ましい。しかし、基板温度が３５０℃よりも高い温度とすると、図１０（Ｂ）に示すように表面吸着した酸素が放出されるおそれがある。従って、基板温度は、１５０℃以上３５０℃以下、好ましくは１６０℃以上２３０℃以下とし、成膜ガスとして酸素ガスのみを用いると、ｃ軸配向した結晶領域を有する酸化物半導体膜、すなわちＣＡＡＣ−ＯＳ膜を形成することができる。
成膜中において、一つの平板状のスパッタリング粒子が基板２０００の面に到達して安定する過程のモデルを図１１（Ａ）に示す。図１１（Ａ）に示すように平板状のスパッタリング粒子が、結晶状態を維持したまま基板表面に到達することでＣＡＡＣ−ＯＳ膜が形成されやすくなる。そして、平板状のスパッタリング粒子が、図１１（Ｂ）に示すように積層されることによってＣＡＡＣ−ＯＳ膜が形成されやすくなる。なお、ＣＡＡＣ−ＯＳ膜は、図１１（Ｃ）に示すように酸素を多く含み、酸素欠損が低減された膜となる。
基板２０００上のＣＡＡＣ−ＯＳ膜のインジウム原子は、横方向に２個以上２０個以下程度の数が連なっており、インジウム原子を含む層を形成している。なお、インジウム原子を含む層は、横方向に２０個より多く連なっていることもある。例えば、２個以上５０個以下、２個以上１００個以下または２個以上５００個以下のインジウム原子が横方向に連なっていてもよい。
また、インジウム原子を含む層は、層どうしが重畳しており、その層数は１層以上２０層以下、１層以上１０層以下または１層以上４層以下である。
このように、インジウム原子を含む層の積層体は、横方向に数個程度、縦方向に数層程度の塊であることが多いように見える。これは、スパッタリング粒子が平板状であることに起因すると考えられる。
また、被成膜基板の温度を高めることで、基板表面でのスパッタリング粒子のマイグレーションが起こりやすくなる。この作用でスパッタリング粒子は、平板状で基板表面に到達後、わずかに移動し、平らな面（ａ−ｂ面）を基板表面に向けて付着する。そのため、表面に垂直な方向から見てｃ軸配向した結晶領域を有する酸化物半導体膜が得やすくなる。
また、酸化物半導体膜の成膜後に、２００℃以上の加熱処理を行い、さらに緻密な膜としてもよい。ただし、酸化物半導体膜中の不純物元素（水素や、水など）が低減される際に酸素欠損が生じるおそれがあるため、加熱処理を行う前に、酸化物半導体膜上または酸化物半導体膜下に酸素過剰の絶縁層を設けておくことが好ましく、加熱処理によって酸化物半導体膜中の酸素欠損を低減することができる。
成膜直後の酸化物半導体膜の膜質を高密度なものとすることで、薄膜でありながら単結晶に近い緻密な膜を実現でき、膜中を酸素や水素などがほとんど拡散しないため、緻密な酸化物半導体膜を用いた半導体装置は、信頼性の向上を実現できる。
本発明の一態様に係るトランジスタに含まれる酸化物半導体膜において、第１の酸化物半導体層乃至第３の酸化物半導体層には、非晶質構造、結晶構造のいずれの酸化物半導体層を適用してもよい。ただし、チャネルとして機能する第２の酸化物半導体層として、ＣＡＡＣ−ＯＳ膜を適用すると、当該第２の酸化物半導体層中に存在する酸素欠損に起因するＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）を減少させることが可能となるため、好ましい。
また、第２の酸化物半導体層をＣＡＡＣ−ＯＳ膜として、第２の酸化物半導体層上に接して形成される第３の酸化物半導体層もＣＡＡＣ−ＯＳ膜とする場合、第２の酸化物半導体層から第３の酸化物半導体層へ結晶が連続的に形成されることが好ましい。第３の酸化物半導体層が結晶的に第２の酸化物半導体層と連続すると、２層の界面にＤＯＳが生じにくいためである。
なお、第１の酸化物半導体層乃至第３の酸化物半導体層の全ての層が非晶質構造であってもよく、又は、第１の酸化物半導体層乃至第３の酸化物半導体層の全ての層をＣＡＡＣ−ＯＳ膜とすることも可能である。ただし、上述したように、第１の絶縁膜（ゲート絶縁膜）と接する第１の酸化物半導体層は、第１の絶縁膜の構成元素を不純物として含有することで、非晶質化する場合もある。ここで、第１の酸化物半導体層の膜厚を３ｎｍ以上２０ｎｍ以下、好ましくは、５ｎｍ以上１０ｎｍ以下とすることで、該不純物によって第１の酸化物半導体層の一部が非晶質化した場合であっても、第２の酸化物半導体層への影響を低減することができ、第２の酸化物半導体層を第１の酸化物半導体層の界面からＣＡＡＣ−ＯＳ膜とすることが可能となる。
本実施の形態で示す酸化物半導体層は、実施の形態１乃至実施の形態４に示した半導体装置に適用することが可能である。
（実施の形態６）
実施の形態１乃至５に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図１２（Ａ）において、基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、基板４００６によって封止されている。図１２（Ａ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、ＩＣチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図１２（Ｂ）及び図１２（Ｃ）において、基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、基板４００１とシール材４００５と基板４００６とによって、表示素子と共に封止されている。図１２（Ｂ）及び（Ｃ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、ＩＣチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図１２（Ｂ）及び図１２（Ｃ）においては、信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図１２（Ｂ）及び図１２（Ｃ）においては、信号線駆動回路４００３を別途形成し、基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、あるいはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１２（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図１２（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１２（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
なお、表示装置とは、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。すなわち、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、表示素子が封止された状態にあるパネルだけでなく、コネクタ、例えばＦＰＣやＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１乃至５に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電気泳動表示装置（電子ペーパー）など、電気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図１２及び図１３を用いて説明する。図１３（Ａ）及び図１３（Ｂ）は、図１２（Ｂ）のＮ１−Ｎ２における断面図に相当する。図１３では表示素子として液晶素子を用いた液晶表示装置の例を示す。
液晶表示装置は、縦電界方式、又は、横電界方式を適用することができる。図１３（Ａ）では、縦電界方式を採用する例を示し、図１３（Ｂ）では、横電界方式の一例として、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードを採用する例を示す。
ただし、表示パネルは、画素部４００２に設けられたトランジスタ４０１０が表示素子と電気的に接続して構成され、該表示素子としては表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図１３で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８、４０１８ｂが有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３４と同じ導電層から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のゲート電極層と同じ導電層で形成されている。
また基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図１３では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図１３では、トランジスタ４０１０、４０１１上には絶縁層４０３２ａ、４０３２ｂが設けられている。
また、図１３（Ｂ）では、絶縁層４０３２ｂ上に平坦化絶縁層４０４０が設けられ、第１の電極層４０３４と第２の電極層４０３１との間に絶縁層４０４２が設けられている。
トランジスタ４０１０、４０１１としては、実施の形態１乃至５に示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ１００と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０１１は、ボトムゲート構造のトランジスタである。
トランジスタ４０１０、４０１１は、ゲート絶縁層４０２０ａ、４０２０ｂの積層構造を含む。また、図１３（Ａ）においては、トランジスタ４０１０、４０１１のゲート絶縁層４０２０ａ、４０２０ｂと、トランジスタ４０１０、４０１１上に設けられた絶縁層４０３２ａ、４０３２ｂとは、接続端子電極４０１５端部を覆うように、シール材４００５下に延在している。図１３（Ｂ）においては、ゲート絶縁層４０２０ａと、絶縁層４０３２ｂとが、接続端子電極４０１５端部を覆うように、シール材４００５下に延在しており、絶縁層４０３２ｂは、ゲート絶縁層４０２０ｂ及び絶縁層４０３２ａの側面を覆っている。ゲート絶縁層４０２０ａ及び絶縁層４０３２ｂとして、水素又は水素を含む化合物（水など）に対するブロッキング機能を有する膜（例えば、窒化シリコン膜）を適用することで、大気等からの水素又は水素を含む化合物の侵入を抑制して、半導体装置の信頼性を向上させることができるため好ましい。
トランジスタ４０１０、４０１１は、電流経路（チャネル）として機能する第２の酸化物半導体層を挟んで、第２の酸化物半導体層よりも導電率が低い第１の酸化物半導体層及び第３の酸化物半導体層を含む。よって、トランジスタ４０１０、４０１１は電流経路が絶縁層界面から遠ざけられた埋め込みチャネル型のトランジスタであり、高い電界効果移動度を有する。
また、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタ４０１１の閾値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、あるいはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
図１３において、液晶素子４０１３は、第１の電極層４０３４、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３８、４０３３が設けられている。
図１３（Ａ）では、第２の電極層４０３１は基板４００６側に設けられ、第１の電極層４０３４と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。また、図１３（Ｂ）では、液晶層４００８の下方に開口パターンを有する第２の電極層４０３１を有し、絶縁層４０４２を介して第２の電極層４０３１のさらに下方に、平板状の第１の電極層４０３４を有する。図１３（Ｂ）において開口パターンを有する第２の電極層４０３１は、屈曲部や枝分かれした櫛歯状を含む形状である。第１の電極層４０３４及び第２の電極層４０３１はその電極間に電界を発生させるため、同形状で重ならない配置とする。なお、平坦化絶縁層４０４０上に接して平板状の第２の電極層４０３１を形成し、絶縁層４０４２を介して第２の電極層４０３１上に、画素電極として機能し、開口パターンを有する第１の電極層４０３４を有する構成としてもよい。
第１の電極層４０３４、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３４、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極層４０３４、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、低分子化合物でも高分子化合物でもよい。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３４及び第２の電極層４０３１とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本明細書に開示する酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体層を用いたトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このようなトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。また、画素部においても、このようなトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子とよばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機ＥＬ素子を用いる例を示す。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプタ準位を利用するドナー−アクセプタ再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図１４（Ａ）（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。
図１４（Ａ）は発光装置の平面図であり、図１４（Ａ）中の一点鎖線Ｓ１−Ｓ２、Ｔ１−Ｔ２、及びＵ１−Ｕ２で切断した断面が図１４（Ｂ）に相当する。なお、図１４（Ａ）の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図１４に示す発光装置は、基板５００上に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続している。なお、図１４は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ５１０としては、実施の形態１乃至５に示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ１００と同様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、ボトムゲート構造のトランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁層５０１、５０２、第１の酸化物半導体層５１２ａ、第２の酸化物半導体層５１２ｂ及び第３の酸化物半導体層５１２ｃを含む酸化物半導体膜５１２、ソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂを含む。また、トランジスタ５１０上には絶縁層５２５が形成されている。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁層５０１、５０２、第１の酸化物半導体層５２２ａ、第２の酸化物半導体層５２２ｂ、第３の酸化物半導体層５２２ｃを含む酸化物半導体膜５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁層５０１、５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁層５０１、５０２を介して交差する。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅膜を用いる。よって、ゲート電極層はチタン膜と銅膜との積層構造となる。
トランジスタ５１０は、電流経路（チャネル）として機能する第２の酸化物半導体層を挟んで、第２の酸化物半導体層よりも導電率が低い第１の酸化物半導体層及び第３の酸化物半導体層を含む。よって、トランジスタ５１０は電流経路が絶縁層界面から遠ざけられた埋め込みチャネル型のトランジスタであり、高い電界効果移動度を有する。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁層５０４が形成され、層間絶縁層５０４上において発光素子５４０と重畳する領域にカラーフィルタ層５０５が設けられている。層間絶縁層５０４及びカラーフィルタ層５０５上には平坦化絶縁層として機能する絶縁層５０６が設けられている。
絶縁層５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ５１０とは、導電層５１３ａに達する絶縁層５０６及び層間絶縁層５０４に形成された開口において、第１の電極層５４１及び導電層５１３ａが接することによって電気的に接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設けられている。
絶縁層５０６には膜厚１５００ｎｍの感光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いることができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
隔壁５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層５４１上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層５４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
発光素子５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層５４３及び隔壁５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、発光素子５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電気泳動表示装置（電気泳動ディスプレイ。電子ペーパーともいう。）を提供することも可能である。電気泳動表示装置は紙と同等に読み易く、他の表示装置に比べ低消費電力であり、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
上記マイクロカプセルを溶媒中に分散させたものが電子インクとよばれるものである。カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、平坦化絶縁層として機能する絶縁層５０６は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の低誘電率材料（ｌｏｗ−ｋ材料）を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層５０６を形成してもよい。
絶縁層５０６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いることができる。
第１の電極層５４１、第２の電極層５４３としては、図１３に示す表示装置の第１の電極層４０３４、第２の電極層４０３１と同様の材料を適用することができる。
本実施の形態においては、図１４に示す発光装置は下面射出型なので、第１の電極層５４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導電層を用いる場合は、反射性を有する導電層を積層するとよい。
また、駆動回路保護用の保護回路を設けてもよい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至５で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態７）
実施の形態１乃至５に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１５（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１５（Ａ）はフォトセンサの等価回路であり、図１５（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、図１５（Ａ）の回路図において、酸化物半導体層を用いるトランジスタと明確に判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載している。図１５（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１乃至５に示した酸化物半導体層を用いたトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ１００と同様な構造を有するトランジスタを適用する例を示す。トランジスタ６４０は、ボトムゲート構造のトランジスタである。
図１５（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（素子基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
トランジスタ６４０上には絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４が設けられている。フォトダイオード６０２は、層間絶縁層６３３上に形成された電極層６４１ｂと、電極層６４１ｂ上に順に積層された第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃと、層間絶縁層６３４上に設けられ、第１乃至第３の半導体膜を介して電極層６４１ｂと電気的に接続する電極層６４２と、電極層６４１ｂと同じ層に設けられ、電極層６４２と電気的に接続する電極層６４１ａと、を有している。
電極層６４１ｂは、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電層を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
トランジスタ６４０は、電流経路（チャネル）として機能する第２の酸化物半導体層を挟んで、第２の酸化物半導体層よりも導電率が低い第１の酸化物半導体層及び第３の酸化物半導体層を含む。よって、トランジスタ６４０は電流経路が絶縁層界面から遠ざけられた埋め込みチャネル型のトランジスタであり、高い電界効果移動度を有する。
絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いて形成することができる。
層間絶縁層６３３、６３４としては、表面凹凸を低減するため平坦化絶縁層として機能する絶縁層が好ましい。層間絶縁層６３３、６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図１６に示す。
図１６（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態７に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１６（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１６（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
図１６（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能であり、コンピュータに高い信頼性を付与することができる。
図１７（Ａ）及び図１７（Ｂ）は２つ折り可能なタブレット型端末である。図１７（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図１７（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図１７（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図１７（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１７（Ａ）及び図１７（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１７（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１７（Ｃ）にブロック図を示し説明する。図１７（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１７（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例において、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜のウエットエッチング処理における、エッチングレートを示す。図１８は、組成の異なる三種のＩｎ−Ｇａ−Ｚｎ系酸化物膜として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のスパッタリングターゲットを用いて成膜したＩＧＺＯ膜（以下便宜のため、ＩＧＺＯ（１：３：２）という。）、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のスパッタリングターゲットを用いて成膜したＩＧＺＯ膜（以下便宜のため、ＩＧＺＯ（３：１：２）という。）、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のスパッタリングターゲットを用いて成膜したＩＧＺＯ膜（以下便宜のため、ＩＧＺＯ（１：１：１）という。）のエッチングレートを示している。
図１８（Ａ）は、上記の三種のＩＧＺＯ膜を成膜ガスＯ２／Ａｒ比を５０％とした条件下において成膜した場合の、それぞれのＩＧＺＯ膜のエッチングレート（単位：ｎｍ／分）を示したものである。ウエットエッチングは、エッチャントとしてＩＴＯ‐０７（関東化学株式会社製）を薬液温度６０℃下で行った。
この結果、ＩＧＺＯ（１：３：２）のエッチングレートは２５．６ｎｍ／分であり、ＩＧＺＯ（３：１：２）のエッチングレート１５２．８ｎｍ／分、及びＩＧＺＯ（１：１：１）のエッチングレート２１７．３ｎｍ／分に比べ極めて遅いことが確認された。
また、図１８（Ｂ）は、同じ三種のＩＧＺＯ膜を成膜ガスＯ２／Ａｒ比を１００％とした条件下において成膜した場合の、それぞれのＩＧＺＯ膜のエッチングレート（単位：ｎｍ／分）を示したものである。ウエットエッチングは、上記と同様にエッチャントとしてＩＴＯ‐０７（関東化学株式会社製）を薬液温度６０℃下で行った。
この結果、ＩＧＺＯ（１：３：２）のエッチングレートは３．０ｎｍ／分であり、ＩＧＺＯ（３：１：２）のエッチングレート９２．５ｎｍ／分、及びＩＧＺＯ（１：１：１）のエッチングレート１７５．２ｎｍ／分に比べ極めて遅いことが確認された。
以上のことから、トランジスタを構成する積層構造の酸化物半導体膜を形成するにあたり、１層目の酸化物半導体層にＩＧＺＯ（１：３：２）を用い、チャネル形成領域となる２層目の酸化物半導体層にＩＧＺＯ（３：１：２）、３層目の酸化物半導体層にＩＧＺＯ（１：１：１）を用いた場合、ウエットエッチングにより選択的に２層目及び３層目の酸化物半導体層を除去することができる。この性質を利用することで、本願発明に係る半導体装置の作製方法を実施することが可能であり、また該半導体装置を作製することができることが確認できた。
１００ トランジスタ
１０１ 基板
１０２ 第１の導電膜
１０３ 第１の絶縁膜
１０３ａ 絶縁層
１０３ｂ 絶縁層
１０４ 酸化物半導体膜
１０４ａ 第１の酸化物半導体層
１０４ｂ 第２の酸化物半導体層
１０４ｃ 第３の酸化物半導体層
１０５ａ 第２の導電膜
１０５ｂ 第２の導電膜
１０６ 第２の絶縁膜
１０６ａ 絶縁層
１０６ｂ 絶縁層
１１０ フォトレジスト膜
１１１ エッチャント
２００ トランジスタ
２０１ 基板
２０２ 第１の導電膜
２０３ 第１の絶縁膜
２０３ａ 絶縁層
２０３ｂ 絶縁層
２０４ 酸化物半導体膜
２０４ａ 第１の酸化物半導体層
２０４ｂ 第２の酸化物半導体層
２０４ｃ 第３の酸化物半導体層
２０５ａ 第２の導電膜
２０５ｂ 第２の導電膜
２０６ 第２の絶縁膜
２０６ａ 絶縁層
２０６ｂ 絶縁層
２１０ フォトレジスト膜
２１１ エッチャント
３００ トランジスタ
３０１ 基板
３０２ 第１の導電膜
３０３ 第１の絶縁膜
３０３ａ 絶縁層
３０３ｂ 絶縁層
３０４ 酸化物半導体膜
３０４ａ 第１の酸化物半導体層
３０４ｂ 第２の酸化物半導体層
３０４ｃ 第３の酸化物半導体層
３０５ａ 第２の導電膜
３０５ｂ 第２の導電膜
３０６ 第２の絶縁膜
３０６ａ 絶縁層
３０６ｂ 絶縁層
３２０ トランジスタ
３２１ 基板
３２２ 第１の導電膜
３２３ 第１の絶縁膜
３２３ａ 絶縁層
３２３ｂ 絶縁層
３２４ 酸化物半導体膜
３２４ａ 第１の酸化物半導体層
３２４ｂ 第２の酸化物半導体層
３２４ｃ 第３の酸化物半導体層
３２５ａ 第２の導電膜
３２５ｂ 第２の導電膜
３２６ 第２の絶縁膜
３２６ａ 絶縁層
３２６ｂ 絶縁層
５００ 基板
５０１ ゲート絶縁層
５０２ ゲート絶縁層
５０４ 層間絶縁層
５０５ カラーフィルタ層
５０６ 絶縁層
５０７ 隔壁
５１０ トランジスタ
５１１ａ ゲート電極層
５１１ｂ ゲート電極層
５１２ 酸化物半導体膜
５１２ａ 第１の酸化物半導体層
５１２ｂ 第２の酸化物半導体層
５１２ｃ 第３の酸化物半導体層
５１３ａ 導電層
５１３ｂ 導電層
５２０ 容量素子
５２１ａ 導電層
５２１ｂ 導電層
５２２ 酸化物半導体膜
５２２ａ 第１の酸化物半導体層
５２２ｂ 第２の酸化物半導体層
５２２ｃ 第３の酸化物半導体層
５２３ 導電層
５２５ 絶縁層
５３０ 配線層交差部
５３３ 導電層
５４０ 発光素子
５４１ 電極層
５４２ 電界発光層
５４３ 電極層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３２ 絶縁層
６３３ 層間絶縁層
６３４ 層間絶縁層
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２０００ 基板
２００１ スパッタリング粒子
２００２ スパッタリングターゲット
２００３ チャンバ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ａ ゲート絶縁層
４０２０ｂ ゲート絶縁層
４０３１ 電極層
４０３２ａ 絶縁層
４０３２ｂ 絶縁層
４０３３ 絶縁層
４０３４ 電極層
４０３５ スペーサ
４０３８ 絶縁層
４０４０ 平坦化絶縁層
４０４２ 絶縁層
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (3)

  1. 第１の絶縁層上の第１の酸化物半導体層と、
    前記第１の酸化物半導体層上の第２の酸化物半導体層と、
    前記第２の酸化物半導体層上の第３の酸化物半導体層と、
    前記第３の酸化物半導体層上の第２の絶縁層と、を有し、
    前記第２の酸化物半導体層は、トランジスタのチャネル形成領域を有し、
    前記第２の酸化物半導体層の端部は、前記第１の酸化物半導体層の端部よりも内側に設けられ、
    前記第１の酸化物半導体層の端部及び前記第２の酸化物半導体層の端部は、前記第３の酸化物半導体層に接し、
    前記第２の酸化物半導体層の伝導帯下端のエネルギー準位は、前記第１の酸化物半導体層の伝導帯下端のエネルギー準位よりも低く、
    前記第２の酸化物半導体層の伝導帯下端のエネルギー準位は、第３の酸化物半導体層の伝導帯下端のエネルギー準位よりも低く、
    前記第１の酸化物半導体層は、少なくともインジウム及びガリウムを含み、かつ、インジウム含有量はガリウム含有量以下であり、
    前記第３の酸化物半導体層は、少なくともインジウム及びガリウムを含み、かつ、インジウム含有量はガリウム含有量以下であり、
    前記第２の酸化物半導体層は、少なくともインジウム及びガリウムを含み、インジウム含有量はガリウム含有量よりも大きいことを特徴とする半導体装置。
  2. 請求項１において、
    前記第２の酸化物半導体層の伝導帯下端のエネルギー準位とフェルミ準位との差は、前記第１の酸化物半導体層の伝導帯下端のエネルギー準位とフェルミ準位との差よりも小さく、
    前記第２の酸化物半導体層の伝導帯下端のエネルギー準位とフェルミ準位との差は、前記第３の酸化物半導体層の伝導帯下端のエネルギー準位とフェルミ準位との差よりも小さいことを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    前記第１の酸化物半導体層の伝導帯下端のエネルギー準位と、前記第２の酸化物半導体層の伝導帯下端のエネルギー準位との差は、０．０５ｅＶ以上であり、
    前記第３の酸化物半導体層の伝導帯下端のエネルギー準位と、前記第２の酸化物半導体層の伝導帯下端のエネルギー準位との差は、０．０５ｅＶ以上であることを特徴とする半導体装置。
JP2013147554A 2012-08-02 2013-07-16 半導体装置 Active JP6134598B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013147554A JP6134598B2 (ja) 2012-08-02 2013-07-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012171786 2012-08-02
JP2012171786 2012-08-02
JP2013147554A JP6134598B2 (ja) 2012-08-02 2013-07-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017085030A Division JP6416314B2 (ja) 2012-08-02 2017-04-24 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2014045173A JP2014045173A (ja) 2014-03-13
JP2014045173A5 JP2014045173A5 (ja) 2015-12-17
JP6134598B2 true JP6134598B2 (ja) 2017-05-24

Family

ID=50024597

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013147554A Active JP6134598B2 (ja) 2012-08-02 2013-07-16 半導体装置
JP2017085030A Expired - Fee Related JP6416314B2 (ja) 2012-08-02 2017-04-24 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017085030A Expired - Fee Related JP6416314B2 (ja) 2012-08-02 2017-04-24 半導体装置の作製方法

Country Status (3)

Country Link
US (4) US9209256B2 (ja)
JP (2) JP6134598B2 (ja)
KR (2) KR20140018803A (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP6134598B2 (ja) * 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG10201700805WA (en) 2012-08-03 2017-02-27 Semiconductor Energy Lab Co Ltd Oxide semiconductor stacked film and semiconductor device
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014025002A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
TWI761605B (zh) 2012-09-14 2022-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
KR102705567B1 (ko) * 2013-12-02 2024-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2015097596A1 (en) * 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR101562932B1 (ko) * 2014-11-28 2015-10-26 연세대학교 산학협력단 산화물 반도체 소자 및 이의 제조 방법
US10396210B2 (en) * 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
KR102283032B1 (ko) * 2015-01-29 2021-07-28 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 구비하는 표시장치
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
CN105140290B (zh) * 2015-06-26 2019-01-29 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板和液晶显示面板
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6747247B2 (ja) * 2016-01-29 2020-08-26 日立金属株式会社 半導体装置および半導体装置の製造方法
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
KR102330605B1 (ko) 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9837497B1 (en) 2016-10-18 2017-12-05 United Microelectronics Corp. Channel structure and manufacturing method thereof
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
US10866475B2 (en) 2017-03-17 2020-12-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
US10008614B1 (en) * 2017-03-21 2018-06-26 United Microelectronics Corp. Dual channel transistor
DE102017115252A1 (de) * 2017-07-07 2019-01-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Schichtstapels und Schichtstapel
JP2019114751A (ja) * 2017-12-26 2019-07-11 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
JP2019220684A (ja) * 2018-06-19 2019-12-26 シャープ株式会社 放射線検出器
US11031506B2 (en) * 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
CN112673479A (zh) 2018-09-13 2021-04-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR102708310B1 (ko) * 2019-07-05 2024-09-24 주성엔지니어링(주) 박막 트랜지스터
KR102708740B1 (ko) * 2019-12-26 2024-09-20 엘지디스플레이 주식회사 산화물 반도체층 및 실리콘 반도체층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN113838801B (zh) * 2020-06-24 2024-10-22 京东方科技集团股份有限公司 半导体基板的制造方法和半导体基板
US11721767B2 (en) 2020-06-29 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited Oxide semiconductor transistor structure in 3-D device and methods of forming the same
JP2023007092A (ja) 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
CN113809163B (zh) * 2021-09-17 2023-11-24 武汉天马微电子有限公司 金属氧化物晶体管、显示面板及显示装置
KR102864036B1 (ko) * 2021-10-29 2025-09-23 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100381828B1 (ko) 1996-06-06 2003-08-25 세이코 엡슨 가부시키가이샤 박막트랜지스터제조방법,그것을사용한액정표시장치및전자기기
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2002270617A (ja) 2001-12-28 2002-09-20 Seiko Instruments Inc 半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
US7972898B2 (en) 2007-09-26 2011-07-05 Eastman Kodak Company Process for making doped zinc oxide
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR101648927B1 (ko) 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8278657B2 (en) 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011039853A1 (ja) 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
CN110824800B (zh) 2009-10-16 2022-07-26 株式会社半导体能源研究所 显示设备
CN105070715B (zh) 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
WO2011065329A1 (ja) * 2009-11-27 2011-06-03 株式会社日立製作所 酸化物半導体装置およびその製造方法
KR102446585B1 (ko) 2009-11-27 2022-09-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
CN109390215B (zh) 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011155061A (ja) * 2010-01-26 2011-08-11 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130032304A (ko) 2010-04-02 2013-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR102292523B1 (ko) 2010-04-02 2021-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5606787B2 (ja) 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
US8779433B2 (en) 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8759820B2 (en) 2010-08-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
US8421071B2 (en) 2011-01-13 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory device
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102546888B1 (ko) 2011-06-17 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102388690B1 (ko) 2012-05-31 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR20140009023A (ko) 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20140016170A (ko) * 2012-07-30 2014-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 밀봉체 및 유기 전계 발광 장치
JP6134598B2 (ja) * 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014025002A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US9209256B2 (en) 2015-12-08
US10032934B2 (en) 2018-07-24
US9761738B2 (en) 2017-09-12
JP6416314B2 (ja) 2018-10-31
JP2017143299A (ja) 2017-08-17
KR20140018803A (ko) 2014-02-13
US20170155003A1 (en) 2017-06-01
US20170323978A1 (en) 2017-11-09
KR20190032340A (ko) 2019-03-27
US9583634B2 (en) 2017-02-28
US20140034945A1 (en) 2014-02-06
JP2014045173A (ja) 2014-03-13
US20150115262A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP6416314B2 (ja) 半導体装置の作製方法
JP7521092B2 (ja) 表示装置
JP6567150B2 (ja) 半導体装置
JP6227287B2 (ja) 半導体装置
JP6099920B2 (ja) 半導体装置
JP6096452B2 (ja) 半導体装置の作製方法
JP6199583B2 (ja) 半導体装置
JP2013110393A (ja) 半導体装置
JP2013102134A (ja) 半導体装置の作製方法及び半導体装置
JP2013110394A (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170424

R150 Certificate of patent or registration of utility model

Ref document number: 6134598

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250