JP6075922B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6075922B2
JP6075922B2 JP2013034158A JP2013034158A JP6075922B2 JP 6075922 B2 JP6075922 B2 JP 6075922B2 JP 2013034158 A JP2013034158 A JP 2013034158A JP 2013034158 A JP2013034158 A JP 2013034158A JP 6075922 B2 JP6075922 B2 JP 6075922B2
Authority
JP
Japan
Prior art keywords
transistor
wiring
gate
drain
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013034158A
Other languages
English (en)
Other versions
JP2013211088A (ja
JP2013211088A5 (ja
Inventor
敦司 梅崎
敦司 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49002865&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6075922(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013034158A priority Critical patent/JP6075922B2/ja
Publication of JP2013211088A publication Critical patent/JP2013211088A/ja
Publication of JP2013211088A5 publication Critical patent/JP2013211088A5/ja
Application granted granted Critical
Publication of JP6075922B2 publication Critical patent/JP6075922B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明の一態様は、半導体装置及び表示装置等に関する。
近年、同じの極性のトランジスタで構成されるシフトレジスタ回路の開発が活発に進められている（特許文献１参照）。特許文献１のシフトレジスタ回路は、Ｎチャネル型のトランジスタで構成されている。そして、クロック信号がハイレベルになったときに、そのクロック信号を出力することにより、ハイレベルの信号を順次出力する。しかし、特許文献１のシフトレジスタ回路は、クロック信号を出力するため、ロウレベルの信号を順次出力することができない。
また、特許文献１のシフトレジスタがＰチャネル型のトランジスタで構成した場合、ロウレベルの信号を順次出力することができるようになるものの、ハイレベルの信号を順次出力することができなくなる。
特開２００４−１０３２２６号公報
ところで、Ｎチャネル型のトランジスタで構成されたシフトレジスタ回路において、ロウレベルの信号を順次出力することが求められている。また、Ｐチャネル型のトランジスタで構成されたシフトレジスタ回路において、ハイレベルの信号を順次出力することが求められている。
そこで、本発明の一態様は、Ｎチャネル型のトランジスタで構成され、ロウレベルの信号を順次出力するための回路を提供することを課題の一とする。また、本発明の一態様は、Ｐチャネル型のトランジスタで構成され、ハイレベルの信号を順次出力するための回路を提供することを課題の一とする。また、本発明の一態様は、回路規模を小さくすることを課題の一とする。また、本発明の一態様は、消費電力を小さくすることを課題の一とする。
本発明の一態様は、ソース及びドレインの一方が第１の配線と電気的に接続され、ソース及びドレインの他方が第２の配線と電気的に接続された第１のトランジスタと、ソース及びドレインの一方が第３の配線と電気的に接続され、ソース及びドレインの他方が第２の配線と電気的に接続された第２のトランジスタと、ソース及びドレインの一方が第４の配線と電気的に接続され、ソース及びドレインの他方が第２のトランジスタのゲートと電気的に接続された第３のトランジスタと、ソース及びドレインの一方が第５の配線と電気的に接続され、ソース及びドレインの他方が第３のトランジスタのゲートと電気的に接続され、ゲートが第６の配線と電気的に接続された第４のトランジスタと、第１の端子が第３の配線と電気的に接続され、第２の端子が第１のトランジスタのゲートと電気的に接続された第１のスイッチと、を有する半導体装置である。
なお、上記本発明の一態様は、第１の端子が第１の配線と電気的に接続され、第２の端子が第１のトランジスタのゲートと電気的に接続された第２のスイッチを有していてもよい。
なお、上記本発明の一態様は、第１の端子が第３の配線と電気的に接続され、第２の端子が第２のトランジスタのゲートと電気的に接続された第３のスイッチを有していてもよい。
なお、上記本発明の一態様において、第１乃至第４のトランジスタは、チャネル形成領域に酸化物半導体を含んでいてもよい。
本発明の一態様は、Ｎチャネル型のトランジスタで構成され、ロウレベルの信号を順次出力するための回路を提供することができる。また、本発明の一態様は、Ｐチャネル型のトランジスタで構成され、ハイレベルの信号を順次出力するための回路を提供することができる。また、本発明の一態様は、回路規模を小さくすることができる。また、本発明の一態様は、消費電力を小さくすることができる。
本発明に係る基本回路を説明する図。 本発明に係る順序回路を説明する図。 本発明に係るシフトレジスタ回路を説明する図。 本発明に係るシフトレジスタ回路を説明する図。 本発明に係る順序回路を説明する図。 本発明に係る順序回路を説明する図。 本発明に係る順序回路を説明する図。 本発明に係る順序回路を説明する図。 本発明に係る順序回路を説明する図。 本発明に係る基本回路及び順序回路を説明する図。 本発明に係る基本回路を説明する図。 本発明に係る表示装置を説明する図。 本発明に係る表示装置を説明する図。 本発明に係るトランジスタを説明する図。 本発明に係る電子機器を説明する図。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明の構成は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、本発明の一態様に係る、基本回路、順序回路、及びシフトレジスタ回路について説明する。
まず、本実施の形態の基本回路（半導体装置又は駆動回路ともいう）について説明する。
図１（Ａ）は、本実施の形態の基本回路の回路図である。図１（Ａ）の基本回路は、トランジスタ１０１乃至トランジスタ１０５を有する。
なお、本発明の一態様において、トランジスタの極性はＮチャネル型でもよいし、Ｐチャネル型でもよい。ただし、トランジスタ１０１乃至トランジスタ１０５の極性は同じ極性であることが好ましい。本実施の形態では、トランジスタ１０１乃至トランジスタ１０５がＮチャネル型であるとして説明する。
なお、本発明の一態様において、トランジスタとしては、チャネル形成領域にシリコン又はゲルマニウムなどの半導体を含むトランジスタを用いることができる。また、トランジスタとしては、チャネル形成領域に酸化物半導体又は窒化物半導体などの半導体を含むトランジスタを用いることができる。なお、前述した半導体は、非晶質、微結晶、多結晶又は単結晶である領域を有する。
なお、本発明の一態様において、トランジスタとしては、薄膜トランジスタ（ＴＦＴ）を用いることができる。また、トランジスタとしては、半導体基板又はＳＯＩ基板を用いて形成される、ＭＯＳ型トランジスタ、接合型トランジスタ又はバイポーラトランジスタ等を用いることができる。
次に、図１（Ａ）の基本回路の接続関係について説明する。
トランジスタ１０１の第１の端子（ソース及びドレインの一方ともいう）は配線１１と接続され、トランジスタ１０１の第２の端子（ソース及びドレインの他方ともいう）は配線１２と接続される。トランジスタ１０２の第１の端子は配線１３と接続され、トランジスタ１０２の第２の端子は配線１２と接続され、トランジスタ１０２のゲートは配線１４と接続される。トランジスタ１０３の第１の端子は配線１５と接続され、トランジスタ１０３の第２の端子は配線１４と接続される。トランジスタ１０４の第１の端子は配線１３と接続され、トランジスタ１０４の第２の端子はトランジスタ１０１のゲートと接続され、トランジスタ１０４のゲートは配線１４と接続される。トランジスタ１０５の第１の端子は配線１７と接続され、トランジスタ１０５の第２の端子はトランジスタ１０３のゲートと接続され、トランジスタ１０５のゲートは配線１６と接続される。
なお、トランジスタ１０３のゲートとトランジスタ１０５の第２の端子との接続箇所をノードＮ１と示す。また、トランジスタ１０１のゲートとトランジスタ１０４の第２の端子との接続箇所をノードＮ２と示す。
なお、本明細書等において、接続とは電気的な接続を意味しており、電流、電圧、電位、信号又は電荷等を供給又は伝送可能な状態に相当する。よって、「接続されている」とは、直接接続されている状態に加えて、例えば配線、導電膜、抵抗、ダイオード、トランジスタ、スイッチング素子などの素子を介して間接的に接続している状態も、その範疇に含む。
次に、配線１１乃至配線１７の信号又は電位等について説明する。
配線１１には電位ＶＤＤが供給される。配線１２からは信号ＯＵＴＡが出力される。配線１３には電位ＶＳＳが供給される。配線１４からは信号ＯＵＴＢが出力される。配線１５には信号ＣＫ１が入力される。配線１６には信号ＣＫ２が入力される。配線１７には信号ＳＰが入力される。
なお、電位ＶＤＤ及び電位ＶＳＳは一定の電位である。また、電位ＶＤＤは電位ＶＳＳよりも高い電位である。
なお、信号ＯＵＴＡ、信号ＯＵＴＢ、信号ＣＫ１、信号ＣＫ２及び信号ＳＰはハイレベルとロウレベルとを有するデジタル信号である。
なお、配線１１乃至配線１７の信号又は電位等は上述したものに限定されない。配線１１には配線１２の電位を上昇させるための信号又は電位等が供給されていればよい。配線１３には配線１２の電位を下降させるための信号若しくは電位等、及び／又はトランジスタ１０１をオフにするための信号若しくは電位等が供給されていればよい。配線１５には配線１４の電位を上昇させるための信号若しくは電位等、トランジスタ１０２をオンにするための信号若しくは電位等、及び／又はトランジスタ１０４をオンにするための信号若しくは電位等が入力されていればよい。配線１６にはトランジスタ１０５のオン又はオフを制御するための信号が入力されていればよい。配線１７にはトランジスタ１０３をオンにするための信号又は電位等が入力されていればよい。
なお、本明細書等において、信号が入力された配線を信号線と呼んでもよい。また、電位が供給された配線を電源線と呼んでもよい。
なお、本発明の一態様において、配線は信号又は電位等を伝達する機能を有する。例えば、配線１５は信号ＣＫ１を伝達する機能を有する。
次に、図１（Ａ）の基本回路の動作について説明する。
図１（Ｂ）は、図１（Ａ）の基本回路の動作を説明するためのタイミングチャートである。図１（Ｂ）のタイミングチャートは、信号ＣＫ１、信号ＣＫ２、信号ＳＰ、ノードＮ１の電位ＶＮ１、ノードＮ２の電位ＶＮ２、信号ＯＵＴＡ及び信号ＯＵＴＢを示す。
なお、便宜上、信号ＳＰ、信号ＣＫ１及び信号ＣＫ２のハイレベルの電位を電位ＶＤＤ、ロウレベルの電位を電位ＶＳＳとして説明する。
なお、便宜上、ノードＮ１の電位ＶＮ１の初期値を電位ＶＳＳ、ノードＮ２の電位ＶＮ２の初期値を電位ＶＤＤとトランジスタ１０１の閾値電圧との和を超えた電位として説明する。
なお、便宜上、期間Ｔ１と期間Ｔ２とに分けて説明する。
期間Ｔ１では、信号ＳＰがハイレベルになり、信号ＣＫ１がロウレベルになり、信号ＣＫ２がハイレベルになる。
トランジスタ１０５がオンになることで、配線１７の信号ＳＰがノードＮ１に供給される。期間Ｔ１では信号ＳＰがハイレベルであるため、ノードＮ１の電位が上昇する。ノードＮ１の電位がトランジスタ１０５のゲートの電位（例えば電位ＶＤＤ）からトランジスタ１０５の閾値電圧を引いた電位まで上昇すると、トランジスタ１０５がオフになる。よって、ノードＮ１が浮遊状態になる。
トランジスタ１０３がオンになることで、信号ＣＫ１が配線１４に供給される。期間Ｔ１では信号ＣＫ１がロウレベルであるため、配線１４の電位が電位ＶＳＳになる。つまり、信号ＯＵＴＢがロウレベルになる。
トランジスタ１０４がオフになることで、ノードＮ２が浮遊状態になる。よって、ノードＮ２の電位が電位ＶＤＤとトランジスタ１０１の閾値電圧との和を超えた電位に維持される。
トランジスタ１０１がオンになり、トランジスタ１０２がオフになることで、配線１１の電位ＶＤＤが配線１２に供給される。よって、配線１２の電位が電位ＶＤＤになる。つまり、信号ＯＵＴＡがハイレベルになる。
期間Ｔ２では、信号ＳＰがロウレベルになり、信号ＣＫ１がハイレベルになり、信号ＣＫ２がロウレベルになる。
トランジスタ１０５がオフになることで、ノードＮ１が浮遊状態になる。
トランジスタ１０３がオンになることで、配線１５の信号ＣＫ１が配線１４に供給される。期間Ｔ２では信号ＣＫ１がハイレベルであるため、配線１４の電位が上昇する。このとき、ノードＮ１が浮遊状態であり、またトランジスタ１０３がノードＮ１と配線１４との間の電位差を保持している。よって、配線１４の電位の上昇に伴って、ノードＮ１の電位も上昇する。ノードＮ１の電位がトランジスタ１０３の第１の端子の電位（例えば電位ＶＤＤ）とトランジスタ１０３の閾値電圧との和を超えた電位となれば、配線１４の電位が電位ＶＤＤになる。つまり、信号ＯＵＴＢがハイレベルになる。
トランジスタ１０４がオンになることで、配線１３の電位ＶＳＳがノードＮ２に供給される。よって、ノードＮ２の電位が電位ＶＳＳになる。
トランジスタ１０１がオフになり、トランジスタ１０２がオンになることで、配線１３の電位ＶＳＳが配線１２に供給される。よって、配線１２の電位が電位ＶＳＳになる。つまり、信号ＯＵＴＡがロウレベルになる。
以上のとおり、信号ＯＵＴＡは期間Ｔ１においてハイレベルになり、期間Ｔ２においてロウレベルになる。また、信号ＯＵＴＢは、期間Ｔ１においてロウレベルになり、期間Ｔ２においてハイレベルになる。
次に、図１（Ａ）の基本回路を用いた順序回路について説明する。
図２（Ａ）は、本実施の形態の順序回路の回路図である。図２（Ａ）の順序回路は、トランジスタ１０１乃至トランジスタ１０７を有する。
なお、トランジスタ１０６及びトランジスタ１０７はトランジスタ１０１と同じ極性であることが好ましい。本実施の形態では、トランジスタ１０６及びトランジスタ１０７がＮチャネル型であるものとして説明する。
なお、図２（Ａ）の順序回路のトランジスタ１０６は設けなくてもよい。また、図２（Ａ）の順序回路のトランジスタ１０７は設けなくてもよい。
次に、図２（Ａ）の順序回路の接続関係について説明する。
トランジスタ１０１乃至トランジスタ１０５の接続関係は図１（Ａ）の基本回路と同じであるため、その説明を省略する。トランジスタ１０６の第１の端子は配線１３と接続され、トランジスタ１０６の第２の端子は配線１４と接続され、トランジスタ１０６のゲートはノードＮ２と接続される。トランジスタ１０７の第１の端子は配線１１と接続され、トランジスタ１０７の第２の端子はノードＮ２と接続され、トランジスタ１０７のゲートは配線１６と接続される。
次に、図２（Ａ）の順序回路の動作について説明する。
図２（Ｂ）は、図２（Ａ）の順序回路の動作を説明するためのタイミングチャートである。図２（Ｂ）のタイミングチャートは、信号ＣＫ１、信号ＣＫ２、信号ＳＰ、ノードＮ１の電位ＶＮ１、ノードＮ２の電位ＶＮ２、信号ＯＵＴＡ及び信号ＯＵＴＢを示す。
なお、便宜上、信号ＳＰ、信号ＣＫ１及び信号ＣＫ２のハイレベルの電位を電位ＶＤＤ、ロウレベルの電位を電位ＶＳＳとして説明する。
なお、便宜上、ノードＮ１の電位ＶＮ１の初期値を電位ＶＳＳ、ノードＮ２の電位ＶＮ２の初期値を電位ＶＤＤとトランジスタ１０１の閾値電圧との和を超えた電位として説明する。
なお、便宜上、期間Ｔ１、期間Ｔ２、期間Ｔ３及び期間Ｔ４に分けて説明する。
期間Ｔ１では、信号ＳＰがハイレベルになり、信号ＣＫ１がロウレベルになり、信号ＣＫ２がハイレベルになる。
トランジスタ１０５がオンになることで、配線１７の信号ＳＰがノードＮ１に供給される。期間Ｔ１では信号ＳＰがハイレベルであるため、ノードＮ１の電位が上昇する。ノードＮ１の電位がトランジスタ１０５のゲートの電位（例えば電位ＶＤＤ）からトランジスタ１０５の閾値電圧を引いた電位まで上昇すると、トランジスタ１０５がオフになる。よって、ノードＮ１が浮遊状態になる。
トランジスタ１０３がオンになり、トランジスタ１０６がオンになることで、配線１５の信号ＣＫ１及び配線１３の電位ＶＳＳが配線１４に供給される。期間Ｔ１では信号ＣＫ１がロウレベルであるため、配線１４の電位が電位ＶＳＳになる。つまり、信号ＯＵＴＢがロウレベルになる。
トランジスタ１０７がオフになり、トランジスタ１０４がオフになることで、ノードＮ２が浮遊状態になる。よって、ノードＮ２の電位がトランジスタ１０１の第１の端子の電位（例えば電位ＶＤＤ）とトランジスタ１０１の閾値電圧との和を超えた電位に維持される。
なお、ノードＮ２の電位ＶＮ２の初期値が電位ＶＳＳであれば、トランジスタ１０７がオンになり、配線１１の電位ＶＤＤがノードＮ２に供給される。
トランジスタ１０１がオンになり、トランジスタ１０２がオフになることで、配線１１の電位ＶＤＤが配線１２に供給される。よって、配線１２の電位が電位ＶＤＤになる。つまり、信号ＯＵＴＡがハイレベルになる。
期間Ｔ２では、信号ＳＰがロウレベルになり、信号ＣＫ１がハイレベルになり、信号ＣＫ２がロウレベルになる。
トランジスタ１０５がオフになるため、ノードＮ１が浮遊状態になる。
トランジスタ１０３がオンになり、トランジスタ１０６がオフになることで、配線１５の信号ＣＫ１が配線１４に供給される。期間Ｔ２では信号ＣＫ１がハイレベルであるため、配線１４の電位が上昇する。このとき、ノードＮ１が浮遊状態であり、またトランジスタ１０３のゲートとトランジスタ１０３の第２の端子との間にはノードＮ１と配線１４との電位差が保持されている。よって、配線１４の電位の上昇に伴って、ノードＮ１の電位も上昇する。ノードＮ１の電位がトランジスタ１０３の第１の端子の電位（例えば電位ＶＤＤ）とトランジスタ１０３の閾値電圧との和を超えた電位まで上昇すれば、配線１４の電位が電位ＶＤＤになる。つまり、信号ＯＵＴＢがハイレベルになる。
トランジスタ１０７がオフになり、トランジスタ１０４がオンになることで、配線１３の電位ＶＳＳがノードＮ２に供給される。よって、ノードＮ２の電位が電位ＶＳＳになる。
トランジスタ１０１がオフになり、トランジスタ１０２がオンになることで、配線１３の電位ＶＳＳが配線１２に供給される。よって、配線１２の電位が電位ＶＳＳになる。つまり、信号ＯＵＴＡがロウレベルになる。
期間Ｔ３では、信号ＳＰがロウレベルになり、信号ＣＫ１がロウレベルになり、信号ＣＫ２がハイレベルになる。
トランジスタ１０５がオンになることで、配線１７の信号ＳＰがノードＮ１に供給される。期間Ｔ３では信号ＳＰがロウレベルであるため、ノードＮ１の電位が電位ＶＳＳになる。
トランジスタ１０３がオフになり、トランジスタ１０６がオンになることで、配線１３の電位ＶＳＳが配線１４に供給される。よって、配線１４の電位が電位ＶＳＳになる。つまり、信号ＯＵＴＢがロウレベルになる。
トランジスタ１０７がオンになり、トランジスタ１０４がオフになることで、配線１１の電位ＶＤＤがノードＮ２に供給される。よって、ノードＮ２の電位が上昇する。ノードＮ２の電位がトランジスタ１０７のゲートの電位（例えば電位ＶＤＤ）からトランジスタ１０７の閾値電圧を引いた電位まで上昇すると、トランジスタ１０７がオフになる。よって、ノードＮ２が浮遊状態になる。
トランジスタ１０１がオンになり、トランジスタ１０２がオフになることで、配線１１の電位ＶＤＤが配線１２に供給される。よって、配線１２の電位が上昇する。このとき、ノードＮ２が浮遊状態であり、トランジスタ１０１のゲートとトランジスタ１０１の第２の端子との間にはノードＮ２と配線１２との間の電位差が保持されている。よって、配線１２の電位の上昇に伴って、ノードＮ２の電位も上昇する。ノードＮ２の電位がトランジスタ１０１の第１の端子の電位（例えば電位ＶＤＤ）とトランジスタ１０１の閾値電圧との和を超えた電位まで上昇すれば、配線１２の電位が電位ＶＤＤになる。つまり、信号ＯＵＴＡがハイレベルになる。
期間Ｔ４では、信号ＳＰがロウレベルになり、信号ＣＫ１がハイレベルになり、信号ＣＫ２がロウレベルになる。
トランジスタ１０５がオフになることで、ノードＮ１が浮遊状態になる。よって、ノードＮ１の電位が期間Ｔ３における電位に維持される。
トランジスタ１０３がオフになり、トランジスタ１０６がオンになることで、配線１３の電位ＶＳＳが配線１４に供給される。よって、配線１４の電位が電位ＶＳＳになる。つまり、信号ＯＵＴＢがロウレベルになる。
トランジスタ１０７がオフになり、トランジスタ１０４がオフになることで、ノードＮ２が浮遊状態になる。よって、ノードＮ２の電位が期間Ｔ３における電位に維持される。
トランジスタ１０１がオンになり、トランジスタ１０２がオフになることで、配線１１の電位ＶＤＤが配線１２に供給される。よって、配線１２の電位が電位ＶＤＤになる。つまり、信号ＯＵＴＡがハイレベルになる。
以上のとおり、信号ＯＵＴＡは、期間Ｔ２においてロウレベルになり、期間Ｔ１、期間Ｔ３及び期間Ｔ４においてハイレベルになる。また、信号ＯＵＴＢは、期間Ｔ２においてハイレベルになり、期間Ｔ１、期間Ｔ３及び期間Ｔ４においてロウレベルになる。
次に、図２（Ａ）の順序回路を用いたシフトレジスタ回路について説明する。
図３は、本実施の形態のシフトレジスタ回路の回路図である。図３のシフトレジスタ回路は、Ｎ（Ｎは自然数）個（Ｎ段ともいう）の順序回路１００を有する。ただし、図３には、１段目乃至３段目の順序回路（順序回路１００［１］、順序回路１００［２］、順序回路１００［３］と示す）のみを示す。
なお、Ｎ個の順序回路１００としては、各々、図２（Ａ）の順序回路を用いている。
次に、図３のシフトレジスタ回路の接続関係について説明する。
図３のシフトレジスタ回路は、Ｎ本の配線２１、Ｎ本の配線２２、配線２３、配線２４、配線２５、配線２６及び配線２７と接続される。
具体的には、ｉ（ｉは２乃至Ｎのいずれか一）段目の順序回路１００（順序回路１００［ｉ］と示す）において、トランジスタ１０１の第２の端子が配線２１［ｉ］と接続される。トランジスタ１０２のゲートが配線２２［ｉ］と接続される。トランジスタ１０５の第１の端子が配線２２［ｉ−１］と接続される。トランジスタ１０１の第１の端子が配線２３と接続される。トランジスタ１０２の第１の端子が配線２４と接続される。トランジスタ１０３の第１の端子が配線２５と配線２６との一方と接続される。トランジスタ１０７のゲートが配線２５と配線２６との他方と接続される。
すなわち、順序回路１００［ｉ］においては、配線２１［ｉ］が配線１２に対応する。配線２２［ｉ］が配線１４に対応する。配線２３が配線１１に対応する。配線２４が配線１３に対応する。配線２５及び配線２６の一方が配線１５に対応する。配線２５及び配線２６の他方が配線１６に対応する。配線２２［ｉ−１］が配線１７に対応する。
なお、順序回路１００［ｉ−１］又は順序回路１００［ｉ＋１］においては、トランジスタ１０３の第１の端子が配線２５と配線２６との他方と接続される。トランジスタ１０７のゲートが配線２５と配線２６との一方と接続される。つまり、トランジスタ１０３の第１の端子及びトランジスタ１０７のゲートの接続先は、奇数段目と偶数段目とにおいて入れ替わる。
なお、順序回路１００［１］においては、トランジスタ１０５の第１の端子が配線２７と接続されるところが、ｉ段目の順序回路１００と異なる。
次に、配線２１乃至配線２７の信号又は電位等について説明する。
配線２１からは信号ＳＯＵＴＡが出力される。配線２２からは信号ＳＯＵＴＢが出力される。配線２３には電位ＶＤＤが供給される。配線２４には電位ＶＳＳが供給される。配線２５には信号ＳＣＫ１が入力される。配線２６には信号ＳＣＫ２が入力される。配線２７には信号ＳＳＰが入力される。
なお、信号ＳＯＵＴＡは信号ＯＵＴＡに対応する。信号ＳＯＵＴＢは信号ＯＵＴＢに対応する。信号ＳＣＫ１は信号ＣＫ１又は信号ＣＫ２に対応する。信号ＳＣＫ２は信号ＣＫ１又は信号ＣＫ２に対応する。信号ＳＳＰは信号ＳＰに対応する。
次に、図３のシフトレジスタ回路の動作について説明する。
図４は、図３のシフトレジスタ回路の動作を説明するためのタイミングチャートである。図４のタイミングチャートは、信号ＳＳＰ、信号ＳＣＫ１、信号ＳＣＫ２、信号ＳＯＵＴＡ［１］乃至信号ＳＯＵＴＡ［３］、信号ＳＯＵＴＡ［Ｎ−１］、信号ＳＯＵＴＡ［Ｎ］、信号ＳＯＵＴＢ［１］乃至信号ＳＯＵＴＢ［３］、信号ＳＯＵＴＢ［Ｎ−１］、信号ＳＯＵＴＢ［Ｎ］を示す。
信号ＳＯＵＴＢ［ｉ−１］がハイレベルになると、順序回路１００［ｉ］が期間Ｔ１における動作を行う。よって、信号ＳＯＵＴＡ［ｉ］がハイレベルになり、信号ＳＯＵＴＢ［ｉ］がロウレベルになる。
その後、信号ＳＣＫ１及び信号ＳＣＫ２が反転すると、順序回路１００［ｉ］が期間Ｔ２における動作を行う。よって、信号ＳＯＵＴＡ［ｉ］がロウレベルになり、信号ＳＯＵＴＢ［ｉ］がハイレベルになる。
その後、再び信号ＳＯＵＴＢ［ｉ−１］がハイレベルになるまで、信号ＳＣＫ１及び信号ＳＣＫ２が反転する毎に、順序回路１００［ｉ］が期間Ｔ３における動作と期間Ｔ４における動作とを繰り返す。よって、信号ＳＯＵＴＡ［ｉ］がハイレベルになり、信号ＳＯＵＴＢ［ｉ］がロウレベルになる。
なお、順序回路１００［１］は、信号ＳＳＰがハイレベルになると期間Ｔ１における動作を行うところが、順序回路１００［ｉ］と異なる。
以上のとおり、信号ＳＯＵＴＡ［１］乃至信号ＳＯＵＴＡ［Ｎ］は、信号ＳＳＰがハイレベルになった後に、順次ロウレベルになる。また、信号ＳＯＵＴＢ［１］乃至信号ＳＯＵＴＢ［Ｎ］は、信号ＳＳＰがハイレベルになった後に、順次ハイレベルになる。
次に、トランジスタ１０１乃至トランジスタ１０７の機能について説明する。
トランジスタ１０１乃至トランジスタ１０７のそれぞれは第１の端子の接続先と第２の端子の接続先との導通又は非導通を制御する機能を有する。また、第１の端子の接続先の信号又は電位等を第２の端子の接続先に供給する機能を有する。例えば、トランジスタ１０２は配線１３と配線１２との導通又は非導通を制御する機能を有する。また、電位ＶＳＳを配線１２に供給する機能を有する。
また、トランジスタ１０１及びトランジスタ１０３はゲートの接続先と第２の端子の接続先との間の電位差を保持する機能を有する。例えば、トランジスタ１０１はノードＮ２と配線１２との間の電位差を保持する機能を有する。
また、トランジスタ１０５及びトランジスタ１０７は第１の端子の接続先と第２の端子との接続先を導通にした後に、第１の端子の接続先と第２の端子の接続先とを非導通にする機能を有する。また、第１の端子の接続先の信号又は電位等を第２の端子の接続先に供給した後に、第１の端子の接続先の信号又は電位等の供給を止める機能を有する。例えば、トランジスタ１０５は配線１７とノードＮ１とを導通にした後に、配線１７とノードＮ１とを非導通にする機能を有する。また、信号ＳＰをノードＮ１に供給した後に、信号ＳＰの供給を止める機能を有する。
また、トランジスタ１０１は配線１２に電位を上昇させるための信号又は電位等を供給する機能を有する。トランジスタ１０２は配線１２に電位を下降させるための信号又は電位等を供給する機能を有する。トランジスタ１０３は配線１４に電位を上昇させるための信号又は電位等を供給する機能を有する。トランジスタ１０４はノードＮ２にトランジスタ１０１をオフにするための信号又は電位等を供給する機能を有する。トランジスタ１０５はノードＮ１にトランジスタ１０３をオンにするための信号又は電位等を供給する機能を有する。トランジスタ１０６は配線１４に電位を下降させるための信号又は電位等を供給する機能を有する。トランジスタ１０７はノードＮ２にトランジスタ１０１をオンにするための信号又は電位等を供給する機能を有する。
なお、本発明の一態様において、トランジスタを、第１の端子と第２の端子との間の導通又は非導通を制御する機能を有するスイッチに置き換えてもよい。トランジスタの第１の端子がスイッチの第１の端子、トランジスタの第２の端子がスイッチの第２の端子に対応する。また、必要に応じて、トランジスタのゲートがスイッチの制御端子に対応する。
次に、トランジスタ１０１乃至トランジスタ１０７のＷ／Ｌ（Ｗ：チャネル幅、Ｌ：チャネル長）について説明する。
トランジスタ１０１のＷ／Ｌは、トランジスタ１０２乃至トランジスタ１０７のＷ／Ｌよりも大きいことが好ましい。また、トランジスタ１０２のＷ／Ｌはトランジスタ１０４のＷ／Ｌよりも大きいことが好ましい。また、トランジスタ１０３のＷ／Ｌはトランジスタ１０５のＷ／Ｌよりも大きいことが好ましい。また、トランジスタ１０４のＷ／Ｌはトランジスタ１０６のＷ／Ｌよりも大きいことが好ましい。
ところで、トランジスタ１０１乃至トランジスタ１０７としてＰチャネル型のトランジスタを用いる場合には、配線１１には電位ＶＳＳを供給し、配線１３には電位ＶＤＤを供給することが好ましい。また、信号ＣＫ１、信号ＣＫ２及び信号ＳＰを反転することが好ましい。すると、信号ＯＵＴＡ及び信号ＯＵＴＢも反転する。また、トランジスタ１０１乃至トランジスタ１０７としてＰチャネル型のトランジスタを用いる場合には、上述した説明において、「上昇」を「下降」に置き換え、「下降」を「上昇」に置き換えればよい。
次に、本実施の形態の基本回路、順序回路、及びシフトレジスタ回路が奏する効果について説明する。
Ｎチャネル型のトランジスタで構成された回路において、ロウレベルの信号をシフトさせることができる。また、Ｐチャネル型のトランジスタで構成された回路において、ハイレベルの信号をシフトさせることができる。
また、少ないトランジスタ数で信号ＯＵＴＡ及び信号ＳＯＵＴＡのような信号を生成することができる。
また、トランジスタ１０７及びトランジスタ１０４の双方がオンになる期間をなくすことができるため、配線１１と配線１３との間に生じる電流を小さくすることができる。よって、消費電力の削減を図ることができる。
また、トランジスタ１０１及びトランジスタ１０２の双方がオンになる期間をなくすことができるため、配線１１と配線１３との間に生じる電流を小さくすることができる。よって、消費電力の削減を図ることができる。
また、信号ＣＫ１がハイレベルである期間において、トランジスタ１０３及びトランジスタ１０６の双方がオンになる期間をなくすことができるため、配線１５と配線１３との間に生じる電流を小さくすることができる。よって、消費電力の削減を図ることができる。
また、期間Ｔ３において、トランジスタ１０５がオンになることで、ロウレベルである信号ＳＰをノードＮ１に供給することができる。よって、ノードＮ１の電位を電位ＶＳＳに維持しやすくすることができ、誤動作を防止することができる。
また、期間Ｔ３において、トランジスタ１０７がオンになることで、電位ＶＤＤをノードＮ２に供給することができる。よって、ノードＮ２の電位を高い電位に維持しやすくすることができ、誤動作を防止することができる。
また、期間Ｔ３及び期間Ｔ４において、トランジスタ１０６がオンになることで、配線１３の電位ＶＳＳを配線１４に供給することができる。よって、配線１４の電位を電位ＶＳＳに維持しやすくすることができ、誤動作を防止することができる。
本実施の形態は、他の実施の形態等と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる、基本回路、順序回路及びシフトレジスタ回路について説明する。ただし、実施の形態１と共通するところは共通の符号を示し、その説明を省略する。
なお、本実施の形態では、図２（Ａ）の順序回路に変更を加えた図面を用いて本実施の形態の基本回路、順序回路及びシフトレジスタ回路について説明することがある。ただし、本実施の形態で述べる構成は、図２（Ａ）の順序回路だけでなく、実施の形態１で述べた他の、基本回路、順序回路及びシフトレジスタ回路にも適用することができる。
なお、本実施の形態の基本回路、順序回路及びシフトレジスタ回路は、実施の形態１で述べた効果と同様の効果を奏する。
まず、トランジスタ１０５の実施の形態１とは異なる接続関係について説明する。
トランジスタ１０５の第１の端子を配線１１、配線１２、配線１６、配線１７又はノードＮ２と接続し、トランジスタ１０５の第２の端子をノードＮ１と接続し、トランジスタ１０５のゲートを配線１７と接続してもよい。
図５（Ａ）は、トランジスタ１０５の第１の端子を配線１７と接続し、トランジスタ１０５の第２の端子をノードＮ１と接続し、トランジスタ１０５のゲートを配線１７と接続した順序回路の回路図である。
次に、トランジスタ１０７の実施の形態１とは異なる接続関係について説明する。
トランジスタ１０７の第１の端子を配線１６と接続し、トランジスタ１０７の第２の端子をノードＮ２と接続し、トランジスタ１０７のゲートを配線１６と接続してもよい。また、トランジスタ１０７の第１の端子を配線１１と接続し、トランジスタ１０７の第２の端子をノードＮ２と接続し、トランジスタ１０７のゲートを配線１１と接続してもよい。
図５（Ｂ）は、トランジスタ１０７の第１の端子を配線１６と接続し、トランジスタ１０７の第２の端子をノードＮ２と接続し、トランジスタ１０７のゲートを配線１６と接続した順序回路の回路図である。
次に、トランジスタ１０４の実施の形態１とは異なる接続関係について説明する。
トランジスタ１０４の第１の端子を配線１３と接続し、トランジスタ１０４の第２の端子をノードＮ２と接続し、トランジスタ１０４のゲートをノードＮ１又は配線１７と接続してもよい。
図６（Ａ）は、トランジスタ１０４の第１の端子を配線１３と接続し、トランジスタ１０４の第２の端子をノードＮ２と接続し、トランジスタ１０４のゲートをノードＮ１と接続した順序回路の回路図である。
次に、トランジスタ１０２の実施の形態１とは異なる接続関係について説明する。
トランジスタ１０２の第１の端子を配線１３と接続し、トランジスタ１０２の第２の端子を配線１２と接続し、トランジスタ１０２のゲートをノードＮ１又は配線１７と接続してもよい。
図６（Ｂ）は、トランジスタ１０２の第１の端子を配線１３と接続し、トランジスタ１０２の第２の端子を配線１２と接続し、トランジスタ１０２のゲートをノードＮ１と接続した順序回路の回路図である。
次に、トランジスタ１０６の実施の形態１とは異なる接続関係について説明する。
トランジスタ１０６の第１の端子を配線１３と接続し、トランジスタ１０６の第２の端子を配線１４と接続し、トランジスタ１０６のゲートを配線１６と接続してもよい。こうすれば、トランジスタ１０６がオンになる時間を短くすることができるとともに、期間Ｔ３において配線１３の電位ＶＳＳを配線１４に供給することができるため、配線１４の電位を安定して維持することができる。
図７（Ａ）は、トランジスタ１０６の第１の端子を配線１３と接続し、トランジスタ１０６の第２の端子を配線１４と接続し、トランジスタ１０６のゲートを配線１６と接続した順序回路の回路図である。
次に、トランジスタ２０１、トランジスタ２０２、トランジスタ２０３及びトランジスタ２０４を設けた構成について説明する。
図７（Ｂ）は、トランジスタ２０１、トランジスタ２０２、トランジスタ２０３及びトランジスタ２０４を設けた順序回路の回路図である。トランジスタ２０１の第１の端子は配線１３と接続され、トランジスタ２０１の第２の端子はノードＮ１と接続され、トランジスタ２０１のゲートは配線３１と接続される。トランジスタ２０２の第１の端子は配線１１と接続され、トランジスタ２０２の第２の端子はノードＮ２と接続され、トランジスタ２０２のゲートは配線３１と接続される。トランジスタ２０３の第１の端子は配線１１と接続され、トランジスタ２０３の第２の端子は配線１２と接続され、トランジスタ２０３のゲートは配線３１と接続される。トランジスタ２０４の第１の端子は配線１３と接続され、トランジスタ２０４の第２の端子は配線１４と接続され、トランジスタ２０４のゲートは配線３１と接続される。
配線３１には信号ＲＥが入力される。信号ＲＥはハイレベルとロウレベルとを有するデジタル信号である。ただし、配線３１にはトランジスタ２０１乃至トランジスタ２０４の導通又は非導通を制御するための信号が入力されていればよい。
なお、順序回路１００［ｉ］において、配線３１は配線２２［ｉ＋１］に対応する。ただし、配線３１が配線２２［ｉ＋２］又は配線２２［ｉ＋３］のように配線２２［ｉ＋ｎ］（ｎは自然数）と対応してもよい。
信号ＲＥがハイレベルになると、トランジスタ２０１乃至トランジスタ２０４がオンになる。トランジスタ２０１及びトランジスタ２０４がオンになることで、配線１３の電位ＶＳＳがノードＮ１及び配線１４に供給される。よって、ノードＮ１及び配線１４の電位が電位ＶＳＳになる。また、トランジスタ２０２及びトランジスタ２０３がオンになることで、配線１１の電位ＶＤＤがノードＮ２及び配線１２に供給される。よって、ノードＮ２及び配線１２の電位が電位ＶＤＤ又は電位ＶＳＳより高い電位になる。
一方、信号ＲＥがロウレベルになると、トランジスタ２０１乃至トランジスタ２０４がオフになる。
信号ＲＥのタイミングの一例について説明する。配線３１が配線２２［ｉ＋１］に対応している場合には、信号ＲＥは信号ＯＵＴＢ［ｉ＋１］に対応する。よって、信号ＲＥは期間Ｔ２の後（例えば期間Ｔ２の直後の期間Ｔ３）においてハイレベルになり、それ以外の期間ではロウレベルになる。よって、期間Ｔ２の後に、順序回路を初期化することができる。
なお、トランジスタ２０１乃至トランジスタ２０４から選択された１つ、２つ又は３つのトランジスタのみを設けてもよい。
次に、トランジスタ２０５、トランジスタ２０６、トランジスタ２０７及びトランジスタ２０８を設けた構成について説明する。
図８（Ａ）は、トランジスタ２０５、トランジスタ２０６、トランジスタ２０７及びトランジスタ２０８を設けた順序回路の回路図である。トランジスタ２０５乃至トランジスタ２０８の接続関係は、ゲートが配線３２と接続されているところが、トランジスタ２０１乃至トランジスタ２０４と異なる。
なお、Ｎ個の順序回路１００の全て又は少なくとも２つにおいて、トランジスタ２０５乃至トランジスタ２０８のゲートの接続先は共通である。
配線３２には信号ＩＮＩが入力される。信号ＩＮＩはハイレベルとロウレベルとを有するデジタル信号である。ただし、配線３２にはトランジスタ２０５乃至トランジスタ２０８の導通又は非導通を制御するための信号が入力されていればよい。
信号ＩＮＩがハイレベルになると、トランジスタ２０５乃至トランジスタ２０８がオンになる。トランジスタ２０５及びトランジスタ２０８がオンになることにより、配線１３の電位ＶＳＳがノードＮ１及び配線１４に供給される。よって、ノードＮ１及び配線１４の電位が電位ＶＳＳになる。また、トランジスタ２０６及びトランジスタ２０７がオンになることにより、配線１１の電位ＶＤＤがノードＮ２及び配線１２に供給される。よって、ノードＮ２及び配線１２の電位が電位ＶＤＤ又は電位ＶＳＳよりも高い電位になる。
一方、信号ＩＮＩがロウレベルになると、トランジスタ２０５乃至トランジスタ２０８がオフになる。
信号ＩＮＩのタイミングの一例について説明する。信号ＳＳＰがハイレベルになる期間よりも前に、信号ＩＮＩがハイレベルになる。よって、１段目の順序回路１００が期間Ｔ１における動作を行う前に、各順序回路１００を初期化することができる。よって、誤動作の防止を図ることができる。
なお、信号ＯＵＴＢ［Ｎ］がハイレベルになった後であり、且つ信号ＳＳＰがハイレベルになる前において、信号ＩＮＩがハイレベルになることが好ましい。また、電源投入後であり、且つ信号ＳＳＰがハイレベルになる前において、信号ＩＮＩがハイレベルになってもよい。
なお、トランジスタ２０７の第１の端子を配線１３と接続してもよい。
なお、トランジスタ２０５乃至トランジスタ２０８のゲートを配線２７と接続してもよい。つまり、信号ＩＮＩとして信号ＳＳＰを用いてもよい。
なお、トランジスタ２０５乃至トランジスタ２０８から選択された１つ、２つ又は３つのトランジスタのみを設けてもよい。
次に、トランジスタ２０９及びトランジスタ２１０を設けた構成について説明する。
図８（Ｂ）は、トランジスタ２０９及びトランジスタ２１０を設けた順序回路の回路図である。トランジスタ２０９の第１の端子は配線１３と接続され、トランジスタ２０９の第２の端子は配線１４と接続され、トランジスタ２０９のゲートは配線１６と接続される。トランジスタ２１０の第１の端子は配線１１と接続され、トランジスタ２１０の第２の端子は配線１２と接続され、トランジスタ２１０のゲートは配線１６と接続される。
信号ＣＫ２がハイレベルになると、トランジスタ２０９及びトランジスタ２１０がオンになる。トランジスタ２０９がオンになると、配線１３の電位ＶＳＳが配線１４に供給される。トランジスタ２１０がオンになると、配線１１の電位ＶＤＤが配線１２に供給される。
一方、信号ＣＫ２がロウレベルになると、トランジスタ２０９及びトランジスタ２１０がオフになる。
信号ＣＫ２は、期間Ｔ１及び期間Ｔ３においてハイレベルになり、期間Ｔ２及び期間Ｔ４においてロウレベルになる。よって、期間Ｔ１及び期間Ｔ３において、配線１３の電位ＶＳＳが配線１４に供給され、配線１１の電位ＶＤＤが配線１２に供給される。特に、期間Ｔ３において信号ＣＫ２がハイレベルになることにより、配線１３の電位ＶＳＳが配線１４に定期的に供給され、配線１１の電位ＶＤＤが配線１２に定期的に供給される。よって、配線１４及び配線１２の電位を維持しやすくなる。
なお、トランジスタ２０９及びトランジスタ２１０の一方のみを設けてもよい。
次に、トランジスタ２１１及びトランジスタ２１２を設けた構成について説明する。
図９（Ａ）は、トランジスタ２１１及びトランジスタ２１２を設けた順序回路の回路図である。トランジスタ２１１の第１の端子は配線１７と接続され、トランジスタ２１１の第２の端子はトランジスタ１０５の第１の端子と接続され、トランジスタ２１１のゲートは配線３３と接続される。トランジスタ２１２の第１の端子は配線３１と接続され、トランジスタ２１２の第２の端子はトランジスタ１０５の第１の端子と接続され、トランジスタ２１２のゲートは配線３４と接続される。
なお、Ｎ個の順序回路１００の全て又は少なくとも２つにおいて、トランジスタ２１１のゲートの接続先は共通であり、またトランジスタ２１２のゲートの接続先は共通である。
配線３３には信号ＳＣ１が入力される。信号ＳＣ１はハイレベルとロウレベルとを有するデジタル信号である。ただし、配線３３にはトランジスタ２１１の導通又は非導通を制御するための信号又は電位等が入力されていればよい。また、配線３４には信号ＳＣ２が入力される。信号ＳＣ２はハイレベルとロウレベルとを有するデジタル信号である。ただし、配線３４にはトランジスタ２１２の導通又は非導通を制御するための信号又は電位等が入力されていればよい。
信号ＳＣ１がハイレベルになり、信号ＳＣ２がロウレベルになると、トランジスタ２１１がオンになり、トランジスタ２１２がオフになる。トランジスタ２１１がオンになると、配線１７の信号ＳＰがトランジスタ１０５の第１の端子に供給される。
一方、信号ＳＣ１がロウレベルになり、信号ＳＣ２がハイレベルになると、トランジスタ２１１がオフになり、トランジスタ２１２がオンになる。トランジスタ２１２がオンになると、配線３１の信号ＲＥがトランジスタ１０５の第１の端子に供給される。
信号ＳＣ１及び信号ＳＣ２のタイミングの一例について説明する。シフトレジスタ回路のシフト方向を順序回路１００［１］から順序回路１００［Ｎ］の方向とする場合には、信号ＳＣ１がハイレベルになり、信号ＳＣ２がロウレベルになる。また、シフトレジスタ回路のシフト方向を順序回路１００［Ｎ］から順序回路１００［１］の方向とする場合には、信号ＳＣ１がロウレベルになり、信号ＳＣ２がハイレベルになる。
次に、トランジスタ２１３及びトランジスタ２１４を設けた構成について説明する。
図９（Ｂ）は、トランジスタ２１３及びトランジスタ２１４を設けた順序回路の回路図である。トランジスタ２１３の第１の端子はトランジスタ１０５の第２の端子と接続され、トランジスタ２１３の第２の端子はトランジスタ１０３のゲートと接続され、トランジスタ２１３のゲートは配線１１と接続される。トランジスタ２１４の第１の端子はトランジスタ１０７の第２の端子と接続され、トランジスタ２１４の第２の端子はトランジスタ１０１のゲートと接続され、トランジスタ２１４のゲートは配線１１と接続される。
トランジスタ２１３を有することにより、トランジスタ１０３のゲートの電位が上昇しすぎることを防止することができる。よって、トランジスタ１０３の劣化の抑制又は絶縁破壊の防止等を図ることができる。
また、トランジスタ２１４を有することにより、トランジスタ１０１のゲートの電位が上昇しすぎることを防止することができる。よって、トランジスタ１０１の劣化の抑制又は絶縁破壊の防止等を図ることができる。また、トランジスタ１０６のＶｇｓを小さくすることができるため、トランジスタ１０６の劣化の抑制を図ることができる。
なお、トランジスタ２１３のゲートを配線１２、配線１６、配線１７、トランジスタ１０１のゲート等と接続してもよい。また、トランジスタ２１３の第１の端子を配線１７と接続し、トランジスタ２１３の第２の端子をトランジスタ１０５の第１の端子と接続してもよい。
なお、トランジスタ２１４のゲートを配線１２、配線１６等と接続してもよい。また、トランジスタ２１４の第１の端子を配線１１と接続し、トランジスタ２１４の第２の端子をトランジスタ１０７の第１の端子と接続してもよい。
なお、トランジスタ１０６のゲートをトランジスタ１０４の第２の端子と接続してもよい。
なお、トランジスタ２１３及びトランジスタ２１４の一方のみを設けてもよい。
次に、トランジスタの一部をスイッチに置き換えた構成について説明する。
図１０（Ａ）は、トランジスタ１０４、トランジスタ１０６及びトランジスタ１０７としてスイッチを用いた順序回路の回路図である。スイッチ１０４Ｓ、スイッチ１０６Ｓ及びスイッチ１０７Ｓは、各々、トランジスタ１０４、トランジスタ１０６及びトランジスタ１０７に対応する。また、スイッチ１０４Ｓの第１の端子は配線１３と接続され、スイッチ１０４Ｓの第２の端子はトランジスタ１０１のゲートと接続される。スイッチ１０６Ｓの第１の端子は配線１３と接続され、スイッチ１０６Ｓの第２の端子は配線１４と接続される。スイッチ１０７Ｓの第１の端子は配線１１と接続され、スイッチ１０７Ｓの第２の端子はトランジスタ１０１のゲートと接続される。
期間Ｔ１において、スイッチ１０４Ｓがオフになり、スイッチ１０６Ｓがオンになり、スイッチ１０７Ｓがオンになる。また、期間Ｔ２において、スイッチ１０４Ｓがオンになり、スイッチ１０６Ｓがオフになり、スイッチ１０７Ｓがオフになる。また、期間Ｔ３において、スイッチ１０４Ｓがオフになり、スイッチ１０６Ｓがオンになり、スイッチ１０７Ｓがオンになる。また、期間Ｔ４において、スイッチ１０４Ｓがオフになり、スイッチ１０６Ｓがオンになり、スイッチ１０７Ｓがオフになる。
なお、スイッチ１０４Ｓは期間Ｔ１においてオンになってもよい。また、スイッチ１０６Ｓは期間Ｔ３及び期間Ｔ４の一方においてオフになってもよい。また、スイッチ１０７Ｓは期間Ｔ４においてオンになってもよい。
なお、図１０（Ｂ）は、トランジスタ１０４としてスイッチ１０４Ｓを用いた基本回路の回路図である。また、図１１（Ａ）は、図１０（Ｂ）の基本回路にスイッチ１０６Ｓを設けた基本回路の回路図である。また、図１１（Ｂ）は、図１０（Ｂ）の基本回路にスイッチ１０７Ｓを設けた基本回路の回路図である。
次に、トランジスタ２０１乃至トランジスタ２１４の機能について説明する。
トランジスタ２０１乃至トランジスタ２１４のそれぞれは、第１の端子の接続先と第２の端子の接続先との導通又は非導通を制御する機能を有する。また、第１の端子の接続先の信号又は電位等を第２の端子の接続先に供給する機能を有する。例えば、トランジスタ２０１は配線１３とノードＮ１との導通又は非導通を制御する機能を有する。また、電位ＶＳＳをノードＮ１に供給する機能を有する。
また、トランジスタ２１３及びトランジスタ２１４は第１の端子の接続先と第２の端子との接続先を導通にした後に、第１の端子の接続先と第２の端子の接続先とを非導通にする機能を有する。また、第１の端子の接続先の信号又は電位等を第２の端子の接続先に供給した後に、第１の端子の接続先の信号又は電位等の供給を止める機能を有する。例えば、トランジスタ２１３はトランジスタ１０５の第２の端子とトランジスタ１０３のゲートとを導通にした後に、トランジスタ１０５の第２の端子とトランジスタ１０３のゲートとを非導通にする機能を有する。また、トランジスタ１０５の第２の端子の電位をノードＮ１に供給した後に、トランジスタ１０５の第２の端子の電位の供給を止める機能を有する。
ところで、トランジスタ２０１乃至トランジスタ２１４は、トランジスタ１０１と同じ極性であることが好ましい。
また、トランジスタ１０１のＷ／Ｌはトランジスタ２０１乃至トランジスタ２１４のＷ／Ｌよりも大きいことが好ましい。
本実施の形態は、他の実施の形態等と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、本発明の一態様に係る表示装置について説明する。
図１２（Ａ）は、本実施の形態の表示装置の回路図である。図１２（Ａ）の表示装置は、画素部３００と、ゲートドライバ３０１と、ゲートドライバ３０２と、ソースドライバ３０３と、を有する。画素部３００は、複数の画素３１０を有する。複数の画素３１０のそれぞれは、トランジスタ３１１と、トランジスタ３１２と、表示素子３１３と、回路３２０と、を有する。なお、ゲートドライバ３０２として、実施の形態１及び実施の形態２のシフトレジスタ回路を用いることができる。
なお、本発明の一態様において、表示素子としては、液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
次に、図１２（Ａ）の表示装置の接続関係について説明する。
ゲートドライバ３０１はＮ本の配線４１と接続される。ゲートドライバ３０２はＮ本の配線４２と接続される。ソースドライバ３０３はＭ（Ｍは自然数）本の配線４３と接続される。なお、図１２（Ａ）には、Ｎ本の配線４１のうちｉ本目の配線４１（配線４１［ｉ］と示す）、Ｎ本の配線４２のうちｉ本目の配線４２（配線４２［ｉ］と示す）、Ｍ本の配線４３のうちｊ（ｊは１〜Ｍのいずれか一）本目の配線４３（配線４３［ｊ］と示す）のみを示す。
複数の画素３１０のうちｉ行目、ｊ列目に属する画素３１０（画素３１０［ｉ、ｊ］と示す）は、配線４１［ｉ］、配線４２［ｉ］、配線４３［ｊ］及び配線４４と接続される。
画素３１０［ｉ、ｊ］において、トランジスタ３１１の第１の端子は配線４４と接続され、トランジスタ３１１のゲートは回路３２０と接続される。トランジスタ３１２の第１の端子はトランジスタ３１１の第２の端子と接続され、トランジスタ３１２の第２の端子は表示素子３１３と接続され、トランジスタ３１２のゲートは配線４２［ｉ］と接続される。また、回路３２０は配線４３［ｊ］、配線４１［ｉ］と接続される。
なお、配線４４には電圧が入力される。配線４４は表示素子３１３に流れる電流を供給する機能を有する。
なお、ゲートドライバ３０２として実施の形態１及び実施の形態２のシフトレジスタ回路を用いる場合、Ｎ本の配線４２がＮ本の配線２１に対応する。例えば、配線４２［ｉ］が配線２１［ｉ］に対応する。
次に、図１２（Ａ）の表示装置の動作について説明する。
ゲートドライバ３０１は、Ｎ本の配線４１に順次ハイレベルの信号を出力する。ゲートドライバ３０２は、Ｎ本の配線４２に順次ロウレベルの信号を出力する。ソースドライバ３０３はビデオ信号をＭ本の配線４３に出力する。
例えば、画素３１０［ｉ、ｊ］では、ゲートドライバ３０１がハイレベルの信号を配線４１［ｉ］に出力すると、配線４３［ｊ］のビデオ信号が書き込まれる。このビデオ信号はソースドライバ３０３が配線４３［ｊ］に出力したビデオ信号である。その後、画素３１０［ｉ、ｊ］は、再びゲートドライバ３０１がハイレベルの信号を配線４１［ｉ］に出力するまでビデオ信号を保持し、該ビデオ信号に応じた表示を行う。
具体的には、ゲートドライバ３０１がハイレベルの信号を配線４１［ｉ］に出力すると、ビデオ信号は回路３２０に入力される。回路３２０はビデオ信号にトランジスタ３１１のしきい値電圧及び／又は移動度等に応じた補正を施し、補正を施したビデオ信号をトランジスタ３１１にゲートに供給する。すると、トランジスタ３１１は補正を施したビデオ信号に応じた電流を供給することができるようになる。ただし、回路３２０にビデオ信号が入力される期間、回路３２０がビデオ信号に補正を施すための期間、及び／又は回路３２０にビデオ信号が入力される前の初期化期間等においては、トランジスタ３１１の電流は不正な値となっていることが多い。この電流が表示素子に供給されてしまうと、階調がずれたり、黒浮きが生じたりすることがある。そこで、上述した期間においては、ゲートドライバ３０２が配線４２［ｉ］にロウレベルの信号を出力することにより、トランジスタ３１２をオフにする。
なお、ゲートドライバ３０２として実施の形態１及び実施の形態２のシフトレジスタ回路を用いる場合、ゲートドライバ３０２が配線４２［１］乃至配線４２［Ｎ］に出力する信号が信号ＳＯＵＴＡ［１］乃至信号ＳＯＵＴＡ［Ｎ］に対応する。例えば、ゲートドライバ３０２が配線４２［ｉ］に出力する信号が信号ＳＯＵＴＡ［ｉ］に対応する。
なお、図１２（Ｂ）に示すように、トランジスタ３１１とトランジスタ３１２との接続箇所を入れ替えてもよい。
ゲートドライバ３０２として実施の形態１及び実施の形態２のシフトレジスタ回路を用いることにより、ゲートドライバ３０２を画素のトランジスタと同じ極性のトランジスタで構成することが可能になる。よって、ゲートドライバ３０１だけでなく、ゲートドライバ３０２を画素部３００と同じ基板に形成することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の一態様に係る表示装置の画素及び駆動回路の断面構成について、ＥＬ表示装置を例に挙げて説明する。
図１３は、本実施の形態の表示装置の断面図であり、画素８４０及び駆動回路８４１の断面図を示す。
画素８４０は、発光素子８３２と、発光素子８３２に電流を供給する機能を備えるトランジスタ８３１とを有する。なお、画素８４０は、発光素子８３２及びトランジスタ８３１に加えて、画像信号の画素８４０への入力を制御するトランジスタ、及び／又は画像信号の電位を保持する容量素子など、各種の半導体素子を有していてもよい。
駆動回路８４１は、トランジスタ８３０と、トランジスタ８３０のゲート電圧を保持するための容量素子８３３とを有する。駆動回路８４１は、実施の形態１又は実施の形態２の基本回路、順序回路及びシフトレジスタ回路等に対応する。具体的には、トランジスタ８３０は、トランジスタ１０１等に相当する。なお、駆動回路８４１は、トランジスタ８３０及び容量素子８３３に加えて、トランジスタや容量素子などの各種の半導体素子を有していてもよい。
トランジスタ８３１は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜８１６と、導電膜８１６上のゲート絶縁膜８０２と、導電膜８１６と重なる位置においてゲート絶縁膜８０２上に位置する半導体膜８１７と、ソース端子またはドレイン端子として機能し、半導体膜８１７上に位置する導電膜８１５及び導電膜８１８とを有する。導電膜８１６は走査線としても機能する。
トランジスタ８３０は、絶縁表面を有する基板８００上に、ゲートとして機能する導電膜８１２と、導電膜８１２上のゲート絶縁膜８０２と、導電膜８１２と重なる位置においてゲート絶縁膜８０２上に位置する半導体膜８１３と、ソース端子またはドレイン端子として機能し、半導体膜８１３上に位置する導電膜８１４及び導電膜８１９とを有する。
容量素子８３３は、絶縁表面を有する基板８００上に、導電膜８１２と、導電膜８１２上のゲート絶縁膜８０２と、導電膜８１２と重なる位置においてゲート絶縁膜８０２上に位置する導電膜８１９とを有する。
導電膜８１４、導電膜８１５、導電膜８１８、導電膜８１９上には、絶縁膜８２０及び絶縁膜８２１が、順に積層されるように設けられている。そして、絶縁膜８２１上には、陽極として機能する導電膜８２２が設けられている。導電膜８２２は、絶縁膜８２０及び絶縁膜８２１に形成されたコンタクトホール８２３を介して、導電膜８１８に接続されている。
導電膜８２２の一部が露出するような開口部を有した絶縁膜８２４が、絶縁膜８２１上に設けられている。導電膜８２２の一部及び絶縁膜８２４上には、ＥＬ層８２５と、陰極として機能する導電膜８２６とが、順に積層するように設けられている。導電膜８２２と、ＥＬ層８２５と、導電膜８２６とが重なっている領域が、発光素子８３２に相当する。
なお、本発明の一態様において、トランジスタは、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体が半導体膜に用いられていてもよいし、酸化物半導体などのワイドギャップ半導体が半導体膜に用いられていてもよい。
トランジスタの半導体膜に、非晶質、微結晶、多結晶又は単結晶である、シリコン又はゲルマニウムなどの半導体が用いられる場合、一導電性を付与する不純物元素を上記半導体膜に添加して、ソース端子またはドレイン端子として機能する不純物領域を形成する。例えば、リンまたはヒ素を上記半導体膜に添加することで、ｎ型の導電性を有する不純物領域を形成することができる。また、例えば、ホウ素を上記半導体膜に添加することで、ｐ型の導電性を有する不純物領域を形成することができる。
また、トランジスタの半導体膜に、酸化物半導体が用いられる場合、ドーパントを上記半導体膜に添加して、ソース端子またはドレイン端子として機能する不純物領域を形成してもよい。ドーパントの添加は、イオン注入法を用いることができる。ドーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、アンチモンなどの１５族元素などを用いることができる。例えば、窒素をドーパントとして用いた場合、不純物領域中の窒素原子の濃度は、５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
なお、シリコン半導体としては、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウエハーに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。また、上記酸化物半導体は、珪素を含んでいてもよい。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高いため、トランジスタに用いる半導体材料としては好適である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
具体的に、高純度化された酸化物半導体を半導体膜に用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース端子とドレイン端子間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース端子とドレイン端子間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
なお、本明細書等において、オフ電流とは、ｎチャネル型トランジスタにおいては、ドレイン端子をソース端子とゲートよりも高い電位とした状態において、ソース端子の電位を基準としたときのゲートの電位が０以下であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。また、ｐチャネル型トランジスタにおいては、オフ電流とは、ドレイン端子をソース端子とゲートよりも低い電位とした状態において、ソース端子の電位を基準としたときのゲートの電位が０以上であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。
なお、例えば、酸化物半導体膜は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により形成することができる。Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体膜をスパッタリング法で成膜する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ系酸化物のターゲットを用いて酸化物半導体膜を成膜することで、多結晶または後述するＣＡＡＣが形成されやすくなる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
なお、酸化物半導体膜としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、用いるターゲットの組成は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ系酸化物である酸化物半導体膜の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。Ｚｎの比率を上記範囲に収めることで、移動度の向上を実現することができる。
そして、具体的に酸化物半導体膜は、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて形成すればよい。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としてもよい。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、酸化物半導体膜に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、加熱処理を施す。
酸化物半導体膜に加熱処理を施すことで、酸化物半導体膜中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えばよい。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
なお、上記加熱処理により、酸化物半導体膜から酸素が脱離し、酸化物半導体膜内に酸素欠損が形成される場合がある。よって、本発明の一態様では、酸化物半導体膜と接するゲート絶縁膜などの絶縁膜として、酸素を含む絶縁膜を用いる。そして、酸素を含む絶縁膜を形成した後、加熱処理を施すことで、上記絶縁膜から酸化物半導体膜に酸素が供与されるようにする。上記構成により、ドナーとなる酸素欠損を低減し、酸化物半導体膜に含まれる酸化物半導体の、化学量論的組成を満たすことができる。その結果、酸化物半導体膜をｉ型に近づけることができ、酸素欠損によるトランジスタの電気的特性のばらつきを軽減し、電気的特性の向上を実現することができる。
なお、酸素を酸化物半導体膜に供与するための加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下であることが望ましい。
酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
次いで、本発明の一態様に係るトランジスタの、具体的な構成の一例について説明する。
図１４（Ａ）に示すトランジスタは、チャネルエッチ構造の、ボトムゲート型である。
図１４（Ａ）に示すトランジスタは、絶縁表面上に形成されたゲート電極（ゲート）１６０２と、ゲート電極１６０２上のゲート絶縁膜１６０３と、ゲート絶縁膜１６０３上においてゲート電極１６０２と重なっている半導体膜１６０４と、半導体膜１６０４上に形成された導電膜１６０５、導電膜１６０６とを有する。さらに、トランジスタは、半導体膜１６０４、導電膜１６０５及び導電膜１６０６上に形成された絶縁膜１６０７を、その構成要素に含めてもよい。
なお、図１４（Ａ）に示したトランジスタは、半導体膜１６０４と重なる位置において絶縁膜１６０７上に形成されたバックゲート電極を、更に有していてもよい。
図１４（Ｂ）に示すトランジスタは、チャネル保護構造の、ボトムゲート型である。
図１４（Ｂ）に示すトランジスタは、絶縁表面上に形成されたゲート電極１６１２と、ゲート電極１６１２上のゲート絶縁膜１６１３と、ゲート絶縁膜１６１３上においてゲート電極１６１２と重なっている半導体膜１６１４と、半導体膜１６１４上に形成されたチャネル保護膜１６１８と、半導体膜１６１４上に形成された導電膜１６１５、導電膜１６１６とを有する。さらに、トランジスタは、チャネル保護膜１６１８、導電膜１６１５及び導電膜１６１６上に形成された絶縁膜１６１７を、その構成要素に含めてもよい。
なお、図１４（Ｂ）に示したトランジスタは、半導体膜１６１４と重なる位置において絶縁膜１６１７上に形成されたバックゲート電極を、更に有していてもよい。
チャネル保護膜１６１８を設けることによって、半導体膜１６１４のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させることができる。
図１４（Ｃ）に示すトランジスタは、ボトムコンタクト構造の、ボトムゲート型である。
図１４（Ｃ）に示すトランジスタは、絶縁表面上に形成されたゲート電極１６２２と、ゲート電極１６２２上のゲート絶縁膜１６２３と、ゲート絶縁膜１６２３上の導電膜１６２５、導電膜１６２６と、ゲート絶縁膜１６２３上においてゲート電極１６２２と重なっており、なおかつ導電膜１６２５、導電膜１６２６上に形成された半導体膜１６２４とを有する。さらに、トランジスタは、導電膜１６２５、導電膜１６２６、及び半導体膜１６２４上に形成された絶縁膜１６２７を、その構成要素に含めてもよい。
なお、図１４（Ｃ）に示したトランジスタは、半導体膜１６２４と重なる位置において絶縁膜１６２７上に形成されたバックゲート電極を、更に有していてもよい。
図１４（Ｄ）に示すトランジスタは、ボトムコンタクト構造の、トップゲート型である。
図１４（Ｄ）に示すトランジスタは、絶縁表面上に形成された導電膜１６４５、導電膜１６４６と、絶縁表面及び導電膜１６４５、導電膜１６４６上に形成された半導体膜１６４４と、半導体膜１６４４、導電膜１６４５及び導電膜１６４６上に形成されたゲート絶縁膜１６４３と、ゲート絶縁膜１６４３上において半導体膜１６４４と重なっているゲート電極１６４２とを有する。さらに、トランジスタは、ゲート電極１６４２上に形成された絶縁膜１６４７を、その構成要素に含めてもよい。
本実施の形態のトランジスタを実施の形態１及び実施の形態２の基本回路、順序回路及びシフトレジスタ回路を構成するトランジスタ、並びに実施の形態３の表示装置を構成するトランジスタに用いることができる。特に、酸化物半導体を用いたトランジスタは移動度が高く、オフ電流が小さい。よって、実施の形態１及び実施の形態２の基本回路、順序回路及びシフトレジスタ回路、並びに実施の形態３の表示装置を高速に動作させることができる。また、各ノードから漏れる電荷量を小さくすることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本発明の一態様に係る、基本回路、順序回路、シフトレジスタ回路及び表示装置等は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る、基本回路、順序回路、シフトレジスタ回路及び表示装置等を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１５に示す。
図１５（Ａ）は携帯型ゲーム機であり、筐体５００１、筐体５００２、表示部５００３、表示部５００４、マイクロホン５００５、スピーカー５００６、操作キー５００７、スタイラス５００８等を有する。なお、図１５（Ａ）に示した携帯型ゲーム機は、２つの表示部５００３と表示部５００４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図１５（Ｂ）は表示機器であり、筐体５２０１、表示部５２０２、支持台５２０３等を有する。なお、表示機器には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示機器が含まれる。
図１５（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。
図１５（Ｄ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により可動となっている。第１表示部５６０３における映像の切り替えを、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としてもよい。
図１５（Ｅ）は携帯電話であり、筐体５８０１、表示部５８０２、音声入力部５８０３、音声出力部５８０４、操作キー５８０５、受光部５８０６等を有する。受光部５８０６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
１６ 配線
１７ 配線
２１ 配線
２２ 配線
２３ 配線
２４ 配線
２５ 配線
２６ 配線
２７ 配線
３１ 配線
３２ 配線
３３ 配線
３４ 配線
４１ 配線
４２ 配線
４３ 配線
４４ 配線
１００ 順序回路
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０４Ｓ スイッチ
１０５ トランジスタ
１０６ トランジスタ
１０６Ｓ スイッチ
１０７ トランジスタ
１０７Ｓ スイッチ
２０１ トランジスタ
２０２ トランジスタ
２０３ トランジスタ
２０４ トランジスタ
２０５ トランジスタ
２０６ トランジスタ
２０７ トランジスタ
２０８ トランジスタ
２０９ トランジスタ
２１０ トランジスタ
２１１ トランジスタ
２１２ トランジスタ
２１３ トランジスタ
２１４ トランジスタ
３００ 画素部
３０１ ゲートドライバ
３０２ ゲートドライバ
３０３ ソースドライバ
３１０ 画素
３１１ トランジスタ
３１２ トランジスタ
３１３ 表示素子
３２０ 回路
８００ 基板
８０２ ゲート絶縁膜
８１２ 導電膜
８１３ 半導体膜
８１４ 導電膜
８１５ 導電膜
８１６ 導電膜
８１７ 半導体膜
８１８ 導電膜
８１９ 導電膜
８２０ 絶縁膜
８２１ 絶縁膜
８２２ 導電膜
８２３ コンタクトホール
８２４ 絶縁膜
８２５ ＥＬ層
８２６ 導電膜
８３０ トランジスタ
８３１ トランジスタ
８３２ 発光素子
８３３ 容量素子
８４０ 画素
８４１ 駆動回路
１６０２ ゲート電極
１６０３ ゲート絶縁膜
１６０４ 半導体膜
１６０５ 導電膜
１６０６ 導電膜
１６０７ 絶縁膜
１６１２ ゲート電極
１６１３ ゲート絶縁膜
１６１４ 半導体膜
１６１５ 導電膜
１６１６ 導電膜
１６１７ 絶縁膜
１６１８ チャネル保護膜
１６２２ ゲート電極
１６２３ ゲート絶縁膜
１６２４ 半導体膜
１６２５ 導電膜
１６２６ 導電膜
１６２７ 絶縁膜
１６４２ ゲート電極
１６４３ ゲート絶縁膜
１６４４ 半導体膜
１６４５ 導電膜
１６４６ 導電膜
１６４７ 絶縁膜
５００１ 筐体
５００２ 筐体
５００３ 表示部
５００４ 表示部
５００５ マイクロホン
５００６ スピーカー
５００７ 操作キー
５００８ スタイラス
５２０１ 筐体
５２０２ 表示部
５２０３ 支持台
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５６０１ 筐体
５６０２ 筐体
５６０３ 表示部
５６０４ 表示部
５６０５ 接続部
５６０６ 操作キー
５８０１ 筐体
５８０２ 表示部
５８０３ 音声入力部
５８０４ 音声出力部
５８０５ 操作キー
５８０６ 受光部
ＣＫ１ 信号
ＣＫ２ 信号
Ｎ１ ノード
Ｎ２ ノード
ＳＣ１ 信号
ＳＣ２ 信号
ＳＣＫ１ 信号
ＳＣＫ２ 信号
Ｔ１ 期間
Ｔ２ 期間
Ｔ３ 期間
Ｔ４ 期間
ＶＮ１ 電位
ＶＮ２ 電位
ＶＤＤ 電位
ＶＳＳ 電位
ＳＰ 信号
ＳＳＰ 信号
ＯＵＴＡ 信号
ＯＵＴＢ 信号
ＳＯＵＴＡ 信号
ＳＯＵＴＢ 信号
ＲＥ 信号
ＩＮＩ 信号

Claims (6)

  1. 駆動回路と、画素部と、を有し、
    前記駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、
    前記画素部は、第７のトランジスタと、第８のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、第１の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第７のトランジスタ及び前記第８のトランジスタは、第３の配線と前記発光素子との間に直列に電気的に接続され、
    前記第７のトランジスタのゲート又は前記第８のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする表示装置。
  2. 駆動回路と、画素部と、を有し、
    前記駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、
    前記画素部は、第７のトランジスタと、第８のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、第１の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第７のトランジスタのソース又はドレインの一方は、前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第７のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
    前記第８のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、
    前記第８のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする表示装置。
  3. 駆動回路と、画素部と、を有し、
    前記駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、
    前記画素部は、第７のトランジスタと、第８のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、第１の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第７のトランジスタのソース又はドレインの一方は、前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第７のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
    前記第８のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、
    前記第７のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする表示装置。
  4. 駆動回路と、画素部と、を有し、
    前記駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、
    前記画素部は、第７のトランジスタと、第８のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、第１の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第７のトランジスタ及び前記第８のトランジスタは、第３の配線と前記発光素子との間に直列に電気的に接続され、
    前記第７のトランジスタのゲート又は前記第８のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第１の配線には、クロック信号が入力されることを特徴とする表示装置。
  5. 駆動回路と、画素部と、を有し、
    前記駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、
    前記画素部は、第７のトランジスタと、第８のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、第１の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第７のトランジスタのソース又はドレインの一方は、前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第７のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
    前記第８のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、
    前記第８のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第１の配線には、クロック信号が入力されることを特徴とする表示装置。
  6. 駆動回路と、画素部と、を有し、
    前記駆動回路は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、
    前記画素部は、第７のトランジスタと、第８のトランジスタと、発光素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、第１の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の電源線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、前記第３のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２の電源線と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第７のトランジスタのソース又はドレインの一方は、前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第７のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
    前記第８のトランジスタのソース又はドレインの他方は、前記発光素子と電気的に接続され、
    前記第７のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記第１の配線には、クロック信号が入力されることを特徴とする表示装置。
JP2013034158A 2012-02-29 2013-02-25 表示装置 Active JP6075922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013034158A JP6075922B2 (ja) 2012-02-29 2013-02-25 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012042864 2012-02-29
JP2012042864 2012-02-29
JP2013034158A JP6075922B2 (ja) 2012-02-29 2013-02-25 表示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2014088664A Division JP5730427B2 (ja) 2012-02-29 2014-04-23 半導体装置
JP2017001501A Division JP6259936B2 (ja) 2012-02-29 2017-01-09 表示装置

Publications (3)

Publication Number Publication Date
JP2013211088A JP2013211088A (ja) 2013-10-10
JP2013211088A5 JP2013211088A5 (ja) 2016-03-31
JP6075922B2 true JP6075922B2 (ja) 2017-02-08

Family

ID=49002865

Family Applications (17)

Application Number Title Priority Date Filing Date
JP2013034158A Active JP6075922B2 (ja) 2012-02-29 2013-02-25 表示装置
JP2014088664A Active JP5730427B2 (ja) 2012-02-29 2014-04-23 半導体装置
JP2017001501A Active JP6259936B2 (ja) 2012-02-29 2017-01-09 表示装置
JP2017236630A Withdrawn JP2018077929A (ja) 2012-02-29 2017-12-11 半導体装置
JP2018229117A Active JP6632695B2 (ja) 2012-02-29 2018-12-06 表示装置
JP2019099968A Active JP6782816B2 (ja) 2012-02-29 2019-05-29 表示装置
JP2019222832A Withdrawn JP2020052422A (ja) 2012-02-29 2019-12-10 表示装置
JP2020175838A Active JP6906672B2 (ja) 2012-02-29 2020-10-20 ゲートドライバ、表示装置
JP2021107484A Active JP7149382B2 (ja) 2012-02-29 2021-06-29 ゲートドライバ、表示装置
JP2021189354A Active JP7691910B2 (ja) 2012-02-29 2021-11-22 ゲートドライバ、表示装置
JP2023016107A Active JP7353525B2 (ja) 2012-02-29 2023-02-06 半導体装置
JP2023124679A Active JP7566096B2 (ja) 2012-02-29 2023-07-31 半導体装置
JP2023192269A Active JP7615274B2 (ja) 2012-02-29 2023-11-10 ゲートドライバ
JP2024172401A Active JP7596592B1 (ja) 2012-02-29 2024-10-01 トランジスタ
JP2024205927A Active JP7711295B2 (ja) 2012-02-29 2024-11-27 表示装置
JP2024231679A Pending JP2025066726A (ja) 2012-02-29 2024-12-27 トランジスタ
JP2025115807A Pending JP2025137566A (ja) 2012-02-29 2025-07-09 トランジスタ

Family Applications After (16)

Application Number Title Priority Date Filing Date
JP2014088664A Active JP5730427B2 (ja) 2012-02-29 2014-04-23 半導体装置
JP2017001501A Active JP6259936B2 (ja) 2012-02-29 2017-01-09 表示装置
JP2017236630A Withdrawn JP2018077929A (ja) 2012-02-29 2017-12-11 半導体装置
JP2018229117A Active JP6632695B2 (ja) 2012-02-29 2018-12-06 表示装置
JP2019099968A Active JP6782816B2 (ja) 2012-02-29 2019-05-29 表示装置
JP2019222832A Withdrawn JP2020052422A (ja) 2012-02-29 2019-12-10 表示装置
JP2020175838A Active JP6906672B2 (ja) 2012-02-29 2020-10-20 ゲートドライバ、表示装置
JP2021107484A Active JP7149382B2 (ja) 2012-02-29 2021-06-29 ゲートドライバ、表示装置
JP2021189354A Active JP7691910B2 (ja) 2012-02-29 2021-11-22 ゲートドライバ、表示装置
JP2023016107A Active JP7353525B2 (ja) 2012-02-29 2023-02-06 半導体装置
JP2023124679A Active JP7566096B2 (ja) 2012-02-29 2023-07-31 半導体装置
JP2023192269A Active JP7615274B2 (ja) 2012-02-29 2023-11-10 ゲートドライバ
JP2024172401A Active JP7596592B1 (ja) 2012-02-29 2024-10-01 トランジスタ
JP2024205927A Active JP7711295B2 (ja) 2012-02-29 2024-11-27 表示装置
JP2024231679A Pending JP2025066726A (ja) 2012-02-29 2024-12-27 トランジスタ
JP2025115807A Pending JP2025137566A (ja) 2012-02-29 2025-07-09 トランジスタ

Country Status (2)

Country Link
US (9) US9036766B2 (ja)
JP (17) JP6075922B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5396543B2 (ja) * 2010-09-02 2014-01-22 シャープ株式会社 信号処理回路、ドライバ回路、表示装置
US9036766B2 (en) 2012-02-29 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102651239B (zh) * 2012-03-29 2014-06-18 京东方科技集团股份有限公司 一种移位寄存器、驱动电路及显示装置
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
CN103295641B (zh) * 2012-06-29 2016-02-10 上海天马微电子有限公司 移位寄存器及其驱动方法
US9715940B2 (en) * 2013-03-21 2017-07-25 Sharp Kabushiki Kaisha Shift register
CN105144301A (zh) * 2013-03-21 2015-12-09 夏普株式会社 移位寄存器
US9041453B2 (en) 2013-04-04 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Pulse generation circuit and semiconductor device
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
TWI845968B (zh) 2014-02-21 2024-06-21 日商半導體能源研究所股份有限公司 半導體裝置
US10199006B2 (en) 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP6601667B2 (ja) * 2014-12-03 2019-11-06 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 シフトレジスタ回路及びゲートドライバ並びに表示装置
CN104751816B (zh) * 2015-03-31 2017-08-15 深圳市华星光电技术有限公司 移位寄存器电路
TW201721922A (zh) * 2015-09-30 2017-06-16 半導體能源研究所股份有限公司 發光元件，顯示裝置，電子裝置，及照明裝置
CN106920498B (zh) * 2015-12-25 2019-10-25 昆山工研院新型平板显示技术中心有限公司 Gip电路及其驱动方法和平板显示装置
KR102707009B1 (ko) * 2016-12-19 2024-09-12 엘지디스플레이 주식회사 게이트 구동회로
DE112021004465T5 (de) 2020-08-27 2023-06-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Anzeigevorrichtung und elektronische Vorrichtung
DE102025106694A1 (de) 2024-03-15 2025-09-18 Semiconductor Energy Laboratory Co., Ltd. Treiberschaltung

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671202B2 (ja) 1987-09-02 1994-09-07 株式会社日立製作所 液晶駆動装置
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP2003323152A (ja) * 2002-04-26 2003-11-14 Toshiba Matsushita Display Technology Co Ltd ドライバー回路とそれを用いたｅｌ表示装置
WO2003107314A2 (en) * 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7109952B2 (en) * 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
KR100797522B1 (ko) 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR100497246B1 (ko) 2003-04-01 2005-06-23 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
JP4321266B2 (ja) 2003-10-16 2009-08-26 ソニー株式会社 インバータ回路および表示装置
TWI263191B (en) 2003-11-18 2006-10-01 Ind Tech Res Inst Shift-register circuit
CN100385478C (zh) 2003-12-27 2008-04-30 Lg.菲利浦Lcd株式会社 包括移位寄存器的驱动电路以及使用其的平板显示器件
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR101030528B1 (ko) * 2004-05-27 2011-04-26 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 사용한 액정표시장치
KR101019416B1 (ko) 2004-06-29 2011-03-07 엘지디스플레이 주식회사 쉬프트레지스터 및 이를 포함하는 평판표시장치
US20080088543A1 (en) 2004-09-14 2008-04-17 Makoto Shibusawa Display, Array Substrate, and Display Manufacturing Method
JP4248506B2 (ja) * 2004-09-14 2009-04-02 東芝松下ディスプレイテクノロジー株式会社 表示装置の製造方法
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
KR101107703B1 (ko) * 2005-05-26 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR101157981B1 (ko) * 2005-06-30 2012-07-03 엘지디스플레이 주식회사 표시장치
US7623097B2 (en) 2005-08-17 2009-11-24 Samsung Mobile Display Co., Ltd. Emission control driver and organic light emitting display device having the same and a logical or circuit for an emission control driver for outputting an emission control signal
KR100666637B1 (ko) * 2005-08-26 2007-01-10 삼성에스디아이 주식회사 유기 전계발광 표시장치의 발광제어 구동장치
KR100646992B1 (ko) 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR100658284B1 (ko) 2005-09-30 2006-12-14 삼성에스디아이 주식회사 주사 구동회로와 이를 이용한 유기 전계발광 장치
CN101075481B (zh) 2006-05-19 2010-06-16 奇美电子股份有限公司 移位寄存器及其信号产生器
KR101182770B1 (ko) * 2006-06-12 2012-09-14 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
US8174478B2 (en) 2006-06-12 2012-05-08 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
TWI342544B (en) 2006-06-30 2011-05-21 Wintek Corp Shift register
KR100813839B1 (ko) * 2006-08-01 2008-03-17 삼성에스디아이 주식회사 유기발광 표시장치
TWI347577B (en) * 2006-09-01 2011-08-21 Au Optronics Corp Shift register with low stress
KR100805538B1 (ko) 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
TWI857906B (zh) 2006-09-29 2024-10-01 日商半導體能源研究所股份有限公司 半導體裝置
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI383348B (zh) 2006-12-05 2013-01-21 Chunghwa Picture Tubes Ltd 移位暫存器以及使用其之驅動電路與顯示裝置
JP2008216961A (ja) 2007-03-02 2008-09-18 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動回路
JP4944689B2 (ja) 2007-03-02 2012-06-06 三星モバイルディスプレイ株式會社 有機電界発光表示装置及びその駆動回路
JP5042077B2 (ja) * 2007-04-06 2012-10-03 株式会社半導体エネルギー研究所 表示装置
JP4900026B2 (ja) * 2007-05-08 2012-03-21 住友電装株式会社 コネクタ
KR20090057798A (ko) * 2007-12-03 2009-06-08 엘지디스플레이 주식회사 쉬프트 레지스터
US8223112B2 (en) 2007-12-27 2012-07-17 Sharp Kabushiki Kaisha Shift register receiving all-on signal and display device
JP5433966B2 (ja) 2008-03-31 2014-03-05 カシオ計算機株式会社 シフトレジスタおよびそれを用いた表示装置
KR101489968B1 (ko) * 2008-04-18 2015-02-04 삼성디스플레이 주식회사 유기전계발광 표시장치
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP4582216B2 (ja) 2008-07-12 2010-11-17 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP5188382B2 (ja) 2008-12-25 2013-04-24 三菱電機株式会社 シフトレジスタ回路
KR101536218B1 (ko) 2008-12-26 2015-07-13 삼성디스플레이 주식회사 게이트 구동회로, 이를 갖는 표시 장치 및 이 게이트 구동회로의 제조 방법
KR101543281B1 (ko) * 2009-02-19 2015-08-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
TWI410944B (zh) * 2009-06-10 2013-10-01 Au Optronics Corp 顯示裝置之移位暫存器
WO2010146743A1 (ja) 2009-06-15 2010-12-23 シャープ株式会社 シフトレジスタおよび表示装置
CN102012591B (zh) 2009-09-04 2012-05-30 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
CN102024500B (zh) * 2009-09-10 2013-03-27 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
CN102024410B (zh) * 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
KR101605433B1 (ko) 2009-11-26 2016-03-23 삼성디스플레이 주식회사 표시 패널
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP5528084B2 (ja) 2009-12-11 2014-06-25 三菱電機株式会社 シフトレジスタ回路
KR101642992B1 (ko) * 2009-12-30 2016-08-10 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
JP2011164133A (ja) * 2010-02-04 2011-08-25 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
KR101108165B1 (ko) 2010-02-04 2012-01-31 삼성모바일디스플레이주식회사 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치
JP2011217175A (ja) * 2010-03-31 2011-10-27 Sony Corp インバータ回路および表示装置
JP2011217287A (ja) 2010-04-01 2011-10-27 Sony Corp インバータ回路および表示装置
CN102237029B (zh) * 2010-04-23 2013-05-29 北京京东方光电科技有限公司 移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置
KR101679855B1 (ko) * 2010-05-07 2016-12-07 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치
KR101146990B1 (ko) * 2010-05-07 2012-05-22 삼성모바일디스플레이주식회사 주사 구동부와 그 구동 방법 및 이를 포함하는 유기 전계 발광 표시 장치
JP5436324B2 (ja) 2010-05-10 2014-03-05 三菱電機株式会社 シフトレジスタ回路
CN102254503B (zh) * 2010-05-19 2013-06-12 北京京东方光电科技有限公司 移位寄存器单元、显示器用栅极驱动装置及液晶显示器
CN102467890B (zh) * 2010-10-29 2014-05-07 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动装置及液晶显示器
KR101296904B1 (ko) 2010-12-24 2013-08-20 엘지디스플레이 주식회사 입체영상 표시장치 및 그 구동방법
KR101944465B1 (ko) 2011-01-06 2019-02-07 삼성디스플레이 주식회사 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
CN102651238B (zh) * 2011-04-18 2015-03-25 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、显示面板及显示器
KR20130003252A (ko) 2011-06-30 2013-01-09 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
US9136013B2 (en) * 2011-11-25 2015-09-15 Boe Technology Group Co., Ltd. Shift register, gate driver, and display device
US9036766B2 (en) 2012-02-29 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103295641B (zh) * 2012-06-29 2016-02-10 上海天马微电子有限公司 移位寄存器及其驱动方法
US9070546B2 (en) * 2012-09-07 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US11017871B2 (en) 2021-05-25
US9036766B2 (en) 2015-05-19
JP2014186789A (ja) 2014-10-02
JP7615274B2 (ja) 2025-01-16
US20150249099A1 (en) 2015-09-03
US20210272644A1 (en) 2021-09-02
US20230282298A1 (en) 2023-09-07
JP2025137566A (ja) 2025-09-19
US10297332B2 (en) 2019-05-21
US10777290B2 (en) 2020-09-15
US20200411125A1 (en) 2020-12-31
JP2019036377A (ja) 2019-03-07
US20240379180A1 (en) 2024-11-14
JP7566096B2 (ja) 2024-10-11
JP7353525B2 (ja) 2023-09-29
US9608010B2 (en) 2017-03-28
JP6632695B2 (ja) 2020-01-22
JP2019148830A (ja) 2019-09-05
US20130223584A1 (en) 2013-08-29
US11600348B2 (en) 2023-03-07
JP2024026073A (ja) 2024-02-28
JP2024177290A (ja) 2024-12-19
JP2017107632A (ja) 2017-06-15
JP2018077929A (ja) 2018-05-17
JP2013211088A (ja) 2013-10-10
US20210295936A1 (en) 2021-09-23
JP7711295B2 (ja) 2025-07-22
JP7691910B2 (ja) 2025-06-12
JP5730427B2 (ja) 2015-06-10
JP2021028720A (ja) 2021-02-25
JP2023153188A (ja) 2023-10-17
JP6782816B2 (ja) 2020-11-11
JP2022028845A (ja) 2022-02-16
JP6259936B2 (ja) 2018-01-10
US11538542B2 (en) 2022-12-27
JP7596592B1 (ja) 2024-12-09
JP2021179614A (ja) 2021-11-18
JP2020052422A (ja) 2020-04-02
JP2025066726A (ja) 2025-04-23
JP6906672B2 (ja) 2021-07-21
JP7149382B2 (ja) 2022-10-06
US20190318795A1 (en) 2019-10-17
JP2025023011A (ja) 2025-02-14
US20170194059A1 (en) 2017-07-06
JP2023057105A (ja) 2023-04-20

Similar Documents

Publication Publication Date Title
JP7596592B1 (ja) トランジスタ
JP5412000B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170109

R150 Certificate of patent or registration of utility model

Ref document number: 6075922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250