KR101108165B1

KR101108165B1 - 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치

Info

Publication number: KR101108165B1
Application number: KR1020100010493A
Authority: KR
Inventors: 정보용
Original assignee: 삼성모바일디스플레이주식회사
Priority date: 2010-02-04
Filing date: 2010-02-04
Publication date: 2012-01-31
Also published as: KR20110090608A; US8681142B2; US20110187691A1

Abstract

본 발명은 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치에 관한 것으로, 복수의 스캔 스테이지로 이루어진 스캔 드라이버에 있어서 각 스캔 스테이지 사이마다 두 개의 트랜지스터를 연결하여 순차 주사 및 비월 주사 구동이 가능하도록 한 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치를 제공한다.

Description

스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치{Scan driver and flat panel display apparatus}

본 발명은 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치에 관한 것이다.

액정 디스플레이 장치(Liquid Crystal Display), 유기 발광 표시 장치(Organic Light Emitting Display) 등의 평판 디스플레이 장치(Flat Panel Dispaly apparatus)는 화소부에 매트릭스 형태로 형성된 복수의 화소에 데이터가 인가되어 원하는 영상이 표시된다.

스캔 드라이버는 다수의 화소를 구동하기 위하여 하나의 행을 단위로 선택된 행에 배열된 화소에 데이터가 인가되도록 한다. 즉, 스캔 드라이버는 스캔 신호를 주사 라인에 인가하고, 상기 스캔 신호를 공급받은 화소에 원하는 데이터가 인가되도록 한다. 이 때, 스캔 신호를 주사 라인에 공급하는 방식에는 두 가지 방식, 즉 순차 주사 방식 및 비월 주사 방식이 있다.

순차 주사는 패널을 구성하는 주사 라인들에 순차적으로 스캔 신호를 공급하는 방식이다. 즉, 첫번째 주사 라인부터 마지막 주사 라인까지 순차적으로 스캔 신를 공급하는 주사 방식이다.

비월 주사는 하나의 프레임을 두 번에 걸쳐서 표시하도록 스캔 신호를 공급하는 방식이다. 즉, 처음에는 홀수번째 주사 라인들에만 순차적으로 스캔 신호를 공급하고, 다음으로 짝수번째 주사 라인들에만 순차적으로 스캔 신호를 공급하는 주사 방식이다.

순차 주사 방식 또는 비월 주사 방식은 스캔 신호를 주사 라인에 인가하는 순서가 상이하다. 따라서 평판 디스플레이 장치의 제조시, 주사 방식을 미리 결정하고, 결정된 주사 방식으로 구동할 수 있는 스캔 드라이버를 구비한다. 따라서 두 가지의 주사 방식을 모두 사용하기 위하여는 두 개의 스캔 드라이버를 구비하여야 한다.

본 발명의 해결하고자 하는 기술적 과제는 순차 주사 구동 및 비월 주사 구동이 동시에 가능한 순차 주사 및 비월 주사 겸용 스캔 드라이버 및 이를 포함하는 평판 디스플레이 장치를 제공하는데 있다.

상기 기술적 과제를 해결하기 위하여, 본 발명의 일 측면은 클럭 신호 및 입력 신호에 따라서 출력 신호를 생성하는, 복수의 스캔 스테이지와, 모드 선택 신호에 따라서 1단계 이전의 스캔 스테이지의 출력 신호 또는 2단계 이전의 스캔 스테이지의 출력 신호 중 하나의 신호를 선택하는, 복수의 입력 신호 선택 회로를 포함하며, 상기 모드 선택 신호는 제1 모드 신호와 제2 모드 신호를 포함하고, 상기 복수의 입력 신호 선택 회로는, 상기 1단계 이전의 스캔 스테이지의 출력 단자와 현재 스캔 스테이지의 입력 단자 사이에 연결되며, 상기 제1 모드 신호에 따라서 스위칭 동작을 수행하는 제1 트랜지스터와, 상기 2단계 이전의 스캔 스테이지의 출력 단자와 현재 스캔 스테이지의 입력 단자 사이에 연결되며, 상기 제2 모드 신호에 따라서 스위칭 동작을 수행하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 스캔 드라이버를 제공한다.

이러한 본 발명의 다른 특징에 의하면, 상기 제1 모드 신호와 상기 제2 모드 신호는 논리 레벨이 상이할 수 있다. 또한 이러한 모드 선택 신호에 의할 경우, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 채널 타입이 상이할 수 있다.

또한 본 발명의 또 다른 특징에 의하면, 상기 제1 모드 신호와 상기 제2 모드 신호는 동일한 신호일 수 있다. 또한 이러한 모드 선택 신호에 의할 경우, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 채널 타입이 동일할 수 있다.

본 발명의 또 다른 특징에 의하면, 순차 주사 동작 시, 제1 트랜지스터는 On 상태이며, 제2 트랜지스터는 Off 상태일 수 있다.

본 발명의 또 다른 특징에 의하면, 비월 주사 동작 시, 제1 트랜지스터는 Off 상태이며, 제2 트랜지스터는 On 상태일 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 각 스캔 스테이지는 상기 클럭 신호의 하강 엣지에서 상기 입력 신호를 샘플링하고, 상기 클럭 신호의 상승 엣지에서 상기 입력 신호를 출력할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 각 스캔 스테이지는 마스터-슬레이브 구조의 플립 플롭을 포함할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 출력 신호는 상기 클럭 신호의 한 주기만큼 출력될 수 있다.

여기서 상기 복수의 스테이지 각각은 클럭 신호, 입력 신호 및 반전 입력 신호를 전달받아 제1 출력 신호를 생성하는 제1 신호 처리부; 상기 제1 출력 신호, 반전 클럭 신호 및 제1 부궤환 신호를 전달받아 제2 출력 신호를 생성하는 제2 신호 처리부; 상기 제2 출력 신호를 전달받아 제3 출력 신호를 생성하는 제3 신호 처리부; 상기 제2 출력 신호, 제3 출력 신호 및 반전 클럭 신호를 전달받아 제4 출력 신호를 생성하는 제4 신호 처리부; 제4 출력 신호, 제2 부궤환 신호 및 클럭 신호를 전달받아 제5 출력 신호를 생성하는 제5 신호 처리부; 및 상기 제5 출력 신호를 전달받아 출력 신호를 생성하는 제6 신호 처리부; 를 포함할 수 있다.

여기서 상기 제1 부궤환 신호는 상기 제3 출력 신호이며, 상기 제2 부궤환 신호는 상기 출력 신호일 수 있다.

여기서 상기 제5 출력 신호는 상기 스캔 스테이지의 반전 출력 신호일 수 있다.

여기서 상기 제1 신호 처리부는 상기 클럭 신호에 의해 상기 제1전원 전압을 스위칭 하는 제1 스위칭 소자; 입력 신호가 제어 전극에 인가되어 상기 제1 스위칭 소자에서 전달되는 상기 제1전원 전압을 상기 제1 출력 신호로 공급하는 제2 스위칭 소자; 상기 입력 신호가 제어 전극으로 인가되어 제2 전원 전압이 상기 제1 출력 신호로 공급되는 것을 차단하는 제3 스위칭 소자; 상기 제3 스위칭 소자의 제1전극에 제1 전극이 연결되고, 상기 제3 스위칭 소자의 제2전극에 제2 전극이 연결되는 제1 용량성 소자; 상기 제3 스위칭 소자의 제1 전극에 제어 전극이 연결되어 상기 제2 전원 전압을 상기 제1 출력 신호로 공급하는 제4 스위칭 소자; 상기 반전 입력 신호가 제어 전극에 인가되어 제2 전원 전압을 상기 제4 스위칭 소자의 제어 전극으로 전달하는 제5 스위칭 소자; 및 상기 클럭 신호에 의해 상기 제2전원 전압을 상기 제4 스위칭 소자로 전달하는 제6 스위칭 소자; 를 포함할 수 있다.

여기서 상기 제2 신호 처리부는 상기 반전 클럭 신호에 의해 상기 제1 전원 전압을 스위칭하는 제7 스위칭 소자; 상기 제1 부궤환 신호가 제어 전극에 인가되어 제7 스위칭 소자에 전달되는 상기 제1전원 전압을 상기 제2출력 신호로 공급하는 제8 스위칭 소자; 상기 제1부궤환 신호가 제어 전극에 인가되어 상기 제2 전원 전압이 상기 제2 출력 신호로 공급되는 것을 차단하는 제9 스위칭 소자; 상기 제9 스위칭 소자의 제1 전극에 제1 전극이 연결되고, 상기 제9 스위칭 소자의 제2 전극에 제2전극이 전기적으로 연결된 제2 용량성 소자; 상기 제9 스위칭 소자의 제1 전극에 제1 전극이 연결되어 상기 제2 전원 전압을 상기 제2 출력 신호로 공급하는 제10 스위칭 소자; 상기 제1 출력 신호가 제어 전극에 인가되어 상기 제2 전원 전압을 상기 제10 스위칭 소자의 제어 전극으로 전달하는 제11 스위칭 소자; 및 상기 반전 클럭 신호에 의해 상기 제2 전원 전압을 상기 제10 스위칭 소자로 전달하는 제12 스위칭 소자; 를 포함할 수 있다.

여기서 상기 제3 신호 처리부는 상기 제2 출력 신호에 의해 상기 제1전원 전압을 스위칭하는 제13 스위칭 소자; 제8 스위칭 소자의 제어 전극 및 제9 스위칭 소자의 제어 전극에 제1 전극이 연결되고, 제 14 스위칭 소자의 제어 전극에 제2 전극이 연결되는 제3 용량성 소자; 제2 전원 전압을 전달받아 제3 출력 신호로 공급하는 제14 스위칭 소자; 및 상기 제2 전원 전압이 제어 전극에 인가되고 상기 제14 스위칭 소자로 제2 전원 전압을 전달하는 제15 스위칭 소자; 를 포함할 수 있다.

여기서 상기 제4 신호 처리부는 상기 반전 클럭 신호에 의해 상기 제1전원 전압을 스위칭 하는 제16 스위칭 소자; 상기 제3 출력 신호가 제어 전극에 인가되어 상기 제16 스위칭 소자에서 전달되는 상기 제1전원 전압을 상기 제4 출력 신호로 공급하는 제17 스위칭 소자; 상기 제3 출력 신호가 제어 전극으로 인가되어 제2 전원 전압이 상기 제4 출력 신호로 공급되는 것을 차단하는 제18 스위칭 소자; 상기 제18 스위칭 소자의 제1전극에 제1 전극이 연결되고, 상기 제18 스위칭 소자의 제2전극에 제2 전극이 연결되는 제4 용량성 소자; 상기 제18 스위칭 소자의 제1 전극에 제어 전극이 연결되어 상기 제2 전원 전압을 상기 제4 출력 신호로 공급하는 제19 스위칭 소자; 상기 제2 출력 신호가 제어 전극에 인가되어 제2 전원 전압을 상기 제19 스위칭 소자의 제어 전극으로 전달하는 제20 스위칭 소자; 및 상기 반전 클럭 신호에 의해 상기 제2전원 전압을 상기 제19 스위칭 소자로 전달하는 제21 스위칭 소자; 를 포함할 수 있다.

여기서 상기 제5 신호 처리부는 상기 클럭 신호에 의해 상기 제1 전원 전압을 스위칭하는 제22 스위칭 소자; 상기 제2 부궤환 신호가 제어 전극에 인가되어 제25 스위칭 소자에 상기 제1 전원 전압을 전달하는 제23 스위칭 소자; 상기 제2 부궤환 신호가 제어 전극에 인가되고 제25 스위칭 소자를 다이오드 연결하는 제24 스위칭 소자; 상기 제24 스위칭 소자의 제1 전극에 제1 전극이 연결되고, 상기 제24 스위칭 소자의 제2 전극에 제2전극이 전기적으로 연결된 제5 용량성 소자; 상기 제24 스위칭 소자의 제1 전극에 제1 전극이 연결되고 상기 제24 스위칭 소자의 제2 전극에 제어 전극이 연결되는 제25 스위칭 소자; 상기 제4 출력 신호가 제어 전극에 인가되어 상기 제2 전원 전압을 상기 제25 스위칭 소자의 제어 전극으로 전달하는 제26 스위칭 소자; 및 상기 클럭 신호에 의해 상기 제2 전원 전압을 상기 제25 스위칭 소자로 전달하는 제27 스위칭 소자; 를 포함할 수 있다.

여기서 상기 제6 신호 처리부는 상기 제5 출력 신호에 의해 상기 제1전원 전압을 스위칭하는 제28 스위칭 소자; 제23 스위칭 소자의 제어 전극 및 제24 스위칭 소자의 제어 전극에 제1 전극이 연결되고, 제 29 스위칭 소자의 제어 전극에 제2 전극이 연결되는 제6 용량성 소자; 제2 전원 전압을 전달받아 출력 신호로 공급하는 제29 스위칭 소자; 및 상기 제2 전원 전압이 제어 전극에 인가되고 상기 제29 스위칭 소자로 제2 전원 전압을 전달하는 제30 스위칭 소자; 를 포함할 수 있다.

상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 측면은 복수의 주사 라인들에 주사 신호를 공급하는 스캔 드라이버와, 복수의 데이터 라인들에 데이터 신호를 공급하는 데이터 드라이버와, 클럭 신호 및 모드 선택 신호를 생성하여 상기 스캔 드라이버에 인가하는 신호 생성부와, 상기 주사 라인들, 상기 데이터 라인들의 교차부마다 구비되는 복수의 화소 회로를 포함하는 화소부를 포함하며, 상기 스캔 드라이버는, 상기 클럭 신호 및 입력 신호에 따라서 출력 신호를 생성하는, 복수의 스캔 스테이지와, 모드 선택 신호에 따라서 1단계 이전의 스캔 스테이지의 출력 신호 또는 2단계 이전의 스캔 스테이지의 출력 신호 중 하나의 신호를 선택하는, 복수의 입력 신호 선택 회로;를 포함하는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.

이러한 본 발명의 다른 특징에 의하면, 상기 평판 디스플레이 장치가 순차 주사 방식 또는 비월 주사 방식에 의하여 구동되도록 상기 신호 생성부를 제어하는 컨트롤러를 더 포함할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 모드 선택 신호는 제1 모드 신호와 제2 모드 신호를 포함하며, 상기 복수의 입력 신호 선택 회로는, 상기 1단계 이전의 스캔 스테이지의 출력 단자와 현재 스캔 스테이지의 입력 단자 사이에 연결되며, 상기 제1 모드 신호에 따라서 스위칭 동작을 수행하는 제1 트랜지스터와, 상기 2단계 이전의 스캔 스테이지의 출력 단자와 현재 스캔 스테이지의 입력 단자 사이에 연결되며, 상기 제2 모드 신호에 따라서 스위칭 동작을 수행하는 제2 트랜지스터를 포함할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 제1 모드 신호와 상기 제2 모드 신호는 논리 레벨이 상이할 수 있다. 또한 이러한 모드 선택 신호에 의할 경우, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 채널 타입이 상이할 수 있다.

또는 본 발명의 또 다른 특징에 의하면, 상기 제1 모드 신호와 상기 제2 모드 신호는 동일한 신호일 수 있다. 또한 이러한 모드 선택 신호에 의할 경우, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 채널 타입이 동일할 수 있다.

본 발명의 또 다른 특징에 의하면, 상기 평판 디스플레이 장치는 유기 발광 표시 장치일 수 있다.

상기와 같은 구성에 의하여, 주사 방식에 따라서 별도의 스캔 드라이버를 준비할 필요 없이 하나의 스캔 드라이버를 순차 주사 및 비월 주사 겸용으로 사용할 수 있게 된다.

도 1은 본 발명의 일 실시예에 따른 순차 주사 및 비월 주사 겸용 스캔 드라이버를 도시한 블록도이다.
도 2는 도 1에 따른 스캔 드라이버에 포함된 스캔 스테이지의 일 실시예를 도시한 회로도이다.
도 3은 도 1에 따른 스캔 드라이버의 순차 주사 동작을 설명하기 위한 타이밍도이다.
도 4는 도 1에 따른 스캔 드라이버의 비월 주사 동작 중, 홀수 번째 라인의 주사 동작을 설명하기 위한 타이밍도이다.
도 5는 도 1에 따른 스캔 드라이버의 비월 주사 동작 중, 짝수 번째 라인의 주사 동작을 설명하기 위한 타이밍도이다.
도 6은 도 2에 따른 스캔 스테이지의 상세 회로도이다.
도 7은 도 1에 따른 스캔 드라이버에 포함된 스캔 스테이지의 다른 실시예를 도시한 회로도이다.
도 8은 도 7에 따른 회로도의 동작을 설명하기 위한 타이밍도이다.
도 9는 도 1에 따른 스캔 드라이버에 포함된 스캔 스테이지의 또 다른 실시예를 도시한 회로도이다.
도 10은 도 9에 따른 회로도의 동작을 설명하기 위한 타이밍도이다.
도 11은 도 1에 따른 스캔 드라이버에 포함된 스캔 스테이지의 다른 실시예를 도시한 회로도이다.
도 12는 본 발명의 다른 실시예에 따른 순차 주사 및 비월 주사 겸용 스캔 드라이버를 도시한 블록도이다.
도 13은 본 발명의 실시예들에 따른 순차 주사 및 비월 주사 겸용 스캔 드라이버를 포함하는 평판 디스플레이 장치를 도시한 블록도이다.

이하, 첨부된 도면들을 참조하여 본 발명의 다양한 실시 예들에 대하여 설명한다.

도 1은 본 발명의 일 실시예에 따른 순차 주사 및 비월 주사 겸용 스캔 드라이버를 도시한 블록도이다.

도 1을 참조하면, 본 실시예에 따른 스캔 드라이버는 복수의 스캔 스테이지(STG1~STGn), 복수의 입력 신호 선택 회로(1~n-1), 및 각종 제어 신호들이 인가되는 복수의 신호 라인들을 포함한다.

복수의 스캔 스테이지(STG1~STGn) 각각은 클럭 신호가 인가되는 클럭 신호 입력 단자, 반전 클럭 신호가 인가되는 반전 클럭 신호 입력 단자, 입력 신호가 인가되는 입력 신호 단자, 및 출력 신호를 출력 하는 출력 신호 단자를 구비한다. 클럭 신호 입력 단자에는 클럭 신호 라인이 연결되어 클럭 신호가 인가된다.

스캔 스테이지(STG1~STGn)는 인가되는 클럭 신호, 반전 클럭 신호 및 입력 신호에 따라서 출력 신호를 생성하는 부분으로서, 마스터-슬레이브(master-slave) 구조의 회로가 사용된다. 상기 마스터-슬레이브 구조의 회로로서 플립 플롭(flip-flop)이 사용될 수 있다. 각 스캔 스테이지(STG1~STGn)의 구체적인 회로 구성은 추후 다른 도면을 참조하여 자세히 설명하도록 한다.

스캔 스테이지(STG1~STGn)에서 생성하는 출력 신호는 스캔 신호이며, 평판 디스플레이 장치에 형성된 주사 라인(미도시)에 인가되어 각 화소 회로에 공급된다.

평판 디스플레이 장치에 형성된 세로 방향 화소 수, 즉 주사 라인의 숫자에 따라서 스캔 스테이지의 개수가 결정된다. 본 실시예의 경우 평판 디스플레이 장치는 n개의 주사 라인이 형성되어 있으며, 제1 스캔 스테이지(STG1)부터 제n 스캔 스테이지(STGn)까지 n 개의 스캔 스테이지가 구비된다.

a번째 단계에 위치한 제a 스캔 스테이지(STGa)는 입력 신호로서 1단계 이전에 위치한 제a-1 스캔 스테이지(STGa-1) 또는 2단계 이전에 위치한 제a-2 스캔 스테이지(STGa-2)의 출력 신호 중에서 어느 하나를 택일한다. 구체적으로는 순차 주사 방식일 때에는 입력 신호로서 제a-1 스캔 스테이지(STGa-1)를 선택하며, 비월 주사 방식일 때에는 제a-2 스캔 스테이지(STGa-2)를 선택한다.

첫 번째 스캔 스테이지인 제1 스캔 스테이지(STG1)는 입력 신호로서 주사를 개시하는 제1 주사 개시 신호(SP1)가 인가될 수 있다. 상기 제1 주사 개시 신호(SP1)는 매 프레임마다 한번씩 주기적으로 생성되어 제1 스캔 스테이지(STG1)의 입력 단자에 인가될 수 있다. 또는 제1 주사 개시 신호(SP1)는 영상의 표시가 시작될 때 한번 제1 스캔 스테이지(STG1)에 인가되고, 그 이후에는 마지막 스캔 스테이지인 제n 스캔 스테이지(STGn)의 출력을 인가받을 수도 있다.

제a 스캔 스테이지(STGa)는 출력 신호를 제a+1 스캔 스테이지(STGa+1)와의 사이에 연결된 제a 입력 신호 선택 회로와 제a+2 스캔 스테이지(STGa+2)와의 사이에 연결된 제a+1 입력 신호 선택 회로에 인가한다.

복수의 입력 신호 선택 회로(1~n-1)는 복수의 스캔 스테이지(STG1~STGn)들 중에서 1단계 이전 스캔 스테이지 및 2단계 이전 스캔 스테이지에서 생성된 출력 신호 중에서 어느 하나를 선택하여 현재 스캔 스테이지에 인가한다. 즉, 상기 입력 신호 선택 회로(1~n-1)는 멀티플렉서(Mux)의 기능을 수행한다. 상기 선택은 모드 신호 라인으로부터 인가되는 모드 선택 신호에 의하여 수행된다. 이 때, 모드 선택 신호는 순차 주사 방식을 선택하는 제1 모드 신호(PROG)와 비월 주사 방식을 선택하는 제2 모드 신호(INTER)를 포함한다.

각 입력 신호 선택 회로(1~n-1)는 두 개의 트랜지스터를 포함한다. 예를 들어, a번째 입력 신호 선택 회로인 제a 입력 신호 선택 회로(a)의 경우, 제1 트랜지스터(Tra-1)는 1단계 이전 스캔 스테이지인 제a 스캔 스테이지 회로(STGa)의 출력 단자에 제1 전극이 연결되고, 현재 스캔 스테이지인 제a+1 스캔 스테이지 회로(STGa+1)의 입력 단자에 제2 전극이 연결된다. 상기 제1 트랜지스터(Tra-1)의 게이트 전극에는 제1 모드 신호(PROG)가 인가된다. 제1 트랜지스터(Tra-1)는 PMOS 트랜지스터일 수 있으며, 제1 모드 신호(PROG)가 로우 레벨일 때 제1 트랜지스터(Tra-1)는 On 상태가 된다. 즉, 순차 주사 방식일 때 제1 트랜지스터(Tra-1)가 On 상태가 된다.

제2 트랜지스터(Tra-2)는 2단계 이전 스캔 스테이지인 제a-1 스캔 스테이지 회로(STGa-1)의 출력 단자에 제1 전극이 연결되고, 현재 스캔 스테이지인 제a+1 스캔 스테이지 회로(STGa+1)의 입력 단자에 제2 전극이 연결된다. 상기 제2 트랜지스터(Tra-2)의 게이트 전극에는 제2 모드 신호(INTER)가 인가된다. 제2 트랜지스터(Tra-2)는 제1 트랜지스터(Tra-1)과 채널 타입이 동일한 PMOS 트랜지스터일 수 있으며, 제2 모드 신호(INTER)가 로우 레벨일 때 제2 트랜지스터(Tra-2)는 On 상태가 된다. 즉, 비월 주사 방식일 때 제2 트랜지스터(Tra-2)가 On 상태가 된다.

본 실시예에서는 제1 트랜지스터(Tra-1)와 제2 트랜지스터(Tra-2)가 동일한 채널 타입을 가지며, 제1 트랜지스터(Tra-1)와 제2 트랜지스터(Tra-2)의 스위칭 동작은 서로 반대가 되어야 한다. 따라서 제1 모드 신호(PROG)와 제2 모드 신호(INTER)는 논리 레벨이 서로 상이하도록 생성한다.

제1 트랜지스터(Tra-1)와 제2 트랜지스터(Tra-2)가 모두 PMOS 트랜지스터인 경우에 대하여 설명하였으나 이에 한정되는 것은 아니다. 즉, 제1 트랜지스터(Tra-1)와 제2 트랜지스터(Tra-2) 모두 NMOS 트랜지스터가 사용될 수 있다. 이러한 경우, 제1 모드 신호(PROG) 및 제2 모드 신호(INTER)가 하이 레벨일 때, 각각 순차 주사 및 비월 주사 방식을 선택하게 된다.

첫 번째 입력 신호 선택 회로인 제1 입력 신호 선택 회로(1)의 경우, 제1 트랜지스터(Tr1-1)의 제1 전극에 제1 스캔 스테이지(STG1)의 출력 단자가 연결된다. 또한 제2 트랜지스터(Tr1-2)의 제1 전극에 제2 주사 개시 신호(SP2)가 인가될 수 있다. 상기 제2 주사 개시 신호(SP2)는 비월 주사 방식으로 동작할 경우, 매 프레임마다 한번씩 주기적으로 생성되어 제1 입력 신호 선택 회로(1)의 제2 트랜지스터의 제1 전극에 인가될 수 있다. 또는 제2 주사 개시 신호(SP2)는 별도로 생성되는 영상 신호가 아니라, 홀수 번째 스캔 스테이지들 중 마지막 스캔 스테이지인 제n-1 스캔 스테이지(STGn-1)의 출력 신호일 수 있다. 즉, 홀수 번째 주사 라인들의 주사가 완료되면, 마지막 홀수 번째 주사 라인에 인가된 스캔 펄스를 사용하여 짝수 번째 주사 라인의 주사를 시작하는 것이다.

또한 본 실시예에 따른 스캔 드라이버는 클럭 신호(CLK), 반전 클럭 신호(CLKB), 제1 모드 신호(PROG), 제2 모드 신호(INTER), 제1 주사 개시 신호(SP1), 및 제2 주사 개시 신호(SP2)가 각각 공급되는 신호 라인들이 형성될 수 있다.

이하, 스캔 스테이지의 구체적인 실시예에 대하여 살펴보도록 한다.

도 2는 도 1에 따른 스캔 드라이버에 포함된 스캔 스테이지의 일 실시예를 도시한 회로도이다.

도 2를 참조하면, 스캔 스테이지들(STG1~STGn)의 일 예로서, 하나의 스캔 스테이지는 마스터-슬레이브 구조를 갖는 하나의 플립 플롭이 포함되어 있을 수 있다. 상기 플립 플롭은 직렬 연결된 2개의 래치(110, 120)를 포함한다.

제1 래치(110)는 입력 신호를 샘플링하는 제1 인버터(111)와 제1 인버터(111)가 샘플링한 데이터 값을 계속해서 유지하는 제2 인버터(112) 및 제3 인버터(113)를 포함한다. 제1 인버터(111) 및 제3 인버터(113)는 클럭 신호에 따라서 신호를 입력하거나 차단한다.

제1 인버터(111)는 클럭 신호의 하강 엣지에서 입력 신호를 샘플링한다. 상기 샘플링에 의하여 입력 신호는 클럭 신호가 로우 레벨인 동안 제1 인버터(111)의 출력단으로 출력된다. 상기 제1 인버터(111)의 출력단인 제1 노드(N1)에는 입력 신호와 논리 레벨이 반전된 값이 인가된다. 즉, 입력 신호가 하이 레벨이면 제1 노드(N1)에는 로우 레벨 값이 인가되고, 입력 신호가 로우 레벨이면 제1 노드(N1)에는 하이 레벨 값이 인가된다. 상기 제1 노드(N1)에 인가된 값은 제2 인버터(112)에 의하여 다시 반전되며, 이로 인하여 제2 노드(N2)에는 입력 신호와 동일한 논리 레벨 값이 인가된다. 그리고 클럭 신호의 상승 엣지에 의하여 입력 신호의 샘플링이 차단된다. 클럭 신호가 하이 레벨인 동안, 제1 노드(N1) 및 제2 노드(N2)에 인가된 논리 레벨 값은 제2 인버터(112) 및 제3 인버터(113)에 의하여 같은 값을 유지한다.

한편, 제2 래치(120)는 제1 래치(110)의 출력 신호를 샘플링하는 제4 인버터(121)와 제4 인버터(121)가 샘플링한 데이터 값을 계속해서 유지하는 제5 인버터(122) 및 제6 인버터(123)를 포함한다. 제4 인버터(121) 및 제6 인버터(123) 또한 클럭 신호에 따라서 신호를 입력하거나 차단한다.

제4 인버터(121)는 클럭 신호의 상승 엣지에서 상기 제1 래치(110)의 출력 신호를 샘플링한다. 상기 샘플링에 의하여 제1 래치(110)의 출력 신호는 클럭 신호가 하이 레벨인 동안 제4 인버터(121)의 출력단으로 출력된다. 상기 제4 인버터(121)의 출력단인 제3 노드(N3)에는 제1 래치(110)의 출력 신호와 논리 레벨이 반전된 값이 인가된다. 즉, 클럭 신호가 로우 레벨인 동안 제2 노드(N2)는 입력 신호 값을 유지하며, 제3 노드(N3)는 상기 입력 신호 값을 샘플링하여 입력 신호와 논리 레벨이 반전된 값이 인가된다. 또한 제3 노드(N3)에 인가된 값은 다시 제5 인버터(122)에 의하여 반전되며, 이로 인하여 제4 노드(N4)에는 입력 신호와 동일한 논리 레벨 값이 인가된다.

마지막으로 클럭 신호의 하강 엣지에 의하여 제4 인버터(121)의 샘플링이 차단되며, 클럭 신호가 로우 레벨인 동안 제4 노드(N4)에 인가된 논리 레벨 값은 제5 인버터(122) 및 제6 인버터(123)에 의하여 같은 값을 유지한다.

상기 제4 노드(N4)는 출력 단자에 연결되며, 상기 출력 단자는 주사 라인과 연결된다. 즉, 상기 제2 래치(120)의 출력 신호가 스캔 신호가 된다.

이하, 도 1 내지 도 3을 참조하여 본 실시예에 따른 스캔 드라이버가 순차 주사 방식으로 동작하는 방법에 대하여 설명한다.

도 3은 도 1에 따른 스캔 드라이버의 순차 주사 동작을 설명하기 위한 타이밍도이다.

순차 주사 동작을 위하여 제1 모드 신호(PROG)는 로우 레벨 값을 가지며, 제2 모드 신호(INTER)는 하이 레벨 값을 가진다. 이에 의하여 각 입력 신호 선택 회로(1~n-1)에 구비된 제1 트랜지스터들(Tr1-1, Tr2-1, ...Tr(n-1)-1)은 On 상태가 되며, 제2 트랜지스터들(Tr1-2, Tr2-2, ...Tr(n-1)-2)은 Off 상태가 된다. 클럭 신호(CLK) 및 반전 클럭 신호(CLKB)는 각 스캔 스테이지들(STG1~STGn)로 계속해서 인가된다.

평판 디스플레이 장치의 전원이 On이 되는 등, 영상의 표시가 시작되면, 제1 주사 개시 신호(SP1)가 제1 스캔 스테이지(STG1)의 입력 단자에 인가된다. 제1 주사 개시 신호(SP1)는 평상시에는 하이 레벨 값을 유지하다가 주사를 개시하기 위하여 로우 레벨 값으로 전환된다.

클럭 신호의 하강 엣지에서 제1 주사 개시 신호(SP1)가 제1 래치(110)에서 샘플링되며, 클럭 신호의 상승 엣지에서 제1 래치(110)의 출력이 제2 래치(120)에서 샘플링된다. 여기서 제2 래치(120)의 출력 신호가 제1 스캔 스테이지(STG1)의 출력 신호가되며, 이는 또한 스캔 신호가 된다. 제1 주사 개시 신호(SP1)는 클럭 신호의 반주기만큼 시프트 되어 출력 신호로 출력된다.

제1 스캔 스테이지(STG1)의 출력 신호는 클럭 신호의 상승 엣지에서 출력되며, 클럭 신호의 한 주기만큼 출력된다. 제1 입력 신호 선택 회로(1)의 제1 트랜지스터(Tr1-1)가 On 상태이므로, 상기 출력 신호는 제2 스캔 스테이지(STG2)의 입력 단자에 인가된다.

제1 스캔 스테이지(STG1)의 출력 신호는 클럭 신호의 상승 엣지에서 제2 스캔 스테이지(STG2)에 인가되나, 다음 클럭 신호의 하강 엣지에서 상기 출력 신호가 샘플링이 되고, 다음 상승 엣지에서 제2 스캔 스테이지(STG2)의 출력 신호가 출력된다. 따라서 이전 스테이지의 출력 신호와 현재 스테이지의 출력 신호가 겹치는 일이 발생하지 않고 순차적으로 스캔 신호가 생성될 수 있다.

상기와 같은 동작이 반복되어 본 실시예에 따른 스캔 드라이버는 복수의 주사 라인에 순차적으로 스캔 신호가 인가되는 순차 주사 방식으로 동작할 수 있게 된다.

한편, 한 프레임의 주사 동작이 완료되면, 새로운 제1 주사 개시 신호(SP1)가 다시 인가됨으로 인하여 다음 프레임의 주사 동작이 시작될 수도 있으며, 마지막 스테이지인 제n 스캔 스테이지(STGn)의 출력 신호를 제1 스캔 스테이지(STG1)의 입력 단자에 인가함으로 인하여 다음 프레임의 주사 동작이 시작될 수도 있을 것이다.

다음으로 도 1, 도 2 및 도 4를 참조하여 본 실시예에 따른 스캔 드라이버가 비월 주사 방식으로 동작하는 방법에 대하여 설명한다.

도 4는 도 1에 따른 스캔 드라이버의 비월 주사 동작 중, 홀수 번째 라인의 주사 동작을 설명하기 위한 타이밍도이다.

비월 주사 동작을 위하여 제1 모드 신호(PROG)는 하이 레벨 값을 가지며, 제2 모드 신호(INTER)는 로우 레벨 값을 가진다. 이에 의하여 각 입력 신호 선택 회로(1~n-1)에 구비된 제1 트랜지스터들(Tr1-1, Tr2-1, ...Tr(n-1)-1)은 Off 상태가 되며, 제2 트랜지스터들(Tr1-2, Tr2-2, ...Tr(n-1)-2)은 On 상태가 된다. 클럭 신호(CLK) 및 반전 클럭 신호(CLKB)는 각 스캔 스테이지들(STG1~STGn)로 계속해서 인가된다.

평판 디스플레이 장치의 전원이 On이 되는 등, 영상의 표시가 시작되면, 제1 주사 개시 신호(SP1)가 제1 스캔 스테이지(STG1)의 입력 단자에 인가된다.

제1 스캔 스테이지(STG1)의 출력 신호는 클럭 신호의 상승 엣지에서 출력되며, 클럭 신호의 한 주기만큼 출력된다. 제1 입력 신호 선택 회로(1)의 제1 트랜지스터(Tr1-1)가 Off 상태이므로, 제2 스캔 스테이지(STG2)로의 연결은 차단된다. 반면에, 제2 입력 신호 선택 회로(2)의 제2 트랜지스터(Tr2-2)가 On 상태이므로, 상기 제1 스캔 스테이지(STG1)의 출력 신호는 제3 스캔 스테이지(STG3)의 입력 단자에 인가된다. 즉, 짝수 번째 스테이지인 제2 스캔 스테이지(STG2)를 건너뛰고, 다음 홀수 번째 스테이지인 제3 스캔 스테이지(STG3)에 입력 신호를 인가한다.

제1 스캔 스테이지(STG1)의 출력 신호는 클럭 신호의 상승 엣지에서 제3 스캔 스테이지(STG3)에 인가되나, 다음 클럭 신호의 하강 엣지에서 상기 출력 신호가 샘플링이 되고, 다음 상승 엣지에서 제3 스캔 스테이지(STG3)의 출력 신호가 출력된다. 따라서 이전 스테이지의 출력 신호와 현재 스테이지의 출력 신호가 겹치는 일이 발생하지 않고 순차적으로 스캔 신호가 생성될 수 있다.

상기와 같은 동작이 반복되면, 본 실시예에 따른 스캔 드라이버는 제1 주사 개시 신호(SP1)를 인가함으로 인하여 모든 홀수 번째 스캔 스테이지들(STG1, STG3, ...STGn-1)이 홀수 번째 주사 라인에 순차적으로 스캔 신호를 인가히는 비월 주사 방식으로 동작할 수 있게 된다.

도 5는 도 1에 따른 스캔 드라이버의 비월 주사 동작 중, 짝수 번째 라인의 주사 동작을 설명하기 위한 타이밍도이다.

도 4의 경우와 마찬가지로, 비월 주사 동작을 위하여 제1 모드 신호(PROG)는 하이 레벨 값을 가지며, 제2 모드 신호(INTER)는 로우 레벨 값을 가진다. 각 입력 신호 선택 회로(1~n-1)에 구비된 제1 트랜지스터들(Tr1-1, Tr2-1, ...Tr(n-1)-1)은 Off 상태가 되며, 제2 트랜지스터들(Tr1-2, Tr2-2, ...Tr(n-1)-2)은 On 상태가 된다. 클럭 신호(CLK) 및 반전 클럭 신호(CLKB)는 각 스캔 스테이지들(STG1~STGn)로 계속해서 인가된다.

평판 디스플레이 장치의 전원이 On이 되는 등, 영상의 표시가 시작되면, 제2 주사 개시 신호(SP2)가 제1 입력 신호 선택 회로(1)의 제2 트랜지스터(Tr1-2)에 인가된다. 혹은 홀수 번째 주사 라인의 주사 동작이 종료되면, 제2 주사 개시 신호(SP2)가 제1 입력 신호 선택 회로(1)의 제2 트랜지스터(Tr1-2)에 인가된다.

제2 트랜지스터(Tr1-2)가 On 상태이므로, 상기 제2 주사 개시 신호(SP2)는 제2 스캔 스테이지(STG2)의 입력 단자에 인가된다. 클럭 신호의 하강 엣지에서 제2 주사 개시 신호(SP2)가 제1 래치(110)에서 샘플링되며, 클럭 신호의 상승 엣지에서 제1 래치(110)의 출력이 제2 래치(120)에서 샘플링된다. 여기서 제2 래치(120)의 출력 신호가 제2 스캔 스테이지(STG2)의 출력 신호가 되며, 이는 또한 두 번째 주사 라인의 스캔 신호가 된다. 제2 주사 개시 신호(SP2)는 클럭 신호의 반주기만큼 시프트 되어 출력 신호로 출력된다.

제2 스캔 스테이지(STG2)의 출력 신호는 클럭 신호의 상승 엣지에서 출력되며, 클럭 신호의 한 주기만큼 출력된다. 제2 입력 신호 선택 회로(2)의 제1 트랜지스터(Tr2-1)가 Off 상태이므로, 제3 스캔 스테이지(STG3)로의 연결은 차단된다. 반면에, 제3 입력 신호 선택 회로(3)의 제2 트랜지스터(Tr3-2)가 On 상태이므로, 상기 제2 스캔 스테이지(STG2)의 출력 신호는 제4 스캔 스테이지(STG4)의 입력 단자에 인가된다. 즉, 홀수 번째 스테이지인 제3 스캔 스테이지(STG3)를 건너뛰고, 다음 짝수 번째 스테이지인 제4 스캔 스테이지(STG4)에 입력 신호를 인가한다.

제2 스캔 스테이지(STG2)의 출력 신호는 클럭 신호의 상승 엣지에서 제4 스캔 스테이지(STG4)에 인가되나, 다음 클럭 신호의 하강 엣지에서 상기 출력 신호가 샘플링이 되고, 다음 상승 엣지에서 제4 스캔 스테이지(STG4)의 출력 신호가 출력된다. 따라서 이전 스테이지의 출력 신호와 현재 스테이지의 출력 신호가 겹치는 일이 발생하지 않고 순차적으로 스캔 신호가 생성될 수 있다.

상기와 같은 동작이 반복되면, 본 실시예에 따른 스캔 드라이버는 제2 주사 개시 신호(SP2)를 인가함으로 인하여 모든 짝수 번째 스캔 스테이지들(STG2, STG4, ...STGn)이 짝수 번째 주사 라인에 순차적으로 스캔 신호를 인가하는 비월 주사 방식으로 동작할 수 있게 된다.

제2 주사 개시 신호(SP2)는 제1 주사 개시 신호(SP1)와 별도로 생성되는 신호일 수 있다. 그러나 본 실시예는 이에 한정되는 것은 아니다. 예를 들어, 제2 주사 개시 신호(SP2)는 홀수 번째 라인의 비월 주사 동작시 마지막으로 생성되는 스캔 신호, 즉 제n-1 스캔 스테이지(SGTn-1)의 출력 신호일 수 있다. 즉, 홀수 번째 라인의 비월 주사 동작이 종료되면, 마지막으로 출력된 제n-1 스캔 스테이지(STGn-1)의 출력 신호를 사용하여 짝수 번째 라인의 비월 주사 동작을 이어서 수행할 수 있다.

상기 설명한 바와 같이, 도 4 및 도 5에 따른 비월 주사 동작을 하나의 세트로 하여 한 프레임의 주사 동작을 수행할 수 있을 것이다.

도 6은 도 2에 따른 스캔 스테이지의 상세 회로도이다.

도 2의 플립 플롭 회로는 복수의 인버터로 구성되며, 상기 인버터들은 각각 2개 또는 4개의 트랜지스터로 구성될 수 있다.

제1 인버터(111)는 2개의 NMOS 트랜지스터 및 2개의 PMOS 트랜지스터로 이루어진 제1 내지 제4 트랜지스터(M1~M4)를 포함한다. 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 입력신호의 인버팅 동작을 수행하며, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 상기 인버팅 동작이 클럭 신호(CLK)가 로우 레벨일 때에만 동작하도록 제어한다.

제2 인버터(112)는 1개의 NMOS 트랜지스터 및 1개의 PMOS 트랜지스터로 이루어진 제5 및 제6 트랜지스터(M5~M6)를 포함한다. 제2 인버터(112)는 제1 인버터(111)의 출력이 인가되는 제1 노드(N1)의 값을 인버팅하여 제2 노드(N2)로 출력한다.

제3 인버터(113)는 2개의 NMOS 트랜지스터 및 2개의 PMOS 트랜지스터로 이루어진 제7 내지 제10 트랜지스터(M7~M10)를 포함한다. 제7 트랜지스터(M7) 및 제8 트랜지스터(M8)는 제2 노드(N2)에 인가된 값의 인버팅 동작을 수행하며, 제9 트랜지스터(M9) 및 제10 트랜지스터(M10)는 상기 인버팅 동작이 클럭 신호(CLK)가 하이 레벨일 때에만 동작하도록 제어한다.

제4 인버터(121)는 2개의 NMOS 트랜지스터 및 2개의 PMOS 트랜지스터로 이루어진 제11 내지 제14 트랜지스터(M11~M14)를 포함한다. 제11 트랜지스터(M11) 및 제12 트랜지스터(M12)는 제2 노드(N2)에 인가된 값의 인버팅 동작을 수행하며, 제13 트랜지스터(M13) 및 제14 트랜지스터(M14)는 상기 인버팅 동작이 클럭 신호(CLK)가 하이 레벨일 때에만 동작하도록 제어한다.

제5 인버터(122)는 1개의 NMOS 트랜지스터 및 1개의 PMOS 트랜지스터로 이루어진 제15 및 제16 트랜지스터(M15~M16)를 포함한다. 제5 인버터(122)는 제4 인버터(121)의 출력이 인가되는 제3 노드(N3)의 값을 인버팅하여 출력 단자와 연결되는 제4 노드(N4)로 출력한다.

제6 인버터(123)는 2개의 NMOS 트랜지스터 및 2개의 PMOS 트랜지스터로 이루어진 제17 내지 제20 트랜지스터(M17~M20)를 포함한다. 제17 트랜지스터(M17) 및 제18 트랜지스터(M18)는 제4 노드(N4)에 인가된 값의 인버팅 동작을 수행하며, 제19 트랜지스터(M19) 및 제20 트랜지스터(M20)는 상기 인버팅 동작이 클럭 신호(CLK)가 로우 레벨일 때에만 동작하도록 제어한다.

상기 각 인버터(111~113, 121~123)의 구체적인 동작은 도 2에서 도시한 논리 회로 블록의 동작과 동일하며, 자세한 설명은 생략한다.

도 7은 도 1에 따른 스캔 드라이버에 포함된 스캔 스테이지의 다른 실시예를 도시한 회로도이다.

도 7을 참조하면, 각각의 스캔 스테이지는 클럭 신호(CLK), 입력신호(IN) 및 반전입력신호(INB)를 전달받아 제1 출력 신호(N1)를 생성하는 제1 신호 처리부(701), 상기 제1 출력 신호(N1), 반전 클럭 신호(CLKB) 및 제1 부궤환 신호를 전달받아 제2 출력 신호(N2)를 생성하는 제2 신호 처리부(702), 상기 제2 출력 신호(N2)를 전달받아 제3 출력 신호(N3)를 생성하는 제3 신호 처리부(703), 상기 제2 출력 신호(N2), 제3 출력 신호(N3) 및 반전 클럭 신호(CLKB)를 전달받아 제4 출력 신호(N4)를 생성하는 제4 신호 처리부(704), 제4 출력 신호(N4), 클럭 신호(CLK) 및 제2 부궤환 신호를 전달받아 제5 출력 신호(N5)를 생성하는 제5 신호 처리부(705), 상기 제5 출력 신호(N5)를 전달받아 출력 신호(OUT)를 생성하는 제6 신호 처리부(706)를 포함할 수 있다. 여기서 상기 제1 부궤환 신호는 상기 제3 출력 신호(N3)이며, 상기 제2 부궤환 신호는 상기 출력 신호(OUT)이며, 제5 출력 신호(N5)는 스캔 스테이지의 반전 출력 신호(OUTB)일 수 있다. 도 7에서는 제1 스캔 스테이지(STG1)를 예로 들어 설명하며, 여기서 입력신호(IN)는 제1 주사 개시 신호(SP1)일 수 있다.

제1 신호 처리부(701)는 제1 내지 제6 스위칭 소자(M1 내지 M6) 및 제1 용량성 소자(C1)를 포함한다.

제1 스위칭 소자(M1)는 제1 전극(소스 전극 또는 드레인 전극)에 제1 전원 전압(VDD)이 인가되고 제2 전극(드레인 전극 또는 소스 전극)이 제2 스위칭 소자(M2)와 연결되고 제어 전극(게이트 전극) 에 클럭 신호(CLK)가 인가된다. 이러한 제1 스위칭 소자(M1)는 제어 전극에 로우 레벨의 클럭 신호(CLK)가 입력되면 턴 온되어 제1 전원 전압(VDD)을 제2 스위칭 소자(M2)의 제1 전극에 공급한다.

제2 스위칭 소자(M2)는 제1 전극에 상기 제1 스위칭 소자(M1)의 제2 전극이 전기적으로 연결되고, 제2 전극에 상기 제3 스위칭 소자(M3)의 제2 전극이 전기적으로 연결되고, 제어 전극에 입력신호(IN)가 인가된다. 이러한 제2 스위칭 소자(M2)는 제어 전극에 로우 레벨의 입력신호(IN)가 입력되면 턴온되어 제1 스위칭 소자(M1)에서 공급받은 제1 전원 전압(VDD)을 제1 출력 신호(N1)로 공급한다.

상기 제3 스위칭 소자(M3)의 제1 전극은 상기 제1 용량성 소자(C1)의 제1 전극에 전기적으로 연결되고 제2 전극은 상기 제1 용량성 소자(C1)의 제2 전극에 전기적으로 연결되고, 제어 전극에 입력신호(IN)가 인가된다. 이러한 제3 스위칭 소자(M3)는 제어 전극에 로우 레벨의 입력신호(IN)가 입력되면 턴온되어 제4 스위칭 소자(M4)를 다이오드 구조로 연결하여 제2 전원 전압(VSS)이 제1 출력 신호(N1)로 공급되는 것을 차단한다.

상기 제4 스위칭 소자(M4)의 제어 전극은 상기 제1 용량성 소자(C1)의 제1 전극과 제5 스위칭 소자(M5)의 제1 전극 사이에 전기적으로 연결되고, 제1 전극은 상기 제1 용량성 소자(C1)의 제2 전극에 전기적으로 연결되고 제2 전극은 상기 제6 스위칭 소자(M6)의 제1 전극에 전기적으로 연결된다. 이러한 제4 스위칭 소자(M4)는 구동 트랜지스터로서, 제3 스위칭 소자(M3)가 턴 온되면 제1 전원 전압(VDD)에서 제2 전원 전압(VSS)으로 전류를 흘려보내는 다이오드 구조가 되고, 제5 스위칭 소자(M5)와 제6 스위칭 소자(M6)가 턴온되면, 제2 전원 전압(VSS)에서 제1 전원 전압(VDD)으로 전류를 흘려보내는 다이오드 구조가 된다.

상기 제5 스위칭 소자(M5)의 제1 전극은 상기 제1 용량성 소자(C1)의 제1 전극과 제4스위칭 소자(M4)의 제어 전극 사이에 전기적으로 연결되고 제2 전극에 상기 제2 전원 전압(VSS)이 인가되고, 제어 전극에 반전 입력 신호(INB)가 인가된다. 이러한 제5 스위칭 소자(M5)는 제어 전극에 로우 레벨의 반전 입력 신호(INB)가 입력되면 턴 온되어 제4 스위칭 소자(M4)를 다이오드 구조로 연결한다.

상기 제6 스위칭 소자(M6)의 제1 전극은 상기 제4 스위칭 소자(M4)의 제2 전극에 전기적으로 연결되고 제2 전극에 상기 제2 전원 전압(VSS)이 인가되고, 제어 전극에 상기 클럭 신호(CLK)가 인가된다. 이러한 제6 스위칭 소자(M6)는 제어 전극에 로우 레벨의 클럭 신호(CLK)가 입력되면 턴 온되어 제2 전원 전압(VSS)를 제4 스위칭 소자(M4)로 공급한다.

상기 제1 용량성 소자(C1)는 제1 전극은 상기 제3 스위칭 소자(M3)의 제1 전극에 전기적으로 연결되고 제2 전극은 상기 제3 스위칭 소자(M3)의 제2 전극에 전기적으로 연결된다.

제2 신호 처리부(702)는 제7 내지 제12 스위칭 소자(M7 내지 M12) 및 제2 용량성 소자(C2)를 포함한다.

상기 제7 스위칭 소자(M7)의 제1 전극에 제1 전원 전압(VDD)이 인가되고 제2 전극은 제8 스위칭 소자(M8)에 전기적으로 연결되고, 제어 전극에 반전 클럭 신호(CLKB)가 인가된다. 이러한 제7 스위칭 소자(M7)는 제어 전극에 로우 레벨의 반전 클럭 신호(CLKB)가 입력되면 턴 온되어 제1 전원 전압(VDD)을 상기 제8 스위칭 소자(M8)의 제1 전극에 공급한다.

상기 제8 스위칭 소자(M8)의 제1 전극은 상기 제7스위칭 소자(M7)의 제2 전극이 전기적으로 연결되고, 제2 전극은 상기 제9 스위칭 소자(M9)의 제2 전극에 전기적으로 연결되고, 제어 전극에 제1 부궤환 신호(N3)가 인가된다. 이러한 제8 스위칭 소자(M8)는 제어 전극에 로우 레벨의 제1 부궤환 신호(N3)가 입력되면 턴 온되어 제7 스위칭 소자(M7)에서 공급받은 제1 전원 전압(VDD)를 제2 출력 신호(N2)로 공급한다.

상기 제9 스위칭 소자(M9)의 제1 전극은 상기 제2 용량성 소자(C2)의 제1 전극에 전기적으로 연결되고 제2 전극은 상기 제2 용량성 소자(C2)의 제2 전극에 전기적으로 연결되고, 제어 전극에 제1 부궤환 신호(N3)가 인가된다. 이러한 제9 스위칭 소자(M9)는 제어 전극에 로우 레벨의 제1 부궤환 신호(N3)가 입력되면 턴 온되어 제10 스위칭 소자(M10)를 다이오드 구조로 연결하여 제2 전원 전압(VSS)이 제2 출력 신호(N2)로 공급되는 것을 차단한다.

상기 제10 스위칭 소자(M10)의 제어 전극은 상기 제2 용량성 소자(C2)의 제1 전극과 제11 스위칭 소자(M11)의 제1 전극 사이에 전기적으로 연결되고, 제1 전극은 상기 제2 용량성 소자(C2)의 제2 전극에 전기적으로 연결되고 제2 전극은 상기 제12 스위칭 소자(M12)의 제1 전극에 전기적으로 연결된다. 이러한 제10 스위칭 소자(M10)는 구동 트랜지스터로서, 제9 스위칭 소자(M9)가 턴 온되면 제1 전원 전압(VDD)에서 제2 전원 전압(VSS)으로 전류를 흘려보내는 다이오드 구조가 되고, 제11 스위칭 소자(M11)와 제12 스위칭 소자(M12)가 턴온되면, 제2 전원 전압(VSS)에서 제1 전원 전압(VDD)으로 전류를 흘려보내는 다이오드 구조가 된다.

상기 제11 스위칭 소자(M11)의 제1 전극은 상기 제2 용량성 소자(C2)의 제1 전극과 제10 스위칭 소자(M10)의 제어 전극 사이에 전기적으로 연결되고 제2 전극에 상기 제2 전원 전압(VSS)이 인가되고, 제어 전극에 제1 출력 신호(N1)가 공급된다. 이러한 제11 스위칭 소자(M11)는 제어 전극에 로우 레벨의 제1 출력 신호(N1)가 입력되면 턴 온되어 제10 스위칭 소자(M10)를 다이오드 구조로 연결한다.

상기 제12 스위칭 소자(M12)의 제1 전극은 상기 제10 스위칭 소자(M10)의 제2 전극에 전기적으로 연결되고 제2 전극에 상기 제2 전원 전압(VSS)이 인가되고, 제어 전극은 상기 반전 클럭 신호(CLKB)가 전기적으로 연결된다. 이러한 제12 스위칭 소자(M12)는 제어 전극에 로우 레벨의 반전 클럭 신호(CLKB)가 입력되면 턴 온되어 제2 전원 전압(VSS)를 제10 스위칭 소자(M10)로 공급한다.

상기 제2 용량성 소자(C2)는 제1 전극은 상기 제9 스위칭 소자(M9)의 제1 전극에 전기적으로 연결되고 제2 전극은 상기 제9 스위칭 소자(M9)의 제2 전극에 전기적으로 연결된다.

제3 신호 처리부(703)는 제13 내지 제15 스위칭 소자(M13 내지 M15) 및 제3 용량성 소자(C3)를 포함한다.

제13 스위칭 소자(M13)의 제1 전극은 제1 전원 전압(VDD)이 인가되고 제어 전극은 제2 출력 신호(N2)가 인가된다. 제13 스위칭 소자(M13)는 제어 전극에 로우 레벨의 제2 출력 신호(N2)의 신호가 입력되면 턴 온되어 제3 출력 신호(N3)로 제1 전원 전압(VDD)을 공급한다.

제14 스위칭 소자(M14)의 제13 스위칭 소자(M13)와 전기적으로 연결되고 제2 전극은 제2 전원 전압(VSS)이 인가되고 제어 전극은 제15 스위칭 소자(M15)의 제1 전극에 전기적으로 연결된다. 제14 스위칭 소자(M14)는 제15 스위칭 소자(M15)가 턴 온 될 때 로우 레벨의 신호가 입력되면 턴온 되어 제3 출력 신호(N3)로 제2 전원 전압(VSS)을 공급한다.

제15 스위칭 소자(M15)의 제1 전극은 제14 스위칭 소자(M14)의 제어 전극과 전기적으로 연결되고 제2 전극은 제2 전원 전압(VSS)이 인가되며 제어 전극은 제2 전원 전압(VSS)이 인가된다. 제15 스위칭 소자(M15)는 제어 전극에 인가되는 제2 전원 전압(VSS)에 의해 턴 온되어 제14 스위칭 소자(M14)의 제어 전극으로 제2 전원 전압(VSS)을 공급한다.

상기 제3 용량성 소자(C3)는 제8 스위칭 소자(M8)의 제어 전극 및 제9 스위칭 소자(M9)의 제어 전극에 제1 전극이 연결되고, 제 14 스위칭 소자(14)의 제어 전극에 제2 전극이 전기적으로 연결된다.

제4 신호 처리부(704)는 제16 내지 제21 스위칭 소자(M16 내지 M21) 및 제4 용량성 소자(C4)를 포함한다.

상기 제16 스위칭 소자(M16)의 제1 전극에 제1 전원 전압(VDD)이 인가되고 제2 전극은 제17 스위칭 소자(M17)에 전기적으로 연결되고, 제어 전극에 반전 클럭 신호(CLKB)가 인가된다. 이러한 제16 스위칭 소자(M16)는 제어 전극에 로우 레벨의 반전 클럭 신호(CLKB)가 입력되면 턴 온되어 제1 전원 전압(VDD)을 상기 제17 스위칭 소자(M17)의 제1 전극에 공급한다.

제17 스위칭 소자(M17)의 제1 전극은 제16 스위칭 소자(M16)의 제2 전극에 전기적으로 연결되고, 제2 전극은 상기 제18 스위칭 소자(M18)의 제2 전극에 전기적으로 연결되고, 제어 전극에 제3 출력 신호(N3)가 인가된다. 이러한 제17 스위칭 소자(M17)는 제어 전극에 로우 레벨의 신호가 입력되면 턴 온되어 제16 스위칭 소자(M16)에서 공급받은 제1 전원 전압(VDD)를 제4 출력 신호(N4)로 공급한다.

상기 제18 스위칭 소자(M18)의 제1 전극은 상기 제4 용량성 소자(C4)의 제1 전극에 전기적으로 연결되고 제2 전극은 상기 제4 용량성 소자(C4)의 제2 전극에 전기적으로 연결되고, 제어 전극에 제3 출력 신호(N3)가 인가된다. 이러한 제18 스위칭 소자(M18)는 제어 전극에 로우 레벨의 제3 출력 신호(N3)가 입력되면 턴 온되어 제19 스위칭 소자(M19)를 다이오드 구조로 연결하여 제2 전원 전압(VSS)이 제4 출력 신호(N4)로 공급되는 것을 차단한다.

제19스위칭 소자(M19)의 제어 전극은 상기 제4 용량성 소자(C4)의 제1 전극과 제20스위칭 소자(M20)의 제1 전극 사이에 전기적으로 연결되고, 제1 전극은 상기 제4 용량성 소자(C4)의 제2 전극에 전기적으로 연결되고 제2 전극은 상기 제21스위칭 소자(M21)의 제1 전극에 전기적으로 연결된다. 이러한 제19스위칭 소자(M19)는 구동 트랜지스터로서, 제18 스위칭 소자(M18)가 턴온되면 제1 전원 전압(VDD)에서 제2 전원 전압(VSS)으로 전류를 흘려보내는 다이오드 구조가 되고, 제20스위칭 소자(M20)와 제21스위칭 소자(M21)가 턴온되면, 제2 전원 전압(VSS)에서 제1 전원 전압(VDD)으로 전류를 흘려보내는 다이오드 구조가 된다.

상기 제20 스위칭 소자(M20)의 제1 전극은 상기 제4 용량성 소자(C4)의 제1 전극과 제19 스위칭 소자(M19)의 제어 전극 사이에 전기적으로 연결되고 제2 전극에 상기 제2 전원 전압(VSS)이 인가되고, 제어 전극에 제2 출력 신호(N2)가 인가된다. 이러한 제20 스위칭 소자(M20)는 제어 전극에 로우 레벨의 제2 출력 신호(N2)가 입력되면 턴 온되어 제19 스위칭 소자(M19)를 다이오드 구조로 연결한다.

상기 제21스위칭 소자(M21)의 제1 전극은 상기 제19스위칭 소자(M19)의 제2 전극에 전기적으로 연결되고 제2 전극에 상기 제2 전원 전압(VSS)이 인가되고, 제어 전극에 상기 반전 클럭 신호(CLKB)가 인가된다. 이러한 제21 스위칭 소자(M21)는 제어 전극에 로우 레벨의 반전 클럭 신호(CLKB)가 입력되면 턴 온되어 제2 전원 전압(VSS)를 제19스위칭 소자(M19)로 공급한다.

상기 제4 용량성 소자(C4)는 제1 전극은 상기 제18 스위칭 소자(M18)의 제1 전극에 전기적으로 연결되고 제2 전극은 상기 제18 스위칭 소자(M18)의 제2 전극에 전기적으로 연결된다.

제5 신호 처리부(705)는 제22 내지 제27 스위칭 소자(M22 내지 M27) 및 제5 용량성 소자(C5)를 포함한다.

제22 스위칭 소자(M22)의 제1 전극에 제1 전원 전압(VDD)이 인가되고 제2 전극은 제23스위칭 소자(M23)에 전기적으로 연결되고, 제어 전극에 클럭 신호(CLK)가 인가된다. 이러한 제22 스위칭 소자(M22)는 제어 전극에 로우 레벨의 클럭 신호(CLK)가 입력되면 턴 온되어 제1 전원 전압(VDD)을 상기 제23 스위칭 소자(M23)의 제1 전극에 공급한다.

상기 제23 스위칭 소자(M23)의 제1 전극은 상기 제22 스위칭 소자(M22)의 제2 전극에 전기적으로 연결되고, 제2 전극은 상기 제24 스위칭 소자(M24)의 제2 전극에 전기적으로 연결되고, 제어 전극은 제2 부궤환 신호(OUT)와 전기적으로 연결된다. 제23 스위칭 소자(M23)는 제어 전극에 로우 레벨의 제2 부궤환 신호(OUT)가 입력되면 턴 온되어 제22 스위칭 소자(M22)에서 제1 전원 전압(VDD)을 공급받아 제25 스위칭 소자(M25)에 전달한다.

상기 제24 스위칭 소자(M24)의 제1 전극은 상기 제5 용량성 소자(C5)의 제1 전극에 전기적으로 연결되고 제2 전극은 상기 제5 용량성 소자(C5)의 제2 전극에 전기적으로 연결되고, 제어 전극에 제2 부궤환 신호(OUT)가 인가된다. 이러한 제24스위칭 소자(M24)는 제어 전극에 로우 레벨의 제2 부궤환 신호(OUT)가 입력되면 턴 온되어 제25 스위칭 소자(M25)를 다이오드 구조로 연결한다.

상기 제25 스위칭 소자(M25)의 제어 전극은 상기 제5 용량성 소자(C5)의 제1 전극과 제26 스위칭 소자(M26)의 제1 전극 사이에 전기적으로 연결되고, 제1 전극은 상기 제5 용량성 소자(C5)의 제2 전극에 전기적으로 연결되고 제2 전극은 상기 제27 스위칭 소자(M27)의 제1 전극에 전기적으로 연결된다. 이러한 제25 스위칭 소자(M25)는 구동 트랜지스터로서, 제24 스위칭 소자(M24)가 턴온되면 제1 전원 전압(VDD)에서 제2 전원 전압(VSS)으로 전류를 흘려보내는 다이오드 구조가 되고, 제26스위칭 소자(M26)와 제27 스위칭 소자(M27)가 턴온되면, 제2 전원 전압(VSS)에서 제1 전원 전압(VDD)으로 전류를 흘려보내는 다이오드 구조가 된다.

상기 제26 스위칭 소자(M26)의 제1 전극은 상기 제5 용량성 소자(C5)의 제1 전극과 제25 스위칭 소자(M25)의 제어 전극 사이에 전기적으로 연결되고 제2 전극에 상기 제2 전원 전압(VSS)이 인가되고, 제어 전극에 제4 출력 신호(N4)가 인가된다. 이러한 제26 스위칭 소자(M26)는 제어 전극에 로우 레벨의 제4 출력 신호(N4)가 입력되면 턴 온되어 제25 스위칭 소자(M25)를 다이오드 구조로 연결한다.

상기 제27 스위칭 소자(M27)의 제1 전극은 상기 제25 스위칭 소자(M25)의 제2 전극에 전기적으로 연결되고 제2 전극에 상기 제2 전원 전압(VSS)이 인가되고, 제어 전극에 상기 클럭 신호(CLK)가 인가된다. 이러한 제27 스위칭 소자(M27)는 제어 전극에 로우 레벨의 클럭 신호(CLK)가 입력되면 턴온되어 제2 전원 전압(VSS)를 제25 스위칭 소자(M25)로 공급한다.

상기 제5 용량성 소자(C5)는 제1 전극은 상기 제24 스위칭 소자(M24)의 제1 전극에 전기적으로 연결되고 제2 전극은 상기 제24 스위칭 소자(M24)의 제2 전극에 전기적으로 연결된다.

제6 신호 처리부(706)는 제28 내지 제30 스위칭 소자(M28 내지 M30) 및 제6 용량성 소자(C6)를 포함한다.

제28 스위칭 소자(M28)의 제1 전극은 제1 전원 전압(VDD)이 인가되고 제2 전극은 제29 스위칭 소자(M29)의 제1 전극에 전기적으로 연결되고 제어 전극은 제5 출력 신호(N5)가 인가된다. 제28 스위칭 소자(M28)는 제어 전극에 로우 레벨의 제5 출력 신호(N5)가 입력되면 턴 온되어 출력 신호(OUT) 단자로 제1 전원 전압(VDD)을 공급한다.

제29 스위칭 소자(M29)의 제1 전극은 제28 스위칭 소자(M28)의 제2 전극에 전기적으로 연결되고 제2 전극은 제2 전원 전압(VSS)이 인가되고 제어 전극은 제30 스위칭 소자(M30)의 제1 전극에 전기적으로 연결된다. 제29 스위칭 소자(M29)는 제30 스위칭 소자(M30)가 턴 온 될 때 로우 레벨의 신호가 입력되면 턴온 되어 출력 신호(OUT)로 제2 전원 전압(VSS)을 공급한다.

제30 스위칭 소자(M30)의 제1 전극은 제29 스위칭 소자(M29)의 제어 전극과 전기적으로 연결되고 제2 전극은 제2 전원 전압(VSS)이 인가되며 제어 전극은 제2 전원 전압(VSS)이 인가된다. 제30 스위칭 소자(M30)는 제어 전극에 인가되는 제2 전원 전압(VSS)에 의해 턴 온되어 제29 스위칭 소자(M29)의 제어 전극으로 제2 전원 전압(VSS)을 공급한다.

상기 제6 용량성 소자(C6)는 제1 전극은 상기 제23 스위칭 소자(M23) 및 제24 스위칭 소자(M24)의 제어 전극과 전기적으로 연결되고 제2 전극은 상기 제29 스위칭 소자(M29)의 제어 전극에 전기적으로 연결된다.

도 7에서는 제 1 내지 제 30의 스위칭 소자(M1 내지 M30)가 PMOS 트랜지스터인 것을 특징으로 한다.

도 8은 도 7에 따른 회로도의 동작을 설명하기 위한 타이밍도이다.

먼저 제1 구동 기간(T1)은 반전 클럭 신호(CLKB)는 로우 레벨, 클럭 신호(CLK)는 하이 레벨, 입력 신호는 로우 레벨 및 반전 입력 신호는 하이 레벨일 때의 구동 방법이다. 여기서 반전 입력 신호는 제1 주사 개시 신호(SP1)의 반전된 신호일 수 있다.

제1 구동 기간(T1) 동안 제1 신호 처리부(701)를 살펴보면, 하이 레벨의 클럭 신호(CLK)에 의해 제1 스위칭 소자(M1) 및 제6 스위칭 소자(M6)가 턴 오프되어 제1 전원 전압(VDD) 및 제2 전원 전압(VSS)은 제1 출력 신호(N1)로 출력될 수 없다. 이 때 제1 출력 신호(N1)와 제2 출력 신호(N2)가 연결되어 있으므로 제2 출력 신호(N2)와 동일한 값이 제1 출력 신호(N1)로 출력된다. 제2 신호 처리부(702) 및 제3 신호 처리부(703)를 보면, 제15 스위칭 소자(M15)에 의해 제14 스위칭 소자(M14)가 플로팅되어 제1 부궤환 신호(N3)로 제2 전원 전압(VSS)이 출력되므로 제8 스위칭 소자(M8) 및 제9 스위칭 소자(M9)가 턴 온 되고, 로우 레벨의 반전 클럭 신호(CLKB)에 의해서 제7 스위칭 소자(M7)가 턴 온 되어 제2 출력 신호(N2)로 제1 전원 전압(VDD)이 출력된다. 따라서 제1 출력 신호(N1)로도 제1 전원 전압(VDD)이 출력된다. 제4 신호 처리부(704) 및 제5 신호 처리부(705)에서는 로우 레벨의 반전 클럭 신호(CLKB)에 의해 제 16 스위칭 소자(M16) 및 제21 스위칭 소자(M21)가 턴 온된다. 또한 제3 출력 신호(N3)에 의해 제17 스위칭 소자(M17) 및 제18 스위칭 소자(M18)가 턴 온된다. 따라서 제4 출력 신호(N4)로 제1 전원 전압(VDD)가 출력된다. 제4 출력 신호(N4)는 제5 출력 신호(N5)와 연결되어 있으므로, 제5 출력 신호(N5)도 동일한 값이 출력된다. 제6 신호 처리부(706)를 살펴보면, 제5 출력 신호(N5)에 의해 제28 스위칭 소자(M28)가 턴 오프 되고, 제1 전원 전압(VDD)는 출력 신호로 인가되지 않으며, 제30 스위칭 소자(M30)가 턴 온되고 제29 스위칭 소자(M29)가 플로팅되어 출력 신호(OUT)로 제2 전원 전압(VSS)이 출력된다.

다음으로 제2 구동 기간(T2)은 반전 클럭 신호(CLKB)는 하이 레벨, 클럭 신호(CLK)는 로우 레벨, 입력 신호는 하이 레벨 및 반전 입력 신호는 로우 레벨일 때의 구동 방법이다.

제2 구동 기간 동안(T2) 동안 제1 신호 처리부(701)를 살펴보면, 로우 레벨의 클럭 신호(CLK) 및 로우 레벨의 반전 입력 신호에 의해 제5 스위칭 소자(M5) 및 제6 스위칭 소자(M6)가 턴온 된다. 이에 따라 제 4 스위칭 소자(M4)가 턴온되어 제1 출력 신호(N1)로 제2 전원 전압(VSS)를 출력한다. 제5스위칭 소자(M5)는 턴온되어 제4스위칭 소자(M4)를 다이오드 구조로 연결하여 제1 전원 전압(VDD)이 제1 출력 신호(N1)로 공급되는 것을 차단한다. 제2 신호 처리부(702)를 살펴보면, 하이 레벨의 반전 클럭 신호(CLKB)에 의해 제7 스위칭 소자(M7) 및 제12 스위칭 소자(M12)가 턴 오프되고, 제1 출력 신호(N1)가 제2 출력 신호(N2)로써 출력된다. 제3 신호 처리부(703)를 살펴보면, 제2 출력 신호(N2)에 의해 제13 스위칭 소자(M13)가 턴 온되므로 제3 출력 신호(N3)로 제1 전원 전압(VDD)이 출력된다. 제4 신호 처리부(704)를 살펴보면, 제2 출력 신호(N2)에 의해 제20 스위칭 소자(M20)이 턴온 되나 반전 클러 신호(CLKB)에 의해 제21 스위칭 소자(M21) 및 제16 스위칭 소자(M16)가 턴 오프 된다. 따라서 제1 전원 전압(VDD) 및 제2 전원 전압(VSS)이 제4 출력 신호(N4)로 출력될 수 없다. 제6 신호 처리부(706)에서는 제6 용량성 소자(C6)에 의해 제29 스위칭 소자(M29)가 플로팅되어 출력 신호로(OUT)로 제2 전원 전압(VSS)이 출력된다. 이에 따라 제4 신호 처리부(704) 및 제5 신호 처리부(705)를 다시 살펴보면, 제2 부궤환 신호(OUT)로 제2 전원 전압(VSS)이 출력되므로 제23 스위칭 소자(M23) 및 제 24 스위칭 소자(M24)이 턴 온되고, 로우 레벨의 클럭 신호(CLK)에 의해 제22 스위칭 소자(M22)가 턴 온되므로 제4 출력 신호(N4)는 제1 전원 전압(VDD)이 출력되고, 따라서 제5 출력 신호(N5)로도 제1 전원 전압(VDD)이 출력된다.

도 9는 도 1에 따른 스캔 드라이버에 포함된 스캔 스테이지의 다른 실시예를 도시한 회로도이다. 도 9는 도 7과 비교하여 제 1 내지 제 30의 스위칭 소자(M1 내지 M30)가 NMOS 트랜지스터인 것을 특징으로 한다. 그 외에 연결 관계 및 구동 방법은 도 7과 동일하므로 자세한 기술은 생략한다.

도 10은 도 9에 따른 회로도의 동작을 설명하기 위한 타이밍도이다. 도 10의 타이밍도는 제1 전원 전압(VDD) 및 제2 전원 전압(VSS)의 위치가 바뀌며, 클럭 단자 및 반전 클럭 단자가 바뀐 것을 제외하고 도 8의 타이밍도와 유사하고 로우 레벨 및 하이 레벨만 반전된 것이 상이하므로 자세한 기술은 생략한다.

도 11은 도 1에 따른 스캔 드라이버에 포함된 스캔 스테이지의 다른 실시예를 도시한 회로도이다.

도 11을 참조하면, 본 실시예에 따른 스캔 스테이지는 제3 래치(210) 및 제4 래치(220)가 직렬 연결되도록 구성된다. 상기 제3 래치(210) 및 제4 래치(220)는 복수의 스위칭 트랜지스터(M91~M94) 및 복수의 인버터(211,212,221,222)를 포함한다.

트랜지스터 M91은 제1 전극에 입력 신호가 인가되며, 제2 전극이 제7 인버터(211)의 입력 단자와 연결된다. 상기 트랜지스터 M91의 게이트 전극에는 클럭 신호(CLK)가 인가되며, 클럭 신호(CLK)가 로우 레벨일 때 입력 신호가 제7 인버터(211)에 인가되도록 한다.

제7 인버터(211) 및 제8 인버터(212)는 각각 인가되는 입력 신호의 논리 레벨을 반전하여 출력한다.

트랜지스터 M92는 제1 전극에 제8 인버터(212)의 출력 단자가 연결되며, 제2 전극에 제7 인버터(211)의 입력 단자가 연결된다. 상기 트랜지스터 M92의 게이트 전극에는 반전 클럭 신호(CLKB)가 인가되며, 반전 클럭 신호(CLKB)가 로우 레벨일 때, 즉 클럭 신호(CLK)가 하이 레벨일 때 제8 인버터(212)의 출력 신호가 제7 인버터(211)의 입력 단자에 인가되도록 한다.

트랜지스터 M93은 제1 전극에 제3 래치(210)의 출력 신호가 인가되며, 제2 전극이 제9 인버터(221)의 입력 단자와 연결된다. 상기 트랜지스터 M93의 게이트 전극에는 반전 클럭 신호(CLKB)가 인가되며, 반전 클럭 신호(CLKB)가 로우 레벨일 때 제3 래치(210)의 출력 신호가 제9 인버터(221)에 인가되도록 한다.

제9 인버터(221) 및 제10 인버터(222)는 각각 인가되는 입력 신호의 논리 레벨을 반전하여 출력한다.

트랜지스터 M94는 제1 전극에 제10 인버터(222)의 출력 단자가 연결되며, 제2 전극에 제9 인버터(221)의 입력 단자가 연결된다. 상기 트랜지스터 M94의 게이트 전극에는 클럭 신호(CLK)가 인가되며, 클럭 신호(CLK)가 로우 레벨일 때 제10 인버터(222)의 출력 신호가 제9 인버터(221)의 입력 단자에 인가되도록 한다. 그리고, 제10 인버터(222)의 출력 신호는 전체 스캔 스테이지의 출력 신호로서 주사 라인에 인가된다.

이상, 설명한 바와 같이, 본 실시예에 따른 스캔 드라이버는 복수의 스캔 스테이지를 구비하며, 각 스캔 스테이지 사이에 두 개의 트랜지스터를 포함하는 복수의 입력 신호 선택 회로를 구비하는 것에 의하여 순차 주사 및 비월 주사 겸용 스캔 드라이버를 간단하게 구현할 수 있게 된다. 또한 상기 각 스캔 스테이지는 상기 여러 도면에서 설명한 회로들에 의하여 구현될 수 있을 것이다.

도 12는 본 발명의 다른 실시예에 따른 순차 주사 및 비월 주사 겸용 스캔 드라이버를 도시한 블록도이다.

도 12를 참조하면, 본 실시예에 따른 스캔 드라이버는 도 1과 마찬가지로 복수의 스캔 스테이지(STG1~STGn) 및 복수의 입력 신호 선택 회로(1~n-1)를 구비한다.

도 1과의 차이점을 살펴보면, 본 실시예에 따른 복수의 입력 신호 선택 회로(1~n-1) 각각은 서로 다른 채널 타입을 갖는 트랜지스터를 구비한다. 즉, 제1 트랜지스터들(Tr1-3, Tr2-3, ... Tr(n-1)-3)은 PMOS 트랜지스터를 사용하며, 제2 트랜지스터들(Tr1-4, Tr2-4, ... Tr(n-1)-4)은 NMOS 트랜지스터를 사용한다.

입력 신호 선택 회로(1~n-1)가 상기와 같이 구성될 경우, 제1 모드 신호(PROG)와 제2 모드 신호(INTER)는 동일한 논리 레벨 값을 가질 수 있다. 또한 제1 모드 신호(PROG)와 제2 모드 신호(INTER)를 별도로 인가받는 것이 아니라, 하나의 신호 라인으로부터 공통의 모드 신호(Mode)를 인가받아 제1 트랜지스터들(Tr1-3, Tr2-3, ... Tr(n-1)-3) 및 제2 트랜지스터들(Tr1-4, Tr2-4, ... Tr(n-1)-4)의 스위칭 동작을 제어할 수 있다. 순차 주사 방식일 경우 모드 신호(Mode)는 로우 레벨이며, 비월 주사 방식일 경우 모드 신호(Mode)는 하이 레벨이다.

그러나 제1 트랜지스터들(Tr1-3, Tr2-3, ... Tr(n-1)-3) 및 제2 트랜지스터들(Tr1-4, Tr2-4, ... Tr(n-1)-4)의 채널 타입은 상기 설명한 것에 한정되는 것은 아니다. 즉, 제1 트랜지스터들(Tr1-3, Tr2-3, ... Tr(n-1)-3)은 NMOS 트랜지스터를 사용하며, 제2 트랜지스터들(Tr1-4, Tr2-4, ... Tr(n-1)-4)은 PMOS 트랜지스터를 사용할 수도 있다. 이러한 경우 순차 주사 방식일 경우 모드 신호(Mode)는 하이 레벨이며, 비월 주사 방식일 경우 모드 신호(Mode)는 로우 레벨이다.

상기와 같은 구성에 의하여, 본 실시예에 따른 스캔 드라이버는 각 스캔 스테이지 사이에 두 개의 트랜지스터를 구비하는 것으로 순차 주사 및 비월 주사 겸용 스캔 드라이버를 간단하게 구현할 수 있게 된다. 또한 첫번째 실시예의 경우보다 제어 신호를 하나 줄일 수 있게 된다.

도 13은 본 발명의 실시예들에 따른 순차 주사 및 비월 주사 겸용 스캔 드라이버를 포함하는 평판 디스플레이 장치를 도시한 블록도이다.

도 13을 참조하면, 본 실시예에 따른 평판 디스플레이 장치(1000)는 컨트롤러(1100), 화소부(1200), 신호 생성부(1300), 스캔 드라이버(1400), 데이터 드라이버(1500)를 포함할 수 있다.

컨트롤러(1100)는 평판 디스플레이 장치(1000) 각 부분의 동작을 제어한다. 컨트롤러(1100)는 평판 디스플레이 장치(1000)가 순차 주사 방식으로 동작할 것인지 비월 주사 방식으로 동작할 것인지를 결정하고, 상기 결정에 따라서 각 부분의 동작을 제어한다.

화소부(1200)는 매트릭스 형태로 배열된 n x m 개의 화소 회로(1210), 행 방향으로 형성된 n개의 주사 라인(S[1]…S[n]), 열 방향으로 형성된 m개의 데이터 라인(D[1]…D[m])을 포함한다. 또한 도시하지는 않았으나 복수의 화소 회로(1210)에 인가하기 위한 전원용 배선이 형성될 수 있다. 주사 라인들(S[1]…S[n])과 데이터 라인들(D[1]…D[m])의 교차부마다 화소 회로(1210)가 형성된다.

복수의 화소 회로(1210)는 유기 발광 다이오드(OLED: Organic Light Emitting Diode)를 포함하는 유기 발광 표시 장치용 회로일 수 있다. 그러나 이에 한정되는 것은 아니며, 액정 디스플레이 장치용 화소 회로일 수도 있을 것이다.

주사 라인(S[1]…S[n])은 화소 회로(1210)에 스캔 신호를 전달한다. 또한, 데이터 라인(D[1]…D[m])은 화소 회로(1210)에 데이터 신호를 전달한다.

신호 생성부(1300)는 컨트롤러(1100)의 제어에 따라서 스캔 드라이버(1400)가 순차 주사 방식 또는 비월 주사 방식으로 동작하도록 하는 각종 제어 신호를 생성한다. 상기 제어 신호에는 클럭 신호(CLK), 반전 클럭 신호(CLKB), 제1 주사 개시 신호(SP1), 제2 주사 개시 신호(SP2), 모드 선택 신호인 제1 모드 신호(PROG)와 제2 모드 신호(INTER) 등을 포함한다.

스캔 드라이버(1400)는 신호 생성부(1300)에서 생성된 제어 신호들에 따라서 복수의 주사 라인들(S[1]…S[n])에 스캔 신호를 공급한다. 순차 주사 방식으로 동작하는 경우, 스캔 신호는 주사 라인(S[1]…S[n])에 순차적으로 인가되며, 상기 스캔 신호에 맞춰 데이터 신호가 화소 회로(1210)에 인가된다. 비월 주사 방식으로 동작하는 경우, 스캔 신호는 먼저 홀수 번째 주사 라인(S[1], S[3],... S[n-1])에 순차적으로 인가된다. 홀수 번째 주사 라인(S[1], S[3],... S[n-1])의 주사 동작이 종료되면, 이어서 짝수 번째 주사 라인(S[2], S[4],... S[n])의 주사 동작이 시작되어 짝수 번째 주사 라인(S[2], S[4],... S[n])에 스캔 신호가 순차적으로 인가된다.

스캔 드라이버(1400)는 도 1 내지 도 10에서 도시한 회로 및 타이밍도에 의하여 동작할 수 있으며, 자세한 설명은 생략한다.

데이터 드라이버(1500)는 복수의 데이터 라인들(D[1]…D[m])에 데이터 신호를 인가한다. 데이터 신호는 데이터 드라이버(1500) 내의 전압원 또는 전류원으로부터 출력될 수 있다.

상기와 같은 구성에 의하여, 스캔 드라이버에 포함된 복수의 스켄 스테이지들 사이에 2개의 트랜지스터를 포함하는 복수의 입력 신호 선택 회로를 구비함으로 인하여 간편하게 순차 주사 및 비월 주사 겸용 스캔 드라이버를 구비하는 평판 디스플레이 장치를 제공할 수 있게 된다.

이상에서 언급된 본 실시예 및 그 변형예들에 따른 화소 회로의 구동방법을 실행하기 위한 프로그램은 기록매체에 저장될 수 있다. 여기서 기록매체라 함은 마그네틱 저장매체(예컨대, 롬(ROM), 플로피 디스크, 하드디스크 등) 및 광학적 판독 매체(예컨대, 씨디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc))와 같은 저장매체를 포함한다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims

클럭 신호 및 입력 신호에 따라서 출력 신호를 생성하는, 복수의 스캔 스테이지; 및
순차 주사 동작을 위한 제1모드와 비월 주사 동작을 위한 제2모드를 선택하는 모드 선택 신호에 따라서 1단계 이전의 스캔 스테이지의 출력 신호 또는 2단계 이전의 스캔 스테이지의 출력 신호 중 하나의 신호를 선택하는, 복수의 입력 신호 선택 회로;를 포함하며,
상기 모드 선택 신호는 상기 순차 주사 동작의 방식을 선택하는 제1 모드 신호와 상기 비월 주사 동작의 방식을 선택하는 제2 모드 신호를 포함하며,
상기 복수의 입력 신호 선택 회로는,
상기 1단계 이전의 스캔 스테이지의 출력 단자와 현재 스캔 스테이지의 입력 단자 사이에 연결되며, 상기 제1 모드 신호에 따라서 스위칭 동작을 수행하는 제1 트랜지스터; 및
상기 2단계 이전의 스캔 스테이지의 출력 단자와 현재 스캔 스테이지의 입력 단자 사이에 연결되며, 상기 제2 모드 신호에 따라서 스위칭 동작을 수행하는 제2 트랜지스터;를 포함하는 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서,
상기 제1 모드 신호와 상기 제2 모드 신호는 논리 레벨이 상이한 것을 특징으로 하는 스캔 드라이버.
제2항에 있어서,
상기 제1 트랜지스터와 상기 제2 트랜지스터는 채널 타입이 상이한 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서,
상기 제1 모드 신호와 상기 제2 모드 신호는 동일한 신호인 것을 특징으로 하는 스캔 드라이버.
제4항에 있어서,
상기 제1 트랜지스터와 상기 제2 트랜지스터는 채널 타입이 동일한 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서,
상기 순차 주사 동작 시,
제1 트랜지스터는 On 상태이며, 제2 트랜지스터는 Off 상태인 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서,
상기 비월 주사 동작 시,
제1 트랜지스터는 Off 상태이며, 제2 트랜지스터는 On 상태인 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서,
상기 각 스캔 스테이지는 상기 클럭 신호의 하강 엣지에서 상기 입력 신호를 샘플링하고, 상기 클럭 신호의 상승 엣지에서 상기 입력 신호를 출력하는 것을 특징으로 하는 스캔 드라이버.
제8항에 있어서,
상기 각 스캔 스테이지는 마스터-슬레이브 구조의 플립 플롭을 포함하는 것을 특징으로 하는 스캔 드라이버.
제8항에 있어서,
상기 출력 신호는 상기 클럭 신호의 한 주기만큼 출력되는 것을 특징으로 하는 스캔 드라이버.
제1항에 있어서
상기 복수의 스캔 스테이지 각각은
클럭 신호, 입력 신호 및 반전 입력 신호를 전달받아 제1 출력 신호를 생성하는 제1 신호 처리부;
상기 제1 출력 신호, 반전 클럭 신호 및 제1 부궤환 신호를 전달받아 제2 출력 신호를 생성하는 제2 신호 처리부;
상기 제2 출력 신호를 전달받아 제3 출력 신호를 생성하는 제3 신호 처리부;
상기 제2 출력 신호, 제3 출력 신호 및 반전 클럭 신호를 전달받아 제4 출력 신호를 생성하는 제4 신호 처리부;
제4 출력 신호, 클럭 신호 및 제2 부궤환 신호를 전달받아 제5 출력 신호를 생성하는 제5 신호 처리부; 및
상기 제5 출력 신호를 전달받아 출력 신호를 생성하는 제6 신호 처리부;
를 포함하는 스캔 드라이버.
제11항에 있어서
상기 제1 부궤환 신호는 상기 제3 출력 신호이며,
상기 제2 부궤환 신호는 상기 출력 신호인 스캔 드라이버.
제11항에 있어서
상기 제5 출력 신호는 상기 스캔 스테이지의 반전 출력 신호인 스캔 드라이버.
제11항에 있어서
상기 제1 신호 처리부는
상기 클럭 신호에 의해 제1 전원 전압을 스위칭 하는 제1 스위칭 소자;
상기 입력 신호가 제어 전극에 인가되어 상기 제1 스위칭 소자에서 전달되는 상기 제1 전원 전압을 상기 제1 출력 신호로 공급하는 제2 스위칭 소자;
상기 입력 신호가 제어 전극으로 인가되어 제2 전원 전압이 상기 제1 출력 신호로 공급되는 것을 차단하는 제3 스위칭 소자;
상기 제3 스위칭 소자의 제1 전극에 제1 전극이 연결되고, 상기 제3 스위칭 소자의 제2 전극에 제2 전극이 연결되는 제1 용량성 소자;
상기 제3 스위칭 소자의 제1 전극에 제어 전극이 연결되어 상기 제2 전원 전압을 상기 제1 출력 신호로 공급하는 제4 스위칭 소자;
상기 반전 입력 신호가 제어 전극에 인가되어 상기 제2 전원 전압을 상기 제4 스위칭 소자의 제어 전극으로 전달하는 제5 스위칭 소자; 및
상기 클럭 신호에 의해 상기 제2전원 전압을 상기 제4 스위칭 소자로 전달하는 제6 스위칭 소자;
를 포함하는 스캔 드라이버.
제11항에 있어서
상기 제2 신호 처리부는
상기 반전 클럭 신호에 의해 제1 전원 전압을 스위칭하는 제7 스위칭 소자;
상기 제1 부궤환 신호가 제어 전극에 인가되어 제7 스위칭 소자에 전달되는 상기 제1 전원 전압을 상기 제2 출력 신호로 공급하는 제8 스위칭 소자;
상기 제1 부궤환 신호가 제어 전극에 인가되어 제2 전원 전압이 상기 제2 출력 신호로 공급되는 것을 차단하는 제9 스위칭 소자;
상기 제9 스위칭 소자의 제1 전극에 제1 전극이 연결되고, 상기 제9 스위칭 소자의 제2 전극에 제2전극이 전기적으로 연결된 제2 용량성 소자;
상기 제9 스위칭 소자의 제1 전극에 제1 전극이 연결되어 상기 제2 전원 전압을 상기 제2 출력 신호로 공급하는 제10 스위칭 소자;
상기 제1 출력 신호가 제어 전극에 인가되어 상기 제2 전원 전압을 상기 제10 스위칭 소자의 제어 전극으로 전달하는 제11 스위칭 소자; 및
상기 반전 클럭 신호에 의해 상기 제2 전원 전압을 상기 제10 스위칭 소자로 전달하는 제12 스위칭 소자;
를 포함하는 스캔 드라이버.
제11항에 있어서
상기 제3 신호 처리부는
상기 제2 출력 신호에 의해 제1 전원 전압을 스위칭하는 제13 스위칭 소자;
제2 전원 전압을 전달받아 제3 출력 신호로 공급하는 제14 스위칭 소자;
제8 스위칭 소자의 제어 전극 및 제9 스위칭 소자의 제어 전극에 제1 전극이 연결되고, 상기 제 14 스위칭 소자의 제어 전극에 제2 전극이 연결되는 제3 용량성 소자; 및
상기 제2 전원 전압이 제어 전극에 인가되고 상기 제14 스위칭 소자로 제2 전원 전압을 전달하는 제15 스위칭 소자;
를 포함하는 스캔 드라이버.
제11항에 있어서
상기 제4 신호 처리부는
상기 반전 클럭 신호에 의해 제1 전원 전압을 스위칭 하는 제16 스위칭 소자;
상기 제3 출력 신호가 제어 전극에 인가되어 상기 제16 스위칭 소자에서 전달되는 상기 제1 전원 전압을 상기 제4 출력 신호로 공급하는 제17 스위칭 소자;
상기 제3 출력 신호가 제어 전극으로 인가되어 제2 전원 전압이 상기 제4 출력 신호로 공급되는 것을 차단하는 제18 스위칭 소자;
상기 제18 스위칭 소자의 제1 전극에 제1 전극이 연결되고, 상기 제18 스위칭 소자의 제2 전극에 제2 전극이 연결되는 제4 용량성 소자;
상기 제18 스위칭 소자의 제1 전극에 제어 전극이 연결되어 상기 제2 전원 전압을 상기 제4 출력 신호로 공급하는 제19 스위칭 소자;
상기 제2 출력 신호가 제어 전극에 인가되어 상기 제2 전원 전압을 상기 제19 스위칭 소자의 제어 전극으로 전달하는 제20 스위칭 소자; 및
상기 반전 클럭 신호에 의해 상기 제2 전원 전압을 상기 제19 스위칭 소자로 전달하는 제21 스위칭 소자;
를 포함하는 스캔 드라이버.
제11항에 있어서
상기 제5 신호 처리부는
상기 클럭 신호에 의해 제1 전원 전압을 스위칭하는 제22 스위칭 소자;
상기 제2 부궤환 신호가 제어 전극에 인가되어 제25 스위칭 소자에 상기 제1 전원 전압을 전달하는 제23 스위칭 소자;
상기 제2 부궤환 신호가 제어 전극에 인가되고 제25 스위칭 소자를 다이오드 연결하는 제24 스위칭 소자;
상기 제24 스위칭 소자의 제1 전극에 제1 전극이 연결되고, 상기 제24 스위칭 소자의 제2 전극에 제2 전극이 전기적으로 연결된 제5 용량성 소자;
상기 제24 스위칭 소자의 제1 전극에 제1 전극이 연결되고 상기 제24 스위칭 소자의 제2 전극에 제어 전극이 연결되는 제25 스위칭 소자;
상기 제4 출력 신호가 제어 전극에 인가되어 제2 전원 전압을 상기 제25 스위칭 소자의 제어 전극으로 전달하는 제26 스위칭 소자; 및
상기 클럭 신호에 의해 상기 제2 전원 전압을 상기 제25 스위칭 소자로 전달하는 제27 스위칭 소자;
를 포함하는 스캔 드라이버.
제11항에 있어서
상기 제6 신호 처리부는
상기 제5 출력 신호에 의해 제1 전원 전압을 스위칭하는 제28 스위칭 소자;
제2 전원 전압을 전달받아 출력 신호로 공급하는 제29 스위칭 소자;
제23 스위칭 소자의 제어 전극 및 제24 스위칭 소자의 제어 전극에 제1 전극이 연결되고, 상기 제 29 스위칭 소자의 제어 전극에 제2 전극이 연결되는 제6 용량성 소자; 및
상기 제2 전원 전압이 제어 전극에 인가되고 상기 제29 스위칭 소자로 상기 제2 전원 전압을 전달하는 제30 스위칭 소자;
를 포함하는 스캔 드라이버.
복수의 주사 라인들에 주사 신호를 공급하는 스캔 드라이버;
복수의 데이터 라인들에 데이터 신호를 공급하는 데이터 드라이버;
클럭 신호 및 모드 선택 신호를 생성하여 상기 스캔 드라이버에 인가하는 신호 생성부; 및
상기 주사 라인들, 상기 데이터 라인들의 교차부마다 구비되는 복수의 화소 회로를 포함하는 화소부;를 포함하며,
상기 스캔 드라이버는,
상기 클럭 신호 및 입력 신호에 따라서 출력 신호를 생성하는, 복수의 스캔 스테이지; 및
순차 주사 동작을 위한 제1모드와 비월 주사 동작을 위한 제2모드를 선택하는 모드 선택 신호에 따라서 1단계 이전의 스캔 스테이지의 출력 신호 또는 2단계 이전의 스캔 스테이지의 출력 신호 중 하나의 신호를 선택하는, 복수의 입력 신호 선택 회로;를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
제20항에 있어서,
상기 평판 디스플레이 장치가 순차 주사 방식 또는 비월 주사 방식에 의하여 구동되도록 상기 신호 생성부를 제어하는 컨트롤러를 더 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
제20항에 있어서,
상기 모드 선택 신호는 상기 순차 주사 동작의 방식을 선택하는 제1 모드 신호와 상기 비월 주사 동작의 방식을 선택하는 제2 모드 신호를 포함하며,
상기 복수의 입력 신호 선택 회로는,
상기 1단계 이전의 스캔 스테이지의 출력 단자와 현재 스캔 스테이지의 입력 단자 사이에 연결되며, 상기 제1 모드 신호에 따라서 스위칭 동작을 수행하는 제1 트랜지스터; 및
상기 2단계 이전의 스캔 스테이지의 출력 단자와 현재 스캔 스테이지의 입력 단자 사이에 연결되며, 상기 제2 모드 신호에 따라서 스위칭 동작을 수행하는 제2 트랜지스터;를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
제22항에 있어서,
상기 제1 모드 신호와 상기 제2 모드 신호는 논리 레벨이 상이한 것을 특징으로 하는 평판 디스플레이 장치.
제23항에 있어서,
상기 제1 트랜지스터와 상기 제2 트랜지스터는 채널 타입이 상이한 것을 특징으로 하는 평판 디스플레이 장치.
제22항에 있어서,
상기 제1 모드 신호와 상기 제2 모드 신호는 동일한 신호인 것을 특징으로 하는 평판 디스플레이 장치.
제25항에 있어서,
상기 제1 트랜지스터와 상기 제2 트랜지스터는 채널 타입이 동일한 것을 특징으로 하는 평판 디스플레이 장치.
제22항에 있어서,
상기 순차 주사 동작 시,
제1 트랜지스터는 On 상태이며, 제2 트랜지스터는 Off 상태인 것을 특징으로 하는 평판 디스플레이 장치.
제22항에 있어서,
상기 비월 주사 동작 시,
제1 트랜지스터는 Off 상태이며, 제2 트랜지스터는 On 상태인 것을 특징으로 하는 평판 디스플레이 장치.
제20항에 있어서,
상기 평판 디스플레이 장치는 유기 발광 표시 장치인 것을 특징으로 하는 평판 디스플레이 장치.