JP2005286797A - 信号生成回路 - Google Patents
信号生成回路 Download PDFInfo
- Publication number
- JP2005286797A JP2005286797A JP2004099443A JP2004099443A JP2005286797A JP 2005286797 A JP2005286797 A JP 2005286797A JP 2004099443 A JP2004099443 A JP 2004099443A JP 2004099443 A JP2004099443 A JP 2004099443A JP 2005286797 A JP2005286797 A JP 2005286797A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- start pulse
- output
- input
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
Abstract
【課題】生成するパルスのタイミングに依存しない回路配置を実現する。
【解決手段】シフトレジスタ10は、複数段のレジスタ11〜1nを有し、フリップフロップ20により生成されるスタートパルスSPを、クロック信号CLKが入力される度に後段のレジスタへ伝達していく。同期信号がHiになると、スタートパルスSPがHiに遷移する。初段のレジスタ11の出力OUT1がHiに遷移すると、フリップフロップ20のリセット端子がHiに遷移するため、スタートパルスSPがリセットされてLoに遷移する。即ち、同期信号のHiにより立ち上がったスタートパルスSPが、初段のレジスタ11の出力OUT1のHiにより立ち下がる。
【選択図】図1
【解決手段】シフトレジスタ10は、複数段のレジスタ11〜1nを有し、フリップフロップ20により生成されるスタートパルスSPを、クロック信号CLKが入力される度に後段のレジスタへ伝達していく。同期信号がHiになると、スタートパルスSPがHiに遷移する。初段のレジスタ11の出力OUT1がHiに遷移すると、フリップフロップ20のリセット端子がHiに遷移するため、スタートパルスSPがリセットされてLoに遷移する。即ち、同期信号のHiにより立ち上がったスタートパルスSPが、初段のレジスタ11の出力OUT1のHiにより立ち下がる。
【選択図】図1
Description
本発明は、信号生成回路に関し、特に、シフトレジスタに入力するスタートパルスを生成する信号生成回路に関する。
近年、液晶ディプレイや有機ELディスプレイ等の薄型ディスプレイが普及してきている。それらの表示パネルをアクティブに駆動する回路も提案されており、そのような回路の多くには、シフトレジスタが用いられる。シフトレジスタは、入力されるスタートパルスを、各レジスタに入力されるシフト用のクロックパルスに従って、後段のレジスタにシフトしていく回路素子である。特許文献1の図1には、パルスを生成する回路が記載されている。
特開平6−232738号公報
しかしながら、上記特許文献1の図1は、パルス発生部610、カウンタ部620、自走部630、およびORゲート650と多くの回路素子を経てパルスを生成している。このような回路構成では、生成するパルスのタイミングを変更したい場合、カウンタ部620や自走部630を設計し直さなければならなく、回路設計に手間がかかるという問題がある。また、回路配置が変わるとトランジスタが占める面積も変わり、タイミングによっては回路が複雑になり回路面積が大きくなってしまうという問題がある。
本発明はこうした状況に鑑みなされたものであり、その目的は、生成するパルスのタイミングに依存しない回路配置が可能な信号生成回路を提供することである。
本発明ある態様は、信号生成回路である。この回路は、スタートパルスによってシフト動作を開始するシフトレジスタに入力する、スタートパルスのアクティブ状態からインアクティブ状態へ戻すための制御を、シフトレジスタの出力によって行う。「インアクティブ状態に戻すための制御」には、立ち下がり制御を含む。本態様によれば、スタートパルスのインアクティブ状態に戻すための制御を外部信号により生成する必要がないため、生成するパルスのタイミングに依存しない回路構成をとることができる。
本発明の別の態様も、信号生成回路である。この回路は、2つの入力の交番動作により出力が変化するフリップフロップからシフトレジスタに入力するスタートパルスのアクティブ状態、またはアクティブ状態に遷移可能な状態への制御を、フリップフロップの入力の一方に入力される外部からの信号によって行い、スタートパルスのインアクティブ状態へ戻すための制御を、フリップフロップの入力の他方に入力されるシフトレジスタの出力によって行う。「外部からの信号」には、所定の同期信号を含む。本態様によれば、スタートパルスのインアクティブ状態に戻すための制御を外部信号により生成する必要がないため、生成するパルスのタイミングに変更があっても、フリップフロップの構成を変更する必要がない。
シフトレジスタの出力は、本シフトレジスタ内の初段のレジスタの出力であるとよい。これによれば、初段のレジスタの出力によりスタートパルスがインアクティブ状態に戻るため、このスタートパルスが伝達されるシフトレジスタ内の各レジスタから出力されるパルス出力が、それぞれ重なり合わない形の波形となる。
本発明のさらに別の態様も、信号生成回路である。この回路は、表示装置に表示すべき画像信号を順次サンプリングするためのパルスを生成する第1のシフトレジスタと、第1のシフトレジスタの周回状態に応じて供給される信号を受けて、スタートパルスが伝達し、画像信号の書込ラインを切り替えるためのパルスを生成する第2のシフトレジスタと、2つの入力の交番動作により出力が変化し、該出力によって第2のシフトレジスタに入力するスタートパルスを制御するフリップフロップと、を有し、スタートパルスのアクティブ状態、またはアクティブ状態に遷移可能な状態への制御を、フリップフロップの入力の一方に入力される外部からの信号によって行い、スタートパルスのインアクティブ状態へ戻すための制御を、フリップフロップの入力の他方に入力される第2のシフトレジスタの出力によって行う。
本態様によれば、表示装置の駆動部分で使用されるパルスの生成を複数のシフトレジスタを用いて行うことから、書込ラインに対して段数の少ないシフトレジスタでよく、回路面積を縮小することができる。また、切替用のシフトレジスタのスタートパルスをフリップフロップで構成することにより、表示装置のパネル部分に容易に内蔵することができる。
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、シフトレジスタに入力するスタートパルスを生成する回路の構成を、生成するパルスのタイミングに依存しないものとすることができる。
(第1実施形態)
図1は、第1実施形態におけるシフトレジスタとそのスタートパルス生成回路とを示す。シフトレジスタ10は、複数段のレジスタ11〜1nを有する。フリップフロップ20により生成されるスタートパルスSPを、クロック信号CLKが入力される度に後段のレジスタへ伝達していく。各段のレジスタ11〜1nは、出力OUT1〜nとして、伝達されてきたスタートパルスSPを出力する。
図1は、第1実施形態におけるシフトレジスタとそのスタートパルス生成回路とを示す。シフトレジスタ10は、複数段のレジスタ11〜1nを有する。フリップフロップ20により生成されるスタートパルスSPを、クロック信号CLKが入力される度に後段のレジスタへ伝達していく。各段のレジスタ11〜1nは、出力OUT1〜nとして、伝達されてきたスタートパルスSPを出力する。
フリップフロップ20は、2つのNOR回路、インバータから構成されている。フリップフロップ20のセット端子には所定の同期信号が入力され、リセット端子にはシフトレジスタ10の初段のレジスタ11の出力OUT1が入力される。フリップフロップ20は、セット端子がHiでHiを出力する。セット端子がLo、リセット端子がHiでLoを出力する。セット端子、リセット端子が共にLoのとき現在の出力を保持する。
図2は、シフトレジスタの初段のレジスタの詳細な構成を示す。第1クロックトインバータ30、第1ノーマルインバータ34、第2クロックトインバータ38、第2ノーマルインバータ40は、この順に直列接続される。第1ノーマルインバータ34の出力から入力のフィードバック系に第3クロックトインバータ36が接続され、第2ノーマルインバータ40の出力から入力のフィードバック系に第4クロックトインバータ42が接続される。第2クロックトインバータ38と第2ノーマルインバータ40との間のノードから分岐して、第3ノーマルインバータ44が接続される。
クロックトインバータには、クロック信号CLKとして所定の信号φとその反転信号φバーが入力される。第1クロックトインバータ30および第4クロックトインバータ42は、所定の信号φがHiのときはノーマルインバータとして機能し、Loのときはハイインピーダンス状態となり入出力を切り離す。第2クロックトインバータ38および第3クロックトインバータ36は、当該信号φの反転信号φバーがHiのときはノーマルインバータとして機能し、Loのときはハイインピーダンス状態となり入出力を切り離す。
図3は、クロックトインバータの詳細を示す。クロックトインバータをCMOS(Complementary Metal-Oxide Semiconductor)で構成した例である。図3(a)は、第1クロックトインバータ30および第4クロックトインバータ42を示し、図3(b)は、第2クロックトインバータ38および第3クロックトインバータ36を示す。図3において、Pチャネル型トランジスタM1とNチャネル型トランジスタM2で、ノーマルのインバータを構成する。入力INが両トランジスタM1,M2のゲートに入力される。Pチャネル型トランジスタM1のドレインが電源側に接続し、Nチャネル型トランジスタM2のソースが接地側に接続される。Pチャネル型トランジスタM1のソースとNチャネル型トランジスタM2のドレインとが接続し、その電位が出力OUTとなる。
クロックトインバータは、この構成に加え、Pチャネル型トランジスタM1のドレインと電源電圧VDDとの間にPチャネル型トランジスタM3を挿入し、Nチャネル型トランジスタM2のソースと接地VSSとの間にNチャネル型トランジスタM4を挿入した構成である。図3(a)においては、挿入されたNチャネル型トランジスタM4のゲートに所定の信号φが入力され、Pチャネル型トランジスタM3のゲートに当該信号φの反転信号φバーが入力される。よって、当該信号φがHiのとき、挿入されたPチャネル型トランジスタM3およびNチャネル型トランジスタM4が導通し、ノーマルのインバータと等価となる。当該信号φがLoのときは、電源電圧VDDが供給されない構成となる。これに対し、図3(b)においては、挿入されたPチャネル型トランジスタM3のゲートに所定の信号φが入力され、Nチャネル型トランジスタM4のゲートに当該信号φの反転信号φバーが入力される。当該信号φがLoのとき、挿入されたPチャネル型トランジスタM3およびNチャネル型トランジスタM4が導通し、ノーマルのインバータと等価となる。当該信号φがHiのときは、電源電圧VDDが供給されない構成となる。
図4は、図1および図2に示した回路の動作を示すタイミングチャートである。初期状態として、各レジスタ11〜1nの出力OUT1〜nは、Loである。その状態において、上記同期信号がHiになると、スタートパルスSPがHiに遷移する。初段のレジスタ11内の第1クロックトインバータ30の入力端子には、フリップフロップ20の出力、即ちスタートパルスSPが入力される。このとき、第1クロックトインバータ30に印加されている所定の信号φがLoの状態であるから、第1クロックトインバータ30は閉じている。したがって、第1ノーマルインバータ34と第2クロックトインバータ38との間のノードN1および初段のレジスタ11の出力OUT1は、Loである。
次に、所定の信号φがHiに遷移すると、第1クロックトインバータ30はノーマルインバータの動作となる。第3クロックトインバータ36は、その信号φの反転信号φバーが印加されるので入出力が切り離される。よって、上記ノードN1はHiに遷移する。
次に、所定の信号φがLoに遷移すると、第2クロックトインバータ38はノーマルインバータの動作となり、第4クロックトインバータ42の入出力は切り離される。よって、初段のレジスタ11の出力OUT1がHiに遷移する。それとともに、第2ノーマルインバータ40はHiを出力する。
初段のレジスタ11の出力OUT1がHiに遷移すると、フリップフロップ20のリセット端子がHiに遷移するため、スタートパルスSPがリセットされてLoに遷移する。即ち、同期信号のHiにより立ち上がったスタートパルスSPが、初段のレジスタ11の出力OUT1のHiにより立ち下がる。このとき、第1クロックトインバータ30が閉じているので、スタートパルスSPがLoに遷移しても、上記ノードN1はHiを維持する。
再び所定の信号φがHiに遷移し、その後にLoに遷移すると、次段のレジスタ12の出力OUT2は、初段のレジスタ11の出力OUT1の状態が伝達されて、Hiに遷移する。それと共に、スタートパルスSPの状態が初段のレジスタ11に伝達されて、初段のレジスタ11の出力OUT1は、Loに遷移する。以下、最終段まで同様の動作となる。
なお、スタートパルスSPは、第1クロックトインバータ30が最初に開いて閉じてから次に再び開くまでの間に、立ち下がる必要がある。この間にスタートパルスSPが立ち下がれば、第1クロックトインバータ30が再び開いたときに、上記ノードN1がLoに遷移する。そして、初段のレジスタ11の出力OUT1は、第2クロックトインバータ38が再び開いたときに、Loに遷移する。
このように、本実施形態によれば、シフトレジスタの初段のレジスタの出力により、スタートパルスの立ち下がり制御を行うことができる。本実施形態は、スタートパルスが立ち下がるタイミングが、シフトレジスタ内のパルス伝達のタイミングと連動しているため、スタートパルスを生成する回路の配置を一定にすることができる。そのため、回路を構成するトランジスタの面積も一定にすることができる。
スタートパルスの生成をタイミングコントローラ用のデコーダで構成した場合のトランジスタチャネル幅の合計と、本実施形態のフリップフロップで構成した場合のトランジスタのチャネル幅の合計とを比較すると、最大、1/4程度にまで小さくすることができる。
(第2実施形態)
第2実施形態は、第1実施形態におけるシフトレジスタとそのスタートパルス生成回路を、液晶ディスプレイや有機ELディスプレイ等の表示装置の駆動回路に用いた場合の例である。
第2実施形態は、第1実施形態におけるシフトレジスタとそのスタートパルス生成回路を、液晶ディスプレイや有機ELディスプレイ等の表示装置の駆動回路に用いた場合の例である。
図5は、表示装置の水平方向(以下、H系と呼ぶ)の駆動装置のシフトパルス生成部を示す。タイミングコントローラ50は、デコーダ52、カウンタ54を含む。デコーダ52は、1つ以上の論理回路により構成され、その出力は、所定のタイミングでHiからLo、またはLoからHiへ切り替わることにより、H系シフトレジスタ60のスタートパルスを生成する。カウンタ54は、装置全体のクロック信号MCLK、H系を制御する同期信号を受けて、デコーダ52に一定のタイミングでカウント値を出力する。デコーダ52は、そのカウント値が所定のカウント値になったときに、上記切替が起きるような回路構成となっている。したがって、当該スタートパルスのタイミングを変更する場合は、デコーダ52の回路構成を設計し直す必要がある。
H系シフトレジスタ60は、m段のレジスタを有し、各段のレジスタの出力は、図示しない画像信号のサンプリングのためのラッチ回路に与えられる。H系シフトレジスタ60の各レジスタには、図示しない所定のクロック信号CLKと、デコーダ52により生成されたスタートパルスとが入力される。
スタートパルス生成部200は、第1実施形態において説明したフリップフロップ20を用いる。フリップフロップ20のセット端子にH系同期信号が入力され、リセット端子にセレクタ用シフトレジスタ100の初段のレジスタの出力OUTが入力される。
セレクタ用シフトレジスタ100は、第1実施形態において説明したシフトレジスタ10を用いる。セレクタ用シフトレジスタ100のスタートパルスSPは、スタートパルス生成部200から与えられる。セレクタ用シフトレジスタ100のクロック信号CLKには、H系シフトレジスタ60の最終段またはその付近の特定段の出力を利用する。第1実施形態において、シフトレジスタ10の所定の信号φとして、当該特定段の出力を利用し、シフトレジスタ10の所定の信号φの反転信号φバーとして、当該特定段の反転出力を利用する。これらを利用すると、1水平期間内におけるH系シフトレジスタ60の1周目の周回が終わりに近づくと、セレクタ用シフトレジスタ100の所定の信号φがHiに遷移することになる。
このように、H系シフトレジスタ60の最終段またはその付近の特定段の出力を、セレクタ用シフトレジスタ100のクロック信号として利用することにより、セレクタ用シフトレジスタ100に入力されるスタートパルスの時期を、所定期間、遅延させることができる。この遅延量は、H系シフトレジスタ60の上記特定段を変えることにより、調整することができる。
なお、H系シフトレジスタ60のスタートパルスも、デコーダ52からではなく、スタートパルス生成部200から与えられる構成も可能である。その場合、所望のパルスを得るために、H系シフトレジスタ60のクロック信号CLKに遅延を与える構成が必要となる。
以上説明してきたように、H系シフトレジスタ60、セレクタ用シフトレジスタ100と、シフトレジスタを2つ用いると、H系シフトレジスタを1つ用いる場合より、表示装置の駆動回路全体を簡素化することができる。具体的に説明すると、各画素に対応する薄膜トランジスタのドレインを制御するドレインラインが(m×n)本必要だとすると、セレクタ用シフトレジスタ100を用いない構成では、H系シフトレジスタ60に(m×n)段のレジスタが必要になる。そして、画像信号をサンプリングするラッチ回路、画像信号がデジタル信号の場合はD/A変換回路も(m×n)段の構成にする必要がある。
これに対し、セレクタ用シフトレジスタ100を用いる構成では、H系シフトレジスタ60のレジスタはm段でよい。そして、ラッチ回路、D/A変換回路もm段の構成でよい。そして、セレクタ用シフトレジスタ100のレジスタをn段として、(m×n)個のスイッチを設けると、(m×n)本のドレインラインを制御することができる。
即ち、セレクタ用シフトレジスタ100の各レジスタの出力を当該スイッチにも出力する構成にする。初段のレジスタの出力がHiになると、対応するスイッチがオンし、H系シフトレジスタ60の1回目の周回によってサンプリングされてラッチされた画像信号が、ドレインラインの1ライン目に出力される。そして、次段のレジスタの出力OUTがHiになると、対応するスイッチがオンし、当該画像信号がドレインラインの次のラインに出力される。このような一連の動作を必要回数繰り返して、全てのドレインラインへの出力が完了すると、1水平期間が終了となる。
このように、本実施形態によれば、セレクタ用シフトレジスタを用いる構成は、セレクタ用シフトレジスタを用いない構成と比較して、ラッチ回路等の段数を削減することができる。また、スタートパルスを生成する回路が簡素化されるため、表示パネルに内蔵した駆動回路に搭載することができ、その外部で生成して入力する必要がない。なお、本実施形態は、表示装置の駆動回路への適用に限定されるものではない。2個のシフトレジスタを用いて、それらの出力を掛け合わせて、各シフトレジスタの段数以上のパルスを生成する回路全般に適用可能である。
(第3実施形態)
第3実施形態は、スタートパルスの立ち上がりも調整可能な例である。図6は、第3実施形態におけるシフトレジスタとそのスタートパルス生成回路とを示す。シフトレジスタの構成は、第1実施形態の構成と同様であるため説明を省略する。
第3実施形態は、スタートパルスの立ち上がりも調整可能な例である。図6は、第3実施形態におけるシフトレジスタとそのスタートパルス生成回路とを示す。シフトレジスタの構成は、第1実施形態の構成と同様であるため説明を省略する。
2つのNOR回路22,24およびインバータ26は、フリップフロップを形成している。このフリップフロップのセット端子には、H系の同期信号等の信号が入力され、リセット端子には、シフトレジスタ10の第1レジスタの出力OUT1が入力される。このフリップフロップの出力は、トランスファゲート28のバイアスとなる。トランスファゲート28は、当該フリップフロップのインバータ26の出力がHiのとき、入力を通し、Loのときハイインピーダンス状態となり入力を通さない。なお、トランスファゲート28の代わりにANDゲートを用いてもよい。
スタートパルスSPの立ち上がり生成用の信号Sは、複数の場合、NOR回路70に入力される。例えば、H系シフトレジスタ60の(n−1)段目、n段目、(n+1)段目の出力を利用することができる。なお、この信号Sは、3段分を利用する構成に限定されるものではなく、1段や2段分、または4段以上を利用してもよい。段数が多くなる程、パルス幅が広い信号が生成される。NOR回路70の出力は、インバータ72を介してトランスファゲート28に入力される。
複数の信号SのいずれかがHiで、当該フリップフロップのインバータ26の出力がHiのとき、シフトレジスタ10のスタートパルスSPが立ち上がる。つまり、H系同期信号がHiになると、すぐにスタートパルスSPが立ち上がるのではなく、所定の遅延を与えて、立ち上げることができる。立ち下がりタイミングは、第1実施形態と同様の原理で制御する。
トランスファゲート28の出力レベルと、接地レベルとの間にトランジスタ29を設けてもよい。トランジスタ29のドレインに当該出力が印加され、そのゲートに第1レジスタ11の出力OUT1が印加され、ソースが接地される。第1レジスタ11の出力OUT1がHiになると、ゲートがオンしトランジスタ29が導通する。これにより、スタートパルスSPの立ち下がり精度を向上させることができる。
このように、本実施形態によれば、スタートパルスSPの立ち上がりと立ち下がりの両方を制御することができることから、所望のパルス形状のスタートパルスSPを生成することができる。例えば、H系シフトレジスタ60の最終段と、その前の2段との3段分の出力をNOR回路70に入力し、その最終段の出力をシフトレジスタ10のクロック信号として利用すると、シフトレジスタ10の各レジスタ11〜1nの出力1〜nが重なり合わない信号を生成することができる。
以上、本発明をいくつかの実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
上記実施形態において、フリップフロップ20のリセット端子に、初段のレジスタ11の出力OUT1を入力する構成を説明したが、それ以降のレジスタ、例えば次段のレジスタ12の出力OUT2を入力してもよい。その場合、2度目の所定の信号φのHiで、フリップフロップ20のリセット端子にHiが入力されてスタートパルスSPが立ち下がることから、パルス幅の広いスタートパルスSPが生成されることになる。このように、Hi期間の長いパルスを生成したい場合、2段目以降のレジスタの出力OUTを用いることもできる。
10 シフトレジスタ、 11〜1n レジスタ、 20 フリップフロップ、 50 タイミングコントローラ、 52 デコーダ、 54 カウンタ、 60 H系シフトレジスタ、 100 セレクタ用シフトレジスタ、 200 スタートパルス生成部。
Claims (4)
- スタートパルスによってシフト動作を開始するシフトレジスタに入力する、前記スタートパルスのアクティブ状態からインアクティブ状態へ戻すための制御を、前記シフトレジスタの出力によって行うことを特徴とする信号生成回路。
- 2つの入力の交番動作により出力が変化するフリップフロップからシフトレジスタに入力するスタートパルスのアクティブ状態、またはアクティブ状態に遷移可能な状態への制御を、前記フリップフロップの入力の一方に入力される外部からの信号によって行い、前記スタートパルスのインアクティブ状態へ戻すための制御を、前記フリップフロップの入力の他方に入力される前記シフトレジスタの出力によって行うことを特徴とする信号生成回路。
- 前記シフトレジスタの出力は、本シフトレジスタ内の初段のレジスタの出力であることを特徴とする請求項1または2に記載の信号生成回路。
- 表示装置に表示すべき画像信号を順次サンプリングするためのパルスを生成する第1のシフトレジスタと、
前記第1のシフトレジスタの周回状態に応じて供給される信号を受けて、スタートパルスが伝達し、前記画像信号の書込ラインを切り替えるためのパルスを生成する第2のシフトレジスタと、
2つの入力の交番動作により出力が変化し、該出力によって前記第2のシフトレジスタに入力する前記スタートパルスを制御するフリップフロップと、を有し、
前記スタートパルスのアクティブ状態、またはアクティブ状態に遷移可能な状態への制御を、前記フリップフロップの入力の一方に入力される外部からの信号によって行い、前記スタートパルスのインアクティブ状態へ戻すための制御を、前記フリップフロップの入力の他方に入力される前記第2のシフトレジスタの出力によって行うことを特徴とする信号生成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099443A JP2005286797A (ja) | 2004-03-30 | 2004-03-30 | 信号生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004099443A JP2005286797A (ja) | 2004-03-30 | 2004-03-30 | 信号生成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005286797A true JP2005286797A (ja) | 2005-10-13 |
Family
ID=35184702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004099443A Withdrawn JP2005286797A (ja) | 2004-03-30 | 2004-03-30 | 信号生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005286797A (ja) |
-
2004
- 2004-03-30 JP JP2004099443A patent/JP2005286797A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4912186B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP4737627B2 (ja) | スタティッククロックパルス発生器およびディスプレイ | |
JP4912000B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
WO2018205543A1 (zh) | 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置 | |
JP5527647B2 (ja) | シフトレジスタ | |
JP4990034B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
KR100847091B1 (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
JP4593071B2 (ja) | シフトレジスタおよびそれを備えた表示装置 | |
TWI248049B (en) | Scanning direction control circuit and display device | |
JP2007257812A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP2006351165A (ja) | ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置 | |
JP2011510423A (ja) | シフトレジスタおよびアクティブマトリクス装置 | |
JP2011128520A (ja) | 画像表示装置 | |
JP2008251094A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP2008140522A (ja) | シフトレジスタ回路およびそれを備える画像表示装置、並びに電圧信号生成回路 | |
JP2010278977A (ja) | レベルシフタ回路、走査線駆動装置、および表示装置 | |
JP5416008B2 (ja) | レベルシフト回路及びデータドライバ及び表示装置 | |
JP2007212559A (ja) | 表示装置 | |
JP2007093819A (ja) | 表示装置 | |
US11049469B2 (en) | Data signal line drive circuit and liquid crystal display device provided with same | |
JP2005228459A (ja) | パルス信号生成方法、シフト回路、および表示装置 | |
JP2007219052A (ja) | 表示装置 | |
JP2000221926A (ja) | ラッチ回路およびこれを搭載した液晶表示装置 | |
JP2011033961A (ja) | スタートパルス生成回路 | |
JP2007140256A (ja) | 駆動回路、ラッチ回路及びそれを用いたアレイ基板及び画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070730 |