JP5829975B2 - 半導体デバイスおよびＳｉＣトランジスタ - Google Patents

半導体デバイスおよびＳｉＣトランジスタ Download PDF

Info

Publication number
JP5829975B2
JP5829975B2 JP2012120452A JP2012120452A JP5829975B2 JP 5829975 B2 JP5829975 B2 JP 5829975B2 JP 2012120452 A JP2012120452 A JP 2012120452A JP 2012120452 A JP2012120452 A JP 2012120452A JP 5829975 B2 JP5829975 B2 JP 5829975B2
Authority
JP
Japan
Prior art keywords
layer
type
trench
region
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2012120452A
Other languages
English (en)
Other versions
JP2012191229A (ja
Inventor
ビュレンガ、ボ
ズダンスキイ、レンナルト
ハリス、クリストファー
バコウスキイ、ミーテク
コンスタンティノフ、アンドレイ
グスタフソン、ウルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2012191229A publication Critical patent/JP2012191229A/ja
Application granted granted Critical
Publication of JP5829975B2 publication Critical patent/JP5829975B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は３個の端子を有するＳｉＣ半導体デバイスであって、該デバイスの遮断状態において該端子の内の２個の間で高電圧を維持することができ、該３個目の端子は、該デバイスがトランジスタ作用を有し、かつ絶縁ゲートタイプのものとなるように、制御用電極として用いられる、そのＳｉＣ半導体デバイスと、添付した独立請求項の前段に記載した絶縁ゲートを有するＳｉＣのトランジスタとに関するものである。
ＳｉＣから製造される半導体デバイスは、ＳｉＣがＳｉよりも約１０倍の非常に高い破壊電解を有しているので、デバイスの遮断状態における高電圧に対して原理的に耐えることができることがよく知られている。しかしながら、前記デバイスは絶縁層、例えばＳｉＯ2によって不動態化しなければならず、絶縁ゲートを有するデバイスもまた絶縁層を有しており、これも例えばＳｉＯ2でできている。今まで知れらているデバイスにおいては、そのような絶縁層が存在することによって、ＳｉＣ自身の特性により得られるＳｉＣデバイスが可能とする高い破壊電界強度を利用するのに大きな制約が生じる。例えばＳｉＯ2の絶縁層の場合には、ＳｉＯ2の誘電率がＳｉＣより小さく、このことは誘電率の逆数比するため、ＳｉＯ2のほうが電界がより高いということを意味している。しかしながらＳｉＯ2の層における電界が低いということは、絶縁層の長期的な安定性と信頼性にとって有利である。ＳｉＣの最大電界強度（２ＭＶ／ｃｍ）に対して、ＳｉＯ2の対応的な電界は５ＭＶ／ｃｍより大きく、一般的には、安定的なデバイスの作動に対して十分高い評価が得られている。従って、絶縁層を保護するために、絶縁層に近いＳｉＣ層における最大電解を、ＳｉＣが酸化物の絶縁耐力に応じて許容するよりももっと低い値に制限する必要がある。
特開平０９−０３６３５９号公報
従って、ＳｉＣの半導体デバイスを構成する上で、前記絶縁層が保護されて、遮断状態において高電圧を維持することのできるデバイスを得るために、ＳｉＣの高い破壊電界の特性をできるだけ多く利用することが可能になることが望ましい。ゲートの絶縁層が不動態化層よりも薄く、従って電界はより高くなるので、該絶縁層を保護することが特に重要であろう。
本発明の目的は、導入部において定義された絶縁ゲートとを有するＳｉＣの半導体デバイスとＳｉＣのトランジスタを提供することにあり、該デバイスの遮断状態における高電界に耐えるために、既知のデバイスよりも優れたＳｉに関するＳｉＣの特性からより多くの利点を得ることが可能となる。
本発明によるとこの目的は、ＳｉＣの半導体デバイスを提供することによって達成され、該デバイスは、各々が単数あるいは複数のＳｉＣ半導体層を有し、かつ前記２個の端子の間で直列的に接続された２つの部分からなり、第１の部分がデバイスの遮断状態において低電圧にのみ耐えることのできる副半導体デバイスであり、第２の部分がデバイスの遮断状態において高電圧に耐えることができ、かつその遮断状態においてデバイスに印加される電圧の大部分を受け持って前記副半導体デバイスを保護するようになった電圧制限部であることを特徴としている。
本発明の好的実施例によると、前記デバイスの前記電圧制限部は、前記副半導体デバイスより下方のある距離をおいたところにおいて、対抗的な第２の導電型の層の中へ埋め込まれた、第１の導電型の少なくとも１つの領域からなっている。そのような埋め込み領域は結果的に前記副半導体デバイスの電界を減少させ、このことは内部に配置された絶縁層がよりよく保護されることを意味し、またチャンネル領域層が存在するときには、普通は最大の電界を受ける該チャンネル領域層が、より低いドーピング濃度を与えられ、かつ／あるいはそのようなデバイスのオンステート抵抗を減少するためにより薄く作られるであろう。
本発明の他の好的実施例によると、前記デバイスは、さらに、横方向に隔置された１つ以上の前記埋め込み領域を具備し、該デバイスの遮断状態において前記第１導電型の連続層を形成し、従って前記副半導体デバイスからある距離をおいたところにおいて、該デバイスの遮断状態においてデバイスにかかる電圧降下の大部分を受け持つｐｎ接合部を形成するようになった格子を形成している。そのような埋め込み格子構造は分圧器として作用し、格子より上方の領域における電解を制御可能にする。従って、デバイスの遮断状態においてそのようなデバイスにかかる電圧の大部分、従って高い電界は前記副半導体デバイスから除去され、その絶縁層も保護されるであろう。
本発明の目的はまた導入部において画定した絶縁ゲートを有するＳｉＣのトランジスタを提供することによって達成され、該トランジスタは前記ｐ型のチャンネル領域層の下方である距離をおいたところのドリフト層の中へ埋め込まれた、少なくとも１つのｐ型の付属領域を包含していて、トランジスタの遮断状態において該チャンネル領域層によって受け持つべき電界を減少させるようになっている。そのような埋め込み領域がチャンネル領域層によって受け持つべき電界を減少させるという事実によって、この部分はより低いドーピング濃度を与えられ、および／あるいはより薄く製造することができ、その結果、前記逆チャンネルを形成するためのしきい電圧が低くなり、かつチャンネル領域層のオンステート抵抗がより小さくなるので、より高い移動性が得られることになる。チャンネル領域層における電界が減少すると、結果としてゲート絶縁層における電界も小さくなり、従って、この絶縁層が破壊されるまでは、デバイスによってより高い総合電圧が維持されるであろう。
本発明の他の好的実施例によると、横方向の隔置された１つ以上の前記埋め込み領域を具備し、該トランジスタの遮断状態において連続的なｐ型層を形成し、従って該ｐ型チャンネル領域層から下方へある距離をおいたところにおいて、該トランジスタの遮断状態においてトランジスタにかかる電圧降下の大部分を受け持つｐｎ接合部を形成するようになった格子を形成している。このことは、遮断状態におけるデバイスの最も高い電界はドリフト層の深いところのｐｎ接合部に位置し、かつ、電界はチャンネル領域層に近いところでより低くなることを意味しているが、この場所は従来のＭＩＳＦＥＴおよび、あるいはＩＧＢＴにおいては最大の電界になるところである。従って、ゲート絶縁層はデバイス全体には大きな電圧降下が生じるにもかかわらず、低い電界を経験するだけであろう。このことは印加された電圧を保持するためには、チャンネル領域層における電荷が少なくて済むことを意味しており、結果的にしきい電圧が低くなり、逆チャンネルにおいてより高い移動性が得られる。
本発明の他の非常に好的な実施例によると、前記トランジスタは互いに他に対して横方向に隔置されて、固定的なピッチ（Ｐ）をおいて配置された１つ以上の前記活性領域を具備し、前記埋め込み格子の前記付属領域の間のピッチと間隔（Ｓ）とが、トランジスタの望みのオンステート抵抗と破壊電圧をそれぞれ得るために選択されている。このトランジスタ設計によると、オンステート抵抗と破壊電圧に関する特別な場合において、望ましい特性を正確に有しているデバイスを得ることが可能になる。従って、トランジスタの破壊電圧を制御するために、前記間隔を変化させることが可能であろう。前記ピッチを変化させることによって、デバイスのオンステート抵抗と飽和電流密度が変化されるであろう。従って、前記格子の寸法は、電圧遮断容量とオンステート損失に対する格子の渦流損の寄与との間のトレードオフ的な関係を形成するために、最適化されるであろう。
本発明の好的実施例によると、前記トランジスタは前記チャンネル領域層の頂部上に配置された絶縁層を有し、前記ゲート電極が該絶縁層の頂部上に配置され、電源領域層とドリフト層との間で横方向の逆導電チャンネルを形成している。そのような活性領域を有するトランジスタは非常に有利であることがわかり、特にチャンネル領域層はデバイスの遮断状態における低い電界のためにできるだけ薄くすることが可能であり、その結果、トランジスタのオンステート抵抗も低くなる。
本発明の他の好的実施例によると、前記埋め込み領域は高ドーピング処理されている。その結果、デバイスの遮断状態においては、電界がこの埋め込み領域へ濃縮され、特に埋め込み格子の場合には、このことは、デバイスの遮断状態において形成されるｐｎ接合部が、デバイスにかかる電圧の大部分を受け持つことを意味している。
本発明の他の好的実施例によると、前記チャンネル領域層は低ドーピング処理されており、好ましくは１０16ないし５×１０17ｃｍ-3のドーピング濃度を有しており、このことは、デバイスの内部に逆導電チャンネルを形成するためのしきい電圧が比較的低く、該チャンネル内に高い移動性が得られ、ゲート誘電体にかかる電界を減少させることを意味している。
本発明の他の好的実施例によると、前記チャンネル領域層は、好ましくは、前記チャンネルの方向から見て薄く、結果として短い逆チャンネルが形成されており、該チャンネルの長さは好ましくは１μｍ以下である。そのような短いチャンネルは、デバイスの遮断状態においてトランジスタのこの部分における電界を減少させることによって可能であり、このことはトランジスタのオンステート抵抗が減少することを意味している。
このようにして、デバイスの遮断状態において高電圧に耐えることのできる半導体デバイスが得られるが、デバイスの遮断状態における電界は前記副半導体デバイスにおいて低い値に保持されており、従って不動態化のための絶縁層と、ゲートを絶縁するための特に可能性のある絶縁層が保護される。
本発明の第１の好的実施例による半導体デバイスの単純化した断面図である。 図１における半導体デバイスの電圧制限部を製造するための方法の最も重要な工程を説明する単純化された断面図である。 図１における半導体デバイスの電圧制限部を製造するための方法の最も重要な工程を説明する単純化された断面図である。 図１における半導体デバイスの電圧制限部を製造するための他の方法の最も重要な工程を説明する単純化された断面図である。 図１における半導体デバイスの電圧制限部を製造するための他の方法の最も重要な工程を説明する単純化された断面図である。 図１における半導体デバイスの電圧制限部を製造するための他の方法の最も重要な工程を説明する単純化された断面図である。 図１における半導体デバイスの活性領域、即ち、実際のトランジスタ部分を製造するための方法の最も重要な工程を説明する単純化された断面図である。 図１における半導体デバイスの活性領域、即ち、実際のトランジスタ部分を製造するための方法の最も重要な工程を説明する単純化された断面図である。 図１における半導体デバイスの活性領域、即ち、実際のトランジスタ部分を製造するための方法の最も重要な工程を説明する単純化された断面図である。 図１における半導体デバイスの活性領域、即ち、実際のトランジスタ部分を製造するための方法の最も重要な工程を説明する単純化された断面図である。 図１に示したタイプのデバイスに対して印加した電流密度と印加電圧とのグラフであり、２つの異なったピッチを用い、しかし近接した埋め込み格子の領域間の間隔と、ゲートに印加する正の電圧とは同一である。 ２つの異なった間隔を用い、しかしピッチは同一にした場合の、図１１と同様なグラフである。 本発明の第２の好的実施例によるトランジスタの単純化された断面図である。 図１３に示した実施例とは若干修正された、本発明の第３の好的実施例によるトランジスタの、図１３と同様な図である。
本発明によるデバイスおよびトランジスタの他の利点や長所は、以下の説明と、他の従属的な請求項を参照すると明らかになるであろう。
添付図面を参照しながら、以下に本発明の好的実施例を例にしながら詳細に説明する。
本発明の第１の好的実施例によるＳｉＣでできたＭＩＳＦＥＴが図１に示されている。しかしながら、この図に示された前記デバイスにおける層と領域の相対的な寸法は、図を明瞭にするためのものであることに注意すべきである。該デバイスはＭＩＳＦＥＴ構造１（金属絶縁層の半導体の電界効果トランジスタ）の形態になった上部の副半導体デバイスと、ＪＦＥＴ（接合ゲート電界効果トランジスタ）状の構造を有する下部の電圧制限部２とからなっている。該下部２は、米国特許出願第０８／６３６９６９に記載された方法を用いることによって製造され、該上部は本出願の譲受人による米国特許出願第０８／６７８５４８に記載された方法を用いることによって、前記下部の頂部の上に連続的に製造される。本発明はここで、前記２つの概念が、前述した出願によって画定された独立的なパラメータを用いて省略することのできる新しいデバイスの中でどのようにして組み合わせることができるかを記述するものである。図１に示された好ましいデバイスがどのようにして製造されるかということを、図２から図１０を参照しながら説明する。また図１に示されたトランジスタを製造するための方法が、インプランテーション工程の後のアニ−リング工程だけでなく、幾つかのマスキング工程とデマスキング工程を含んでいることが強調されるが、しかしながらこのことは本発明とは関係が無く、従ってここではこれ以上のことは記述しないであろう。
まず第１に、高ドーピング処理されたｎ型基板３が用意され、その上に、好ましくは化学蒸着法によって、低ドーピング処理されたＳｉＣのｎ型ドリフト層４がエピタキシャル的に成長される。これらの層をドーピング処理するために、窒素やリンのようなあらゆる適当なドナーを用いてもよい。典型的なドーピング濃度は、ドリフト層および基板層のそれぞれに対して、１０15−１０16ｃｍ-3および１０18−１０20ｃｍ3であってもよい。マスキング工程と該マスクのパターン化工程の後に、ｐ型の不純物添加物が、高加速エネルギーを用いることによってドリフト層４の中へ注入され、従って多数の横方向に離隔された領域６によって形成される格子５が生産される。これらのｐ型領域６は高いドーピング濃度、例えば１０19−１０20ｃｍ-3を有している。次に該領域６の不純物添加物が、これらの領域を高温下でアニ−リング処理することによって、電気的に活性状態される。デマスキング工程の後で、ｎ型のＳｉＣの低ドーピング層７が、化学蒸着法によって層４の頂部上にエピタキシャル的に生長される。該層４と７とは実際に一緒になって、このようにして製造されるトランジスタのドリフト層を形成し、このようにして該ドリフト層の中へ深く埋まってしまう格子５は、この再生長技術によって簡単に得ることができる。
図４から図６は図３に示した構造を得るための他の方法を説明している。この方法においては、低ドーピング処理されたｎ型のドリフト層部分４が基板３の上でエピタキシャル的に生長され、その後で、高ドーピング処理されたｐ型の層６’が前記層４の上でエピタキシャル的に生長される。次に、該層６’は、例えば反応性イオン食刻によってパターン化され、ある間隔をおいてｎ型領域６が形成される。次に、該パターン化された構造の頂部に、低ドーピング処理されたｎ型のドリフト層７が再成長される。
図２、３、あるいは図４から６におけるようにして電圧制限部を形成した後で、図７から１０に関連して、デバイスのＭＯＳＦＥＴあるいはＭＩＳＦＥＴ部分が製造される。まず第１に、ドリフト層部分７の頂部に、多結晶型あるいはアモルファス型のシリコン層８が塗付される。該層８の頂部上には別のマスキング材料、例えば金属の層９が塗付される。開口部１０を食刻する工程の後で、表面に近い層１１の中へｎ型不純物が注入され、従ってこの工程によって高ドーピング濃度が得られることになるであろう。その後、またｐ型不純物が、より高い加速エネルギーを用いて注入され、高濃度のアクセプターを含有した深い基層１２が形成される。ある厚さのシリコン層８でできた表面層１３が高温下で酸化され、酸化物（ＳｉＯ2）の層１３が形成される。該酸化物表面層１３は湿式食刻によって除去され、その後、ｐ型不純物が前記酸化物層１３を除去することによって形成された開口１４によって画定されるＳｉＣ層の領域の中へ注入されるが、該除去工程の程度は、予め生成された前記表面近傍層１１のドーピング型は維持されるが、該除去工程によって露出された第２の表面近傍層１５のドーピング型が変化されて、前記酸化シリコンの層１３の厚さによって画定される横方向延長部においてｐ型のドーピング処理されたチャンネル領域が形成される程度のものである。このようにして、丁度準ミクロン領域の中で非常に短いチャンネル巾になったチャンネル領域層が、非常に単純でかつ信頼度の高い方法によって、正確に製造することができる。該チャンネル領域層１５は、好ましくは１０16−５×１０17ｃｍ-3の低ドーピング濃度を有し、このことは可能であるが、さらに、後にもっと詳細に説明するが、埋められた格子構造５の分圧特性によって逆バイアスがかかった時に、比較的高電圧をブロックすることのできるトランジスタを得ることになるであろう。
図１０においては、電源領域層１１の頂部に対して、次に電源接点１６がどのようにして従来的な方法で取り付けられるかが示されている。デバイスの頂部上に、それを不動態化させるため、またその頂部に取り付けられるゲート接点１８を絶縁するために、例えばＳｉＯ2でできた絶縁層１７が取り付けられ、該絶縁層は各々の前記チャンネル領域層１５の全体の横方向延長部を少なくとも覆う程度に横方向に延在している。図１と同様に図７も最外側のチャンネル領域層１５’に関してゲート接点が示されていないという意味において簡略化されているが、そこにはまた実際的にゲート電極が配置されるであろう。前記デバイスにはまた、図１０に示された構造の頂部上において、より厚い絶縁不動態層が設けられてもよい。
トランジスタの機能に関していうと、埋め込み領域６が固定的な電位を有していることが重要であり、このことは普通はそれらを例えば電源に短絡させることによって得られる。従って格子の機能は以下のとおりである。トランジスタの順方向導電状態においては、近接した格子領域６の間に位置したドリフト層の領域１９がｎ型になっていて、それらの間の電子の移動を可能にしており、従って、ドリフト層と電源領域層１１との間においてゲート接点１８に正の電圧を印加することによって、トランジスタのドレン部２０と電源１６との間でも、前記チャンネル領域層に形成された逆導電チャンネルを介して電子の移動を可能にしている。
しかしながら、トランジスタが順方向遮断状態になっているときには、ドレン部、従って基板上に印加された正の電圧は埋め込み格子の各領域６を取り囲んでいる空乏領域を拡大させ、従って近接した埋め込み格子領域６の間の領域１９は全体的に空乏化され、従ってドリフト層の深い部分にｐｎ接合部が形成されるであろう。該ｐｎ接合部は分圧器として作用し、トランジスタ全体の電圧降下の主な部分となり、従ってチャンネル領域層におけるチャンネル２１の近傍における電界、従って絶縁層１７における電解が極端に制限され、従ってこの領域は従来型のＭＯＳＦＥＴにおけるように最大電界を持たないであろう。この事実の利点については前段で十分に説明してきた。
前記格子間の間隔（ｓ）は、図１に示したように、２つの近接する埋め込み領域６の間の距離として定義され、この間隔は該埋め込み領域６のドーピング濃度と同様に最適化され、電圧遮断容量とオンステート損失に関する格子の過流損寄与との間にトレードオフの関係を形成させる。このことについては図１１と図１２を参照しながらさらに説明する。
トランジスタはある種のピッチ（Ｐ）をおいて配置された幾つかの活性領域を有しており、このピッチは図１に示したような２つの近接する活性領域構造の間の中心間距離として定義される。該ピッチはそのような活性領域が配置されている位置における密度とともに増加する。
図１１においては、図１におけるトランジスタの電流密度（Ｊd）が、２つの異なったピッチ、即ち小ピッチ（ａ）と大ピッチ（ｂ）とに関して、トランジスタのドレン部と電源との間の印加電圧（ＶDS）によってどのように変化するかが示されている。この両方の場合にも、ゲート電圧と間隔（ｓ）とはともに同一である。水平方向の点線２２，２３はそれぞれの飽和電流密度に対応し、垂直方向の点線２４はトランジスタの破壊電圧を示している。前記飽和電流密度がピッチを変化させることによって、トランジスタの破壊電圧の値に影響を与えることなしに変化することがわかる。ピッチが小さくなる程、飽和電流密度は大きくなる。またピッチが小さくなる程、この曲線の下部部分２５を介して定義されるデバイスのオンステート抵抗が小さくなるという結果になる。
図１２は図１１と同じグラフであるが、ここではピッチとゲート電圧が一定であり、小さな間隔（ｃ）と大きな間隔（ｄ）として関する（Ｊd）と（ＶDS）との関係が示されている。この場合のピッチは図１１における曲線（ｂ）、即ち大ピッチと同じである。破壊電圧の値が、格子の埋め込み領域間の間隔を変化させることによって変化し、トランジスタの飽和電流密度を変化させないことが示されている。また図１２から、トランジスタのオンステート抵抗が該間隔によって影響を受け、間隔が小さくなる程（ｃ）、該抵抗が大きくなることがわかる。
従って、このタイプのトランジスタにおいては、独立的に、ピッチ（ｐ）を変化させることによって飽和電流密度を画定し、格子の間隔を変化させることによって破壊電圧を画定することが可能であろう。これらの特性は、もちろん、ドーピング濃度や、デバイスの各種層の厚さによって影響を受けるが、これらが一定ある場合には、前記飽和電流密度と破壊電圧とは、図１１と図１２で示したように、前記ピッチと間隔に依存する。飽和電流密度をできるだけ大きくしておくことは必ずしも目的ではなく、故障、例えば短絡回路のような場合の電流に制限しておき、デバイスのＳＯＡ（安全動作領域）内に維持することが重要である。前記ピッチと間隔の典型的な寸法は、それぞれ、１０−１００μｍと１−１０μｍである。
本発明の第２の好的実施例によるＭＯＳＦＥＴの形態におけるデバイスが図１３に示されている。図１におけるデバイスに存在した層に対応する層については同じ参照番号を付けて示しており、ここでは特に説明しない。ゲート電極１８はここではトレンチ状になって配置され、それをチャンネル領域層１５から分離している絶縁層１７はトレンチ壁上に配置されており、従って該絶縁層１７とチャンネル領域層１５との間の境界面におけるチャンネル領域層の中に、ほぼ垂直な逆導電チャンネルが形成されている。さらに、前記ゲート１８を有したトレンチの側方に別のトレンチ２６が設けられ、高濃度でドープされた埋め込み層２７は、このトレンチの下方でドリフト層に埋め込まれ、電源接点に接続されている。この埋め込み層２７は、デバイスの遮断状態においては、これに対する電界線を曲げ、従って絶縁層１７やチャンネル領域層１５から離れさせ、従って該絶縁層１７は保護され、該チャンネル領域層は低ドーピング濃度を有していて、該遮断状態にあっても該埋全体的に空乏化されてることなく、逆チャンネルのオンステート抵抗も小さくなるであろう。
図１３に関する実施例においては、前記埋め込み層２７はトレンチの底部および壁部に配置され、かつイオン注入によって得られた、高ドーピング処理されたｐ型領域２８と接続されている。該埋め込み領域２７は、好ましくは、図１による構造における埋め込み領域６と同様に、注入と再生長の組み合わせによって得られる。
図１４に関する実施例は図１３に関する実施例とは、埋め込み領域２７がトレンチ２６に対して全体に亘って延在していて、該埋め込み領域に対する接点を作るために、トレンチの底部へ注入する必要がないという点において異なっている。従って、ここでは埋め込み領域の下限の比較的深い配置は、層を形成するための注入と再生長、また再度の注入と再生長によって得られ、該層の外側にチャンネル領域層と電源領域層が形成される。
本発明はもちろん上述してきた好的実施例に限定されるものではなく、当業者にとっては、添付した特許請求の範囲において画定した本発明の基礎的な考えから逸脱することなしに、それを修正することが可能であることが明らかになるはずである。
図１におけるトランジスタの基礎層は高度にドーピング処理される必要はなく、適度に、例えば、１０18−１０19ｃｍ-3のドーピング濃度に処理されてもよい。
２極デバイス、例えばＩＧＢＴを得るために、ｐ型の基板層を作ることも当然可能である。この場合には、基板層とドリフト層との間に、高ドーピング処理されたｎ型のバッファー層を有していることが好ましい。
請求項の中で述べている層の数は最小限の数であり、デバイス中でさらに多くの層を配置したり、あるいは層の各領域を選択的にドーピング処理することによって、あらゆる層を幾つかの層に分割することも本発明の範囲の中に入る。
本開示の中における“基板層”という用語は、説明してきた層のドレン部に最も近接した層と言う意味であり、この分野での厳密な言葉の意味における基板層、即ちそこから生長が開始される層である必要はない。実際の基板層はどんな層であってもよく、大部分の場合、それは最も厚い層のことを言い、ドリフト層であってもよい。
“ＳｉＣのデバイス”あるいは“ＳｉＣのトランジスタ”という用語も、デバイスあるいはトランジスタのある部分、例えば接点や絶縁層が他の材料でできている場合も包含する。
請求項の中で定義している“トランジスタ”は実際的には半導体デバイス全体を参照しており、本発明の場合においては、低電圧トランジスタ部分と高電圧格子（ＪＦＥＴ）を包含している。
本発明は、以下の１）〜１６）に記載の発明を含む。
１）３個の端子を有するＳｉＣ半導体デバイスであって、該デバイスの遮断状態において該端子の内の２個の間で高電圧を維持することができ、該３個目の端子は、該デバイスがトランジスタ作用を有し、かつ絶縁ゲートタイプのものとなるように、制御用電極として用いられる、ＳｉＣ半導体デバイスにおいて、該デバイスが、各々が単数あるいは複数のＳｉＣ半導体層を有し、かつ前記２個の端子の間で直列的に接続された２つの部分からなり、第１の部分がデバイスの遮断状態において低電圧にのみ耐えることのできる副半導体デバイス（１）であり、第２の部分がデバイスの遮断状態において高電圧に耐えることができ、かつその遮断状態においてデバイスに印加される電圧の大部分を受け持って前記副半導体デバイスを保護するようになった電圧制限部（２）であることを特徴とする半導体デバイス。
２）前記デバイスの前記電圧制限部（２）が、前記副半導体デバイスより下方のある距離をおいたところにおいて、対抗的な第２の導電型の層（４）の中へ埋め込まれた、第１の導電型の少なくとも１つの領域（６）からなっている、１）記載の半導体デバイス。
３）さらに、横方向に隔置された１つ以上の前記埋め込み領域（６）を具備し、該デバイスの遮断状態において前記第１導電型の連続層を形成し、従って前記副半導体デバイスからある距離をおいたところにおいて、該デバイスの遮断状態においてデバイスにかかる電圧降下の大部分を受け持つｐｎ接合部を形成するようになった格子（５）を形成している２）記載の半導体デバイス。
４）前記第１導電型がｐ型である、２）あるいは３）記載の半導体デバイス。
５）前記副半導体デバイス（１）が、ゲート（１８）とチャンネル領域層（１５）との間の絶縁層（１７）を有したゲート制御されたデバイスである、１）から４）のいずれか１項に記載の半導体デバイス。
６）前記副半導体デバイス（１）がＭＩＳＦＥＴあるいはＩＧＢＴであり、前記制限部（２）がＪＦＥＴ状の構造を有している、１）から５）のいずれか１項に記載の半導体デバイス。
７）絶縁ゲートを有し、かつa) MISFETおよびb) IGBTの内の１つであるSiCトランジスタにおいて、該トランジスタが順番にドレン部（２０）と、（ａ）の場合にはｎ型で、ｂ）の場合にはｐ型であり、ｂ）の場合にはその頂部にc) 高ドーピング処理されたｎ型バッファー層とd) そのような層なしのいずれかである高ドーピング処理された基板層（３）と、低ドーピング処理されたｎ型ドリフト層（４，７）とを層状に有し、さらに該トランジスタが、該ドリフト層の頂部に配置された高ドーピング処理されたｎ型の電源領域層（１１）と、電源領域層の頂部上に配置された電源（１６）と、該電源領域層をドリフト層から分離するｐ型のチャンネル領域層（１５）と、該チャンネル領域層の次に配置されて、少なくとも該電源領域層からドリフト層（１１）へ延在する絶縁層（１７）と、該絶縁層上に配置されて、電圧をかけた時に電源からドレン部へ電子移動するために、該絶縁層との境界面においてチャンネル領域層の中で延在する逆導電チャンネル（２１）を形成するようになったゲート電極（１８）とを有する活性領域を具備し、該トランジスタがさらに、前記ｐ型のチャンネル領域層（１５）の下方である距離をおいたところのドリフト層（４，７）の中へ埋め込まれた、少なくとも１つのｐ型の付属領域（６）を包含していて、トランジスタの遮断状態において該チャンネル領域層によって受け持つべき電界を減少させるようになっていることを特徴とするＳｉＣのトランジスタ。
８）さらに、横方向の隔置され格子（５）を形成した１つ以上の前記埋め込み領域（６）を具備し、これにより該トランジスタの遮断状態において連続的なｐ型層を形成し、さらに該ｐ型チャンネル領域層から下方へある距離をおいたところにおいて、該トランジスタの遮断状態においてトランジスタにかかる電圧降下の大部分を受け持つｐｎ接合部を形成されるようになっている７）に記載のＳｉＣのトランジスタ。
９）さらに、互いに他に対して横方向に隔置されて、固定的なピッチ（Ｐ）をおいて配置された１つ以上の前記活性領域を具備し、前記埋め込み格子（５）の前記付属領域（６）の間のピッチと間隔（Ｓ）とが、トランジスタの望みのオンステート抵抗と破壊電圧をそれぞれ得るために選択されている、８）に記載のＳｉＣのトランジスタ。
１０）前記絶縁層（１７）が前記チャンネル領域層（１５）の頂部上に配置され、前記ゲート電極（１８）が該絶縁層の頂部上に配置され、電源領域層（１１）とドリフト層（４，７）との間で横方向の逆導電チャンネル（２１）を形成している、７）から９）のいずれか１項に記載のＳｉＣのトランジスタ。
１１）さらに、前記付属的な埋め込み領域（６）の上方、および電源領域層（１１）の下方に配置されたｐ型の基礎層（１２）を具備し、該基礎層が電源領域層をドリフト層（４，７）から分離するために配置されている、１０）に記載のＳｉＣのトランジスタ。
１２）前記埋め込み領域（６）が高ドーピング処理されている、７）から１１）のいずれか１項に記載のＳｉＣのトランジスタ。
１３）前記チャンネル領域層（１５）が低ドーピング処理されている、７）から１２）のいずれか１項に記載のＳｉＣのトランジスタ。
１４）前記チャンネル領域層（１５）のドーピング濃度が１０16ないし５×１０17ｃｍ-3である、１３）に記載のＳｉＣのトランジスタ。
１５）前記チャンネル領域層（１５）が前記チャンネルの方向から見て薄く、結果として短い逆チャンネル（２１）が形成されている、７）から１４）のいずれか１項に記載のＳｉＣのトランジスタ。
１６）該チャンネル（２１）の長さが２μｍ以下である、１５）に記載のＳｉＣのトランジスタ。
１ ＭＩＳＦＥＴ構造
２ 電圧制限部
３ ｎ型基板
４ ｎ型ドリフト層
５ 格子
６ Ｐ型領域
７ ｎ型ドリフト層
８ シリコン層
９ 金属の層
１０ 開口部
１１ ソース領域層
１２ 深い基層
１３ 表面層
１６ ソース（電源）
１７ 絶縁層
１８ ゲート電極
１９ ドリフト層

Claims (5)

  1. 絶縁ゲート型のＳｉＣトランジスタであって、
    第一の側面と、前記第一の側面に対向する第二の側面とを有するｎ型のドリフト層（４、７）と、
    前記ｎ型のドリフト層の前記第一の側面上のドレイン接点（３）と、
    前記ｎ型のドリフト層の前記第二の側面に接触するｐ型のチャンネル領域層（１５）と、
    ソース接点（１６）と、
    前記ｐ型のチャンネル領域層を貫通して前記ｎ型のドリフト層中まで延在する第１のトレンチと、
    前記第１のトレンチの側壁に接触する絶縁層（１７）であって、垂直なチャンネルが前記絶縁層と前記チャンネル領域層との間の境界面における前記チャンネル領域層の中に形成されている絶縁層と、
    前記絶縁層に接するゲート電極（１８）と、
    前記第１のトレンチに近接する前記チャンネル領域層を貫通して延在する第２のトレンチ（２６）であって、前記第２のトレンチは、前記ｎ型のドリフト層の内部に底部を有し、前記第１のトレンチから隔離されている、前記第２のトレンチと、
    前記第２のトレンチの下方の前記ドリフト層（４、７）中にあり、前記第１のトレンチの前記側壁から横方向に間隔をあけて配置されたｐ型の埋め込み領域（２７）とを備え、
    前記ｐ型の埋め込み領域（２７）は、前記チャンネル領域層（１５）の下で前記第２のトレンチから離れ、前記第１のトレンチに向かって横方向に延在する
    ことを特徴とするＳｉＣトランジスタ。
  2. 前記チャンネル領域層（１５）に接触するｎ型のソース領域層（１１）をさらに備え、前記ソース接点（１６）が前記ソース領域層（１１）に接触し、前記第１のトレンチが前記ソース領域層（１１）を貫通して延在することを特徴とする請求項１に記載のＳｉＣトランジスタ。
  3. 前記ｐ型の埋め込み領域（２７）が、前記ＳｉＣトランジスタの遮断状態において前記チャンネル領域層（１５）が受け持つべき電界を減少させるｐ型の層を形成するようになっていることを特徴とする請求項２に記載のＳｉＣトランジスタ。
  4. 前記ｐ型の埋め込み領域（２７）が前記ドリフト層と比較して高ドーピング処理されていることを特徴とする請求項１乃至請求項３のいずれか一項に記載のＳｉＣトランジスタ。
  5. 前記チャンネル領域層（１５）が前記ｐ型の埋め込み領域（２７）と比較して低ドーピング処理されていることを特徴とする請求項１乃至請求項４のいずれか一項に記載のＳｉＣトランジスタ。
JP2012120452A 1997-11-13 2012-05-28 半導体デバイスおよびＳｉＣトランジスタ Expired - Lifetime JP5829975B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9704149-5 1997-11-13
SE9704149A SE9704149D0 (sv) 1997-11-13 1997-11-13 A semiconductor device of SiC and a transistor of SiC having an insulated gate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000521555A Division JP2001523895A (ja) 1997-11-13 1998-11-13 半導体デバイスおよびＳｉＣトランジスタ

Publications (2)

Publication Number Publication Date
JP2012191229A JP2012191229A (ja) 2012-10-04
JP5829975B2 true JP5829975B2 (ja) 2015-12-09

Family

ID=20408960

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000521555A Pending JP2001523895A (ja) 1997-11-13 1998-11-13 半導体デバイスおよびＳｉＣトランジスタ
JP2012120452A Expired - Lifetime JP5829975B2 (ja) 1997-11-13 2012-05-28 半導体デバイスおよびＳｉＣトランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000521555A Pending JP2001523895A (ja) 1997-11-13 1998-11-13 半導体デバイスおよびＳｉＣトランジスタ

Country Status (5)

Country Link
US (1) US6091108A (ja)
EP (2) EP2144277A3 (ja)
JP (2) JP2001523895A (ja)
SE (1) SE9704149D0 (ja)
WO (1) WO1999026296A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545585B2 (en) 2020-08-21 2023-01-03 Monolithic Power Systems, Inc. Single sided channel mesa power junction field effect transistor

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19832327A1 (de) * 1997-07-31 1999-02-04 Siemens Ag Halbleiterstruktur auf Basis von Silizium-Carbid-Material mit mehreren elektrisch unterschiedlichen Teilgebieten
DE19823944A1 (de) * 1998-05-28 1999-12-02 Siemens Ag Leistungsdioden-Struktur
DE19830332C2 (de) * 1998-07-07 2003-04-17 Infineon Technologies Ag Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
EP1131852B1 (de) * 1998-11-18 2008-02-13 Infineon Tehnologies AG Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE19961297A1 (de) 1999-12-18 2001-06-21 Bosch Gmbh Robert Schaltungsanordnung zur Verpolsicherung eines DMOS-Transistors
FR2803094B1 (fr) * 1999-12-22 2003-07-25 St Microelectronics Sa Fabrication de composants unipolaires
DE10026925C2 (de) * 2000-05-30 2002-04-18 Infineon Technologies Ag Feldeffektgesteuertes, vertikales Halbleiterbauelement
FR2816113A1 (fr) * 2000-10-31 2002-05-03 St Microelectronics Sa Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky
JP3506676B2 (ja) * 2001-01-25 2004-03-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
US6855998B2 (en) 2002-03-26 2005-02-15 Kabushiki Kaisha Toshiba Semiconductor device
DE10214176B4 (de) * 2002-03-28 2010-09-02 Infineon Technologies Ag Halbleiterbauelement mit einer vergrabenen Stoppzone und Verfahren zur Herstellung einer Stoppzone in einem Halbleiterbauelement
DE10243758A1 (de) * 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
JP4204895B2 (ja) * 2003-05-12 2009-01-07 三菱電機株式会社 半導体装置
EP1790013A1 (en) * 2004-08-31 2007-05-30 Freescale Semiconductor, Inc. Power semiconductor device
FR2876497B1 (fr) * 2004-10-13 2007-03-23 Commissariat Energie Atomique Revetement a base de mgo pour l'isolation electrique de substrats semi-conducteurs et procede de fabrication
JP4604241B2 (ja) * 2004-11-18 2011-01-05 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7687841B2 (en) * 2005-08-02 2010-03-30 Micron Technology, Inc. Scalable high performance carbon nanotube field effect transistor
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP2008177335A (ja) * 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
JP5303839B2 (ja) * 2007-01-29 2013-10-02 富士電機株式会社 絶縁ゲート炭化珪素半導体装置とその製造方法
JP2009064970A (ja) * 2007-09-06 2009-03-26 Toshiba Corp 半導体装置
US8421148B2 (en) * 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
EP2058854B1 (en) 2007-11-07 2014-12-03 Acreo Swedish ICT AB A semiconductor device
US7582922B2 (en) * 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
US8084813B2 (en) * 2007-12-03 2011-12-27 Cree, Inc. Short gate high power MOSFET and method of manufacture
JP2009194164A (ja) * 2008-02-14 2009-08-27 Sumitomo Electric Ind Ltd 絶縁ゲート型電界効果トランジスタおよびその製造方法
JP5271022B2 (ja) * 2008-10-01 2013-08-21 株式会社豊田中央研究所 半導体装置
US8476733B2 (en) * 2009-11-17 2013-07-02 Panasonic Corporation Semiconductor element and manufacturing method therefor
TWI399859B (zh) * 2009-11-30 2013-06-21 Vanguard Int Semiconduct Corp 半導體結構及其製造方法
CN102097469B (zh) * 2009-12-10 2013-01-16 世界先进积体电路股份有限公司 半导体结构及其制造方法
US8154078B2 (en) * 2010-02-17 2012-04-10 Vanguard International Semiconductor Corporation Semiconductor structure and fabrication method thereof
US8525254B2 (en) * 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
JP2012069797A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 絶縁ゲート型トランジスタ
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) * 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
JP5997426B2 (ja) 2011-08-19 2016-09-28 株式会社日立製作所 半導体装置および半導体装置の製造方法
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
JP2013165197A (ja) * 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6111673B2 (ja) * 2012-07-25 2017-04-12 住友電気工業株式会社 炭化珪素半導体装置
DE102013018789A1 (de) * 2012-11-29 2014-06-05 Infineon Technologies Ag Steuern lichterzeugter Ladungsträger
KR20140085141A (ko) * 2012-12-27 2014-07-07 현대자동차주식회사 반도체 소자 및 그 제조 방법
KR101360070B1 (ko) 2012-12-27 2014-02-12 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP5983415B2 (ja) * 2013-01-15 2016-08-31 住友電気工業株式会社 炭化珪素半導体装置
JP5958352B2 (ja) * 2013-01-15 2016-07-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6064614B2 (ja) * 2013-01-21 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2014175518A (ja) 2013-03-11 2014-09-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9159799B2 (en) * 2013-04-19 2015-10-13 Avogy, Inc. Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer
JP2014241368A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 炭化珪素半導体装置
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6171678B2 (ja) * 2013-07-26 2017-08-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9768259B2 (en) 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
CN103400860B (zh) * 2013-08-21 2017-04-19 东南大学 一种高击穿电压的n型纵向碳化硅金属氧化物半导体管
JP6178181B2 (ja) * 2013-09-12 2017-08-09 株式会社東芝 半導体装置及びその製造方法
JP2015060859A (ja) * 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP2889915A1 (en) * 2013-12-30 2015-07-01 ABB Technology AG Power semiconductor device
EP2889914A1 (en) * 2013-12-30 2015-07-01 ABB Technology AG Bipolar semiconductor device
DE102014200613A1 (de) 2014-01-15 2015-07-16 Robert Bosch Gmbh SiC-Trench-Transistor und Verfahren zu dessen Herstellung
WO2015111177A1 (ja) * 2014-01-24 2015-07-30 株式会社日立製作所 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP6229541B2 (ja) * 2014-02-27 2017-11-15 住友電気工業株式会社 ワイドバンドギャップ半導体装置およびその製造方法
CN105390536A (zh) * 2015-09-30 2016-03-09 深圳市可易亚半导体科技有限公司 绝缘栅双极型晶体管及其制备方法
JP7092129B2 (ja) * 2017-07-04 2022-06-28 住友電気工業株式会社 炭化珪素半導体装置
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
SE541290C2 (en) 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
DE102018112109A1 (de) * 2018-05-18 2019-11-21 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
SE542607C2 (en) 2018-06-29 2020-06-16 Ascatron Ab MOSFET in SiC with self-aligned lateral MOS channel
EP4009375B1 (en) * 2020-12-03 2024-03-06 Hitachi Energy Ltd Power semiconductor device and a method for producing a power semiconductor device

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH436492A (de) * 1965-10-21 1967-05-31 Bbc Brown Boveri & Cie Steuerbare Halbleitervorrichtung mit mehreren Schichten
US4003072A (en) * 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US4060821A (en) * 1976-06-21 1977-11-29 General Electric Co. Field controlled thyristor with buried grid
US4132996A (en) * 1976-11-08 1979-01-02 General Electric Company Electric field-controlled semiconductor device
US4151540A (en) * 1977-12-08 1979-04-24 Fairchild Camera And Instrument Corporation High beta, high frequency transistor structure
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
JPS55153365A (en) * 1979-05-17 1980-11-29 Toshiba Corp Manufacturing method of semiconductor device
JPS5788771A (en) * 1980-11-21 1982-06-02 Semiconductor Res Found Electrostatic induction thyristor
JPS6113667A (ja) * 1984-06-28 1986-01-21 Toshiba Corp 絶縁ゲ−ト形電界効果トランジスタ
US4821095A (en) * 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
US5218226A (en) * 1989-11-01 1993-06-08 U.S. Philips Corp. Semiconductor device having high breakdown voltage
JPH03261179A (ja) * 1990-03-09 1991-11-21 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
EP0492032B1 (en) * 1990-12-21 1996-11-27 STMicroelectronics S.r.l. Electrostatic discharge protection device for an integrated circuit pad and related integrated structure
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
JP3471823B2 (ja) * 1992-01-16 2003-12-02 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JPH06196723A (ja) * 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3081739B2 (ja) * 1992-10-20 2000-08-28 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JP3259485B2 (ja) * 1993-12-03 2002-02-25 富士電機株式会社 炭化けい素たて型ｍｏｓｆｅｔ
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JP3415340B2 (ja) * 1995-09-06 2003-06-09 株式会社デンソー 炭化珪素半導体装置
JP3392665B2 (ja) * 1995-11-06 2003-03-31 株式会社東芝 半導体装置
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US5742076A (en) * 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545585B2 (en) 2020-08-21 2023-01-03 Monolithic Power Systems, Inc. Single sided channel mesa power junction field effect transistor
US11869982B2 (en) 2020-08-21 2024-01-09 Monolithic Power Systems, Inc. Single sided channel mesa power junction field effect transistor

Also Published As

Publication number Publication date
EP2144277A3 (en) 2010-03-17
JP2001523895A (ja) 2001-11-27
WO1999026296A2 (en) 1999-05-27
JP2012191229A (ja) 2012-10-04
WO1999026296A3 (en) 1999-07-29
SE9704149D0 (sv) 1997-11-13
US6091108A (en) 2000-07-18
EP1029363A2 (en) 2000-08-23
EP2144277A2 (en) 2010-01-13

Similar Documents

Publication Publication Date Title
JP5829975B2 (ja) 半導体デバイスおよびＳｉＣトランジスタ
JP6049784B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4903439B2 (ja) 電界効果トランジスタ
US4914058A (en) Grooved DMOS process with varying gate dielectric thickness
JP4899405B2 (ja) 炭化珪素半導体装置およびその製造方法
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
US4767722A (en) Method for making planar vertical channel DMOS structures
US7282739B2 (en) Silicon carbide semiconductor device
CN106796955B (zh) 半导体装置
JP5790573B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2015072999A (ja) 炭化珪素半導体装置
JP4435847B2 (ja) 半導体装置およびその製造方法
JP2007027266A (ja) 半導体素子及びその製造方法
JP4063353B2 (ja) トレンチゲート型ｍｏｓ電界効果トランジスタの製造方法
JP4678902B2 (ja) 炭化けい素ｕｍｏｓ半導体素子およびその製造方法
JP4755439B2 (ja) 半導体装置およびその製造方法
JP4049095B2 (ja) 半導体装置及びその製造方法
JP3496509B2 (ja) 炭化珪素半導体装置の製造方法
KR19990029884A (ko) 반도체 장치
JP4237086B2 (ja) 電圧制御型半導体装置
US5923051A (en) Field controlled semiconductor device of SiC and a method for production thereof
JP3785794B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2003249652A (ja) 炭化珪素半導体装置及びその製造方法
WO1997049124A1 (en) A method for producing a channel region layer in a voltage controlled semiconductor device
KR102276510B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131206

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131211

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151023

R150 Certificate of patent or registration of utility model

Ref document number: 5829975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term