DE19832327A1 - Halbleiterstruktur auf Basis von Silizium-Carbid-Material mit mehreren elektrisch unterschiedlichen Teilgebieten - Google Patents

Halbleiterstruktur auf Basis von Silizium-Carbid-Material mit mehreren elektrisch unterschiedlichen Teilgebieten

Info

Publication number
DE19832327A1
DE19832327A1 DE19832327A DE19832327A DE19832327A1 DE 19832327 A1 DE19832327 A1 DE 19832327A1 DE 19832327 A DE19832327 A DE 19832327A DE 19832327 A DE19832327 A DE 19832327A DE 19832327 A1 DE19832327 A1 DE 19832327A1
Authority
DE
Germany
Prior art keywords
semiconductor region
edge
semiconductor
contour
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19832327A
Other languages
English (en)
Inventor
Dethard Dr Peters
Reinhold Dr Schoerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiCED Electronics Development GmbH and Co KG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19832327A priority Critical patent/DE19832327A1/de
Publication of DE19832327A1 publication Critical patent/DE19832327A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleiterstruktur auf Basis von Silizium-Carbid-Material, die mehrere Gebiete mit unterschiedlichen elektrischen Eigenschaften aufweist, wobei zumindest ein erstes Halbleitergebiet, ein zweites Halblei­ tergebiet, dessen Oberfläche die Oberfläche des ersten Halb­ leitergebietes als eine erste Teilfläche enthält, sowie ein weiteres Halbleitergebiet vorgesehen sind, dessen Oberfläche die Oberfläche des zweiten Halbleitergebietes als eine zweite Teilfläche umfaßt.
Bei Leistungshalbleiterbauelementen, z. B. Leistungs-MOSFETs (Metal-Oxide-Semiconductor-Field-Effect-Transistors), werden an die Homogenität besonders hohe Anforderungen gestellt, weil häufig viele als Zellen bezeichnete Teile dieser Elemen­ te parallel geschaltet werden und jede Zelle den gleichen An­ teil zum Gesamtstrom beitragen soll.
Bei einem aus der Silizium-Technik an sich bekannten Aufbau einer vertikalen MOSFET-Zelle mit einem sogenannten lateralen Kanalgebiet wird eine sogenannte Kanallänge definiert durch den lateralen Überlapp eines Basisgebiets über ein Source-Ge­ biet des MOSFETs mit entgegengesetztem Leitungstyp. Zur Er­ zielung eines niedrigeren Kanalwiderstands trachtet man da­ nach, die Kanallänge der MOSFET-Zelle zu minimieren. Für eine Massenfertigung von Bauelementen mit wenigstens annähernd identischen Eigenschaften ist es ferner erforderlich, daß die Kanallänge über den gesamten Wafer aus dem Halbleitermaterial zumindest weitgehend homogen ist und von Wafer zu Wafer re­ produzierbar eingestellt werden kann.
In dem Artikel "Self aligned 6H-Sic MOSFETs with improved current drive" von J. N. Pan, J. A. Cooper, M. R. Melloch in "Electronics letters", 6. Juli 1995, Vol. 31, Nr. 14, Seiten 1200 und 1201 ist die Struktur eines lateralen MOSFETs in Si­ lizium-Carbid-Technologie des Kristall-Typs 6H (6H-SiC) sowie ein Verfahren zu dessen Herstellung beschrieben, das auf einem aus der Siliziumtechnik bekannten Verfahren basiert.
Demgemäß stellen benachbarte Fenster in einer Maskenebene in­ nerhalb einer epitaktisch aufgewachsenen, p-dotierten 6H-SiC-Schicht paarweise Source- und Drain-Gebiete des lateralen MOSFETs dar, die jeweils mittels Implantation von Stickstoff­ ionen n-dotiert werden. Da für SiC aber im Vergleich zu Sili­ zium (750°C-800°C) deutlich höhere Temperaturen (1200°C-1500°C) zum Ausheilen der bei der Implantation erzeugten Gitterschäden und zum Aktivieren der implantierten Dotierstoffe erforderlich sind, ist die Verwendung des MOS-Sys­ tems als Maskierung problematisch. Um das MOS-System nicht zu schädigen, kann nur bei Temperaturen bis maximal 1200°C getempert werden. Somit ist eine von Akzeptorionen nicht mög­ lich. Die Kanallänge wird über den Abstand der Fenster in der Maske eingestellt, und das Gate-Oxid und die Gate-Elektrode liegen selbstjustiert über dem Inversionskanal. Das Verfahren ist nicht anwendbar auf solche Bauelementtypen, bei denen ein Kanalgebiet implantiert wird, weil dazu entweder für Source und Drain oder für das Kanalgebiet eine p-Dotierung notwendig ist. Die maximal mögliche Ausheiltemperatur von 1200°C reicht aber für eine Ausheilung und Aktivierung der Akzepto­ rionen nicht aus.
In dem Artikel "4H-Silicon Carbide Power Switching Devices" von J. W. Palmour et. al. in " Technical digest of Internatio­ nal conference on SiC and related materials", Kyoto, 1995, Seiten 319-320 ist eine nicht planare UMOS-Struktur in Sili­ zium-Carbid des Kristalltyps 4H beschrieben. Die Source-Ge­ biete werden durch Implantation von Donator-Ionen in eine epitaktisch gewachsene p-dotierte SiC-Schicht erzeugt. Durch reaktives Ionenätzen (Reactive Ion Etching, RIE) wird, je­ weils auf die Mitte der Source-Gebiete justiert, ein U-för­ miger Graben in der Oberfläche der Halbleiterstruktur ge­ öffnet. Die Gräben reichen jeweils hinunter bis in die unter der p-dotierten SiC-Schicht angeordnete n-dotierte SiC-Schicht und nehmen nacheinander Gate-Oxid und Gate-Elektrode auf. Die Kanallänge wird durch die in vertikaler Richtung zwischen Source-Gebiet und n-dotierter SiC-Schicht verblei­ bende Dicke der p-dotierten SiC-Schicht definiert. Auch bei diesem Verfahren ist nur ein einziger Implantationsschritt vorgesehen. Die Kanallänge wird über die Eindringtiefe der Stickstoff-Ionen und die Dicke der p-dotierten SiC-Schicht kontrolliert.
Bei den als DI2-MOSFETs bekannten SiC-Halbleiterstrukturen (vgl. z. B. "IEEE Electron Device Letters", Vol. 18, No. 3, März 1997, Seiten 93 bis 95), die mehrere sich gegenseitig umschließende Oberflächengebiete aufweisen, sind die die la­ teralen Kanallängen definierenden Abstände zwischen den Rän­ dern der sich gegenseitig umschließenden Oberflächengebiete verhältnismäßig ungleichmäßig bei Betrachtung über den ges am­ ten Umfang eines jeweiligen Teilgebiets. D.h., die Abstände zwischen benachbarten Rändern schwanken in einer Größenord­ nung von deutlich über 50 nm. Es zeigt sich dann aber, daß z. B. bei einer Parallelschaltung vieler Teilgebiete einer entsprechenden Struktur diese lokal unterschiedlich stark elektrisch und somit thermisch ungleichmäßig belastet werden. Die Vorteile einer hohen Belastbarkeit bei Anwendung von SiC-Ma­ terial werden folglich aufgrund der Forderung nach Vermei­ dung einer Überlastung einzelner Teilgebiete entsprechend vermindert.
Aufgabe der vorliegenden Erfindung ist es deshalb, eine SiC-Halbleiterstruktur anzugeben, die eine hohe Belastbarkeit insbesondere bei einer Parallelschaltung vieler Teilgebiete gewährleistet.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Kontur des Randes der ersten Teilfläche vorgegeben ist und daß die Kontur des Randes der zweiten Teilfläche durch die Kontur des Randes der ersten Teilfläche dahingehend bestimmt ist, daß fiktiv um jeden Punkt des Randes der ersten Teilflä­ che ein Kreis mit demselben Radius geschlagen wird und allen Kreisen eine gemeinsame äußere Umhüllende zugeordnet wird, welche die Kontur eines fiktiven exakten Randes der zweiten Teilfläche festlegt, von welchem exakten Rand der tatsächli­ che Rand der zweiten Teilfläche höchstens um ±10 nm beab­ standet ist.
Dabei wird von der Tatsache ausgegangen, daß die lateralen Abstände der Ränder sich gegenseitig umschließender Teilbe­ reiche die elektrischen Eigenschaften der Halbleiterstruktur bestimmen. Nur sehr eng tolerierte laterale Abstände erlauben vorteilhaft eine allseitig gleichmäßige, hohe elektrische und/oder thermische Belastung der zwischen den Rändern ver­ laufenden, sogenannten lateralen Kanäle, wobei die entspre­ chenden Toleranzen der Kanallängen nur höchstens ±10 mm be­ tragen dürfen. Die Realisierung derartiger Teilbereiche wird vorteilhaft dadurch erreicht, daß man die Randkontur des in­ nersten Teilbereiches als bestimmende festlegt und mit an sich bekannten Verfahren dann zumindest die Randkontur des diesen innersten Bereich einschließenden größeren Teilbe­ reichs erzeugt. Für weiter außen liegende Ränder ist dann die Kontur des jeweils umschlossenen Randes als die erfindungsge­ mäße "innerste" Kontur anzusehen.
Vorteilhafte Ausgestaltungen der erfindungsgemäßen Halblei­ terstruktur gehen aus den abhängigen Ansprüchen hervor. Als besonders vorteilhaft sind die nachfolgend angesprochenen Ausführungsformen anzusehen.
Die erfindungsgemäße Halbleiterstruktur kann vorzugsweise ein weiteres Halbleitergebiet aufweisen, das mindestens zwei zweite Halbleitergebiete enthält, welche jeweils ein erstes Halbleitergebiet umfassen. Die zweiten Halbleitergebiete mit den von ihnen jeweils umschlossenen ersten Halbleitergebieten stellen dann Einheitszellen mit beispielsweise identischer Struktur dar, die vorteilhaft parallelgeschaltet werden kön­ nen.
Das weitere Halbleitergebiet kann insbesondere ein drittes Halbleitergebiet darstellen, das seinerseits ein Teilgebiet eines vierten Halbleitergebietes ist und dessen Rand den Rand des zweiten Halbleitergebietes beabstandet umschließt. Dabei können vorzugsweise dieselben Gesichtspunkte der Beabstandung eingehalten werden, wie sie erfindungsgemäß zwischen dem Rand des ersten Teilgebietes und dem des zweiten Teilgebietes vor­ gesehen sein sollen.
Die erfindungsgemäße Halbleiterstruktur kann insbesondere als eine MISFET-Struktur, vorzugsweise als eine MOSFET-Struktur, oder als eine JFET-Struktur oder als eine MESFET-Struktur oder als eine IGBT-Struktur ausgebildet sein. Solche Struktu­ ren zeichnen sich durch eine hohe Strombelastbarkeit, insbe­ sondere bei Schaltvorgängen aus.
Zur weiteren Erläuterung der Erfindung wird nachfolgend auf die Zeichnung Bezug genommen. Dabei zeigen jeweils schema­ tisch in nicht-maßstäblicher Darstellung deren
Fig. 1 eine Draufsicht auf einen Ausschnitt einer Oberfläche einer erfindungsgemäßen Halbleiterstruktur mit einer einzigen Einheitszelle,
Fig. 2 in entsprechender Draufsicht einen Ausschnitt aus dieser Einheitszelle,
Fig. 3 eine entsprechende Aufsicht auf einen Ausschnitt einer Halbleiterstruktur mit zwei Einheitszellen,
Fig. 4 einen Schnitt durch eine als vertikaler MOSFET ausge­ bildete Halbleiterstruktur und
Fig. 5 eine besondere Ausgestaltung einer MOSFET-Struktur nach Fig. 4.
In den Figuren sind sich entsprechende Teile mit denselben Bezugszeichen versehen.
Bei der erfindungsgemäßen Halbleiterstruktur wird von an sich bekannten Ausführungsformen in SiC-Technik ausgegangen (vgl. z. B. die US 5,378,642), die sich nach an sich bekannten Ver­ fahren herstellen läßt. Besonders vorteilhaft ist ein Verfah­ ren gemäß der DE-Patentanmeldung . . . vom Anmeldungstag dieser Anmeldung mit dem Titel "Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Repro­ duzierbarkeit".
Einen Ausschnitt aus einer entsprechend hergestellten SiC-Halb­ leiterstruktur nach der Erfindung zeigt Fig. 1 in Drauf­ sicht. Bei dieser allgemein mit 2 bezeichneten Struktur soll ein erstes Halbleitergebiet G1 von seiner Gestalt her zumin­ dest für ein zweites Halbleitergebiet G2 bestimmend sein. Die Halbleitergebiete unterscheiden sich dabei hinsichtlich ihrer elektrischen Eigenschaften. Das erste Halbleitergebiet G1 ist von seiner Lage her als ein innerstes Gebiet der Struktur an­ zusehen, das innerhalb des zweiten Halbleitergebietes liegt und mit diesem eine gemeinsame Oberfläche 3 in einer gemein­ samen Ebene E bildet. Sein Rand R1 hat eine vorbestimmte Kon­ tur und schließt eine erste Teilfläche F1 der Oberfläche ein. Die Form dieser Teilfläche ist an sich beliebig. Vorzugsweise kann die Teilfläche zumindest annähernd sechs eckig, dreiec­ kig, rechteckig oder kreisförmig sein. Der Rand R2 des zwei­ ten Halbleitergebietes begrenzt eine zweite Teilfläche F2.
In Fig. 2 ist in einem Ausschnitt veranschaulicht, wie die Kontur dieses Randes R2 der zweiten Teilfläche F2 durch die Kontur des Randes R1 der ersten Teilfläche F1 festgelegt sein soll. Dabei wird von der mathematischen Vorstellung ausgegan­ gen, daß um jeden Punkt des Randes R1 der ersten Teilfläche F1 als Zentrum ein Kreis Kj mit konstantem Radius r geschla­ gen wird. In der Fig. 2 sind der besseren Übersicht wegen nur einige wenige Punkte angedeutet und mit Pj bezeichnet. Alle Kreise haben eine gemeinsame äußere Umhüllende U, die durch eine gestrichelte Linie angedeutet ist. Diese mathema­ tische Konstruktion der äußeren Umhüllenden U entspricht da­ bei vorteilhaft zumindest weitgehend der konkreten Ausbildung einer sich von dem inneren Rand R1 nach außen hin bewegenden Ätzfront. Die Kontur der Umhüllung U stellt die Kontur eines fiktiven exakten Randes dar, der in Fig. 1 mit Re bezeichnet ist. Dabei soll die Abweichung Δa der Kontur des Randes R2 der zweiten Teilfläche F2 von dieser Kontur des exakten Ran­ des Re nicht mehr als ±10 nm betragen. Auf diese Weise ist vorteilhaft zu gewährleisten, daß der Abstand a des Randes R1 der ersten Teilfläche von dem Rand R2 der zweiten Teilfläche F2, bis auf die Abweichung ±Δa konstant in dem gesamten zwi­ schen den Rändern R1 und R2 sich erstreckenden Gebiet ist. Dieser Abstand a bestimmt wesentlich die elektrischen Eigen­ schaften der Halbleiterstruktur. Er stellt im Falle von FET-Bau­ elementen eine Kanallänge dar. Für die nachfolgenden Aus­ führungen sei ein entsprechendes Bauelement unter Zugrundele­ gung von Kanallängen a angenommen, obwohl die entsprechenden erfindungsgemäßen Maßnahmen auch für andere Bauelementtypen anwendbar sind. Die effektive (tatsächliche) Kanallänge a liegt im allgemeinen in der Größenordnung zwischen 50 und 5000 nm, vorzugsweise im Falle von MOSFETs zwischen 1000 und 2000 nm. Die Stromverteilung eines in diesem Gebiet fließen­ den Stromes ist entsprechend der Konstanz der Kanallänge a homogen; die Folge davon ist, daß die elektrischen Verluste lokal entsprechend gleichmäßig verteilt sind. Damit ergibt sich vorteilhaft eine entsprechend gleichmäßige thermische Belastung der erfindungsgemäßen Halbleiterstruktur.
In Fig. 1 ist ferner ein weiteres Halbleitergebiet G3 ange­ geben, das beispielsweise durch die Fläche eines SiC-Wafers gebildet ist. Die Fläche dieses Halbleitergebietes G3 enthält dabei die Fläche F2 des zweiten Halbleitergebietes G2. Die einzelnen Halbleitergebiete G1 bis G3 mit ihren in der ge­ meinsamen Ebene E liegenden Oberflächen unterscheiden sich in bekannter Weise durch ihre elektrischen Eigenschaften (z. B. aufgrund unterschiedlicher Dotierungen).
Selbstverständlich kann das Halbleitergebiet G3 seinerseits ein Teilgebiet eines größeren, es umschließenden Halbleiter­ gebietes (G4) sein. In diesem Falle legt die Kontur des Ran­ des R2 die Kontur des Randes dieses dritten Halbleitergebie­ tes G3 fest. Dabei sind vorzugsweise dieselben Bedingungen bezüglich der Beabstandungen der Ränder einzuhalten, wie sie erfindungsgemäß für die Beabstandung des Randes R2 bezüglich des inneren Randes R1 eingehalten werden sollen. Geht man da­ von aus, daß eine (tatsächliche) Kanallänge von Rand zu Rand der Teilflächen zweier sich gegenseitig umschließender Halb­ leitergebiete im Rahmen einer Genauigkeit von 10 nm gleichmä­ ßig eingestellt ist, so weicht dann bei n sich umschließenden Teilgebieten die tatsächliche Kanallänge zwischen dem (n-1)-ten und n-ten Teilgebiet nicht mehr als [(n-1).10] nm von der effektiven Kanallänge a zwischen den Rändern R1 und R2 ab.
In Fig. 1 wurde davon ausgegangen, daß die erfindungsgemäße Halbleiterstruktur 2 lediglich eine einzige, durch die sich umschließenden Teilgebiete G1 und G2 gebildete Einheitszelle aufweist. Im allgemeinen sind jedoch für eine erfindungsgemä­ ße Halbleiterstruktur mehrere derartiger Einheitszellen vor­ gesehen, die insbesondere parallelgeschaltet werden können. Fig. 3 zeigt in Fig. 1 entsprechender Darstellung eine Halbleiterstruktur 12 mit zwei derartigen Einheitszellen EZ1 und EZ2. Die beiden Einheitszellen sind jeweils entsprechend der in Fig. 1 gezeigten Einheitszelle aufgebaut, wobei in der Figur die der Einheitszelle EZ2 zugeordneten Teile je­ weils zusätzlich mit einem Strich besonders gekennzeichnet sind. Da bei einer Parallelschaltung der Einheitszellen mög­ lichst gleiche elektrische und damit thermische Belastungen erwünscht sind, sollten die Einheitszellen EZ1 und EZ2 einen zumindest weitgehend identischen Aufbau besitzen. Deshalb werden vorteilhaft die innersten Teilgebiete G1 und G1' der beiden Einheitszellen zumindest weitgehend identisch ausge­ bildet. Die Ränder R2 und R2' der beiden Einheitszellen sind dann innerhalb der vorbestimmten Toleranz gleich weit beab­ standet bezüglich der von ihnen umgebenen Ränder R1 bzw. R1' der Innersten Teilgebiete G1 bzw. G1'. Davon abweichend ist bei der Darstellung der Fig. 3 der Fall angenommen, daß die innersten Teilgebiete G1 und G1' unterschiedliche Größe bzw. Fläche haben. Werden dann ausgehend von diesen Teilgebieten die entsprechenden Ränder R2 und R2' im selben Ätzprozeß er­ zeugt, so ergeben sich Kanallängen a bzw. a', die zumindest in etwa gleich groß sind.
Selbstverständlich kann auch bei dieser Ausführungsform einer Halbleiterstruktur 12 jede Einzelzelle mehrere, sich um­ schließende Teilgebiete aufweisen.
Fig. 4 zeigt einen Schnitt durch eine Halbleiterstruktur 22, die einen Ausschnitt in Form einer Zelle aus einem vertikalen MOSFET mit lateralem Kanalgebiet darstellt. Im allgemeinen weist ein MOSFET mehrere derartiger Zellen auf. Die Kontak­ tierung eines ein Source-Gebiet bildenden ersten Halbleiter­ gebiets G1, z. B. einer sogenannten n⁺-Source-Wanne, und eines ein Basisgebiet bildenden zweiten Halbleitergebiets G2, z. B. einer sogenannten p-Wanne, wird über eine V-förmige Source-Me­ tallisierung 23 realisiert, die durch das erste Halbleiter­ gebiet G1 hindurch in das zweite Halbleitergebiet G2 geführt ist und über einen Source-Kontakt 23a angeschlossen wird. Das aktive Gebiet des gezeigten Bauelementes befindet sich im oberflächennahen Bereich des zweiten Halbleitergebiets G2. Der laterale Überstand des zweiten Halbleitergebiets G2 nach jeder Seite über das erste Halbleitergebiet G1 hinaus ent­ spricht dabei einer Kanallänge a des MOSFETs.
In Fig. 4 sind ferner bezeichnet ein das zweite Halbleiter­ gebiet G2 mit dem zentralen Halbleitergebiet G1 aufnehmendes drittes (weiteres) Halbleitergebiet mit G3, das z. B. durch eine sogenannte n⁻-Epi-Schicht ausgebildet ist, ein das drit­ te Halbleitergebiet tragendes, z. B. n⁺-dotiertes Substrat mit 24, eine an das Substrat 24 angefügte Drain-Schicht mit 25 mit Drain-Kontakt 25a sowie eine in einer Isolation 26 be­ findliche, die Halbleitergebiete G1 und G2 feldmäßig erfas­ sende Gate-Elektrode mit 27.
Fig. 5 zeigt in Fig. 4 entsprechender Darstellung als eine erfindungsgemäße Halbleiterstruktur 32 eine weitere Ausfüh­ rungsform einer MOSFET-Struktur mit einer zusätzlichen p⁺-Wan­ ne zur Erhöhung der Sperrfähigkeit. Diese Wanne stellt ein zentrales, inneres Halbleitergebiet G1 dar, das von Gebieten G2 (n⁺-Source-Wanne) und G3 (p⁻-Wanne), welche im wesentli­ chen den Gebieten G1 und G2 in Fig. 4 entsprechen, hinsicht­ lich ihrer in einer gemeinsamen Ebene E liegenden Oberflächen umgeben ist. Hier ist der laterale Abstand zwischen den Rän­ dern der Gebiete G1 und G2 mit a1 bezeichnet. Dieser Source-Ga­ te-Überlapp stellt dabei beispielsweise eine Widerstands­ strecke dar, die aufgrund der erfindungsgemäßen geringen To­ leranzen vorteilhaft besonders klein ausgeführt werden kann. Demgegenüber stellt der mit a2 bezeichnete Abstand zwischen den Rändern der Gebiete G2 und G3 eine Kanallänge dar. Die Abstände a1 und a2 haben folglich unterschiedliche Größe. Das diese Gebiete G1 bis G3 aufnehmende Halbleitergebiet in Form einer n⁻-Epi-Schicht, welche sich wiederum auf einem n⁺-Sub­ strat 24 befindet, ist mit G4 bezeichnet.
In entsprechender Weise kann auch eine Halbleiterstruktur von einem JFET-Typ oder von einem MESFET-Typ oder von einem IGBT-Typ ausgebildet sein.
Über die anhand der Figuren angedeuteten Ausbildungsmöglich­ keiten von erfindungsgemäßen Halbleiterstrukturen hinaus sind selbstverständlich auch andere Ausführungsformen von Bauele­ menten in SiC-Technik möglich, die zumindest ein inneres, zentrales Halbleitergebiet aufweisen, das sich innerhalb ei­ nes zweiten Halbleitergebietes befindet, und von denen eine hohe Belastbarkeit gefordert wird.

Claims (7)

1. Halbleiterstruktur auf Basis von Silizium-Carbid-Material, die mehrere Gebiete mit unterschiedlichen elektrischen Eigen­ schaften aufweist, wobei zumindest vorgesehen sind
  • - ein erstes Halbleitergebiet (G1),
  • - ein zweites Halbleitergebiet (G2), dessen Oberfläche die Oberfläche des ersten Halbleitergebietes (G1) als eine er­ ste Teilfläche (F1) enthält, sowie
  • - ein weiteres Halbleitergebiet (G3), dessen Oberfläche die Oberfläche des zweiten Halbleitergebietes (G2) als eine zweite Teilfläche (F2) umfaßt,
    dadurch gekennzeichnet, daß
    • a) die Kontur des Randes (R1) der ersten Teilfläche (F1) vor­ gegeben ist und
    • b) daß die Kontur des Randes (R2) der zweiten Teilfläche (F2) durch die Kontur des Randes (R1) der ersten Teilfläche (F1) dahingehend bestimmt ist, daß fiktiv um jeden Punkt (P)) des Randes (R1) der ersten Teilfläche (F1) ein Kreis (Kj) mit demselben Radius (r) geschlagen wird und allen Kreisen eine gemeinsame äußere Umhüllende (U) zugeordnet wird, welche die Kontur eines fiktiven exakten Randes (Re) der zweiten Teilfläche (F2) festlegt, von welchem exakten Rand (Re) der tatsächliche Rand (R2) der zweiten Teilflä­ che (F2) höchstens um ±10 nm beabstandet ist.
2. Struktur nach Anspruch 1, dadurch gekenn­ zeichnet, daß das weitere Halbleitergebiet ein drittes Halbleitergebiet (G3) darstellt, welches ein Teilge­ biet eines vierten Halbleitergebietes (G4) ist und dessen Rand den Rand des zweiten Halbleitergebietes (G2) beabstandet umschließt.
3. Struktur nach Anspruch 2, dadurch gekenn­ zeichnet, daß das dritte Halbleitergebiet (G3) im wesentlichen als durch eine zentrisch gestreckte Abbildung des zweiten Halbleitergebietes (G2) entstanden anzusehen ist unter Einschluß der vorbestimmten Abweichung.
4. Struktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das weitere Halbleiterge­ biet (G3 oder G4) mindestens zwei zweite Halbleitergebiete (G2) mit jeweils eingeschlossenem ersten Halbleitergebiet (G1) enthält.
5. Struktur nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Oberflächen des er­ sten Halbleitergebietes (G1), des zweiten Halbleitergebietes (G2) und des weiteren Halbleitergebietes (G3) in einer ge­ meinsamen Ebene (E) liegen.
6. Struktur nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der laterale Abstand (Länge a, a', a1, a2) des Randes (R2) der zweiten Teilfläche (F2) vom Rand (R1) der ersten Teilfläche (F1) zwischen 50 nm und 300 nm liegt.
7. Struktur nach einem der Ansprüche 1 bis 6, gekenn­ zeichnet, durch eine Ausbildung als MISFET-Struktur, insbesondere MOSFET-Struktur, als JFET-Struktur, als MESFET-Struk­ tur oder als IGBT-Struktur.
DE19832327A 1997-07-31 1998-07-17 Halbleiterstruktur auf Basis von Silizium-Carbid-Material mit mehreren elektrisch unterschiedlichen Teilgebieten Ceased DE19832327A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19832327A DE19832327A1 (de) 1997-07-31 1998-07-17 Halbleiterstruktur auf Basis von Silizium-Carbid-Material mit mehreren elektrisch unterschiedlichen Teilgebieten

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19733076 1997-07-31
DE19832327A DE19832327A1 (de) 1997-07-31 1998-07-17 Halbleiterstruktur auf Basis von Silizium-Carbid-Material mit mehreren elektrisch unterschiedlichen Teilgebieten

Publications (1)

Publication Number Publication Date
DE19832327A1 true DE19832327A1 (de) 1999-02-04

Family

ID=7837543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19832327A Ceased DE19832327A1 (de) 1997-07-31 1998-07-17 Halbleiterstruktur auf Basis von Silizium-Carbid-Material mit mehreren elektrisch unterschiedlichen Teilgebieten

Country Status (6)

Country Link
US (1) US6225680B1 (de)
EP (1) EP1008185A1 (de)
JP (1) JP2001512294A (de)
CN (1) CN1265227A (de)
DE (1) DE19832327A1 (de)
WO (1) WO1999007018A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517807B1 (en) 2006-07-26 2009-04-14 General Electric Company Methods for fabricating semiconductor structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639762A (en) * 1984-04-30 1987-01-27 Rca Corporation MOSFET with reduced bipolar effects
JPS6489465A (en) * 1987-09-30 1989-04-03 Toshiba Corp Double-diffusion type mos field effect transistor
US5378642A (en) * 1993-04-19 1995-01-03 General Electric Company Method of making a silicon carbide junction field effect transistor device for high temperature applications
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate

Also Published As

Publication number Publication date
US6225680B1 (en) 2001-05-01
CN1265227A (zh) 2000-08-30
WO1999007018A1 (de) 1999-02-11
JP2001512294A (ja) 2001-08-21
EP1008185A1 (de) 2000-06-14

Similar Documents

Publication Publication Date Title
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102018215257B4 (de) Halbleitervorrichtung
DE69511726T2 (de) Halbleiteranordnung mit isoliertem gate
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE19900169A1 (de) Vertikaler Siliciumcarbid-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE2913068A1 (de) Heterostruktur-halbleiterkoerper und verwendung hierfuer
DE112017002113B4 (de) Halbleitereinheit
DE112017003660B4 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
WO2015106863A1 (de) Sic-trench-transistor und verfahren zu dessen herstellung
DE112016004331T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004054286A1 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE19859502C2 (de) Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE4430732C2 (de) Vertikaler Feldeffekt-Transistor hoher Leistung und Verfahren zu dessen Herstellung
DE19832327A1 (de) Halbleiterstruktur auf Basis von Silizium-Carbid-Material mit mehreren elektrisch unterschiedlichen Teilgebieten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: SICED ELECTRONICS DEVELOPMENT GMBH & CO. KG, 91052

8131 Rejection