DE69511726T2 - Halbleiteranordnung mit isoliertem gate - Google Patents

Halbleiteranordnung mit isoliertem gate

Info

Publication number
DE69511726T2
DE69511726T2 DE69511726T DE69511726T DE69511726T2 DE 69511726 T2 DE69511726 T2 DE 69511726T2 DE 69511726 T DE69511726 T DE 69511726T DE 69511726 T DE69511726 T DE 69511726T DE 69511726 T2 DE69511726 T2 DE 69511726T2
Authority
DE
Germany
Prior art keywords
sic
interface
arrangement according
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69511726T
Other languages
English (en)
Other versions
DE69511726D1 (de
Inventor
Christopher Harris
Erik Janzen
Andrei Konstantinov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Research Ltd Switzerland
Original Assignee
ABB Research Ltd Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Research Ltd Switzerland filed Critical ABB Research Ltd Switzerland
Publication of DE69511726D1 publication Critical patent/DE69511726D1/de
Application granted granted Critical
Publication of DE69511726T2 publication Critical patent/DE69511726T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

    TECHNISCHES GEBIET DER ERFINDUNG UND STAND DER TECHNIK
  • Die vorliegende Erfindung betrifft eine Halbleiteranordnung, die eine Halbleiterschicht aus SiC und auf dieser eine Isolierschicht zum Isolieren der SiC-Schicht in bezug auf eine Metallplatte umfaßt, die ein Gate bildet und mit einer Spannung verbindbar ist, um einen leitenden Oberflächenkanal an der SiC-Schicht-Isolierschicht-Grenzfläche zu schaffen.
  • Alle Arten von gate-gesteuerten Halbleiteranordnungen, die ein isoliertes Gate aufweisen, umfassen beispielsweise IGBT, MOSFET, vertikale MISFET und MIS-gate-gesteuerte Thyristoren.
  • Derartige Anordnungen werden insbesondere bei Anwendungen verwendet, bei denen es möglich ist, aus den überlegenen Eigenschaften des SiC im Vergleich mit insbesondere Si Vorteil zu ziehen, nämlich die Fähigkeit des SiC, unter Extrembedingungen gut zu arbeiten. SiC weist eine hohe Wärmestabilität aufgrund eines großen Bandabstandes zwischen dem Valenzband und dem Leitungsband auf, so daß es bei viel höheren Temperaturen als Si eine stabile Funktion aufweist, nämlich bis zu 1000 K. Außerdem weist es eine hohe Wärmeleitfähigkeit auf, so daß SiC-Anordnungen mit einer hohen Dichte eingerichtet werden können. SiC weist auch ein mehr als 5fach höheres Durchschlagfeld als Si auf, so daß es als Material bei Hochleistungsanordnungen gut geeignet ist, die unter Bedingungen arbeiten, bei denen Hochspannungen in der Sperrichtung der Anordnung auftreten können.
  • Es gibt über 250 Polytypien von SiC, und die wichtigsten sind 3C, 4H, 6H und 15R, da ohne irgendwelche Schwierigkeiten gute Sorten von diesen hergestellt werden können. Für die Herstellung von derartigen SiC-Kristallen kann vorzugsweise die CVD-Technik verwendet werden.
  • SiO&sub2; ist bis jetzt vorwiegend als Material für die Isolierschicht von Halbleiteranordnungen von der in der Einleitung definierten Art verwendet worden. Jedoch ist die Leitfähigkeit des an der Grenzfläche in derartigen Anordnungen geschaffenen Kanals nicht so hoch wie gewünscht, so daß die Durchlaßstromfähigkeit derartiger Anordnungen begrenzt ist. Dies ist der Fall auf Grund der vergleichsweise hohen Fangstellendichte an der Grenzfläche zwischen den SiC- und SiO&sub2; Schichten. Dementsprechend werden die Ladungsträger (Elektronen oder positive Löcher) an der Grenzfläche infolge dieser Fangstellen gestreut. Eine Zunahme der Gate-Spannung wird die Ladungsträgerdichte in dem leitenden Kanal erhöhen, jedoch wird diesem Vorteil durch die resultierende begrenzte Ladungsträgerbeweglichkeit entgegengewirkt. Außerdem wird ein Erhöhen der Gate-Spannung über eine bestimmte Grenze hinaus neben einem übermäßigen Streuen der Ladungsträger an der Grenzfläche ein Tunneln der Träger in das Dielektrikum hinein bewirken, was den Strom in dem Kanal verringert. SiO&sub2; hat darüber hinaus ein Durchschlagfeld, das nicht an die Bedingungen angepaßt ist, unter denen SiC selbst gut arbeiten kann.
  • Die DE 43 23 814 beschreibt einen MISFET, der hohen Temperaturen standhalten muß. Es ist erwähnt, daß aus diesem Grund Silizium nicht als dotierte Halbleiterschicht verwendet werden kann, und daß deshalb auch nicht SiO&sub2; durch Wärmeoxidation von Silizium als Isolierschicht angewandt werden kann. Deshalb wird versucht, eine andere Isolierschicht zu finden, die in der Lage ist, hohen Temperaturen standzuhalten und das auf die dotierte Halbleiterschicht aufgebracht werden kann, die ebenfalls aus eine Material bestehen muß, das hohen Temperaturen standhält. Die Lösung dieses Problems ist der Vorschlag einer Verwendung einer Isolierschicht aus Diamant. Außerdem ist eine Anzahl an Materialien aufgelistet, die als dotierte Halbleiterschichten denkbar sind, zwischen denen und die Gate-Elektrode die Diamantschicht angeordnet werden soll. Siliziumkarbid ist in diesem Zusammenhang als eines von diesen erwähnt.
  • Die US-A-5 184 199 beschreibt einen MISFET auf einem SiC-Substrat mit einer SiC-Aktivschicht. Das SiC-Substrat und die SiC-Aktivschicht sind durch eine gitterangepaßte AlN-Schicht isoliert. Der Gate-Isolator besteht aus SiO&sub2;.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist das Ziel der vorliegenden Erfindung, ein Gegenmittel für die oben erwähnten Mängel zu finden, indem eine Halbleiteranordnung geschaffen wird, die eine verbesserte Oberflächenkanalleitfähigkeit im Durchlaßzustand in bezug auf bereits bekannte Anordnungen von dieser Art aufweist.
  • Dieses Ziel wird erfindungsgemäß erreicht, indem eine Vorrichtung gemäß dem beigefügten Anspruch 1 geschaffen wird.
  • Durch die Verwendung eines kristallinen Materials mit diesen Eigenschaften zur Ausbildung der Grenzfläche zwischen der Isolierschicht und der SiC-Schicht bei dieser Art von Halbleiteranordnungen kann der Oberfläche der SiC-Schicht eine sehr gute Ordnung verliehen werden, so daß sie einen annähernd "bahn-ähnlichen"-Charakter bekommt. Dementsprechend ist die Unordnung und dadurch die Fangstellendichte an der Grenzfläche in bezug auf die Verwendung amorphen SiO&sub2; als Isolierschicht dramatisch verringert, was wiederum zu einer beträchtlich höheren Kanalleitfähigkeit beinahe ohne Grenzflächenstreuung bei einer gegebenen Gate-Spannung führt, da die Ladungsträger nur an Störungen in einem kristallinen Material gestreut werden, wohingegen das amorphe SiO&sub2; wegen dessen ungeordneter Natur zu einer sehr starken Streuung führt, und eine höhere Gate-Spannung als im Falle des SiO&sub2; angewandt und dementsprechend vor der Sättigung des Durchlaßstromes in dem Kanal eine höhere Ladungsträgerdichte erhalten werden kann. Tatsächlich kann eine Zunahme der Beweglichkeit in dem Kanal im Vergleich mit einem Bahnmaterial erwartet werden, da keine Donatoren oder Akzeptoren in dem Kanal vorgesehen sein müssen, um freie Ladungsträger zuzuführen. Die Gitteranpassung des Materials an SiC bedeutet, daß kristallographisch äquivalente Kristallebenen des Materials und SiC im wesentlichen die gleiche Teilung aufweisen. Aufgrund des im wesentlichen gleichen Wärmeausdehnungskoeffizienten wie SiC weist dieses Material das gleiche Temperaturverhalten wie SiC auf und kann deshalb eine gute Funktion bei unterschiedlichen Temperaturen sicherstellen sowie bei der gleichen hohen Temperatur wie der SiC-Kristall hergestellt werden, ohne irgendwelche Unordnungen zu bewirken, wenn es abgekühlt wird. Es wird für den Betrieb der Anordnung ausreichen, daß der Teil der Isolierschicht, der sich am nächsten bei der Grenzfläche befindet, aus diesem Material hergestellt ist, jedoch wird es geeignet und in der Praxis wahrscheinlich meistens der Fall sein, daß die gesamte Isolierschicht aus dem Material hergestellt wird. Außerdem ist ein Kristall typischerweise stabiler als ein amorphes Material, so daß die Temperaturstabilität und Zuverlässigkeit der Anordnung verbessert sind.
  • AlN ist als Material für die Isolierschicht gut geeignet, da es eine sehr gute Gitteranpassung an SiC mit einer Fehlanpassung von nur 0,7% aufweist. Es weist auch beinahe den gleichen Wärmeausdehnungskoeffizienten wie SiC auf und ist bei hohen Temperaturen stabil. AlN weist einen 2H-Aufbau auf und wird sehr gut zu allen Arten von SiC-Polytypien passen, und zwar sowohl zu kubischen, wie 3C-, als auch hexagonalen, wie 4H- und 6H-Aufbauten. Anhand eines nicht begrenzenden Beispiels kann erwähnt werden, daß beispielsweise für die Polytypien 6H, 4H, 15R und 3C von SiC bestimmte gewählte Kristallflächen exakt die gleiche Stapelordnung von Atomen wie in dem 2H-Aufbau von AlN aufweisen. Für die Polytypien 6H, 4H und 15R entsprechen die Orientierungen einer perfekten Gitteranpassung den Kristallebenen [0001] oder [0001] in dem Bravaisschen Indizierungssystem. Für die kubische Polytypie 3C sind die kristallographischen Ebenen, die [0001] und [0001] des 2H-Aufbaus des AlN äquivalent sind, entsprechend [111] und [111], wobei [111] und [111] die Notationen von Kristallebenen in dem Millerschen Indizierungssystem sind, das für Kristalle mit einer kubischen Symmetrie verwendet wird. Außerdem ist AlN bereits mit einer hohen Qualität auf SiC aufgewachsen worden, wie es von R. F. Davis, Proc. IEEE 79, 702 (1991) beschrieben worden ist. AlN weist ein hohes Durchschlagfeld auf, das es gestattet, daß hohe Spannungen angelegt werden können. Außerdem weist AlN einen Bandabstand von ungefähr 6,2 eV auf, was beträchtlich größer als bei allen Polytypien von SiC ist, die Bandabstände zwischen 2, 3 und 3, 3 eV aufweisen. AlN weist Energiebandversatze von dieser Art sowohl für das Leitungsband als auch das Valenzband für alle SiC-Polytypien auf, so daß der Kanal an der Grenzflä che ausgezeichnete Leitfähigkeiten in Anordnungen, die Elektronen anwenden, sowie in jenen mit Löchern als Majoritätsladungsträger in dem Kanal besitzen muß. Aufgrund des großen Bandversatzes zwischen SiC und AlN, gekoppelt mit der Durchschlagfestigkeit, d. h. dem hohen Durchschlagfeld, von diesen Materialien, können sehr hohe elektrische Felder an die Gate-Isolation angelegt werden, und dadurch können hohe Oberflächenkanalträgerdichten erzielt werden.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung ist an dem Material neben dem SiC der Halbleiterschicht ein höheres Energieniveau des Leitungsbandes an der Grenzfläche eingerichtet als das Energieniveau des Leitungsbandes des SiC-Halbleiters an der Grenzfläche. Dieser Bandversatz stellt eine Barriere für das Eindringen von Elektronen aus dem SiC in das Isoliermaterial bereit und macht es möglich, die Gate-Spannung auf ein hohes Niveau zu vergrößern, das ausreicht, eine freie Trägerladung an der Grenzfläche einzuleiten und gleichzeitig zu verhindern, daß Kanalelektronen entweder durch thermische Aktivierung oder durch Tunneln zur Isolierschicht übertragen werden, so daß hohe Kanalladungsträgerdichten erreicht werden können. Diese Ausführungsform ist dementsprechend gut für Elektronen als Ladungsträger geeignet.
  • Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung ist an dem Material neben dem SiC der Halbleiterschicht ein niedrigeres Energieniveau des Valenzbandes an der Grenzfläche eingerichtet als das Energieniveau des Valenzbandes des SiC-Halbleiters an der Grenzfläche, und die Auswahl eines derartigen Materials führt zu den Vorteilen, die den oben erwähnten Bandversatz betreffen, wenn positive Löcher als Träger verwendet werden, das heißt, wenn die SiC-Halbleiterschicht N-dotiert ist und eine negative Spannung an das Gate der Halbleiteranordnung angelegt wird.
  • Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung ist das Material AlxB(1-x)N. Indem dem AlN B hinzugefügt wird, kann die Gitteranpassung der Isolierschicht an SiC verbessert werden. Eine theoretisch perfekte Gitteranpassung wird erzielt, wenn x ungefähr 0,96 beträgt, d. h., der B-Gehalt ungefähr 4% beträgt. Ein B-Gehalt in AlN wird auch den Bandabstand und dessen Durchschlagspannung erhöhen. Außerdem ist AlBN gegenüber Oxidation beständiger als AlN.
  • Weitere Vorteile und bevorzugte Eigenschaften der Erfindung werden aus der folgenden Beschreibung und den anderen abhängigen Ansprüchen deutlich werden.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Nachstehend folgt eine besondere Beschreibung von als Beispielen angeführten, bevorzugten Ausführungsformen der Erfindung anhand der beigefügten Zeichnungen.
  • In den Zeichnungen ist:
  • Fig. 1 eine schematische Ansicht eines ebenen MISFET (Metall- Isolator-Halbleiter-Feldeffekt-Transistors) gemäß einer ersten bevorzugten Ausführungsform der Erfindung,
  • Fig. 2 eine vergrößerte Ansicht der Gate-Struktur einer Halbleiteranordnung gemäß der Erfindung, die AlN als Material der Isolierschicht aufweist, die die Ausdehnung der Valenz- und Leitungsbänder in der Isolierschicht und in SiC nahe der Grenzfläche zwischen diesen zeigt, wenn keine Spannung an das Gate angelegt ist,
  • Fig. 3 entspricht Fig. 2, zeigt jedoch die Ausdehnung der Valenz- und Leitungsbänder, wenn eine Vorspannung an das Gate der Anordnung angelegt ist, um einen Elektronenkanal an der SiC-AlN-Grenzfläche zu bilden, und
  • Fig. 4 ist eine schematische Ansicht eines vertikalen MISFET als eine Halbleiteranordnung gemäß einer zweiten bevorzugten Ausführungsform der Erfindung.
    • DETAILLIERTE BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • Fig. 1 veranschaulicht einen ebenen MISFET, auf den die Erfindung angewandt wird. Der IGBT weist ein SiC-Substrat oder einen Basisbereich 1 vom P-leitenden Typ auf. Hier wird 6H-SiC verwendet. Das Substrat umfaßt auch einen Source-Bereich 2 vom N&spplus;-leitenden Typ und einen Drain- Bereich 3 vom N&spplus;-leitenden Typ. Die Drain- und Source-Bereiche können durch Ionenimplantation von Stickstoff bei Raumtemperatur mit einem anschließenden Ausheilen von Schäden bei 1400ºC gebildet werden. Der Source-Bereich und der Drain-Bereich sind durch einen Teil des Substrats getrennt, auf den eine Isolierschicht 4 aus monokristallinem AlN aufgebracht ist. Eine Metallplatte 5, die das Gate der Anordnung bildet, ist auf der entgegengesetzten Seite der Isolierschicht angeordnet und über einen Leiter 6 mit einer Spannung verbindbar. Der Source-Bereich 2 und der Drain-Bereich 3 sind auch mit Metallkontakten 7 bzw. 8 versehen. Für eine normale Einsteckschaltung einer FET-Anordnung mit einer Kanalform vom Auswahl-Typ ist die Source auf Masse geschlossen und an die Drain ist eine positive Vorspannung angelegt. Es ist bevorzugt, einen Masseanschluß für das Substrat durch eine Kontaktmetallelektrode 19 zu schaffen, um zu verhindern, daß deren Potential schwimmt. Eine positive an das Gate angelegte Vorspannung führt einen Kanal an der Halbleiter- Isolator-Grenzfläche herbei und schaltet den Stromfluß zwischen der Source und der Drain ein. Wenn keine Gate-Spannung angelegt ist, ist der Stromfluß durch die Potential-Barrieren der beiden p-n-Übergänge zwischen Substrat und Source und Substrat und Drain gesperrt. Es ist gut möglich, das Substrat N-leitend zu dotieren und die Source- und Drain- Bereiche P&spplus;-leitend zu dotieren, anstelle eine Möglichkeit vorzusehen, eine negative Vorspannung an das Gate anzulegen. Dementsprechend gibt es einen ersten Halbleiterbereich 1 von einem Leitfähigkeitstyp, auf den ein Isolierbereich 4 aufgebracht ist, und einen zweiten 2 und einen dritten 3 Halbleiterbereich, die einen entgegengesetzten Leitfähigkeitstyp zu demjenigen des daneben liegenden ersten Halbleiterbereiches aufweisen und dazwischen den ersten Halbleiterbereich tragen. Wenn zwischen die Metallkontakte 7 und 8 des Source- und Drain-Bereiches eine Spannung angelegt wird, wird einer der beiden PN-Übergänge sperren und verhindern, daß ein Strom von der Source zur Drain fließt, wenn jedoch gleichzeitig eine positive Spannung an das Gate 5 angelegt wird, wird ein Strom von der Source zur Drain in einem zweidimensionalen Oberflächenkanal fließen, der in dem Substrat 1 an der Grenzfläche zwischen dem Substrat und der Isolierschicht 4 gebildet ist. Dies ist der Fall, weil die positive Spannung des Gates Elektronen an die Grenzfläche ziehen wird, so daß ein herbeigeführter Kanal an der Grenzfläche gebildet wird, der eine Ladungsträgerdichte aufweist, die mit der Gate-Spannung zunimmt. Wenn an dem Gate keine Vorspannung anliegt, wird nur ein niedriger Leckagestrom zwischen den Source- und Drain Elektroden fließen.
  • Der Abstand zwischen dem Valenzband und dem Leitungsband bei 6H-SiC beträgt 2,9 eV, wohingegen der entsprechende Abstand bei AlN 6,2 eV beträgt. Fig. 2 veranschaulicht die Ausdehnungen der Valenz- und Leitungsbänder in der Isolierschicht 4 aus AlN und in dem Substrat 1 nahe bei der Grenzfläche zwischen dem Substrat und der Isolierschicht. Aufgrund der Tatsache, daß das Fermi-Energieniveau in der Isolierschicht und dem Substrat gleich sein muß, wird es in dem Leitungsband an der Grenzfläche eine Stufe nach unten geben. Die entgegengesetzte Tatsache gilt für das Valenzband. Fig. 3 zeigt wie die Valenz- und Leitungsbänder gekrümmt sein werden, wenn eine Vorspannung an das Gate angelegt wird. Das Anlegen einer positivem Gate-Spannung wird zu einem Inversionskanal 9 an der Grenzfläche mit einer sehr hohen Ladungsträgerdichte (Elektronendichte) führen. Somit wird aufgrund des Bandversatzes zwischen SiC und AlN eine Energiebarriere ΔEc an der Grenzfläche gebildet, so daß eine sehr hohe Gate-Spannung ohne irgendeine wesentliche thermische Aktivierung oder Tunneln von Elektronen in die Isolierschicht hinein angelegt werden kann. Aufgrund der hohen Dielektrizitätskonstante von AlN (doppelt so hoch wie die von SiO&sub2;) können sehr hohe Gate-Spannungen angelegt werden, bevor eine nachteilige Begrenzung der Ladungsträgerbeweglichkeit, Beschädigungen der Anordnung oder elektrische Durchschläge auftreten. Die Wärmestabilität, die kristalline Natur und die gute Git teranpassung von AlN an SiC tragen ebenfalls hierzu bei, indem eine viel geringere Grenzflächen-Fangstellendichte geschaffen wird, als wenn SiO&sub2; als das Material für die Isolierschicht verwendet worden wäre. Im Fall des Substrats oder der Basis vom N-leitenden Typ und der Source- und Drain- Bereiche vom P&spplus;-leitenden Typ wird der Bandversatz zwischen den Valenzbändern von AlN und SiC dazu verwendet, einen entsprechenden Invasionskanal zum Leiten positiver Löcher an der Grenzfläche zu schaffen.
  • Eine Ausführungsform der Erfindung ist ein ebener MISFET mit einem halbisolierenden Substrat. Der Aufbau der bevorzugten Anordnung ist gleich wie der, der in Fig. 1 gezeigt und oben in bezug auf diese beschrieben ist, mit der Ausnahme, daß das Substrat 1 nun aus einem halbisolierenden Siliziumkarbid hergestellt ist. Ein derartiges Material kann erhalten werden, indem ein Material mit einer sehr niedrigen Fremdstoffkonzentration aufgewachsen wird, oder durch Überkompensation der Grunddotierungsstoffe mit Tiefenfremdstoffen oder Fehlstellenzentren mit einer Energieniveautiefe, die größer als 0,6 eV ist. Es ist bekannt, daß eine Anzahl von Tiefenzentren in Siliziumkarbid durch Fremdstoffdotierung und Bestrahlung mit Hoch-Energie-Teilchen erzeugt werden kann. Die Grundladungsträgerkonzentration in einer halbisolierenden Schicht ist ausreichend niedrig, um einen niedrigen Stromfluß in dem Substrat mit Ausnahme des Grenzflächenbereiches von SiC und AlN zu schaffen. Es ist anzumerken, daß die Majoritätsladungsträger der Anordnung entweder Elektronen oder Löcher sein können, abhängig von der Dotierung des restlichen Materials oder von der Position des Energieabstandes von SiC von den Energieniveaus der Tiefenzentren, die für die Überkompensation verwendet werden. Der Typ von restlichen Majoritätsladungsträgern ist jedoch für den Betrieb der Anordnung von geringer Bedeutung, weil die La dungsträger nur eine sehr niedrige Leitfähigkeit bereitstellen. Das Wirkprinzip der Anordnung ist im wesentlichen gleich wie das, der oben beschriebenen Anordnung, und der Hauptunterschied in seiner Beschreibung geht vom Unterschied in der Terminologie aus. Die Grenzflächen der Bereiche 1 und 2 und 1 und 3 sind keine Übergänge, sondern sie sind Grenzflächen vom i-n-Typ. Die Anordnung weist aus viel niedrigeren parasitären Kapazitäten heraus eine viel höhere Arbeitsgeschwindigkeit als die oben beschriebene Anordnung auf.
  • Fig. 4 veranschaulicht einen vertikalen MISFET, auf den die Erfindung angewandt wird. Dieser ist auch aus SiC als Halbleitermaterial mit einer schwach dotierten Basis 10 vom N-leitenden Typ hergestellt. Es gibt auch einen Bereich 11 vom P-leitenden Typ, der einen Source-Bereich 12 umgibt, der schwach N-dotiert ist, und die Drift-Schicht. Der Source-Bereich ist über eine ohmsche Metallplatte 13 mit einer Spannung verbindbar. Es gibt auch einen Kontaktbereich 14 vom N-leitenden Typ und eine ohmsche Drain-Metallplatte 15. Eine Isolierschicht 16 aus AlN ist auf der Fläche, die zu der Drain-Metallplatte entgegengesetzt liegt, über dem Bereich 11 vom P-leitenden Typ aufgebracht. Die Anordnung kann eine Anzahl von benachbarten Zellen aufweisen, die identisch mit der in Fig. 4 gezeigten sind, und das besondere Beispiel einer in Fig. 4 gezeigten Zelle ist symmetrisch. Eine weitere Metallplatte oder ein Gate 17 ist auf der entgegengesetzten Seite der Isolierschicht 16 angeordnet und an eine Spannung anschließbar, um eine positive Gate-Spannung anzulegen und somit einen Inversionskanal an der Grenzfläche 18 zwischen der Isolierschicht 16 und dem Bereich 11 auf die oben beschriebene Art und Weise zu schaffen, so daß ein Strom von der Source-Metallplatte 13 zur Drain-Metallplatte 15 fließen kann, wenn an diese eine entsprechende Spannung angelegt ist.
  • Aufgrund der niedrigen Dotierung der Basis 10 kann diese Anordnung einer hohen Spannung standhalten, wenn es keine Vorspannung an dem Gate gibt.
  • Eine weitere Ausführungsform ist ein vertikaler IGBT, der Bipolar-Transistor mit isoliertem Gate, auf den die Erfindung angewandt wird. Die Anordnung ist durch die gleiche Fig. 4 veranschaulicht, jedoch ist die Schicht 14 eine stark dotierte Schicht vom P-leitenden Typ. Der Austausch verändert die vertikale MISFET-Anordnung zu einem Bipolar-Transistor. Fachleuten ist bekannt, daß der IGBT eine bipolare Anordnung ist, d. h. eine Anordnung, bei der der Stromfluß durch Injektion von sich nicht im Gleichgewicht befindlichen Minoritätsladungsträgern, bei dem besonderen, bei der vorliegenden Ausführungsform betrachteten Typ von IGBT Löcher, bestimmt ist. Der Anoden-Bereich 14 der Anordnung funktioniert als Emitter, und der P-leitend dotierte Bereich 11 funktioniert als der Kollektor eines herkömmlichen Bipolar-Transistors. Gleich wie bei einem Bipolar-Transistor rekombinieren die von dem Emitter 14 injizierten Löcher mit Elektronen im Basis-Bereich oder sinken zum Kollektor-Bereich 11. Es ist bekannt, daß ein bestimmter Basis-Strom erforderlich ist, um den Durchlaßzustand eines Bipolar-Transistors aufrechtzuerhalten, weil die Majoritätsladungsträger in der Basis mit den injizierten Löchern rekombinieren. Der Basis-Strom des in Fig. 4 gezeigten IGBT wird von der Source 12 zugeführt und von dem Gate gesteuert, das entweder den Kanal 18 herbeiführt und die gesamte Anordnung einschaltet oder sonst den Basis-Schaltkreis unterbricht und dadurch den IGBT ausschaltet. Die vorgeschlagene Anordnung weist eine höhere Kanalleitfähigkeit als eine herkömmliche Anordnung mit einem Gate vom MOS-Typ auf und liefert deshalb einen höheren Durchlaßstrom. Außerdem weist sie aufgrund der Vorteile einer Verwendung eines monokristallinen Isoliermaterials anstelle eines amorphen Oxids eine höhere Temperaturstabilität und eine niedrigere Drift von Parametern als ein IGBT mit einem Gate vom MOS-Typ auf.
  • Die Erfindung ist natürlich in keinster Weise auf die oben beschriebenen bevorzugten Ausführungsformen begrenzt, sondern für einen Fachmann werden viele Möglichkeiten für Modifikationen derselben offensichtlich sein.
  • Wie es in der Einleitung erwähnt ist, ist die Erfindung auf alle Arten von gate-gesteuerten Halbleiteranordnungen mit isoliertem Gate und MIS (Metall-Isolator-Halbleiter)-Anordnungen, d. h. unipolare Halbleiteranordnungen anwendbar, und MIS-gate-gesteuerte Thyristoren sollten hier als vorteilhafte jedoch in keinster Weise begrenzende Beispiele von diesen erwähnt werden.
  • Wie es oben erwähnt ist, wird es möglich sein, eines oder eine Kombination der Nitride der Gruppe 3B und SiC als Isoliermaterial gemäß der Formel:
  • Q · AlxGayInzB(1-x-y-z)N + B · SiC
  • zu verwenden,
  • wobei x + y + z ≤ 1, Q ≥ 0 und R ≥ 0. Die Gitteranpassung an SiC nimmt in der Richtung AlN, GaN und InN ab, so daß es in den meisten Fällen bevorzugt sein wird, einen Hauptteil einer Isolierschicht aus AlN, zumindest nahe bei der Grenzfläche zu dem SiC-Halbleiter, einzurichten. Jedoch ist es gut möglich, eine Zusammensetzung zu verwenden, die sich mit dem Abstand von der Grenzfläche ändert, indem beispielsweise nur AlN als Isoliermaterial nahe bei der Grenzfläche, und ein Teil von einer oder mehreren der anderen Verbindungen fern von der Grenzfläche verwendet wird und möglicherweise mit dem Abstand zur Grenzfläche schwankt.
  • Im besonderen hat es sich als sehr vorteilhaft herausgestellt, AlN B hinzuzufügen, um eine Isolierschicht aus AlBN zu erhalten. Dadurch kann die Gitteranpassung an SiC verbessert werden. Tatsächlich wird eine theoretisch perfekte Gitteranpassung durch Einarbeiten von 4% B erreicht. Ein B-Gehalt wird auch den Bandabstand und die Durchschlagspannung erhöhen und die Schicht gegenüber Oxidation beständiger machen.
  • Alle Definitionen, welche die Materialien der unterschiedlichen Schichten der Anordnung betreffen, umfassen natürlich auch unvermeidbare Fremdstoffe sowie eine beabsichtigte Dotierung, wenn es sich um SiC handelt.
  • Die Definition Schicht ist breit zu interpretieren und umfaßt alle Arten an Volumenausdehnungen und Formen.
  • Die Definition "Metall" in den Ansprüchen und oben wird nur dazu verwendet, die hohe Leitfähigkeit vom metallischen Typ von vorwiegend der Gate-Elektrode zu kennzeichnen, und diese Gate-Elektrode kann beispielsweise durch Abscheiden eines Metalls, eines Metallsilicids oder eines stark dotierten polykristallinen Siliziums auf die Isolierschicht erzielt werden.

Claims (14)

1. Halbleiteranordnung, umfassend eine Halbleiterschicht (1, 11) aus SiC und eine Isolierschicht (4, 16) auf dieser zum Isolieren der SiC- Schicht in bezug auf eine Metallplatte (5, 17), die ein Gate bildet und an eine Spannung anschließbar ist, um einen leitenden Oberflächenkanal an der SiC-Schicht-Isolierschicht-Grenzfläche zu schaffen,
dadurch gekennzeichnet,
daß mindestens der Teil der Isolierschicht (4, 16), der sich am nächsten bei der Grenzfläche befindet, aus einem kristallinen Material hergestellt ist, dessen Gitter an SiC angepaßt ist und das im wesentlichen den gleichen Wärmeausdehnungskoeffizienten wie SiC aufweist, und daß das Material ein oder eine Kombination aus Nitriden der Gruppe 3B und SiC gemäß der Formel Q · AlxGayInzB(1-x-y-z)N + R · SiC ist, wobei x + y + z ≤ 1, Q ≥ 0 und R ≥ 0, und AlN als einzigen Bestandteil oder als Hauptbestandteil einer Legierung mit isolierenden Eigenschaften aufweist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Material neben dem SiC der Halbleiterschicht ein höheres Energieniveau des Leitungsbandes an der Grenzfläche aufweist als das Energieniveau des Leitungsbandes des SiC-Halbleiters an der Grenzfläche.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Material neben dem SiC der Halbleiterschicht ein niedrigeres Energieniveau des Valenzbandes an der Grenzfläche aufweist als das Energieniveau des Valenzbandes des SiC-Halbleiters an der Grenzfläche.
4. Anordnung nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß das Material AlN ist.
5. Anordnung nach den Ansprüchen 1-3, dadurch gekennzeichnet, daß das Material AlxB(1-x)N ist.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß x zwischen 0,92 und 0,98, vorzugsweise bei ungefähr 0,96, liegt.
7. Anordnung nach einem der Ansprüche 1-3, 5 oder 6, dadurch gekennzeichnet, daß das Material eine Zusammensetzung aufweist, die sich mit dem Abstand von der Grenzfläche verändert.
8. Anordnung nach einem der Ansprüche 1-7, dadurch gekennzeichnet, daß die gesamte Isolierschicht aus dem Material hergestellt ist.
9. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterschicht P-dotiert ist.
10. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Halbleiterschicht N-dotiert ist.
11. Anordnung nach einem der Ansprüche 1-10, dadurch gekennzeichnet, daß die Halbleiterschicht aus 6H-SiC hergestellt ist.
12. Anordnung nach einem der Ansprüche 1-11, dadurch gekennzeichnet, daß die Anordnung eine die bipolare Anordnung, wie ein IGBT, ist.
13. Anordnung nach einem der Ansprüche 1-11, dadurch gekennzeichnet, daß die Anordnung eine unipolare Anordnung ist.
14. Anordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterschicht (1, 11) eine erste Schicht ist, die neben und zwischen einer zweiten (2, 12) und einer dritten (3, 10) Halbleiterschicht angeordnet ist, daß die Isolierschicht (4, 16) sich von der zweiten zur dritten Schicht erstreckt, und daß die Gate-Spannung derart angepaßt ist, daß sie den Oberflächenkanal an der Grenzfläche zwischen der zweiten und der dritten Halbleiterschicht schafft.
DE69511726T 1994-12-22 1995-12-20 Halbleiteranordnung mit isoliertem gate Expired - Fee Related DE69511726T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9404452A SE9404452D0 (sv) 1994-12-22 1994-12-22 Semiconductor device having an insulated gate
PCT/SE1995/001551 WO1996019834A2 (en) 1994-12-22 1995-12-20 Semiconductor device having an insulated gate

Publications (2)

Publication Number Publication Date
DE69511726D1 DE69511726D1 (de) 1999-09-30
DE69511726T2 true DE69511726T2 (de) 1999-12-16

Family

ID=20396419

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69511726T Expired - Fee Related DE69511726T2 (de) 1994-12-22 1995-12-20 Halbleiteranordnung mit isoliertem gate

Country Status (6)

Country Link
US (1) US5900648A (de)
EP (1) EP0799499B1 (de)
JP (1) JPH10510952A (de)
DE (1) DE69511726T2 (de)
SE (1) SE9404452D0 (de)
WO (1) WO1996019834A2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69521409T2 (de) * 1995-03-01 2002-05-16 Sumitomo Electric Industries, Inc. Boraluminiumnitrid-Beschichtung und Verfahren zu ihrer Herstellung
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
SE9602745D0 (sv) * 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
CN1267397A (zh) * 1997-08-20 2000-09-20 西门子公司 具有预定的α碳化硅区的半导体结构及此半导体结构的应用
GB2343294A (en) * 1998-10-31 2000-05-03 Sharp Kk Lattice-matched semiconductor devices
JP3440861B2 (ja) * 1999-01-19 2003-08-25 松下電器産業株式会社 電界効果トランジスタの製造方法
US6686616B1 (en) * 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP4869489B2 (ja) * 2001-03-28 2012-02-08 三菱電機株式会社 半導体デバイス
DE10120877A1 (de) * 2001-04-27 2002-10-31 Philips Corp Intellectual Pty Anordnung mit einem Halbleiterbauelement
US6906350B2 (en) 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
TWI313060B (en) * 2003-07-28 2009-08-01 Japan Science & Tech Agency Feild effect transisitor and fabricating method thereof
JP4066946B2 (ja) * 2003-12-18 2008-03-26 日産自動車株式会社 半導体装置
JP4635470B2 (ja) * 2004-04-19 2011-02-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7238224B2 (en) * 2004-10-29 2007-07-03 Hewlett-Packard Development Company, L.P. Fluid-gas separator
US20060091606A1 (en) * 2004-10-28 2006-05-04 Gary Paugh Magnetic building game
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7348612B2 (en) * 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US7326962B2 (en) * 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
US8203185B2 (en) * 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
US7402844B2 (en) * 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
US7646043B2 (en) * 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate
US8067776B2 (en) * 2007-06-08 2011-11-29 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device and semiconductor device manufactured thereof
JP5182359B2 (ja) * 2008-03-07 2013-04-17 三菱電機株式会社 炭化珪素半導体装置
US8476733B2 (en) * 2009-11-17 2013-07-02 Panasonic Corporation Semiconductor element and manufacturing method therefor
JP6989537B2 (ja) 2019-01-04 2022-01-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
IT201900007217A1 (it) * 2019-05-24 2020-11-24 Consiglio Nazionale Ricerche Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3692700A (en) * 1970-08-31 1972-09-19 Exxon Research Engineering Co Process and compositions for cracking hydrocarbon feeds
US4849797A (en) * 1987-01-23 1989-07-18 Hosiden Electronics Co., Ltd. Thin film transistor
US5258631A (en) * 1987-01-30 1993-11-02 Hitachi, Ltd. Semiconductor device having a two-dimensional electron gas as an active layer
US5135885A (en) * 1989-03-27 1992-08-04 Sharp Corporation Method of manufacturing silicon carbide fets
JPH0766971B2 (ja) * 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JP2813023B2 (ja) * 1990-03-13 1998-10-22 株式会社神戸製鋼所 Ｍｉｓ型ダイヤモンド電界効果トランジスタ
US5326992A (en) * 1992-07-29 1994-07-05 The United States Of America As Represented By The Secretary Of The Navy Silicon carbide and SiCAlN heterojunction bipolar transistor structures
DE4323814A1 (de) * 1992-09-25 1994-03-31 Siemens Ag MIS-Feldeffekttransistor
FR2707425A1 (fr) * 1993-07-09 1995-01-13 Thomson Csf Structure en matériau semiconducteur, application à la réalisation d'un transistor et procédé de réalisation.
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
KR0153878B1 (ko) * 1994-06-07 1998-10-15 쿠미하시 요시유키 탄화규소반도체장치와 그 제조방법
JPH08204179A (ja) * 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ

Also Published As

Publication number Publication date
US5900648A (en) 1999-05-04
DE69511726D1 (de) 1999-09-30
SE9404452D0 (sv) 1994-12-22
EP0799499B1 (de) 1999-08-25
WO1996019834A2 (en) 1996-06-27
EP0799499A2 (de) 1997-10-08
JPH10510952A (ja) 1998-10-20
WO1996019834A3 (en) 1996-08-22

Similar Documents

Publication Publication Date Title
DE69511726T2 (de) Halbleiteranordnung mit isoliertem gate
DE69718477T2 (de) Siliciumcarbid-metall-isolator-halbleiter-feldeffekttransistor
DE102010036818B4 (de) Bipolarhalbleiterbauelement und Herstellungsverfahren
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE112010004021B4 (de) Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials
DE69622295T2 (de) MIS-Anordnung und Verfahren zur Herstellung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013010245A1 (de) Halbleitervorrichtung
DE69828588T2 (de) Struktur zur erhöhung der maximalen spannung von siliziumkarbid-leistungstransistoren
DE102010030179B4 (de) Halbleiterbauelement mit einer amorphen Kanalsteuerschicht
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
WO1999009598A1 (de) Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE112016004718B4 (de) Halbleitereinheit
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
WO2000060670A2 (de) Integrierte halbleitervorrichtung mit einem lateralen leistungselement
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
EP1097482B1 (de) J-fet-halbleiteranordnung
DE19859502C2 (de) Sperrschicht-Feldeffekttransistor mit höher dotiertem Verbindungsgebiet
DE69121442T2 (de) Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
EP1090415B1 (de) Halbleiteranordnung mit ohmscher kontaktierung und verfahren zur kontaktierung einer halbleiteranordnung
DE102021132175B3 (de) Graben-leistungstransistorvorrichtung mit erhöhter ladungsträgerbeweglichkeit

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee