DE112010004021B4 - Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials - Google Patents

Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials Download PDF

Info

Publication number
DE112010004021B4
DE112010004021B4 DE112010004021.4T DE112010004021T DE112010004021B4 DE 112010004021 B4 DE112010004021 B4 DE 112010004021B4 DE 112010004021 T DE112010004021 T DE 112010004021T DE 112010004021 B4 DE112010004021 B4 DE 112010004021B4
Authority
DE
Germany
Prior art keywords
semiconductor
layer
channel layer
drift layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112010004021.4T
Other languages
English (en)
Other versions
DE112010004021T5 (de
Inventor
Qingchun Zhang
Sei-Hyung Ryu
Anant K. Agarwal
Sarit Dhar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of DE112010004021T5 publication Critical patent/DE112010004021T5/de
Application granted granted Critical
Publication of DE112010004021B4 publication Critical patent/DE112010004021B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Transistor, umfassend:eine Halbleiterdriftschicht (101) eines ersten Halbleitermaterials;eine Halbleiterkanalschicht (103) auf der Halbleiterdriftschicht, wobei die Halbleiterkanalschicht (103) ein zweites Halbleitermaterial verschieden von dem ersten Halbleitermaterial umfasst;eine Verbindungsschicht (105), die elektrisch zwischen die Halbleiterdriftschicht (101) und die Halbleiterkanalschicht (103) gekoppelt ist, wobei die Verbindungsschicht (105) ein drittes Material verschieden von dem ersten und dem zweiten Halbleitermaterial umfasst; undeine Steuerelektrode (109) auf der Halbleiterkanalschicht (103), dadurch gekennzeichnet, dassdas dritte Material ein polykristallines Halbleitermaterial umfasst.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft elektronische Bauteile und insbesondere Transistorstrukturen.
  • Materialien wie Silizium (Si) und Galliumarsenid (GaAs) haben eine weite Verbreitung für Halbleiterbauteile bei Anwendungen mit niedriger Leistung und (in dem Fall von Si) niedriger Frequenz gefunden. Diese vertrauteren Halbleitermaterialen sind gegebenenfalls nicht besonders gut für Anwendungen mit hoher Leistung und/oder hoher Frequenz geeignet aufgrund ihrer relativ schmalen Bandlücken (zum Beispiel 1,12 eV für Si und 1,42 eV für GaAs bei Raumtemperatur) und/oder relativ kleiner Durchbruchspannungen.
  • Vor dem Hintergrund der Schwierigkeiten, wie sie bezüglich Si und GaAs dargestellt wurden, hat sich das Interesse bei Anwendungen mit hoher Leistung, hoher Temperatur und/oder hoher Frequenz und entsprechenden Bauteilen auf Halbleitermaterialen mit großer Bandlücke wie etwa Siliziumcarbid (2,996 eV für Alpha-SiC bei Raumtemperatur) und den Gruppe-III-Nitriden (zum Beispiel 3,36 eV für GaN bei Raumtemperatur) verlegt. Diese Materialien besitzen typischerweise höhere elektrische Felddurchbruchsstärken und höhere Elektronensättigungsgeschwindigkeiten verglichen mit Galliumarsenid und Silizium.
  • Ein Bauteil von besonderem Interesse für Anwendungen mit hoher Leistung und/oder hoher Frequenz ist der Transistor mit hoher Elektronenbeweglichkeit (HEMT), der in bestimmten Fällen auch als Feldeffekttransistor mit Modulationsdotierung (MÖDFET) bekannt ist. Diese Bauteile können Vorteile im Betrieb unter zahlreichen Umständen aufweisen, da ein zweidimensionales Elektronengas (2DEG) an dem Heteroübergang zweier Halbleitermaterialen mit unterschiedlichen Bandlückenenergien gebildet wird, wobei das Material mit der kleineren Bandlücke eine größere Elektronenaffinität besitzt. Das 2DEG ist eine Akkumulationsschicht in dem undotierten („unabsichtlich dotiertem“) Material mit kleinerer Bandlücke und kann eine sehr hohe Elektronenflächenkonzentration von mehr als beispielsweise 1013 Ladungsträger/cm2 beinhalten. Zusätzlich werden Elektronen, die aus dem Halbleiter mit der größeren Bandlücke stammen, in das 2DEG übertragen, was eine größere Elektronenmobilität aufgrund einer reduzierten Streuung an ionisierten Verunreinigungen ermöglicht.
  • Diese Kombination aus hoher Ladungsträgerkonzentration und hoher Ladungsträgermobilität ermöglicht dem HEMT eine sehr hohe Transkonduktanz und kann einen wesentlichen Leistungsvorteil gegenüber Metall-Halbleiterfeldeffekttransistoren (MESFETs) für Anwendungen mit hohen Frequenzen zur Verfügung stellen.
  • Transistoren mit hoher Elektronenmobilität, die mit dem Galliumnitrid-/Aluminiumgalliumnitrid-Materialsystem (GaN/AlGaN-Materialsystem) hergestellt sind, besitzen das Potenzial zur Erzeugung hoher HF-Leistung aufgrund einer Kombination aus Materialeigenschaften, welche die bereits erwähnten hohen Durchbruchsfelder, deren große Bandlücken, den großen Leitungsbandversatz und/oder die hohe Sättigungs-Elektronendriftgeschwindigkeit umfassen. Ein Hauptanteil der Elektronen in dem 2DEG lässt sich der Polarisation in dem AlGaN zuschreiben. HEMTs in dem GaN/AlGaN-System wurden gezeigt. Die Druckschriften US 5 192 987 A und US 5 296 395 A beschreiben AlGaN/GaN-HEMT-Strukturen und Verfahren zur Herstellung, deren Offenbarung hierdurch unter Bezugnahme eingefügt wird. Die Druckschrift US 6 316 793 B1 Sheppard et al., das gemeinsam übertragen und hier unter Bezugnahme eingefügt wird, beschreibt ein HEMT-Bauteil mit einem halbisolierendem Siliziumcarbidsubstrat, einer Aluminiumnitridpufferschicht auf dem Substrat, einer isolierenden Galliumnitridschicht auf der Pufferschicht, eine Aluminiumgalliumnitrid-Barriereschicht auf der Galliumnitridschicht und einer Passivierungsschicht auf der aktiven Aluminiumgalliumnitridstruktur. Einschlägiger Stand der Technik dazu kann beispielsweise in der Druckschrift US 2006/0 219 997 A1 aufgefunden werden, welche eine Halbleitereinrichtung offenbart. Darüber hinaus offenbart die Druckschrift JP 2005 - 353 877 A eine Halbleitereinrichtung, und die US 2004/0079989 A1 eine Halbleitereinrichtung.
  • KURZER ABRISS
  • Ausführungsformen der vorliegenden Erfindung sind durch die Patentansprüche definiert.
  • Figurenliste
  • Die begleitenden Zeichnungen, die beigefügt sind, um ein weiteres Verständnis der Erfindung zu bieten und die hierin eingefügt sind und einen Teil dieser Anmeldung bilden, veranschaulichen bestimmte Ausführungsformen der Erfindung. In den Zeichnungen:
    • 1A und 1B sind Querschnittsansichten beziehungsweise Draufsichten, die eine Einheitszelle eines Feldeffekttransistors gemäß einiger Ausführungsformen der vorliegenden Erfindung veranschaulichen;
    • 2A veranschaulicht Leitungsbandenergien einer Kanalschicht, die einen Stapel auf Basis von Galliumnitrid umfasst, der ein zweidimensionales Elektronengas auf einer Siliziumcarbid-Driftschicht vorsieht;
    • 2B ist ein Graph, der simulierte Ausgangscharakteristiken eines Feldeffekttransistors der 1A, 1B und 2A veranschaulicht;
    • 2C ist ein Graph, der eine Strom-Spannungscharakteristik eines Übergangs zwischen dotiertem Polysilizium vom Typ N und Siliziumcarbid vom Typ N veranschaulicht (unter Simulation eines Übergangs zwischen einer Polysiliziumverbindungsschicht und einem Kontaktbereich einer SiC-Driftschicht);
    • 2D veranschaulicht simulierte Konturen eines elektrischen Feldes durch eine Bauteilstruktur gemäß den 1A und 1B bei 1200 V Umkehrspannung;
    • 2E ist ein Graph, der eine Verteilung elektrischer Felder entlang einer Schnittlinie A - A' der 2D veranschaulicht;
    • 3A und 3B sind Querschnittsansichten beziehungsweise Draufsichten, die eine Einheitszelle eines Feldeffekttransistors gemäß einiger anderer Ausführungsformen der vorliegenden Erfindung veranschaulichen;
    • 4A und 4B sind Querschnittsansichten beziehungsweise Draufsichten, die eine Einheitszelle eines vertikalen Feldeffekttransistors gemäß noch anderer Ausführungsformen der vorliegenden Erfindung veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der vorliegenden Erfindung werden nun vollständiger im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen Ausführungsformen der Erfindung gezeigt sind. Die Erfindung kann jedoch in vielen unterschiedlichen Formen verkörpert werden und sollte nicht als auf die hierin ausgeführten Ausführungsformen beschränkt angesehen werden. Stattdessen werden diese Ausführungsformen angegeben, sodass diese Offenbarung durchgängig und vollständig ist und den Geltungsbereich der Erfindung dem Fachmann vollständig wiedergeben. Gleiche Bezugszeichen beziehen sich durchgängig auf gleiche Elemente.
  • Man wird einsehen, dass, obwohl die Begriffe erster, zweiter, etc. hierin verwendet werden, um verschiedene Elemente zu beschreiben, diese Elemente nicht auf diese Begriffe beschränkt sein sollen. Diese Begriffe werden lediglich dazu verwendet, ein Element von einem anderen zu unterscheiden. Beispielsweise könnte ein erstes Element auch als zweites Element und in ähnlicher Weise ein zweites Element auch als erstes Element bezeichnet werden, ohne von dem Geltungsbereich der vorliegenden Erfindung abzuweichen. Wie hierin verwendet, beinhaltet der Begriff „und/oder“ jegliche und alle Kombinationen ein oder mehrerer zugehöriger aufgeführter Gegenstände.
  • Die hierin verwendete Terminologie dient lediglich dem Zweck des Beschreibens bestimmter Ausführungsformen und ist nicht dazu gedacht, die Erfindung zu beschränken. Wie hierin verwendet, sind die Singularformen „ein“, „eine“, „einer“ und „der“, „die“, „das“ dazu gedacht, genau so die Pluralformen zu beinhalten, außer der Kontext zeigt dies klarerweise anders an. Man wird ferner verstehen, dass die Begriffe „umfasst“, „umfassend“, „beinhaltet“ und/oder „beinhalten“, wenn sie hierin verwendet werden, das Vorhandensein der genannten Merkmale, ganzen Zahlen, Schritte, Operationen, Elemente und/oder Komponenten spezifiziert, aber nicht das Vorhandensein oder das Hinzufügen einer oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen derselben ausschließt.
  • Soweit nicht anders definiert, haben alle hierin verwendeten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung, wie sie allgemein durch einen Durchschnittsfachmann, den diese Erfindung betrifft, verstanden werden. Es wird ferner verstanden, dass hierin verwendete Begriffe so interpretiert werden sollten, dass sie eine Bedeutung besitzen, die konsistent mit ihrer Bedeutung in dem Kontext dieser Beschreibung und der zugehörigen Technik ist und nicht in einem idealisierten oder übertrieben formalen Sinn zu interpretieren sind, außer dies ist ausdrücklich hierin so definiert.
  • Man wird ferner einsehen, dass, wenn ein Element wie etwa eine Schicht, ein Bereich oder ein Substrat als „auf“ oder sich „über“ ein anderes Element erstreckend bezeichnet wird, es direkt auf dem anderen Element oder sich direkt darüber erstrecken kann oder es können auch dazwischen befindliche Elemente vorhanden sein. Im Gegensatz dazu sind, wenn ein Element als „direkt auf“ befindlich oder sind „direkt über“ einem anderen Element erstreckend bezeichnet wird, keine dazwischen befindlichen Elemente vorhanden. Es wird auch verstanden, dass, wenn ein Element als „verbunden“ oder „gekoppelt“ an ein anderes Element bezeichnet wird, es direkt verbunden oder gekoppelt mit dem anderen Element sein kann, oder dazwischen befindliche Elemente vorhanden sein können. Im Gegensatz dazu sind, wenn ein Element als „direkt verbunden“ oder „direkt gekoppelt“ an ein anderes Element bezeichnet wird, keine dazwischen befindlichen Elemente vorhanden.
  • Relative Begriffe wie etwa „unten“ und „oben“, „Ober-“, „Unter-“, „horizontal“, „lateral“, „vertikal“, „unterhalb“, „oberhalb“, „auf“, etc. können hier verwendet werden, um eine Beziehung eines Elements, einer Schicht oder eines Bereichs zu einem anderen Element, einer Schicht oder einen Bereich beschreiben, wie in den Figuren veranschaulicht. Man wird einsehen, dass diese Begriffe dazu gedacht sind, unterschiedliche Orientierungen des Bauteils zu umfassen, zusätzlich zu der Orientierung, die in den Figuren abgebildet ist.
  • Ausführungsformen der Erfindung werden hier unter Bezugnahme auf Querschnittsveranschaulichungen beschrieben, die schematische Veranschaulichungen idealisierter Ausführungsformen (und Zwischenstrukturen) der Erfindung sind. Die Dicke von Schichten und Bereichen in den Zeichnungen kann aus Gründen der Klarheit übertrieben sein. Zusätzlich sind Variationen von den Formen der Veranschaulichungen als Ergebnis beispielsweise von Herstellungstechniken und/oder Toleranzen zu erwarten. Somit sollten Ausführungsformen der Erfindung nicht als auf die bestimmten Formen von Bereichen beschränkt angesehen werden, wie sie hierin veranschaulicht sind, sondern sollen Abweichungen in den Formen umfassen, die sich beispielsweise aus der Herstellung ergeben. Beispielsweise wird ein implantierter Bereich, der als Rechteck veranschaulicht ist, üblicherweise gerundete oder gekrümmte Merkmale und/oder einen Implantierungskonzentrationsgradienten an seinen Rändern anstatt eines diskreten Übergangs von einem implantierte zu einem nicht implantierten Bereich besitzen. In ähnlicher Weise kann ein vergrabener Bereich, der durch Implantierung gebildet wird, sich in einigen FäJlen als Implantierung in dem Bereich zwischen dem vergrabenen Bereich und der Oberfläche, durch die die Implantierung stattfindet, ergeben. Folglich sind die in den Figuren veranschaulichten Bereiche dem Wesen nach schematisch und ihre Formen sind nicht dazu gedacht, die tatsächliche Form eines Bereichs eines Bauteils zu veranschaulichen und sind nicht dazu gedacht, den Geltungsbereich der Erfindung zu beschränken.
  • Einige Ausführungsformen der Erfindung werden unter Bezugnahme auf Halbleiterschichten und/oder -bereiche beschrieben, die dadurch gekennzeichnet sind, dass sie einen Leitfähigkeitstyp wie etwa einen Typ n oder einen p-Typ besitzen, was sich auf die Hauptladungsträgerkonzentration in der Schicht und/oder dem Bereich bezieht. Folglich besitzt Material vom Typ N eine Hauptgleichgewichtskonzentration von negativ geladenen Elektronen, wohingegen Material vom Typ P eine Hauptgleichgewichtskonzentration von positiv geladenen Löchern besitzt. Einiges Material kann mit einem „+“ oder „-“ bezeichnet werden (wie in N+, N-, P+, P-, N++, N--, P++, P-- oder ähnliches), um eine relativ größere („+“) oder kleinere („-“) Konzentration von Hauptladungsträgern verglichen mit anderen Schichten oder Bereichen anzuzeigen. Eine derartige Notierung jedoch impliziert nicht das Vorhandensein einer bestimmten Konzentration von Haupt- oder Minderheitsladungsträgern in einer Schicht oder in einem Bereich.
  • Siliziumcarbid-Substrate/-Schichten (SiC-Substrate/Schichten), wie hierin erläutert, können Siliziumcarbid-Substrate/-Schichten vom Polytyp 4H sein. Es können jedoch Siliziumcarbidkandidaten anderer Polytypen verwendet werden, wie etwa 3C, 6H und 15R-Polytypen. Geeignete SiC-Substrate sind von Cree Research, Inc. aus Durham, N.C. verfügbar, dem Rechtsnachfolger der vorliegenden Erfindung und die Verfahren zum Herstellen derartiger Substrate sind in der wissenschaftlichen Literatur sowie in einer Anzahl gemeinsam übertragener US-Patente ausgeführt, einschließlich, ohne darauf beschränkt zu sein, die Druckschriften US 4 946 547 A und US 5 200 002 A .
  • Der Begriff „Gruppe-III-Nitride“, wie er hierin verwendet wird, bezieht sich auf diejenigen Halbleiterzusammensetzungen, die zwischen Stickstoff und den Elementen in der Gruppe-III des Periodensystems gebildet werden, üblicherweise Aluminium (Al), Gallium (Ga) und Indium (In). Der Begriff bezieht sich auch auf ternäre und tertiäre Zusammensetzungen wie etwa AIGaN und AlInGaN. Die Gruppe-III-Elemente können auch mit Stickstoff kombinieren um binäre z.B. (GaN), ternäre z.B. (AlGaN) und tertiäre z.B. (AlInGaN) Zusammensetzungen zu bilden. Alle diese Zusammensetzungen besitzen empirische Formeln, bei denen ein Mol Stickstoff mit insgesamt einem Mol der Gruppe-III-Elemente kombiniert wird. Dementsprechend werden oft Formeln wie etwa AlxGa1-xN zur Beschreibung dieser Zusammensetzungen verwendet, wobei 1 > x > 0 ist. Techniken zum epitaktischen Wachstum von Gruppe-III-Nitriden sind vernünftig weit entwickelt und in geeigneter wissenschaftlicher Literatur beschrieben sowie in den Druckschriften US 5 210 051 A , US 5 393 993 A , US 5 523 589 A und US 5 292 501 A .
  • Leistungsschaltbauteile, wie etwa Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETS) und/oder Bipolartransistoren mit isoliertem Gate können eine relativ niedrige Kanalmobilität aufweisen, was in einem relativ hohen On-Widerstand, einer relativ niedrigen Transkonduktanz und/oder relativ niedrigen Schaltgeschwindigkeiten resultiert. Ein Galliumnitrid-Transistor (GaN-Transistor) mit hoher Elektronenmobilität (HEMT) kann eine relativ hohe Kanalmobilität aufgrund eines zweidimensionalen Elektronengases (2DEG) bieten, aber eine Lateralstruktur wie etwa ein Bauteil kann eine relativ niedrige Fähigkeit zur Leistungshandhabung bieten. Gemäß einigen Ausführungsformen der vorliegenden Erfindung können Vertikal-Leistungsschaltbauteile mit einem Kanal versehen werden, der aus einem Gruppe-III-Nitrid-Material (z.B. GaN) auf einem verschiedenen Halbleitermaterial gebildet ist, wie etwa Siliziumcarbid (SiC), um eine relativ hohe Spannungsblockierung und einen relativ niedrigen Kanalwiderstand vorzusehen. Insbesondere kann eine relativ dicke SiC-Epitaxieschicht ein Blockieren relativ hoher Umkehrspannungen bieten und ein Gruppe-III-Nitrid-Kanal (z.B. ein GaN-HEMT-Kanal, ein GaN-MOS-Kanal, etc.) kann eine relativ hohe Kanalmobilität bieten.
  • Gemäß Ausführungsformen der vorliegenden Erfindung, wie sie in den 1A und 1B veranschaulicht sind, kann ein Vertikal-HEMT-Leistungsschaltbauteil eine Halbleiterdriftschicht 101 eines ersten Halbleitermaterials und eine Halbleiterkanalschicht 103 eines zweiten Halbleitermaterials auf der Halbleiterdriftschicht 101 beinhalten, wobei das erste und das zweite Halbleitermaterial verschieden sind. Beispielsweise kann die Halbleiterdriftschicht 101 eine epitaktisch gebildete, im Wesentlichen einkristalline SiC-Driftschicht vom Typ N sein und die Halbleiterkanalschicht 103 kann ein Stapel epitaktisch gebildeter, im Wesentlichen einkristalliner Gruppe-III-Nitrid-Halbleiterschichten 103a, 103b und 103c sein, die ein zweidimensionales Elektronengas (2DEG) benachbart einer Schnittstelle zwischen den Halbleiterschichten 103b und 103c zur Verfügung stellt. Insbesondere kann eine Aluminiumgalliumnitrid-Schicht 103b (AlGaN-Schicht) sandwichartig zwischen Galliumnitrid-Schichten 103a und 103c (GaN-Schichten) angeordnet sein, um das zweidimensionale Elektronengas zur Verfügung zu stellen. Die Verwendung von Gruppe-III-Nitrid-Materialstapeln (wie etwa GaN/AlGaN/GaN-Stapeln) zur Verfügungstellung einer Kanalschicht mit einem zweidimensionalen Elektronengas wird beispielsweise in dem US-Patent Nr. 7,548,112 mit dem Titel „Switch Mode Power Amplifier Using MIS-HEMT With Field Plate Extension“, dem US-Patent Nr. 6,548,333 mit dem Titel „Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On a Gallium Nitride Based Cap Segment“, der Druckschrift US 7 544 963 B2 mit dem Titel „Binary Group III-Nitride Based High Electron Mobility Transistors“, der US 2006/0 244 010 A1 mit dem Titel „Aluminum Free Group III-Nitride Based High Electron Mobility Transistors And Methods Of Fabricating Same“ und der US 2007/0 164 321 A1 mit dem Titel „Methods Of Fabricating Transistors Including Supported Gate Electrodes And Related Devices“ erläutert. Die Offenbarungen jedes der oben genannten Patente und Veröffentlichungen wird hierdurch in ihrer Gesamtheit unter Bezugnahme hierin eingefügt.
  • Zusätzlich kann eine Halbleiterverbindungsschicht 105 eines dritten Halbleitermaterials wie etwa einem polykristallinen Silizium (Polysilizium) vom Typ N elektrisch zwischen die Halbleiterdriftschicht 101 und der Halbleiterkanalschicht 103 gekoppelt sein. Hochdotierte Kontaktbereiche 103d vom Typ N+ der Halbleiterkanalschicht 103 können ein elektrisches Koppeln zwischen der Halbleiterkanalschicht 103 und der Halbleiterverbindungsschicht 105 unterstützen. Ähnlich kann ein hoch dotierter Kontaktbereich 101a vom Typ N+ der Halbleiterdriftschicht 101 ein elektrisches Koppeln zwischen der Halbleiterdriftschicht 101 und der Halbleiterverbindungsschicht 105 unterstützen. Dementsprechend kann eine Dotierkonzentration des Kontaktbereichs 101 wesentlich größer als eine Dotierkonzentration der Halbleiterdriftschicht 101 sein.
  • Die Halbleiterdrift- und -verbindungsschichten 101 und 105 sowie die Halbleiterkanalschicht 103 können einen gleichen Leitfähigkeitstyp (z.B. Typ N) besitzen. Zusätzlich kann ein Halbleiterblockierbereich 107 zwischen den Halbleiterdrift- und -kanalschichten 101 und 103 vorgesehen sein und der Halbleiterblockierbereich 107 kann einen Leitfähigkeitstyp (z.B. Typ P) gegenteilig zu dem der Halbleiterdrift- und -verbindungsschichten 101 und 105 besitzen. Beispielsweise können die Halbleiterdrift- und -verbindungsschichten 101 und 105 eine Leitfähigkeit vom Typ N besitzen und der Halbleiterblockierbereich 107 kann eine Leitfähigkeit vom Typ P besitzen. Insbesondere kann der Halbleiterblockierbereich 107 eine hoch dotierte Schicht vom Typ P+ aus Siliziumcarbid besitzen. Lediglich beispielhaft kann die Halbleiterdriftschicht 101 vom Typ N als ein Oberflächenabschnitt eines SiC-Substrats und/oder als eine epitaktisch gebildete SiC-Schicht vorgesehen sein und ein hoch dotierter Kontaktbereich 101a vom Typ N+ sowie ein hoch dotierter Halbleiterblockierbereich 107 vom Typ P+ können durch Dotieren (z.B. Implantieren) von Abschnitten des SiC-Substrats / der SiC-Schicht einschließlich der Driftschicht 101 mit entsprechenden Dotierstoffen vom Typ N und vom Typ P gebildet werden. Die Halbleiterdriftschicht 101, der Halbleiterblockierbereich 107 und der hoch dotierte Kontaktbereich 101a vom Typ N+ können alle in einer oder mehreren SiC-Schichten / SiC-Substraten gebildet sein.
  • Es kann eine Gate-Elektrode 109 (z.B. eine Metall- und/oder Polysilizum-Gateelektrode) auf der Halbleiterkanalschicht 103 gegenüber der Halbleiterdriftschicht 101 vorgesehen sein, um eine Leitfähigkeit des zweidimensionalen Elektronengases in Antwort auf ein elektrisches Signal zu modulieren, das an die Gate-Elektrode 109 angelegt wird. Zusätzlich kann eine Isolierschicht 111 (wie etwa eine Siliziumoxidschicht und/oder eine Siliziumnitridschicht) eine elektrische Isolierung zwischen der Gate-Elektrode 109 und der Halbleiterverbindungsschicht 105 sowie zwischen der Gate-Elektrode 109 und Kontaktbereichen 103d vom Typ N+ vorsehen. Die Gate-Elektrodenstrukturen, die dazu verwendet werden, die Leitfähigkeit eines zweidimensionalen Elektronengases zu modulieren, sind beispielsweise in-den Druckschriften US 7 548 112 B2 , US 6 548 333 B2 , US 7 544 963 B2 , US 2006/0 244 010 A1 und US 2007/0 164 321 A1 . Der Transistor der 1A und 1B kann normal an („normally on“) sein und es kann eine negative Vorspannung auf die Gate-Elektrode 109 angelegt werden, um das zweidimensionale Elektronengas der Kanalschicht 103 zu verarmen, um dadurch den Transistor auszuschalten. Wie ferner in den 1A und 1B gezeigt ist, ist eine dielektrische Gate-Schicht nicht zwischen der Gate-Elektrode 109 und der Halbleiterkanalschicht 103 notwendig, da ein Schottky-Übergang und ein nicht ohmscher Kontakt zwischen der Gate-Elektrode 109 und der Halbleiterkanalschicht 103 vorgesehen sein kann. Gemäß anderen Ausführungsformen der vorliegenden Erfindung kann eine dünne dielektrische Gate-Schicht zwischen der Gate-Elektrode 109 und der Halbleiterkanalschicht 103 vorgesehen sein.
  • Source-/Drain-Elektroden 115 (z.B. Metallelektroden) können auf der Halbleiterkanalschicht 103 (beabstandet von der Gate-Elektrode 109) und relativ hoch dotierte Source-Kontaktbereiche 117 vom Typ N+ können einen ohmschen Kontakt zwischen Source-/Drain-Elektroden 115 und dem zweidimensionalen Elektronengas (benachbart der Schnittstelle zwischen den Schichten 103b und 103c) vorsehen. Zusätzlich kann die Source-/Drain-Elektrode 119 (zum Beispiel eine Metallelektrode) auf einer Halbleiterdriftschicht 101 gegenüber den Source-/Drain-Elektroden 115 vorgesehen sein, sodass ein vertikaler Leitungspfad zwischen Source-/Drain-Elektroden 115 und Source-/Drain-Elektrode 119 definiert ist. Dementsprechend kann ein elektrisches Signal, das an eine Gate-Elektrode 109 angelegt ist, dazu verwendet werden, eine elektrische Leitfähigkeit zu modulieren und somit einen elektrischen Strom zwischen den Source-/Drain-Elektroden 115 und den Source-/Drain-Elektroden 119.
  • Zusätzlich kann eine hoch dotierte Halbleiterkontaktschicht 112 vom Typ N+ zwischen der Halbleiterdriftschicht 101 und der Source-/Drain-Elektrode 119 vorgesehen sein, um einen ohmschen Kontakt mit der Source-/Drain-Elektrode 119 vorzusehen. Die Kontaktschicht 121 kann durch Dotieren (z.B. Implantieren) von Dotierstoffen in die Rückseite der SiC-Driftschicht 101 gebildet werden. Gemäß anderen Ausführungsformen der vorliegenden Erfindung kann die Halbleiterkontaktschicht 121 vom Typ N+ ein SiC-Substrat vom Typ N+ sein und die Driftschicht 101 kann epitaktisch auf der Kontaktschicht 121 gebildet sein. Gemäß anderen Ausführungsformen der vorliegenden Erfindung kann die Kontaktschicht 121 eine hoch dotierte Halbleiterschicht vom Typ P+ sein.
  • Bei einem N-Kanalbauteil, wie oben erläutert (mit einer Kanalschicht 103, einer Verbindungsschicht 105 und einer Driftschicht 101 vom Typ N), können beispielsweise die Elektroden 115 Source-Elektroden sein und die Elektrode 119 kann eine Drain-Elektrode sein. Darüber hinaus kann eine positive Spannung an die Drain-Elektrode 119 angelegt werden und die Source-Elektroden 115 können auf Masse liegen. Durch das auf Masse liegende Gate-Elektrode 109 kann ein elektrischer Strom von der Drain-Elektrode 119 durch die SiC-Halbleiterschichten 121, 101, 101a, durch die Polysiliziumverbindungsschicht 105, durch die Gruppe-III-Nitrid-Kanalschicht 103 und durch die Kontaktbereiche 117 zu den Source-Elektroden 115 fließen. Durch das Vorsehen einer ausreichend negativen Vorspannung an der Gate-Elektrode 109 können Teile der Kanalschicht 103 (einschließlich des zweidimensionalen Elektronengases) benachbart und/oder in Kontakt mit der Gate-Elektrode 109 verarmt werden, wodurch der Pfad des elektrischen Stroms zwischen der Drain-Elektrode 119 und den Source-Elektroden 115 blockiert wird. Der Halbleiterblockierbereich 107 (mit einer Leitfähigkeit vom Typ P) kann eine erhöhte Kapazität für eine Spannungsblockierung vorsehen, wenn der Transistor ausgeschaltet ist. Eine sich vergrößernde Amplitude einer an die Drain-Elektrode 119 angelegten positiven Spannung kann beispielsweise zu einer vergrößerten Verarmung eines umgekehrt vorgespannten P-N-Übergangs zwischen der Drift-Schicht 101 vom Typ N und dem Blockierbereich 107 vom Typ P führen. Während ein N-Kanalbauteil lediglich beispielhaft erläutert wurde, können die gegenteilige Leitfähigkeittypen der Halbleiterschichten dazu verwendet werden, um ein P-Kanalbauteil mit Elektroden 115 als Drain-Elektroden und mit der Elektrode 119 als Source-Elektrode vorgesehen sein.
  • Wie oben erläutert können die Siliziumcarbid-Halbleiterschichten 121, 101, 107 und 101a unter Verwendung epitaktischer Abscheidung auf einem und/oder Dotierung (z.B. Implantierung) eines SiC-Substrats / einer SiC-Schicht gebildet werden. Darüber hinaus kann ein beliebiges Substrat während der Herstellung teilweise entfernt oder vollständig entfernt werden, sodass lediglich epitaktisch gebildete Schichten von SiC- und/oder Gruppe-III-Nitride verbleiben. Die Halbleiter-Gruppe-III-Nitrid-Kanalschicht 103 kann unter Verwendung epitaktischer Abscheidung auf den Siliziumcarbid-Schichten gebildet werden und strukturiert werden, um Abschnitte des Kontaktbereichs 103a freizulegen. Die hoch dotierte Polysilizium-Verbindungsschicht 105 vom Typ N+ kann auf freigelegten Abschnitten des Kontaktbereichs 101a gebildet werden. Die hoch dotierten Kontaktbereiche 103d und/oder 117 vom Typ N+ können mittels Dotierung (z.B. Implantierung) der Kanalschicht 103 vor dem Strukturieren der Kanalschicht 103, nach dem Bilden der Verbindungsschicht 105 oder zwischen dem Strukturieren der Kanalschicht 103 und der Bilden der Verbindungsschicht 105 gebildet werden. Die Isolierschicht 101, die Gate-Elektrode 109 und die Source-/Drain-Elektroden 115 und 119 können dann gebildet werden. Gemäß anderen Ausführungsformen der vorliegenden Erfindung kann die Polysiliziumverbindungsschicht 105 vor dem Bilden der Kanalschicht 103 gebildet werden.
  • Durch das Verwendung von hoch dotiertem Polysilizium vom Typ N+ für die Verbindungsschicht 105 kann ein ohmscher Kontakt zwischen der Gruppe-III-Nitrid-Kanalschicht 103 und der SiC-Driftschicht 101 vorgesehen sein. Eine derartige Polysiliziumverbindungsschicht 105 kann somit mit in der Mitte des Prozesses gebildet werden, ohne eine signifikante Kontamination und/oder eine Verschlechterung während nachfolgender thermischer Prozesse/Vorgänge zu erzeugen. In anderen Worten ausgedrückt kann die Polysiliziumverbindungsschicht 105 kompatibel mit nachfolgenden Vorgängen sein, die dazu verwendet werden, die Kanalschicht 103, die Kontaktbereiche 103d und/oder 117, die Isolierschicht 111, die Gate-Elektrode 109 und/oder die Source-/Drain-Elektrode 115 und/oder 119 zu bilden. Gemäß anderen Ausführungsformen der vorliegenden Erfindung kann die Zwischenverbindungsschicht 105 eine Metallverbindungsschicht sein, die nach dem Bilden der Kanalschicht 103 und den Kontaktbereichen 117 gebildet wird.
  • Die 2A veranschaulicht die Leitungsbandenergien einer Kanalschicht 103 (umfassend einen Gruppe-III-Nitrid basierten Stapel), der ein zweidimensionales Elektronengas auf einer Siliziumcarbid-Driftschicht 101 vorsieht, wie oben stehend unter Bezugnahme auf die 1A und 1B erläutert. Der Halbleiterblockierbereich 107 ist in der 2A nicht gezeigt, da der Halbleiterblockierbereich 107 keinen signifikanten Einfluss auf den Betrieb während der Vorwärtsleitung hat.
  • Die 2B ist ein Graph, der eine simulierte Ausgangscharakteristik des Feldeffekttransistors der 1A, 1B und 2A veranschaulicht (wobei die Kanalschicht 103 einen GaN-basierten Stapel vom Typ N beinhaltet, der ein 2DEG auf der SiC-Driftschicht 101 vom Typ N vorsieht). Bei einer Gate-Spannung von 0 V (das heißt bei einer Vorspannung von 0 V, die an dem Gate 109 anliegt) und bei einer Source-Spannung von 0 V (das heißt mit Elektroden 115 auf Masse) kann der Strom zwischen den Elektroden 119 und 115 linear proportional bezüglich einer Substratspannung sein (das heißt einer Spannung, die an der Elektrode 119 anliegt). Mit zunehmend negativen Gate-Spannungen können sich die Ströme zwischen den Elektroden 119 und 115 reduzierten. Bei einer Gate-Spannung von -0,4 V sind die Ströme zwischen den Elektroden 119 und 115 signifikant reduziert und bei einer Gate-Spannung von - 0,8 V sind die Ströme zwischen den Elektroden 119 und 115 im Wesentlichen abgeschaltet. Bei der Simulation der 2B ist die SiC-Driftschicht 101 vom Typ N bei einer Dotierungskonzentration von ungefähr 6 × 1015 cm-3 und die Gate-Elektrode 109 ist eine Metall-Gate-Elektrode vom Schottky-Typ im direkten Kontakt mit der Kanalschicht 103 bei einer Gate-Länge von 120 nm.
  • Die 2C ist ein Graph, der eine Strom-Spannungscharakteristik eines Übergangs zwischen dotiertem Polysilizium vom Typ N und Siliziumcarbid vom Typ N veranschaulicht (und simuliert einen Übergang zwischen einer Polysiliziumverbindungsschicht 105 und einem Kontaktbereich 101a der SiC-Driftschicht 101). Wie in 2C gezeigt, kann ein ohmscher Kontakt vorgesehen sein.
  • Wie oben unter Bezug auf die 1A und 1B erläutert, kann der Blockierbereich 107 vom Typ P+ eine Blockierung relativ hoher Spannungen zwischen Elektroden 119 und 115 unterstützen, wenn das Bauteil abgeschaltet ist. Die 2D veranschaulicht simulierte Konturen eines elektrischen Feldes durch eine Bauteilstruktur gemäß den 1A und 1B bei 1200 V Umkehrspannung. Die 2E ist ein Graph, der eine Verteilung elektrischer Felder entlang einer Schnittlinie A - A' der 2D veranschaulicht. Wie in 2E gezeigt, kann ein elektrisches Feld an einer Schnittstelle zwischen der Polysiliziumverbindungsschicht 105 und der Siliziumcarbid-Driftschicht 101 bei relativ hoher Umkehrspannung reduziert werden.
  • Gemäß Ausführungsformen der vorliegenden Erfindung, die in den 3A und 3B veranschaulicht sind, kann ein Vertikal-Leistungsschaltbauteil eine Halbleiterdriftschicht 301 eines ersten Halbleitermaterials und eine Halbleiterkanalschicht 303 eines zweiten Halbleitermaterials auf der Halbleiterdriftschicht 301 beinhalten, wobei das erste und das zweite Halbleitermaterial verschieden sind. Beispielsweise kann die Halbleiterdriftschicht 301 eine epitaktisch gebildete, im Wesentlichen einkristalline SiC-Driftschicht vom Typ N sein und die Halbleiterkanalschicht 303 kann ein Stapel epitaktisch gebildeter, im Wesentlichen einkristalliner Gruppe-III-Nitrid-Halbleiterschichten 303a, 303b und 303c sein, wobei die Halbleiterschicht 303b einen Leitfähigkeitstyp gegenteilig von dem der Halbleiterschichten 303a, 303c besitzt. Gemäß einiger Ausführungsformen können die Halbleiterschichten 303a und 303c Galliumnitridschichten vom Typ N sein und die Halbleiterschicht 303b kann eine Galliumnitridschicht vom Typ P sein. Beispielsweise kann die Halbleiterschicht 303a eine relativ hoch dotierte GaN-Schicht mit einer Leitfähigkeit vom Typ N+ sein und die Halbleiterschicht 303c kann eine relativ leicht dotierte'GaN-Schicht mit einer Leitfähigkeit von Typ N- sein mit relativ hoch dotierten Kontaktregionen 317 mit einer Leitfähigkeit von Typ N+, die einen ohmschen Kontakt mit Source-/Drain-Elektroden 315 (z.B. Metall-Elektroden) vorsehen. Bei Alternativen kann die Halbleiterschicht 303a eine relativ leicht dotierte GaN-Schicht mit einer Leitfähigkeit von Typ N-, mit einem relativ hoch dotierten Kontaktbereich mit einer Leitfähigkeit vom Typ N+ benachbart in der Halbleiterverbindungsschicht 305 und/oder einer Halbleiterschicht 303c kann eine relativ hoch dotierte GaN-Schicht mit einer Leitfähigkeit vom N+-Typ sein, sodass separate Kontaktbereiche 317 nicht notwendig sind.
  • Die Halbleiterverbindungsschicht 305 kann eine Schicht aus einem dritten Halbleitermaterial wie etwa polykristallinem Silizium vom Typ N (Polysilizium), elektrisch gekoppelt zwischen der Halbleiterdriftschicht 301 und der Halbleiterschicht 303a sein. Ein hoch dotierter Kontaktbereich 301a vom Typ N+ einer Halbleiter-Driftschicht 301 kann ein elektrisches Koppeln zwischen der SiC-Halbleiter-Driftschicht 301 und der Polysiliziumverbindungsschicht 305 unterstützen. Demgemäß kann eine Dotierkonzentration des Kontaktbereichs 301a wesentlich größer als eine Dotierkonzentration der Halbleiter-Driftschicht 301 sein. Wie in den 3A und 3B gezeigt, können sich Abschnitte der Halbleiter-Driftschicht 301 zwischen Abschnitte des Kontaktbereichs 301a zu der Kontaktverbindungsschicht 305 erstrecken. Gemäß anderen Ausführungsformen der vorliegenden Erfindung können der Kontaktbereich 301a und die Blockierbereiche 307 die Driftschicht 301 und die Verbindungsschicht 305 vollständig separieren.
  • Die Halbleiterdrift- und -verbindungsschichten 301 und 305 sowie die Halbleiterschichten 303a und 303c können den gleichen Leitfähigkeitstyp besitzen (z.B. Typ N für ein N-Kanalbauteil). Zusätzlich kann ein Halbleiterblockierbereich 307 zwischen den Halbleiterdrift- und -kanalschichten 301 und 303 vorgesehen sein. Darüber hinaus kann der Halbleiterblockierbereich 307 und die Halbleiterschicht 303b einen Leitfähigkeitstyp besitzen (z.B. Typ P für ein N-Kanalbauteil) gegenteilig zu dem der Halbleiter-Driftschicht 301, der Halbleiterverbindungsschicht 305 und den Halbleiterschichten 303a und 303b. Beispielsweise können die Halbleiter-Driftschicht 301, die Verbindungsschicht 305 und die Halbleiterschichten 303a und 303c eine Leitfähigkeit vom Typ N besitzen und der Halbleiterblockierbereich 307 und die Halbleiterschicht 303b können eine Leitfähigkeit vom Typ P besitzen. Insbesondere kann der Halbleiterblockierbereich 307 eine hoch dotierte Schicht aus Siliziumcarbid vom Typ P+ sein. Lediglich beispielhaft die Halbleiterdriftschicht 303 vom Typ N als ein Oberflächenabschnitt eines SiC-Substrats und/oder als eine epitaktisch gebildete SiC-Schicht vorgesehen sein und ein hoch dotierter Kontaktbereich 301a vom Typ N+ und ein hoch dotierter Halbleiterblockierbereich vom Typ P+ können durch Dotieren (z.B. Implantieren) von Abschnitten des SiC-Substrats/-Schicht einschließlich der Driftschicht 301 mit entsprechenden Dotierstoffen vom Typ N und vom Typ P gebildet sein. Die Halbleiterdriftschicht 301, der Halbleiterblockierbereich 307 und der hoch dotierte Kontaktbereich 301a vom Typ N+ können somit alle in einer SiC-Schicht / einem SiC-Substrat beziehungsweise mehreren davon gebildet sein.
  • Eine relativ dünne Gate-Isolierschicht 311 (z.B. eine SiliziumOxid-Schicht, eine Silizium-Nitrid-Schicht, etc.) können auf einer Halbleiterverbindungsschicht 305 entlang freigelegter Ränder der Kanalschicht 303 und auf Oberflächenabschnitten einer Kanalschicht 303 gegenüber der Halbleiterdriftschicht 301 vorgesehen. Eine Gate-Elektrode 309 (z.B. eine Metall- und/oder eine dotierte Polysilizium-Elektrode) können auf der Gate-Isolierschicht 311 gegenüber der Kanalschicht 303 vorgesehen sein. Insbesondere können die Gate-Isolierschicht 311 und die Gate-Elektrode 309 benachbart der Halbleiterschicht 303b vom Typ P vorgesehen sein, um eine Leitfähigkeit durch die Halbleiterschicht 303b vom Typ P zwischen den Halbleiterschichten 303a und 303c vom Typ N in Antwort auf ein elektrisches Signal modelliert werden, das an die Gate-Elektrode 309 angelegt wird. Der Transistor der 3A und 3B kann normal ausgestaltet sein und eine positive Vorspannung kann auf die Gate-Elektrode 309 angelegt sein, um einen Kanal mit einer Leitfähigkeit vom Typ N entlang eines Randes der Halbleiterschicht 3Ö3b vom Typ P (benachbart der Gate-Elektrode 309) zwischen den Halbleiterschichten 303a und 303c vom Typ N zu erzeugen, um dadurch den Transistor einzuschalten. Die Halbleiterschicht 303b vom Typ P kann somit als ein Kanalbereich zwischen den Halbleiterschichten 303a und 303c vom Typ N dienen, die als Source-/Drain-Regionen einer UMOS-Transistorstruktur (UMOS = U-Type Metal Oxide Semiconductor / Metalloxidhalbleiter vom Typ U).
  • Die Source-/Drain-Elektroden 315 (z.B. Metallelektroden) können auf einer Halbleiterkanalschicht 303 (beabstandet von der Gate-Elektrode 309) vorgesehen sein und die relativ hoch dotierten Source-Kontaktbereiche 317 vom Typ N+ können einen ohmschen Kontakt zwischen den Source-/Drain-Elektroden 315 und der Halbleiterschicht 303c vom Typ N vorsehen. Zusätzlich können eine Source-/Drain-Elektrode 319 (z.B. eine Metallelektrode) auf der Halbleiter-Driftschicht 301 gegenüberliegend den Source-/Drain-Elektroden 315 vorgesehen sein, sodass ein vertikaler Leitungspfad zwischen den Source-/Drain-Elektroden 315 und der Source-/Drain-Elektrode 319 definiert wird. Dementsprechend kann ein elektrisches Signal, das an eine Gate-Elektrode 309 angelegt wird, dazu verwendet werden, eine elektrische Leitfähigkeit zu modellieren und somit einen elektrischen Strom zwischen den Source-/Drain-Elektroden 315 und den Source-/Drain-Elektroden 319.
  • Zusätzlich kann eine hoch dotierte Halbleiterkontaktschicht 321 vom N+-Typ zwischen der Halbleiterdriftschicht 301 und der Source-/Drain-Elektrode 319 vorgesehen sein, um einen ohmschen Kontakt zwischen der Source-/Drain-Elektrode 319 vorzusehen. Die Kontaktschicht 321 kann durch Dotieren (z.B. Implantieren) von Dotierstoffen in eine Rückseite einer SiC-Driftschicht 301 gebildet werden. Gemäß anderen Ausführungsformen der vorliegenden Erfindung kann die Halbleiterkontaktschicht 312 vom N+-Typ ein SiC-Substrat vom N+ -Typ sein und die Driftschicht 301 kann epitaktisch auf der Kontaktschicht 321 gebildet sein. Gemäß anderen Ausführungsformen der vorliegenden Erfindung kann die Kontaktschicht 321 eine hoch dotierte Halbleiterschicht vom P+-Typ sein.
  • Bei einem N-Kanalbauteil, wie es oben erläutert ist (mit Halbleiterschichten 303a und 303c, einer Verbindungsschicht 305 und einer Driftschicht 301 vom Typ N) können beispielsweise die Elektroden 301 Source-Elektroden und die Elektrode 319 kann eine Drain-Elektrode sein. Darüber hinaus kann eine positive Spannung an die Drain-Elektrode 319 angelegt werden und die Source-Elektroden 315 können auf Masse gelegt sein. Durch Anlegen einer positiven Vorspannung an die Gate-Elektrode 309 kann ein elektrischer Strom von der Drain-Elektrode 319 durch die SiC-Halbleiterschichten 321, 301, 301a, durch die Polysilizium-Verbindungsschicht 305, durch die Gruppe-III-Nitrid-Halbleiterschichten 303a, 303b und 303c und durch die Kontaktbereiche 317 zu den Source-Elektroden 315 fließen. Durch das auf Masse legen der Gate-Elektrode 309 (und/oder durch Anlegen einer negativen Vorspannung an die Gate-Elektrode 309) kann ein PNP-Übergang, der durch die Halbleiterschichten 303a, 303b und 303c definiert wird, einen Pfad des elektrischen Stroms zwischen der Drain-Elektrode 319 und den Source-Elektroden 315 blockieren.
  • Der Halbleiter-Blockierbereich 307 (mit einer Leitfähigkeit vom Typ P) kann eine vergrößerte Kapazität für eine Spannungsblockierung zur Verfügung stellen, wenn der Transistor abgeschaltet ist. Bei einer sich vergrößernden Magnitude einer positiven Spannung, die an die Drain-Elektrode 319 angelegt wird, kann beispielsweise sich eine vergrößerte Verarmung eines umgekehrt vorgespannten P-N-Übergangs zwischen der Driftschicht 301 vom Typ N und des Blockierbereichs 307 vom Typ P ergeben. Während ein N-Kanalbauteil lediglich beispielhaft erläutert wurde, können gegenteilige Leitfähigkeitstypen der Halbleiterschichten verwendet werden, um ein P-Kanalbauteil mit Elektroden 315 als Drain-Elektroden und mit der Drain-Elektrode 319 als Source-Elektrode anzugeben.
  • Wie oben erläutert, können die Siliziumcarbid-Halbleiterschichten 321, 301, 307 und 301a unter Verwendung einer epitaktischen Abscheidung auf einem und/oder Dotieren (z.B. Implantieren) eines SiC-Substrats / einer SiC-Schicht gebildet werden. Darüber hinaus kann ein beliebiges Substrat während der Herstellung teilweise entfernt oder vollständig entfernt werden, sodass lediglich epitaktisch gebildete Schichten von SiC verbleiben. Die Halbleiter-Gruppe-III-Nitrid-Kanalschicht 303 kann unter Verwendung einer epitaktischen Abscheidung auf den Siliziumcarbid-Schichten gebildet werden und strukturiert werden, um Abschnitte des Kontaktbereichs 301a und/oder der Drift-Schicht 301 freizulegen. Die hoch dotierte Polysiliziumverbindungsschicht 303 vom N+-Typ kann auf freigelegten Abschnitten des Kontaktbereichs 301a und/oder der Driftschicht 301 gebildet werden. Die hoch dotierten Kontaktbereiche 317 vom N+-Typ können durch Dotieren (z.B. Implantieren) der Halbleiterschicht 303a vor dem Strukturieren der Kanalschicht 303, nach dem Bilden der Verbindungsschicht 303 oder zwischen dem Strukturieren der Kanalschicht 303 und dem Bilden der Verbindungsschicht 305 gebildet werden.
  • Obwohl nicht wie in den 3A und 3B gezeigt, kann ein hoch dotierter Kontaktbereich vom N+-Typ der Halbleiterschicht 303a einen ohmschen Kontakt zwischen der Halbleiterschicht 303a und der Polysiliziumverbindungsschicht 305 vorsehen. Beispielsweise kann ein relativ hoch dotierter Kontaktbereich vom N+-Typ der Halbleiterschicht 303a benachbart dem Blockierbereich 307 vorgesehen sein und ein relativ leicht dotierter Bereich vom Typ N der Halbleiterschicht 303a kann benachbart der Halbleiterschicht 303b vorgesehen sein. Die Gate-Isolierschicht 311, die Gate-Elektrode 309 und die Source-/Drain-Elektroden 315 und 319 können nach dem Bilden der Kanalschicht 303 und der Polysiliziumverbindungsschicht 305 gebildet sein. Gemäß einigen Ausführungsformen der vorliegenden Erfindung kann die Polysiliziumverbindungsschicht 305 vor dem Bilden der Kanalschicht 303 gebildet sein.
  • Durch das Verwenden von hoch dotiertem Polysilizium vom N+-Typ für die Verbindungsschicht 305 kann ein ohmscher Kontakt zwischen der Gruppe-III-Nitrid-Halbleiterschicht 303a und der SiC-Driftschicht 301 vorgesehen sein. Eine derartige Polysiliziumverbindungsschicht 305 kann somit in der Mitte des Prozesses ohne das Erzeugen signifikanter Kontamination und/oder ohne eine Verschlechterung während nachfolgender thermischer Prozesse/Vorgänge gebildet sein. In anderen Worten ausgedrückt, kann die Polysiliziumverbindungsschicht 305 kompatibel mit nachfolgenden Vorgängen sein, die dazu verwendet werden, die Kanalschicht 303, die Kontaktbereiche 317, die Isolierschicht 311, die Gate-Elektrode 309 und/oder die Source-/Drain-Elektroden 315 und/oder 319 zu bilden.
  • Gemäß Ausführungsformen der vorliegenden Erfindung, die in den 4A und 4B veranschaulicht sind, kann ein Vertikal-Leistungsschaltbauteil eine Halbleiterdriftschicht 401 eines ersten Halbleitermaterials und eine Halbleiterkanalschicht 403 eines zweiten Halbleitermaterials auf der Halbleiterdriftschicht 401 beinhalten, wobei das erste und das zweite Halbleitermaterial verschieden sind. Beispielsweise kann die Halbleitertreffschicht 401 eine epitaktisch gebildete, im Wesentlichen einkristalline SiC-Driftschicht vom Typ N sein und die Halbleiterkanalschicht 403 kann eine epitaktisch gebildete, im Wesentlichen einkristalline Gruppe-III-Nitrid-Halbleiterschicht mit einem Leitfähigkeitstyp sein, der gegenteilig zu dem der Driftschicht 401 ist. Gemäß einigen Ausführungsformen kann die Kanalschicht 403 eine relativ leichte dotierte Gallium-Nitridschicht vom Typ P sein. Zusätzlich können die Kontakte 403a und 403b relativ stark dotierte Bereiche mit einer Leitfähigkeit von Typ N+ sein, die einen Kanal dazwischen definieren und ein einen ohmschen Kontakt mit den Source-/Drain-Elektroden 415 (zum Beispiel Metallelektroden) beziehungsweise eine Polysiliziumverbindungsschicht 405 vorsehen. Zusätzlich können die Kontaktbereiche 403a und/oder 403b relativ hoch dotierte Bereiche von Typ N+ beinhalten, um einen ohmschen Kontakt mit den Source-/Drain-Elektroden 415 und/oder der Polysiliziumverbindungsschicht zur Verfügung zu stellen und relativ leicht dotierte Bereiche von Typ N, um einen gewünschten Übergang mit der Kanalschicht 403 vom Typ P zur Verfügung zu stellen.
  • Die Halbleiterverbindungsschicht 405 kann eine Schicht eines dritten Halbleitermaterials, wie etwa eines polykristallinen Siliziums vom Typ N (Polysilizium) sein, elektrisch gekoppelt zwischen die Halbleiterdriftschicht 401 und den Halbleiterkontaktbereich 403b. Der hochdotierte Kontaktbereich 401a von Typ N+ der Halbleiterdriftschicht 401 kann ein elektrisches Koppeln zwischen der SiC-Halbleiterdriftschicht 401 und der Polysiliziumverbindungsschicht 405 unterstützen. Dem entsprechend kann eine Dotierkonzentration des Kontaktbereichs 401a wesentlich größer als eine Dotierkonzentration der Halbleiterdriftschicht 401 sein. Wie in den 4A und 4B gezeigt können sich Abschnitte der Halbleiterdriftschicht 401 zwischen Abschnitte des Kontaktbereichs 401a zu der Kontaktverbindungsschicht 404 erstrecken. Gemäß anderer Ausführungsformen der vorliegenden Erfindung können der Kontaktbereich 401a und die Blockierbereiche 407 die Driftschicht 401 und die Verbindungsschicht 405 vollständig separieren.
  • Die Halbleiterdrift- und -verbindungsschichten 401 und 405 sowie die Kontaktbereiche 403a und 403c können den gleichen Leitfähigkeitstyp besitzen (zum Beispiel ein Typ N für ein N-Kanalbauteil). Zusätzlich kann ein Halbleiterblockierbereich 407 zwischen den Halbleiterdrift- und -kanalschichten 401 und 403 vorgesehen sein. Darüber hinaus kann ein Halbleiterblockierbereich 407 und die Kanalschicht 403 einen Leitfähigkeitstyp (zum Beispiel Typ P für ein N-Kanalbauteil) besitzen, der gegenteilig zu dem der Halbleiterdriftschicht 401 der Halbleiterverbindungsschicht 405 und den Kontaktbereichen 403a und 403b ist. Beispielsweise kann die Halbleiterdriftschicht 401, die Verbindungsschicht 405 und die Kontaktbereiche 403a und 403b eine Leitfähigkeit von Typ N besitzen und der Halbleiterblockierbereich 407 und die Kanalschicht 403 können eine Leitfähigkeit von Typ P besitzen. Insbesondere kann der Halbleiterblockierbereich 407 eine hoch dotierte Schicht vom Typ P+ aus Siliziumcarbid sein. Lediglich beispielhaft kann eine Halbleiterdriftschicht 401 vom Typ N als ein Oberflächenabschnitt eines SiC-Substrats oder als eine epitaktisch gebildete SiC-Schicht vorgesehen sein und der hoch dotierte Kontaktbereich 401a von Typ N+ und der hoch dotierte Halbleiterblockierbereich 407 von Typ P+ können durch Dotieren (zum Beispiel Implantieren) von Abschnitten des SiC-Substrats / der SiC-Schicht einschließlich der Driftschicht 401 mit entsprechenden Dotierstoffen vom Typ N und vom Typ P gebildet sein. Die Halbleiterdriftschicht 401, der Halbleiterblockierbereich 401 und der hoch dotierte Kontaktbereich 401a vom Typ N+ können somit alle in einer oder mehreren SiC-Schichten / SiC-Substraten gebildet sein.
  • Eine relativ dünne Gateisolierschicht 411 (zum Beispiel eine Siliziumoxidschicht, eine Siliziumnitridschicht, etc.) können auf Abschnitten der Kanalschicht 403 zwischen den Kontaktbereichen 403a und 403b vorgesehen sein und eine Gateelektrode 409 (zum Beispiel eine Metall- und/oder dotierte Polysiliziumelektrode) können auf der Gateisolierschicht 411 gegenüber der Kanalschicht 403 vorgesehen sein. Insbesondere können die Gateisolierschicht 411 und die Gateelektrode 409 benachbart der Kanalschicht 403 vom Typ P vorgesehen sein, um eine Leitfähigkeit durch Oberflächenabschnitte der Kanalschicht 403 vom Typ P zwischen Kontaktbereichen 303a und 303b vom Typ N in Antwort auf ein elektrisches Signal zu modulieren, das an die Gateelektrode 409 angelegt ist. Der Transistor der 4A und 4B kann normal ausgeschaltet („normally off“) sein und eine positive Vorspannung kann an die Gateelektrode 409 angelegt sein, um einen Kanal mit einer Leitfähigkeit vom Typ N entlang einer Oberfläche der Kanalschicht 403 vom Typ P (benachbart der Gatelektrode 409) zwischen Kontaktbereichen 403a und 403b vom Typ N zu erzeugen, um dadurch den Transistor einzuschalten. Die Oberflächenabschnitte der Kanalschicht 403 vom Typ P können somit als ein Kanalbereich zwischen den Kontaktbereichen 403a und 403b vom Typ N dienen, die als Source-/Drainbereiche einer planaren MOS-Transistorstruktur (MOS = metal oxide semiconductor / Metalloxidhalbleiter) dienen. Zusätzlich kann eine relativ dicke Isolierschicht 431 (z. B. eine Siliziumoxidschicht, eine Siliziumnitridschicht, etc.) die Gateelektrode 409 und die Polysiliziumverbindungsschicht 403 trennen.
  • Relativ hoch dotierte Sourcekontaktbereiche 403a vom Typ N+ können einen ohmschen Kontakt mit Source-/Drainelektroden 415 vorsehen. Zusätzlich kann eine Source-/Drainelektrode 419 (z. B. eine Metallelektrode) auf der Halbleiterdriftschicht 401 gegenüber den Source-/Drainelektroden 415 vorgesehen sein, so dass ein vertikaler Leitungspfad zwischen den Source-/Drainelektroden 415 und Source-/Drainelektroden 419 definiert wird. Dem entsprechend kann ein elektrisches Signal, das an die Gateelektrode 409 angelegt wird, dazu verwendet werden, eine elektrische Leitfähigkeit und somit einen elektrischen Strom zwischen der Source-/Drainelektroden 419 und den Source-/Drainelektroden 419 zu modulieren.
  • Zusätzlich kann eine hoch dotierte Halbleiterkontaktschicht 421 vom Typ N+ zwischen der Halbleiterdriftschicht 401 und der Source-/Drainelektrode 419 vorgesehen sein, um einen ohmschen Kontakt mit der Source-/Drainelektrode 419 vorzusehen. Die Kontaktschicht 421 kann durch Dotieren (z. B. Implantieren) von Dotierstoffen in eine Rückseite einer SiC-Driftschicht 401 gebildet sein. Gemäß anderer Ausführungsformen der vorliegenden Erfindung kann eine Halbleiterkontaktschicht 421 vom Typ N+ ein SiC-Substrat vom Typ N+ sein und die Driftschicht 401 kann epitaktisch auf der Kontaktschicht 421 gebildet sein. Gemäß anderer Ausführungsformen der vorliegenden Erfindung kann die Kontaktschicht 421 eine hoch dotierte Halbleiterschicht vom Typ P+ sein.
  • Bei einem N-Kanalbauteil, wie oben erläutert (mit Kontaktbereichen 403a und 403b, eine Verbindungsschicht 405 und einer Driftschicht 401 vom Typ N) können beispielsweise Elektroden 415 Source-Elektroden und die Elektrode 419 kann eine Drain-Elektrode sein. Darüber hinaus kann eine positive Spannung an die Drain-Elektrode 419 angelegt sein und die Source-Elektroden 415 können auf Masse gelegt sein. Durch Anlegen einer positiven Vorspannung an die Gateelektrode 409 kann ein elektrischer Strom von der Drainelektrode 419 durch die SiC-Halbleiterschicht 421, 401, 401a, durch die Polysiliziumverbindungsschicht 405 und durch die Gruppe-III-Nitrid-Halbleiterschichten 403, 403a und 403b zu den Sourceelektroden 415 fließen. Durch das auf Masse legen der Gateelektrode 409 (und/oder durch Anlegen einer negativen Vorspannung an die Gateelektrode 409) kann ein P-N-Übergang, der durch den Kontaktbereich 403a, die Kanalschicht 403 und den Kontaktbereich 403b definiert ist, einen Pfad aus elektrischem Strom zwischen der Drainelektrode 419 und den Sourcelektroden 415 blockieren.
  • Der Halbleiterblockierbereich 407 (mit einer Leitfähigkeit vom Typ N) kann eine vergrößerte Kapazität für eine Verspannungsblockierung vorsehen, wenn der Transistor ausgeschaltet ist. Eine sich vergrößernde Amplitude einer positiven Spannung, die an die Drainelektrode 419 angelegt ist, kann beispielsweise zu einer vergrößerten Verarmung eines umgekehrt vorgespannten P-N-Übergangs zwischen der Driftschicht 401 vom Typ N und dem Blockierbereich 407 vom Typ P führen. Während ein N-Kanalbauteil lediglich beispielhaft erläutert wurde, können umgekehrte Leitfähigkeitstypen der Halbleiterschicht dazu verwendet werden, um ein P-Kanalbauteil mit Elektroden 415 als Drainelektroden mit der Elektrode 419 als Sourcelektrode vorgesehen sein.
  • Wie oben erläutert, können die Siliziumcarbid-Halbleiterschichten 421, 401, 407 und 401a unter Verwendung epitaktischer Abscheidung auf einem und/oder durch eine Dotierung (z.B. Implantieren) eines SiC-Substrats / einer SiC-Schicht gebildet werden. Darüber hinaus kann ein beliebiges Substrat während der Herstellung teilweise entfernt oder vollständig entfernt werden, sodass lediglich epitaktisch gebildete Schichten von SiC verbleiben. Die Halbleiter-Gruppe-III-Nitrid-Kanalschicht 303 kann unter Verwendung epitaktischer Abscheidung auf den Siliziumcarbidschichten gebildet werden und strukturiert werden, um Abschnitte des Kontaktbereiches 401a und/oder der Drift-Schicht 401 freizulegen. Die hoch dotierte Polysiliziumverbindungsschicht 405 vom Typ N+ kann auf freigelegten Abschnitten des Köntaktbereichs 401a und/oder der Drift-Schicht 401 gebildet sein. Die hoch dotierten Kontaktbereiche 403a und 403b vom Typ N+ können durch Dotieren (z.B. Implantieren) der Halbleiterschicht 403 vor dem Strukturieren der Kanalschicht 303, nach dem Bilden der Verbindungsschicht 405 oder zwischen dem Strukturieren der Kanalschicht 403 und dem Bilden der Verbindungsschicht 405 gebildet werden.
  • Die Gate-Isolierschicht 411, die Isolierschicht 431, die Gate-Elektrode 409 und die Source-/Drain-Elektroden 415 und 419 können nach dem Bilden der Kanalschicht 403 und der Polysiliziumverbindungsschicht 405 gebildet sein. Gemäß anderer Ausführungsformen der vorliegenden Erfindung kann die Polysiliziumverbindungsschicht 405 vor dem Bilden der Kanalschicht 403 gebildet sein.
  • Durch Verwenden von hoch dotiertem Polysilizium vom Typ N+ für die Verbindungsschicht 405 kann ein ohmscher Kontakt zwischen Gruppe-III-Nitrid-Halbleiterschicht 403a und der SiC-Drift-Schicht 401 gebildet sein. Eine derartige Polysiliziumverbindungsschicht 405 kann somit in der Mitte des Prozesses ohne das Erzeugen signifikanter Kontamination und/oder ohne ein Verschlechtern während nachfolgender thermischer Prozesse/Vorgänge gebildet sein. In anderen Worten ausgedrückt kann die Polysiliziumverbindungsschicht 405 kompatibel mit nachfolgenden Vorgängen sein, die dazu verwendet werden, die Kanalschicht 403, die Kontaktbereiche 403a und 403b, die Isolierschicht 401, die Gate-Elektrode 409 und/oder die Source-/Drain-Elektroden 405 und/oder 419 zu bilden.
  • Gemäß Ausführungsformen der vorliegenden Erfindung kann die Kanalmobilität vergrößert werden (verglichen mit einer Inversionskanalschicht in einem SiC-Metalloxidhalbleiter-Feldeffekttransistor) durch Verwenden einer Gruppe-III-Nitrid-Halbleiterkanalschicht. Dementsprechend kann ein On-Widerstand reduziert und die Transkonduktanz verbessert werden. Durch Vorsehen einer Drift-Schicht eines Halbleitermaterials mit großer Bandlücke wie etwa Siliziumcarbid kann die Hochspannungsblockierkapazität verbessert werden, die Schaltgeschwindigkeit erhöht werden und/oder die Fähigkeiten zum Betrieb bei hohen Temperaturen verbessert werden.
  • Bei jeder der 1A und 1B, 3A und 3B sowie 4A und 4B ist eine einzelne Einheitszelle zur leichteren Veranschaulichung gezeigt. Man wird einsehen, dass jedoch ein Transistor gemäß Ausführungsformen der vorliegenden Erfindung eine Mehrzahl von Einheitszellen (angeordnet in Reihen und Spalten) auf einem einzelnen Substrat beinhalten kann, wobei die Mehrzahl der Einheitszellen eine gleiche Drain-Elektrode, eine gleiche Drift-Schicht, einen gleichen Blockierbereich und eine gleiche Kanalschicht teilen und wobei die Mehrzahl der Einheitszellen elektrisch gekoppelte Gate-Elektroden aufweisen. Durch Vorsehen einer Mehrzahl derartiger elektrisch paralleler Einheitszellen in einem einzelnen Bauteil kann sich die Stromkapazität erhöhen. Darüber hinaus kann die Kanalschicht die Polysiliziumverbindungsschicht jeder Einheitszelle umgeben und der Blockierbereich kann den Kontaktabschnitt der Drift-Schicht jeder Einheitszelle umgeben. Mit anderen Worten ausgedrückt können die Querschnittsansichten der 1A, 3A und 4A sowohl horizontale als auch vertikale Querschnittsansichten von zentralen Abschnitten der entsprechenden Draufsichten der 1B, 3B und 4B veranschaulichen.
  • Wie hierin verwendet bezieht sich der Begriff vertikal auf eine Richtung des Stromflusses zwischen gegenüberliegenden Oberflächen des Transistors. Bei einem Vertikal-Feldeffekttransistor beispielsweise sind Source- und Drain-Elektroden auf gegenüberliegenden Oberflächen des Transistors vorgesehen. Im Gegensatz dazu sind Source-, Drain- und Gate-Elektroden eines Horizontal-Feldeffekttransistors alle auf der gleichen Oberfläche des Bauteils.

Claims (21)

  1. Transistor, umfassend: eine Halbleiterdriftschicht (101) eines ersten Halbleitermaterials; eine Halbleiterkanalschicht (103) auf der Halbleiterdriftschicht, wobei die Halbleiterkanalschicht (103) ein zweites Halbleitermaterial verschieden von dem ersten Halbleitermaterial umfasst; eine Verbindungsschicht (105), die elektrisch zwischen die Halbleiterdriftschicht (101) und die Halbleiterkanalschicht (103) gekoppelt ist, wobei die Verbindungsschicht (105) ein drittes Material verschieden von dem ersten und dem zweiten Halbleitermaterial umfasst; und eine Steuerelektrode (109) auf der Halbleiterkanalschicht (103), dadurch gekennzeichnet, dass das dritte Material ein polykristallines Halbleitermaterial umfasst.
  2. Transistor nach Anspruch 1, wobei das erste und das zweite Halbleitermaterial ein im Wesentlichen einkristallines Halbleitermaterial umfassen.
  3. Transistor nach Anspruch 1, wobei das erste Halbleitermaterial Siliziumcarbid umfasst, wobei das zweite Halbleitermaterial ein Gruppe-III-Nitrid umfasst und wobei das dritte Material Silizium umfasst.
  4. Transistor nach Anspruch 1, wobei die Verbindungsschicht (105) eine Halbleiterverbindungsschicht umfasst und wobei die Halbleiterdriftschicht (101) und die Halbleiterverbindungsschicht einen ersten Leitfähigkeitstyp besitzen, wobei der Transistor ferner umfasst: einen Halbleiterblockierbereich (107) zwischen der Halbleiterkanalschicht (103) und der Halbleiterdriftschicht (101) wobei der Halbleiterblockierbereich (107) einen zweiten Leitfähigkeitstyp verschieden von dem ersten Leitfähigkeitstyp besitzt.
  5. Transistor nach Anspruch 4, wobei die Halbleiterdriftschicht (101) und der Halbleiterblockierbereich (107) das erste Halbleitermaterial umfassen.
  6. Transistor nach Anspruch 1, wobei die Halbleiterkanalschicht (103) einen Stapel aus Halbleiterschichten (103a, 103b, 103c) beinhaltet, die einen Heteroübergang definieren, um ein zweidimensionales Elektronengas vorzusehen, wobei die Halbleiterkanalschicht (103) zwischen der Steuerelektrode (109) und der Driftschicht (101) ist und wobei die Steuerelektrode (109) so eingerichtet ist, dass sie eine Leitfähigkeit des zweidimensionalen Elektronengases in Antwort auf ein elektrisches Signal moduliert, das an die Steuerelektrode (109) angelegt ist.
  7. Transistor nach Anspruch 1, wobei die Halbleiterdriftschicht (101) einen ersten Leitfähigkeitstyp besitzt, wobei die Halbleiterkanalschicht (103) eine erste, eine zweite und eine dritte Halbleiterschicht beinhaltet, wobei die erste und die dritte Halbleiterschicht den ersten Leitfähigkeitstyp besitzen, wobei die zweite Halbleiterschicht einen zweiten Leitfähigkeitstyp verschieden von dem ersten Leitfähigkeitstyp besitzt, wobei die zweite Halbleiterschicht zwischen der ersten und der dritten Halbleiterschicht ist, wobei die erste Halbleiterschicht zwischen der zweiten Halbleiterschicht und der Halbleiterdriftschicht ist, wobei die erste Halbleiterschicht elektrisch an die Verbindungsschicht (105) gekoppelt ist, wobei die Steuerelektrode (109) benachbart einem Rand der zweiten Halbleiterschicht ist und wobei die Steuerelektrode so eingerichtet ist, dass sie eine Leitfähigkeit der zweiten Halbleiterschicht in Antwort auf ein elektrisches Signal moduliert, das an die Steuerelektrode (109) angelegt ist.
  8. Transistor nach Anspruch 1, wobei die Halbleiterdriftschicht (101) einen ersten Leitfähigkeitstyp besitzt, wobei die Halbleiterkanalschicht (103) einen Bulkbereich mit einen zweiten Leitfähigkeitstyp verschieden von dem ersten Leitfähigkeitstyp und erste und zweite voneinander beabstandete Kontaktbereiche mit dem ersten Leitfähigkeitstyp beinhaltet, wobei der zweite Kontaktbereich elektrisch mit der Verbindungsschicht gekoppelt ist, wobei die Steuerelektrode (109) dem Bulkbereich zwischen dem ersten und dem zweiten Kontaktbereich benachbart ist, und wobei die Steuerelektrode (109) so eingerichtet ist, dass sie eine Leitfähigkeit des Bulkbereichs in Antwort auf ein elektrisches Signal moduliert, das an die Steuerelektrode (109) angelegt ist.
  9. Transistor nach Anspruch 1, wobei die Verbindungsschicht (105) eine Halbleiterverbindungsschicht umfasst, wobei die Halbleiterkanalschicht (103) einen hoch dotierten Kontaktbereich (103d) beinhaltet, der elektrisch an die Halbleiterverbindungsschicht gekoppelt ist und wobei der hoch dotierte Kontaktbereich (103d), die Halbleiterverbindungsschicht und die Halbleiterdriftschicht (101) einen gleichen Leitfähigkeitstyp besitzen.
  10. Transistor nach Anspruch 1, ferner umfassend: einen Halbleiterkontaktbereich (112) eines ersten Halbleitermaterials zwischen der Halbleiterdriftschicht (101) und der Verbindungsschicht (105) wobei die Halbleiterdriftschicht (101) und der Halbleiterkontaktbereich (112) einen gleichen Leitfähigkeitstyp besitzen und wobei eine Dotierkonzentration des Halbleiterkontaktbereichs (112) größer als eine Dotierkonzentration der Halbleiterdriftschicht (101) ist.
  11. Transistor nach Anspruch 1, ferner umfassend: eine erste gesteuerte Elektrode (115), die elektrisch an einen Abschnitt der Halbleiterkanalschicht (103) gekoppelt ist, die von der Verbindungsschicht beabstandet ist; und eine zweite gesteuerte Elektrode (119), die elektrisch an die Halbleiterdriftschicht (101) gegenüber der Halbleiterkanalschicht (103) gekoppelt ist, sodass die Halbleiterdriftschicht (101) zwischen der ersten und der zweiten gesteuerten Elektrode (115, 119) ist, wobei die Steuerelektrode (109) so eingerichtet ist, dass sie eine elektrische Leitfähigkeit der Kanalschicht (103) in Antwort auf ein elektrisches Signal moduliert, das an die Steuerelektrode (109) angelegt ist.
  12. Transistor, umfassend: eine Halbleiterdriftschicht (301) eines ersten Halbleitermaterials und mit einem ersten Leitfähigkeitstyp; einen Halbleiterblockierbereich (307) auf der Halbleiterdriftschicht (301), wobei der Halbleiterblockierbereich (307) einen zweiten Leitfähigkeitstyp verschieden von dem ersten Leitfähigkeitstyp besitzt; eine Halbleiterkanalschicht (303) auf dem Halbleiterblockierbereich (307), wobei die Halbleiterkanalschicht (303) ein zweites Halbleitermaterial verschieden von dem ersten Halbleitermaterial umfasst und wobei der Halbleiterblockierbereich (307) zwischen den Halbleiterdrift- (301) und - kanalschichten (303) ist; eine Verbindungsschicht (305), die elektrisch zwischen die Halbleiterdriftschicht (301) und die Halbleiterkanalschicht (303) gekoppelt ist und wobei die Verbindungsschicht (305) ein drittes Material verschieden von dem ersten und zweiten Halbleitermaterial umfasst; eine erste gesteuerte Elektrode (315), die elektrisch mit einem Abschnitt der Halbleiterkanalschicht (303) gekoppelt ist, die von der Verbindungsschicht (305) beabstandet ist; eine zweite gesteuerte Elektrode (319), die elektrisch an die Halbleiterdriftschicht (301) gegenüber der Halbleiterkanalschicht (303) gekoppelt ist, sodass die Halbleiterdriftschicht (301) zwischen der ersten (315) und der zweiten (319) gesteuerten Elektrode ist; und eine Steuerelektrode (309) auf der Halbleiterkanalschicht (303) zwischen der ersten gesteuerten Elektrode (315) und der Verbindungsschicht (305), wobei die Steuerelektrode (309) so eingerichtet ist, dass sie eine elektrische Leitfähigkeit in Antwort auf ein elektrisches Signal moduliert, das an die Steuerelektrode (309) angelegt ist dadurch gekennzeichnet, dass das dritte Material ein polykristallines Halbleitermaterial umfasst.
  13. Transistor nach Anspruch 12, wobei die Halbleiterkanalschicht (303) einen Stapel aus Halbleiterschichten (303a, 303b, 303c) beinhaltet, die einen Heteroübergang definieren, um ein zweidimensionales Elektronengas vorzusehen, wobei die Steuerelektrode (309) so eingerichtet ist, dass sie eine Leitfähigkeit des zweidimensionalen Elektronengases in Antwort auf ein elektrisches Signal moduliert, das an die Steuerelektrode (309) angelegt ist.
  14. Transistor nach Anspruch 12, wobei die Halbleiterdriftschicht (301) einen ersten Leitfähigkeitstyp besitzt, wobei die Halbleiterkanalschicht (303) eine erste, eine zweite und eine dritte Halbleiterschicht beinhaltet, wobei die erste und dritte Halbleiterschicht den ersten Leitfähigkeitstyp besitzen, wobei die zweite Halbleiterschicht einen zweiten Leitfähigkeitstyp verschieden von dem ersten Leitfähigkeitstyp besitzt, wobei die zweite Halbleiterschicht zwischen der ersten und der dritten Halbleiterschicht ist, wobei die erste Halbleiterschicht zwischen der zweiten Halbleiterschicht und der Halbleiterdriftschicht (301) ist und wobei die erste Halbleiterschicht elektrisch an die Verbindungsschicht (305) gekoppelt ist und wobei die Steuerelektrode (309) so eingerichtet ist, dass sie eine Leitfähigkeit der zweiten Halbleiterschicht in Antwort auf ein elektrisches Signal moduliert, das an die Steuerelektrode (309) angelegt ist.
  15. Transistor nach Anspruch 12, wobei die Halbleiterkanalschicht (303) einen Bulkbereich mit dem zweiten Leitfähigkeitstyp beinhaltet und die erste und die zweite voneinander beabstandeten Kontaktbereiche den ersten Leitfähigkeitstyp besitzen, wobei der zweite Kontaktbereich elektrisch mit der Verbindungsschicht gekoppelt ist und wobei die Steuerelektrode (309) so eingerichtet ist, dass sie eine Leitfähigkeit des Bulkbereichs in Antwort auf ein elektrisches Signal moduliert, das an die Steuerelektrode (309) angelegt ist.
  16. Transistor, umfassend: eine Siliziumcarbid-Driftschicht (401), die einen ersten Leitfähigkeitstyp besitzt; eine Gruppe-III-Nitrid-Kanalschicht (403) auf der Siliziumcarbid-Driftschicht (401); eine erste gesteuerte Elektrode (415), die elektrisch an einen Abschnitt der Gruppe-III-Nitrid-Kanalschicht (403) gekoppelt ist; eine zweite gesteuerte Elektrode (419), die elektrisch an die Siliziumcarbid-Driftschicht (401) gegenüber der Gruppe-III-Nitrid-Kanalschicht (403) gekoppelt ist, sodass die Siliziumcarbid-Driftschicht (401) zwischen der ersten (415) und der zweiten (419) gesteuerten Elektrode ist; und eine Steuerelektrode (409) auf der Gruppe-III-Nitrid-Kanalschicht (403), einen Halbleiterblockierbereich (407) zwischen der Siliziumcarbid-Driftschicht (401) und der Gruppe-III-Nitrid-Kanalschicht (403), wobei der Halbleiterblockierbereich (407) einen zweiten Leitfähigkeitstyp verschieden von dem ersten Leitfähigkeitstyp besitzt; und eine Verbindungsschicht (405), die elektrisch zwischen die Siliziumcarbid-Driftschicht (401) und die Gruppe-III-Nitrid-Kanalschicht (403) gekoppelt ist, wobei die Verbindungsschicht (405) ein Material verschieden von dem Gruppe-III-Nitrid der Kanalschicht (403) und verschieden von dem Siliziumcarbid umfasst, dadurch gekennzeichnet, dass die Verbindungsschicht (405) einen ohmschen Kontakt zwischen der Gruppe-III-Nitrid-Kanalschicht (403) und der Siliziumcarbid-Driftschicht (401) bereitstellt.
  17. Transistor nach Anspruch 16, wobei der Halbleiterblockierbereich (407) einen Siliziumcarbid-Blockierbereich umfasst und wobei die Verbindungsschicht (405) ein polykristallines Halbleitermaterial umfasst.
  18. Vertikal-Transistor mit hoher Elektronenmobilität (HEMT), umfassend: eine Halbleiterdriftschicht (401), die eine Siliziumcarbid-Driftschicht (401) umfasst; eine Halbleiterkanalschicht (403) auf Halbleiterdriftschicht, wobei die Halbleiterkanalschicht (403) einen Stapel Halbleiterschichten (403a, 403b, 403c) beinhaltet, die einen Heteroübergang definieren, um ein zweidimensionales Elektronengas vorzusehen wobei die Halbleiterkanalschicht (403) eine Gruppe-III-Nitrid-Kanalschicht umfasst; eine erste gesteuerte Elektrode (415), die elektrisch an einen Abschnitt der Halbleiterkanalschicht (403) gekoppelt ist; eine zweite gesteuerte Elektrode (419), die elektrisch an die Halbleiterdriftschicht (401) gegenüber der Halbleiterkanalschicht (403) gekoppelt ist, sodass die Halbleiterdriftschicht (401) zwischen der ersten (415) und der zweiten (419) gesteuerten Elektrode ist; und eine Steuerelektrode (409) auf der Halbleiterkanalschicht (403), wobei die Steuerelektrode (409) so eingerichtet ist, dass sie eine Leitfähigkeit des zweidimensionalen Elektronengases in Antwort auf ein elektrisches Signal moduliert, das an die Steuerelektrode (409) angelegt ist, gekennzeichnet durch eine Siliziumverbindungsschicht (405), die elektrisch zwischen die Gruppe-III-Nitrid-Kanalschicht (403) und die Siliziumcarbid-Driftschicht (401) geschaltet ist.
  19. Vertikal-HEMT nach Anspruch 18, wobei die Siliziumverbindungsschicht (405) eine polykristalline Verbindungsschicht umfasst.
  20. Vertikal-HEMT nach Anspruch 18, ferner umfassend: einen Siliziumcarbid-Blockierbereich (407) zwischen der Siliziumcarbid-Driftschicht (401) und der Gruppe-III-Nitrid-Kanalschicht (403), wobei der Siliziumcarbid-Blockierbereich (407) und die Siliziumcarbid-Driftschicht (401) gegensätzliche Leitfähigkeitstypen besitzen.
  21. Vertikal-HEMT nach Anspruch 18, wobei die Siliziumverbindungsschicht (405) und die Siliziumcarbid-Driftschicht (401) einen gleichen Leitfähigkeitstyp besitzen.
DE112010004021.4T 2009-10-13 2010-10-07 Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials Active DE112010004021B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/577,929 US9312343B2 (en) 2009-10-13 2009-10-13 Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials
US12/577,929 2009-10-13
PCT/US2010/051758 WO2011046799A1 (en) 2009-10-13 2010-10-07 Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials

Publications (2)

Publication Number Publication Date
DE112010004021T5 DE112010004021T5 (de) 2013-06-27
DE112010004021B4 true DE112010004021B4 (de) 2018-09-20

Family

ID=43854126

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010004021.4T Active DE112010004021B4 (de) 2009-10-13 2010-10-07 Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials

Country Status (4)

Country Link
US (1) US9312343B2 (de)
JP (1) JP6041139B2 (de)
DE (1) DE112010004021B4 (de)
WO (1) WO2011046799A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821061B2 (en) * 2007-03-29 2010-10-26 Intel Corporation Silicon germanium and germanium multigate and nanowire structures for logic and multilevel memory applications
US8735981B2 (en) * 2009-06-17 2014-05-27 Infineon Technologies Austria Ag Transistor component having an amorphous semi-isolating channel control layer
US8610130B2 (en) * 2009-10-30 2013-12-17 Cree, Inc. Monolithic high voltage switching devices
JP5703565B2 (ja) * 2010-01-12 2015-04-22 住友電気工業株式会社 化合物半導体装置
JP5762049B2 (ja) * 2011-02-28 2015-08-12 ルネサスエレクトロニクス株式会社 半導体装置
JP2014520405A (ja) * 2011-06-20 2014-08-21 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 電流アパーチャ垂直電子トランジスタ
US8969881B2 (en) 2012-02-17 2015-03-03 International Rectifier Corporation Power transistor having segmented gate
US8912570B2 (en) * 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US20150014706A1 (en) * 2013-07-15 2015-01-15 Laurence P. Sadwick Vertical Hetero Wide Bandgap Transistor
US20150108500A1 (en) * 2013-10-18 2015-04-23 Infineon Technologies Austria Ag Semiconductor Device and Method of Manufacturing the Same
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
KR102021887B1 (ko) * 2013-12-09 2019-09-17 삼성전자주식회사 반도체 소자
GB2534544A (en) * 2014-12-12 2016-08-03 Reinhausen Maschf Scheubeck Hybrid device
JP6265928B2 (ja) * 2015-02-18 2018-01-24 三菱電機株式会社 電力用半導体装置
DE102015212048A1 (de) * 2015-06-29 2016-12-29 Robert Bosch Gmbh Transistor mit hoher Elektronenbeweglichkeit
JP6115678B1 (ja) * 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10147813B2 (en) * 2016-03-04 2018-12-04 United Silicon Carbide, Inc. Tunneling field effect transistor
US10192976B2 (en) 2016-04-28 2019-01-29 The Trustees Of Princeton University Semiconductor quantum dot device and method for forming a scalable linear array of quantum dots
JP6905395B2 (ja) * 2017-06-16 2021-07-21 株式会社東芝 半導体装置
US10608102B2 (en) * 2017-09-29 2020-03-31 Electronics And Telecommunications Research Institute Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
US11127847B2 (en) * 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
JP7388216B2 (ja) 2020-02-04 2023-11-29 株式会社デンソー 窒化物半導体装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5200002A (en) 1979-06-15 1993-04-06 Vacuumschmelze Gmbh Amorphous low-retentivity alloy
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US20040079989A1 (en) 2002-10-11 2004-04-29 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
JP2005353877A (ja) 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置
US20060219997A1 (en) 2005-03-31 2006-10-05 Eudyna Devices Inc. Semiconductor device and fabrication method of the same
US20060244010A1 (en) 2005-04-29 2006-11-02 Saxler Adam W Aluminum free group III-nitride based high electron mobility transistors and methods of fabricating same
US20070164321A1 (en) 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including supported gate electrodes and related devices
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218216A (en) * 1987-01-31 1993-06-08 Toyoda Gosei Co., Ltd. Gallium nitride group semiconductor and light emitting diode comprising it and the process of producing the same
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
KR100199997B1 (ko) * 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
JP3153153B2 (ja) * 1997-06-19 2001-04-03 日本電気株式会社 窒化ガリウム系半導体レーザおよびその製造方法
CN100344704C (zh) * 2002-08-07 2007-10-24 大科能树脂有限公司 低蓄热性热塑性树脂组合物和成型品
JP4131193B2 (ja) 2003-04-28 2008-08-13 日産自動車株式会社 半導体装置
US7407837B2 (en) * 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
JP4974454B2 (ja) 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
US8461648B2 (en) * 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
JP2009033036A (ja) * 2007-07-30 2009-02-12 Hitachi Ltd 半導体装置及びこれを用いた電気回路装置
US8686493B2 (en) * 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
US7582922B2 (en) * 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200002A (en) 1979-06-15 1993-04-06 Vacuumschmelze Gmbh Amorphous low-retentivity alloy
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5296395A (en) 1991-05-17 1994-03-22 Apa Optics, Inc. Method of making a high electron mobility transistor
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US20040079989A1 (en) 2002-10-11 2004-04-29 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
JP2005353877A (ja) 2004-06-11 2005-12-22 Matsushita Electric Ind Co Ltd 半導体装置
US20060219997A1 (en) 2005-03-31 2006-10-05 Eudyna Devices Inc. Semiconductor device and fabrication method of the same
US20060244010A1 (en) 2005-04-29 2006-11-02 Saxler Adam W Aluminum free group III-nitride based high electron mobility transistors and methods of fabricating same
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US20070164321A1 (en) 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including supported gate electrodes and related devices

Also Published As

Publication number Publication date
JP2013507789A (ja) 2013-03-04
DE112010004021T5 (de) 2013-06-27
JP6041139B2 (ja) 2016-12-07
US20110084284A1 (en) 2011-04-14
US9312343B2 (en) 2016-04-12
WO2011046799A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
DE112010004021B4 (de) Transistoren mit Halbleiterverbindungsschichten und Halbleiterkanalschichten unterschiedlichen Halbleitermaterials
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102011052139B4 (de) Selbstsperrender Transistor, sperrendes Feldeffekttransistor-Halbleiterbauelement und Verfahren zur Bildung dafür, sowie Leistungshalbleiterbauelement und Verfahren zum Programmieren
CN1599960B (zh) 应变平衡的氮化物异质结晶体管及制造应变平衡的氮化物异质结晶体管的方法
DE102005046707B3 (de) SiC-PN-Leistungsdiode
DE102016119563B4 (de) Bidirektionale selbstsperrende Bauelemente und Schaltungen
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102009028555B4 (de) Transistor
DE102016120393A1 (de) Bidirektionales III-Nitrid-Bauelement
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE112010003113B4 (de) Halbleitervorrichtungen mit elektroden mit integrierten widerständen
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102016125865B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102016114496A1 (de) Lawinenrobuster quasi-vertikaler hemt
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112015006474T5 (de) Halbleitereinheit und Verfahren zum Herstellen einer Halbleitereinheit
DE112013002213T5 (de) Halbleitereinrichtung
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021060000

Ipc: H01L0029260000

R082 Change of representative

Representative=s name: TBK, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final