JP5142438B2 - 炭化珪素においてビアを形成する方法、及び得られるデバイスと回路 - Google Patents
炭化珪素においてビアを形成する方法、及び得られるデバイスと回路 Download PDFInfo
- Publication number
- JP5142438B2 JP5142438B2 JP2001575476A JP2001575476A JP5142438B2 JP 5142438 B2 JP5142438 B2 JP 5142438B2 JP 2001575476 A JP2001575476 A JP 2001575476A JP 2001575476 A JP2001575476 A JP 2001575476A JP 5142438 B2 JP5142438 B2 JP 5142438B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide substrate
- semiconductor device
- epitaxial layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 154
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 151
- 238000000034 method Methods 0.000 title claims description 65
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000011248 coating agent Substances 0.000 claims abstract description 5
- 238000000576 coating method Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 41
- 238000009616 inductively coupled plasma Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 9
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 8
- 239000000395 magnesium oxide Substances 0.000 claims description 8
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 3
- 229910003437 indium oxide Inorganic materials 0.000 claims 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims 2
- 229910001887 tin oxide Inorganic materials 0.000 claims 2
- 229910018503 SF6 Inorganic materials 0.000 description 19
- 230000008569 process Effects 0.000 description 17
- 230000008901 benefit Effects 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 13
- 230000003628 erosive effect Effects 0.000 description 10
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 9
- 229910052731 fluorine Inorganic materials 0.000 description 9
- 239000011737 fluorine Substances 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 9
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 9
- 229960000909 sulfur hexafluoride Drugs 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- WRQGPGZATPOHHX-UHFFFAOYSA-N ethyl 2-oxohexanoate Chemical compound CCCCC(=O)C(=O)OCC WRQGPGZATPOHHX-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- QZRGKCOWNLSUDK-UHFFFAOYSA-N Iodochlorine Chemical compound ICl QZRGKCOWNLSUDK-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- CBEQRNSPHCCXSH-UHFFFAOYSA-N iodine monobromide Chemical compound IBr CBEQRNSPHCCXSH-UHFFFAOYSA-N 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
本発明は、半導体材料において形成される集積回路に関するものであり、詳しくは、半導体基板にビア開口部を形成する方法及び該方法から得られる構造に関する。更に詳しくは、本発明は、炭化珪素（ＳｉＣ）においてモノリシックマイクロ波集積回路（ＭＭＩＣｓ）を形成するための前記ビアの使用に関する。
【０００２】
発明の背景
本発明は、集積回路（ＩＣs）におけるビア開口部（「ビア」）の製造に関するものであり、詳しくは、炭化珪素において前記ビアを形成して、モノリシックマイクロ波集積回路の製造及び使用において炭化珪素の電気的、熱的及び機械的特性を利用する方法に関する。
【０００３】
ＭＭＩＣｓ
最も基本的な意味では、モノリシックマイクロ波集積回路は、集積回路であり；すなわち、複数のデバイスから形成される回路であって；回路成分のすべては、単一の半導体基板の頂部上で製造され、且つマイクロ波の周波数で動作するように設計される。集積回路では一般的なことであるが、デバイス及び回路の成分を単一基板上に配置することの利点は、空間節約である。回路サイズが小さければ小さいほど、回路を組み込む電子回路及び最終使用デバイスに多くの利点を提供する。一般的に、最終使用デバイスは、所定の機能セットを提供すると共に最終使用デバイスを小さくすることができ、又はより多くの回路及び機能を粒子サイズの回路に加えることができ、又はそのような二つの利点を望み通りに組合わせることができる。電子的な観点から見ると、集積回路は、例えば個々のデバイスを互いにワイヤーボンドするときに起こり得る寄生容量損失（parasitic capacitance loss）のような問題を低減又は排除するのに役立つ。これらの利点は、個々の成分が一緒に「配線される」回路と比較して、改良された帯域幅で集積回路を動作させることができる。
【０００４】
無線通信システムは、集積回路及び関連する商業的技術において最近急速に成長している領域の一つである。そのようなシステムとしては、セルラー無線通信システムが挙げられるが、これらに限定されない。一つの試算では、そのような電話の無線加入者の数は、全世界で増え続け、近い将来に４億５千万人を超えると予想されている。前記技術の成長には、デバイスがより小さくなり、更に高出力で且つより製造し易くなることが必要である。これらの望ましい利点は、基地局、中継局及び交換局（switching station）、ならびにエンドユーザーデバイス、例えば携帯電話それら自体に生かされる。
【０００５】
当業者には認識されるように、多くの無線デバイス、特に携帯電話システムは、電磁スペクトルのマイクロ波周波数において動作する。「マイクロ波」という用語は、いくぶん任意であり、また様々な分類又は周波数の間の境界も任意であるが、マイクロ波周波数に関する例示的な選択としては、約１から約１００ギガヘルツ（ＧＨｚ）の周波数に相当する約３，０００から約３００，０００ミクロン（μ）の波長が挙げられる。
【０００６】
更に当業者には公知のように、これらの特有な周波数は、ある種の半導体材料によって最も簡便に生成され又はサポートされる。例えば、個々の（すなわち、独立した）珪素（Ｓｉ）ベースのデバイスは、マイクロ波周波数において動作できるが、珪素ベースの集積回路では、電子移動度がより低いことが問題であり、一般的に、約３〜４Ｇｈｚ超の周波数に関しては不利である。また、珪素の固有導電性により、高周波数で伝達できる利得が制限される。
【０００７】
而して、マイクロ波周波数において、商業ベースで正常に動作するデバイスは、好ましくは、他の材料から形成され、その材料の中では、ガリウム砒素（ＧａＡｓ）が現在選択されている。ガリウム砒素は、マイクロ波回路及びモノリシックマイクロ波集積回路に関して、珪素に比べて高い電子移動導度及びより大きな絶縁性を含むある種の利点を提供する。
【０００８】
マイクロ波デバイス及びマイクロ波通信方式のための周波数に関する要件を考慮すると、炭化珪素は、そのようなデバイス及び回路のための好ましい候補材料である。炭化珪素は、電子デバイスのすべてのタイプに関して多くの利点を提供し、またマイクロ波周波数デバイス及びモノリシックマイクロ波集積回路に関して特有な利点を提供する。炭化珪素は、特に他の半導体材料と比較して、極めて広いバンドギャップ（例えば、Ｓｉの１．１２エレクトロンボルト（ｅＶ）及びＧａＡｓの１．４２ｅＶと比較して、３００ＫにおいてアルファＳｉＣでは２．９９６ｅＶ）を有し、高い電子移動導度を有し、物理的に非常に硬質であり、またずば抜けた耐熱性を有する。例えば、珪素は、１４１５℃の融点を有し（ＧａＡｓは１２３８℃である）、一方、炭化珪素は、典型的には、温度が少なくとも約２０００℃に達するまで、有意な量で解離し始めない。別の要因として、炭化珪素は、半導体材料として又は半絶縁性として作ることができる。絶縁性又は半絶縁性の基板は、しばしばＭＭＩＣｓ用に要求されるので、上記の事実は、炭化珪素の特に有利な面である。
【０００９】
ＭＭＩＣｓは、裏側金属接地面（backside metallic ground planes）を用いて製造され、それに対してＭＭＩＣにおける様々なポイントから、例えば伝送路終端においてコンタクトが作られなければならない。伝統的には、それは、ワイヤーボンドによって達成されてきた。ワイヤーボンディング技術は、他の周波数で動作する他のデバイスに関して用いることができるが、炭化珪素におけるマイクロ波周波数では、そのような技術は不利である。特に、ワイヤーは、炭化珪素デバイスが動作できるマイクロ波周波数において望ましくないインダクタンスを生じさせる傾向がある。１０ＧＨｚを超える周波数に関しては、ワイヤーボンディングは、単純に完全に避けなければならない。而して、そのようなワイヤーボンディングは、炭化珪素ベースのＭＭＩＣｓでは、望ましくは、時には必ず、避けられる。
【００１０】
ワイヤーボンドに代えて導電性ビア（すなわち、金属で充填され又はコーティングされたビア開口部）を用いることは、上記問題を解決する可能性がある。しかしながら、現在までのところ、炭化珪素におけるビア開口は、上記したように、殆どの他の目的にとっては一般的に有利である炭化珪素の極めて強靭な物理特性の故にかなり難しい。
【００１１】
エッチング及びエッチング液
エッチングは、化学的及び物理的反応又はその両方によって材料（例えば、基板上にある薄膜又は基板それ自体）を除去する方法である。エッチングの二つの主なカテゴリー：すなわち、ウェットエッチング及びドライエッチングがある。ウェットエッチングでは、化学溶液を用いてエッチングし、ドライエッチングではプラズマを用いる。炭化珪素は、ＳｉＣの安定性及び高い結合強度の故に、迅速にウェットエッチングされない。而して、炭化珪素をエッチングするのにはドライエッチングが最もしばしば用いられる。
【００１２】
ドライエッチングでは、エネルギー（典型的には、無線周波数（ＲＦ）又はマイクロ波周波数における電磁放射）を低圧ガス中に移動させることによってプラズマ放電を作る。そのようなガスとしては、そのプラズマ状態が基板材料をエッチングするガスが選択される。典型的には、様々なフッ素含有化合物（例えば、ＣＦ4，ＳＦ6，Ｃ4Ｆ8）を用いて炭化珪素をエッチングし、また様々なプラズマ反応器システムにおいて、ガス添加剤、例えば酸素（Ｏ2）、水素（Ｈ2）、又はアルゴン（Ａｒ）を用いることができる。プラズマは、ガス分子及びそれらの解離フラグメント：すなわち、電子、イオン及び中性ラジカル（neutral radical）を含む。中性ラジカルは、除去される材料と化学的に反応することによって、エッチングにおいて役割を演じ、負に帯電した基板の方へと移動する正イオンは、物理的衝撃によってエッチングを助ける。
【００１３】
反応性イオンエッチング（ＲＩＥ）システムは、典型的には、１つのＲＦ発生器を用いる。ＲＦ電力は、１つの電極（「チャック」、その上にウェーハが配置される）中に供給され、この電極と接地電極（grounded electrode）との間に放電が生じる。そのようなシステムでは、ＲＦエネルギーカップリングの容量性（capacitive nature）によって、プラズマの密度が制限され、その結果、炭化珪素のエッチング速度がより遅くなる。ＲＩＥシステムでは、プラズマ密度及びイオンエネルギーが結合されるので、独立して制御できない。ＲＦ入力電力が増加すると、プラズマ密度及びイオンエネルギーの両方が増加する。結果として、ＲＩＥシステムは、炭化珪素においてビアをエッチングするのに有利な高密度低エネルギータイプのプラズマを発生させることができない。
【００１４】
誘導結合プラズマ（ＩＣＰ）システムでは、２つのＲＦ発生器を用いる。一つは、非導電性放電チャンバの周囲に巻き付けられたコイルにＲＦ電力を供給する。もう一つは、その上にウェーハが配置される電極（チャック）に電力を供給する。そのようなシステムでは、ＲＦエネルギーカップリングの誘導性は、エネルギーカップリングの効率を増大させ、その結果として、プラズマの密度が増加する。更に、プラズマ密度は、コイルＲＦ電力によって独立に制御でき、一方イオンエネルギーは、チャックＲＦ電力によって独立に制御することができる。而して、ＩＣＰシステムは、炭化珪素においてビアをエッチングするのに有利な高密度低エネルギープラズマを生成させることができる。
【００１５】
エッチングは、エッチングする必要がないウェーハ領域をマスクすることによって、ウェーハの選択された領域に関して行われる。基板（エッチングされる材料）のエッチング速度対マスク材料のエッチング速度の比が、エッチングの「選択比」と呼ばれている。深いエッチングと忠実なパターン転写のためには、高い選択比が望まれる。
【００１６】
エッチングは、一般的に、垂直方向及び水平方向の両方で進行する。垂直方向は、マスクされていない領域においてエッチング深さとして測定でき、水平方向は、マスク領域下のアンダーカットとして測定できる。異方性の程度は、水平エッチング速度対垂直エッチング速度の比が、どれだけ均一性から逸脱しているかによって表される。垂直方向におけるエッチング速度が、水平方向におけるエッチング速度に比べてはるかに大きい場合、そのエッチングは異方性エッチングと言われる。逆の場合は、等方性エッチングと言われる。炭化珪素の高い結合強度の故に、水平方向においては、イオン衝撃無しではエッチングされない。結果として、炭化珪素のドライエッチングは一般的に異方性である。
【００１７】
対照的に、ＩＣＰシステムにおける珪素（Ｓｉ）のエッチングは一般的に等方性である。それは、珪素の低結合強度から生じ、水平方向において容易にエッチングされるからである。側壁保護のための堆積工程とエッチング工程とを交互に行うボッシュ法を用いることによって、珪素エッチングを異方性にすることができる。
【００１８】
ＳｉＣエッチングのためにＩＣＰ（誘導結合プラズマ）源及びＥＣＲ（電子サイクロトロン共鳴）源を用いると、ＲＩＥ（反応性イオンエッチング）と比較して、より高いエッチング速度が得られる。ＩＣＰシステム及びＥＣＲシステムの両方において、ＲＩＥシステムと比較して、より低い作業圧力（例えば、１から２０ミリトル）、より高いプラズマ密度（１０11から１０12ｃｍ-3）及びより低いエネルギーを用いる。これらのパラメーターの組合わせにより、ＳｉＣに関して高いエッチング速度及びエッチングマスクに関して最小侵食が得られる。ＲＩＥシステムは、より高い圧力（１０から３００ミリトル）より低いプラズマ密度（１０10ｃｍ-3）及びより高いイオンエネルギーを用いて、ＳｉＣ結合を壊し、エッチングするが；高イオンエネルギー及び低プラズマ密度の有害効果としては、マスク侵食及びより低いエッチング速度が挙げられる。
【００１９】
McDaniel ら による Comparison of Dry Etch Chemistries for SiC，J．Vac．Sci．Technol．A．，１５（３），８８５（１９９７）による科学文献で報告されているように、電子サイクロトロン共鳴（ＥＣＲ）プラズマを用いてＳｉＣをエッチングするのに成功した。科学研究により、ＣＦ4／Ｏ2又はＳＦ6／Ｏ2
のより高いイオン密度を有するＥＣＲ放電により、ＲＩＥに比べてはるかに速いエッチング速度が得られることを測定した。ＲＩＥとは対照的に、ＥＣＲエッチング中に、ＮＦ3又はＳＦ6に酸素を加えることの利益は観察されなかった。
【００２０】
ＳｉＣの高密度プラズマエッチングのためのプラズマ化学における従来の試みとしては、塩素（Ｃｌ2）、臭素（Ｂｒ2）、又は沃素（Ｉ2）ベ−スのガスの使用が挙げられる。しかしながら、フッ素ベースのガスを用いると、エッチング速度がはるかに速くなった。例えば、Hong ら によるPlasma Chemistries for High Density Plasma Etching of SiC，J．Electronic Materials，Vol．２８，No． ３，１９６（１９９９）は、高イオン密度プラズマツール（すなわち、ＥＣＲ及びＩＣＰ）において、六フッ化硫黄（ＳＦ6）、塩素（Ｃｌ2）、塩化沃素（ＩＣｌ）、及び臭化沃素（ＩＢｒ）を含む様々なプラズマ化学を用いる６Ｈ−ＳｉＣのドライエッチングについて考察している。これらの努力により、ＳＦ6プラズマを用いて、約０．４５μｍ／分（４５００Å／分）のエッチング速度が達成された。別法として、ＥＣＲ源及びＩＣＰ源におけるＣｌ2，IＣｌ及びＩＢｒベースの化学では、０．０８μｍ／分（８００Å／分）のより低い速度であった。フッ素ベースのプラズマ化学により、高密度プラズマ条件下で、ＳｉＣに関して最も迅速で且つ最も望ましいエッチング速度が得られることを見出した。不都合なことに、フッ素ベースの化学は、フォトレジストマスクを有するＳｉＣに関して選択比が悪かった。
【００２１】
Wang ら は、Inductively Coupled Plasma Etching of Bulk ６H-SiC and Thin-film Si CN in NF3 Chemistries，J．Vac．Sci．Technol．A，１６（４） （１９９８）において、誘導結合プラズマＮＦ3／Ｏ2及びＮＦ3／Ａｒ放電における６Ｈｐ＋及びｎ＋ＳｉＣ及び薄膜ＳｉＣ0.5Ｎ0.5のエッチング特性、及び、その場合、０．３５μ／分（３５００Å／分）のエッチング速度が達成されたことを報告した。
【００２２】
更なる科学文献、すなわちCao ら によるEtching of SIC Using Inductively Coupled Plasma，J．Electrochem．Soc．，Vol．１４５，No．１０（１９９８）では、それぞれ１分間あたり２０標準立法センチメートル（ｓｃｃｍ）及び９ｓｃｃｍの流速でＣＦ4ガス及びＯ2ガスを用いるＥＣＲプラズマにおけるプラズマエッチングを考察していて、約０．０５μｍ／分（５００Å／分）のＳｉＣにおけるエッチング速度を得た。そのような方法では、滑らかな底面を有する深さ１４μｍのトレンチが得られた。更に、低いチャンバ圧（すなわち、７ミリトル）により、深いエッチトレンチング（deep etch trenching）中におけるマイクロマスク（micromasking）の効果が最小化された。Cao ら による研究中に、基板バイアスは１０Ｖに維持され、コイル電力は、７００Ｗに維持された。
【００２３】
上で考察した技術を考慮すると、ＳｉＣビアエッチングの第一の目的は、エッチマスクの侵食を最少に保ちながら、合理的な速度でＳｉＣをエッチングする方法を見出すことである。この目的に影響を及ぼす因子は、マスク材料、プラズマ化学（plasma chemistry）、プラズマ密度、及びイオンエネルギーである。ＳｉＣにおいてビアをエッチングする第二の目的は、滑らかなエッチング面を得ることである。
【００２４】
而して、エッチングマスクの侵食を最少にしながら、合理的に迅速な速度でＳｉＣをエッチングできる方法に関するニーズが存在する。
また、ビアトレンチの底部に滑面を生じさせる合理的な速度で、且つ充分な深さでＳｉＣ中のビアをエッチングする方法に関するニーズも存在する。
【００２５】
半導体炭化珪素基板中に適当なビアを上手く用いて、炭化珪素ベースのＭＭＩＣＳと、そのような炭化珪素ベースのＭＭＩＣＳを用いて形成することができる最終使用デバイスとの製造を容易にする技術に関する更なるニーズが存在する。
【００２６】
発明の目的及び概要
而して、本発明の目的は、エッチングされる炭化珪素とマスキング材料との間を有利に識別する仕方で、炭化珪素基板において及び炭化珪素基板を完全に貫通してビアをエッチングする方法を提供することにある。
【００２７】
本発明は、基板の反対側上に第一表面及び第二表面を有する炭化珪素基板上にビアをエッチングする方法によって上記目的を達成する。そのような方法は、炭化珪素基板の第一表面上の所定の位置に導電性エッチング停止材料を配置する工程、炭化珪素基板の第二表面をマスキングして、導電性エッチング停止材料のための所定の位置とは反対側にあるビアのための所定の位置を画成する工程、エッチングされるビアが、基板を完全に貫通して導電性エッチング停止材料に達するまで、マスキングされた第二表面から、基板中のビアをエッチングする工程、及び基板の第二表面に対して、基板の第一表面上にある導電性エッチング停止材料を接続する工程を含む。
【００２８】
別の面では、本発明は、高周波数において望ましくないインダクタンスを引き起こし得るワイヤーボンディングの必要性を低下させつつ、炭化珪素基板上において集積回路を作製する方法を含む。
【００２９】
更に別の面では、本発明は、それぞれ第一表面及び第二表面、炭化珪素基板を完全に貫通して延びているビア、及び炭化珪素基板の前面と裏面とを接続するビアによる導電性コンタクトを有する炭化珪素基板を含む回路前駆体（circuit precursor ）を含む。
【００３０】
更にもう一つ別の面では、本発明は、それぞれ反対側にある第一表面及び第二表面を有する半絶縁性炭化珪素基板、基板の第一表面上に形成されたマイクロ波回路、第一表面上に複数の導電性コンタクトを含む回路、ビアのそれぞれが導電性コンタクトの一つにおいて終端していて且つ基板を完全に貫通して延びている複数のビア、及び炭化珪素基板の第一表面と第二表面との間に完全な電路（electrical pathway）を形成するための各ビアにおける導体を含むモノリシックマイクロ波集積回路（ＭＭＩＣ）である。
【００３１】
本発明のこれらの及び他の目的及び利点、及びそれらを達成する方法は、以下の詳細な説明と添付の図面によって更に完全に理解される。
好ましい態様の詳細な説明
第一の面では、本発明は、ワイヤーボンディングを用いて高周波数のデバイスと回路のための電気的コンタクトを形成する場合に、そのようなＭＭＩＣＳの特徴であるインダクタンスの問題を低減する方法によって、炭化珪素基板中に、集積回路、特にモノリシックマイクロ波集積回路を形成できる特有な材料で、すなわち炭化珪素でビアを形成する方法である。
【００３２】
図１から図１１には、本発明方法の態様の基礎的工程を、連続的に図示してある。これらの図は、やや一般的に記載されており、特有な実験的詳細は以下に記載してある。ＭＭＩＣｓ及びそれらの機能の背景のほとんどのことは、当業において充分に理解されており、これらのことに関しては、本発明を強調する必要があるとき以外は、特に詳細に説明しない。同様に、ある種のプロセス工程は、一般的に充分に理解されているので、適当な場合には、詳しく説明せずに単純に名称を挙げるだけである。しかしながら、本発明の新規で自明でない特徴は、本発明を首尾良く実行させることができ且つ過度の実験を行っていない明細書と呼ばれるものを提供する程度には充分に詳細に説明される。
【００３３】
図１は、括弧２１によって示されているデバイス部分を含む炭化珪素基板２０に関する横断面図である。上記したように、本発明の目的は、ＳｉＣ基板２０中にビアを形成し、そのビアを用いて、基板２０を通ってデバイス２１までの電路を提供することにある。説明のために、図１から図１１には、単一デバイスの１つのコンタクトに対する単一ビアが図示してある。にもかかわらず、本発明の方法及び得られる構造は、回路を形成する多くのデバイスに多くのビアを形成するために、更に典型的に適用される。しかしながら、本発明方法の工程のあるものは、図解を単純化することによって最も明確に示される。
【００３４】
而して、図１は、適当なソース部分２２、ゲート部分２３及びドレイン部分２４を有する金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）のようなデバイスを広範に図示することを意図している。好ましい態様では、特にマイクロ波周波数デバイスのために、ソース２２、ゲート２３、及びドレイン２４をすべてワイドバンドギャップ材料で、例えば炭化珪素、又はある種のＩＩＩ−Ｖ窒化物、例えば窒化ガリウム（ＧａＮ）、及びそれに関連する二元性、三元性、及び第三
のＩＩＩ−Ｖ化合物、例えばＡｌＧａＮ及びＩｎＡｌＧａＮで形成する。
【００３５】
それぞれ第一表面２６及び第二表面２７を有する炭化珪素基板２０上にデバイスを形成する。
図２には、図１と同じデバイスが図示してあるが、第一表面２６上の適所に導電性コンタクト２５を有している。ＭＥＳＦＥＴＳのようなデバイスに精通している当業者は、例示してあるデバイスが、ゲート２３及びドレイン２４に対するコンタクトを含むこともできることを直ちに認めるであろう。しかしながら、図を見れば分かるが、重要な情報の提示を単純化するために、そのようなコンタクトは図１〜図１１に示されていない。而して、図２は、例示デバイスのソース領域２２に対する導電性コンタクト２５を単純に示している。デバイスが、炭化珪素の単一部分で完全に形成されている場合、全体の部分は基板２０と見なすことができる。
【００３６】
別法として、どんな方法でも本発明から逸脱せずに、基板は、デバイス部分２１が形成される１又はそれ以上のエピタキシャル層（エピ層）を含むこともできる。そのような態様では、第一表面２６は、エピタキシャル層の（図１〜４の配向における）頂部表面と呼称されると考えられる。半導体材料の成長、特に炭化珪素の成長に精通している当業者は、同じ材料で作られているとしても、基板及びエピタキシャル層（単数又は複数）の使用は、基板に比べて、エピタキシャル層（エピ層）において、改良された結晶格子を得る方法が（ほとんどの状況下において）提供されることを認めるだろう。エピ層の使用、それらの製造方法、及び得られる構造は、当業において充分に理解されているので、また本発明に関する差は、最小又は存在していないので、「基板」という用語は、これらの構造を呼称するために本明細書で用いられ、その構造とはエピタキシャル層を含むこともできることが理解される。
【００３７】
而して、図２は、好ましい態様ではインジウム・錫・酸化物（「ＩＴＯ」）コンタクト２５である導電性エッチング停止材料が、炭化珪素基板２０の第一表面２６上の所定の位置に配置されていることを示している。
【００３８】
図３は、デバイスに高品質なコンタクトを提供するために、インジウム・錫・酸化物コンタクト２５が、好ましい態様では典型的には金である貴金属３０で典型的に更にコーティングされている状態を図示している。
【００３９】
この点で、本発明の特有な利点の一つを強調することができる：すなわち、エッチング停止として導電性ＩＴＯを用いると、エッチング工程それぞれの前及び後に、別のエッチング停止材料を加えることも除去する必要も無くなる。その代わりに、ＩＴＯを、ビアをエッチングする前に、デバイス又は回路の中に単純に組み込む。ＩＴＯによるエッチング停止は、そのような二重の役割を担うので、より少ない材料を、プロセス環境中に組み込む必要があり、より少ないプロセス工程が要求される。半導体製造技術に精通している当業者には公知のように、より少ない工程及びより少ない材料を用いて、所望の構造を製造するプロセスは、一般的に有利である。更に、加えて、次に除去しなければならないと考えられる異質なエッチング停止材料を排除することは特に有利である。
【００４０】
図４には、好ましい態様において、ソース２２、ゲート２３、ドレイン２４、及びソースコンタクト２５によって単純化されて図示されているデバイスが、好ましい態様ではポリイミドである保護ポリマー層３１でカバーされている状態が図示してある。ポリイミド層３１は、下にあるデバイスを保護し、且つ以下の製造工程における適当な処理のために、前駆体にレベリング効果を提供する。
【００４１】
図５は、次の工程における、基板２０のポリマーコーティングされた第一表面２６をプラテン３２上に取り付けてある状態を図示している。プラテンは、好ましくは、この場合には、その電子的利点ではなく、その機械的及び熱的性質の故に、炭化珪素から形成される。典型的には、取り付け接着剤３３を用いて、ポリイミドコーティング表面３１をプラテン３２へと固定する。取り付け接着剤は、その後の加工工程中に、それらの工程に耐え、且つそれらの工程に関するいかなる干渉も防止しながら、ポリイミドでコーティングされたデバイス及び基板を炭化珪素プラテン３２に対して固定状態に保つ任意の適当な材料であることができる。前記接着剤は、一般的に当業において公知であるので、本明細書では詳しく説明しない。
【００４２】
図６は、好ましい方法の次の工程では、実質的に透明になるまで半導体基板２０を研削し研磨した。研削及び研磨は、少なくとも三つの理由で行った。第一のの理由は、炭化珪素をエッチングすることは、いかなる状況下でも難しいので、炭化珪素基板２０の厚さを最小にして、エッチングプロセス全体を容易にするのに役立つ。第二の理由は、実質的に透明になるまで基板２０を研削し研磨することによって、基板２０の第二表面２７から金属コンタクト２５まで適当な光路を画成することができ、その結果、残りの図面に関して本明細書で説明しているように、所望の方法で、ビアのための適当な位置をコンタクト２５に位置合わせしエッチングすることができる。第三の理由は、得られたより薄い基板（すなわち、より少ない質量）により、得られるデバイス又はＭＭＩＣに対して熱に関する利点を提供する。
【００４３】
本発明によれば、ビアをエッチングする場合、集積回路を形成している複数の層が接続され、それによって集積回路がその所望の機能を発揮できるように、前側エッチング停止パッドは導電性であるべきである。更に、サンプルの裏面上にあるエッチングマスクは、前側エッチング停止を有するサンプルを光学的に位置合わせ（視覚による位置合わせを含む）できるように、好ましくは透明である。
【００４４】
図７は、本発明の好ましい方法の次の工程において、基板２０の第二表面２１をインジウム・錫・酸化物（ＩＴＯ）の層３４でコーティングしている状態を図示している。ＩＴＯは、少なくとも二つの理由から選択され組み込まれる。第一には、ＩＴＯ層３４は透明であるように形成することができ、その結果、本発明の方法は、半導体の設計及び製造で用いられる典型的なマイクロリソグラフィー及びマスキング技術を取り入れることができる。第二には、以下に記載した実験の項で考察しているように、エッチングプロセス中に所望され且つ必要とされる方法で、所望のエッチング液が、ＳｉＣとＩＴＯとの間を識別するので、ＩＴＯは良好なマスキング材料を提供する。
【００４５】
別の態様では、基板の第二表面２１上にある層３４は、選択性及び透明性というＩＴＯと同じ利点を提供する酸化マグネシウム（ＭｇＯ）を含むことができる。ＭｇＯに関して精通している当業者には公知のように、ＭｇＯは、非常に高い融点（２８００℃）を有する極めて高密度の形態で製造することができる。
【００４６】
次に、適当なフォトレジスト層でＩＴＯ層をコーティングする。フォトレジスト化合物は、当業において一般的に公知であるので、適当なフォトレジスト材料はＩＴＯ層３４上における堆積に適合しているべきであり、また露光され現像されるときに適当なレベルの精細を提供すべきであり、またフォトレジストが適所に配置されている一方で、行われるプロセス工程を妨害するべきではないことに留意すること以外は、本明細書では詳しく考察しない。
【００４７】
図８は、フォトレジスト３５がマスクされ、露光され、及び現像された後の前駆体構造、及びプロセス及び材料の残りと整合性があるという条件の下で、従来の方法で行うことができる工程を図示している。フォトレジストを開放させると、フォトレジスト層３５において、画成された開口部３６が形成され、その開口部により、ＩＴＯ層３４は、適当に開放され、次に、図９に示してあるように、適当なビア３７を形成することができる。本発明の好ましい態様では、三塩化硼素（ＢＣｌ3）化学を用いて反応性イオンエッチングによってＩＴＯ層をエッチングする。
【００４８】
図９に図示してあるように、ビアはエッチング工程で形成され、その詳細は以下で簡単に記載されているが、好ましくはエッチング工程は誘導結合プラズマ中で行い、最も好ましくは六フッ化硫黄（ＳＦ6）から形成される誘導結合プラズマ中で行う。
【００４９】
特に有利な工程では、本発明の方法は、エッチング停止として元の導電性コンタクト２５を組み入れる。この方法では、本発明の方法によって、分離エッチング停止を加え、次に分離エッチング停止を除去するための追加の工程及び（しばしば同様に重要なことには）材料を用いることが回避される。また、図面では、ただ１つのビアが図示されているが、それは、図解を明確にするためであって、本発明は、開口複数ビア（opening multiple vias）のために有利に用いられることを理解すべきである。
【００５０】
図１０は、好ましい態様において、金属の三層で：すなわち、チタン、白金、及び金（「Ｔｉ／Ｐｔ／Ａｕ」）の順序でエッチングトレンチの床及び壁に沿ってビアがコーティングされている状態を図示している。このコーティングは、図１０では４０として示されている。次に、コーティング４０を、貴金属４１で、好ましくは金で電気メッキして、基板２０の第二表面２７から第一表面２６までの完全なコンタクト、更に好ましくは、デバイス部分２１の一部であるコンタクト２５までの完全なコンタクトを形成する。好ましい態様では、フォトレジストとインジウム・錫・酸化物との層３４及びフォトレジスト層３５は、Ｔｉ／Ｐｔ／Ａｕコーティング４０によるスパッタコーティング及び金４１による電気メッキの工程前に両方とも除去される。次に、プラテン３２からデバイス前駆体を除去し、保護ポリイミド層３１をストリップして、図１１に図示されているデバイスが得られる。
【００５１】
図１２は、本発明による４ミル（１０００ミル＝１インチ）炭化珪素ウェーハにおいてエッチングされた直径１００ミクロンのビアホールに関するＳＥＭ顕微鏡写真である。図１〜図１１は図面であり、図１２は写真であるが、比較すると、図１２に示されている頂部表面は、図面の第二表面２７に相当している。当業者には理解されるように、この厚さの炭化珪素基板に対して、この直径のビアを配置する能力により、所望の炭化珪素基板におけるブロードバンド高周波数ＭＭＩＣＳが可能となる。
【００５２】
本発明は、厚さ１００から２００ミクロンの炭化珪素基板を貫通して、典型的には（必ずしも限定されないが）直径約２５から２００ミクロンのビアをエッチングする方法である。本発明のエッチングプロセスでは、１分あたり約０．５から０．８ミクロン（μ／分）のエッチング速度、１５０のエッチングマスクの選択比、及び９０から９９％の異方性が得られる。
【００５３】
炭化珪素基板中にビアをエッチングする際の重要な問題は、高い安定性及び高い結合強度を有する材料である炭化珪素を、エッチングマスクの侵食を最少にしつつ、合理的な速度（例えば、０．５μ／分）でエッチングするエッチングプロセスを見出すことである。
【００５４】
本発明は、マスキング材料、プラズマパラメーター、及び化学を選択することによってこれらの完全に相反する要件を満たす。
本発明では、インジウム・錫・酸化物（「ＩＴＯ」）は、いくつかの理由から、炭化珪素中ビアのための好ましいエッチングマスクである。第一に、ＩＴＯは、炭化珪素をエッチングするためには最も効率的であり、好ましいフッ素化学中で安定であってエッチングされない。第二に、他の硬質金属マスクと違って、ＩＴＯは、炭化珪素結合を破壊するのに充分なイオンエネルギーでスパッタされないので、炭化珪素をエッチングすることができる。第三に、ＩＴＯは、透明でもあり、ウェーハを通してエッジパッド（edge pads）に対してエッチングマスクを位置合わせできる。第四に、ＩＴＯは、導電性であり、且つエッチングが停止する材料として機能することができるので、エッチング停止のために用いることもできる。
【００５５】
上記したように、炭化珪素においてビアをエッチングするための最善のエッチングマスク材料の一つは、インジウム・錫・酸化物（ＩＴＯ）である。ＩＴＯエッチングマスクは以下のようにしてパターニングする。まず最初にＩＴＯで、次にフォトレジストでウェーハをブランケットコーティングする。そのフォトレジストは、マスクを介してＵＶ光で露光され、露光領域が硬化して、マスクパターンをフォトレジスト上へと転写する。フォトレジストは、塩素化学におけるＩＴＯにおけるその後のエッチングではマスクとして機能するので、ＩＴＯ上にフォトマスクのパターンが転写される。次に、フッ素化学における炭化珪素ビアのその後のエッチングでは、ＩＴＯは、マスクとして機能する。
【００５６】
いくつかの理由から、本発明では、誘導結合プラズマ（ＩＣＰ）を用いて、高密度ＳＦ6プラズマを発生させて、炭化珪素においてビアをエッチングする。第一に、エッチングマスクの侵食を最少にしつつ、炭化珪素において速いエッチング速度を達成するためには、高密度で低エネルギーのプラズマが必要である。ＩＣＰの使用は、高密度プラズマを発生させることができるので、またチャック電力を調節することによりコイル電力及びイオンエネルギーを調節することによって、プラズマ密度を独立制御できるので、重要である。高いコイル電力（６００〜１５００Ｗ、好ましくは約８００Ｗ）を選択して、プラズマ密度を最大にする。
【００５７】
本発明の重要なポイントは、ＩＴＯ又はＭｇＯのエッチングマスクの侵食を最少にしつつ、炭化珪素のエッチング速度を最大にするＩＣＰシステムにおけるチャック電力の使用である。チャック電力がＩＣＰシステムにおいて増加すると、炭化珪素のエッチング速度が増大するが；その速度の増大は、高いチャック電力の場合に比べて、低いチャック電力の場合の方がはるかに劇的である。チャック電力を増加させると、ＩＴＯ又はＭｇＯのエッチングマスクの侵食速度は、最小であり、初めは増加しないが；より高いチャック電力では、急速に増加する。而して、本発明は、一方ではＳｉＣエッチング速度を最小にし、他方ではＳｉＣエッチングマスクとＩＴＯエッチングマスクとの間のエッチング速度の差を最大にするチャック電力を選択できるという認識を取り入れている。好ましい態様では、このチャック電力レベルは、現在では、一平方センチメートルあたり約１から２ワット（Ｗｃｍ-2）であることが好ましいことが知られている。
【００５８】
六フッ化硫黄（ＳＦ6）化学を本発明で用いて、炭化珪素にビアをエッチングする。六フッ化硫黄を用いる理由は、前記目的にとって、フッ素化学の中で最も効率的であると考えられるからである。本発明は、ガス添加剤を一切用いないが、それは、炭化珪素のエッチング速度を遅くする傾向があるからであり、またスパッタリングによってマスク侵食が速くなるからである。本発明は、１から５ミリトルの圧力で、好ましくは約３ミリトルの圧力でＳＦ6を用いる。同様に、ガスは、約５から１００ｓｃｃｍの速度で、好ましくは約１０ｓｃｃｍの速度で供給する。
【００５９】
ＳＦ6を用いる更なる研究では、ＳＦ6では、ＮＦ3又はＣＦ3（約７０：１）に比べて、より高いＳｉＣ対ＩＴＯマスク選択比（mask selectivity）（約１５０：１）が得られることが測定された。上で考察したように、ＳｉＣをエッチングする従来法は、Ａｒ及びＣＦ4／Ｏ2で希釈されたＮＦ3又はＳＦ6の使用を含んでいた。しかしながら、研究時に、Ａｒ又はＯ2をＳＦ6又はＮＦ3に加えると、フッ素の割合が低くなり且つイオン衝撃が大きくなるので、ＳｉＣにおけるエッチング速度が低下し、マスク侵食が増加した。而して、追加のガスを加えずにＳＦ6を用いることは、本発明のＩＴＯマスクに関して、エッチング速度の増大及び高い選択比を達成するのに好ましい。
【００６０】
ビアをエッチングする速度は、そこに施用されている基板又は薄膜の温度を上昇させることによって増大させることができる。温度の上昇は、サンプルを冷却するのに役立っている、サンプルの裏面へのヘリウム流を停止させることによって達成できる。別法としては、裏面の圧力を約１から１０トルに維持する。エッチング速度に影響を及ぼす化学反応（例えば、分子結合の破壊）は、ガス流量及びチャンバー圧を増加させることによって、増やすこともできる。
【００６１】
ビアエッチングに影響を及ぼす化学反応が増加すると、側面エッチングが増加し、その結果として、ビアの側壁の傾斜が生じる。また、化学反応の増加により、ＩＴＯマスクのエッチング速度と侵食も増大する。更に、増強された化学反応に起因して、スパイキング及び表面欠陥が生じることがある。
【００６２】
発明の背景に記載した引例によって例示されているように、誘導結合プラズマを発生させるために用いられる装置及びプロセスは、一般的に、当業において公知であって充分に理解される。而して、当業者は、本明細書で説明される技術を実行することができ、過度の実験は必要無い。
実験：
好ましい態様では、本発明は、誘導結合プラズマ（ＩＣＰ）中で六フッ化硫黄化学を用いて、ＳｉＣにおいてビアをドライエッチングする方法も含む。本発明の特有な態様では、ドライエッチングは、Plasma-Therm Incorporatedによって製造されたモデル７９０ＩＣＰシステムにおいて行った。
【００６３】
このシステムでは、ウェーハを、プロセスチャンバー中にあるＨｅで冷却されるチャック上に配置し、ウェーハを固定し、次にターボポンプ及びメカニカルポンプを用いてプロセスチャンバーを１０-5トルまで排気する。１分間あたり５から２０立方センチメートルの電子等級六フッ化硫黄をプロセスチャンバー中に注入し、ターボポンプ上にあるバタフライ弁を絞って、２から５ミリトルの作業圧力にする。次に、電力を印加してプラズマを発生させる。このシステムでは、２つの無線周波数（ＲＦ）電源を用いた。１つは、チャックに接続し、基板に達するイオンのエネルギーを制御するために用い、１から２Ｗ／ｃｍ2に設定する。第二のＲＦ源は、セラミックプロセスチャンバーの周囲に巻き付けられた３ターン誘導子コイル（three turn inductor coil）に接続する。第二ＲＦ源は、主プラズマ発生電力を提供し、プラズマ密度を制御し、及び８００から１２００Ｗに設定される。
【００６４】
ビアをエッチングする前に、ＩＴＯでＳｉＣ基板をコーティングし、次に標準的なフォトリソグラフィーを用いてフォトレジストでパターニングする。次に、フォトレジストがエッチングマスクである塩素化学中でＩＴＯをドライエッチングする。続いて、ＩＴＯがエッチングマスクであるフッ素化学中で、ＳｉＣにおいてビアをエッチングする。ビアドライエッチングプロセスは、高度に異方性であり、ＳｉＣエッチング速度は０．５から０．８ミクロン／分であり、及びエッチングマスクに対する選択比は１００から１５０である。
【００６５】
本明細書では、本発明の典型的な態様を開示してきた。特定の用語を用いてきたが、それらは、一般的で説明的な意味でのみ用いており、限定することを目的としているのではない。本発明の範囲は、請求の範囲に記載してある。
【図面の簡単な説明】
【図１】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図２】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図３】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図４】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図５】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図６】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図７】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図８】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図９】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図１０】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図１１】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図１２】 本発明によって炭化珪素基板中に形成されたビアの走査電子顕微鏡写真（ＳＥＭ）である。
本発明は、半導体材料において形成される集積回路に関するものであり、詳しくは、半導体基板にビア開口部を形成する方法及び該方法から得られる構造に関する。更に詳しくは、本発明は、炭化珪素（ＳｉＣ）においてモノリシックマイクロ波集積回路（ＭＭＩＣｓ）を形成するための前記ビアの使用に関する。
【０００２】
発明の背景
本発明は、集積回路（ＩＣs）におけるビア開口部（「ビア」）の製造に関するものであり、詳しくは、炭化珪素において前記ビアを形成して、モノリシックマイクロ波集積回路の製造及び使用において炭化珪素の電気的、熱的及び機械的特性を利用する方法に関する。
【０００３】
ＭＭＩＣｓ
最も基本的な意味では、モノリシックマイクロ波集積回路は、集積回路であり；すなわち、複数のデバイスから形成される回路であって；回路成分のすべては、単一の半導体基板の頂部上で製造され、且つマイクロ波の周波数で動作するように設計される。集積回路では一般的なことであるが、デバイス及び回路の成分を単一基板上に配置することの利点は、空間節約である。回路サイズが小さければ小さいほど、回路を組み込む電子回路及び最終使用デバイスに多くの利点を提供する。一般的に、最終使用デバイスは、所定の機能セットを提供すると共に最終使用デバイスを小さくすることができ、又はより多くの回路及び機能を粒子サイズの回路に加えることができ、又はそのような二つの利点を望み通りに組合わせることができる。電子的な観点から見ると、集積回路は、例えば個々のデバイスを互いにワイヤーボンドするときに起こり得る寄生容量損失（parasitic capacitance loss）のような問題を低減又は排除するのに役立つ。これらの利点は、個々の成分が一緒に「配線される」回路と比較して、改良された帯域幅で集積回路を動作させることができる。
【０００４】
無線通信システムは、集積回路及び関連する商業的技術において最近急速に成長している領域の一つである。そのようなシステムとしては、セルラー無線通信システムが挙げられるが、これらに限定されない。一つの試算では、そのような電話の無線加入者の数は、全世界で増え続け、近い将来に４億５千万人を超えると予想されている。前記技術の成長には、デバイスがより小さくなり、更に高出力で且つより製造し易くなることが必要である。これらの望ましい利点は、基地局、中継局及び交換局（switching station）、ならびにエンドユーザーデバイス、例えば携帯電話それら自体に生かされる。
【０００５】
当業者には認識されるように、多くの無線デバイス、特に携帯電話システムは、電磁スペクトルのマイクロ波周波数において動作する。「マイクロ波」という用語は、いくぶん任意であり、また様々な分類又は周波数の間の境界も任意であるが、マイクロ波周波数に関する例示的な選択としては、約１から約１００ギガヘルツ（ＧＨｚ）の周波数に相当する約３，０００から約３００，０００ミクロン（μ）の波長が挙げられる。
【０００６】
更に当業者には公知のように、これらの特有な周波数は、ある種の半導体材料によって最も簡便に生成され又はサポートされる。例えば、個々の（すなわち、独立した）珪素（Ｓｉ）ベースのデバイスは、マイクロ波周波数において動作できるが、珪素ベースの集積回路では、電子移動度がより低いことが問題であり、一般的に、約３〜４Ｇｈｚ超の周波数に関しては不利である。また、珪素の固有導電性により、高周波数で伝達できる利得が制限される。
【０００７】
而して、マイクロ波周波数において、商業ベースで正常に動作するデバイスは、好ましくは、他の材料から形成され、その材料の中では、ガリウム砒素（ＧａＡｓ）が現在選択されている。ガリウム砒素は、マイクロ波回路及びモノリシックマイクロ波集積回路に関して、珪素に比べて高い電子移動導度及びより大きな絶縁性を含むある種の利点を提供する。
【０００８】
マイクロ波デバイス及びマイクロ波通信方式のための周波数に関する要件を考慮すると、炭化珪素は、そのようなデバイス及び回路のための好ましい候補材料である。炭化珪素は、電子デバイスのすべてのタイプに関して多くの利点を提供し、またマイクロ波周波数デバイス及びモノリシックマイクロ波集積回路に関して特有な利点を提供する。炭化珪素は、特に他の半導体材料と比較して、極めて広いバンドギャップ（例えば、Ｓｉの１．１２エレクトロンボルト（ｅＶ）及びＧａＡｓの１．４２ｅＶと比較して、３００ＫにおいてアルファＳｉＣでは２．９９６ｅＶ）を有し、高い電子移動導度を有し、物理的に非常に硬質であり、またずば抜けた耐熱性を有する。例えば、珪素は、１４１５℃の融点を有し（ＧａＡｓは１２３８℃である）、一方、炭化珪素は、典型的には、温度が少なくとも約２０００℃に達するまで、有意な量で解離し始めない。別の要因として、炭化珪素は、半導体材料として又は半絶縁性として作ることができる。絶縁性又は半絶縁性の基板は、しばしばＭＭＩＣｓ用に要求されるので、上記の事実は、炭化珪素の特に有利な面である。
【０００９】
ＭＭＩＣｓは、裏側金属接地面（backside metallic ground planes）を用いて製造され、それに対してＭＭＩＣにおける様々なポイントから、例えば伝送路終端においてコンタクトが作られなければならない。伝統的には、それは、ワイヤーボンドによって達成されてきた。ワイヤーボンディング技術は、他の周波数で動作する他のデバイスに関して用いることができるが、炭化珪素におけるマイクロ波周波数では、そのような技術は不利である。特に、ワイヤーは、炭化珪素デバイスが動作できるマイクロ波周波数において望ましくないインダクタンスを生じさせる傾向がある。１０ＧＨｚを超える周波数に関しては、ワイヤーボンディングは、単純に完全に避けなければならない。而して、そのようなワイヤーボンディングは、炭化珪素ベースのＭＭＩＣｓでは、望ましくは、時には必ず、避けられる。
【００１０】
ワイヤーボンドに代えて導電性ビア（すなわち、金属で充填され又はコーティングされたビア開口部）を用いることは、上記問題を解決する可能性がある。しかしながら、現在までのところ、炭化珪素におけるビア開口は、上記したように、殆どの他の目的にとっては一般的に有利である炭化珪素の極めて強靭な物理特性の故にかなり難しい。
【００１１】
エッチング及びエッチング液
エッチングは、化学的及び物理的反応又はその両方によって材料（例えば、基板上にある薄膜又は基板それ自体）を除去する方法である。エッチングの二つの主なカテゴリー：すなわち、ウェットエッチング及びドライエッチングがある。ウェットエッチングでは、化学溶液を用いてエッチングし、ドライエッチングではプラズマを用いる。炭化珪素は、ＳｉＣの安定性及び高い結合強度の故に、迅速にウェットエッチングされない。而して、炭化珪素をエッチングするのにはドライエッチングが最もしばしば用いられる。
【００１２】
ドライエッチングでは、エネルギー（典型的には、無線周波数（ＲＦ）又はマイクロ波周波数における電磁放射）を低圧ガス中に移動させることによってプラズマ放電を作る。そのようなガスとしては、そのプラズマ状態が基板材料をエッチングするガスが選択される。典型的には、様々なフッ素含有化合物（例えば、ＣＦ4，ＳＦ6，Ｃ4Ｆ8）を用いて炭化珪素をエッチングし、また様々なプラズマ反応器システムにおいて、ガス添加剤、例えば酸素（Ｏ2）、水素（Ｈ2）、又はアルゴン（Ａｒ）を用いることができる。プラズマは、ガス分子及びそれらの解離フラグメント：すなわち、電子、イオン及び中性ラジカル（neutral radical）を含む。中性ラジカルは、除去される材料と化学的に反応することによって、エッチングにおいて役割を演じ、負に帯電した基板の方へと移動する正イオンは、物理的衝撃によってエッチングを助ける。
【００１３】
反応性イオンエッチング（ＲＩＥ）システムは、典型的には、１つのＲＦ発生器を用いる。ＲＦ電力は、１つの電極（「チャック」、その上にウェーハが配置される）中に供給され、この電極と接地電極（grounded electrode）との間に放電が生じる。そのようなシステムでは、ＲＦエネルギーカップリングの容量性（capacitive nature）によって、プラズマの密度が制限され、その結果、炭化珪素のエッチング速度がより遅くなる。ＲＩＥシステムでは、プラズマ密度及びイオンエネルギーが結合されるので、独立して制御できない。ＲＦ入力電力が増加すると、プラズマ密度及びイオンエネルギーの両方が増加する。結果として、ＲＩＥシステムは、炭化珪素においてビアをエッチングするのに有利な高密度低エネルギータイプのプラズマを発生させることができない。
【００１４】
誘導結合プラズマ（ＩＣＰ）システムでは、２つのＲＦ発生器を用いる。一つは、非導電性放電チャンバの周囲に巻き付けられたコイルにＲＦ電力を供給する。もう一つは、その上にウェーハが配置される電極（チャック）に電力を供給する。そのようなシステムでは、ＲＦエネルギーカップリングの誘導性は、エネルギーカップリングの効率を増大させ、その結果として、プラズマの密度が増加する。更に、プラズマ密度は、コイルＲＦ電力によって独立に制御でき、一方イオンエネルギーは、チャックＲＦ電力によって独立に制御することができる。而して、ＩＣＰシステムは、炭化珪素においてビアをエッチングするのに有利な高密度低エネルギープラズマを生成させることができる。
【００１５】
エッチングは、エッチングする必要がないウェーハ領域をマスクすることによって、ウェーハの選択された領域に関して行われる。基板（エッチングされる材料）のエッチング速度対マスク材料のエッチング速度の比が、エッチングの「選択比」と呼ばれている。深いエッチングと忠実なパターン転写のためには、高い選択比が望まれる。
【００１６】
エッチングは、一般的に、垂直方向及び水平方向の両方で進行する。垂直方向は、マスクされていない領域においてエッチング深さとして測定でき、水平方向は、マスク領域下のアンダーカットとして測定できる。異方性の程度は、水平エッチング速度対垂直エッチング速度の比が、どれだけ均一性から逸脱しているかによって表される。垂直方向におけるエッチング速度が、水平方向におけるエッチング速度に比べてはるかに大きい場合、そのエッチングは異方性エッチングと言われる。逆の場合は、等方性エッチングと言われる。炭化珪素の高い結合強度の故に、水平方向においては、イオン衝撃無しではエッチングされない。結果として、炭化珪素のドライエッチングは一般的に異方性である。
【００１７】
対照的に、ＩＣＰシステムにおける珪素（Ｓｉ）のエッチングは一般的に等方性である。それは、珪素の低結合強度から生じ、水平方向において容易にエッチングされるからである。側壁保護のための堆積工程とエッチング工程とを交互に行うボッシュ法を用いることによって、珪素エッチングを異方性にすることができる。
【００１８】
ＳｉＣエッチングのためにＩＣＰ（誘導結合プラズマ）源及びＥＣＲ（電子サイクロトロン共鳴）源を用いると、ＲＩＥ（反応性イオンエッチング）と比較して、より高いエッチング速度が得られる。ＩＣＰシステム及びＥＣＲシステムの両方において、ＲＩＥシステムと比較して、より低い作業圧力（例えば、１から２０ミリトル）、より高いプラズマ密度（１０11から１０12ｃｍ-3）及びより低いエネルギーを用いる。これらのパラメーターの組合わせにより、ＳｉＣに関して高いエッチング速度及びエッチングマスクに関して最小侵食が得られる。ＲＩＥシステムは、より高い圧力（１０から３００ミリトル）より低いプラズマ密度（１０10ｃｍ-3）及びより高いイオンエネルギーを用いて、ＳｉＣ結合を壊し、エッチングするが；高イオンエネルギー及び低プラズマ密度の有害効果としては、マスク侵食及びより低いエッチング速度が挙げられる。
【００１９】
McDaniel ら による Comparison of Dry Etch Chemistries for SiC，J．Vac．Sci．Technol．A．，１５（３），８８５（１９９７）による科学文献で報告されているように、電子サイクロトロン共鳴（ＥＣＲ）プラズマを用いてＳｉＣをエッチングするのに成功した。科学研究により、ＣＦ4／Ｏ2又はＳＦ6／Ｏ2
のより高いイオン密度を有するＥＣＲ放電により、ＲＩＥに比べてはるかに速いエッチング速度が得られることを測定した。ＲＩＥとは対照的に、ＥＣＲエッチング中に、ＮＦ3又はＳＦ6に酸素を加えることの利益は観察されなかった。
【００２０】
ＳｉＣの高密度プラズマエッチングのためのプラズマ化学における従来の試みとしては、塩素（Ｃｌ2）、臭素（Ｂｒ2）、又は沃素（Ｉ2）ベ−スのガスの使用が挙げられる。しかしながら、フッ素ベースのガスを用いると、エッチング速度がはるかに速くなった。例えば、Hong ら によるPlasma Chemistries for High Density Plasma Etching of SiC，J．Electronic Materials，Vol．２８，No． ３，１９６（１９９９）は、高イオン密度プラズマツール（すなわち、ＥＣＲ及びＩＣＰ）において、六フッ化硫黄（ＳＦ6）、塩素（Ｃｌ2）、塩化沃素（ＩＣｌ）、及び臭化沃素（ＩＢｒ）を含む様々なプラズマ化学を用いる６Ｈ−ＳｉＣのドライエッチングについて考察している。これらの努力により、ＳＦ6プラズマを用いて、約０．４５μｍ／分（４５００Å／分）のエッチング速度が達成された。別法として、ＥＣＲ源及びＩＣＰ源におけるＣｌ2，IＣｌ及びＩＢｒベースの化学では、０．０８μｍ／分（８００Å／分）のより低い速度であった。フッ素ベースのプラズマ化学により、高密度プラズマ条件下で、ＳｉＣに関して最も迅速で且つ最も望ましいエッチング速度が得られることを見出した。不都合なことに、フッ素ベースの化学は、フォトレジストマスクを有するＳｉＣに関して選択比が悪かった。
【００２１】
Wang ら は、Inductively Coupled Plasma Etching of Bulk ６H-SiC and Thin-film Si CN in NF3 Chemistries，J．Vac．Sci．Technol．A，１６（４） （１９９８）において、誘導結合プラズマＮＦ3／Ｏ2及びＮＦ3／Ａｒ放電における６Ｈｐ＋及びｎ＋ＳｉＣ及び薄膜ＳｉＣ0.5Ｎ0.5のエッチング特性、及び、その場合、０．３５μ／分（３５００Å／分）のエッチング速度が達成されたことを報告した。
【００２２】
更なる科学文献、すなわちCao ら によるEtching of SIC Using Inductively Coupled Plasma，J．Electrochem．Soc．，Vol．１４５，No．１０（１９９８）では、それぞれ１分間あたり２０標準立法センチメートル（ｓｃｃｍ）及び９ｓｃｃｍの流速でＣＦ4ガス及びＯ2ガスを用いるＥＣＲプラズマにおけるプラズマエッチングを考察していて、約０．０５μｍ／分（５００Å／分）のＳｉＣにおけるエッチング速度を得た。そのような方法では、滑らかな底面を有する深さ１４μｍのトレンチが得られた。更に、低いチャンバ圧（すなわち、７ミリトル）により、深いエッチトレンチング（deep etch trenching）中におけるマイクロマスク（micromasking）の効果が最小化された。Cao ら による研究中に、基板バイアスは１０Ｖに維持され、コイル電力は、７００Ｗに維持された。
【００２３】
上で考察した技術を考慮すると、ＳｉＣビアエッチングの第一の目的は、エッチマスクの侵食を最少に保ちながら、合理的な速度でＳｉＣをエッチングする方法を見出すことである。この目的に影響を及ぼす因子は、マスク材料、プラズマ化学（plasma chemistry）、プラズマ密度、及びイオンエネルギーである。ＳｉＣにおいてビアをエッチングする第二の目的は、滑らかなエッチング面を得ることである。
【００２４】
而して、エッチングマスクの侵食を最少にしながら、合理的に迅速な速度でＳｉＣをエッチングできる方法に関するニーズが存在する。
また、ビアトレンチの底部に滑面を生じさせる合理的な速度で、且つ充分な深さでＳｉＣ中のビアをエッチングする方法に関するニーズも存在する。
【００２５】
半導体炭化珪素基板中に適当なビアを上手く用いて、炭化珪素ベースのＭＭＩＣＳと、そのような炭化珪素ベースのＭＭＩＣＳを用いて形成することができる最終使用デバイスとの製造を容易にする技術に関する更なるニーズが存在する。
【００２６】
発明の目的及び概要
而して、本発明の目的は、エッチングされる炭化珪素とマスキング材料との間を有利に識別する仕方で、炭化珪素基板において及び炭化珪素基板を完全に貫通してビアをエッチングする方法を提供することにある。
【００２７】
本発明は、基板の反対側上に第一表面及び第二表面を有する炭化珪素基板上にビアをエッチングする方法によって上記目的を達成する。そのような方法は、炭化珪素基板の第一表面上の所定の位置に導電性エッチング停止材料を配置する工程、炭化珪素基板の第二表面をマスキングして、導電性エッチング停止材料のための所定の位置とは反対側にあるビアのための所定の位置を画成する工程、エッチングされるビアが、基板を完全に貫通して導電性エッチング停止材料に達するまで、マスキングされた第二表面から、基板中のビアをエッチングする工程、及び基板の第二表面に対して、基板の第一表面上にある導電性エッチング停止材料を接続する工程を含む。
【００２８】
別の面では、本発明は、高周波数において望ましくないインダクタンスを引き起こし得るワイヤーボンディングの必要性を低下させつつ、炭化珪素基板上において集積回路を作製する方法を含む。
【００２９】
更に別の面では、本発明は、それぞれ第一表面及び第二表面、炭化珪素基板を完全に貫通して延びているビア、及び炭化珪素基板の前面と裏面とを接続するビアによる導電性コンタクトを有する炭化珪素基板を含む回路前駆体（circuit precursor ）を含む。
【００３０】
更にもう一つ別の面では、本発明は、それぞれ反対側にある第一表面及び第二表面を有する半絶縁性炭化珪素基板、基板の第一表面上に形成されたマイクロ波回路、第一表面上に複数の導電性コンタクトを含む回路、ビアのそれぞれが導電性コンタクトの一つにおいて終端していて且つ基板を完全に貫通して延びている複数のビア、及び炭化珪素基板の第一表面と第二表面との間に完全な電路（electrical pathway）を形成するための各ビアにおける導体を含むモノリシックマイクロ波集積回路（ＭＭＩＣ）である。
【００３１】
本発明のこれらの及び他の目的及び利点、及びそれらを達成する方法は、以下の詳細な説明と添付の図面によって更に完全に理解される。
好ましい態様の詳細な説明
第一の面では、本発明は、ワイヤーボンディングを用いて高周波数のデバイスと回路のための電気的コンタクトを形成する場合に、そのようなＭＭＩＣＳの特徴であるインダクタンスの問題を低減する方法によって、炭化珪素基板中に、集積回路、特にモノリシックマイクロ波集積回路を形成できる特有な材料で、すなわち炭化珪素でビアを形成する方法である。
【００３２】
図１から図１１には、本発明方法の態様の基礎的工程を、連続的に図示してある。これらの図は、やや一般的に記載されており、特有な実験的詳細は以下に記載してある。ＭＭＩＣｓ及びそれらの機能の背景のほとんどのことは、当業において充分に理解されており、これらのことに関しては、本発明を強調する必要があるとき以外は、特に詳細に説明しない。同様に、ある種のプロセス工程は、一般的に充分に理解されているので、適当な場合には、詳しく説明せずに単純に名称を挙げるだけである。しかしながら、本発明の新規で自明でない特徴は、本発明を首尾良く実行させることができ且つ過度の実験を行っていない明細書と呼ばれるものを提供する程度には充分に詳細に説明される。
【００３３】
図１は、括弧２１によって示されているデバイス部分を含む炭化珪素基板２０に関する横断面図である。上記したように、本発明の目的は、ＳｉＣ基板２０中にビアを形成し、そのビアを用いて、基板２０を通ってデバイス２１までの電路を提供することにある。説明のために、図１から図１１には、単一デバイスの１つのコンタクトに対する単一ビアが図示してある。にもかかわらず、本発明の方法及び得られる構造は、回路を形成する多くのデバイスに多くのビアを形成するために、更に典型的に適用される。しかしながら、本発明方法の工程のあるものは、図解を単純化することによって最も明確に示される。
【００３４】
而して、図１は、適当なソース部分２２、ゲート部分２３及びドレイン部分２４を有する金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）のようなデバイスを広範に図示することを意図している。好ましい態様では、特にマイクロ波周波数デバイスのために、ソース２２、ゲート２３、及びドレイン２４をすべてワイドバンドギャップ材料で、例えば炭化珪素、又はある種のＩＩＩ−Ｖ窒化物、例えば窒化ガリウム（ＧａＮ）、及びそれに関連する二元性、三元性、及び第三
のＩＩＩ−Ｖ化合物、例えばＡｌＧａＮ及びＩｎＡｌＧａＮで形成する。
【００３５】
それぞれ第一表面２６及び第二表面２７を有する炭化珪素基板２０上にデバイスを形成する。
図２には、図１と同じデバイスが図示してあるが、第一表面２６上の適所に導電性コンタクト２５を有している。ＭＥＳＦＥＴＳのようなデバイスに精通している当業者は、例示してあるデバイスが、ゲート２３及びドレイン２４に対するコンタクトを含むこともできることを直ちに認めるであろう。しかしながら、図を見れば分かるが、重要な情報の提示を単純化するために、そのようなコンタクトは図１〜図１１に示されていない。而して、図２は、例示デバイスのソース領域２２に対する導電性コンタクト２５を単純に示している。デバイスが、炭化珪素の単一部分で完全に形成されている場合、全体の部分は基板２０と見なすことができる。
【００３６】
別法として、どんな方法でも本発明から逸脱せずに、基板は、デバイス部分２１が形成される１又はそれ以上のエピタキシャル層（エピ層）を含むこともできる。そのような態様では、第一表面２６は、エピタキシャル層の（図１〜４の配向における）頂部表面と呼称されると考えられる。半導体材料の成長、特に炭化珪素の成長に精通している当業者は、同じ材料で作られているとしても、基板及びエピタキシャル層（単数又は複数）の使用は、基板に比べて、エピタキシャル層（エピ層）において、改良された結晶格子を得る方法が（ほとんどの状況下において）提供されることを認めるだろう。エピ層の使用、それらの製造方法、及び得られる構造は、当業において充分に理解されているので、また本発明に関する差は、最小又は存在していないので、「基板」という用語は、これらの構造を呼称するために本明細書で用いられ、その構造とはエピタキシャル層を含むこともできることが理解される。
【００３７】
而して、図２は、好ましい態様ではインジウム・錫・酸化物（「ＩＴＯ」）コンタクト２５である導電性エッチング停止材料が、炭化珪素基板２０の第一表面２６上の所定の位置に配置されていることを示している。
【００３８】
図３は、デバイスに高品質なコンタクトを提供するために、インジウム・錫・酸化物コンタクト２５が、好ましい態様では典型的には金である貴金属３０で典型的に更にコーティングされている状態を図示している。
【００３９】
この点で、本発明の特有な利点の一つを強調することができる：すなわち、エッチング停止として導電性ＩＴＯを用いると、エッチング工程それぞれの前及び後に、別のエッチング停止材料を加えることも除去する必要も無くなる。その代わりに、ＩＴＯを、ビアをエッチングする前に、デバイス又は回路の中に単純に組み込む。ＩＴＯによるエッチング停止は、そのような二重の役割を担うので、より少ない材料を、プロセス環境中に組み込む必要があり、より少ないプロセス工程が要求される。半導体製造技術に精通している当業者には公知のように、より少ない工程及びより少ない材料を用いて、所望の構造を製造するプロセスは、一般的に有利である。更に、加えて、次に除去しなければならないと考えられる異質なエッチング停止材料を排除することは特に有利である。
【００４０】
図４には、好ましい態様において、ソース２２、ゲート２３、ドレイン２４、及びソースコンタクト２５によって単純化されて図示されているデバイスが、好ましい態様ではポリイミドである保護ポリマー層３１でカバーされている状態が図示してある。ポリイミド層３１は、下にあるデバイスを保護し、且つ以下の製造工程における適当な処理のために、前駆体にレベリング効果を提供する。
【００４１】
図５は、次の工程における、基板２０のポリマーコーティングされた第一表面２６をプラテン３２上に取り付けてある状態を図示している。プラテンは、好ましくは、この場合には、その電子的利点ではなく、その機械的及び熱的性質の故に、炭化珪素から形成される。典型的には、取り付け接着剤３３を用いて、ポリイミドコーティング表面３１をプラテン３２へと固定する。取り付け接着剤は、その後の加工工程中に、それらの工程に耐え、且つそれらの工程に関するいかなる干渉も防止しながら、ポリイミドでコーティングされたデバイス及び基板を炭化珪素プラテン３２に対して固定状態に保つ任意の適当な材料であることができる。前記接着剤は、一般的に当業において公知であるので、本明細書では詳しく説明しない。
【００４２】
図６は、好ましい方法の次の工程では、実質的に透明になるまで半導体基板２０を研削し研磨した。研削及び研磨は、少なくとも三つの理由で行った。第一のの理由は、炭化珪素をエッチングすることは、いかなる状況下でも難しいので、炭化珪素基板２０の厚さを最小にして、エッチングプロセス全体を容易にするのに役立つ。第二の理由は、実質的に透明になるまで基板２０を研削し研磨することによって、基板２０の第二表面２７から金属コンタクト２５まで適当な光路を画成することができ、その結果、残りの図面に関して本明細書で説明しているように、所望の方法で、ビアのための適当な位置をコンタクト２５に位置合わせしエッチングすることができる。第三の理由は、得られたより薄い基板（すなわち、より少ない質量）により、得られるデバイス又はＭＭＩＣに対して熱に関する利点を提供する。
【００４３】
本発明によれば、ビアをエッチングする場合、集積回路を形成している複数の層が接続され、それによって集積回路がその所望の機能を発揮できるように、前側エッチング停止パッドは導電性であるべきである。更に、サンプルの裏面上にあるエッチングマスクは、前側エッチング停止を有するサンプルを光学的に位置合わせ（視覚による位置合わせを含む）できるように、好ましくは透明である。
【００４４】
図７は、本発明の好ましい方法の次の工程において、基板２０の第二表面２１をインジウム・錫・酸化物（ＩＴＯ）の層３４でコーティングしている状態を図示している。ＩＴＯは、少なくとも二つの理由から選択され組み込まれる。第一には、ＩＴＯ層３４は透明であるように形成することができ、その結果、本発明の方法は、半導体の設計及び製造で用いられる典型的なマイクロリソグラフィー及びマスキング技術を取り入れることができる。第二には、以下に記載した実験の項で考察しているように、エッチングプロセス中に所望され且つ必要とされる方法で、所望のエッチング液が、ＳｉＣとＩＴＯとの間を識別するので、ＩＴＯは良好なマスキング材料を提供する。
【００４５】
別の態様では、基板の第二表面２１上にある層３４は、選択性及び透明性というＩＴＯと同じ利点を提供する酸化マグネシウム（ＭｇＯ）を含むことができる。ＭｇＯに関して精通している当業者には公知のように、ＭｇＯは、非常に高い融点（２８００℃）を有する極めて高密度の形態で製造することができる。
【００４６】
次に、適当なフォトレジスト層でＩＴＯ層をコーティングする。フォトレジスト化合物は、当業において一般的に公知であるので、適当なフォトレジスト材料はＩＴＯ層３４上における堆積に適合しているべきであり、また露光され現像されるときに適当なレベルの精細を提供すべきであり、またフォトレジストが適所に配置されている一方で、行われるプロセス工程を妨害するべきではないことに留意すること以外は、本明細書では詳しく考察しない。
【００４７】
図８は、フォトレジスト３５がマスクされ、露光され、及び現像された後の前駆体構造、及びプロセス及び材料の残りと整合性があるという条件の下で、従来の方法で行うことができる工程を図示している。フォトレジストを開放させると、フォトレジスト層３５において、画成された開口部３６が形成され、その開口部により、ＩＴＯ層３４は、適当に開放され、次に、図９に示してあるように、適当なビア３７を形成することができる。本発明の好ましい態様では、三塩化硼素（ＢＣｌ3）化学を用いて反応性イオンエッチングによってＩＴＯ層をエッチングする。
【００４８】
図９に図示してあるように、ビアはエッチング工程で形成され、その詳細は以下で簡単に記載されているが、好ましくはエッチング工程は誘導結合プラズマ中で行い、最も好ましくは六フッ化硫黄（ＳＦ6）から形成される誘導結合プラズマ中で行う。
【００４９】
特に有利な工程では、本発明の方法は、エッチング停止として元の導電性コンタクト２５を組み入れる。この方法では、本発明の方法によって、分離エッチング停止を加え、次に分離エッチング停止を除去するための追加の工程及び（しばしば同様に重要なことには）材料を用いることが回避される。また、図面では、ただ１つのビアが図示されているが、それは、図解を明確にするためであって、本発明は、開口複数ビア（opening multiple vias）のために有利に用いられることを理解すべきである。
【００５０】
図１０は、好ましい態様において、金属の三層で：すなわち、チタン、白金、及び金（「Ｔｉ／Ｐｔ／Ａｕ」）の順序でエッチングトレンチの床及び壁に沿ってビアがコーティングされている状態を図示している。このコーティングは、図１０では４０として示されている。次に、コーティング４０を、貴金属４１で、好ましくは金で電気メッキして、基板２０の第二表面２７から第一表面２６までの完全なコンタクト、更に好ましくは、デバイス部分２１の一部であるコンタクト２５までの完全なコンタクトを形成する。好ましい態様では、フォトレジストとインジウム・錫・酸化物との層３４及びフォトレジスト層３５は、Ｔｉ／Ｐｔ／Ａｕコーティング４０によるスパッタコーティング及び金４１による電気メッキの工程前に両方とも除去される。次に、プラテン３２からデバイス前駆体を除去し、保護ポリイミド層３１をストリップして、図１１に図示されているデバイスが得られる。
【００５１】
図１２は、本発明による４ミル（１０００ミル＝１インチ）炭化珪素ウェーハにおいてエッチングされた直径１００ミクロンのビアホールに関するＳＥＭ顕微鏡写真である。図１〜図１１は図面であり、図１２は写真であるが、比較すると、図１２に示されている頂部表面は、図面の第二表面２７に相当している。当業者には理解されるように、この厚さの炭化珪素基板に対して、この直径のビアを配置する能力により、所望の炭化珪素基板におけるブロードバンド高周波数ＭＭＩＣＳが可能となる。
【００５２】
本発明は、厚さ１００から２００ミクロンの炭化珪素基板を貫通して、典型的には（必ずしも限定されないが）直径約２５から２００ミクロンのビアをエッチングする方法である。本発明のエッチングプロセスでは、１分あたり約０．５から０．８ミクロン（μ／分）のエッチング速度、１５０のエッチングマスクの選択比、及び９０から９９％の異方性が得られる。
【００５３】
炭化珪素基板中にビアをエッチングする際の重要な問題は、高い安定性及び高い結合強度を有する材料である炭化珪素を、エッチングマスクの侵食を最少にしつつ、合理的な速度（例えば、０．５μ／分）でエッチングするエッチングプロセスを見出すことである。
【００５４】
本発明は、マスキング材料、プラズマパラメーター、及び化学を選択することによってこれらの完全に相反する要件を満たす。
本発明では、インジウム・錫・酸化物（「ＩＴＯ」）は、いくつかの理由から、炭化珪素中ビアのための好ましいエッチングマスクである。第一に、ＩＴＯは、炭化珪素をエッチングするためには最も効率的であり、好ましいフッ素化学中で安定であってエッチングされない。第二に、他の硬質金属マスクと違って、ＩＴＯは、炭化珪素結合を破壊するのに充分なイオンエネルギーでスパッタされないので、炭化珪素をエッチングすることができる。第三に、ＩＴＯは、透明でもあり、ウェーハを通してエッジパッド（edge pads）に対してエッチングマスクを位置合わせできる。第四に、ＩＴＯは、導電性であり、且つエッチングが停止する材料として機能することができるので、エッチング停止のために用いることもできる。
【００５５】
上記したように、炭化珪素においてビアをエッチングするための最善のエッチングマスク材料の一つは、インジウム・錫・酸化物（ＩＴＯ）である。ＩＴＯエッチングマスクは以下のようにしてパターニングする。まず最初にＩＴＯで、次にフォトレジストでウェーハをブランケットコーティングする。そのフォトレジストは、マスクを介してＵＶ光で露光され、露光領域が硬化して、マスクパターンをフォトレジスト上へと転写する。フォトレジストは、塩素化学におけるＩＴＯにおけるその後のエッチングではマスクとして機能するので、ＩＴＯ上にフォトマスクのパターンが転写される。次に、フッ素化学における炭化珪素ビアのその後のエッチングでは、ＩＴＯは、マスクとして機能する。
【００５６】
いくつかの理由から、本発明では、誘導結合プラズマ（ＩＣＰ）を用いて、高密度ＳＦ6プラズマを発生させて、炭化珪素においてビアをエッチングする。第一に、エッチングマスクの侵食を最少にしつつ、炭化珪素において速いエッチング速度を達成するためには、高密度で低エネルギーのプラズマが必要である。ＩＣＰの使用は、高密度プラズマを発生させることができるので、またチャック電力を調節することによりコイル電力及びイオンエネルギーを調節することによって、プラズマ密度を独立制御できるので、重要である。高いコイル電力（６００〜１５００Ｗ、好ましくは約８００Ｗ）を選択して、プラズマ密度を最大にする。
【００５７】
本発明の重要なポイントは、ＩＴＯ又はＭｇＯのエッチングマスクの侵食を最少にしつつ、炭化珪素のエッチング速度を最大にするＩＣＰシステムにおけるチャック電力の使用である。チャック電力がＩＣＰシステムにおいて増加すると、炭化珪素のエッチング速度が増大するが；その速度の増大は、高いチャック電力の場合に比べて、低いチャック電力の場合の方がはるかに劇的である。チャック電力を増加させると、ＩＴＯ又はＭｇＯのエッチングマスクの侵食速度は、最小であり、初めは増加しないが；より高いチャック電力では、急速に増加する。而して、本発明は、一方ではＳｉＣエッチング速度を最小にし、他方ではＳｉＣエッチングマスクとＩＴＯエッチングマスクとの間のエッチング速度の差を最大にするチャック電力を選択できるという認識を取り入れている。好ましい態様では、このチャック電力レベルは、現在では、一平方センチメートルあたり約１から２ワット（Ｗｃｍ-2）であることが好ましいことが知られている。
【００５８】
六フッ化硫黄（ＳＦ6）化学を本発明で用いて、炭化珪素にビアをエッチングする。六フッ化硫黄を用いる理由は、前記目的にとって、フッ素化学の中で最も効率的であると考えられるからである。本発明は、ガス添加剤を一切用いないが、それは、炭化珪素のエッチング速度を遅くする傾向があるからであり、またスパッタリングによってマスク侵食が速くなるからである。本発明は、１から５ミリトルの圧力で、好ましくは約３ミリトルの圧力でＳＦ6を用いる。同様に、ガスは、約５から１００ｓｃｃｍの速度で、好ましくは約１０ｓｃｃｍの速度で供給する。
【００５９】
ＳＦ6を用いる更なる研究では、ＳＦ6では、ＮＦ3又はＣＦ3（約７０：１）に比べて、より高いＳｉＣ対ＩＴＯマスク選択比（mask selectivity）（約１５０：１）が得られることが測定された。上で考察したように、ＳｉＣをエッチングする従来法は、Ａｒ及びＣＦ4／Ｏ2で希釈されたＮＦ3又はＳＦ6の使用を含んでいた。しかしながら、研究時に、Ａｒ又はＯ2をＳＦ6又はＮＦ3に加えると、フッ素の割合が低くなり且つイオン衝撃が大きくなるので、ＳｉＣにおけるエッチング速度が低下し、マスク侵食が増加した。而して、追加のガスを加えずにＳＦ6を用いることは、本発明のＩＴＯマスクに関して、エッチング速度の増大及び高い選択比を達成するのに好ましい。
【００６０】
ビアをエッチングする速度は、そこに施用されている基板又は薄膜の温度を上昇させることによって増大させることができる。温度の上昇は、サンプルを冷却するのに役立っている、サンプルの裏面へのヘリウム流を停止させることによって達成できる。別法としては、裏面の圧力を約１から１０トルに維持する。エッチング速度に影響を及ぼす化学反応（例えば、分子結合の破壊）は、ガス流量及びチャンバー圧を増加させることによって、増やすこともできる。
【００６１】
ビアエッチングに影響を及ぼす化学反応が増加すると、側面エッチングが増加し、その結果として、ビアの側壁の傾斜が生じる。また、化学反応の増加により、ＩＴＯマスクのエッチング速度と侵食も増大する。更に、増強された化学反応に起因して、スパイキング及び表面欠陥が生じることがある。
【００６２】
発明の背景に記載した引例によって例示されているように、誘導結合プラズマを発生させるために用いられる装置及びプロセスは、一般的に、当業において公知であって充分に理解される。而して、当業者は、本明細書で説明される技術を実行することができ、過度の実験は必要無い。
実験：
好ましい態様では、本発明は、誘導結合プラズマ（ＩＣＰ）中で六フッ化硫黄化学を用いて、ＳｉＣにおいてビアをドライエッチングする方法も含む。本発明の特有な態様では、ドライエッチングは、Plasma-Therm Incorporatedによって製造されたモデル７９０ＩＣＰシステムにおいて行った。
【００６３】
このシステムでは、ウェーハを、プロセスチャンバー中にあるＨｅで冷却されるチャック上に配置し、ウェーハを固定し、次にターボポンプ及びメカニカルポンプを用いてプロセスチャンバーを１０-5トルまで排気する。１分間あたり５から２０立方センチメートルの電子等級六フッ化硫黄をプロセスチャンバー中に注入し、ターボポンプ上にあるバタフライ弁を絞って、２から５ミリトルの作業圧力にする。次に、電力を印加してプラズマを発生させる。このシステムでは、２つの無線周波数（ＲＦ）電源を用いた。１つは、チャックに接続し、基板に達するイオンのエネルギーを制御するために用い、１から２Ｗ／ｃｍ2に設定する。第二のＲＦ源は、セラミックプロセスチャンバーの周囲に巻き付けられた３ターン誘導子コイル（three turn inductor coil）に接続する。第二ＲＦ源は、主プラズマ発生電力を提供し、プラズマ密度を制御し、及び８００から１２００Ｗに設定される。
【００６４】
ビアをエッチングする前に、ＩＴＯでＳｉＣ基板をコーティングし、次に標準的なフォトリソグラフィーを用いてフォトレジストでパターニングする。次に、フォトレジストがエッチングマスクである塩素化学中でＩＴＯをドライエッチングする。続いて、ＩＴＯがエッチングマスクであるフッ素化学中で、ＳｉＣにおいてビアをエッチングする。ビアドライエッチングプロセスは、高度に異方性であり、ＳｉＣエッチング速度は０．５から０．８ミクロン／分であり、及びエッチングマスクに対する選択比は１００から１５０である。
【００６５】
本明細書では、本発明の典型的な態様を開示してきた。特定の用語を用いてきたが、それらは、一般的で説明的な意味でのみ用いており、限定することを目的としているのではない。本発明の範囲は、請求の範囲に記載してある。
【図面の簡単な説明】
【図１】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図２】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図３】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図４】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図５】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図６】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図７】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図８】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図９】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図１０】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図１１】 本発明にしたがって、デバイスに対して、炭化珪素基板を貫通させてビアを形成する方法を示している横断面図である。
【図１２】 本発明によって炭化珪素基板中に形成されたビアの走査電子顕微鏡写真（ＳＥＭ）である。
Claims (16)
- 半導体集積装置であって、
対向する第１の表面及び第２の表面を有する炭化珪素基板と、
該炭化珪素基板上に形成される半導体デバイスと、
該半導体デバイス用の電気的コンタクトを構成する導電性コンタクトと、
炭化珪素基板の第２の表面から導電性コンタクトまで、半導体デバイスを完全に貫通している導電性ビアと、
炭化珪素基板の第１の表面上にある炭化珪素エピタキシャル層と
を備え、
炭化珪素エピタキシャル層上に半導体デバイスの少なくとも一部分が存在し、かつ、炭化珪素エピタキシャル層上に半導体デバイスへの導電性コンタクトの少なくとも一部分が存在しており、
導電性ビアは、炭化珪素エピタキシャル層及び炭化珪素基板を貫通して延びており、
炭化珪素基板の第２の表面は研磨されて、該炭化珪素基板が実質的に透明である
ことを特徴とする半導体集積装置。 - 請求項１記載の半導体集積装置において、該装置はさらに、炭化珪素基板上に形成された半導体デバイスを含むすべての炭化珪素エピタキシャル層をカバーするポリマーコーティングを備えていることを特徴とする半導体集積装置。
- 請求項１記載の半導体集積装置において、該装置はさらに、研磨された炭化珪素基板の第２の表面上にインジウム・錫酸化物及びマグネシウム酸化物のグループから選択された実質的に透明の層を備えていることを特徴とする半導体集積装置。
- 請求項１記載の半導体集積装置において、研磨された実質的に透明の炭化珪素基板は部分的に半絶縁性であることを特徴とする半導体集積装置。
- 請求項１記載の半導体集積装置において、導電性コンタクトは、インジウム・錫酸化物で構成されていることを特徴とする半導体集積装置。
- 請求項１記載の半導体集積装置において、該装置は、炭化珪素基板及び炭化珪素エピタキシャル層を貫通する複数の導電性ビアを備え、各導電性ビアは、炭化珪素基板上のデバイスへの電気的コンタクトを形成する導電性コンタクトによってカバーされていることを特徴とする半導体集積装置。
- 請求項１記載の半導体集積装置において、炭化珪素基板は半絶縁性であり、該装置は更に、
炭化珪素エピタキシャル層上に形成されたマイクロ波回路であって、炭化珪素エピタキシャル層の表面上に複数の導電性コンタクトを含んでいるマイクロ波回路と、
炭化珪素基板と炭化珪素エピタキシャル層を貫通する複数の導電性ビアであって、炭化珪素基板の第２の表面と複数の導電性コンタクトとの間に電気的経路を形成する複数の導電性ビアと
を備えていることを特徴とする半導体集積装置。 - 請求項７記載の半導体集積装置において、該デバイスはモノリシックマイクロ波集積回路（MMIC）であることを特徴とする半導体集積装置。
- 対向する第１及び第２の表面を有する炭化珪素基板上に半導体デバイスを製造する方法であって、
炭化珪素基板の第１の表面上に、デバイスの少なくとも一部に対する炭化珪素エピタキシャル層を形成するステップと、
炭化珪素エピタキシャル層上の所定の位置に導電性エッチング停止材料を配置するステップと、
炭化珪素基板の第２の表面を研削するステップと、
炭化珪素基板が実質的に透明になるまで、該基板の第２の表面を研磨するステップと、
炭化珪素基板にビアをエッチングするステップであって、該ビアが炭化珪素基板と炭化珪素エピタキシャル層を貫通して延在するまで、ビアをエッチングするエッチングステップと
を備えていることを特徴とする半導体デバイス製造方法。 - 請求項９記載の半導体デバイス製造方法において、該方法はさらに、
研磨された第２の表面上に、インジウム・錫酸化物及びマグネシウム酸化物のグループから選択された実質的に透明の層を形成するステップと、
該実質的に透明の層上にフォトレジストを形成するステップと、
フォトレジスト上にマスクを光学的に整列して該フォトレジストを現像し、炭化珪素エピタキシャル層の表面に、導電性エッチング停止材料に光学的に整列する点に開口を生成するマスキングステップと
を備え、
エッチングステップは、炭化珪素基板と炭化珪素エピタキシャル層を貫通してエッチング停止材料までビアが到達するまで実行され、
半導体デバイス製造方法はさらに、炭化珪素エピタキシャル層上のエッチング停止材料を半導体デバイス内に組み込むステップを備えている
ことを特徴とする半導体デバイス製造方法。 - 請求項９記載の半導体デバイス製造方法において、エッチングステップは、誘導的に結合されたプラズマシステムにおいて、炭化珪素基板及び炭化珪素エピタキシャル層を１〜２ワット／ｃｍ２のチャック電力でエッチングすることを特徴とする半導体デバイス製造方法。
- 請求項１０記載の半導体デバイス製造方法において、導電性エッチング停止材料は、マスキングステップ及びエッチングステップの前に半導体デバイスに組み込まれることを特徴とする半導体デバイス製造方法。
- 請求項９記載の半導体デバイス製造方法において、該方法はさらに、半導体デバイスに導電性接続を形成するために、ビアにメタライズするステップを備えていることを特徴とするデバイス製造方法。
- 請求項９記載の半導体デバイス製造方法において、該方法はさらに、
炭化珪素エピタキシャル層及び実質的に透明の炭化珪素基板の第１の表面に半導体デバイスを形成するステップであって、炭化珪素エピタキシャル層上の半導体デバイス用の少なくとも１つの金属コンタクトと、導電性エッチング停止材料を形成する少なくとも１つの金属コンタクトとを備えている半導体デバイスを形成するステップと、
炭化珪素基板の第２の表面から、少なくとも１つの金属コンタクト及び半導体デバイスへの電気的接続を提供するようにビアをメタライズするステップと
を備えていることを特徴とする半導体デバイス製造方法。 - 請求項１４記載の半導体デバイス製造方法において、炭化珪素エピタキシャル層上に形成される少なくとも１つの金属コンタクトは、第１の表面上にインジウム・錫酸化物をデポジットすることによって形成されることを特徴とする半導体デバイス製造方法。
- 請求項１５記載の半導体デバイス製造方法において、該方法はさらに、インジウム・錫酸化物の金属コンタクトを金被膜でカバーするステップを備えていることを特徴とする半導体デバイス製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/546,821 US6475889B1 (en) | 2000-04-11 | 2000-04-11 | Method of forming vias in silicon carbide and resulting devices and circuits |
| US09/546,821 | 2000-04-11 | ||
| PCT/US2001/010289 WO2001078120A1 (en) | 2000-04-11 | 2001-03-30 | Method of forming vias in silicon carbide and resulting devices and circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003530716A JP2003530716A (ja) | 2003-10-14 |
| JP5142438B2 true JP5142438B2 (ja) | 2013-02-13 |
Family
ID=24182160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001575476A Expired - Lifetime JP5142438B2 (ja) | 2000-04-11 | 2001-03-30 | 炭化珪素においてビアを形成する方法、及び得られるデバイスと回路 |
Country Status (11)
| Country | Link |
|---|---|
| US (4) | US6475889B1 (ja) |
| EP (2) | EP1273032B1 (ja) |
| JP (1) | JP5142438B2 (ja) |
| KR (1) | KR100797130B1 (ja) |
| CN (1) | CN1197126C (ja) |
| AT (1) | ATE467231T1 (ja) |
| AU (1) | AU2001249659A1 (ja) |
| CA (1) | CA2406054C (ja) |
| DE (1) | DE60142035D1 (ja) |
| TW (1) | TW571383B (ja) |
| WO (1) | WO2001078120A1 (ja) |
Families Citing this family (140)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2797140B1 (fr) * | 1999-07-30 | 2001-11-02 | Thomson Csf Sextant | Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions |
| US6475889B1 (en) * | 2000-04-11 | 2002-11-05 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US7125786B2 (en) * | 2000-04-11 | 2006-10-24 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US7892974B2 (en) | 2000-04-11 | 2011-02-22 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US6657237B2 (en) * | 2000-12-18 | 2003-12-02 | Samsung Electro-Mechanics Co., Ltd. | GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same |
| US7233028B2 (en) * | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
| US7214325B2 (en) | 2001-03-23 | 2007-05-08 | Lg Electronics Inc. | Method of fabricating ohmic contact on n-type gallium nitride (GaN) of room temperature by plasma surface treatment |
| JP2003124189A (ja) * | 2001-10-10 | 2003-04-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
| US7148125B2 (en) * | 2001-12-12 | 2006-12-12 | Denso Corporation | Method for manufacturing semiconductor power device |
| US6653214B1 (en) * | 2002-01-03 | 2003-11-25 | The United States Of America As Represented By The Secretary Of The Air Force | Measured via-hole etching |
| US6846747B2 (en) * | 2002-04-09 | 2005-01-25 | Unaxis Usa Inc. | Method for etching vias |
| US6982204B2 (en) * | 2002-07-16 | 2006-01-03 | Cree, Inc. | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses |
| JP4071615B2 (ja) * | 2002-12-20 | 2008-04-02 | 株式会社フジクラ | 貫通電極の形成方法及び貫通電極付き基板 |
| CN1729582A (zh) | 2002-12-20 | 2006-02-01 | 克里公司 | 包含半导体平台结构和导电结的电子器件和所述器件的制作方法 |
| US20040206755A1 (en) * | 2003-04-18 | 2004-10-21 | Hadinger Peter James | Microwave heating using distributed semiconductor sources |
| US7151277B2 (en) * | 2003-07-03 | 2006-12-19 | The Regents Of The University Of California | Selective etching of silicon carbide films |
| US6933191B2 (en) * | 2003-09-18 | 2005-08-23 | International Business Machines Corporation | Two-mask process for metal-insulator-metal capacitors and single mask process for thin film resistors |
| US7285433B2 (en) * | 2003-11-06 | 2007-10-23 | General Electric Company | Integrated devices with optical and electrical isolation and method for making |
| US7901994B2 (en) * | 2004-01-16 | 2011-03-08 | Cree, Inc. | Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers |
| US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| US7170111B2 (en) * | 2004-02-05 | 2007-01-30 | Cree, Inc. | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same |
| US7612390B2 (en) | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
| JP2005235860A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| WO2005083761A1 (ja) * | 2004-02-26 | 2005-09-09 | Nec Corporation | 窒化物半導体装置のオーム性電極構造 |
| US7173285B2 (en) * | 2004-03-18 | 2007-02-06 | Cree, Inc. | Lithographic methods to reduce stacking fault nucleation sites |
| SE527205C2 (sv) * | 2004-04-14 | 2006-01-17 | Denso Corp | Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid |
| US7791061B2 (en) * | 2004-05-18 | 2010-09-07 | Cree, Inc. | External extraction light emitting diode based upon crystallographic faceted surfaces |
| US7332365B2 (en) * | 2004-05-18 | 2008-02-19 | Cree, Inc. | Method for fabricating group-III nitride devices and devices fabricated using method |
| US7084441B2 (en) * | 2004-05-20 | 2006-08-01 | Cree, Inc. | Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same |
| US7432142B2 (en) * | 2004-05-20 | 2008-10-07 | Cree, Inc. | Methods of fabricating nitride-based transistors having regrown ohmic contact regions |
| US20060017064A1 (en) * | 2004-07-26 | 2006-01-26 | Saxler Adam W | Nitride-based transistors having laterally grown active region and methods of fabricating same |
| US7309660B2 (en) * | 2004-09-16 | 2007-12-18 | International Business Machines Corporation | Buffer layer for selective SiGe growth for uniform nucleation |
| US7709859B2 (en) * | 2004-11-23 | 2010-05-04 | Cree, Inc. | Cap layers including aluminum nitride for nitride-based transistors |
| US7456443B2 (en) | 2004-11-23 | 2008-11-25 | Cree, Inc. | Transistors having buried n-type and p-type regions beneath the source region |
| US7161194B2 (en) * | 2004-12-06 | 2007-01-09 | Cree, Inc. | High power density and/or linearity transistors |
| US7355215B2 (en) * | 2004-12-06 | 2008-04-08 | Cree, Inc. | Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies |
| US7563658B2 (en) * | 2004-12-27 | 2009-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7932111B2 (en) | 2005-02-23 | 2011-04-26 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
| US7465967B2 (en) * | 2005-03-15 | 2008-12-16 | Cree, Inc. | Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions |
| US8575651B2 (en) | 2005-04-11 | 2013-11-05 | Cree, Inc. | Devices having thick semi-insulating epitaxial gallium nitride layer |
| US7626217B2 (en) * | 2005-04-11 | 2009-12-01 | Cree, Inc. | Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices |
| US7544963B2 (en) * | 2005-04-29 | 2009-06-09 | Cree, Inc. | Binary group III-nitride based high electron mobility transistors |
| US7615774B2 (en) * | 2005-04-29 | 2009-11-10 | Cree.Inc. | Aluminum free group III-nitride based high electron mobility transistors |
| US20060267043A1 (en) * | 2005-05-27 | 2006-11-30 | Emerson David T | Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices |
| US9331192B2 (en) | 2005-06-29 | 2016-05-03 | Cree, Inc. | Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same |
| US7361586B2 (en) * | 2005-07-01 | 2008-04-22 | Spansion Llc | Preamorphization to minimize void formation |
| DE102005042074A1 (de) * | 2005-08-31 | 2007-03-08 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von Durchkontaktierungen in Halbleiterwafern |
| JP4745007B2 (ja) * | 2005-09-29 | 2011-08-10 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| TWI327761B (en) * | 2005-10-07 | 2010-07-21 | Rohm & Haas Elect Mat | Method for making semiconductor wafer and wafer holding article |
| JP4612534B2 (ja) * | 2005-12-01 | 2011-01-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US7307348B2 (en) * | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
| KR100763670B1 (ko) * | 2005-12-28 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| WO2007081964A2 (en) * | 2006-01-10 | 2007-07-19 | Cree, Inc. | Silicon carbide dimpled substrate |
| US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| US7453154B2 (en) * | 2006-03-29 | 2008-11-18 | Delphi Technologies, Inc. | Carbon nanotube via interconnect |
| JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| KR101529331B1 (ko) | 2006-08-17 | 2015-06-16 | 크리 인코포레이티드 | 고전력 절연 게이트 바이폴라 트랜지스터 |
| JP5091445B2 (ja) * | 2006-09-15 | 2012-12-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US8823057B2 (en) | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
| JP5022683B2 (ja) * | 2006-11-30 | 2012-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| US8866150B2 (en) * | 2007-05-31 | 2014-10-21 | Cree, Inc. | Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts |
| JP5298559B2 (ja) * | 2007-06-29 | 2013-09-25 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US8617997B2 (en) * | 2007-08-21 | 2013-12-31 | Cree, Inc. | Selective wet etching of gold-tin based solder |
| US20090072269A1 (en) * | 2007-09-17 | 2009-03-19 | Chang Soo Suh | Gallium nitride diodes and integrated components |
| US7687825B2 (en) * | 2007-09-18 | 2010-03-30 | Cree, Inc. | Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication |
| US8519438B2 (en) | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US7939449B2 (en) * | 2008-06-03 | 2011-05-10 | Micron Technology, Inc. | Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends |
| US7952982B2 (en) * | 2008-06-30 | 2011-05-31 | Intel Corporation | Data storage medium, data storage device containing same, and method of manufacturing data storage device containing same |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| JP2010103300A (ja) * | 2008-10-23 | 2010-05-06 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5239744B2 (ja) * | 2008-10-27 | 2013-07-17 | ソニー株式会社 | 番組送出装置、スイッチャ制御方法およびコンピュータプログラム |
| US7898004B2 (en) | 2008-12-10 | 2011-03-01 | Transphorm Inc. | Semiconductor heterostructure diodes |
| JP2010182764A (ja) * | 2009-02-04 | 2010-08-19 | Sony Corp | 半導体素子とその製造方法、及び電子機器 |
| JP4905474B2 (ja) * | 2009-02-04 | 2012-03-28 | ソニー株式会社 | 映像処理装置、映像処理方法及びプログラム |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8742459B2 (en) | 2009-05-14 | 2014-06-03 | Transphorm Inc. | High voltage III-nitride semiconductor devices |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US8598713B2 (en) * | 2009-07-22 | 2013-12-03 | Newport Fab, Llc | Deep silicon via for grounding of circuits and devices, emitter ballasting and isolation |
| US8390000B2 (en) | 2009-08-28 | 2013-03-05 | Transphorm Inc. | Semiconductor devices with field plates |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| JP5179455B2 (ja) * | 2009-10-27 | 2013-04-10 | Ｓｐｐテクノロジーズ株式会社 | プラズマエッチング方法 |
| US8389977B2 (en) | 2009-12-10 | 2013-03-05 | Transphorm Inc. | Reverse side engineered III-nitride devices |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| JP5649356B2 (ja) * | 2010-07-28 | 2015-01-07 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及びその製造方法 |
| JP5649355B2 (ja) * | 2010-07-28 | 2015-01-07 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及びその製造方法 |
| US8742460B2 (en) | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
| CN102169552A (zh) * | 2011-01-28 | 2011-08-31 | 上海集成电路研发中心有限公司 | 射频识别标签及其制造方法 |
| US8643062B2 (en) | 2011-02-02 | 2014-02-04 | Transphorm Inc. | III-N device structures and methods |
| US8772842B2 (en) | 2011-03-04 | 2014-07-08 | Transphorm, Inc. | Semiconductor diodes with low reverse bias currents |
| US8716141B2 (en) | 2011-03-04 | 2014-05-06 | Transphorm Inc. | Electrode configurations for semiconductor devices |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| WO2013055423A2 (en) * | 2011-07-18 | 2013-04-18 | Bae Systems Information And Electronic Systems Integration Inc. | Method and design of an rf thru-via interconnect |
| KR20130013820A (ko) | 2011-07-29 | 2013-02-06 | 한국전자통신연구원 | 반도체 장치 및 그 제조 방법 |
| US8901604B2 (en) | 2011-09-06 | 2014-12-02 | Transphorm Inc. | Semiconductor devices with guard rings |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| JP2014531752A (ja) | 2011-09-11 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| US9257547B2 (en) | 2011-09-13 | 2016-02-09 | Transphorm Inc. | III-N device structures having a non-insulating substrate |
| US8598937B2 (en) | 2011-10-07 | 2013-12-03 | Transphorm Inc. | High power semiconductor electronic components with increased reliability |
| US9165766B2 (en) | 2012-02-03 | 2015-10-20 | Transphorm Inc. | Buffer layer structures suited for III-nitride devices with foreign substrates |
| WO2013155108A1 (en) | 2012-04-09 | 2013-10-17 | Transphorm Inc. | N-polar iii-nitride transistors |
| US9184275B2 (en) | 2012-06-27 | 2015-11-10 | Transphorm Inc. | Semiconductor devices with integrated hole collectors |
| EP2897296B1 (en) | 2012-09-14 | 2019-05-08 | Nec Corporation | Transmitter |
| US9159612B2 (en) | 2012-10-15 | 2015-10-13 | Electronics And Telecommunications Research Institute | Semiconductor device and method of fabricating the same |
| US9171730B2 (en) | 2013-02-15 | 2015-10-27 | Transphorm Inc. | Electrodes for semiconductor devices and methods of forming the same |
| US9087718B2 (en) | 2013-03-13 | 2015-07-21 | Transphorm Inc. | Enhancement-mode III-nitride devices |
| US9245993B2 (en) | 2013-03-15 | 2016-01-26 | Transphorm Inc. | Carbon doping semiconductor devices |
| WO2014149780A1 (en) * | 2013-03-15 | 2014-09-25 | Life Technologies Corporation | Chemical sensor with consistent sensor surface areas |
| US8896008B2 (en) | 2013-04-23 | 2014-11-25 | Cree, Inc. | Light emitting diodes having group III nitride surface features defined by a mask and crystal planes |
| WO2015009514A1 (en) | 2013-07-19 | 2015-01-22 | Transphorm Inc. | Iii-nitride transistor including a p-type depleting layer |
| US9318593B2 (en) | 2014-07-21 | 2016-04-19 | Transphorm Inc. | Forming enhancement mode III-nitride devices |
| US9536967B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Recessed ohmic contacts in a III-N device |
| US9536966B2 (en) | 2014-12-16 | 2017-01-03 | Transphorm Inc. | Gate structures for III-N devices |
| CN104867813B (zh) * | 2015-04-08 | 2018-07-10 | 信利（惠州）智能显示有限公司 | 非金属图案的制作方法 |
| WO2017123999A1 (en) | 2016-01-15 | 2017-07-20 | Transphorm Inc. | Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator |
| JP2017157585A (ja) * | 2016-02-29 | 2017-09-07 | 株式会社アドバンテスト | 半導体デバイスおよびその製造方法 |
| US10224401B2 (en) | 2016-05-31 | 2019-03-05 | Transphorm Inc. | III-nitride devices including a graded depleting layer |
| US10892356B2 (en) | 2016-06-24 | 2021-01-12 | Cree, Inc. | Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same |
| US11430882B2 (en) | 2016-06-24 | 2022-08-30 | Wolfspeed, Inc. | Gallium nitride high-electron mobility transistors with p-type layers and process for making the same |
| US20200098737A1 (en) * | 2018-09-25 | 2020-03-26 | Intel Corporation | Stacked-substrate fpga semiconductor devices |
| CN109524304B (zh) * | 2018-11-21 | 2021-04-27 | 北京国联万众半导体科技有限公司 | 碳化硅栅介质氟等离子体的处理方法及碳化硅功率器件 |
| US11217700B2 (en) * | 2018-12-07 | 2022-01-04 | Cornell University | Micron scale tin oxide-based semiconductor devices |
| US11658038B2 (en) * | 2020-05-13 | 2023-05-23 | Tokyo Electron Limited | Method for dry etching silicon carbide films for resist underlayer applications |
| CN112216600A (zh) * | 2020-10-13 | 2021-01-12 | 西安交通大学 | 一种快速可控低成本制备大面积SiC纳米柱阵列的方法 |
| CN114759098B (zh) * | 2020-12-29 | 2023-12-01 | 隆基绿能科技股份有限公司 | 一种碳化硅光伏器件 |
| US20220367695A1 (en) * | 2021-05-17 | 2022-11-17 | Cree, Inc. | Circuits and group iii-nitride transistors with buried p-layers and controlled gate voltages and methods thereof |
| US11929428B2 (en) | 2021-05-17 | 2024-03-12 | Wolfspeed, Inc. | Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866507A (en) * | 1986-05-19 | 1989-09-12 | International Business Machines Corporation | Module for packaging semiconductor integrated circuit chips on a base substrate |
| US4771017A (en) * | 1987-06-23 | 1988-09-13 | Spire Corporation | Patterning process |
| US4874500A (en) | 1987-07-15 | 1989-10-17 | Sri International | Microelectrochemical sensor and sensor array |
| US5187547A (en) | 1988-05-18 | 1993-02-16 | Sanyo Electric Co., Ltd. | Light emitting diode device and method for producing same |
| JPH0684551B2 (ja) * | 1988-08-22 | 1994-10-26 | 昭和電工株式会社 | プラセオジム又はプラセオジム含有合金の製造方法 |
| US4868507A (en) * | 1988-11-23 | 1989-09-19 | Minnesota Mining And Manufacturing Company | Microcomputer controlled resistance fault locator circuit |
| US4951014A (en) | 1989-05-26 | 1990-08-21 | Raytheon Company | High power microwave circuit packages |
| US5185292A (en) * | 1989-07-20 | 1993-02-09 | Harris Corporation | Process for forming extremely thin edge-connectable integrated circuit structure |
| US4966862A (en) * | 1989-08-28 | 1990-10-30 | Cree Research, Inc. | Method of production of light emitting diodes |
| US5449953A (en) | 1990-09-14 | 1995-09-12 | Westinghouse Electric Corporation | Monolithic microwave integrated circuit on high resistivity silicon |
| US5264713A (en) * | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
| JP2901788B2 (ja) | 1991-07-19 | 1999-06-07 | ローム株式会社 | 炭化珪素半導体装置 |
| US5662770A (en) * | 1993-04-16 | 1997-09-02 | Micron Technology, Inc. | Method and apparatus for improving etch uniformity in remote source plasma reactors with powered wafer chucks |
| US5343071A (en) | 1993-04-28 | 1994-08-30 | Raytheon Company | Semiconductor structures having dual surface via holes |
| US5539217A (en) * | 1993-08-09 | 1996-07-23 | Cree Research, Inc. | Silicon carbide thyristor |
| US5406122A (en) | 1993-10-27 | 1995-04-11 | Hughes Aircraft Company | Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer |
| US6028348A (en) * | 1993-11-30 | 2000-02-22 | Texas Instruments Incorporated | Low thermal impedance integrated circuit |
| FR2738394B1 (fr) * | 1995-09-06 | 1998-06-26 | Nippon Denso Co | Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication |
| JP3051663B2 (ja) * | 1995-09-12 | 2000-06-12 | 一 上野 | 鳥類捕獲装置 |
| US5672546A (en) | 1995-12-04 | 1997-09-30 | General Electric Company | Semiconductor interconnect method and structure for high temperature applications |
| US5914508A (en) | 1995-12-21 | 1999-06-22 | The Whitaker Corporation | Two layer hermetic-like coating process for on-wafer encapsulation of GaAs MMIC's |
| US5935733A (en) * | 1996-04-05 | 1999-08-10 | Intel Corporation | Photolithography mask and method of fabrication |
| US5807783A (en) * | 1996-10-07 | 1998-09-15 | Harris Corporation | Surface mount die by handle replacement |
| JPH10161300A (ja) * | 1996-11-29 | 1998-06-19 | Hoya Corp | Ｘ線マスクブランク、ｘ線マスク及びパターン転写方法 |
| JP3920399B2 (ja) * | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
| US5939732A (en) | 1997-05-22 | 1999-08-17 | Kulite Semiconductor Products, Inc. | Vertical cavity-emitting porous silicon carbide light-emitting diode device and preparation thereof |
| JP4264992B2 (ja) * | 1997-05-28 | 2009-05-20 | ソニー株式会社 | 半導体装置の製造方法 |
| FR2765398B1 (fr) | 1997-06-25 | 1999-07-30 | Commissariat Energie Atomique | Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises |
| US5963818A (en) * | 1997-09-17 | 1999-10-05 | Motorola, Inc | Combined trench isolation and inlaid process for integrated circuit formation |
| US6221537B1 (en) * | 1997-12-19 | 2001-04-24 | Motorola, Inc. | Method of forming mask with angled struts of reduced height |
| JPH10229074A (ja) | 1998-03-09 | 1998-08-25 | Hitachi Ltd | マイクロ波プラズマエッチング装置 |
| JP4186337B2 (ja) * | 1998-09-30 | 2008-11-26 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP2000174166A (ja) * | 1998-10-02 | 2000-06-23 | Sumitomo Electric Ind Ltd | 半導体搭載パッケ―ジ |
| US6475889B1 (en) * | 2000-04-11 | 2002-11-05 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
-
2000
- 2000-04-11 US US09/546,821 patent/US6475889B1/en not_active Expired - Lifetime
-
2001
- 2001-03-30 AT AT01922909T patent/ATE467231T1/de not_active IP Right Cessation
- 2001-03-30 CN CNB018094279A patent/CN1197126C/zh not_active Expired - Lifetime
- 2001-03-30 EP EP01922909A patent/EP1273032B1/en not_active Expired - Lifetime
- 2001-03-30 AU AU2001249659A patent/AU2001249659A1/en not_active Abandoned
- 2001-03-30 KR KR1020027013603A patent/KR100797130B1/ko active IP Right Grant
- 2001-03-30 CA CA2406054A patent/CA2406054C/en not_active Expired - Lifetime
- 2001-03-30 EP EP10154668A patent/EP2182548B1/en not_active Expired - Lifetime
- 2001-03-30 DE DE60142035T patent/DE60142035D1/de not_active Expired - Lifetime
- 2001-03-30 WO PCT/US2001/010289 patent/WO2001078120A1/en active Application Filing
- 2001-03-30 JP JP2001575476A patent/JP5142438B2/ja not_active Expired - Lifetime
- 2001-04-09 TW TW090108452A patent/TW571383B/zh not_active IP Right Cessation
- 2001-11-06 US US09/992,766 patent/US6515303B2/en not_active Expired - Lifetime
- 2001-11-08 US US10/007,431 patent/US6649497B2/en not_active Expired - Lifetime
-
2003
- 2003-04-10 US US10/249,448 patent/US6946739B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100797130B1 (ko) | 2008-01-22 |
| EP1273032A1 (en) | 2003-01-08 |
| KR20020093901A (ko) | 2002-12-16 |
| EP1273032B1 (en) | 2010-05-05 |
| ATE467231T1 (de) | 2010-05-15 |
| DE60142035D1 (de) | 2010-06-17 |
| EP2182548B1 (en) | 2012-11-07 |
| CA2406054C (en) | 2010-12-21 |
| US6649497B2 (en) | 2003-11-18 |
| US20020066960A1 (en) | 2002-06-06 |
| WO2001078120A1 (en) | 2001-10-18 |
| EP2182548A2 (en) | 2010-05-05 |
| US6946739B2 (en) | 2005-09-20 |
| AU2001249659A1 (en) | 2001-10-23 |
| US20040241970A1 (en) | 2004-12-02 |
| US6475889B1 (en) | 2002-11-05 |
| JP2003530716A (ja) | 2003-10-14 |
| CN1197126C (zh) | 2005-04-13 |
| US6515303B2 (en) | 2003-02-04 |
| EP2182548A3 (en) | 2010-08-11 |
| US20020055265A1 (en) | 2002-05-09 |
| CN1429400A (zh) | 2003-07-09 |
| TW571383B (en) | 2004-01-11 |
| CA2406054A1 (en) | 2001-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5142438B2 (ja) | 炭化珪素においてビアを形成する方法、及び得られるデバイスと回路 | |
| US10367074B2 (en) | Method of forming vias in silicon carbide and resulting devices and circuits | |
| US7125786B2 (en) | Method of forming vias in silicon carbide and resulting devices and circuits | |
| KR20030087637A (ko) | 유기계 절연막의 에칭 방법 및 이중 상감 방법 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| KR100709817B1 (ko) | 에칭 방법 | |
| US11404263B2 (en) | Deposition of low-stress carbon-containing layers | |
| JPH0927479A (ja) | ドライエッチング方法 | |
| JP2002261077A (ja) | ドライエッチング方法 | |
| Sh'f | Serry et al.(43) Pub. Date: Sep. 6, 2012 | |
| Nam | Gallium arsenide backside through chip via hole integration using inductively coupled plasma etching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120125 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120201 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120227 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5142438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |